JP2003128491A - Silicon substrate for epitaxial wafer - Google Patents
Silicon substrate for epitaxial waferInfo
- Publication number
- JP2003128491A JP2003128491A JP2001321913A JP2001321913A JP2003128491A JP 2003128491 A JP2003128491 A JP 2003128491A JP 2001321913 A JP2001321913 A JP 2001321913A JP 2001321913 A JP2001321913 A JP 2001321913A JP 2003128491 A JP2003128491 A JP 2003128491A
- Authority
- JP
- Japan
- Prior art keywords
- epitaxial wafer
- epitaxial
- wafer
- silicon substrate
- boron
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Crystals, And After-Treatments Of Crystals (AREA)
Abstract
Description
【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明はエピタキシャルウェ
ーハ用シリコン基板に係わり、特にボロンとスズをドー
プしたエピタキシャルウェーハ用シリコン基板に関す
る。
【0002】
【従来の技術】近年パワーデバイスや超LSIなどのM
OS構造の半導体装置用基板として、シリコンエピタキ
シャルウェーハが広く用いられている。このようなMO
S用シリコンエピタキシャルウェーハとして代表的なも
のは、高濃度のボロンを含むシリコン単結晶基板に、同
じシリコン単結晶膜を気相成長させたものである。この
基板に高濃度ボロンを添加するのは、いわゆるイントリ
シックゲッタリング機能を基板に付加させるためであ
る。
【0003】しかしながら、デバイスの微細化が進んで
いる現状では、エピタキシャル層の特性や欠陥が、デバ
イスの電気特性に影響を与えることが顕在化してきてお
り、これに伴なって、エピタキシャルウェーハヘの要求
特性も厳格になってきている。
【0004】例えば、MOS LSI用エピタキシャル
ウェーハとしては、高濃度のボロンを含むシリコン基板
からのボロンの拡散で生じるエピタキシャル層側の遷移
層幅は0.4μmから0.1μmへと急峻さが要求され
るようになってきており、また、エピタキシャル層表面
のパーティクルが0.15μm以下の微小なものの存在
が許されないくらいに厳しくなってきている。
【0005】これに対応してエピタキシャル装置の改良
やエピタキシャルプロセスの改善がなされてきている
が、ボロンを1019atoms/cm3以上含む従来
の基板上にボロンを1016atoms/cm3ドープ
したPタイプの膜圧5μmのエピタキシャル層を気相成
長(反応温度1000℃、反応ガス:SiH4、キャリ
アガス:H2、ドーパント:B2H6100ppm含有
水素ガス、流量:キャリアガス40l/min、反応ガ
ス11l/min、ドーパント1.6E−4l/mi
n、回転数200rpm)させた場合のエピタキシャル
層の遷移幅は、図4に示すようになり、また、0.15
μm以下のパーティクルの面内分布は、図5に示すよう
になる。図4に示す遷移幅および図5に示すパーティク
ル特性共に、ウェーハ周辺と中心部で劣り、面内分布が
不均一になっている。このような不均一性は、基板のボ
ロン濃度が高いほど顕著になり、1018atoms/
cm3以上ではエピタキシャルウェーハの製造歩留やデ
バイスの特性に大きく影響してくる。
【0006】このように従来のエピタキシャル用シリコ
ン基盤を用いたのでは、遷移幅、パーティクル特性をエ
ピタキシャルウェーハ全面に対して均一に高精度に制御
することは困難であり、特に、ウェーハの周辺と中央付
近は上記特性を所望の形に制御することが困難であり、
エピタキシャルウェーハの製造歩留、最終製品のデバイ
スの製造歩留及び信頼性が低かった。
【0007】
【発明が解決しようとする課題】そこで、エピタキシャ
ルウェーハの遷移層幅およびパーティクルをエピタキシ
ャルウェーハ全面に亘って均一に制御でき、エピタキシ
ャルウェーハの製造歩留、さらには、最終製品のデバイ
スの製造歩留及び信頼性を向上させたエピタキシャルウ
ェーハ用シリコン基板が要望されていた。
【0008】本発明は上述した事情を考慮してなされた
もので、エピタキシャルウェーハの遷移層幅およびパー
ティクルをエピタキシャルウェーハ全面に亘って均一に
制御でき、エピタキシャルウェーハの製造歩留、さらに
は、最終製品のデバイスの製造歩留及び信頼性を向上さ
せたエピタキシャルウェーハ用シリコン基板を提供する
ことを目的とする。
【0009】
【課題を解決するための手段】上記目的を達成するた
め、本発明の1つの態様によれば、表面にエピタキシャ
ル膜が形成されるエピタキシャルウェーハ用シリコン基
板であって、ボロンを1018atoms/cm3以上
含有し、かつ、このボロン濃度[BX]に対して0.1
〜1.0×[BX]atoms/cm3のスズを含有す
ることを特徴とするエピタキシャルウェーハ用シリコン
基板が提供される。これにより、エピタキシャルウェー
ハの遷移層幅およびパーティクルをエピタキシャルウェ
ーハ全面に亘って均一に制御できる。
【0010】
【発明の実施の形態】以下、本発明に係わるエピタキシ
ャルウェーハ用シリコン基板を詳細に説明する。
【0011】本発明者らは、鋭意研究した結果、エピタ
キシャルウェーハに求められる特性(遷移幅、パーティ
クル)は、エピタキシャルウェーハの内部応力及びその
応力が解放される結果生じる微小なスリップ(転位)に
影響されることを見出した。また、その応力及びスリッ
プは、エピタキシャル装置条件及びエピタキシャルプロ
セス条件以外にもシリコン基板の影響を受けることを見
出した。さらに、これらの応力やスリップの定量化は困
難であるが、これらの応力及びスリップの原因は、基板
のシリコンウェーハとエピタキシャル層との格子不整合
に原因があるとの仮定の基に種々検討した結果、基板に
スズをボロン濃度と同程度添加することによって、上記
の応力及びスリップが大幅に軽減し、遷移幅及び0.1
5μm以下のパーティクルのエピタキシャルウェーハの
周辺及び中央部の劣性が改善できることを見出した。
【0012】これらの知見に基づき、最終的には、本発
明のごとく基板のシリコンウェーハを改善することによ
りエピタキシャルウェーハの諸特性(遷移幅、パーティ
クル)をウェーハ全面に亘って高純度に制御することが
可能になった。
【0013】すなわち、超LSI等に供するMOSエピ
タキシャルウェーハを製造する際に、シリコン基板の特
性を限定することによって、エピタキシャルウェーハの
特性が改善される。
【0014】本発明に係わるエピタキシャルウェーハ用
基板は、ボロンを1018atoms/cm3以上含む
シリコン単結晶基板を用いたエピタキシャルウェーハで
あって、ボロン濃度[BX]に対して0.1〜1.0×
[BX]atoms/cm3のスズを同時に含む基板で
あることを特徴とするものである。この結果、エピタキ
シャルウェーハの遷移層の厚さ及びパーティクルがウェ
ーハ全面に亘って均一に制御できる。
【0015】次に本発明に係わるエピタキシャルウェー
ハ用基板の製造方法について説明する。
【0016】使用するシリコンウェーハは、ボロンを1
018atoms/cm3以上含む比抵抗値が小さいP
タイプウェーハである。
【0017】このシリコンウェーハ基板面上に、常法に
従ってこの基板よりもボロンが2〜3桁少ない、比較的
比抵抗値の高いPタイプのエピタキシャル層を形成す
る。具体的には、バッチ式、枚葉式等のウェーハエピタ
キシャル装置を用い、この装置炉内に原料ガスやキャリ
アガスを供給する。ドーパントとしてはH2ガス中に混
合したB2H6(濃度100ppm程度)を用いる。
【0018】例えば、通常使用されている高速回転枚葉
式エピタキシャル気相成長装置を用いてウェーハ基板上
に薄膜を気相成長させる場合について説明すると、最初
に、ガス導入管を介して反応ガス、キャリアガス等を気
相成長装置の反応炉に供給する。反応ガスとしては、S
iH2、SiH6、SiCl4、SiHCl3、SiH
2Cl2等が用いられ、キャリアガスとして通常H2が
用いられる。気相成長温度は、700〜1200℃、気
相成長圧力5〜200torr、ホルダー回転数500
〜2500rpm程度の操作条件でエピタキシャル層を
成長させる。
【0019】
【実施例】評価方法: ボロンとスズの濃度を各種組み
合わせてチョクラルスキー法でシリコンインゴットを引
き上げ、得られたシリコンインゴットから切り出された
各種のボロン及びスズの濃度を含むシリコン基板を用意
し、通常の方法でエピタキシャル成長を行い。得られた
エピタキシャル層の遷移幅及び0.15μm以下のパー
ティクルを評価した。
【0020】評価結果: 図1乃至図3に示すように、
ボロン濃度[BX]1×1018、5×1018および
1×1019atoms/cm3のウェーハ周辺部(最
も劣性の著しい部分)の遷移層幅及び0.15μm以下
のパーティクル数のスズ濃度依存性を示す。ボロン濃度
が高い基板ほどこれらの特性は、ウェーハ周辺及び中央
部で劣性が顕著になり、ボロン濃度1×1018ato
ms/cm3以上では、エピタキシャルウェーハの製造
歩留やデバイス特性への影響が無視できなくなることは
従来例と同様である。しかし、図1乃至図3に示すよう
に、ボロン濃度[BX]に対してスズ濃度を0.1〜
1.0×[BX]を同時に含むシリコン基板を使用した
場合には、上記特性に関するエピタキシャルウェーハの
周辺及び中央部の劣性が大幅に改善され、ウェーハ内分
布も所望の値及び精度で均一になった。
【0021】
【発明の効果】本発明に係わるエピタキシャルウェーハ
用シリコン基板によれば、エピタキシャルウェーハの遷
移層幅およびパーティクルをエピタキシャルウェーハ全
面に亘って均一に制御できるため、エピタキシャルウェ
ーハの製造歩留、さらには、最終製品のデバイスの製造
歩留及び信頼性を向上させたエピタキシャルウェーハ用
シリコン基板を提供することができる。Description: BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a silicon substrate for an epitaxial wafer, and more particularly to a silicon substrate for an epitaxial wafer doped with boron and tin. 2. Description of the Related Art In recent years, M devices such as power devices and VLSI
Silicon epitaxial wafers are widely used as substrates for semiconductor devices having an OS structure. MO like this
A typical silicon epitaxial wafer for S is a silicon single crystal substrate containing a high concentration of boron and the same silicon single crystal film grown in a vapor phase. The reason for adding high-concentration boron to the substrate is to add a so-called intrinsic gettering function to the substrate. [0003] However, under the current state of miniaturization of devices, it has become evident that the characteristics and defects of the epitaxial layer affect the electrical characteristics of the device. The required characteristics are also becoming stricter. For example, as a MOS LSI epitaxial wafer, the transition layer width on the epitaxial layer side caused by the diffusion of boron from a silicon substrate containing high-concentration boron must be steep from 0.4 μm to 0.1 μm. In addition, particles on the surface of the epitaxial layer have become so severe that the existence of minute particles of 0.15 μm or less is not allowed. [0005] Correspondingly, the improvement of the epitaxial apparatus and the epitaxial process have been made. However, the conventional substrate containing boron of 10 19 atoms / cm 3 or more is doped with P 16 atoms / cm 3 doped with boron at 10 16 atoms / cm 3 or more. Type epitaxial layer having a film pressure of 5 μm is vapor-phase grown (reaction temperature: 1000 ° C., reaction gas: SiH 4 , carrier gas: H 2 , dopant: hydrogen gas containing 100 ppm of B 2 H 6 , flow rate: carrier gas: 40 l / min, reaction) Gas 11 l / min, dopant 1.6E- 4 l / mi
n, the number of rotations is 200 rpm), the transition width of the epitaxial layer is as shown in FIG.
FIG. 5 shows the in-plane distribution of particles of μm or less. Both the transition width shown in FIG. 4 and the particle characteristics shown in FIG. Such non-uniformity becomes more remarkable as the boron concentration of the substrate becomes higher, and 10 18 atoms /
If it is more than cm 3 , it greatly affects the production yield of the epitaxial wafer and the characteristics of the device. As described above, when the conventional silicon substrate for epitaxial growth is used, it is difficult to control the transition width and the particle characteristics uniformly and precisely over the entire surface of the epitaxial wafer. In the vicinity, it is difficult to control the above characteristics to the desired shape,
The production yield of the epitaxial wafer, the production yield of the device of the final product, and the reliability were low. Therefore, the transition layer width and the particles of the epitaxial wafer can be controlled uniformly over the entire surface of the epitaxial wafer, and the production yield of the epitaxial wafer and the production of the device of the final product are further improved. There has been a demand for a silicon substrate for an epitaxial wafer with improved yield and reliability. The present invention has been made in view of the above circumstances, and can control the transition layer width and particles of an epitaxial wafer uniformly over the entire surface of the epitaxial wafer, and can reduce the production yield of the epitaxial wafer and the final product. It is an object of the present invention to provide a silicon substrate for an epitaxial wafer having improved device production yield and reliability. [0009] To achieve the above object, according to an aspect of, according to one aspect of the present invention, a silicon substrate for epitaxial wafer epitaxial film is formed on the surface, 10 and boron 18 atoms / cm 3 or more, and 0.1 to the boron concentration [BX].
There is provided a silicon substrate for an epitaxial wafer, characterized by containing tin of 1.0 to [BX] atoms / cm 3 . Thereby, the transition layer width and the particles of the epitaxial wafer can be uniformly controlled over the entire surface of the epitaxial wafer. DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Hereinafter, a silicon substrate for an epitaxial wafer according to the present invention will be described in detail. As a result of extensive studies, the present inventors have found that the characteristics (transition width and particles) required of an epitaxial wafer affect the internal stress of the epitaxial wafer and the minute slip (dislocation) resulting from the release of the stress. Found to be. Further, they have found that the stress and the slip are affected by the silicon substrate in addition to the epitaxial device conditions and the epitaxial process conditions. Furthermore, although it is difficult to quantify these stresses and slips, various studies have been made on the assumption that the causes of these stresses and slips are caused by lattice mismatch between the silicon wafer of the substrate and the epitaxial layer. As a result, by adding tin to the substrate to the same degree as the boron concentration, the above-described stress and slip are greatly reduced, and the transition width and the 0.1%
It has been found that the inferiority at the periphery and the center of the epitaxial wafer of particles of 5 μm or less can be improved. Based on these findings, finally, the characteristics (transition width, particles) of the epitaxial wafer are controlled to high purity over the entire surface of the wafer by improving the silicon wafer as the substrate according to the present invention. Is now possible. That is, when manufacturing a MOS epitaxial wafer to be used for an VLSI or the like, the characteristics of the epitaxial wafer are improved by limiting the characteristics of the silicon substrate. The substrate for an epitaxial wafer according to the present invention is an epitaxial wafer using a silicon single crystal substrate containing at least 10 18 atoms / cm 3 of boron. 0x
[BX] It is a substrate containing atoms / cm 3 of tin at the same time. As a result, the thickness and particles of the transition layer of the epitaxial wafer can be controlled uniformly over the entire surface of the wafer. Next, a method of manufacturing a substrate for an epitaxial wafer according to the present invention will be described. The silicon wafer to be used contains 1 boron.
0 18 atoms / cm 3 or more P with small specific resistance
It is a type wafer. On the surface of the silicon wafer substrate, a P-type epitaxial layer having a relatively high specific resistance and containing boron by two to three digits less than that of the substrate is formed in accordance with a conventional method. Specifically, a raw material gas and a carrier gas are supplied into a furnace of a batch type, a single wafer type or the like using a wafer epitaxial device. As the dopant, B 2 H 6 (concentration of about 100 ppm) mixed in H 2 gas is used. For example, a case in which a thin film is vapor-phase grown on a wafer substrate by using a commonly used high-speed rotating single-wafer epitaxial vapor-phase growth apparatus will be described. First, a reaction gas, A carrier gas or the like is supplied to a reaction furnace of a vapor phase growth apparatus. As the reaction gas, S
iH 2 , SiH 6 , SiCl 4 , SiHCl 3 , SiH
2 Cl 2 or the like is used, and H 2 is usually used as a carrier gas. The vapor growth temperature is 700 to 1200 ° C., the vapor growth pressure is 5 to 200 torr, and the number of rotations of the holder is 500.
An epitaxial layer is grown under operating conditions of about 2500 rpm. [Embodiments] Evaluation method: A silicon ingot is pulled up by the Czochralski method by combining various concentrations of boron and tin, and a silicon substrate containing various boron and tin concentrations cut out from the obtained silicon ingot is prepared. Prepare and perform epitaxial growth by the usual method. The transition width of the obtained epitaxial layer and particles of 0.15 μm or less were evaluated. Evaluation results: As shown in FIGS. 1 to 3,
Boron Concentration [BX] 1 × 10 18 , 5 × 10 18, and 1 × 10 19 atoms / cm 3 Transition Layer Width at Wafer Periphery (Most Recessive Part) and Tin Concentration Dependent on Number of Particles of 0.15 μm or Less Shows sex. As the substrate has a higher boron concentration, these characteristics become more inferior at the periphery and the center of the wafer, and the boron concentration is 1 × 10 18 atom
At ms / cm 3 or more, the effect on the production yield and device characteristics of the epitaxial wafer cannot be ignored, as in the conventional example. However, as shown in FIGS. 1 to 3, the tin concentration is 0.1 to
When a silicon substrate containing 1.0 × [BX] is used at the same time, the inferiority of the above-mentioned characteristics at the periphery and the center of the epitaxial wafer is greatly improved, and the distribution in the wafer becomes uniform with a desired value and accuracy. Was. According to the silicon substrate for an epitaxial wafer according to the present invention, the transition layer width and the particles of the epitaxial wafer can be controlled uniformly over the entire surface of the epitaxial wafer. Can provide a silicon substrate for an epitaxial wafer in which the manufacturing yield and reliability of a device as a final product are improved.
【図面の簡単な説明】
【図1】本発明に係わるエピタキシャルウェーハ用シリ
コン基板を用いた実施例の試験結果図。
【図2】本発明に係わるエピタキシャルウェーハ用シリ
コン基板を用いた実施例の試験結果図。
【図3】本発明に係わるエピタキシャルウェーハ用シリ
コン基板を用いた実施例の試験結果図。
【図4】従来のエピタキシャルウェーハ用シリコン基板
を用いた特性(遷移幅)図。
【図5】従来のエピタキシャルウェーハ用シリコン基板
を用いた特性(パーティクル)図。BRIEF DESCRIPTION OF THE DRAWINGS FIG. 1 is a test result diagram of an example using a silicon substrate for an epitaxial wafer according to the present invention. FIG. 2 is a test result diagram of an example using a silicon substrate for an epitaxial wafer according to the present invention. FIG. 3 is a test result diagram of an example using a silicon substrate for an epitaxial wafer according to the present invention. FIG. 4 is a characteristic (transition width) diagram using a conventional silicon substrate for an epitaxial wafer. FIG. 5 is a characteristic (particle) diagram using a conventional silicon substrate for an epitaxial wafer.
Claims (1)
ピタキシャルウェーハ用シリコン基板であって、ボロン
を1018atoms/cm3以上含有し、かつ、この
ボロン濃度[BX]に対して0.1〜1.0×[BX]
atoms/cm3のスズを含有することを特徴とする
エピタキシャルウェーハ用シリコン基板。Claims 1. A silicon substrate for an epitaxial wafer having an epitaxial film formed on a surface thereof, wherein the silicon substrate contains boron at a concentration of 10 18 atoms / cm 3 or more and has a boron concentration [BX]. 0.1 ~ 1.0 × [BX]
A silicon substrate for an epitaxial wafer, characterized by containing atoms / cm 3 of tin.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001321913A JP2003128491A (en) | 2001-10-19 | 2001-10-19 | Silicon substrate for epitaxial wafer |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001321913A JP2003128491A (en) | 2001-10-19 | 2001-10-19 | Silicon substrate for epitaxial wafer |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2003128491A true JP2003128491A (en) | 2003-05-08 |
Family
ID=19139048
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001321913A Pending JP2003128491A (en) | 2001-10-19 | 2001-10-19 | Silicon substrate for epitaxial wafer |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2003128491A (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009517315A (en) * | 2005-11-23 | 2009-04-30 | アリゾナ ボード オブ リージェンツ ア ボディー コーポレート アクティング オン ビハーフ オブ アリゾナ ステイト ユニバーシティ | Novel silicon germanium hydride, its production and use |
-
2001
- 2001-10-19 JP JP2001321913A patent/JP2003128491A/en active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009517315A (en) * | 2005-11-23 | 2009-04-30 | アリゾナ ボード オブ リージェンツ ア ボディー コーポレート アクティング オン ビハーフ オブ アリゾナ ステイト ユニバーシティ | Novel silicon germanium hydride, its production and use |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101478331B1 (en) | Method for producing epitaxial silicon carbide single crystal substrate | |
JP3626364B2 (en) | Epitaxial silicon single crystal wafer manufacturing method and epitaxial silicon single crystal wafer | |
JP2003505317A (en) | Method of growing epitaxial semiconductor material with improved crystalline properties | |
JPH01161826A (en) | Vapor phase epitaxial growth method | |
JP4972330B2 (en) | Manufacturing method of silicon epitaxial wafer | |
JP3454033B2 (en) | Silicon wafer and manufacturing method thereof | |
WO2001016408A1 (en) | Epitaxial silicon wafer | |
JPH10303208A (en) | Semiconductor board and its manufacture | |
US8659020B2 (en) | Epitaxial silicon wafer and method for manufacturing same | |
CN117672815A (en) | SiC epitaxial wafer and preparation method thereof | |
JP2003209059A (en) | Epitaxial silicon single crystal wafer and method of manufacturing the same | |
JP3424069B2 (en) | Manufacturing method of epitaxial silicon substrate | |
JP2916580B2 (en) | Epitaxially coated semiconductor wafer and method of manufacturing the same | |
JPH06151864A (en) | Semiconductor substrate and manufacture thereof | |
JP2003128491A (en) | Silicon substrate for epitaxial wafer | |
US8729676B2 (en) | Silicon epitaxial wafer and method for manufacturing the same | |
JPH06204150A (en) | Manufacture of silicon single crystal substrate for semiconductor | |
WO2012101968A1 (en) | Method for manufacturing silicon epitaxial wafer | |
JPH09266214A (en) | Silicon wafer | |
CN109037030B (en) | Method for preparing epitaxial wafer with improved back silicon single crystal, epitaxial wafer and semiconductor device | |
JP2004363510A (en) | Manufacturing method of semiconductor substrate | |
JP2000077418A (en) | Phosphorus-doped silicon single-crystal wafer, epitaxial silicon wafer and manufacture of these wafers | |
JP5830215B2 (en) | Epitaxial wafer and method for manufacturing the same | |
JP2003188107A (en) | Manufacturing method for semiconductor epitaxial wafer and the semiconductor epitaxial wafer | |
KR20200056022A (en) | Silicon carbide epi wafer |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Effective date: 20040907 Free format text: JAPANESE INTERMEDIATE CODE: A621 |
|
A977 | Report on retrieval |
Effective date: 20061030 Free format text: JAPANESE INTERMEDIATE CODE: A971007 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070306 |
|
A02 | Decision of refusal |
Effective date: 20070710 Free format text: JAPANESE INTERMEDIATE CODE: A02 |
|
A711 | Notification of change in applicant |
Effective date: 20070711 Free format text: JAPANESE INTERMEDIATE CODE: A712 |