JP2003124799A5 - - Google Patents
Download PDFInfo
- Publication number
- JP2003124799A5 JP2003124799A5 JP2002215291A JP2002215291A JP2003124799A5 JP 2003124799 A5 JP2003124799 A5 JP 2003124799A5 JP 2002215291 A JP2002215291 A JP 2002215291A JP 2002215291 A JP2002215291 A JP 2002215291A JP 2003124799 A5 JP2003124799 A5 JP 2003124799A5
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- threshold voltage
- node
- voltage source
- current
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Claims (10)
- 集積回路のノードにおけるディジタル信号(PAD)の遷移エッジのスルー・レートを低減する方法であって、
前記ノードと電圧源の間に、第1の閾値電圧(VN_LV_TH、VP_LV_TH)によって特徴付けられる第1の切り換え可能な導電性デバイス(NLV、PLV)を接続するステップであって、該第1の切り換え可能な導電性デバイスは、第1の入力信号(DATA’)に応答して、前記第1の閾値電圧にほぼ等しいかそれより大きい電圧だけ該第1の入力信号が前記電圧源からオフセットされる場合は、該電圧源から前記ノードへの電流の導電を可能にし、該第1の閾値電圧より小さい電圧だけ該第1の入力信号が該電圧源からオフセットされる場合には、該電流の導電を不可能にする、ステップ(52)と、
前記ノードと前記電圧源の間に、前記第1の閾値電圧とは異なる第2の閾値電圧(VN_HV_TH、VP_HV_TH)によって特徴づけられる第2の切り換え可能な導電性デバイス(NHV、PHV)を接続するステップであって、該第2の切り換え可能な導電性デバイスは、第2の入力信号(DATA’)に応答して、前記第2の閾値電圧にほぼ等しいかそれより大きい電圧だけ該第2の入力信号が前記電圧源からオフセットされる場合には、該電圧源から前記ノードへの電流の導電を可能にし、該第2の閾値電圧より小さい電圧だけ該第2の入力信号が該電圧源からオフセットされる場合には、該電流の導電を不可能にする、ステップ(54)と、
前記第1の切り換え可能な導電性デバイスの前記第1の入力信号としておよび前記第2の切り換え可能な導電性デバイスの前記第2の入力信号として、駆動信号(DATA’)を接続するステップ(56)と、
を含む、方法。 - 前記ノードと前記電圧ソースの間に、前記第1の閾値電圧および前記第2の閾値電圧とは異なる閾値電圧(VTH)であって、互いに異なる閾値電圧(VTH)によって特徴づけられた1つ以上の追加の切り換え可能な導電性デバイス(130、140)を接続し、該1つ以上の追加の切り換え可能な導電性デバイスのそれぞれは、対応する入力信号に応答して、該閾値電圧にほぼ等しいかそれより大きい電圧だけ該入力信号が前記電圧源からオフセットされる場合には、該電圧源から該ノードへの電流の導電を可能にし、該閾値電圧より小さい電圧だけ該入力信号が前記電圧源からオフセットされる場合には、該電流の導電を不可能にする、ステップと、
前記1つ以上の追加の切り換え可能な導電性デバイスの前記スイッチの入力信号として、前記駆動信号を接続するステップと、
を含む、請求項1に記載の方法。 - 集積回路のノードにおけるディジタル信号(PAD)の遷移エッジのスルー・レートを低減する装置であって、
第1の閾値電圧(VN_LV_TH、VP_LV_TH)によって特徴付けられる、前記ノードと電圧源の間に接続された第1の切り換え可能な導電性デバイス(NLV、PLV)であって、駆動信号(DATA’)に応答し、前記第1の閾値電圧にほぼ等しいかそれより大きい電圧だけ該駆動信号が前記電圧源からオフセットされる場合には、該電圧源から前記ノードへの電流の導電を可能にし、該第1の閾値電圧より小さい電圧だけ該駆動信号が該電圧源からオフセットされる場合には、該電流の導電を不可能にする、第1の切り換え可能な導電性デバイスと、
前記第1の閾値電圧とは異なる第2の閾値電圧(VN_HV_TH、VP_HV_TH)によって特徴づけられる、前記ノードと前記電圧源の間に接続された第2の切り換え可能な導電性デバイス(NHV、PHV)であって、前記駆動信号に応答し、前記第2の閾値電圧にほぼ等しいかそれより大きい電圧だけ該駆動信号が前記電圧源からオフセットされる場合には、該電圧源から前記ノードへの電流の導電を可能にし、前記第2の閾値電圧より小さい電圧だけ該駆動信号が該電圧源からオフセットされる場合には、該電流の導電を不可能にする、第2の切り換え可能な導電性デバイスと、
を備える装置。 - 前記第1の閾値電圧及び前記第2の閾値電圧とは異なる閾値電圧(VTH)であって、互いに異なる閾値電圧(VTH)によって特徴づけられる、前記ノードと前記電圧限の間に接続された1つ以上の追加の切り換え可能な導電性デバイス(130、140)であって、前記駆動信号に応答して、前記閾値電圧にほぼ等しいかそれより大きい電圧だけ該駆動信号が前記電圧源からオフセットされる場合には、該電圧源から前記ノードへの電流の導電を可能にし、前記閾値電圧より小さい電圧だけ該駆動信号が前記電圧源からオフセットされる場合には、該電流の導電を不可能にする、1つ以上の追加の切り換え可能な導電性デバイスをさらに備える、
請求項3に記載の装置。 - 前記第1の切り換え可能な導電性デバイス(NLV、PLV)と前記第2の切り換え可能な導電性デバイス(NHV、PHV)は、電界効果トランジスタ(FET)を含む、
請求項3または4に記載の装置。 - 集積回路のノードにおけるディジタル信号(PAD)の遷移エッジのスルー・レートを制御する方法であって、
第1の閾値電圧(VN_LV_TH、VP_LV_TH)によって特徴付けられる、前記ノードと電圧源(VDD、グラウンド)の間に接続された第1の切り換え可能な導電性デバイス(NLV、PLV)を、駆動信号を用いて駆動するステップであって、該第1の切り換え可能な導電性デバイスは、該駆動信号に応答して、前記第1の閾値電圧にほぼ等しいかそれより大きい電圧だけ該駆動信号が前記電圧源からオフセットされる場合には、該電圧源から前記ノードへの電流の導電を可能にし、前記第1の閾値電圧より小さい電圧だけ該駆動信号が前記電圧源からオフセットされる場合には、該電流の導電を不可能にするステップと、
前記第1の閾値電圧とは異なる第2の閾値電圧(VN_HV_TH、VP_HV_TH)によって特徴づけられる、前記ノードと前記電圧源の間に接続された第2の切り換え可能な導電性デバイス(NHV、PHV)を、駆動信号を用いて駆動するステップであって、該第2の切り換え可能な導電性デバイスは、前記駆動信号に応答し、前記第2の閾値電圧にほぼ等しいかそれより大きい電圧だけ該駆動信号が前記電圧源からオフセットされる場合には、該電圧源から前記ノードへの電流の導電を可能にし、前記第2の閾値電圧より小さい電圧だけ該駆動信号が前記電圧源からオフセットされる場合には、該電流の導電を不可能にするステップと、
を含む、方法。 - 集積回路のノードにおけるディジタル信号の遷移エッジのスルー・レートを制御する方法であって、
駆動電圧のレベルをモニタするステップ(12)と、
前記レベルが第1の閾値電圧に到達したとき(14)、前記ノードへの電流の導電を増大する、第1の増大ステップ(16)と、
前記レベルが、次の予め定められた閾値電圧に到達したとき(18)、前記ノードへの電流の導電を増大する、第2の増大ステップ(20)と、
を含む、方法。 - 1つ以上の追加の前記次の予め定められた閾値電圧について、前記第2の増大ステップを繰り返すことを含む、
請求項7に記載の方法。 - 集積回路のノードにおけるディジタル信号の遷移エッジのスルー・レートを制御する方法であって、
駆動電圧のレベルをモニタするステップ(32)と、
前記レベルが第1の閾値電圧に到達したとき(34)、前記ノードへの電流の導電を減少する、第1の減少ステップ(36)と、
前記レベルが、次の予め定められた閾値電圧に到達したとき(38)、前記ノードへの電流の導電を減少する、第2の減少ステップ(40)と、
を含む、方法。 - 1つ以上の追加の前記次の予め定められた閾値電圧について、前記第2の減少ステップを繰り返すことを含む、
請求項9に記載の方法。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US09/921,022 | 2001-08-02 | ||
US09/921,022 US6873196B2 (en) | 2001-08-02 | 2001-08-02 | Slew rate control of output drivers using FETs with different threshold voltages |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2003124799A JP2003124799A (ja) | 2003-04-25 |
JP2003124799A5 true JP2003124799A5 (ja) | 2005-10-27 |
Family
ID=25444791
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002215291A Pending JP2003124799A (ja) | 2001-08-02 | 2002-07-24 | 集積回路のノードにおけるディジタル信号の遷移エッジのスルー・レートを低減する方法 |
Country Status (3)
Country | Link |
---|---|
US (1) | US6873196B2 (ja) |
JP (1) | JP2003124799A (ja) |
SG (1) | SG116442A1 (ja) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20040032412A1 (en) * | 2002-08-13 | 2004-02-19 | Odom Brian Keith | Generating a graphical program based on a timing diagram |
US7202710B2 (en) * | 2004-04-30 | 2007-04-10 | Texas Instruments Incorporated | Apparatus and method for handling interdevice signaling |
TWI262315B (en) * | 2004-11-17 | 2006-09-21 | Richtek Technology Corp | Detecting method of switching state for a FET-based switch |
US20070236262A1 (en) * | 2006-04-10 | 2007-10-11 | Stmicroelectronics, Inc. | Low voltage output circuit |
US8378742B2 (en) * | 2011-01-10 | 2013-02-19 | Taiwan Semiconductor Manufacturing Company, Ltd. | Driver for a semiconductor chip |
CN113810040B (zh) * | 2020-06-11 | 2024-03-22 | 台湾积体电路制造股份有限公司 | 用于转换速率控制的电路和方法 |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4386286A (en) * | 1980-01-07 | 1983-05-31 | Texas Instruments Incorporated | High current static MOS output buffer circuit for power-down mode of operation |
US4639615A (en) * | 1983-12-28 | 1987-01-27 | At&T Bell Laboratories | Trimmable loading elements to control clock skew |
US5036222A (en) * | 1990-02-22 | 1991-07-30 | National Semiconductor Corporation | Output buffer circuit with output voltage sensing for reducing switching induced noise |
JPH08213480A (ja) * | 1994-10-31 | 1996-08-20 | Nkk Corp | 半導体装置及びその製造方法 |
US5581197A (en) | 1995-05-31 | 1996-12-03 | Hewlett-Packard Co. | Method of programming a desired source resistance for a driver stage |
US5568062A (en) * | 1995-07-14 | 1996-10-22 | Kaplinsky; Cecil H. | Low noise tri-state output buffer |
US5877647A (en) * | 1995-10-16 | 1999-03-02 | Texas Instruments Incorporated | CMOS output buffer with slew rate control |
EP1188237B1 (de) * | 1999-06-07 | 2004-11-03 | Infineon Technologies AG | Flipflop-schaltungsanordnung |
-
2001
- 2001-08-02 US US09/921,022 patent/US6873196B2/en not_active Expired - Fee Related
-
2002
- 2002-03-06 SG SG200201267A patent/SG116442A1/en unknown
- 2002-07-24 JP JP2002215291A patent/JP2003124799A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9495317B2 (en) | Bus driver circuit with improved transition speed | |
US7378878B2 (en) | Driver circuit having programmable slew rate | |
US9024665B2 (en) | Transmitter with voltage and current mode drivers | |
JP5938852B2 (ja) | 電圧制御型スイッチング素子のゲート駆動回路 | |
US6459322B1 (en) | Level adjustment circuit and data output circuit thereof | |
US6753708B2 (en) | Driver circuit connected to pulse shaping circuitry and method of operating same | |
JPH0563541A (ja) | 半導体集積回路の出力回路 | |
US6842058B2 (en) | Method and apparatus for slew control of an output signal | |
US20080054969A2 (en) | Output driver with slew rate control | |
JP3899092B2 (ja) | パワーゲーティング技術、回路および集積回路装置 | |
JP2003124799A5 (ja) | ||
EP0139904B1 (en) | Improved tristate control circuitry for a driver circuit | |
JP3856599B2 (ja) | 電圧出力回路装置 | |
JP7293342B2 (ja) | スイッチング電力コンバータのハイサイド制御の促進 | |
JP4880436B2 (ja) | 半導体集積回路および電源装置 | |
JP2004048726A (ja) | スイッチ・キャパシタに接続された駆動回路及びその動作方法 | |
JPH0897676A (ja) | 出力回路 | |
US6836150B2 (en) | Reducing swing line driver | |
JP3759499B2 (ja) | 過電流を全く生じることなく電流をターン・オンおよびターン・オフさせるための回路構造 | |
JP2003124799A (ja) | 集積回路のノードにおけるディジタル信号の遷移エッジのスルー・レートを低減する方法 | |
JP2004120373A5 (ja) | ||
KR20140086675A (ko) | 데이터 출력 회로 | |
JP7437227B2 (ja) | D級増幅器 | |
US20070109171A1 (en) | Audio ouput soft start by use of output driver enable signal | |
US11824549B2 (en) | Reference voltage buffer circuit |