JP2003115563A - Electric component and manufacturing method thereof - Google Patents

Electric component and manufacturing method thereof

Info

Publication number
JP2003115563A
JP2003115563A JP2001308265A JP2001308265A JP2003115563A JP 2003115563 A JP2003115563 A JP 2003115563A JP 2001308265 A JP2001308265 A JP 2001308265A JP 2001308265 A JP2001308265 A JP 2001308265A JP 2003115563 A JP2003115563 A JP 2003115563A
Authority
JP
Japan
Prior art keywords
wiring board
resin layer
semiconductor device
package
chip component
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2001308265A
Other languages
Japanese (ja)
Inventor
Susumu Kimijima
進 君島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2001308265A priority Critical patent/JP2003115563A/en
Publication of JP2003115563A publication Critical patent/JP2003115563A/en
Pending legal-status Critical Current

Links

Abstract

PROBLEM TO BE SOLVED: To provide an electric component and a manufacturing method of the electric component for which an entire package product is compact and manufacturing properties are superior. SOLUTION: Between a semiconductor device 6 and a wiring board 4, resin layers 11 and 11a that an be easily deformed even after cured toward the outsides of bumps 5a and 5b to 5n are charged over the entire circumference of the semiconductor device 6, and a hollow section 12 is formed inside the bump 5a, and 5b to 5n.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【発明の属する技術分野】本発明は、表面弾性波装置や
光半導体装置等の電気部品とその製造方法に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an electric component such as a surface acoustic wave device and an optical semiconductor device and a method for manufacturing the same.

【0002】[0002]

【従来の技術】表面弾性波素子(SAWチップ)を用い
たSAW装置や、CCD(Charged Coupl
ed Device)素子等の半導体素子を配線基板に
実装してパッケージを形成した半導体装置は、その特性
上から半導体素子の表面にパッケージ部材が接触しない
ようなパッケージ構造が要求される。
2. Description of the Related Art SAW devices using surface acoustic wave devices (SAW chips) and CCDs (Charged Couples).
A semiconductor device in which a semiconductor element such as an ed device) element is mounted on a wiring board to form a package requires a package structure in which a package member does not contact the surface of the semiconductor element due to its characteristics.

【0003】例えば、図5に示すように、SAW装置3
1の場合は、SAWチップ32をバンプ33を介して、
キャビティ34を形成するセラミック製のパッケージ基
板35に電極パターン36とスルーホール電極37等で
形成されている配線取り出し機構38の所定位置に接続
している。なお、パッケージ基板35は配線基板とパッ
ケージ部材の一部を兼ねるもので、箱体状で底板部に配
線取り出し機構38が形成されており、箱状の側板とS
AWチップ32との間にはキャビティ34が形成されて
非接触構造になっている。パッケージ基板35とSAW
チップ32との間はキャビティ34の一部である空間が
形成されている。また、パッケージ基板35の箱体状の
開口部にはプラチック製の蓋39が接着されて封止して
いる。
For example, as shown in FIG. 5, the SAW device 3
In the case of 1, the SAW chip 32 via the bump 33,
A ceramic package substrate 35 forming the cavity 34 is connected to a predetermined position of a wiring take-out mechanism 38 formed of an electrode pattern 36, a through hole electrode 37 and the like. The package board 35 also serves as a wiring board and a part of a package member, and has a box-like shape in which a wiring take-out mechanism 38 is formed in the bottom plate portion, and a box-shaped side plate and an S
A cavity 34 is formed between the AW chip 32 and the non-contact structure. Package board 35 and SAW
A space which is a part of the cavity 34 is formed between the chip 32 and the chip 32. Further, a plastic lid 39 is adhered to the box-shaped opening of the package substrate 35 for sealing.

【0004】また、図6に示すように、光半導体装置5
1の場合は、例えば、CCD素子52をバンプ53を介
して、キャビティ54を形成するセラミック製のパッケ
ージ基板55に電極パターン56とスルーホール電極5
7等で形成されている配線取り出し機構58の所定位置
に接続している。この場合も、パッケージ基板55は配
線基板とパッケージの一部を兼ねるもので、箱体状で底
板部に配線取り出し機構58が形成されており、箱状の
側板とCCD素子52との間にはキャビティ54aが形
成されて非接触構造になっており、さらに、パッケージ
基板55の底板にはCCD素子52の受光面52aに光
を導入するための空間部である窓59が形成されてい
る。この窓59はガラス製の蓋60により封止されてい
る。また、パッケージ基板の箱体状の開口部には金属製
の蓋61が接着されて封止している。
Further, as shown in FIG. 6, an optical semiconductor device 5
In the case of 1, the electrode pattern 56 and the through-hole electrode 5 are formed on the ceramic package substrate 55 forming the cavity 54 through the bump 53 and the CCD element 52, for example.
It is connected to a predetermined position of the wiring take-out mechanism 58 formed of 7 or the like. Also in this case, the package substrate 55 also serves as a wiring substrate and a part of the package. The package substrate 55 has a box-like shape and the wiring take-out mechanism 58 is formed on the bottom plate, and the box-shaped side plate and the CCD element 52 are provided between the package board 55 and the CCD element 52. A cavity 54a is formed to form a non-contact structure, and a window 59 which is a space portion for introducing light to the light receiving surface 52a of the CCD element 52 is formed on the bottom plate of the package substrate 55. This window 59 is sealed by a glass lid 60. Further, a metallic lid 61 is adhered and sealed to the box-shaped opening of the package substrate.

【0005】[0005]

【発明が解決しようとする課題】しかしながら、上述し
たSAW装置や光半導体装置等の電気部品の場合、構造
的に何れもパッケージの内部にキャビティが形成された
中空構造の状態を形成するために蓋により封止してい
る。キャビティを形成するセラミック製の箱状のパッケ
ージ基板は、実装工程で実装される半導体素子を実装機
のヘッドが保持して、箱状の内部に出入するので、実装
する半導体素子に比べてかなり大きいものを用いる必要
がある。そのため、収納する各素子に比較して半導体装
置として製品化したパッケージ全体を小型化することが
困難である。
However, in the case of the above-mentioned electric parts such as the SAW device and the optical semiconductor device, the lids are structurally required to form a hollow structure in which a cavity is formed inside the package. It is sealed by. The ceramic box-shaped package substrate that forms the cavity is considerably larger than the semiconductor element to be mounted because the head of the mounting machine holds the semiconductor element mounted in the mounting process and goes in and out of the box-shaped package. It is necessary to use one. Therefore, it is difficult to reduce the size of the entire package commercialized as a semiconductor device as compared with each element to be housed.

【0006】また、パッケージの構造が複雑な形状であ
るために、パッケージ製品の全体のコストが高価にな
る。
Further, since the structure of the package has a complicated shape, the total cost of the package product is high.

【0007】本発明はこれらの事情に基づいてなされた
もので、パッケージ製品の全体が小型で製造性が優れた
電気部品とその製造方法を提供することを目的としてい
る。
The present invention has been made in view of these circumstances, and an object thereof is to provide an electric component having a small size as a whole packaged product and excellent in manufacturability, and a method for manufacturing the electric component.

【0008】[0008]

【課題を解決するための手段】請求項1の発明による手
段によれば、配線基板上にパンプを介してチップ部品が
実装されて封止樹脂によりパッケージングされている電
気部品において、前記チップ部品と前記配線基板との間
は、変形可能な樹脂層が前記チップ部品の全周にわたっ
て前記バンプの外側に形成され、前記バンプの内側には
中空部が形成されていることを特徴とする電気部品であ
る。
According to the first aspect of the present invention, in an electric component in which a chip component is mounted on a wiring board via a pump and packaged with a sealing resin, the chip component is used. Between the wiring board and the wiring board, a deformable resin layer is formed outside the bump over the entire circumference of the chip component, and a hollow portion is formed inside the bump. Is.

【0009】また請求項2の発明による手段によれば、
前記樹脂層は前記配線基板上に形成された溝に充填され
ていることを特徴とする電気部品である。
According to the second aspect of the invention,
The resin layer is an electric component, which is filled in a groove formed on the wiring board.

【0010】また請求項3の発明による手段によれば、
前記樹脂層はシリコンゴムにより形成されていることを
特徴とする電気部品である。
According to the means of the invention of claim 3,
In the electric component, the resin layer is made of silicon rubber.

【0011】また請求項4の発明による手段によれば、
配線基板の表面に、この配線基板にチップ部品が実装さ
れた際に形成されているバンプの外側で該チップ部品の
外周に沿った位置の全周に変形可能な樹脂層を前記チッ
プ部品が実装された際の前記配線基板との間よりも厚く
塗布する塗布工程と、前記チップ部品を前記配線基板の
所定位置に前記バンプを介してフェイスダウン実装する
工程と、前記チップ部品を封止樹脂により封止してパッ
ケージを形成工程する工程と、前記パッケージの外側で
切断して半導体装置を形成する切断工程とを有すること
を特徴とする電気部品の製造方法である。
According to the means of the invention of claim 4,
On the surface of the wiring substrate, the chip component mounts a deformable resin layer on the entire circumference at a position along the outer periphery of the chip component outside the bump formed when the chip component is mounted on the wiring substrate. The coating step of applying a thicker than between the wiring board and the step of mounting the chip component face down at a predetermined position of the wiring substrate via the bump, and the chip component by a sealing resin. A method of manufacturing an electrical component, comprising: a step of forming a package by sealing and a step of cutting the package outside the package to form a semiconductor device.

【0012】また請求項5の発明による手段によれば、
前記塗布工程は前記配線基板に形成されている溝に前記
樹脂層を充填することを特徴とする電気部品の製造方法
である。
According to the means of the invention of claim 5,
The coating step is a method of manufacturing an electric component, characterized in that the groove formed in the wiring board is filled with the resin layer.

【0013】[0013]

【発明の実施の形態】以下、本発明の実施の形態を図面
を参照して説明する。
BEST MODE FOR CARRYING OUT THE INVENTION Embodiments of the present invention will be described below with reference to the drawings.

【0014】図1は、本発明の電気部品の第1の実施の
形態である光半導体装置の構成を示す断面図である。な
お、SAW装置と光半導体装置とでは基本構成は同じで
あるが、内部に搭載するチップ部品の材質や製法が異な
る。光半導体装置の場合は、外部からの光信号の受光が
必要になるため、チップ部品がフリップチップ接続され
る配線基板のチップ部品の受光部に対応する部位につい
ては透光性を有するように形成している点が異なる。
FIG. 1 is a sectional view showing the configuration of an optical semiconductor device which is a first embodiment of an electric component of the present invention. The SAW device and the optical semiconductor device have the same basic configuration, but the material and manufacturing method of the chip components mounted inside are different. In the case of an optical semiconductor device, since it is necessary to receive an optical signal from the outside, the portion corresponding to the light receiving portion of the chip component of the wiring board to which the chip component is flip-chip connected is formed to have a light transmitting property. The difference is.

【0015】半導体装置1は、電極パターン2とスルー
ホール電極3等で形成されている配線取り出し機構4が
形成されている配線基板3の電極パターン2の所定位置
に、バンプ5a、5b…5nを介してチップ部品である
CCD素子等の半導体素子6が実装されている。なお、
バンプ5a、5b…5nは半導体素子6に設けられた電
極パッド7a、7b…7nに形成されている。また、C
CD素子6aの場合は、電極パッド7に囲まれた領域に
受光部9が形成されている。また、配線基板8との間に
は、実装された半導体素子6の端部に沿うようにバンプ
5a、5b…5nの外側にシリコンゴム等の硬化後も容
易に変形可能な樹脂で形成されている樹脂層11が形成
されている。したがって、配線基板8の表面上に形成さ
れたロ字状の樹脂層11により半導体素子6の外周の端
部とバンプ5a、5b…5nの外側に沿った部分におい
て、バンプ5や受光部9は樹脂層11によって封止され
ている。これにより、配線基板8の表面と半導体素子6
との間のロ字状の樹脂層11の内側は、中空部12が形
成されている。また、樹脂層11の外周はエポキシ樹脂
等の封止樹脂13により封止されている。
In the semiconductor device 1, bumps 5a, 5b ... 5n are provided at predetermined positions on the electrode pattern 2 of the wiring board 3 on which the wiring take-out mechanism 4 formed of the electrode pattern 2 and the through-hole electrode 3 and the like is formed. A semiconductor element 6 such as a CCD element, which is a chip component, is mounted via the above. In addition,
The bumps 5a, 5b ... 5n are formed on the electrode pads 7a, 7b ... 7n provided on the semiconductor element 6. Also, C
In the case of the CD element 6a, the light receiving portion 9 is formed in the area surrounded by the electrode pads 7. Between the wiring board 8 and the bumps 5a, 5b, ... 5n formed along the edge of the mounted semiconductor element 6 with a resin that can be easily deformed even after curing, such as silicon rubber. The resin layer 11 is formed. Therefore, the bump 5 and the light receiving portion 9 are formed by the square-shaped resin layer 11 formed on the surface of the wiring board 8 at the outer peripheral edge of the semiconductor element 6 and the portions along the outside of the bumps 5a, 5b ... 5n. It is sealed by the resin layer 11. As a result, the surface of the wiring board 8 and the semiconductor element 6 are
A hollow portion 12 is formed inside the square-shaped resin layer 11 between and. The outer periphery of the resin layer 11 is sealed with a sealing resin 13 such as epoxy resin.

【0016】配線基板8は、SAW装置の場合はセラミ
ック基板、ガラスエポキシ基板、Si等の材料で形成さ
れた基板を用いるが、一方、光半導体装置の場合は配線
基板8として、例えば、厚さが数400μm〜700μ
mの感光性ガラス基板やPET基板等の電気絶縁性の透
光性材料を絶縁層とした配線基板を用いる。その基板の
表層(片面または両面)に、例えば、表面に金メッキ処
理を施した銅リード(厚さ:10μm〜数10μm程
度、幅:100μm〜数100μm程度)からなる電極
パターン2が形成されたものである。なお、Al、A
g、ITO他の材料を用いた配線電極も形成可能であ
る。この配線基板1にはスルーホール電極3が形成され
ており、このスルーホール電極3にCCD素子6aのバ
ンプ5a、5b…5nがそれぞれ接続されて電気的に配
線基板1の裏面に導かれている。
The wiring substrate 8 is a substrate formed of a material such as a ceramic substrate, a glass epoxy substrate, and Si in the case of a SAW device, while the wiring substrate 8 in the case of an optical semiconductor device has a thickness of, for example, Is several 400 μm to 700 μ
A wiring board having an electrically insulating translucent material such as a photosensitive glass substrate or a PET substrate as an insulating layer is used. On the surface layer (one surface or both surfaces) of the substrate, for example, an electrode pattern 2 formed of a copper lead (thickness: about 10 μm to several tens of μm, width: about 100 μm to several hundreds of μm) whose surface is gold-plated Is. In addition, Al, A
It is also possible to form a wiring electrode using a material such as g and ITO. A through-hole electrode 3 is formed on the wiring board 1, and bumps 5a, 5b, ... 5n of a CCD element 6a are connected to the through-hole electrode 3 and are electrically guided to the back surface of the wiring board 1. .

【0017】なお、感光性ガラスは、パターンマスク
(不図示)を介して紫外線の照射により、スルーホール
を形成し、スパッタあるいはめっきによりCuを埋め込
んだ後、表面に電極パターン2を形成えることにより、両
面配線基板を形成することが可能である。
In the photosensitive glass, a through hole is formed by irradiating ultraviolet rays through a pattern mask (not shown), Cu is embedded by sputtering or plating, and then an electrode pattern 2 is formed on the surface. It is possible to form a double-sided wiring board.

【0018】また、配線基板8は、CCD素子5の受光
部9への入光部として形成されている透光領域の光の透
過率は、光学ガラスと同程度である。次に、上述の構成
の半導体装置1の製造方法について説明する。図2
(a)〜(d)は、本発明の半導体装置1の製造方法に
ついての製造工程を示す説明図である。
Further, the wiring substrate 8 has a light transmittance of a light-transmitting region formed as a light-incident portion of the CCD element 5 to the light-receiving portion 9, which is substantially the same as that of optical glass. Next, a method of manufacturing the semiconductor device 1 having the above configuration will be described. Figure 2
(A)-(d) is explanatory drawing which shows the manufacturing process about the manufacturing method of the semiconductor device 1 of this invention.

【0019】まず、図2(a)に示すように、ディスペ
ンサ15により、電極パターン2とスルーホール電極3
等で形成されている配線取り出し機構4が形成されてい
る配線基板8の電極パターン2の表面で、実装される半
導体素子6のバンプ5a、5b…5nが接合される電極
パターン2を取り囲むようにロ字状にシリコンゴムを塗
布して樹脂層11を形成する。このシリコンゴムによる
樹脂層11の高さは、配線基板8に実装される半導体素
子6と配線基板8との間の距離よりも厚く形成されてい
る。なお、シリコンゴムは硬化後も容易に変形が可能で
ある。
First, as shown in FIG. 2A, the electrode pattern 2 and the through-hole electrode 3 are formed by the dispenser 15.
And the like, so that the bumps 5a, 5b, ... 5n of the mounted semiconductor element 6 surround the electrode pattern 2 to which the bumps 5a, 5b ... Silicone rubber is applied in a square shape to form the resin layer 11. The height of the resin layer 11 made of silicon rubber is formed thicker than the distance between the semiconductor element 6 mounted on the wiring board 8 and the wiring board 8. The silicone rubber can be easily deformed even after curing.

【0020】次に、図2(b)に示すように、配線基板
8の電極パターン2の所定位置にバンプ5a、5b…5
nの形成されている半導体素子6をボンディング装置
(不図示)により位置合せしてフェイスダウンボンディ
ングを行う。このボンディングにより半導体素子6の周
辺部が樹脂層11を僅かに押し縮める。したがって、ボ
ンディングの際に押し縮める力が小さくなり、フェイス
ダウンのバンプ5a、5b…5nによる接続部の不良が
減少する。また、樹脂層11に対して半導体素子6の外
周が密着するので内部に中空部12が形成される。
Next, as shown in FIG. 2B, the bumps 5a, 5b, ... 5 are formed at predetermined positions on the electrode pattern 2 of the wiring board 8.
The semiconductor element 6 in which n is formed is aligned by a bonding device (not shown) and face down bonding is performed. By this bonding, the peripheral portion of the semiconductor element 6 slightly compresses the resin layer 11. Therefore, the force of compressing during bonding becomes small, and the defects of the connection portion due to the face-down bumps 5a, 5b ... 5n are reduced. Further, since the outer periphery of the semiconductor element 6 is in close contact with the resin layer 11, the hollow portion 12 is formed inside.

【0021】続いて、図2(c)に示すように、半導体
素子6を包むようにエポキシ樹脂等の封止樹脂13を、
不図示のポッテイングあるいはトランスファーモールド
等の手段を用いてパッケージ層を形成する。この場合、
樹脂層11の内側の配線基板8と半導体素子6との間
は、樹脂層11により密閉されているので、封止樹脂1
3が入り込むことが無い。
Then, as shown in FIG. 2 (c), a sealing resin 13 such as an epoxy resin is wrapped around the semiconductor element 6,
A package layer is formed by means of potting, transfer molding, or the like (not shown). in this case,
Since the resin layer 11 seals the space between the wiring board 8 and the semiconductor element 6 inside the resin layer 11, the sealing resin 1
3 never enters.

【0022】その後、図2(d)に示すように、封止樹
脂13の上からダイシング装置(不図示)により、所定
個所で切断してパッケージングされた半導体装置1を形
成する。
After that, as shown in FIG. 2D, a semiconductor device 1 which is cut and packaged at a predetermined position is formed on the sealing resin 13 by a dicing device (not shown).

【0023】次に、本発明の半導体装置1の第2の実施
の形態について説明する。この第2の実施の形態は、上
述の第1の実施の形態と比較して、樹脂層11の形状と
それに対応する位置の配線基板8の形状が異なるもの
で、それ以外の個所は同様であるので、図3および図4
(a)〜(e)において、同一部分には、第1の実施の
形態と同符号を付して、それらについての個々の説明は
省略する。
Next, a second embodiment of the semiconductor device 1 of the present invention will be described. The second embodiment is different from the above-described first embodiment in the shape of the resin layer 11 and the shape of the wiring board 8 at a position corresponding to the resin layer 11, and the other portions are the same. As shown in FIG. 3 and FIG.
In (a) to (e), the same parts as those in the first embodiment are designated by the same reference numerals, and the individual description thereof will be omitted.

【0024】図3は、本発明の半導体装置1の第2の実
施の形態であるSAW装置および光半導体装置の構成を
示す断面図である。第1の実施の形態と同様に、SAW
装置と光半導体装置とでは基本構成は同じであるが、内
部に搭載する素子自体が異なること、および、光半導体
装置の場合は、外部からの光信号の受光が必要になるた
め、配線基板8aのCCD素子6aの受光部9に対応す
る位置を透光性に形成している点が異なる。
FIG. 3 is a sectional view showing the structures of a SAW device and an optical semiconductor device according to a second embodiment of the semiconductor device 1 of the present invention. SAW as in the first embodiment
Although the device and the optical semiconductor device have the same basic configuration, the elements themselves mounted inside are different, and in the case of the optical semiconductor device, it is necessary to receive an optical signal from the outside. The difference is that the position corresponding to the light receiving portion 9 of the CCD element 6a is formed to be transparent.

【0025】この場合、半導体装置1aの基本構成その
ものは上述の第1の実施の形態と同様であるが、樹脂層
11aの下部が配線基板8aに形成されているロ字状の
溝17に入り込んで形成されている。また、樹脂層11
aの頂部の高さは、配線基板8aに実装される半導体素
子6と配線基板8との間の距離よりも厚く形成されてい
る。
In this case, the basic structure itself of the semiconductor device 1a is the same as that of the first embodiment described above, but the lower part of the resin layer 11a is inserted into the square-shaped groove 17 formed in the wiring board 8a. Is formed by. In addition, the resin layer 11
The height of the top of a is formed to be thicker than the distance between the semiconductor element 6 mounted on the wiring board 8a and the wiring board 8.

【0026】次に、これらの構成の半導体装置1の製造
方法について説明する。図4(a)〜(d)は、本発明
の半導体装置1の製造方法についての製造工程を示す説
明図である。
Next, a method of manufacturing the semiconductor device 1 having these configurations will be described. 4A to 4D are explanatory views showing the manufacturing steps of the method for manufacturing the semiconductor device 1 of the present invention.

【0027】まず、図4(a)に示すように、電極パタ
ーン2とスルーホール電極3等で形成されている配線取
り出し機構4が形成されている配線基板8の電極パター
ン2の表面で、実装される半導体素子6のバンプ5a、
5b…5nが接合される電極パターン2の位置を取り囲
んでロ字状に溝17を形成する。この溝17は、例え
ば、エンドミル等の除去加工により形成することができ
る。
First, as shown in FIG. 4A, mounting is performed on the surface of the electrode pattern 2 of the wiring board 8 on which the wiring take-out mechanism 4 formed of the electrode pattern 2 and the through-hole electrode 3 is formed. Bumps 5a of the semiconductor element 6 to be
A groove 17 is formed in a square shape surrounding the position of the electrode pattern 2 to which 5b ... 5n are joined. The groove 17 can be formed, for example, by a removal process such as an end mill.

【0028】次に、図4(b)に示すように、ディスペ
ンサ15により、電極パターン2に形成されているロ字
状に溝17にシリコンゴムを注入して樹脂層11aを形
成する。このシリコンゴムによる樹脂層11aの頂部の
高さは、配線基板8aに実装される半導体装置1と配線
基板8aとの間の距離よりも厚い。なお、シリコンゴム
は硬化後も外力により容易に変形が可能である。
Next, as shown in FIG. 4B, a silicon rubber is injected into the groove 17 formed in the electrode pattern 2 by the dispenser 15 to form the resin layer 11a. The height of the top portion of the resin layer 11a made of silicon rubber is thicker than the distance between the semiconductor device 1 mounted on the wiring board 8a and the wiring board 8a. The silicone rubber can be easily deformed by external force even after curing.

【0029】続いて、図4(c)に示すように、配線基
板8aの電極パターン2の所定位置にバンプ5a、5b
・5nの形成されている半導体素子6をボンディング装
置(不図示)により位置合せしてフェイスダウンボンデ
ィングを行う。このボンディングにより半導体素子6の
周辺部が樹脂層11aを僅かに押し縮める。したがっ
て、ボンディングの際の負荷による押し縮める力が小さ
くなり、フェイスダウンのバンプ5a、5b・5nによ
る接続部の不良が減少する。
Subsequently, as shown in FIG. 4C, the bumps 5a and 5b are formed at predetermined positions on the electrode pattern 2 of the wiring board 8a.
The face down bonding is performed by aligning the semiconductor element 6 having 5n formed thereon with a bonding device (not shown). By this bonding, the peripheral portion of the semiconductor element 6 slightly compresses the resin layer 11a. Therefore, the force of compressing due to the load at the time of bonding is reduced, and the defects of the connection portion due to the face-down bumps 5a, 5b, 5n are reduced.

【0030】続いて、図4(d)に示すように、半導体
素子6を包むようにエポキシ樹脂等の封止樹脂13を、
不図示のポッテイングあるいはトランスファーモールド
等の手段を用いてパッケージ層を形成する。この場合、
樹脂層11aの内側の配線基板8aと半導体素子6との
間は、樹脂層11aにより密閉されているので、封止樹
脂13が入り込むことが無く中空部12が形成される。
Then, as shown in FIG. 4D, a sealing resin 13 such as an epoxy resin is wrapped around the semiconductor element 6,
A package layer is formed by means of potting, transfer molding, or the like (not shown). in this case,
Since the resin layer 11a seals the space between the wiring board 8a inside the resin layer 11a and the semiconductor element 6, the hollow portion 12 is formed without the sealing resin 13 entering.

【0031】その後、図4(e)に示すように、封止樹
脂13の上からダイシング装置(不図示)により、所定
個所で切断してパッケージングされた半導体装置1を形
成する。
After that, as shown in FIG. 4E, the semiconductor device 1 is formed by cutting the sealing resin 13 at a predetermined position using a dicing device (not shown).

【0032】以上に説明したように、本発明によれば、
配線基板と半導体装置の端部との間に、硬化後も容易に
変形可能な樹脂層を形成したので、樹脂封止の際に半導
体装置の表面ヘの封止樹脂のまわり込みを確実に防止で
き、配線基板と半導体装置との間に中空部を形成した小
型の半導体装置が可能になった。
As explained above, according to the present invention,
A resin layer that can be easily deformed even after curing is formed between the wiring board and the edge of the semiconductor device, so it is possible to reliably prevent the encapsulation resin from wrapping around the surface of the semiconductor device during resin encapsulation. As a result, a small semiconductor device in which a hollow portion is formed between the wiring board and the semiconductor device has become possible.

【0033】それらにより、チップ部品表面に形成され
た機能要素、チップ部品に封止樹脂が接着しないので、
性能上の悪影響を抑えられる。
Because of these, the sealing resin does not adhere to the functional elements formed on the surface of the chip component and the chip component.
The adverse effect on performance can be suppressed.

【0034】また、硬化後も容易に変形可能な樹脂層1
1により、半導体装置を配線基板にフェイスダウンボン
ディングにより実装する際に、押し縮める力が小さくな
り、フェイスダウンの接続部の不良が減少させることが
できる。
Further, the resin layer 1 which can be easily deformed even after curing
When the semiconductor device is mounted on the wiring board by face-down bonding, the pressing force is reduced, and the defects of the face-down connection portion can be reduced.

【0035】また、上記の実施の形態ではチップ部品と
してCCD素子を例にして説明したが、表面に機能要素
が形成されているチップ部品、例えば、SAWチップな
どを用いることも可能である。
Further, in the above embodiment, the CCD element was described as an example of the chip component, but it is also possible to use a chip component having functional elements formed on its surface, for example, a SAW chip.

【0036】[0036]

【発明の効果】本発明によれば、パッケージ製品の全体
が小型で製造性が優れ、内部に中空部を形成した電気部
品を提供することができる。
According to the present invention, it is possible to provide an electric component in which the entire packaged product is small in size and excellent in manufacturability and in which a hollow portion is formed.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の半導体装置の構成を示す断面図。FIG. 1 is a cross-sectional view showing a structure of a semiconductor device of the present invention.

【図2】(a)〜(d)本発明の半導体装置の製造工程を示
す説明図。
2A to 2D are explanatory views showing a manufacturing process of a semiconductor device of the present invention.

【図3】本発明の半導体装置の構成を示す断面図。FIG. 3 is a cross-sectional view showing a structure of a semiconductor device of the present invention.

【図4】(a)〜(e)本発明の半導体装置の製造工程を示
す説明図。
4 (a) to (e) are explanatory views showing a manufacturing process of the semiconductor device of the present invention.

【図5】従来の半導体装置の構成を示す断面図。FIG. 5 is a cross-sectional view showing the configuration of a conventional semiconductor device.

【図6】従来の半導体装置の構成を示す断面図。FIG. 6 is a cross-sectional view showing the configuration of a conventional semiconductor device.

【符号の説明】 1、1a…半導体装置、2…電極パターン、3…スルー
ホール電極、4…配線取り出し機構、5a、5b〜5n
…バンプ、6…半導体素子、8、8a…配線基板、1
1、11a…樹脂層、12…中空部、13…封止樹脂、
17…溝
[Description of Reference Signs] 1, 1a ... Semiconductor device, 2 ... Electrode pattern, 3 ... Through-hole electrode, 4 ... Wiring extraction mechanism, 5a, 5b to 5n
... bumps, 6 ... semiconductor elements, 8, 8a ... wiring board, 1
1, 11a ... Resin layer, 12 ... Hollow part, 13 ... Sealing resin,
17 ... Groove

フロントページの続き (51)Int.Cl.7 識別記号 FI テーマコート゛(参考) H03H 9/25 Fターム(参考) 4M109 AA02 BA03 CA06 CA21 GA01 GA10 5F061 AA02 BA03 CA06 CA21 CB01 FA01 FA06 5J097 AA29 EE05 HA04 HA07 HA08 JJ03 JJ06 JJ09 JJ10 Front page continuation (51) Int.Cl. 7 Identification code FI theme code (reference) H03H 9/25 F term (reference) 4M109 AA02 BA03 CA06 CA21 GA01 GA10 5F061 AA02 BA03 CA06 CA21 CB01 FA01 FA06 5J097 AA29 EE05 HA04 HA07 HA08 JJ03 JJ06 JJ09 JJ10

Claims (5)

【特許請求の範囲】[Claims] 【請求項1】 配線基板上にパンプを介してチップ部品
が実装されて封止樹脂によりパッケージングされている
電気部品において、 前記チップ部品と前記配線基板との間は、変形可能な樹
脂層が前記チップ部品の全周にわたって前記バンプの外
側に形成され、前記バンプの内側には中空部が形成され
ていることを特徴とする電気部品。
1. An electric component in which a chip component is mounted on a wiring board via a pump and is packaged with a sealing resin, wherein a deformable resin layer is provided between the chip component and the wiring board. An electrical component, characterized in that it is formed outside the bump over the entire circumference of the chip component, and a hollow portion is formed inside the bump.
【請求項2】 前記樹脂層は前記配線基板上に形成され
た溝に充填されていることを特徴とする請求項1記載の
電気部品。
2. The electric component according to claim 1, wherein the resin layer is filled in a groove formed on the wiring board.
【請求項3】 前記樹脂層はシリコンゴムにより形成さ
れていることを特徴とする請求項1記載の電気部品。
3. The electric component according to claim 1, wherein the resin layer is made of silicon rubber.
【請求項4】 配線基板の表面に、この配線基板にチッ
プ部品が実装された際に形成されているバンプの外側で
該チップ部品の外周に沿った位置の全周に変形可能な樹
脂層を前記チップ部品が実装された際の前記配線基板と
の間よりも厚く塗布する塗布工程と、 前記チップ部品を前記配線基板の所定位置に前記バンプ
を介してフェイスダウン実装する工程と、 前記チップ部品を封止樹脂により封止してパッケージを
形成工程する工程と、 前記パッケージの外側で切断して半導体装置を形成する
切断工程とを有することを特徴とする電気部品の製造方
法。
4. A resin layer, which is deformable on the surface of a wiring board, around the entire periphery of a position along the outer circumference of the chip component outside the bump formed when the chip component is mounted on the wiring board. An applying step of applying a thicker thickness than that between the chip component and the wiring board when mounted, a step of face-down mounting the chip component at a predetermined position of the wiring board via the bump, A method for manufacturing an electric component, comprising: a step of forming a package by encapsulating the resin with an encapsulating resin; and a step of cutting the package outside the package to form a semiconductor device.
【請求項5】 前記塗布工程は前記配線基板に形成され
ている溝に前記樹脂層を充填することを特徴とする請求
項4記載の電気部品の製造方法。
5. The method of manufacturing an electric component according to claim 4, wherein in the applying step, the resin layer is filled in a groove formed in the wiring board.
JP2001308265A 2001-10-04 2001-10-04 Electric component and manufacturing method thereof Pending JP2003115563A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001308265A JP2003115563A (en) 2001-10-04 2001-10-04 Electric component and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001308265A JP2003115563A (en) 2001-10-04 2001-10-04 Electric component and manufacturing method thereof

Publications (1)

Publication Number Publication Date
JP2003115563A true JP2003115563A (en) 2003-04-18

Family

ID=19127603

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001308265A Pending JP2003115563A (en) 2001-10-04 2001-10-04 Electric component and manufacturing method thereof

Country Status (1)

Country Link
JP (1) JP2003115563A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018123382A1 (en) * 2016-12-28 2018-07-05 株式会社村田製作所 Circuit module
US10964670B2 (en) 2018-01-24 2021-03-30 Samsung Electronics Co., Ltd. Semiconductor package and method of manufacturing the same

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018123382A1 (en) * 2016-12-28 2018-07-05 株式会社村田製作所 Circuit module
CN110114870A (en) * 2016-12-28 2019-08-09 株式会社村田制作所 Circuit module
US20190318973A1 (en) * 2016-12-28 2019-10-17 Murata Manufacturing Co., Ltd. Circuit module
JPWO2018123382A1 (en) * 2016-12-28 2019-10-31 株式会社村田製作所 Circuit module
US10818566B2 (en) 2016-12-28 2020-10-27 Murata Manufacturing Co., Ltd. Circuit module
CN110114870B (en) * 2016-12-28 2023-07-21 株式会社村田制作所 Circuit module
US10964670B2 (en) 2018-01-24 2021-03-30 Samsung Electronics Co., Ltd. Semiconductor package and method of manufacturing the same
US11705430B2 (en) 2018-01-24 2023-07-18 Samsung Electronics Co., Ltd. Semiconductor package including mold layer having curved cross-section shape

Similar Documents

Publication Publication Date Title
US7274094B2 (en) Leadless packaging for image sensor devices
US8426954B2 (en) Methods of fabrication of package assemblies for optically interactive electronic devices and package assemblies therefor
US7372122B2 (en) Image sensor chip package and method of fabricating the same
KR100604190B1 (en) Solid state imaging device, semiconductor wafer, optical device module, method of solid state imaging device fabrication, and method of optical device module fabrication
US7791184B2 (en) Image sensor packages and frame structure thereof
US6713857B1 (en) Low profile stacked multi-chip semiconductor package with chip carrier having opening and fabrication method of the semiconductor package
JP4846910B2 (en) Solid-state imaging device
US20050189622A1 (en) Packaged acoustic and electromagnetic transducer chips
TWI239655B (en) Photosensitive semiconductor package with support member and method for fabricating the same
US6873034B2 (en) Solid-state imaging device, method for producing same, and mask
JP2002329850A (en) Chip size package and its manufacturing method
JPH07221278A (en) Solid-state image pickup element and its preparation
JP4234269B2 (en) Semiconductor device and manufacturing method thereof
JPH07201918A (en) Semiconductor-device packaging method, lead-tape used therefor, and packaged semiconductor device
JP2002231918A (en) Solid-state image pickup device and its manufacturing method
KR101579623B1 (en) Semiconductor package for image sensor and fabricatingmethod thereof
US20010004128A1 (en) Semiconductor package and manufacturing method thereof
US8003426B2 (en) Method for manufacturing package structure of optical device
US6873024B1 (en) Apparatus and method for wafer level packaging of optical imaging semiconductor devices
JP2003332542A (en) Semiconductor device and method of manufacturing the same
US20050017334A1 (en) Micromachine package and method for manufacturing the same
JP2003115563A (en) Electric component and manufacturing method thereof
US7205095B1 (en) Apparatus and method for packaging image sensing semiconductor chips
CN107994039B (en) Wafer level packaging method of CMOS image sensor
CN113195400A (en) Micro-acoustic wafer level package and method of manufacture