JP2003114730A - 集積回路 - Google Patents

Abstract

(57)【要約】 【課題】CPUの命令列に電源電圧の上昇に伴う電圧安定
を考慮することなく、また無実行命令を挿入してプログ
ラムサイズを増大させることなく、電源電圧の上昇を実
現することができる集積回路を提供する。 【解決手段】命令を実行するCPU１１１と、CPUによって
動作を制御され出力電圧を上昇させる際にクロック遅延
信号を出力するレギュレータ１１２と、CPU１１１にク
ロックを供給しレギュレータ１１２からクロック遅延信
号を入力するクロックジェネレータ１１３とを備え、CP
U１１１がレギュレータ１１２に対して電圧を上昇させ
る命令を実行すると、クロックジェネレータ１１３によ
りCPU１１１に出力するクロック供給を停止する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、電圧レギュレータ
回路及びクロックジェネレータ回路を有するLSIすなわ
ち集積回路に関するものである。

【０００２】

【従来の技術】近年、LSIの微細化が進み、高機能な小
型電子機器が実現している。この小型電子機器をさらに
高機能化し、さらに電池駆動のために低消費電力化を実
現すべくLSI内部の電圧を下げるべく、レギュレータ等
の回路を組み込むLSIが増加している。このレギュレー
タは外部端子もしくは制御レジスタによって供給された
電源電圧を降下させて出力するものであり、この出力を
LSIに再度入力して低いLSIの電源電圧を実現している。
また、処理の内容に応じてプログラム上から電源電圧を
アクティブに変化させることによって、より消費電力を
下げることが可能である。

【０００３】

【発明が解決しようとする課題】LSIのレギュレータを
動作中にアクティブに電源電圧を上昇させて制御する場
合、必要な電圧に達して安定するまでに一定時間が必要
となる。しかしCPUが実行する命令列に電源電圧の上昇
に伴う電圧安定時間を考慮するようにプログラミングす
る必要があるか、もしくは無実行命令を挿入して対応す
るためにプログラムサイズを増大するといった課題が存
在する。

【０００４】したがって、本発明の目的は、CPUの命令
列に電源電圧の上昇に伴う電圧安定を考慮することな
く、また無実行命令を挿入してプログラムサイズを増大
させることなく、電源電圧の上昇を実現することができ
る集積回路を提供することである。

【０００５】

【課題を解決するための手段】請求項１記載の集積回路
は、出力電圧を上昇させる際に出力電圧上昇信号を出力
する電圧レギュレータ回路と、電圧レギュレータ回路か
ら出力電圧上昇信号に応答してクロック出力を停止する
クロックジェネレータ回路とを備えたものである。

【０００６】請求項１記載の集積回路によれば、出力電
圧の上昇に伴う出力電圧上昇信号に応じてクロック供給
を停止するため、電源電圧の上昇を実現するのに従来の
ように、CPUの命令列に電源電圧の上昇に伴う電圧安定
を考慮することなく、また無実行命令を挿入してプログ
ラムサイズを増大させることがない。

【０００７】請求項２記載の集積回路は、命令を実行す
るCPUと、CPUによって動作を制御され出力電圧を上昇さ
せる際に出力電圧上昇信号を出力する電圧レギュレータ
回路と、CPUにクロックを供給し電圧レギュレータ回路
から出力電圧上昇信号を入力するクロックジェネレータ
回路とを備え、CPUが電圧レギュレータ回路に対して電
圧を上昇させる命令を実行すると、電圧レギュレータ回
路が出力電圧上昇信号を出力し、クロックジェネレータ
回路がCPUに出力するクロック供給を停止することを特
徴とするものである。

【０００８】請求項２記載の集積回路によれば、LSIは
例えば電圧レギュレータの制御レジスタに電源電圧を上
昇させる制御がきた場合、出力電圧上昇信号となる例え
ばクロック遅延信号を出力してクロックジェネレータか
ら供給される内部クロックが固定されてしまうことによ
り、CPUの命令列に電源電圧の上昇に伴う電圧安定を考
慮することなく、また無実行命令を挿入してプログラム
サイズを増大させることなく実現することが可能とな
る。

【０００９】請求項３記載の集積回路は、請求項２にお
いて、クロックジェネレータ回路が、生成するクロック
の源信号をカウントし、そのカウント値が一定値に達す
るとクロック供給を再開するものである。

【００１０】請求項３記載の集積回路によれば、請求項
２と同様な効果がある。

【００１１】請求項４記載の集積回路は、命令を実行す
るCPUと、CPUと並列に実行可能な処理回路と、CPUによ
って動作を制御され出力電圧を上昇させる際に出力電圧
上昇信号を出力する電圧レギュレータ回路と、CPUにク
ロックを供給しCPUとは別系統のクロックを処理回路に
供給し電圧レギュレータ回路から出力電圧上昇信号を入
力するクロックジェネレータ回路とを備え、CPUが電圧
レギュレータ回路に対して電圧を上昇させる命令を実行
すると、電圧レギュレータ回路が出力電圧上昇信号を出
力し、クロックジェネレータ回路がCPUに出力するクロ
ック供給を停止することを特徴とするものである。

【００１２】請求項４記載の集積回路によれば、電圧レ
ギュレータ回路が出力電圧上昇信号を出力しても、クロ
ックジェネレータ回路が処理回路にクロック供給を停止
しないため、低動作電圧で動作可能な周辺回路において
シリアル送受信などCPUとは別の処理を並列で処理を行
う場合、内部クロックの系統を分割することで、CPUと
は別の処理を停止することなく動作可能となる。

【００１３】請求項５記載の集積回路は、命令を実行す
るCPUと、CPUによって動作を制御され出力電圧を上昇さ
せる際に出力電圧上昇信号を出力する電圧レギュレータ
回路と、CPUにクロックを供給し電圧レギュレータ回路
から出力電圧上昇信号を入力するクロックジェネレータ
回路とを備え、クロックジェネレータ回路はCPUによっ
て制御可能なクロック安定時間を格納するレジスタを有
し、CPUが電圧レギュレータ回路に対して電圧を上昇さ
せる命令を実行すると、電圧レギュレータ回路が出力電
圧上昇信号をクロックジェネレータ回路に出力し、クロ
ックジェネレータ回路がレジスタに格納されるクロック
安定時間CPUに出力するクロックの供給を停止すること
を特徴とするものである。

【００１４】請求項５記載の集積回路によれば、命令に
よって動作する電圧が3種類以上あり、それぞれに対す
る切り替えを行う場合においても、クロック安定時間を
格納するレジスタが保持する値によって電源安定待期間
を切り替えることにより必要以上に内部クロックが固定
することによる非処理時間を増大させることなく実現す
ることが可能となる。

【００１５】

【発明の実施の形態】以下、本発明の実施の形態につい
て、図１から図９を用いて説明する。

【００１６】（実施の形態１）図１は本発明の第１の実
施の形態におけるLSIの構成を表すブロック図である。L
SI110は、CPU111、レギュレータ112、クロックジェネレ
ータ113、クロック入力端子114、クロック出力端子11
5、電源入力端子116、レギュレータ出力端子117、レギ
ュレータ入力端子118、アドレスバス120及びデータバス
121から構成される。レギュレータ112は制御レジスタ12
2と変更前制御レジスタ123と論理回路124から構成され
る。クロックジェネレータ113はインバータ131と内部ク
ロック出力回路132とクロックカウンタ133と内部クロッ
ク供給制御回路134から構成される。CPU111はクロック
ジェネレータ113からクロック供給を受けて命令を実行
し、アドレスバス120及びデータバス121に接続する。レ
ギュレータ112は制御レジスタ122の値に応じてレギュレ
ータ入力端子118から供給される電源電圧を電圧降下し
た既定の電圧をレギュレータ出力端子117に出力する。
クロックジェネレータ113はクロック入力端子114から供
給される入力クロックをCPU111等LSI110の各回路に内部
クロックを供給し、レギュレータ112から出力されるク
ロック遅延信号を入力するとレギュレータ出力電圧が安
定されるまで内部クロックの出力を遅延させる。クロッ
ク入力端子114及びクロック出力端子115は発振器もしく
は発振子１４０に接続して自励発振を行う。電源入力端
子116は端子外部から与えられた電源電圧をLSI110に供
給する。レギュレータ出力端子117はレギュレータ112か
ら出力された電圧を出力する。レギュレータ入力端子11
8は外部の端子外部から与えられた電源電圧をレギュレ
ータ112に供給する。アドレスバス120及びデータバス12
1はCPU111と制御レジスタ122とを接続する。制御レジス
タ122は０を書き込むとレギュレータ112の出力電圧が低
い電圧（ここでは２Vとする）を出力し、１を書き込む
とレギュレータ112の出力電圧が高い電圧（ここでは３V
とする）を出力する。変更前制御レジスタ123は制御レ
ジスタ122が保持する１内部クロック前の値を保持す
る。論理回路124は制御レジスタ122と変更前制御レジス
タ123の反転値との論理積を演算しクロック遅延信号を
出力する。インバータ131はクロック入力端子114から入
力したクロックを反転出力する。内部クロック出力回路
132は内部クロック供給制御回路134が出力する制御信号
が０の場合インバータ131から入力したクロックを内部
クロックとして出力し、内部クロック供給制御回路134
が出力する制御信号が１の場合現状の値を保持して出力
を固定する。クロックカウンタ133はクロック遅延信号
を入力するとインバータ131から入力するクロックを計
数し一定値に達するとオーバーフロー値を出力する。内
部クロック供給制御回路134は通常０を出力し、クロッ
ク遅延信号を入力すると１を出力し、クロックカウンタ
133がオーバーフロー値を出力すると０を出力する。

【００１７】以上のように構成されたLSIについて、以
下のその動作を説明する。

【００１８】図2はCPU111が処理する命令列を示す。図2
の処理の中で、低動作電圧命令は２V以上で動作可能なC
PU111の内部演算回路において演算を行う命令であり、
高動作電圧命令は３V以上で動作可能なCPU111の内部演
算回路において演算を行う命令であり、電圧制御命令は
前後の必要な電圧を切り替える制御レジスタ122を書き
換えるために挿入された命令である。ここでは図２の電
圧安定が必要な場合は、低動作電圧命令が連続後に高動
作電圧命令を動作させるために電源入力端子116を２Vか
ら３Vに変化させる場合である。この場合とは逆に３Vか
ら２Vに電圧を落とす場合、低動作電圧命令が高い電圧
でも動作するので命令実行中に電圧を変化させても問題
がない。

【００１９】図3は電圧安定が必要な場合のクロック入
力端子114に入力される入力クロック、クロックジェネ
レータ113から出力される内部クロック、CPU111のパイ
プライン図、レギュレータ112からクロックジェネレー
タ113に出力されるクロック遅延信号、レギュレータ112
が出力するレギュレータ出力電圧を示すタイミングチャ
ートである。図3に示すように、CPU111は命令フェッチ
ステージ(IF)、命令解読ステージ(DEC)、演算実行ステ
ージ(EX)、メモリアクセスステージ(MEM)、ライトバッ
クステージ(WB)の５つのステージを持つ5段パイプライ
ン処理を行う。以下ではこの図3を用いて低動作電圧命
令が連続後に高動作電圧命令を動作させるために電源入
力端子116を２Vから３Vに変化させる場合について説明
する。第１サイクルにおいて、CPU111は電圧制御命令を
フェッチする。第２サイクルにおいて、CPU111は低動作
電圧命令(1)をフェッチすると同時に、電圧制御命令を
解読する。第3サイクルにおいて、CPU111は低動作電圧
命令(2)をフェッチすると同時に、低動作電圧命令(1)を
解読する。第４サイクルにおいて、CPU111は高動作電圧
命令をフェッチすると同時に、低動作電圧命令(2)を解
読し、低動作電圧命令(1)を実行するとともに、電圧制
御命令によりアドレスバス120に制御レジスタ122のアド
レスを出力し、データバス121に１を出力する。レギュ
レータ112はアドレスバス120の値が制御レジスタ122の
アドレスであるので、データバス121の値１を制御レジ
スタ122に書き込む。第５サイクルにおいて、レギュレ
ータ112において、制御レジスタ122に１を書込み、変更
前制御レジスタ123が０を書き込まれたので論理回路124
はクロック遅延信号を出力する。クロックジェネレータ
113において、内部クロック供給制御回路134はクロック
遅延信号を受けて１を出力する。内部クロック出力回路
132は内部クロック供給制御回路134が１を出力したので
現状の値を保持して出力を固定する。CPU111は高動作電
圧命令を解読し、低動作電圧命令(2)を実行するがクロ
ックジェネレータ113から供給される内部クロックが固
定されてしまうので動作を停止させる。クロックカウン
タ133はクロック遅延信号を入力するのでインバータ131
から入力するクロックを計数する。第６サイクルにおい
て、CPU111は内部クロックが固定されているので動作を
停止している。クロックカウンタ133はインバータ131か
ら入力するクロックを計数し一定値に達したのでオーバ
ーフロー値を出力する。内部クロック供給制御回路134
はクロックカウンタ133がオーバーフロー値を出力する
ので０を出力する。内部クロック出力回路132は内部ク
ロック供給制御回路134が出力する制御信号が０を出力
するので内部クロックの固定を解除して、インバータ13
1から入力したクロックを内部クロックとして出力す
る。第７サイクルにおいて、CPU111は高動作電圧命令を
実行し、低動作電圧命令(1)の実行結果を内部レジスタ
に格納する。

【００２０】なお、内部クロックのクロック出力を停止
するのに、ここではクロックジェネレータ113から供給
される内部クロックを固定する処理を行ったが、内部ク
ロックの供給自身を停止させることも含み、この場合で
も同様の効果が得られる。

【００２１】このように、LSI110はレギュレータ112の
制御レジスタ122に電源電圧を上昇させる制御がきた場
合、クロック遅延信号を出力してクロックジェネレータ
113から供給される内部クロックが固定されてしまうこ
とにより、図２に示すようにCPU111の命令列に電源電圧
の上昇に伴う電圧安定を考慮することなく、また無実行
命令を挿入してプログラムサイズを増大させることなく
実現することが可能となる。

【００２２】（実施の形態２）しかし、本発明の第１の
実施の形態において、クロックジェネレータから供給さ
れる内部クロックが固定することによって電源電圧の上
昇に伴う電圧安定時間を生成しているが、もし低動作電
圧で動作可能な周辺回路においてシリアル送受信などCP
Uとは別の処理を並列で処理を行う場合、内部クロック
が固定されてしまうことによって動作を停止させてしま
う。第２の実施の形態はこの課題をも解決する。

【００２３】図４は本発明の第２の実施の形態における
LSIの構成を表すブロック図である。

【００２４】LSI210は、CPU211、レギュレータ212、ク
ロックジェネレータ213、クロック入力端子214、クロッ
ク出力端子215、電源入力端子216、レギュレータ出力端
子217、レギュレータ入力端子218、シリアルインターフ
ェース219、アドレスバス220及びデータバス221から構
成される。レギュレータ212は制御レジスタ222と変更前
制御レジスタ223と論理回路224から構成される。クロッ
クジェネレータ213はインバータ231と第1内部クロック
出力回路232とクロックカウンタ233と内部クロック供給
制御回路234と第２内部クロック出力回路235から構成さ
れる。CPU211はクロックジェネレータ213から内部クロ
ック１のクロック供給を受けて命令を実行し、アドレス
バス220及びデータバス221に接続する。レギュレータ21
2は制御レジスタ222の値に応じてレギュレータ入力端子
218から供給される電源電圧を電圧降下した既定の電圧
をレギュレータ出力端子217に出力する。クロックジェ
ネレータ213はクロック入力端子214から供給される入力
クロックをCPU211に内部クロック１を供給し、シリアル
インターフェース219に内部クロック２を供給する。ク
ロック入力端子214及びクロック出力端子215は発振器も
しくは発振子１４０に接続して自励発振を行う。電源入
力端子216は端子外部から与えられた電源電圧をLSI210
に供給する。レギュレータ出力端子217はレギュレータ2
12から出力された電圧を出力する。レギュレータ入力端
子218は外部の端子外部から与えられた電源電圧をレギ
ュレータ212に供給する。シリアルインターフェース219
はクロックジェネレータ213から内部クロック２のクロ
ック供給を受けてCPU211からアドレスバス220及びデー
タバス221経由で制御されてシリアル送受信を行う。ア
ドレスバス220及びデータバス221はCPU211とシリアルイ
ンターフェース219と制御レジスタ222とを接続する。制
御レジスタ222は０を書き込むとレギュレータ212の出力
電圧が低い電圧（ここでは２Vとする）を出力し、１を
書き込むとレギュレータ212の出力電圧が高い電圧（こ
こでは３Vとする）を出力する。変更前制御レジスタ223
は制御レジスタ222が保持する１内部クロック前の値を
保持する。論理回路224は制御レジスタ222と変更前制御
レジスタ223の反転値との論理積を演算しクロック遅延
信号を出力する。インバータ231はクロック入力端子214
から入力したクロックを反転出力する。第1内部クロッ
ク出力回路232は内部クロック供給制御回路234が出力す
る制御信号が０の場合インバータ231から入力したクロ
ックを内部クロックとして出力し、内部クロック供給制
御回路234が出力する制御信号が１の場合現状の値を保
持して出力を固定する。クロックカウンタ233はクロッ
ク遅延信号を入力するとインバータ231から入力するク
ロックを計数し一定値に達するとオーバーフロー値を出
力する。内部クロック供給制御回路234は通常０を出力
し、クロック遅延信号を入力すると１を出力し、クロッ
クカウンタ233がオーバーフロー値を出力すると０を出
力する。第２内部クロック出力回路235はインバータ231
から入力したクロックを内部クロックとして出力する。

【００２５】以上のように構成されたLSIについて、以
下のその動作を説明する。

【００２６】ここでは第１の実施の形態と同様、図２の
電圧安定が必要な場合について動作を説明する。

【００２７】図５は電圧安定が必要な場合のクロック入
力端子114に入力される入力クロック、クロックジェネ
レータ113から出力される内部クロック１及び内部クロ
ック２、CPU111のパイプライン図、レギュレータ112か
らクロックジェネレータ113に出力されるクロック遅延
信号、レギュレータ112が出力するレギュレータ出力電
圧を示すタイミングチャートである。以下ではこの図５
を用いて低動作電圧命令が連続後に高動作電圧命令を動
作させるために電源入力端子216を２Vから３Vに変化さ
せる場合について説明する。第１サイクルから第４サイ
クルまでは第１の実施の形態と同様の動作をするので省
略する。第５サイクルにおいて、レギュレータ212にお
いて、制御レジスタ222に１を書込み、変更前制御レジ
スタ223が０を書き込まれたので論理回路224はクロック
遅延信号を出力する。クロックジェネレータ213におい
て、内部クロック供給制御回路234はクロック遅延信号
を受けて１を出力する。第1内部クロック出力回路232は
内部クロック供給制御回路234が１を出力したので現状
の値を保持して出力を固定する。第２内部クロック出力
回路235はシリアルインターフェース219に供給する内部
クロック２をそのまま供給し続ける。CPU211は高動作電
圧命令を解読し、低動作電圧命令(2)を実行するがクロ
ックジェネレータ213から供給される内部クロック１が
固定されてしまうので動作を停止させる。シリアルイン
ターフェース219は内部クロック２が供給されるのでそ
のまま動作し続ける。クロックカウンタ233はクロック
遅延信号を入力するのでインバータ231から入力するク
ロックを計数する。第６サイクルにおいて、CPU211は内
部クロック１が固定されているので動作を停止してい
る。クロックカウンタ233はインバータ231から入力する
クロックを計数し一定値に達したのでオーバーフロー値
を出力する。内部クロック供給制御回路234はクロック
カウンタ233がオーバーフロー値を出力するので０を出
力する。第1内部クロック出力回路232は内部クロック供
給制御回路234が出力する制御信号が０を出力するので
内部クロックの固定を解除して、インバータ231から入
力したクロックを内部クロック１として出力する。第２
内部クロック出力回路235はシリアルインターフェース2
19に供給する内部クロック２をそのまま供給し続ける。

【００２８】このように、低動作電圧で動作可能な周辺
回路においてシリアル送受信などCPUとは別の処理を並
列で処理を行う場合、内部クロックの系統を分割するこ
とで、CPUとは別の処理を停止することなく動作可能と
なる。

【００２９】（実施の形態３）本発明の第１の実施の形
態において、クロックジェネレータはクロック遅延信号
を入力すると高電圧で安定する期間内部クロックが固定
されるが、命令によって動作する電圧が3種類以上あ
り、それぞれに対する切り替えを行う場合、必要以上に
内部クロックが固定してしまう場合がある。第３の実施
の形態ではこのような課題をも解決する。

【００３０】図６は本発明の第３の実施の形態における
LSIの構成を表すブロック図である。

【００３１】LSI310は、CPU311、レギュレータ312、ク
ロックジェネレータ313、クロック入力端子314、クロッ
ク出力端子315、電源入力端子316、レギュレータ出力端
子317、レギュレータ入力端子318、アドレスバス320及
びデータバス321から構成される。レギュレータ312は制
御レジスタ322と変更前制御レジスタ323と比較器324か
ら構成される。クロックジェネレータ313はインバータ3
31と内部クロック出力回路332とクロックカウンタ333と
内部クロック供給制御回路334と電源安定待制御レジス
タ335から構成される。CPU311はクロックジェネレータ3
13からクロック供給を受けて命令を実行し、アドレスバ
ス320及びデータバス321に接続する。レギュレータ312
は制御レジスタ322の値に応じてレギュレータ入力端子3
18から供給される電源電圧を電圧降下した３種類の既定
の電圧をレギュレータ出力端子317に出力する。クロッ
クジェネレータ313はクロック入力端子314から供給され
る入力クロックをCPU311等LSI310の各回路に内部クロッ
クを供給する。クロック入力端子314及びクロック出力
端子315は発振器もしくは発振子１４０に接続して自励
発振を行う。電源入力端子316は端子外部から与えられ
た電源電圧をLSI310に供給する。レギュレータ出力端子
317はレギュレータ312から出力された電圧を出力する。
レギュレータ入力端子318は外部の端子外部から与えら
れた電源電圧をレギュレータ312に供給する。アドレス
バス320及びデータバス321はCPU311と制御レジスタ322
と電源安定待制御レジスタ335とを接続する。制御レジ
スタ322は2ビットで構成され、保持する値が００の時に
レギュレータ312の出力電圧が低電圧（ここでは１Vとす
る）を出力し、保持する値が０１の時にレギュレータ31
2の出力電圧が中電圧（ここでは２Vとする）を出力し、
保持する値が１０の時にレギュレータ312の出力電圧が
高電圧（ここでは３Vとする）を出力する。変更前制御
レジスタ323は制御レジスタ322が保持する１内部クロッ
ク前の値を保持する。比較器324は制御レジスタ322と変
更前制御レジスタ323に格納された値を比較し制御レジ
スタ322に格納された値のほうが大きい場合クロック遅
延信号を出力する。インバータ331はクロック入力端子3
14から入力したクロックを反転出力する。内部クロック
出力回路332は内部クロック供給制御回路334が出力する
制御信号が０の場合インバータ331から入力したクロッ
クを内部クロックとして出力し、内部クロック供給制御
回路334が出力する制御信号が１の場合現状の値を保持
して出力を固定する。クロックカウンタ333はクロック
遅延信号を入力するとインバータ331から入力するクロ
ックを計数し電源安定待制御レジスタ335に格納された
値に達するとオーバーフロー値を出力する。内部クロッ
ク供給制御回路334は通常０を出力し、クロック遅延信
号を入力すると１を出力し、クロックカウンタ333がオ
ーバーフロー値を出力すると０を出力する。電源安定待
制御レジスタ335はクロックカウンタ333でオーバーフロ
ーする値を保持する。

【００３２】以上のように構成されたLSIについて、以
下のその動作を説明する。図７はCPU311が処理する命令
列を示す。図７の処理の中で、低動作電圧命令は１V以
上で動作可能なCPU311の内部演算回路において演算を行
う命令であり、中動作電圧命令は２V以上で動作可能なC
PU311の内部演算回路において演算を行う命令であり、
高動作電圧命令は３V以上で動作可能なCPU311の内部演
算回路において演算を行う命令であり、電源安定待制御
命令は電圧制御命令の前に置かれて電源安定待サイクル
を切り替える電源安定待制御レジスタ335の値を書き換
えるために挿入された命令である。電圧制御命令は前後
の必要な電圧を切り替える制御レジスタ322の値を書き
換えるために挿入された命令である。ここでは低動作電
圧命令列を実行中に中動作電圧命令を実行するためにレ
ギュレータ出力電圧を１Vから２Vに変化させる場合と、
低動作電圧命令列を実行中に高動作電圧命令を実行する
ためにレギュレータ出力電圧を１Vから３Vに変化させる
場合について説明する。

【００３３】（１）レギュレータ出力電圧を１Vから２V
に変化させる場合 図８はレギュレータ出力電圧を１Vから２Vに変化させる
場合のクロック入力端子314に入力される入力クロッ
ク、クロックジェネレータ313から出力される内部クロ
ック、CPU311のパイプライン図、レギュレータ312から
クロックジェネレータ313に出力されるクロック遅延信
号、レギュレータ312が出力するレギュレータ出力電圧
を示すタイミングチャートである。図８に示すように、
CPU311は命令フェッチステージ(IF)、命令解読ステージ
(DEC)、演算実行ステージ(EX)、メモリアクセスステー
ジ(MEM)、ライトバックステージ(WB)の５つのステージ
を持つ5段パイプライン処理を行う。以下ではこの図８
を用いて低動作電圧命令が連続後に中動作電圧命令を動
作させるために電源入力端子316を１Vから２Vに変化さ
せる場合について説明する。低動作電圧命令から中動作
電圧命令への遷移であるので、電源安定待制御命令によ
って、電源安定待制御レジスタ335には０が書き込まれ
る。第１サイクルにおいて、CPU311は電圧制御命令をフ
ェッチする。第２サイクルにおいて、CPU311は低動作電
圧命令(1)をフェッチすると同時に、電圧制御命令を解
読する。第3サイクルにおいて、CPU311は低動作電圧命
令(2)をフェッチすると同時に、低動作電圧命令(1)を解
読する。第４サイクルにおいて、CPU311は中動作電圧命
令をフェッチすると同時に、低動作電圧命令(2)を解読
し、低動作電圧命令(1)を実行するとともに、電圧制御
命令によりアドレスバス320に制御レジスタ322のアドレ
スを出力し、データバス321に０１を出力する。レギュ
レータ312はアドレスバス320の値が制御レジスタ322の
アドレスであるので、データバス321の値０１を制御レ
ジスタ322に書き込む。第５サイクルにおいて、レギュ
レータ312において、制御レジスタ322に０１を書込み、
変更前制御レジスタ323が００を書き込まれたので比較
器324はクロック遅延信号を出力する。クロックジェネ
レータ313において、内部クロック供給制御回路334はク
ロック遅延信号を受けて１を出力する。内部クロック出
力回路332は内部クロック供給制御回路334が１を出力し
たので現状の値を保持して出力を固定する。CPU311は中
動作電圧命令を解読し、低動作電圧命令(2)を実行する
がクロックジェネレータ313から供給される内部クロッ
クが固定されてしまうので動作を停止させる。クロック
カウンタ333はクロック遅延信号を入力するのでインバ
ータ331から入力するクロックを計数する。第６サイク
ルにおいて、CPU311は内部クロックが固定されているの
で動作を停止している。クロックカウンタ333はインバ
ータ331から入力するクロックを計数し電源安定待制御
レジスタ335が保持する値に達したのでオーバーフロー
値を出力する。内部クロック供給制御回路334はクロッ
クカウンタ333がオーバーフロー値を出力するので０を
出力する。内部クロック出力回路332は内部クロック供
給制御回路334が出力する制御信号が０を出力するので
内部クロックの固定を解除して、インバータ331から入
力したクロックを内部クロックとして出力する。第７サ
イクルにおいて、CPU311は中動作電圧命令を実行し、低
動作電圧命令(1)の実行結果を内部レジスタに格納す
る。

【００３４】（２）レギュレータ出力電圧を１Vから３V
に変化させる場合 図９はレギュレータ出力電圧を１Vから３Vに変化させる
場合のクロック入力端子314に入力される入力クロッ
ク、クロックジェネレータ313から出力される内部クロ
ック、CPU311のパイプライン図、レギュレータ312から
クロックジェネレータ313に出力されるクロック遅延信
号、レギュレータ312が出力するレギュレータ出力電圧
を示すタイミングチャートである。以下ではこの図９を
用いて低動作電圧命令が連続後に高動作電圧命令を動作
させるために電源入力端子316を１Vから３Vに変化させ
る場合について説明する。低動作電圧命令から高動作電
圧命令への遷移であるので、電源安定待制御命令によっ
て、電源安定待制御レジスタ335には１が書き込まれ
る。第１サイクルにおいて、CPU311は電圧制御命令をフ
ェッチする。第２サイクルにおいて、CPU311は低動作電
圧命令(1)をフェッチすると同時に、電圧制御命令を解
読する。第3サイクルにおいて、CPU311は低動作電圧命
令(2)をフェッチすると同時に、低動作電圧命令(1)を解
読する。第４サイクルにおいて、CPU311は高動作電圧命
令をフェッチすると同時に、低動作電圧命令(2)を解読
し、低動作電圧命令(1)を実行するとともに、電圧制御
命令によりアドレスバス320に制御レジスタ322のアドレ
スを出力し、データバス321に１０を出力する。レギュ
レータ312はアドレスバス320の値が制御レジスタ322の
アドレスであるので、データバス321の値１０を制御レ
ジスタ322に書き込む。第５サイクルにおいて、レギュ
レータ312において、制御レジスタ322に１０を書込み、
変更前制御レジスタ323が００を書き込まれたので比較
器324はクロック遅延信号を出力する。クロックジェネ
レータ313において、内部クロック供給制御回路334はク
ロック遅延信号を受けて１を出力する。内部クロック出
力回路332は内部クロック供給制御回路334が１を出力し
たので現状の値を保持して出力を固定する。CPU311は高
動作電圧命令を解読し、低動作電圧命令(2)を実行する
がクロックジェネレータ313から供給される内部クロッ
クが固定されてしまうので動作を停止させる。クロック
カウンタ333はクロック遅延信号を入力するのでインバ
ータ331から入力するクロックを計数する。第６サイク
ルにおいて、CPU311は内部クロックが固定されているの
で動作を停止している。クロックカウンタ333はインバ
ータ331から入力するクロックを計数し、電源安定待制
御レジスタ335が保持する値に達しないのでオーバーフ
ロー値を出力しない。内部クロック供給制御回路334は
クロックカウンタ333がオーバーフロー値を出力しない
ので１を出力し続ける。内部クロック出力回路332は内
部クロック供給制御回路334が１を出力し続けるので現
状の値を保持して出力を固定する。CPU311はクロックジ
ェネレータ313から供給される内部クロックが固定され
てしまうので動作を停止させ続ける。第７サイクルにお
いて、CPU311は内部クロックが固定されているので動作
を停止している。クロックカウンタ333はインバータ331
から入力するクロックを計数し電源安定待制御レジスタ
335が保持する値に達したのでオーバーフロー値を出力
する。内部クロック供給制御回路334はクロックカウン
タ333がオーバーフロー値を出力するので０を出力す
る。内部クロック出力回路332は内部クロック供給制御
回路334が出力する制御信号が０を出力するので内部ク
ロックの固定を解除して、インバータ331から入力した
クロックを内部クロックとして出力する。第８サイクル
において、CPU311は高動作電圧命令を実行し、低動作電
圧命令(1)の実行結果を内部レジスタに格納する。

【００３５】このように、命令によって動作する電圧が
3種類以上あり、それぞれに対する切り替えを行う場合
においても、電源安定待制御レジスタ335が保持する値
によって電源安定待期間を切り替えることにより必要以
上に内部クロックが固定することによる非処理時間を増
大させることなく実現することが可能となる。

【００３６】

【発明の効果】請求項１記載の集積回路によれば、出力
電圧の上昇に伴う出力電圧上昇信号に応じてクロック供
給を停止するため、電源電圧の上昇を実現するのに従来
のように、CPUの命令列に電源電圧の上昇に伴う電圧安
定を考慮することなく、また無実行命令を挿入してプロ
グラムサイズを増大させることがない。

【００３７】請求項２記載の集積回路によれば、LSIは
例えば電圧レギュレータの制御レジスタに電源電圧を上
昇させる制御がきた場合、出力電圧上昇信号となる例え
ばクロック遅延信号を出力してクロックジェネレータか
ら供給される内部クロックが固定されてしまうことによ
り、CPUの命令列に電源電圧の上昇に伴う電圧安定を考
慮することなく、また無実行命令を挿入してプログラム
サイズを増大させることなく実現することが可能とな
る。

【００３８】請求項３記載の集積回路によれば、請求項
２と同様な効果がある。

【００３９】請求項４記載の集積回路によれば、電圧レ
ギュレータ回路が出力電圧上昇信号を出力しても、クロ
ックジェネレータ回路が処理回路にクロック供給を停止
しないため、低動作電圧で動作可能な周辺回路において
シリアル送受信などCPUとは別の処理を並列で処理を行
う場合、内部クロックの系統を分割することで、CPUと
は別の処理を停止することなく動作可能となる。

【００４０】請求項５記載の集積回路によれば、命令に
よって動作する電圧が3種類以上あり、それぞれに対す
る切り替えを行う場合においても、クロック安定時間を
格納するレジスタが保持する値によって電源安定待期間
を切り替えることにより必要以上に内部クロックが固定
することによる非処理時間を増大させることなく実現す
ることが可能となる。

【図面の簡単な説明】

【図１】本発明の第１の実施の形態における集積回路の
構成を示すブロック図である。

【図２】第１の実施の形態を実行する命令列を示す図で
ある。

【図３】第１の実施の形態を実行するタイミング図であ
る。

【図４】本発明の第２の実施の形態における集積回路の
構成を示すブロック図である。

【図５】第２の実施の形態を実行するタイミング図であ
る。

【図６】本発明の第３の実施の形態における集積回路の
構成を示すブロック図である。

【図７】第３の実施の形態を実行する命令列を示す図で
ある。

【図８】第３の実施の形態を電圧変化幅が小さい場合の
タイミング図である。

【図９】第３の実施の形態を電圧変化幅が大きい場合の
タイミング図である。

【符号の説明】

１１０ LSI １１１ CPU １１２ レギュレータ １１３ クロックジェネレータ １１４ クロック入力端子 １１５ クロック出力端子 １１６ 電源入力端子 １１７ レギュレータ出力端子 １１８ レギュレータ入力端子 １２０ アドレスバス １２１ データバス １２２ 制御レジスタ １２３ 変更前制御レジスタ １２４ 論理回路 １３１ インバータ １３２ 内部クロック出力回路 １３３ クロックカウンタ １３４ 内部クロック供給制御回路 ２１０ LSI ２１１ CPU ２１２ レギュレータ ２１３ クロックジェネレータ ２１４ クロック入力端子 ２１５ クロック出力端子 ２１６ 電源入力端子 ２１７ レギュレータ出力端子 ２１８ レギュレータ入力端子 ２１９ シリアルインターフェース ２２０ アドレスバス ２２１ データバス ２２２ 制御レジスタ ２２３ 変更前制御レジスタ ２２４ 論理回路 ２３１ インバータ ２３２ 第1内部クロック出力回路 ２３３ クロックカウンタ ２３４ 内部クロック供給制御回路 ２３５ 第2内部クロック出力回路 ３１０ LSI ３１１ CPU ３１２ レギュレータ ３１３ クロックジェネレータ ３１４ クロック入力端子 ３１５ クロック出力端子 ３１６ 電源入力端子 ３１７ レギュレータ出力端子 ３１８ レギュレータ入力端子 ３２０ アドレスバス ３２１ データバス ３２２ 制御レジスタ ３２３ 変更前制御レジスタ ３２４ 比較器 ３３１ インバータ ３３２ 内部クロック出力回路 ３３３ クロックカウンタ ３３４ 内部クロック供給制御回路 ３３５ 電源安定待制御レジスタ

Claims (5)

【特許請求の範囲】
1. 【請求項１】 出力電圧を上昇させる際に出力電圧上昇
   信号を出力する電圧レギュレータ回路と、前記電圧レギ
   ュレータ回路から前記出力電圧上昇信号に応答してクロ
   ック出力を停止するクロックジェネレータ回路とを備え
   た集積回路。
2. 【請求項２】 命令を実行するCPUと、前記CPUによって
   動作を制御され出力電圧を上昇させる際に出力電圧上昇
   信号を出力する電圧レギュレータ回路と、前記CPUにク
   ロックを供給し前記電圧レギュレータ回路から前記出力
   電圧上昇信号を入力するクロックジェネレータ回路とを
   備え、 前記CPUが前記電圧レギュレータ回路に対して電圧を上
   昇させる命令を実行すると、前記電圧レギュレータ回路
   が前記出力電圧上昇信号を前記クロックジェネレータ回
   路に出力し、前記クロックジェネレータ回路が前記CPU
   に出力するクロック供給を停止することを特徴とする集
   積回路。
3. 【請求項３】 クロックジェネレータ回路は、生成する
   クロックの源信号をカウントし、そのカウント値が一定
   値に達するとクロック供給を再開する請求項２記載の集
   積回路。
4. 【請求項４】 命令を実行するCPUと、前記CPUと並列に
   実行可能な処理回路と、前記CPUによって動作を制御さ
   れ出力電圧を上昇させる際に出力電圧上昇信号を出力す
   る電圧レギュレータ回路と、前記CPUにクロックを供給
   し前記CPUとは別系統のクロックを前記処理回路に供給
   し前記電圧レギュレータ回路から前記出力電圧上昇信号
   を入力するクロックジェネレータ回路とを備え、 前記CPUが前記電圧レギュレータ回路に対して電圧を上
   昇させる命令を実行すると、前記電圧レギュレータ回路
   が前記出力電圧上昇信号を前記クロックジェネレータ回
   路に出力し、前記クロックジェネレータ回路が前記CPU
   に出力するクロック供給を停止することを特徴とする集
   積回路。
5. 【請求項５】 命令を実行するCPUと、前記CPUによって
   動作を制御され出力電圧を上昇させる際に出力電圧上昇
   信号を出力する電圧レギュレータ回路と、前記CPUにク
   ロックを供給し前記電圧レギュレータ回路から前記出力
   電圧上昇信号を入力するクロックジェネレータ回路とを
   備え、 前記クロックジェネレータ回路は前記CPUによって制御
   可能なクロック安定時間を格納するレジスタを有し、 前記CPUが前記電圧レギュレータ回路に対して電圧を上
   昇させる命令を実行すると、前記電圧レギュレータ回路
   が前記出力電圧上昇信号を前記クロックジェネレータ回
   路に出力し、前記クロックジェネレータ回路が前記レジ
   スタに格納されるクロック安定時間前記CPUに出力する
   前記クロックの供給を停止することを特徴とする集積回
   路。