JP2003108061A - 電子源素子を用いた表示装置及びその駆動方法 - Google Patents

Abstract

(57)【要約】 【課題】 電子源素子を用いた表示装置において、表示
装置の有する画素数が多くなった場合、１画素を発光さ
せ続ける期間が短くなり、短期間により高い電圧を電子
源素子の上部電極と下部電極の間に印加する必要が生じ
る。このため駆動回路の動作条件が厳しくなり、表示装
置の信頼性が悪化するという問題がある。 【解決手段】 各画素に２つのＴＦＴを配置する。ま
た、１フレーム期間を複数のサブフレーム期間に分割
し、サブフレーム期間それぞれにおいて、各画素の発光
状態または非発光状態を選択し、発光状態が選択された
期間の積算によって階調を表現する、時間階調方式を用
いる。こうして、信頼性の高い表示装置及びその駆動方
法を提供することができる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、電子源素子（電子
放出素子）を用いた表示装置（以下、ＦＥＤ（Field Em
ission Display）と呼ぶ）に関する。また、前記ＦＥＤ
の駆動方法に関する。更に、前記ＦＥＤを用いた電子機
器に関する。

【０００２】

【従来の技術】電子源素子を用いた表示装置（ＦＥＤ：
Field Emission Display）について説明する。ここで、
電界効果によって電子を放出する素子を、電子源素子と
呼ぶことにする。

【０００３】ＦＥＤの各画素に配置された電子源素子
は、電界効果によって電極より電子を放出する。放出さ
れた電子は、加速されて蛍光体に入射する。電子が入射
した領域の蛍光体は、発光する。各画素の電子源素子が
放出する電子の量は、ＦＥＤに入力されたビデオ信号に
よって制御される。放出される電子が多いほど、それら
の電子が蛍光体に入射した場合の、蛍光体の発光輝度は
高くなる。こうして、ＦＥＤは階調を表現する。

【０００４】電子源素子の形状は、様々なものがある。
代表的には、局所的な強い電界が生じる凸部電極先端か
ら電子を放出させる電界放出（ＦＥ：Field Emission）
型素子や、局所的に破壊した薄膜表面に平行に電流を流
すことにより電子を放出させる表面伝導型素子や、第１
の電極と第２の電極と前記第１の電極と前記第２の電極
の間に絶縁膜を挟んだ構成で、第１の電極と第２の電極
間に電圧をかけることによって電子を放出するＭＩＭ
（Metal-Insulator-Metal）型素子等が挙げられる。

【０００５】ここで、ＦＥＤに用いる電子源素子におい
て重要視されるのは、素子の微細化が可能か、均一な特
性の素子を作製することが可能か、また、低電圧で駆動
可能かという点である。そこでこれらの条件を満たす構
造のＭＩＭ型の電子源素子が開発されている。

【０００６】ＭＩＭ型の電子源素子の一例を図６に示
す。この構造は、SID 01 Digest p193-195 “Novel Dev
ice Structure of MIM Cathode Array for Field Emiss
ion Displays”に記載されている。

【０００７】図６において、絶縁表面を有する基板２０
上に、下部電極２１と、上部電極２３と、前記下部電極
２１と前記上部電極２３の間に挟まれた絶縁膜２２とが
形成されている。また、２４は保護絶縁層、２５ａはコ
ンタクト電極、２５ｂは上部電極バスライン、２６は保
護電極である。なお、上部電極２３と保護絶縁層２４の
開口部の重なった部分を電子放出領域と呼び、図中２７
で示す。

【０００８】上部電極２３と下部電極２１の間に電圧を
印加することによって、この絶縁膜２２に、ホットキャ
リアが注入される。この注入されたホットキャリアのう
ち、上部電極２３の材料の仕事関数より大きなエネルギ
ーをもつホットキャリアは、上部電極２３を通過し真空
中に放出される。

【０００９】図６に示した構造のＭＩＭ型の電子源素子
は、１０（Ｖ）程度の電圧が上部電極２３と下部電極２
１の間に印加されると電子を放出する。電子源素子にお
いて、電子が放出された際の上部電極と下部電極の間に
印加された電圧を電子源素子の駆動電圧と呼ぶ事にす
る。電子源素子の上部電極の電位は、下部電極の電位に
比べて高く設定されている。こうして、上部電極より電
子が放出される。

【００１０】図６において示した電子源素子を用いた表
示装置（ＦＥＤ）の例を、図７に示す。なお、図６と同
じ部分は同じ符号を用いて示す。

【００１１】図７においてＦＥＤは、絶縁表面を有する
第１の基板２０上に、列方向に配置されたｘ（ｘは、自
然数）本の信号線Ｓ１〜Ｓｘ及び、行方向に配置された
ｙ（ｙは、自然数）本の走査線Ｇ１〜Ｇｙを有する。前
記ｘ本の信号線Ｓ１〜Ｓｘと、前記ｙ本の走査線Ｇ１〜
Ｇｙの交点それぞれにおいて、電子源素子が配置されて
いる。１つの電子源素子と、その電子源素子が接続され
た走査線と信号線の一部が、１画素に相当する。図７に
おいて、１画素を３００に示す。電子源素子の下部電極
２１は、前記ｙ本の走査線Ｇ１〜Ｇｙのうちの一本に接
続され、上部電極２３は、前記ｘ本の信号線Ｓ１〜Ｓｘ
のうちの１本に接続されている。

【００１２】なお逆に、下部電極２１は、前記ｘ本の信
号線Ｓ１〜Ｓｘのうちの１本に接続され、上部電極２３
は、前記ｙ本の走査線Ｇ１〜Ｇｙのうちの一本に接続さ
れていてもよい。

【００１３】前記第１の基板２０の前記電子源素子が設
けられた面と対向するように第２の基板１９が設けられ
る。第２の基板１９は透光性を有する。第２の基板１９
上には、前記電子源素子と向かい合うように蛍光体１８
が配置されている。蛍光体１８の周囲は、ブラックマト
リクス１５が配置されている。なお、蛍光体１８の表面
は、メタルバック層１７が形成されている。前記第１の
基板と前記第２の基板の間１６は、真空に保たれてい
る。

【００１４】走査線に入力された信号と、信号線に入力
された信号によって、上部電極２３と下部電極２１の間
に電圧が印加された画素の電子源素子において、上部電
極２３から電子が放出される。放出された電子は、メタ
ルバック層１７と上部電極の間の電圧によって、真空中
１６の間を加速される。加速された電子は、第２の基板
１９側に設けられた蛍光体１８にメタルバック層１７を
介して入射する。こうして、電子が入射した領域の蛍光
体１８は、発光する。

【００１５】ここで、例えば走査線に入力される信号を
一定の振幅に保ち、信号線に入力される信号の振幅を変
化させる。電子源素子２８の放出する電子の量は、上部
電極２３と下部電極２１の間の電圧に対応して増える。
放出される電子が増えれば、それらを加速して第２の基
板１９上の蛍光体１８に入射させた場合に、より高い輝
度を表現することができる。

【００１６】図８に、図７で示した構成の表示装置を駆
動した場合のタイミングチャートを示す。タイミングチ
ャートにおいて、１フレーム期間（Ｆ）は１つの画像を
表示する期間である。

【００１７】始めに、走査線Ｇ１が選択される。ここ
で、その他の走査線Ｇ２〜Ｇｙは、非選択の状態であ
る。なお、図７及び図８において走査線を選択すると
は、電子源素子の一方の電極に接続された信号線に入力
された信号の電位に対応して、電子源素子から放出され
る電子の量が変化するように、電子源素子のもう一方の
電極に接続された走査線をある一定の電位とすることで
ある。

【００１８】例えば、電子源素子の下部電極２１に走査
線が接続され、上部電極２３に信号線が接続されている
場合、選択状態の走査線には、−８（Ｖ）の電位が入力
されているものとする。一方、非選択の状態の走査線に
は、８（Ｖ）の電位が入力されているものとする。ま
た、信号線には、−８〜８（Ｖ）の電位が入力されてい
るとする。ここで、電子源素子の上部電極２３の電位が
下部電極２１の電位より１０（Ｖ）程度高い場合、電子
源素子の上部電極２３は電子を放出するものとする。こ
のとき、選択状態の走査線に下部電極２１が接続された
電子源素子の上部電極２３に、信号線より５（Ｖ）の信
号電位が入力されると、電子源素子は電子を放出する。
一方、非選択の状態の走査線に下部電極２１が接続され
た電子源素子の上部電極２３に５（Ｖ）の信号電位が入
力されても、電子源素子の上部電極２３の電位が、下部
電極２１の電位より低くなり、電子は放出されない。

【００１９】走査線Ｇ１が選択されている期間を第１の
ライン期間（Ｌ１）と呼ぶことにする。このとき、信号
線Ｓ１〜Ｓｘに順に信号が入力される。この入力された
信号に応じて、電子源素子は上部電極２３より電子を放
出する。放出された電子は、対向する基板（第２の基
板）１９上に設けられた蛍光体１８を発光させる。こう
して第１行の画素は、入力された信号に応じて発光す
る。次に走査線Ｇ２が選択される。ここで、Ｇ１、Ｇ３
〜Ｇｙは、非選択の状態である。走査線Ｇ２が選択され
ている期間を第２のライン期間（Ｌ２）と呼ぶことにす
る。このとき、信号線Ｓ１〜Ｓｘに順に信号が入力され
る。この入力された信号に応じて、電子源素子２８は上
部電極２３より電子を放出する。放出された電子は、対
向する基板（第２の基板）１９上に設けられた蛍光体１
８を発光させる。こうして第２行の画素は入力された信
号に応じて発光する。同様の動作を全てのゲート信号線
について繰り返し、１フレーム期間が終了する。こうし
て、ＦＥＤは画像を表示する。

【００２０】しかし、上記駆動方法はパッシブ型の駆動
方法であるため、表示を行わない画素の電子源素子の電
極にも直接信号が入力される。そのため、消費電力が増
大するといった問題がある。

【００２１】そこで、特開２００１−８４９２７号公報
において、各画素毎に薄膜トランジスタ（以下、ＴＦＴ
と表記する）を配置した構成のＦＥＤが提案されてい
る。この構成を図９に示す。なお、図９において、電子
源素子は、模式的に９０２で示す。９０３は下部電極、
９０４は上部電極である。

【００２２】図９において、画素毎に配置されたＴＦＴ
９０１（以下、画素ＴＦＴと表記する）のソース領域ま
たはドレイン領域の一方は、ｘ（ｘは自然数）本の信号
線Ｓ１〜Ｓｘのうちの１本に接続され、もう一方は電子
源素子９０２の下部電極９０３に接続されている。ま
た、画素ＴＦＴ９０１のゲート電極は、ｙ（ｙは自然
数）本の走査線Ｇ１〜Ｇｙのうちの１本に接続されてい
る。電子源素子９０２の上部電極９０４は、一定の電位
Ｖ_ｃｏｍに保たれている。

【００２３】走査線Ｇ１〜Ｇｙには、選択信号が入力さ
れる。選択信号が入力された走査線に接続された画素Ｔ
ＦＴ９０１は、オンの状態となる。オンの状態となった
画素ＴＦＴ９０１を介して、信号線に入力された信号が
電子源素子９０２の下部電極９０３に入力される。

【００２４】下部電極９０３に入力された信号の電位
と、上部電極９０４の電位の電位差によって、電子源素
子９０２は電子を放出する。放出された電子によって蛍
光体が発光させられ、画素は発光する。なお、電子源素
子９０２が電子を上部電極９０４より放出する際、上部
電極９０４の電位は、下部電極９０３の電位より高く保
たれている。

【００２５】このような、各画素に画素ＴＦＴ９０１を
配置し画素ＴＦＴ９０１がオンの状態となった画素にお
いてのみ、電子源素子９０２の下部電極９０３に信号線
より信号を入力する構造の表示装置では、表示を行わな
い（走査線及び信号線に共に信号が入力されていない）
画素において消費される電力（無効電力）を大きく低減
することができる。

【００２６】

【発明が解決しようとする課題】ＭＩＭ型素子は、上部
電極と下部電極の間に電圧が印加されている間のみ電子
を放出する。そのため、上記のような特開２００１−８
４９２７号公報に記載された構成の表示装置の画素で
は、走査線に信号が入力されて画素ＴＦＴ９０１がオン
の状態となった画素において、信号線に信号が入力され
ている期間のみ、電子源素子９０２の上部電極９０４と
下部電極９０３の間に電圧が印加されて、電子が放出さ
れる。電子が放出されている期間のみ、蛍光体に電子が
入力され、画素は発光する。

【００２７】例えば、１画素ずつ信号線より信号が入力
される場合（点順次駆動）では、表示装置が有する全画
素数がＬであるとすると、１つの画素の発光期間は、１
フレーム期間の１／Ｌ以下となってしまう。また、１行
が有する画素全てに同時に信号が入力される場合、つま
り、ソース信号線Ｓ１〜Ｓｘより１行分の画素に同時に
信号が入力される場合（線順次駆動）では、表示装置が
ｙ行の画素を有するとすると、１つの画素の発光期間
は、１フレーム期間の１／ｙ以下となってしまう。

【００２８】ここで、大型の表示装置や高精細な表示装
置等、表示装置の有する画素数が多くなった場合、上記
画素構成の表示装置では、１画素を発光させ続ける期間
が短くなる。そのため、１フレーム期間において、十分
な輝度を表現しようとすると、短期間により高い電圧を
電子源素子の上部電極と下部電極の間に印加する必要が
生じる。このため駆動回路は駆動電圧が高くなり、該駆
動回路を構成する素子にかかる負荷が大きくなる。その
ため表示装置の信頼性が悪化するという問題がある。

【００２９】また、信号線Ｓ１〜Ｓｘにアナログの信号
を入力するため、各階調に対応する信号電圧を、複数設
定しなくてはならない。そのため、多階調化に適さない
といった問題がある。

【００３０】そこでＦＥＤにおいて、低消費電力動作及
び高信頼性、また多階調化を実現することを目的とす
る。

【００３１】

【課題を解決するための手段】各画素に、電子源素子
と、第１のＴＦＴと、第２のＴＦＴと、容量素子とを配
置する。第１のＴＦＴをスイッチング用ＴＦＴと呼び、
第２のＴＦＴを駆動用ＴＦＴと呼ぶことにする。

【００３２】スイッチング用ＴＦＴのゲート電極は走査
線に接続され、スイッチング用ＴＦＴのソース領域とド
レイン領域のうち一方は、信号線に接続され、もう一方
は、駆動用ＴＦＴのゲート電極及び容量素子（保持容
量）の一方の電極に接続される。容量素子のもう一方の
電極は電源供給線に接続される。駆動用ＴＦＴのソース
領域とドレイン領域のうち、一方は電源供給線に接続さ
れ、もう一方は電子源素子の一方の電極に接続される。

【００３３】なお、駆動用ＴＦＴのゲートの寄生容量を
積極的に利用する場合は、上記容量素子は必ずしも必要
ない。

【００３４】上記構成の画素においては、スイッチング
用ＴＦＴのソース・ドレイン間を介して駆動用ＴＦＴの
ゲート電極に信号電位が入力される。ここで、容量素子
（保持容量）は、入力された信号電位によって変化した
駆動用ＴＦＴのゲート電圧を保持する。

【００３５】ゲート電極に入力された信号電位によって
オンの状態となった駆動用ＴＦＴは、そのソース・ドレ
イン間を介して電子源素子の一方の電極に所定の電位を
与える。例えば、電源供給線の電位にほぼ等しい電位を
与える。こうして、電子源素子の上部電極と下部電極の
間に電圧が印加され、電子源素子は電子を放出する。こ
こで、保持容量に保持された電圧は、次にスイッチング
用ＴＦＴを介して信号線から信号が入力されるまで保持
され続ける。その間電子源素子は電子を放出し続け、そ
の画素は発光し続ける。

【００３６】上記構成によって、一旦画素に入力された
信号は保持され画素は発光し続ける。そのため、１フレ
ーム期間あたりの発光時間を長く設定することが可能と
なる。こうして、時間あたりの輝度を小さくすることが
できる。つまり、電子源素子の両電極（上部電極と下部
電極）間に印加する電圧を低く設定することができる。
よって、低消費電力で動作する表示装置が実現できる。
また上記駆動方法を用いる場合、駆動回路は、高い振幅
電圧の信号の出力を要求されないため、駆動回路を構成
する素子の負荷が少ない。こうして、信頼性の高い表示
装置を実現することができる。

【００３７】また、上記構成の画素を有する表示装置に
おいて、時間階調方式を用いてもよい。時間階調方式で
は、１フレーム期間を複数のサブフレーム期間に分割
し、サブフレーム期間それぞれにおいて、各画素の駆動
用ＴＦＴのオンまたはオフの状態が選択され、各画素の
発光状態または非発光状態が選択される。ある画素にお
いて、１フレーム期間中に発光状態が選択された期間の
積算によって、輝度が表現される。

【００３８】上記駆動方法では、サブフレーム期間の分
割の仕方によって階調数を任意に設定することができ
る。そのため、電圧を段階的に変化させ階調を表現する
表示装置と比較して、多階調化に適している。

【００３９】こうしてＦＥＤにおいて、低消費電力動
作、多階調化及び高信頼性を実現することができる。

【００４０】本発明の表示装置の構成及び駆動方法の例
を挙げる。

【００４１】本発明は、第１の電極と第２の電極の間に
電圧を印加することによって電子が放出される電子源素
子を有する表示装置において、容量素子と、第１の信号
線と、前記容量素子の一方の電極と前記第１の信号線の
接続を選択する第１のスイッチと、前記容量素子に保持
された電圧に応じてオン・オフが切り替えられる第２の
スイッチと、前記第２のスイッチを介して前記電子源素
子の第１の電極に接続される第２の信号線とを有するこ
とを特徴とする。

【００４２】本発明は、第１の電極と第２の電極の間に
電圧を印加することによって電子が放出される電子源素
子を有する表示装置において、容量素子と、第１の信号
線と、前記容量素子の一方の電極と前記第１の信号線の
接続を選択するスイッチと、前記電子源素子の第１の電
極の電位を、前記容量素子に保持された電圧に応じて変
化させる素子とを有することを特徴とする。

【００４３】本発明は、第１の電極と第２の電極の間に
電圧を印加することによって電子が放出される電子源素
子を有する表示装置において、容量素子と、第１の信号
線と、前記容量素子の一方の電極と前記第１の信号線の
接続を選択する第１のスイッチと、前記容量素子に保持
された電圧に応じてオン・オフが切り替えられる第２の
スイッチと、前記容量素子の２つの電極を短絡する第３
のスイッチとを有することを特徴とする。

【００４４】前記電子源素子は、前記第１の電極と前記
第２の電極と、前記第１の電極と前記第２の電極の間の
絶縁層より構成されることを特徴としてもよい。

【００４５】本発明は、第１の電極と第２の電極の間に
電圧を印加することによって電子が放出される電子源素
子を有する表示装置において、第１の信号線と、第２の
信号線と、第３の信号線と、第１のＴＦＴと、第２のＴ
ＦＴとを有し、前記第１のＴＦＴのゲート電極は、前記
第２の信号線に接続され、前記第１のＴＦＴのソース領
域とドレイン領域は、一方は前記第２のＴＦＴのゲート
電極に接続され、もう一方は前記第１の信号線に接続さ
れ、前記第２のＴＦＴのソース領域とドレイン領域は、
一方は前記第３の信号線に接続され、もう一方は、前記
電子源素子の第１の電極に接続されていることを特徴と
する。

【００４６】本発明は、第１の電極と、第２の電極と、
前記第１の電極と前記第２の電極の間の絶縁層とによっ
て構成され、前記第１の電極の電位を前記第２の電極の
電位より高くして、前記第１の電極から電子を放出する
電子源素子を有する表示装置において、第１の信号線
と、第２の信号線と、第３の信号線と、第１のＴＦＴ
と、第２のＴＦＴとを有し、前記第１のＴＦＴのゲート
電極は、前記第２の信号線に接続され、前記第１のＴＦ
Ｔのソース領域とドレイン領域は、一方は前記第２のＴ
ＦＴのゲート電極に接続され、もう一方は前記第１の信
号線に接続され、前記第２のＴＦＴのソース領域とドレ
イン領域は、一方は前記第３の信号線に接続され、もう
一方は、前記電子源素子の第２の電極に接続されている
ことを特徴とする。

【００４７】本発明は、第１の電極と、第２の電極と、
前記第１の電極と前記第２の電極の間の絶縁層とによっ
て構成され、前記第１の電極の電位を前記第２の電極の
電位より高くして、前記第１の電極から電子を放出する
電子源素子を有する表示装置において、第１の信号線
と、第２の信号線と、第３の信号線と、第１のＴＦＴ
と、第２のＴＦＴとを有し、前記第１のＴＦＴのゲート
電極は、前記第２の信号線に接続され、前記第１のＴＦ
Ｔのソース領域とドレイン領域は、一方は前記第２のＴ
ＦＴのゲート電極に接続され、もう一方は前記第１の信
号線に接続され、前記第２のＴＦＴのソース領域とドレ
イン領域は、一方は前記第３の信号線に接続され、もう
一方は、前記電子源素子の第１の電極に接続されている
ことを特徴とする。

【００４８】第３の電極と第４の電極の間に電圧を保持
する容量素子を有し、前記第３の電極は、前記第３の信
号線と接続され、前記第４の電極は、前記第２のＴＦＴ
のゲート電極に接続されていることを特徴としてもよ
い。

【００４９】本発明は、第１の電極と第２の電極の間に
電圧を印加することによって電子が放出される電子源素
子を有する表示装置において、第１の信号線と、第２の
信号線と、第３の信号線と、第４の信号線と、第１のＴ
ＦＴと、第２のＴＦＴと、第３のＴＦＴと、第３の電極
と第４の電極の間に電圧を保持する容量素子とを有し、
前記第１のＴＦＴのゲート電極は、前記第２の信号線に
接続され、前記第１のＴＦＴのソース領域とドレイン領
域は、一方は前記第２のＴＦＴのゲート電極に接続さ
れ、もう一方は前記第１の信号線に接続され、前記第２
のＴＦＴのソース領域とドレイン領域は、一方は前記第
３の信号線に接続され、もう一方は、前記電子源素子の
第１の電極に接続され、前記第３のＴＦＴのゲート電極
は、前記第４の信号線に接続され、前記第３のＴＦＴの
ソース領域とドレイン領域は、一方は前記容量素子の第
３の電極に接続され、もう一方は前記第３の信号線に接
続され、前記容量素子の第４の電極は、前記第３の信号
線に接続されていることを特徴とする。

【００５０】本発明は、第１の電極と、第２の電極と、
前記第１の電極と前記第２の電極の間の絶縁層とによっ
て構成され、前記第１の電極の電位を前記第２の電極の
電位より高くして、前記第１の電極から電子を放出する
電子源素子を有する表示装置において、第１の信号線
と、第２の信号線と、第３の信号線と、第４の信号線
と、第１のＴＦＴと、第２のＴＦＴと、第３のＴＦＴ
と、第３の電極と第４の電極の間に電圧を保持する容量
素子とを有し、前記第１のＴＦＴのゲート電極は、前記
第２の信号線に接続され、前記第１のＴＦＴのソース領
域とドレイン領域は、一方は前記第２のＴＦＴのゲート
電極に接続され、もう一方は前記第１の信号線に接続さ
れ、前記第２のＴＦＴのソース領域とドレイン領域は、
一方は前記第３の信号線に接続され、もう一方は、前記
電子源素子の第２の電極に接続され、前記第３のＴＦＴ
のゲート電極は、前記第４の信号線に接続され、前記第
３のＴＦＴのソース領域とドレイン領域は、一方は前記
容量素子の第３の電極に接続され、もう一方は前記第３
の信号線に接続され、前記容量素子の第４の電極は、前
記第３の信号線に接続されていることを特徴とする。

【００５１】本発明は、第１の電極と、第２の電極と、
前記第１の電極と前記第２の電極の間の絶縁層とによっ
て構成され、前記第１の電極の電位を前記第２の電極の
電位より高くして、前記第１の電極から電子を放出する
電子源素子を有する表示装置において、第１の信号線
と、第２の信号線と、第３の信号線と、第４の信号線
と、第１のＴＦＴと、第２のＴＦＴと、第３のＴＦＴ
と、第３の電極と第４の電極の間に電圧を保持する容量
素子とを有し、前記第１のＴＦＴのゲート電極は、前記
第２の信号線に接続され、前記第１のＴＦＴのソース領
域とドレイン領域は、一方は前記第２のＴＦＴのゲート
電極に接続され、もう一方は前記第１の信号線に接続さ
れ、前記第２のＴＦＴのソース領域とドレイン領域は、
一方は前記第３の信号線に接続され、もう一方は、前記
電子源素子の第１の電極に接続され、前記第３のＴＦＴ
のゲート電極は、前記第４の信号線に接続され、前記第
３のＴＦＴのソース領域とドレイン領域は、一方は前記
容量素子の第３の電極に接続され、もう一方は前記第３
の信号線に接続され、前記容量素子の第４の電極は、前
記第３の信号線に接続されていることを特徴とする。

【００５２】前記表示装置を用いることを特徴とする電
子機器でもよい。

【００５３】本発明は、２つの電極の間に電圧を印加す
ることによって電子が放出される電子源素子を有する表
示装置の駆動方法において、信号線に入力された信号が
有する電位を容量素子の一方の電極に選択的に入力し
て、前記容量素子に所定の電圧を保持させる。保持され
た電圧に応じて、電源線と前記電子源素子の一方の電極
の間の接続を選択する。こうして、前記電源線と接続さ
れた前記電子源素子の一方の電極の電位と、もう一方の
電極の電位との間に所定の電位差を与える。これによっ
て、前記電子源素子は電子を放出し、放出された電位は
蛍光体に入射される。こうして、蛍光体は発光し、画素
は発光状態となることを特徴とする。

【００５４】本発明は、２つの電極の間に電圧を印加す
ることによって電子が放出される電子源素子を有する表
示装置の駆動方法において、信号線に入力された信号が
有する電位を容量素子の一方の電極に選択的に入力し
て、前記容量素子に所定の電圧を保持させる。保持され
た電圧に応じて、電源線と前記電子源素子の一方の電極
の間の接続を選択する。こうして、前記電源線と接続さ
れた前記電子源素子の一方の電極と、もう一方の電極の
間に所定の電位差を与える。これによって、前記電子源
素子は電子を放出し、放出された電位は蛍光体に入射さ
れる。こうして、蛍光体は発光し画素は発光状態とな
る。また、前記容量素子に保持された電圧を放電し、前
記電源線と前記電子源素子の一方の電極の間の接続を切
る。こうして、前記電子源素子からの電子の放出を停止
し、画素を非発光状態とすることを特徴とする。

【００５５】本発明は、第１の電極と第２の電極の間に
電圧を印加することによって電子が放出される電子源素
子を有する表示装置の駆動方法において、第１の信号に
よって第１のスイッチのオン状態を選択して、第２の信
号を第２のスイッチに入力する。こうして、前記第２の
スイッチのオン状態を選択する。なお、第２のスイッチ
の状態は保持される。前記オン状態の第２のスイッチを
介して前記電子源素子の第１の電極に第３の信号が入力
される。前記第３の信号が入力された前記電子源素子の
一方の電極の電位と、もう一方の電極の電位との電位差
によって、前記電子源素子が電子を放出し、放出された
電位は蛍光体に入射される。こうして、蛍光体は発光し
画素は発光状態となることを特徴とする。

【００５６】本発明は、第１の電極と第２の電極の間に
電圧を印加することによって電子を放出する電子源素子
を用いた表示装置の駆動方法において、第１のデジタル
信号を、第１のＴＦＴのゲート電極に入力し、前記第１
のＴＦＴのオン状態を選択する。こうして、前記オン状
態の第１のＴＦＴのソース・ドレイン間を介して、第２
のデジタル信号を第２のＴＦＴのゲート電極に入力す
る。前記第２のデジタル信号によって、前記第２のＴＦ
Ｔのオン状態を選択する。前記オン状態の第２のＴＦＴ
のソース・ドレイン間を介して、電源電位を前記電子源
素子の第１の電極に入力し、前記電子源素子の前記第１
の電極と前記第２の電極に間に所定の電圧を与える。こ
うして、前記電子源素子は電子を放出し、放出された電
位は蛍光体に入射される。こうして、蛍光体は発光し画
素は発光状態となることを特徴とする。

【００５７】前記第２のデジタル信号は、１フレーム期
間の間に複数回、前記第２のＴＦＴに入力されることを
特徴としてもよい。

【００５８】本発明は、第１の電極と、第２の電極と、
前記第１の電極と前記第２の電極の間の絶縁層とによっ
て構成され、前記第１の電極の電位を前記第２の電極の
電位より高くして、前記第１の電極から電子を放出する
電子源素子を有する表示装置の駆動方法において、第１
のデジタル信号を、第１のＴＦＴのゲート電極に入力し
て、前記第１のＴＦＴのオン状態を選択する。前記オン
状態の第１のＴＦＴのソース・ドレイン間を介して、第
２のデジタル信号を第２のＴＦＴのゲート電極に入力す
る。こうして、前記第２のＴＦＴのオン状態を選択す
る。前記オン状態の第２のＴＦＴのソース・ドレイン間
を介して、電源電位を前記電子源素子の第２の電極に入
力し、前記電子源素子の前記第１の電極と前記第２の電
極に間に所定の電圧を与える。こうして、前記電子源素
子は電子を放出し、放出された電位は蛍光体に入射され
る。こうして、蛍光体は発光し画素は発光状態となるこ
とを特徴とする。

【００５９】本発明は、第１の電極と、第２の電極と、
前記第１の電極と前記第２の電極の間の絶縁層とによっ
て構成され、前記第１の電極の電位を前記第２の電極の
電位より高くして、前記第１の電極から電子を放出する
電子源素子を有する表示装置の駆動方法において、第１
のデジタル信号を、第１のＴＦＴのゲート電極に入力し
て、前記第１のＴＦＴのオン状態を選択する。前記オン
状態の第１のＴＦＴのソース・ドレイン間を介して、第
２のデジタル信号を第２のＴＦＴのゲート電極に入力す
る。こうして、前記第２のＴＦＴのオン状態を選択す
る。前記オン状態の第２のＴＦＴのソース・ドレイン間
を介して、電源電位を前記電子源素子の第１の電極に入
力し、前記電子源素子の前記第１の電極と前記第２の電
極に間に所定の電圧を与える。こうして、前記電子源素
子は電子を放出し、放出された電位は蛍光体に入射され
る。こうして、蛍光体は発光し画素は発光状態となるこ
とを特徴とする。

【００６０】前記第２のデジタル信号は、１フレーム期
間の間に複数回、前記第２のＴＦＴに入力されることを
特徴としてもよい。

【００６１】前記第２のデジタル信号によって定められ
た前記第２のＴＦＴのゲート電圧は、前記第２のＴＦＴ
のゲート電極と、ソース領域またはドレイン領域の間の
寄生容量部分によって、保持されることを特徴としても
よい。

【００６２】本発明は、第１の電極と第２の電極の間に
電圧を印加することによって電子を放出する電子源素子
を用いた表示装置の駆動方法において、第１のデジタル
信号を、第１のＴＦＴのゲート電極に入力し、前記第１
のＴＦＴのオン状態を選択する。前記オン状態の第１の
ＴＦＴのソース・ドレイン間を介して、第２のデジタル
信号を、第２のＴＦＴのゲート電極に入力し、前記第２
のＴＦＴのオン状態を選択する。前記第２のデジタル信
号によって定まった前記第２のＴＦＴのゲート電圧を、
容量素子を用いて保持する。こうして、前記オン状態の
第２のＴＦＴのソース・ドレイン間を介して前記電子源
素子の第１の電極に、所定の電源電位を入力する。前記
電子源素子の前記第１の電極と前記第２の電極に間に所
定の電圧を与える。こうして、前記電子源素子は電子を
放出し、放出された電位は蛍光体に入射される。蛍光体
は発光し画素は発光状態となる。また、前記容量素子と
並列に接続された第３のＴＦＴをオン状態とすることに
よって、前記容量素子に保持された電荷を放電する。こ
うして、前記第２のＴＦＴをオフの状態とし、前記電子
源素子は電子を放出しないようにする。そして、画素を
非発光状態とすることを特徴とする。

【００６３】前記表示装置の駆動方法を用いることを特
徴とする電子機器であってもよい。

【００６４】

【発明の実施の形態】本発明の表示装置の構成につい
て、図１を用いて説明する。なお、図１において、電子
源素子は、模式的に１０４で示す。１０５と１０６は、
電子源素子を構成する２つの電極である。

【００６５】電子源素子１０４としては、図６に示した
構成の素子を用いることが可能である。なお、図６に示
したような電子源素子に限定されない。公知の電子源素
子を用いることも可能である。

【００６６】画素領域には、ｘ方向（列方向）に順に配
置された信号線Ｓ１〜Ｓｘ及び電源供給線Ｖ１〜Ｖｘ、
ｙ方向（行方向）に順に配置された走査線Ｇ１〜Ｇｙが
配置されている。これら複数の走査線と信号線の交点毎
に、画素が配置されている。

【００６７】各画素は、スイッチング用ＴＦＴ１０１
と、駆動用ＴＦＴ１０２と、保持容量１０３と、電子源
素子１０４とを有する。スイッチング用ＴＦＴ１０１の
ソース領域とドレイン領域のうち、一方は信号線Ｓ１〜
Ｓｘのうちの１本に接続され、もう一方は駆動用ＴＦＴ
１０２のゲート電極及び保持容量１０３の一方の電極に
接続されている。スイッチング用ＴＦＴ１０１のゲート
電極は、走査線Ｇ１〜Ｇｙのうちの１本に接続されてい
る。駆動用ＴＦＴ１０２のソース領域とドレイン領域の
うち、一方は電源供給線Ｖ１〜Ｖｘのうちの１本に接続
され、もう一方は、電子源素子１０４の一方の電極１０
５に接続されている。保持容量１０３の駆動用ＴＦＴ１
０２のゲート電極と接続されていない側は、電源供給線
Ｖ１〜Ｖｘのうちの１本に接続されている。

【００６８】なお、駆動用ＴＦＴ１０２のゲート電極の
寄生容量等を積極的に用いることで、保持容量１０３の
代用とすることも可能である。

【００６９】ここで、電子源素子１０４の２つの電極
（上部電極及び下部電極）のうち、駆動用ＴＦＴ１０２
と接続されている側を、画素電極と呼び、駆動用ＴＦＴ
１０２と接続されていない側を対向電極と呼ぶことにす
る。

【００７０】すべての画素の電子源素子１０４の対向電
極１０６には、一定の電位Ｖ_ｃｏｍが与えられている。

【００７１】走査線Ｇ１〜Ｇｙ及び信号線Ｓ１〜Ｓｘに
入力される信号は、「０」か「１」のデジタル信号で、
それぞれ「Ｈｉ」か「Ｌｏ」に対応する電位である。走
査線の信号によって、スイッチング用ＴＦＴ１０１がオ
ンの状態となった画素では、信号線より駆動用ＴＦＴ１
０２のゲート電極にデジタル信号が入力され、駆動用Ｔ
ＦＴ１０２のオンまたはオフの状態が選択される。

【００７２】なお、駆動用ＴＦＴ１０２のゲート電圧
は、保持容量１０３によって保持されるので、一旦信号
線よりスイッチング用ＴＦＴ１０１を介して信号が入力
され、駆動用ＴＦＴ１０２がオンの状態となった画素に
おいては、次に信号線よりスイッチング用ＴＦＴ１０１
を介して駆動用ＴＦＴ１０２のゲート電極に信号が入力
されるまで、オンの状態が続く。

【００７３】駆動用ＴＦＴ１０２がオンの状態となった
画素において、電源供給線の電位が、駆動用ＴＦＴ１０
２のソース・ドレイン間を介して電子源素子１０４の画
素電極１０５に電位が入力される。電源供給線Ｖ１〜Ｖ
ｘは、電源電位Ｖ_ＶＬに保たれている。ここで、電子源
素子１０４の対向電極の電位Ｖ_ｃｏｍと電源電位Ｖ_{Ｖ Ｌ}
は、その電位差に対応する電圧が電子源素子１０４の２
つの電極間に印加された際に、電子源素子が電子を放出
するように設定されている。電子源素子が電子を放出す
るような、対向電極の電位Ｖ_ｃｏｍと電源電位Ｖ_ＶＬの
電位差に対応する電圧を駆動電圧とよぶことにする。

【００７４】駆動用ＴＦＴ１０２のオン状態・オフ状態
を切り替えることによって、電子源素子１０４の画素電
極１０５と対向電極１０６の間に、駆動電圧が印加され
るか、印加されないかが選択される。こうして、画素に
おいて、電子源素子１０４は電子を放出するかしないか
が選択され、各画素を発光状態とするか非発光状態とす
るかを選択することができる。

【００７５】図２に、図１に示した構成の表示装置の駆
動方法を示すタイミングチャートを示す。

【００７６】ここで、走査線が選択されるとは、その走
査線にゲート電極が接続されたＴＦＴがオンの状態とな
ることを示すものとする。

【００７７】１フレーム期間は、複数のサブフレーム期
間ＳＦ１〜ＳＦｎに分割される。第１のサブフレーム期
間において、走査線Ｇ１が選択され、信号線Ｓ１〜Ｓｘ
に順に信号が入力される。なおこのとき他の走査線Ｇ２
〜Ｇｙは選択されていない。こうして第１行の画素の駆
動用ＴＦＴ１０２のオンまたはオフの状態が選択され、
第１行の画素の発光状態または非発光状態が選択され
る。次に、走査線Ｇ２のみが選択され、信号線Ｓ１〜Ｓ
ｘに順に信号が入力される。こうして第２行の画素の駆
動用ＴＦＴ１０２がオンまたはオフの状態が選択され、
第２行の画素の発光状態または非発光状態が選択され
る。同様の操作を全ての走査線Ｇ１〜Ｇｙについて繰り
返し、全ての画素の発光状態または非発光状態が選択さ
れる。各画素に信号線より信号が入力されて、駆動用Ｔ
ＦＴ１０２のオンまたはオフの状態が選択される期間を
書き込み期間Ｔａと表記する。特に、第１のサブフレー
ム期間ＳＦ１における書き込み期間をＴａ１と表記す
る。書き込み期間Ｔａにおいて、オンの状態を選択され
た駆動用ＴＦＴ１０２のゲート電圧は、スイッチング用
ＴＦＴ１０１がオフの状態となった後も、保持容量によ
って保持され続ける。よって、オンの状態が選択された
駆動用ＴＦＴ１０２を有する画素は、書き込み期間後も
発光し続ける。書き込み期間Ｔａの後、各画素が表示を
行う期間を表示期間Ｔｓと表記する。特に、第１のサブ
フレーム期間に対応する表示期間をＴｓ１と表記する。
こうして、第１のサブフレーム期間ＳＦ１が終了する。

【００７８】第２のサブフレーム期間において、第１の
サブフレーム期間と同様に、書き込み期間Ｔａ２におい
て、全ての画素の駆動用ＴＦＴ１０２のオンまたはオフ
状態が選択され、表示期間Ｔｓ２が始まる。

【００７９】上記動作を全てのサブフレーム期間ＳＦ１
〜ＳＦｎにおいて繰り返す。

【００８０】１フレーム期間中の各サブフレーム期間の
表示期間Ｔｓ１〜Ｔｓｎにおいて、各画素の発光状態が
選択された期間の積算によって階調が表現される。

【００８１】例えば、ｎビットのデジタル信号を入力し
て、２^ｎ階調を表現する表示装置において、1フレーム
期間をｎ個のサブフレーム期間ＳＦ１〜ＳＦｎに分割
し、各サブフレーム期間の表示期間Ｔｓ１〜Ｔｓｎの長
さを、２^０：２^−１：２^−２：・・・：
２^{−（ｎ−２）}：２^{−（ｎー１）}として、発光状態とす
るサブフレーム期間を選択することによって階調を表現
することができる。

【００８２】上記サブフレーム期間の設定方法について
具体例を挙げて説明する。８階調を表現するため、ｎを
３とし、1フレーム期間を３つのサブフレーム期間ＳＦ
１〜ＳＦ３に分割し、そのサブフレーム期間の表示期間
の長さを、Ｔｓ１：Ｔｓ２：Ｔｓ３＝４：２：１とす
る。このとき、サブフレーム期間ＳＦ１において、画素
の発光状態を選択し、その他のサブフレーム期間ＳＦ
２、ＳＦ３において、非発光状態を選択した画素は、全
てのサブフレーム期間の表示期間において発光した場合
の約５７％の輝度を表現する。一方、ＳＦ３においての
み発光状態が選択された画素は、全てのサブフレーム期
間の表示期間において発光した場合の約１４％の輝度を
表現する。

【００８３】なお、サブフレーム期間の長さの設定の仕
方は上記に限定されない。

【００８４】なお、１行分の画素に同時に信号を書き込
む駆動方法（線順次駆動）を行っても良い。

【００８５】本発明は上記構成によって、低消費電力で
動作可能で、高階調化可能で、信頼性の高いＦＥＤを提
供することができる。

【００８６】

【実施例】（実施例１）本実施例では、本発明の表示装
置の画素の構造の一例について詳しく説明する。

【００８７】本発明の表示装置の構成例を示す断面図を
図３に示す。図３において、絶縁表面を有する基板４０
上にスイッチング用ＴＦＴ４１、駆動用ＴＦＴ４２、保
持容量４３、電子源素子５７が形成されている。電子源
素子５７は、絶縁体によって形成された層間膜５６上
に、下部電極５８と、上部電極６３と、下部電極５８と
上記電極６３との間に挟まれた絶縁膜５９とによって構
成される。ここで、４６はゲート絶縁膜、５３は層間
膜、６１は保護絶縁層、６０ａはコンタクト電極、６０
ｂは上部電極バスライン、６２は保護電極である。

【００８８】スイッチング用ＴＦＴ４１のゲート電極５
０は、走査線（図示せず）に接続されている。スイッチ
ング用ＴＦＴの不純物領域４４は、信号線５４に接続さ
れ、不純物領域４５は、駆動用ＴＦＴ４２のゲート電極
５１及び保持容量４３の一方の電極５２に接続されてい
る。保持容量４３のもう一方の電極４９は、配線により
電源供給線（図示せず）に接続されている。駆動用ＴＦ
Ｔの不純物領域４７は、配線により電源供給線（図示せ
ず）に接続され、不純物領域４８は、電極５５によって
電子源素子５７の下部電極５８に接続されている。電子
源素子５７の上部電極６３は、コンタクト電極６０ａ及
び上部電極バスライン６０ｂを介して、全ての画素にお
いて一定の電位が与えられている。

【００８９】ここで、不純物領域とは、ＴＦＴのソース
領域またはドレイン領域に相当する。なお、不純物領域
４４がソース領域の場合、不純物領域４５はドレイン領
域に相当し、不純物領域４４がドレイン領域の場合、不
純物領域４５はソース領域に相当する。同様に、不純物
領域４７がソース領域の場合、不純物領域４８はドレイ
ン領域に相当し、不純物領域４７がドレイン領域の場
合、不純物領域４８はソース領域に相当する。

【００９０】図３では、画素電極が下部電極５８となっ
ているが、画素電極を上部電極とする構成でも構わな
い。このとき、下部電極には全ての画素において一定の
電位が与えられている。

【００９１】スイッチング用ＴＦＴ４１及び駆動用ＴＦ
Ｔ４２は、ｎチャネル型ＴＦＴでもｐチャネル型ＴＦＴ
でも構わない。

【００９２】基板４０の前記電子源素子５７が設けられ
た面と対向するように基板６４が設けられる。なお、基
板６４は透光性を有する。基板６４上には、前記電子源
素子５７の電子放出領域６９と向かい合うように蛍光体
６５が配置されている。蛍光体６５の周囲には、ブラッ
クマトリクス６８が配置されている。なお、蛍光体６５
の表面は、メタルバック層６６が形成されている。基板
４０と基板６４の間６６は、真空に保たれている。

【００９３】スイッチング用ＴＦＴ４１、駆動用ＴＦＴ
４２及び保持容量４３を作製する手法は、公知の構成の
手法を自由に用いればよい。また、これらのＴＦＴが形
成されたら、絶縁体によって構成された層間膜５６を形
成し、その上に電子源素子を形成する。この際、層間膜
５３及び５６として、スイッチング用ＴＦＴ４１、駆動
用ＴＦＴ４２、保持容量４３、配線５４及び５５等によ
る凹凸を十分緩和し、平坦な面が得られるような材質及
び厚さを選択する必要がある。

【００９４】平坦化された絶縁表面上に電子源素子５７
を形成する。なお、電子源素子を形成する以前に、平坦
化された層間膜５６に、駆動用ＴＦＴ４２の配線５５に
つながるコンタクトホールを作製しておき、下部電極形
成と同時に、下部電極と駆動用ＴＦＴ４２の配線５５と
の接続をとっても良い。または、下部電極と駆動用ＴＦ
Ｔ４２の配線５５との接続をとる配線を形成した後、下
部電極を形成してもよい。電子源素子５７の作製方法
は、公知の手法を用いればよい。

【００９５】ここで、電子源素子５７の下部電極５８
を、画素の各ＴＦＴ（スイッチング用ＴＦＴ４１、駆動
用ＴＦＴ４２）の遮光膜として利用することが可能であ
る。なお、必ずしも電子源素子を、画素を構成するＴＦ
Ｔ（スイッチング用ＴＦＴや駆動用ＴＦＴ）と重ねて配
置する必要はない。

【００９６】上記構成の表示装置の駆動方法は、実施の
形態において示したものと同様であるので、ここでは説
明は省略する。

【００９７】本実施例に示した構成の画素を有する表示
装置では、各画素のＴＦＴと重ねて電子源素子を配置し
ているので、微細な画素を形成することが可能である。

【００９８】なお、本実施例においては、図３に示した
ような構成のＭＩＭ型電子源素子の電極に入力される信
号を、２つのＴＦＴ及び保持容量を用いて操作し表示を
行う表示装置（ＦＥＤ）を例に示したが、その他の構成
を有するＭＩＭ型電子源素子や、ＭＩＭ型以外の構造を
有する電子源素子など、公知のあらゆる構成の電子源素
子に本発明を適用することができる。

【００９９】（実施例２）本実施例では、実施の形態に
おいて示した構成の画素とは異なる構成の画素を有する
表示装置について、以下に説明する。

【０１００】図４に本実施例の表示装置の画素領域の構
成を示す。画素領域には、信号線Ｓ１〜Ｓｘ、走査線Ｇ
１〜Ｇｙ、電源供給線Ｖ１〜Ｖｘ、リセット信号線Ｒ１
〜Ｒｙが配置されている。各画素はそれぞれ、スイッチ
ング用ＴＦＴ（第１のＴＦＴ）１０１と、駆動用ＴＦＴ
（第２のＴＦＴ）１０２と、消去用ＴＦＴ（第３のＴＦ
Ｔ）１０８と、電子源素子１０４と、保持容量１０３と
を有している。

【０１０１】各画素において、スイッチング用ＴＦＴ１
０１のソース領域とドレイン領域とのうち一方は、信号
線Ｓ１〜Ｓｘのうちの１本に接続され、もう一方は駆動
用ＴＦＴ１０２のゲート電極及び保持容量１０３の一方
の電極に接続され、保持容量１０３のもう一方の電極
は、電源供給線Ｖ１〜Ｖｘのうちの１本に接続され、ス
イッチング用ＴＦＴ１０１のゲート電極は、走査線Ｇ１
〜Ｇｙのうちの１本に接続され、駆動用ＴＦＴ１０２の
ソース領域とドレイン領域は、一方は電源供給線Ｖ１〜
Ｖｘのうちの１本に接続され、もう一方は、電子源素子
１０４の下部電極１０５に接続され、消去用ＴＦＴ１０
８のゲート電極は、リセット信号線Ｒ１〜Ｒｙのうちの
１本に接続され、消去用ＴＦＴ１０８のソース領域とド
レイン領域は、一方は駆動用ＴＦＴ１０２のゲート電極
に接続され、もう一方は、電源供給線Ｖ１〜Ｖｘのうち
の１本に接続されている。

【０１０２】図４において、画素電極が下部電極とな
り、上部電極には全ての画素において一定の電位が与え
られている。しかし、画素電極を上部電極とする構成で
も構わない。このとき、下部電極には全ての画素におい
て一定の電位が与えられている。

【０１０３】スイッチング用ＴＦＴ、駆動用ＴＦＴ及び
消去用ＴＦＴは、ｎチャネル型ＴＦＴでもｐチャネル型
ＴＦＴでも構わない。

【０１０４】上記構成の画素を有する表示装置の駆動方
法について、図５のタイミングチャートを用いて、以下
に説明する。

【０１０５】各画素の保持容量１０３に電荷を保持し、
駆動用ＴＦＴ１０２をオンの状態として電子源素子１０
４から電子を放出する過程については、実施の形態で示
した方法と同様であるので、ここでは説明は省略する。
なお、信号線Ｓ１〜Ｓｘよりその保持容量１０３に信号
が書き込まれている際の画素の消去用ＴＦＴ１０８は、
オフの状態にあるものとする。

【０１０６】なお図５において、走査線Ｇ１〜Ｇｙが順
に選択されているが、それぞれにおいて、信号線Ｓ１〜
Ｓｘが順に選択（点順次駆動）されているものとする。

【０１０７】なお、１行分の画素に同時に信号を書き込
む駆動方法（線順次駆動）を行っても良い。

【０１０８】各画素の保持容量１０３に電荷が保持さ
れ、駆動用ＴＦＴ１０２がオンの状態となる。こうし
て、電子源素子１０４から電子が放出される。このよう
に、書き込み期間Ｔａの後、表示期間Ｔｓが始まる。表
示期間Ｔｓが始まった後、一定の時間が経過したら、リ
セット用信号線Ｒ１〜Ｒｘに入力された信号によって、
消去用ＴＦＴ１０８がオンの状態となる。すると、保持
容量１０３の２つの電極が短絡され、保持容量１０３に
蓄積された電荷は放電される。こうして、駆動用ＴＦＴ
１０２は、オフの状態となる。この様な動作をリセット
動作と呼ぶことにする。またリセット動作を行う期間を
リセット期間と呼び図中Ｒｅ１〜Ｒｅｎで示す。

【０１０９】本実施例のように、消去用ＴＦＴ１０８を
設けてリセット動作を行うことによって、次の書き込み
期間が開始されるまで、画素を非発光状態とすることが
できる（図５中、非表示期間と表記）。

【０１１０】図１に示したような画素構成の表示装置の
駆動方法では、あるサブフレーム期間の書き込み期間
が、それとは異なるサブフレーム期間の書き込み期間と
重なると、各画素への信号の入力が正常に行われない。
そのため、１つのサブフレーム期間において全ての画素
に信号を入力するのに要する期間（書き込み期間Ｔａ）
よりも長い表示期間Ｔｓを設定する必要があったが、図
４に示したような構成の表示装置を用いれば、表示期間
Ｔｓを、１つのサブフレーム期間において全ての画素に
信号を入力するのに要する期間より短く設定することが
可能となる。

【０１１１】本実施例は、実施例１と自由に組み合わせ
て実施することが可能である。

【０１１２】（実施例３）本実施例では、本発明の表示
装置の信号線に信号を入力する信号線駆動回路の例を示
す。

【０１１３】なお、１画素ずつ信号を入力する駆動方法
（点順次駆動）を用いる場合の信号線駆動回路の例を示
す。

【０１１４】図１０に信号線駆動回路の構成を示す。信
号線駆動回路は、シフトレジスタ８８０１と、ラッチ回
路８８０２によって構成されている。シフトレジスタ８
８０１及びラッチ回路８８０２は、公知の構成の回路を
自由に用いることができる。

【０１１５】ここで、図１０では、信号線Ｓ３に対応す
るラッチ回路８８０２のみを代表で示すが、全ての信号
線Ｓ１〜Ｓｘに対してラッチ回路８８０２が設けられて
いる。

【０１１６】シフトレジスタ８８０１には、クロックパ
ルスＣＬＫ及びクロックパルスＣＬＫの極性が反転した
反転クロックパルスＣＬＫＢ、スタートパルスＳＰ、走
査方向切り替えか信号ＳＬ／Ｒが入力される。こうし
て、シフトレジスタ８８０１の各段が有するＮＡＮＤ回
路よりサンプリングパルスが出力される。ラッチ回路８
８０２には、デジタル信号入力線ＶＤよりデジタル信号
が入力され、シフトレジスタ８８０１から出力されたサ
ンプリングパルスにしたがって、デジタル信号がラッチ
回路８８０２に順に保持される。こうして、デジタル信
号は、各信号線に順に出力される。

【０１１７】この信号線駆動回路は、ＴＦＴを用いて絶
縁表面を有する基板上に作製することができる。信号線
駆動回路を構成するＴＦＴは、画素を構成する各ＴＦＴ
（スイッチング用ＴＦＴ、駆動用ＴＦＴ等）と同時に形
成することができる。

【０１１８】画素と信号線駆動回路を同一基板上に形成
すれば、画素と信号線駆動回路の間の配線容量や配線抵
抗を大幅に小さくすることができる。また、表示装置を
作製する上でのコストも低く、表示装置の小型化も可能
である。

【０１１９】なお、本実施例ではシフトレジスタを有す
る信号線駆動回路を例に挙げたが、本発明の信号線駆動
回路としては、デコーダ等を用いる構成のものでもよ
い。

【０１２０】本実施例は、実施例１や実施例２と自由に
組み合わせて実施することが可能である。

【０１２１】（実施例４）本実施例では、本発明の表示
装置の走査線に信号を入力する走査線駆動回路の例を図
１１に示す。

【０１２２】走査線駆動回路は、シフトレジスタ３６０
１及びバッファ３６１０によって構成される。

【０１２３】シフトレジスタ３６０１には、クロックパ
ルスＧ＿ＣＬＫ及びクロックパルスＧ＿ＣＬＫの極性が
反転した反転クロックパルスＧ＿ＣＬＫＢ、スタートパ
ルスＧ＿ＳＰ、走査方向切り替えか信号Ｕ／Ｄが入力さ
れる。こうして、シフトレジスタ３６０１の各段が有す
るＮＡＮＤ回路より順にパルスが出力される。このパル
スは、バッファ３６１０を介して走査線Ｇ１〜Ｇｙに出
力される。こうして、走査線駆動回路は、信号線を１本
ずつ順に選択する。

【０１２４】この走査線駆動回路は、ＴＦＴを用いて絶
縁表面を有する基板上に作製することができる。走査線
駆動回路を構成するＴＦＴは、画素を構成する各ＴＦＴ
（スイッチング用ＴＦＴ、駆動用ＴＦＴ等）と同時に形
成することができる。

【０１２５】画素と走査線駆動回路を同一基板上に形成
すれば、画素と走査線駆動回路の間の配線容量や配線抵
抗を大幅に小さくすることができる。また、表示装置を
作製する上でのコストも低く、表示装置の小型化も可能
である。

【０１２６】なお、実施例２において示した画素構造を
有する表示装置において、リセット信号線に信号を入力
する駆動回路は、走査線駆動回路と同様の構成の回路を
用いることができる。

【０１２７】なお、本実施例ではシフトレジスタを有す
る走査線駆動回路を例に挙げたが、本発明の走査線駆動
回路としては、デコーダ等を用いる構成のものでもよ
い。

【０１２８】本実施例は、実施例１〜実施例３と自由に
組み合わせて実施することが可能である。

【０１２９】（実施例５）本実施例では、本発明の表示
装置を利用した電子機器について図１２を用いて説明す
る。

【０１３０】図１２（Ａ）に本発明の表示装置を用いた
パーソナルコンピュータの模式図を示す。パーソナルコ
ンピュータは、本体２７０２ａ、筐体２７０２ｂ、表示
部２７０２ｃ、操作スイッチ２７０２ｄ、電源スイッチ
２７０２ｅ、外部入力ポート２７０２ｆによって構成さ
れている。本発明の表示装置は、表示部２７０２ｃに用
いることができる。

【０１３１】図１２（Ｂ）に本発明の表示装置を用いた
画像再生装置の模式図を示す。画像再生装置は、本体２
７０３ａ、筐体２７０３ｂ、記録媒体２７０３ｃ、表示
部２７０３ｄ、音声出力部２７０３ｅ、操作スイッチ２
７０３ｆによって構成されている。本発明の表示装置
は、表示部２７０３ｄに用いることができる。

【０１３２】図１２（Ｃ）に本発明の表示装置を用いた
テレビ受像機の模式図を示す。テレビ受像機は、本体２
７０４ａ、筐体２７０４ｂ、表示部２７０４ｃ、操作ス
イッチ２７０４ｄによって構成されている。本発明の表
示装置は、表示部２７０４ｃに用いることができる。

【０１３３】本発明は、上記応用電子機器に限定され
ず、様々な電子機器に応用することができる。

【０１３４】本実施例は、実施例１〜実施例４と自由に
組み合わせて実施することが可能である。

【０１３５】（実施例６）本実施例では、本発明の表示
装置の各画素が有する駆動ＴＦＴの構造について説明す
る。なお、画素の構成については、実施の形態や、実施
例２等で示したものと同様であるのでここでは説明は省
略する。

【０１３６】電子源素子の駆動電圧は、エレクトロルミ
ネッセンス効果を利用した素子等を発光させるのに要す
る電圧に対して、高い。そのため本発明の表示装置は、
各画素に配置されたＴＦＴ、特に、電子源素子と直列に
接続される駆動用ＴＦＴには、高電圧が印加される。よ
って、信頼性を向上させるため、耐圧性の高いＴＦＴを
用いる。

【０１３７】各画素の駆動用ＴＦＴの構造について説明
する。ここでは、駆動用ＴＦＴをｎチャネル型ＴＦＴと
した場合の例を示す。また、ｎチャネル型の駆動用ＴＦ
Ｔのドレイン領域が、電子源素子の電極と接続し、ソー
ス領域が電源供給線に接続された構成を例に示す。

【０１３８】図１３（Ａ）は、本発明の表示装置の各画
素が有するＴＦＴの構成を示す上面図である。また、図
１３（Ｂ）は、図１３（Ａ）におけるａ〜ａ’の断面図
である。図１３（Ａ）と図１３（Ｂ）で同じ部分は同じ
符号を用いて示す。なお、ＴＦＴ上に形成される層間膜
や、ソース領域やドレイン領域と電気的接続をとる配線
（ソース配線、ドレイン配線）や、電子源素子等は省略
した。

【０１３９】４００は絶縁表面を有する基板である。４
０５は半導体活性層である。４０４はゲート電極であ
る。４０１はゲート絶縁膜である。半導体活性層４０５
は第１の不純物領域４０２（４０２ａ、４０２ｂ）、第
２の不純物領域４０３、チャネル領域４０６を有する。
第１の不純物領域４０２ａはドレイン領域に相当する。
また、４０２ｂはソース領域に相当する。第２の不純物
領域４０３は、第１の不純物領域４０２に対して導電型
を決定する不純物濃度が低い領域（以下、ＬＤＤ領域と
いう）である。このように、ドレイン領域側にＬＤＤ領
域を設けることによって、ＴＦＴの耐圧を高くすること
ができる。なお、ＬＤＤ領域の幅（図１３（Ｂ）中、Ｗ
_ＬＤＤと表記）を、２μｍ〜６μｍ程度とすることが望
ましい。

【０１４０】ここでは、駆動用ＴＦＴをｎチャネル型Ｔ
ＦＴとした場合の例に説明したが、ｐチャネル型ＴＦＴ
とした場合にも、適用することが可能である。

【０１４１】こうして、信頼性の高い表示装置が得られ
る。

【０１４２】本実施例は、実施例１〜実施例５と自由に
組み合わせて実施することが可能である。

【０１４３】

【発明の効果】本発明は、第１の電極と第２の電極の間
に電圧を印加することによって電子が放出される電子源
素子を有する表示装置において、容量素子と、第１の信
号線と、前記容量素子の一方の電極と前記第１の信号線
の接続を選択するスイッチと、前記電子源素子の第１の
電極の電位を、前記容量素子に保持された電圧に応じて
変化させる素子とを有することを特徴とする。上記構成
によって、消費電力が少なく、信頼性の高いＦＥＤを提
供することができる。

【０１４４】また、本発明は、２つの電極の間に電圧を
印加することによって電子が放出される電子源素子を有
する表示装置の駆動方法において、信号線に入力された
信号が有する電位を容量素子の一方の電極に選択的に入
力して、前記容量素子に所定の電圧を保持させる。保持
された電圧に応じて、電源線と前記電子源素子の一方の
電極の間の接続を選択する。こうして、前記電源線と接
続された前記電子源素子の一方の電極の電位と、もう一
方の電極の電位との間に所定の電位差を与える。これに
よって、前記電子源素子は電子を放出し、放出された電
位は蛍光体に入射される。こうして、蛍光体は発光し、
画素は発光状態となることを特徴とする。上記駆動方法
によって、消費電力が少なく、信頼性が高く、また、多
階調化可能なＦＥＤの駆動方法を提供することができ
る。

【図面の簡単な説明】

【図１】 本発明の表示装置の画素領域の構造を示す
図。

【図２】 本発明の表示装置の駆動方法を示すタイミ
ングチャートを示す図。

【図３】 本発明の表示装置の画素の構造を示す断面
図。

【図４】 本発明の表示装置の画素領域の構造を示す
図。

【図５】 本発明の表示装置の駆動方法を示すタイミ
ングチャートを示す図。

【図６】 ＭＩＭ型の電子源素子の構成を示す図。

【図７】 従来の表示装置の画素領域の構成を示す回
路図及び画素の構成を示す断面図。

【図８】 従来の表示装置の駆動方法を示すタイミン
グチャートを示す図。

【図９】 従来の表示装置の画素領域の構成を示す
図。

【図１０】 本発明の表示装置の信号線駆動回路の構成
を示す図。

【図１１】 本発明の表示装置の走査線駆動回路の構成
を示す図。

【図１２】 本発明の表示装置を応用した電子機器を示
す図。

【図１３】 本願の表示装置の画素の駆動ＴＦＴの構造
を示す図。

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁷ 識別記号 ＦＩ テーマコート゛(参考） Ｈ０１Ｊ 31/12 Ｈ０１Ｊ 31/12 Ｃ

Claims (23)

【特許請求の範囲】
1. 【請求項１】第１の電極と第２の電極の間に電圧を印加
   することによって電子が放出される電子源素子を有する
   表示装置において、 容量素子と、第１の信号線と、前記容量素子の一方の電
   極と前記第１の信号線の接続を選択する第１のスイッチ
   と、前記容量素子に保持された電圧に応じてオン・オフ
   が切り替えられる第２のスイッチと、前記第２のスイッ
   チを介して前記電子源素子の第１の電極に接続される第
   ２の信号線とを有することを特徴とする表示装置。
2. 【請求項２】第１の電極と第２の電極の間に電圧を印加
   することによって電子が放出される電子源素子を有する
   表示装置において、 容量素子と、第１の信号線と、前記容量素子の一方の電
   極と前記第１の信号線の接続を選択するスイッチと、前
   記電子源素子の第１の電極の電位を、前記容量素子に保
   持された電圧に応じて変化させる素子とを有することを
   特徴とする表示装置。
3. 【請求項３】第１の電極と第２の電極の間に電圧を印加
   することによって電子が放出される電子源素子を有する
   表示装置において、 容量素子と、第１の信号線と、前記容量素子の一方の電
   極と前記第１の信号線の接続を選択する第１のスイッチ
   と、前記容量素子に保持された電圧に応じてオン・オフ
   が切り替えられる第２のスイッチと、前記容量素子の２
   つの電極を短絡する第３のスイッチとを有することを特
   徴とする表示装置。
4. 【請求項４】請求項１乃至請求項３のいずれか一項にお
   いて、 前記電子源素子は、前記第１の電極と前記第２の電極
   と、前記第１の電極と前記第２の電極の間の絶縁層より
   構成されることを特徴とする表示装置。
5. 【請求項５】第１の電極と第２の電極の間に電圧を印加
   することによって電子が放出される電子源素子を有する
   表示装置において、 第１の信号線と、第２の信号線と、第３の信号線と、第
   １のＴＦＴと、第２のＴＦＴとを有し、 前記第１のＴＦＴのゲート電極は、前記第２の信号線に
   接続され、 前記第１のＴＦＴのソース領域とドレイン領域は、一方
   は前記第２のＴＦＴのゲート電極に接続され、もう一方
   は前記第１の信号線に接続され、 前記第２のＴＦＴのソース領域とドレイン領域は、一方
   は前記第３の信号線に接続され、もう一方は、前記電子
   源素子の第１の電極に接続されていることを特徴とする
   表示装置。
6. 【請求項６】第１の電極と、第２の電極と、前記第１の
   電極と前記第２の電極の間の絶縁層とによって構成さ
   れ、前記第１の電極の電位を前記第２の電極の電位より
   高くして、前記第１の電極から電子を放出する電子源素
   子を有する表示装置において、 第１の信号線と、第２の信号線と、第３の信号線と、第
   １のＴＦＴと、第２のＴＦＴとを有し、 前記第１のＴＦＴのゲート電極は、前記第２の信号線に
   接続され、 前記第１のＴＦＴのソース領域とドレイン領域は、一方
   は前記第２のＴＦＴのゲート電極に接続され、もう一方
   は前記第１の信号線に接続され、 前記第２のＴＦＴのソース領域とドレイン領域は、一方
   は前記第３の信号線に接続され、もう一方は、前記電子
   源素子の第２の電極に接続されていることを特徴とする
   表示装置。
7. 【請求項７】第１の電極と、第２の電極と、前記第１の
   電極と前記第２の電極の間の絶縁層とによって構成さ
   れ、前記第１の電極の電位を前記第２の電極の電位より
   高くして、前記第１の電極から電子を放出する電子源素
   子を有する表示装置において、 第１の信号線と、第２の信号線と、第３の信号線と、第
   １のＴＦＴと、第２のＴＦＴとを有し、 前記第１のＴＦＴのゲート電極は、前記第２の信号線に
   接続され、 前記第１のＴＦＴのソース領域とドレイン領域は、一方
   は前記第２のＴＦＴのゲート電極に接続され、もう一方
   は前記第１の信号線に接続され、 前記第２のＴＦＴのソース領域とドレイン領域は、一方
   は前記第３の信号線に接続され、もう一方は、前記電子
   源素子の第１の電極に接続されていることを特徴とする
   表示装置。
8. 【請求項８】請求項５乃至請求項７のいずれか一項にお
   いて、 第３の電極と第４の電極の間に電圧を保持する容量素子
   を有し、 前記第３の電極は、前記第３の信号線と接続され、 前記第４の電極は、前記第２のＴＦＴのゲート電極に接
   続されていることを特徴とする表示装置。
9. 【請求項９】第１の電極と第２の電極の間に電圧を印加
   することによって電子が放出される電子源素子を有する
   表示装置において、 第１の信号線と、第２の信号線と、第３の信号線と、第
   ４の信号線と、第１のＴＦＴと、第２のＴＦＴと、第３
   のＴＦＴと、第３の電極と第４の電極の間に電圧を保持
   する容量素子とを有し、 前記第１のＴＦＴのゲート電極は、前記第２の信号線に
   接続され、 前記第１のＴＦＴのソース領域とドレイン領域は、一方
   は前記第２のＴＦＴのゲート電極に接続され、もう一方
   は前記第１の信号線に接続され、 前記第２のＴＦＴのソース領域とドレイン領域は、一方
   は前記第３の信号線に接続され、もう一方は、前記電子
   源素子の第１の電極に接続され、 前記第３のＴＦＴのゲート電極は、前記第４の信号線に
   接続され、 前記第３のＴＦＴのソース領域とドレイン領域は、一方
   は前記容量素子の第３の電極に接続され、もう一方は前
   記第３の信号線に接続され、 前記容量素子の第４の電極は、前記第３の信号線に接続
   されていることを特徴とする表示装置。
10. 【請求項１０】第１の電極と、第２の電極と、前記第１
    の電極と前記第２の電極の間の絶縁層とによって構成さ
    れ、前記第１の電極の電位を前記第２の電極の電位より
    高くして、前記第１の電極から電子を放出する電子源素
    子を有する表示装置において、第１の信号線と、第２の
    信号線と、第３の信号線と、第４の信号線と、第１のＴ
    ＦＴと、第２のＴＦＴと、第３のＴＦＴと、第３の電極
    と第４の電極の間に電圧を保持する容量素子とを有し、 前記第１のＴＦＴのゲート電極は、前記第２の信号線に
    接続され、 前記第１のＴＦＴのソース領域とドレイン領域は、一方
    は前記第２のＴＦＴのゲート電極に接続され、もう一方
    は前記第１の信号線に接続され、 前記第２のＴＦＴのソース領域とドレイン領域は、一方
    は前記第３の信号線に接続され、もう一方は、前記電子
    源素子の第２の電極に接続され、 前記第３のＴＦＴのゲート電極は、前記第４の信号線に
    接続され、 前記第３のＴＦＴのソース領域とドレイン領域は、一方
    は前記容量素子の第３の電極に接続され、もう一方は前
    記第３の信号線に接続され、 前記容量素子の第４の電極は、前記第３の信号線に接続
    されていることを特徴とする表示装置。
11. 【請求項１１】第１の電極と、第２の電極と、前記第１
    の電極と前記第２の電極の間の絶縁層とによって構成さ
    れ、前記第１の電極の電位を前記第２の電極の電位より
    高くして、前記第１の電極から電子を放出する電子源素
    子を有する表示装置において、 第１の信号線と、第２の信号線と、第３の信号線と、第
    ４の信号線と、第１のＴＦＴと、第２のＴＦＴと、第３
    のＴＦＴと、第３の電極と第４の電極の間に電圧を保持
    する容量素子とを有し、 前記第１のＴＦＴのゲート電極は、前記第２の信号線に
    接続され、 前記第１のＴＦＴのソース領域とドレイン領域は、一方
    は前記第２のＴＦＴのゲート電極に接続され、もう一方
    は前記第１の信号線に接続され、 前記第２のＴＦＴのソース領域とドレイン領域は、一方
    は前記第３の信号線に接続され、もう一方は、前記電子
    源素子の第１の電極に接続され、 前記第３のＴＦＴのゲート電極は、前記第４の信号線に
    接続され、 前記第３のＴＦＴのソース領域とドレイン領域は、一方
    は前記容量素子の第３の電極に接続され、もう一方は前
    記第３の信号線に接続され、 前記容量素子の第４の電極は、前記第３の信号線に接続
    されていることを特徴とする表示装置。
12. 【請求項１２】請求項１乃至請求項１１のいずれか一項
    において、 前記表示装置を用いることを特徴とする電子機器。
13. 【請求項１３】２つの電極の間に電圧を印加することに
    よって電子が放出される電子源素子を有する表示装置の
    駆動方法において、 信号線に入力された信号が有する電位を、容量素子の一
    方の電極に選択的に入力し、 前記容量素子に保持された電圧に応じて、電源線と前記
    電子源素子の一方の電極の間の接続を選択し、 前記電源線と接続された前記電子源素子の一方の電極の
    電位と、もう一方の電極の電位との電位差によって、前
    記電子源素子は電子を放出することを特徴とする表示装
    置の駆動方法。
14. 【請求項１４】２つの電極の間に電圧を印加することに
    よって電子が放出される電子源素子を有する表示装置の
    駆動方法において、 信号線に入力された信号が有する電位を、容量素子の一
    方の電極に選択的に入力し、 前記容量素子に保持された電圧に応じて、電源線と前記
    電子源素子の一方の電極の間の接続を選択し、 前記電源線と接続された前記電子源素子の一方の電極の
    電位と、もう一方の電極の電位の電位差によって、前記
    電子源素子は電子を放出する段階と、 前記容量素子に保持された電圧を放電し、前記電源線と
    前記電子源素子の一方の電極の間の接続を切る段階とを
    有することを特徴とする表示装置の駆動方法。
15. 【請求項１５】第１の電極と第２の電極の間に電圧を印
    加することによって電子が放出される電子源素子を有す
    る表示装置の駆動方法において、 第１の信号によって第１のスイッチのオン状態を選択
    し、 前記オン状態の第１のスイッチを介して入力された第２
    の信号によって、第２のスイッチのオン状態を選択し、 前記第２のスイッチのオン状態が保持され、 前記オン状態の第２のスイッチを介して前記電子源素子
    の第１の電極に第３の信号が入力され、 前記第３の信号が入力された前記電子源素子の一方の電
    極の電位と、もう一方の電極の電位との電位差によっ
    て、前記電子源素子が電子を放出することを特徴とする
    表示装置の駆動方法。
16. 【請求項１６】第１の電極と第２の電極の間に電圧を印
    加することによって電子を放出する電子源素子を用いた
    表示装置の駆動方法において、 第１のデジタル信号を、第１のＴＦＴのゲート電極に入
    力し、前記第１のＴＦＴのオン状態を選択し、 前記オン状態の第１のＴＦＴのソース・ドレイン間を介
    して、第２のデジタル信号を、第２のＴＦＴのゲート電
    極に入力し、前記第２のＴＦＴのオン状態を選択し、 電源電位を、前記オン状態の第２のＴＦＴのソース・ド
    レイン間を介して前記電子源素子の第１の電極に入力
    し、 前記電子源素子は電子を放出することを特徴とする表示
    装置の駆動方法。
17. 【請求項１７】請求項１６において、 前記第２のデジタル信号は、１フレーム期間の間に複数
    回、前記第２のＴＦＴに入力されることを特徴とする表
    示装置の駆動方法。
18. 【請求項１８】第１の電極と、第２の電極と、前記第１
    の電極と前記第２の電極の間の絶縁層とによって構成さ
    れ、前記第１の電極の電位を前記第２の電極の電位より
    高くして、前記第１の電極から電子を放出する電子源素
    子を有する表示装置の駆動方法において、 第１のデジタル信号を、第１のＴＦＴのゲート電極に入
    力し、前記第１のＴＦＴのオン状態を選択し、 前記オン状態の第１のＴＦＴのソース・ドレイン間を介
    して、第２のデジタル信号を、第２のＴＦＴのゲート電
    極に入力し、前記第２のＴＦＴのオン状態を選択し、 電源電位を、前記オン状態の第２のＴＦＴのソース・ド
    レイン間を介して前記電子源素子の第２の電極に入力
    し、 前記電子源素子は電子を放出することを特徴とする表示
    装置の駆動方法。
19. 【請求項１９】第１の電極と、第２の電極と、前記第１
    の電極と前記第２の電極の間の絶縁層とによって構成さ
    れ、前記第１の電極の電位を前記第２の電極の電位より
    高くして、前記第１の電極から電子を放出する電子源素
    子を有する表示装置の駆動方法において、 第１のデジタル信号を、第１のＴＦＴのゲート電極に入
    力し、前記第１のＴＦＴのオン状態を選択し、 前記オン状態の第１のＴＦＴのソース・ドレイン間を介
    して、第２のデジタル信号を、第２のＴＦＴのゲート電
    極に入力し、前記第２のＴＦＴのオン状態を選択し、 電源電位を、前記オン状態の第２のＴＦＴのソース・ド
    レイン間を介して前記電子源素子の第１の電極に入力
    し、 前記電子源素子は電子を放出することを特徴とする表示
    装置の駆動方法。
20. 【請求項２０】請求項１８または請求項１９において、 前記第２のデジタル信号は、１フレーム期間の間に複数
    回、前記第２のＴＦＴに入力されることを特徴とする表
    示装置の駆動方法。
21. 【請求項２１】請求項１６乃至請求項２０のいずれか一
    項において、 前記第２のデジタル信号によって定められた前記第２の
    ＴＦＴのゲート電圧は、前記第２のＴＦＴのゲート電極
    と、ソース領域またはドレイン領域の間の寄生容量部分
    によって、保持されることを特徴とする表示装置の駆動
    方法。
22. 【請求項２２】第１の電極と第２の電極の間に電圧を印
    加することによって電子を放出する電子源素子を用いた
    表示装置の駆動方法において、 第１のデジタル信号を、第１のＴＦＴのゲート電極に入
    力し、前記第１のＴＦＴのオン状態を選択し、 前記オン状態の第１のＴＦＴのソース・ドレイン間を介
    して、第２のデジタル信号を、第２のＴＦＴのゲート電
    極に入力し、前記第２のＴＦＴのオン状態を選択し、 前記第２のデジタル信号によって定まった前記第２のＴ
    ＦＴのゲート電圧を、容量素子を用いて保持し、 電源電位を、前記オン状態の第２のＴＦＴのソース・ド
    レイン間を介して前記電子源素子の第１の電極に入力
    し、 前記電子源素子は電子を放出し、 前記容量素子と並列に接続された第３のＴＦＴをオン状
    態とすることによって、前記容量素子に保持された電荷
    を放電し、前記第２のＴＦＴをオフの状態とし、 前記電子源素子は電子を放出しないようにすることを特
    徴とする表示装置の駆動方法。
23. 【請求項２３】請求項１３乃至請求項２２のいずれか一
    項において、 前記表示装置の駆動方法を用いることを特徴とする電子
    機器。