JP2003107510A - Liquid crystal display element - Google Patents

Liquid crystal display element

Info

Publication number
JP2003107510A
JP2003107510A JP2001294679A JP2001294679A JP2003107510A JP 2003107510 A JP2003107510 A JP 2003107510A JP 2001294679 A JP2001294679 A JP 2001294679A JP 2001294679 A JP2001294679 A JP 2001294679A JP 2003107510 A JP2003107510 A JP 2003107510A
Authority
JP
Japan
Prior art keywords
liquid crystal
substrate
electrode
cross
crystal display
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2001294679A
Other languages
Japanese (ja)
Other versions
JP4135344B2 (en
Inventor
Ryota Mizusako
亮太 水迫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Casio Computer Co Ltd
Original Assignee
Casio Computer Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Casio Computer Co Ltd filed Critical Casio Computer Co Ltd
Priority to JP2001294679A priority Critical patent/JP4135344B2/en
Publication of JP2003107510A publication Critical patent/JP2003107510A/en
Application granted granted Critical
Publication of JP4135344B2 publication Critical patent/JP4135344B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Abstract

PROBLEM TO BE SOLVED: To provide an active matrix type liquid crystal display device which can accelerate response speed by thinning the thickness of its liquid crystal layer. SOLUTION: In this liquid crystal display element, a cross electrode 14 for connecting a counter electrode which is formed at the outer side of a sealed part by a frame-shaped sealing material 17 is provided on a first substrate 1 on which a plurality of pixel electrodes, a plurality of TFTs (thin film transistors), a plurality of gate wirings and a plurality of drain wirings are provided, a counter electrode 27 on which a cross electrode connection part 27a which is confronted with the cross electrode 14 is formed is provided on the inner surface of a second substrate 2 and the cross electrode connection part 27a is formed on a base film 19 which is formed to have thickness corresponding to the interval d0 of the substrates on the inner surface of the second substrate 2 and this cross electrode connection part 27a is allowed to directly contact with the cross electrode 14.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【発明の属する技術分野】この発明は、薄膜トランジス
タ(以下、TFTと記す)を能動素子とするアクティブ
マトリックス型の液晶表示素子に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an active matrix type liquid crystal display device using a thin film transistor (hereinafter referred to as TFT) as an active device.

【0002】[0002]

【従来の技術】TFTを能動素子とするアクティブマト
リックス型の液晶表示素子は、表示エリアを囲む枠状の
シール材を介して接合され、前記シール材により囲まれ
た領域に設けられた液晶層を挟んで対向する第1と第2
の一対の基板のうち、第1の基板の内面に、前記表示エ
リア内にマトリックス状に配列形成された複数の画素電
極と、前記複数の画素電極にそれぞれ接続された複数の
TFTと、前記複数のTFTにゲート信号を供給する複
数のゲート配線と、前記複数のTFTにデータ信号を供
給する複数のドレイン配線が設けられ、第2の基板の内
面に、前記複数の画素電極と対向する対向電極が設けら
れた構成となっている。
2. Description of the Related Art An active matrix type liquid crystal display element using a TFT as an active element is bonded through a frame-shaped sealing material surrounding a display area, and a liquid crystal layer provided in a region surrounded by the sealing material is formed. 1st and 2nd which oppose on both sides
A plurality of pixel electrodes arrayed in a matrix in the display area, a plurality of TFTs respectively connected to the plurality of pixel electrodes, and a plurality of the plurality of TFTs on the inner surface of the first substrate. A plurality of gate wirings for supplying a gate signal to the TFT and a plurality of drain wirings for supplying a data signal to the plurality of TFTs are provided, and the counter electrode facing the plurality of pixel electrodes is provided on the inner surface of the second substrate. Is provided.

【0003】このアクティブマトリックス液晶表示素子
においては、前記画素電極とTFTとゲート配線および
ドレイン配線が設けられた第1の基板の内面の前記シー
ル材によるシール部の外側に、第2の基板の内面に設け
られた対向電極に接続される対向電極接続用クロス電極
を設けるとともに、前記対向電極に、前記クロス電極に
対応するクロス電極接続部を形成し、前記クロス電極と
前記対向電極のクロス電極接続部とを、樹脂粒子の表面
に金等の金属メッキが施された導電性粒子を混入したク
ロス材により接続している。
In this active matrix liquid crystal display element, the inner surface of the second substrate is provided outside the seal portion of the inner surface of the first substrate on which the pixel electrodes, the TFTs, the gate wirings and the drain wirings are provided. A counter electrode connecting cross electrode connected to a counter electrode provided on the counter electrode, and a cross electrode connecting portion corresponding to the cross electrode is formed on the counter electrode, and a cross electrode connecting the cross electrode and the counter electrode. The parts are connected to each other by a cloth material in which conductive particles having metal particles such as gold plated on the surface of resin particles are mixed.

【0004】[0004]

【発明が解決しようとする課題】ところで、TN(ツイ
ステッドネマティック)型の液晶表示素子の液晶層厚
(画素電極と対向電極とが互いに対向する画素部の液晶
層厚)は4μm〜5μmに設定されているが、最近で
は、液晶表示素子の応答速度を速くするために、液晶層
厚を例えば1.5μm程度に小さくすることが望まれて
いる。
By the way, the liquid crystal layer thickness of the TN (twisted nematic) liquid crystal display element (the liquid crystal layer thickness of the pixel portion where the pixel electrode and the counter electrode face each other) is set to 4 μm to 5 μm. However, recently, in order to increase the response speed of the liquid crystal display element, it is desired to reduce the thickness of the liquid crystal layer to, for example, about 1.5 μm.

【0005】しかし、上記従来のアクティブマトリック
ス液晶表示素子は、第1の基板の内面に設けられた対向
電極接続用クロス電極と、第2の基板の内面に設けられ
た対向電極のクロス電極接続部とを、導電性粒子を混入
したクロス材により接続したものであるため、一対の基
板の間隔が前記クロス材中の導電性粒子の径により制約
される。
However, in the above conventional active matrix liquid crystal display device, the counter electrode connecting cross electrode provided on the inner surface of the first substrate and the counter electrode cross electrode connecting portion provided on the inner surface of the second substrate. Since and are connected by a cloth material mixed with conductive particles, the distance between the pair of substrates is restricted by the diameter of the conductive particles in the cloth material.

【0006】そして、前記クロス材中の導電性粒子は、
樹脂粒子の表面を金属メッキしたものであるため、この
導電性粒子の小径化には限界があり、したがって、液晶
層厚を1.5μm程度に小さくすることはできなかっ
た。
The conductive particles in the cloth material are
Since the surface of the resin particles is metal-plated, there is a limit to reducing the diameter of the conductive particles, and therefore the liquid crystal layer thickness could not be reduced to about 1.5 μm.

【0007】この発明は、液晶層厚を小さくて応答速度
を速くすることができるアクティブマトリックス型の液
晶表示素子を提供することを目的としたものである。
An object of the present invention is to provide an active matrix type liquid crystal display device which can reduce the liquid crystal layer thickness and increase the response speed.

【0008】[0008]

【課題を解決するための手段】この発明の液晶表示素子
は、表示エリアを囲む枠状のシール材を介して接合さ
れ、前記シール材により囲まれた領域に設けられた液晶
層を挟んで対向する第1と第2の一対の基板のうち、第
1の基板の内面に、前記表示エリア内にマトリックス状
に配列形成された複数の画素電極と、前記複数の画素電
極にそれぞれ接続された複数の薄膜トランジスタと、前
記複数の薄膜トランジスタにゲート信号を供給する複数
のゲート配線と、前記複数の薄膜トランジスタにデータ
信号を供給する複数のドレイン配線と、前記シール材に
よるシール部の外側に形成された対向電極接続用クロス
電極が設けられ、第2の基板の内面に、前記クロス電極
に対応するクロス電極接続部が形成された対向電極が設
けられるとともに、前記対向電極のクロス電極接続部
が、前記第2の基板の内面に前記クロス電極に対応させ
て前記一対の基板の間隔に応じた膜厚に形成された下地
膜の上に形成されており、このクロス電極接続部が前記
クロス電極に直接接触していることを特徴とするもので
ある。
A liquid crystal display element of the present invention is bonded via a frame-shaped sealing material surrounding a display area and is opposed to each other with a liquid crystal layer provided in a region surrounded by the sealing material interposed therebetween. A plurality of pixel electrodes arranged in a matrix in the display area, and a plurality of pixel electrodes respectively connected to the plurality of pixel electrodes on the inner surface of the first substrate of the first and second pair of substrates. Thin film transistors, a plurality of gate wirings for supplying a gate signal to the plurality of thin film transistors, a plurality of drain wirings for supplying a data signal to the plurality of thin film transistors, and a counter electrode formed outside the sealing portion formed by the sealing material. A connecting cross electrode is provided, and a counter electrode having a cross electrode connecting portion corresponding to the cross electrode is provided on the inner surface of the second substrate, and The cross electrode connection portion of the counter electrode is formed on an underlayer film formed on the inner surface of the second substrate in a film thickness corresponding to the distance between the pair of substrates corresponding to the cross electrodes. The cross electrode connecting portion is in direct contact with the cross electrode.

【0009】この液晶表示素子によれば、前記第2の基
板の内面に設けられた対向電極のクロス電極接続部を、
前記第2の基板の内面に一対の基板の間隔に応じた膜厚
に形成された下地膜の上に形成し、このクロス電極接続
部を、前記第1の基板の内面に設けられたクロス電極に
直接接触させているため、従来の液晶表示素子のよう
に、基板間隔がクロス材中の導電性粒子の径により制約
されることは無く、したがって、前記基板間隔を狭く
し、液晶層厚を小さくて応答速度を速くすることができ
る。
According to this liquid crystal display element, the cross electrode connection portion of the counter electrode provided on the inner surface of the second substrate is
The cross electrode formed on the inner surface of the second substrate is formed on a base film having a film thickness corresponding to the distance between the pair of substrates, and the cross electrode connecting portion is provided on the inner surface of the first substrate. Since it is in direct contact with the liquid crystal display element, the distance between the substrates is not restricted by the diameter of the conductive particles in the cloth material unlike the conventional liquid crystal display element. Therefore, the distance between the substrates is narrowed and the liquid crystal layer thickness is reduced. It is small and can improve the response speed.

【0010】このように、この発明の液晶表示素子は、
表示エリアを囲む枠状のシール材を介して接合され、前
記シール材により囲まれた領域に設けられた液晶層を挟
んで対向する第1と第2の一対の基板のうち、第1の基
板の内面に、前記表示エリア内にマトリックス状に配列
形成された複数の画素電極と、前記複数の画素電極にそ
れぞれ接続された複数のTFTと、前記複数のTFTに
ゲート信号を供給する複数のゲート配線と、前記複数の
TFTにデータ信号を供給する複数のドレイン配線と、
前記シール材によるシール部の外側に形成された対向電
極接続用クロス電極とを設け、第2の基板の内面に、前
記クロス電極に対応するクロス電極接続部が形成された
対向電極を設けるとともに、前記対向電極のクロス電極
接続部を、前記第2の基板の内面に前記クロス電極に対
応させて前記一対の基板の間隔に応じた膜厚に形成され
た下地膜の上に形成し、このクロス電極接続部を前記ク
ロス電極に直接接触させることにより、液晶層厚を小さ
くて応答速度を速くすることができるようにしたもので
ある。
Thus, the liquid crystal display device of the present invention is
A first substrate of a pair of first and second substrates that are bonded to each other via a frame-shaped sealing material that surrounds the display area and face each other with a liquid crystal layer provided in a region surrounded by the sealing material interposed therebetween. A plurality of pixel electrodes arranged in a matrix in the display area, a plurality of TFTs respectively connected to the plurality of pixel electrodes, and a plurality of gates for supplying gate signals to the plurality of TFTs A wire and a plurality of drain wires for supplying a data signal to the plurality of TFTs;
A counter electrode connecting cross electrode formed outside the sealing portion made of the sealing material is provided, and a counter electrode having a cross electrode connecting portion corresponding to the cross electrode is provided on the inner surface of the second substrate, A cross electrode connecting portion of the counter electrode is formed on an underlayer film formed on the inner surface of the second substrate so as to correspond to the cross electrode and has a film thickness corresponding to a distance between the pair of substrates. By directly contacting the electrode connecting portion with the cross electrode, the liquid crystal layer thickness can be reduced and the response speed can be increased.

【0011】この発明の液晶表示素子において、前記液
晶層厚は、0.7μm〜2.2μmの範囲が好ましい。
In the liquid crystal display element of the present invention, the liquid crystal layer thickness is preferably in the range of 0.7 μm to 2.2 μm.

【0012】また、この液晶表示素子においては、前記
シール材に、前記クロス電極の両側の領域に延出する突
出部を形成し、前記一対の基板を、前記クロス電極と対
向電極のクロス電極接続部との接触部の両側においても
前記シール材の突出部を介して接合するのが好ましい。
Further, in this liquid crystal display element, the sealing material is formed with protrusions extending to regions on both sides of the cross electrode, and the pair of substrates are connected to the cross electrode and the counter electrode by the cross electrode. It is preferable that the both sides of the contact portion with the portion are joined via the protruding portion of the sealing material.

【0013】さらに、この液晶表示素子においては、前
記第1と第2のいずれか一方の基板の内面に、表示エリ
ア内に所定のピッチで形成された複数の柱状スペーサ
と、シール部の全域に分布させて形成された複数の柱状
スペーサとを設け、これらの柱状スペーサにより前記一
対の基板の間隔を規定するのが好ましい。
Further, in this liquid crystal display element, a plurality of columnar spacers formed at a predetermined pitch in the display area on the inner surface of either the first or the second substrate, and the entire area of the seal portion. It is preferable to provide a plurality of columnar spacers formed in a distributed manner, and to define the interval between the pair of substrates by these columnar spacers.

【0014】その場合は、前記第1の基板の内面に、前
記表示エリア内の複数の柱状スペーサと前記シール部の
複数の柱状スペーサとにそれぞれ対応させて同じ高さの
スペーサ支持部を形成し、前記表示エリア内の複数の柱
状スペーサと前記シール部の複数の柱状スペーサをそれ
ぞれ、前記第2の基板の内面に設けられた対向電極と前
記スペーサ支持部の一方の上に形成し、他方に当接させ
るのが望ましい。
In this case, spacer support portions having the same height are formed on the inner surface of the first substrate so as to correspond to the plurality of columnar spacers in the display area and the plurality of columnar spacers of the seal portion. A plurality of columnar spacers in the display area and a plurality of columnar spacers of the seal portion are formed on one of the counter electrode and the spacer support portion provided on the inner surface of the second substrate, and on the other. It is desirable to abut.

【0015】[0015]

【発明の実施の形態】図1〜図9はこの発明の一実施例
を示しており、図1は液晶表示素子の平面図、図2は前
記液晶表示素子の第1の基板の一部分の配向膜とオーバ
ーコート絶縁膜とを省略した拡大平面図、図3および図
4は図2のIII―III線およびIV―IV線に沿う拡大断面
図、図5は図1のV部の拡大図、図6は図1のVI部の拡
大図、図7は図1のVII―VII線に沿拡大断面図、図8は
図1のVIII―VIII線に沿う拡大断面図、図9は図1のIX
―IX線に沿う拡大断面図である。
1 to 9 show an embodiment of the present invention. FIG. 1 is a plan view of a liquid crystal display element, and FIG. 2 is a partial alignment of a first substrate of the liquid crystal display element. An enlarged plan view in which the film and the overcoat insulating film are omitted, FIGS. 3 and 4 are enlarged sectional views taken along lines III-III and IV-IV in FIG. 2, and FIG. 5 is an enlarged view of a V portion in FIG. 6 is an enlarged view of VI portion in FIG. 1, FIG. 7 is an enlarged sectional view taken along line VII-VII of FIG. 1, FIG. 8 is an enlarged sectional view taken along line VIII-VIII of FIG. 1, and FIG. 9 is shown in FIG. IX
-It is an enlarged sectional view taken along the line IX.

【0016】この実施例の液晶表示素子は、フィールド
シーケンシャル液晶表示装置に用いられるアクティブマ
トリックス型液晶表示素子であり、表示エリアを囲む枠
状のシール材27を介して接合され、前記シール材27
により囲まれた領域に設けられた液晶層30を挟んで対
向する第1と第2の一対の透明基板1,2のうち、第1
の基板、例えば光の入射側である後側の基板(以下、後
側基板と言う)1の内面に、前記表示エリア内にマトリ
ックス状に配列形成された複数の画素電極3と、前記複
数の画素電極3にそれぞれ接続された複数のTFT4
と、前記複数のTFT4にゲート信号を供給する複数の
ゲート配線12と、前記複数のTFTにデータ信号を供
給する複数のドレイン配線13が設けられ、第2の基
板、例えば光の出射側である前側の基板(以下、前側基
板と言う)2の内面に、前記複数の画素電極3と対向す
る対向電極18が設けられている。
The liquid crystal display element of this embodiment is an active matrix type liquid crystal display element used in a field sequential liquid crystal display device, and is joined through a frame-shaped seal material 27 surrounding a display area.
The first of the pair of first and second transparent substrates 1 and 2 facing each other with the liquid crystal layer 30 provided therebetween in the region surrounded by
A plurality of pixel electrodes 3 arranged in a matrix in the display area on the inner surface of a rear substrate (hereinafter referred to as a rear substrate) 1 which is a light incident side, A plurality of TFTs 4 each connected to the pixel electrode 3
And a plurality of gate wirings 12 for supplying a gate signal to the plurality of TFTs 4 and a plurality of drain wirings 13 for supplying a data signal to the plurality of TFTs, which are provided on a second substrate, for example, a light emitting side. A counter electrode 18 facing the plurality of pixel electrodes 3 is provided on the inner surface of a front substrate (hereinafter referred to as the front substrate) 2.

【0017】なお、前記後側基板1は、その左右の側縁
のいずれか一方と上下の側縁のいずれか一方、例えば図
1において右側の側縁と下側の側縁に、前側基板2の外
側に張出すドライバ搭載部1a,1bを有しており、前
記複数のゲート配線12の一端は、右側縁のドライバ搭
載部1aに導出され、前記複数のドレイン配線13の一
端は、下側縁のドライバ搭載部1bに導出されている。
It should be noted that the rear substrate 1 is provided with one of the left and right side edges and one of the upper and lower side edges, for example, the right side edge and the lower side edge in FIG. Of the plurality of gate wirings 12 are led out to the driver mounting portion 1a on the right side edge, and one ends of the plurality of drain wirings 13 are arranged on the lower side. It is led out to the driver mounting portion 1b at the edge.

【0018】図1において、二点鎖線で示した領域A
は、前記複数の画素電極3がマトリックス状に配列形成
された表示エリアを示し、二点鎖線で示した領域B,C
はそれぞれ、前記複数のゲート配線12の導出領域と、
前記複数のドレイン配線13の導出領域を示している。
In FIG. 1, a region A indicated by a chain double-dashed line
Indicates a display area in which the plurality of pixel electrodes 3 are arranged in a matrix, and regions B and C indicated by a chain double-dashed line.
And a lead-out region of the plurality of gate wirings 12, respectively,
The lead-out region of the plurality of drain wirings 13 is shown.

【0019】前記後側基板1の内面に設けられた複数の
TFT4は、図2および図3に示したように、後側基板
2の基板面に形成されたゲート電極5と、このゲート電
極5を覆って基板全体に形成されたゲート絶縁膜6と、
前記ゲート絶縁膜6の上に前記ゲート電極5と対向させ
て形成されたi型半導体膜7と、このi型半導体膜7の
チャンネル領域となる中央部の上に設けられたブロッキ
ング絶縁膜8と、前記i型半導体膜7の両側部の上にn
型半導体膜9を介して形成されたソース電極19および
ドレイン電極11とからなっている。
The plurality of TFTs 4 provided on the inner surface of the rear substrate 1 are, as shown in FIGS. 2 and 3, a gate electrode 5 formed on the substrate surface of the rear substrate 2 and the gate electrodes 5. A gate insulating film 6 formed over the entire substrate to cover the
An i-type semiconductor film 7 formed on the gate insulating film 6 so as to face the gate electrode 5, and a blocking insulating film 8 provided on a central portion of the i-type semiconductor film 7 which is a channel region. , N on both sides of the i-type semiconductor film 7.
It is composed of a source electrode 19 and a drain electrode 11 which are formed via the type semiconductor film 9.

【0020】なお、図2では前記ソース電極10とドレ
イン電極11を単層膜として示しているが、このソース
電極10とドレイン電極11は、前記n型半導体膜9と
のコンタクト層であるクロム膜と、その上に形成された
アルミニウム系合金膜とからなっている。
Although the source electrode 10 and the drain electrode 11 are shown as a single layer film in FIG. 2, the source electrode 10 and the drain electrode 11 are a chromium film which is a contact layer with the n-type semiconductor film 9. And an aluminum-based alloy film formed thereon.

【0021】また、前記複数のゲート配線12は、後側
基板2の基板面に、各画素電極行の一側にそれぞれ沿わ
せて形成されており、これらのゲート配線12の一端
は、2つの配線群に分けて後側基板2の右側縁のドライ
バ搭載部1aに導出され、その端部に、前記ドライバ搭
載部1aに搭載される図示しないゲートドライバ(例え
ばLSI)の複数の出力端子にそれぞれ対応する端子部
(図示せず)が形成されている。
The plurality of gate wirings 12 are formed on the substrate surface of the rear substrate 2 along one side of each pixel electrode row, and one end of each of the gate wirings 12 has two sides. It is divided into wiring groups and led out to the driver mounting portion 1a on the right side edge of the rear substrate 2, and at its ends, a plurality of output terminals of a gate driver (for example, LSI) (not shown) mounted on the driver mounting portion 1a are respectively provided. Corresponding terminal portions (not shown) are formed.

【0022】前記ゲート配線12は、基板面との段差を
小さくするために、低抵抗のアルミニウム系合金膜によ
り極く薄い膜厚に形成されており、前記TFT4のゲー
ト電極5は、前記ゲート配線12に一体に形成されてい
る。
The gate wiring 12 is formed of an aluminum alloy film having a low resistance so as to have a very small thickness in order to reduce a step with the substrate surface. The gate electrode 5 of the TFT 4 is formed by the gate wiring. 12 is integrally formed.

【0023】なお、この実施例では、図2に示したよう
に、前記ゲート配線12の各画素電極3に対応する部分
を前記TFT4のゲート電極5とするとともに、前記i
型半導体膜7とn型半導体膜9およびソース,ドレイン
電極10,11を前記ゲート配線11の長さ方向に沿わ
せて横長に形成することにより、チャンネル幅の大きい
TFT4を形成している。
In this embodiment, as shown in FIG. 2, the portion of the gate wiring 12 corresponding to each pixel electrode 3 is used as the gate electrode 5 of the TFT 4, and the i
The TFT 4 having a large channel width is formed by horizontally forming the type semiconductor film 7, the n-type semiconductor film 9 and the source and drain electrodes 10 and 11 along the length direction of the gate wiring 11.

【0024】一方、前記複数のドレイン配線13はそれ
ぞれ、前記後側基板2の内面全体に形成された前記ゲー
ト絶縁膜6の上に、各画素電極列の一側にそれぞれ沿わ
せて形成されており、これらのドレイン配線13の一端
は、2つの配線群に分けて後側基板2の下側縁のドライ
バ搭載部1bに導出され、その端部に、前記ドライバ搭
載部1bに搭載される図示しないドレインドライバ(例
えばLSI)の複数の出力端子にそれぞれ対応する複数
の端子部(図示せず)が形成されている。
On the other hand, the plurality of drain wirings 13 are respectively formed on the gate insulating film 6 formed on the entire inner surface of the rear substrate 2 along one side of each pixel electrode column. One end of these drain wirings 13 is divided into two wiring groups and led out to the driver mounting portion 1b at the lower edge of the rear substrate 2, and at the end thereof, the driver mounting portion 1b is mounted. A plurality of terminal portions (not shown) corresponding to the plurality of output terminals of the drain driver (for example, LSI) are formed.

【0025】前記ドレイン配線13は、前記TFT4の
ソース,ドレイン電極10,11と同じ金属膜(クロム
膜とその上に形成されたアルミニウム系合金膜との積層
膜)により形成されており、前記TFT4のドレイン電
極11は、前記ドレイン配線13に一体に形成されてい
る。
The drain wiring 13 is formed of the same metal film as the source and drain electrodes 10 and 11 of the TFT 4 (a laminated film of a chromium film and an aluminum-based alloy film formed thereon). The drain electrode 11 is integrally formed with the drain wiring 13.

【0026】なお、前記TFT4のソース,ドレイン電
極10,11と前記ドレイン配線13は、その抵抗によ
るデータ信号の電位降下をできるだけ小さくするため
に、前記ゲート配線12の膜厚よりも充分に厚い膜厚に
形成されている。
The source and drain electrodes 10 and 11 of the TFT 4 and the drain wiring 13 are thicker than the gate wiring 12 in order to minimize the potential drop of the data signal due to the resistance thereof. It is formed thick.

【0027】そして、前記複数の画素電極3は、前記ゲ
ート絶縁膜6の上にITO膜等の透明導電膜により形成
されており、この画素電極3の縁部に前記TFT4のソ
ース電極10が接続されている。
The plurality of pixel electrodes 3 are formed of a transparent conductive film such as an ITO film on the gate insulating film 6, and the source electrode 10 of the TFT 4 is connected to the edge of the pixel electrode 3. Has been done.

【0028】また、前記後側基板1の内面には、図1,
図6および図9に示したように、前記シール材27によ
るシール部の各角部の外側にそれぞれ形成された複数の
対向電極接続用クロス電極14が設けられており、これ
らのクロス電極14は、後側基板1の基板面に、前記ゲ
ート配線12と同じ金属膜(アルミニウム系合金膜から
なるゲート配線12と同じ膜厚の金属膜)により形成さ
れている。
Further, on the inner surface of the rear substrate 1, as shown in FIG.
As shown in FIGS. 6 and 9, there are provided a plurality of counter electrode connecting cross electrodes 14 formed outside the respective corners of the sealing portion formed by the sealing material 27. On the substrate surface of the rear substrate 1, the same metal film as the gate wiring 12 (a metal film made of an aluminum alloy film and having the same thickness as the gate wiring 12) is formed.

【0029】なお、図では省略しているが、前記後側基
板1のドライバ搭載部1a,1bには、その縁部に形成
された複数の外部回路接続用端子と、これらの外部回路
接続用端子と前記ドライバ搭載部1a,1bに搭載され
る図示しないゲートドライバおよびドレインドライバの
複数の入力端子とをそれぞれ接続する複数の配線とが設
けられており、これらの配線のうち、外部回路の基準電
位に接続される配線が、前記後側基板1の内面に前記シ
ール材27の外周に沿わせて形成された図示しない基準
電位配線に接続されている。
Although not shown in the drawing, the driver mounting portions 1a and 1b of the rear substrate 1 are provided with a plurality of external circuit connecting terminals formed on the edges thereof and these external circuit connecting terminals. A plurality of wirings for connecting the terminals and a plurality of input terminals of a gate driver and a drain driver (not shown) mounted on the driver mounting portions 1a and 1b are provided, and among these wirings, a reference of an external circuit is provided. The wiring connected to the potential is connected to a reference potential wiring (not shown) formed on the inner surface of the rear substrate 1 along the outer periphery of the sealing material 27.

【0030】そして、前記シール材27の各角部の外側
にそれぞれ設けられた前記複数のクロス電極14は、こ
れらのクロス電極14から導出されたリード部14aを
介して前記基準電位配線に接続されている。
The plurality of cross electrodes 14 provided outside the respective corners of the sealing material 27 are connected to the reference potential wiring via the lead portions 14a led from the cross electrodes 14. ing.

【0031】さらに、前記後側基板1の内面には、前記
複数の画素電極3にそれぞれ対応する部分に開口が形成
されたオーバーコート絶縁膜15が基板全体にわたって
設けられており、前記複数のTFT4と複数のドレイン
配線13は、前記オーバーコート絶縁膜15により覆わ
れている。
Further, on the inner surface of the rear substrate 1, an overcoat insulating film 15 having openings formed in portions corresponding to the plurality of pixel electrodes 3 is provided over the entire substrate, and the plurality of TFTs 4 are provided. The drain wirings 13 are covered with the overcoat insulating film 15.

【0032】なお、前記複数のドレイン配線13のドラ
イバ搭載部1bに導出された端部は、前記オーバーコー
ト絶縁膜15に開口を設けることにより露出されてお
り、前記複数のゲート配線12のドライバ搭載部1aに
導出された端部と、前記クロス電極14は、前記オーバ
ーコート絶縁膜15と前記ゲート絶縁膜6とに開口を設
けることにより露出されている。
The ends of the plurality of drain wirings 13 led out to the driver mounting portion 1b are exposed by forming an opening in the overcoat insulating film 15, and the driver mounting of the plurality of gate wirings 12 is performed. The end portion led out to the portion 1a and the cross electrode 14 are exposed by providing openings in the overcoat insulating film 15 and the gate insulating film 6.

【0033】そして、前記後側基板1の最も内面の前記
シール材27により囲まれた領域には、前記表示エリア
Aの全域にわたって、ポリイミド等からなる配向膜16
が設けられている。
Then, in the region surrounded by the sealing material 27 on the innermost surface of the rear substrate 1, the alignment film 16 made of polyimide or the like is provided over the entire display area A.
Is provided.

【0034】一方、前側基板2の内面には、図3,図4
および図7〜図9に示したように、前記複数の画素電極
3の間の領域に対応する遮光膜17が設けられており、
この遮光膜17の上に、前記複数の画素電極3と対向す
る対向電極18が設けられている。
On the other hand, the inner surface of the front substrate 2 has a structure shown in FIGS.
Further, as shown in FIGS. 7 to 9, the light shielding film 17 corresponding to the region between the plurality of pixel electrodes 3 is provided,
A counter electrode 18 facing the plurality of pixel electrodes 3 is provided on the light shielding film 17.

【0035】前記遮光膜17は、前記複数の画素電極3
と対応する領域にそれぞれ開口が設けられた格子状膜で
あり、図では単層膜として示しているが、この遮光膜1
7は、前側基板2の基板面に形成された酸化クロム膜
と、その上に形成されたクロム膜とからなっている。
The light shielding film 17 is formed by the plurality of pixel electrodes 3
The light-shielding film 1 is a lattice-like film having openings in regions corresponding to
Reference numeral 7 is a chromium oxide film formed on the substrate surface of the front substrate 2 and a chromium film formed thereon.

【0036】前記対向電極18は、ITO膜等の透明導
電膜からなる一枚膜状の電極であり、この対向電極18
と前記遮光膜17は、その周縁部が前記シール材27に
対応する外形に形成されている。
The counter electrode 18 is a single film electrode made of a transparent conductive film such as an ITO film.
The light-shielding film 17 has a peripheral portion formed in an outer shape corresponding to the sealing material 27.

【0037】そして、前記対向電極18の各角部には、
図6および図9に示したように、前記シール材27によ
るシール部の外側に延出して前記複数のクロス電極14
にそれぞれ対応するクロス電極接続部18aが一体に形
成されている。
At each corner of the counter electrode 18,
As shown in FIG. 6 and FIG. 9, the plurality of cross electrodes 14 extend outside the sealing portion formed by the sealing material 27.
The cross electrode connecting portions 18a corresponding to the above are integrally formed.

【0038】この対向電極18のクロス電極接続部18
aは、前側基板1の内面に、前記クロス電極14に対向
させて、後述する柱状スペーサ21,22により規定さ
れる一対の基板1,2の間隔(基板面間の間隔)d
応じた所定の膜厚に形成された下地膜19の上に形成さ
れている。
The cross electrode connecting portion 18 of the counter electrode 18
a corresponds to the distance d 0 between the pair of substrates 1 and 2 (distance between the substrate surfaces) defined by columnar spacers 21 and 22 to be described later on the inner surface of the front substrate 1 facing the cross electrode 14. It is formed on the base film 19 having a predetermined film thickness.

【0039】前記下地膜19は、前側基板2の内面に前
記遮光膜17を形成した後、前記前側基板2の内面に、
例えばフォトレジストからなる樹脂材料を、スピンコー
ト法により、後述する柱状スペーサ21,22により規
定される基板間隔dに応じた所定の膜厚に塗布し、そ
の樹脂膜をフォトグラフィ法によりパターニングするこ
とにより形成されており、前記対向電極18は、前記下
地膜19を形成した後、前記前側基板2の内面に、IT
O膜等の透明導電膜を、前記対向電極18およびそのク
ロス電極接続部18aの形状に対応した開口を有するマ
スクを用いてスパッタ装置により被着させることにより
形成されている。
The base film 19 is formed on the inner surface of the front substrate 2 after the light shielding film 17 is formed on the inner surface of the front substrate 2.
For example, a resin material made of photoresist is applied by a spin coating method to a predetermined film thickness according to a substrate distance d 0 defined by columnar spacers 21 and 22 described later, and the resin film is patterned by a photography method. The counter electrode 18 is formed on the inner surface of the front substrate 2 after the base film 19 is formed.
It is formed by depositing a transparent conductive film such as an O film by a sputtering device using a mask having openings corresponding to the shapes of the counter electrode 18 and the cross electrode connection portion 18a thereof.

【0040】そして、前記前基板2の最も内面の前記シ
ール材27により囲まれた領域には、前記表示エリアA
の全域にわたって、ポリイミド等からなる配向膜20が
設けられている。
The display area A is provided in the innermost area of the front substrate 2 surrounded by the sealing material 27.
An alignment film 20 made of polyimide or the like is provided over the entire area.

【0041】また、前記一対の基板1,2のいずれか一
方、例えば前側基板2の内面には、前記表示エリアA内
に所定のピッチで形成された複数の柱状スペーサ21
と、前記シール材27によるシール部の全域に分布させ
て形成された複数の柱状スペーサ22とが設けられてい
る。以下、前記表示エリアA内の複数の柱状スペーサ2
1をエリア内スペーサと言い、前記シール部の複数の柱
状スペーサ22をシール部スペーサと言う。
Further, on one of the pair of substrates 1 and 2, for example, the inner surface of the front substrate 2, a plurality of columnar spacers 21 formed in the display area A at a predetermined pitch.
And a plurality of columnar spacers 22 formed so as to be distributed over the entire sealing portion formed by the sealing material 27. Hereinafter, the plurality of columnar spacers 2 in the display area A will be described.
1 is called an intra-area spacer, and the plurality of columnar spacers 22 of the seal part are called seal part spacers.

【0042】前記複数のエリア内スペーサ21は、図2
に示したように、後側基板1の表示エリアAに設けられ
た複数のTFT4の側方に、複数のゲート配線12にそ
れぞれ対応させて、TFT4の配列ピッチと同じピッチ
で設けられている。
The plurality of in-area spacers 21 are shown in FIG.
As shown in FIG. 5, the TFTs 4 are provided on the sides of the plurality of TFTs 4 provided in the display area A of the rear substrate 1 at the same pitch as the arrangement pitch of the TFTs 4 corresponding to the plurality of gate wirings 12, respectively.

【0043】また、前記複数のシール部スペーサ22
は、図5および図6に示したように、前記シール部のう
ち、複数のゲート配線12およびドレイン配線13が通
っている部分にそれぞれ前記配線12,13の長さ方向
に沿わせて前記TFT4の配列ピッチと同程度の間隔で
設けられるとともに、前記ゲート配線12およびドレイ
ン配線13が通っている部分以外の領域に、その全域に
わたって、前記シール部の幅方向と周方向とにそれぞれ
前記TFT4の配列ピッチと同程度の間隔で分布させて
設けられている。
The plurality of seal portion spacers 22 are also provided.
As shown in FIGS. 5 and 6, the TFT 4 is provided along the length direction of the wirings 12 and 13 in the portion of the seal portion where the plurality of gate wirings 12 and drain wirings 13 pass. Of the TFTs 4 in the width direction and the circumferential direction of the seal portion in the region other than the region through which the gate wiring 12 and the drain wiring 13 pass, respectively. It is provided so as to be distributed at intervals similar to the array pitch.

【0044】なお、前記シール材27は、図1および図
6に示したように、その各角部の外側にそれぞれ、前記
クロス電極14の両側に延出する突出部27aを一体に
形成するとともに、前記ドライバ搭載部1a,1bに対
応しない辺部、例えば左側の辺部に、その辺部を部分的
に欠落させて液晶注入口28とした形状に形成されてお
り、前記複数のシール部スペーサ22は、前記シール材
27の前記突出部27aと液晶注入口28とを除く部分
に、その全域に分布させて設けられている。
As shown in FIGS. 1 and 6, the sealing material 27 is integrally formed with protrusions 27a extending to both sides of the cross electrode 14 on the outside of each corner. The plurality of seal spacers are formed on a side portion that does not correspond to the driver mounting portions 1a and 1b, for example, on the left side portion, so that the side portion is partially cut off to form the liquid crystal injection port 28. 22 are provided in a portion of the sealing material 27 excluding the projecting portion 27a and the liquid crystal injection port 28 so as to be distributed over the entire area.

【0045】前記複数のエリア内スペーサ21と前記複
数のシール部スペーサ22は、いずれも、前側基板2の
内面に遮光膜17の上に重ねて設けられた対向電極18
の上に、液晶層厚(画素電極3と対向電極18とが互い
に対向する画素部の液晶層厚)dを所定の値にするため
に必要な基板間隔dに応じて、同じ高さに形成されて
いる。
The plurality of in-area spacers 21 and the plurality of seal spacers 22 are both opposed electrodes 18 provided on the inner surface of the front substrate 2 so as to overlap with each other on the light shielding film 17.
In addition, the liquid crystal layer thickness (the liquid crystal layer thickness of the pixel portion where the pixel electrode 3 and the counter electrode 18 face each other) d has the same height according to the substrate spacing d 0 required to have a predetermined value. Has been formed.

【0046】これらのスペーサ21,22は、前記前側
基板2の内面に前記遮光膜17と対向電極18とを形成
した後、この前側基板2の内面上に、例えばフォトレジ
ストからなる樹脂材料を、スピンコート法により、前記
スペーサ21,22の高さに応じた膜厚に塗布し、その
樹脂膜をフォトグラフィ法によりパターニングすること
により形成されている。
These spacers 21 and 22 are formed by forming the light shielding film 17 and the counter electrode 18 on the inner surface of the front substrate 2 and then forming a resin material such as a photoresist on the inner surface of the front substrate 2. It is formed by applying a film thickness according to the height of the spacers 21 and 22 by spin coating and patterning the resin film by photography.

【0047】なお、前記前側基板2の最も内面の前記配
向膜20は、前記スペーサ21,22の形成後に、前記
表示エリアAの全域にわたって形成されており、したが
って、前記エリア内スペーサ21とシール部スペーサ2
2のうち、エリア内スペーサ21は、前記配向膜20に
より覆われている。
The alignment film 20 on the innermost surface of the front substrate 2 is formed over the entire display area A after the spacers 21 and 22 are formed. Therefore, the spacer 21 in the area and the seal portion are formed. Spacer 2
Of the two, the intra-area spacer 21 is covered with the alignment film 20.

【0048】また、前記エリア内スペーサ21とシール
部スペーサ22が形成された前側基板2とは反対側の基
板である後側基板1の内面には、図1,図2,図5およ
び図6に示したように、前記表示エリアA内に、前記複
数のエリア内スペーサ21にそれぞれ対応する複数のエ
リア内スペーサ支持部23が形成されるとともに、前記
シール部に、前記複数のシール部スペーサ22のうちの
ゲート配線12およびドレイン配線13が通っている部
分のシール部スペーサ22に対応するシール部スペーサ
支持部24,25と、他の部分のシール部スペーサ22
に対応するシール部スペーサ支持部26とが、前記エリ
ア内スペーサ支持部23と同じ高さに形成されている。
1, FIG. 2, FIG. 6 and FIG. 6 are formed on the inner surface of the rear substrate 1, which is the substrate opposite to the front substrate 2 on which the in-area spacer 21 and the seal spacer 22 are formed. As shown in FIG. 5, a plurality of intra-area spacer support portions 23 corresponding to the plurality of intra-area spacers 21 are formed in the display area A, and the plurality of seal portion spacers 22 are provided in the seal portion. Of the seal portion spacer support portions 24 and 25 corresponding to the seal portion spacer 22 of the portion through which the gate wiring 12 and the drain wiring 13 pass, and the seal portion spacer 22 of the other portion.
The seal part spacer support part 26 corresponding to the above is formed at the same height as the in-area spacer support part 23.

【0049】なお、前記複数のシール部スペーサ22の
うち、ゲート配線12およびドレイン配線13が通って
いる部分以外のシール部スペーサ22に対応するシール
部スペーサ支持部26は、上述したように2つの配線群
に分けてドライバ搭載部1aに導出された複数のゲート
配線12の前記2つの配線群の間の部分と、2つの配線
群に分けてドライバ搭載部1bに導出された複数のドレ
イン配線12の前記2つの配線群の間の部分と、前記ゲ
ート配線12の導出領域Bとドレイン配線13の導出領
域Cとの間の部分と、前記液晶注入口28の一側縁から
前記ゲート配線12の導出領域Bの近傍にわたる部分
と、前記液晶注入口28の他側縁から前記ドレイン配線
13の導出領域Cの近傍にわたる部分とに形成されてい
る。
Of the plurality of seal part spacers 22, the seal part spacer support parts 26 corresponding to the seal part spacers 22 other than the parts through which the gate wiring 12 and the drain wiring 13 pass are two as described above. Portions between the two wiring groups of the plurality of gate wirings 12 which are divided into wiring groups and are led to the driver mounting portion 1a, and a plurality of drain wirings 12 which are divided into two wiring groups and are led to the driver mounting portion 1b. Between the two wiring groups, the leading area B of the gate wiring 12 and the leading area C of the drain wiring 13, and one side edge of the liquid crystal injection port 28 to the gate wiring 12 It is formed in a portion extending in the vicinity of the lead-out region B and in a portion extending from the other side edge of the liquid crystal injection port 28 in the vicinity of the lead-out region C of the drain wiring 13.

【0050】前記複数のエリア内スペーサ支持部23
は、図4に示したように、前記ゲート配線12の前記エ
リア内スペーサ21に対応する部分と、このゲート配線
12を覆うゲート絶縁膜6と、前記ゲート絶縁膜6の上
に、前記ゲート配線12のエリア内スペーサ21に対応
する部分に対応させて前記ドレイン配線13と同じ金属
膜(クロム膜とその上に形成されたアルミニウム系合金
膜との積層膜とからなるドレイン配線13と同じ膜厚の
金属膜)により形成された疑似電極13aと、前記オー
バーコート絶縁膜15とにより形成されている。
The plurality of in-area spacer support portions 23
4, as shown in FIG. 4, a portion of the gate wiring 12 corresponding to the intra-area spacer 21, a gate insulating film 6 covering the gate wiring 12, and the gate wiring on the gate insulating film 6. The same metal film as the drain wiring 13 (corresponding to the portion corresponding to the in-area spacer 21 of 12) and the same film thickness as the drain wiring 13 made of a laminated film of a chromium film and an aluminum-based alloy film formed thereon. Of the overcoat insulating film 15 and the pseudo electrode 13a formed of the above metal film).

【0051】また、前記ゲート配線12が通っている部
分のシール部スペーサ22に対応するシール部スペーサ
支持部24は、図7に示したように、前記ゲート配線1
2のシール部を通る部分と、前記ゲート絶縁膜6と、前
記ゲート絶縁膜6の上に、前記ゲート配線12のシール
部を通る部分に対応させて前記ドレイン配線13と同じ
金属膜により形成された疑似電極13bと、前記オーバ
ーコート絶縁膜15とにより形成されている。
Further, the seal portion spacer supporting portion 24 corresponding to the seal portion spacer 22 in the portion through which the gate wiring 12 passes is provided with the gate wiring 1 as shown in FIG.
2 is formed of the same metal film as the drain wiring 13 corresponding to the portion of the gate wiring 12 passing through the sealing portion, the gate insulating film 6 and the portion of the gate insulating film 6 passing through the sealing portion. The pseudo electrode 13b and the overcoat insulating film 15 are formed.

【0052】なお、このシール部スペーサ支持部24の
疑似電極13bは、基板面との段差を小さくするために
極く薄い膜厚に形成された前記ゲート配線12のドライ
バ搭載部1aに導出された端部の抵抗を小さくするため
に、前記ゲート配線12のシール部を通る部分からドラ
イバ搭載部1aに導出された部分にその全長にわたって
形成され、前記ゲート絶縁膜6に設けられた開口内に露
出している前記ゲート配線12の導出端部に積層されて
いる。
The pseudo electrode 13b of the seal portion spacer support portion 24 is led out to the driver mounting portion 1a of the gate wiring 12 formed to have an extremely thin film thickness in order to reduce the step difference from the substrate surface. In order to reduce the resistance of the end portion, the gate wiring 12 is formed over the entire length thereof in a portion extending from the portion passing through the seal portion to the driver mounting portion 1a and exposed in the opening provided in the gate insulating film 6. The gate wiring 12 is laminated on the leading end portion of the gate wiring 12.

【0053】また、前記ドレイン配線13が通っている
部分のシール部スペーサ22に対応するシール部スペー
サ支持部25は、図8に示したように、後側基板1の基
板面に、前記ドレイン配線13のシール部を通る部分に
対応させて前記ゲート配線12と同じ金属膜(アルミニ
ウム系合金膜からなるゲート配線12と同じ膜厚の金属
膜)により形成された疑似電極12aと、前記ゲート絶
縁膜6と、前記ドレイン配線13のシール部を通る部分
と、前記オーバーコート絶縁膜15とにより形成されて
いる。
Further, as shown in FIG. 8, the seal portion spacer supporting portion 25 corresponding to the seal portion spacer 22 in the portion through which the drain wiring 13 passes is formed on the substrate surface of the rear substrate 1 by the drain wiring. A pseudo electrode 12a formed of the same metal film as the gate wiring 12 (a metal film having the same film thickness as the gate wiring 12 made of an aluminum alloy film) corresponding to the portion passing through the seal portion of 13, and the gate insulating film. 6, the portion passing through the seal portion of the drain wiring 13, and the overcoat insulating film 15.

【0054】さらに、前記ゲート配線12およびドレイ
ン配線13が通っている部分以外のシール部スペーサ2
2に対応するシール部スペーサ支持部26は、図9に示
したように、後側基板1の基板面に前記ゲート配線12
と同じ金属膜により形成された疑似電極12bと、前記
ゲート絶縁膜6と、前記ゲート絶縁膜6の上に前記ドレ
イン配線13と同じ金属膜により形成された疑似電極1
3cと、前記オーバーコート絶縁膜15とにより形成さ
れている。
Further, the seal portion spacer 2 other than the portion through which the gate wiring 12 and the drain wiring 13 pass
As shown in FIG. 9, the seal portion spacer supporting portion 26 corresponding to No. 2 corresponds to the gate wiring 12 on the substrate surface of the rear substrate 1.
Pseudo electrode 12b formed of the same metal film as the above, the gate insulating film 6, and the pseudo electrode 1 formed of the same metal film as the drain wiring 13 on the gate insulating film 6
3c and the overcoat insulating film 15 are formed.

【0055】すなわち、前記エリア内スペーサ支持部2
3とシール部スペーサ支持部24,25,26は、いず
れも、ゲート配線12またはそれと同じ金属膜により形
成された疑似電極12a,12bと、ゲート絶縁膜6
と、ドレイン配線13またはそれと同じ金属膜により形
成された疑似電極13a,13b,13cと、オーバー
コート絶縁膜15との積層膜からなっており、したがっ
て、前記エリア内スペーサ支持部23とシール部スペー
サ支持部24,25,26の高さは同じある。
That is, the in-area spacer support portion 2
3 and the seal portion spacer support portions 24, 25, 26 are all provided with the gate wiring 12 or pseudo electrodes 12a, 12b formed of the same metal film as the gate wiring 12 and the gate insulating film 6
And a dummy film 13a, 13b, 13c formed of the drain wiring 13 or the same metal film as the drain wiring 13, and an overcoat insulating film 15. Therefore, the in-area spacer support portion 23 and the seal portion spacer are formed. The heights of the support portions 24, 25, 26 are the same.

【0056】そして、前記一対の基板1,2は、前側基
板2の内面の対向電極18の上に同じ高さに形成された
前記複数のエリア内スペーサ21およびシール部スペー
サ22を、後側基板1の内面に同じ高さに形成された前
記エリア内スペーサ支持部23およびシール部スペーサ
支持部24,25,26にそれぞれ当接させることによ
り、これらのスペーサ21,22により基板間隔d
規定されるとともに、前記対向電極18から前記シール
部の外側に延出され、前記前側基板1の内面に前記スペ
ーサ21,22により規定される基板間隔dに応じた
膜厚に形成された下地膜19の上に形成されたクロス電
極接続部18aを、後側基板1の内面に設けられたクロ
ス電極14に直接接触させることにより、前記対向電極
18のクロス電極接続部18aを前記クロス電極14に
電気的に接続した状態で、前記シール材27を介して接
合されている。
The pair of substrates 1 and 2 include a plurality of in-area spacers 21 and seal portion spacers 22 formed at the same height on the counter electrode 18 on the inner surface of the front substrate 2, and the rear substrate. These spacers 21 and 22 define the substrate spacing d 0 by contacting the in-area spacer support portion 23 and the seal portion spacer support portions 24, 25, and 26, which are formed at the same height on the inner surface of 1, respectively. And a base film formed on the inner surface of the front substrate 1 to extend to the outside of the seal portion from the counter electrode 18 and have a film thickness corresponding to the substrate distance d 0 defined by the spacers 21 and 22. By directly contacting the cross electrode connecting portion 18a formed on the counter electrode 19 with the cross electrode 14 provided on the inner surface of the rear substrate 1, the cross electrode connecting portion 18a of the counter electrode 18 is electrically connected. The connecting portion 18a in a state of being connected the to the cross electrode 14 electrically, are joined via the sealing member 27.

【0057】この液晶表示素子は、一方の基板、例えば
後側基板1の内面に、スクリーン印刷法により前記シー
ル材27を印刷し、一対の基板1,2を重ね合わせて加
圧することにより、前側基板2の内面に形成された複数
のエリア内スペーサ21およびシール部スペーサ22
を、後側基板1の内面のエリア内スペーサ支持部23お
よびシール部スペーサ支持部24,25,26にそれぞ
れ当接させるとともに、前記対向電極18のクロス電極
接続部18aを後側基板1の内面に設けられたクロス電
極14に直接接触させ、その状態で前記シール材27を
硬化させることにより前記一対の基板1,2を前記シー
ル材27を介して接合し、その後、前記一対の基板1,
2間の前記シール材27により囲まれた領域に液晶注入
口28から真空注入法により液晶を注入して液晶層30
を形成し、前記液晶注入口28を封止樹脂29により封
止することにより製造される。
In this liquid crystal display element, the sealing material 27 is printed on the inner surface of one of the substrates, for example, the rear substrate 1, by a screen printing method, and the pair of substrates 1 and 2 are superposed and pressed, thereby A plurality of area spacers 21 and seal portion spacers 22 formed on the inner surface of the substrate 2
Are brought into contact with the in-area spacer support portion 23 and the seal portion spacer support portions 24, 25, 26 on the inner surface of the rear substrate 1, respectively, and the cross electrode connection portion 18a of the counter electrode 18 is attached to the inner surface of the rear substrate 1. Is directly contacted with the cross electrode 14 and the sealing material 27 is cured in this state to bond the pair of substrates 1 and 2 via the sealing material 27, and then, the pair of substrates 1 and 1.
Liquid crystal is injected from a liquid crystal injection port 28 into a region surrounded by the sealing material 27 between the two liquid crystal layers 30 by a vacuum injection method.
And the liquid crystal injection port 28 is sealed with a sealing resin 29.

【0058】なお、この実施例では、前記シール材27
に、前記クロス電極14の両側の領域に延出する突出部
27aを形成しているため、前記一対の基板1,2は、
前記クロス電極14と対向電極18のクロス電極接続部
18aとの接触部の両側においても前記シール材27の
突出部27aを介して接合されている。
In this embodiment, the sealing material 27 is used.
In addition, since the protrusions 27a extending to the regions on both sides of the cross electrode 14 are formed, the pair of substrates 1 and 2 are
Both sides of the contact portion between the cross electrode 14 and the cross electrode connecting portion 18a of the counter electrode 18 are also joined to each other via the protruding portion 27a of the sealing material 27.

【0059】この実施例の液晶表示素子は、例えば、前
記液晶層30の液晶分子を分子長軸を一方向に揃えてホ
モジニアス配向させたホモジニアス配向型液晶表示素子
であり、前記一対の基板1,2の外面にそれぞれ偏光板
を配置し、いずれか一方の基板とその基板側の前記偏光
板との間に、表示のコントラストを高くするとともに視
野角を広くするための位相板を配置して構成される。
The liquid crystal display device of this embodiment is, for example, a homogeneous alignment type liquid crystal display device in which the liquid crystal molecules of the liquid crystal layer 30 are aligned in a uniform direction with the major axes of the molecules aligned in one direction. Polarization plates are arranged on the outer surfaces of the second and the phase plates for increasing the display contrast and widening the viewing angle, respectively, between one of the substrates and the polarizing plate on the side of the substrate. To be done.

【0060】この液晶表示素子によれば、前側基板2の
内面に設けられた対向電極27のクロス電極接続部27
aを、前記前側基板2の内面に前記エリア内スペーサ2
1およびシール部スペーサ22により規定される基板間
隔dに応じた膜厚に形成された下地膜19の上に形成
し、このクロス電極接続部27aを、後側基板1の内面
に設けられたクロス電極14に直接接触させているた
め、従来の液晶表示素子のように一対の基板の間隔がク
ロス材中の導電性粒子の径により制約されることは無
い。
According to this liquid crystal display element, the cross electrode connecting portion 27 of the counter electrode 27 provided on the inner surface of the front substrate 2 is provided.
a on the inner surface of the front substrate 2 and the spacers 2 in the area.
1 and the seal portion spacer 22 formed on the base film 19 having a film thickness corresponding to the substrate distance d 0 defined, and the cross electrode connection portion 27a was provided on the inner surface of the rear substrate 1. Since the cloth electrode is in direct contact with the cloth electrode 14, the distance between the pair of substrates is not restricted by the diameter of the conductive particles in the cloth material unlike the conventional liquid crystal display element.

【0061】そして、前記下地膜19は、上述したよう
に、前側基板2の内面に樹脂材料を塗布し、その樹脂膜
をパターニングすることにより形成されるため、前記樹
脂材料の塗布厚を制御することにより、前記下地膜19
を任意の膜厚に形成することができ、したがって、前記
基板間隔dを狭くして液晶層厚dを小さくする場合で
も、その基板間隔dに応じた膜厚に前記下地膜19を
形成し、この下地膜19の上に形成された前記クロス電
極接続部27aを前記クロス電極14に直接接触させる
ことができる。
Since the base film 19 is formed by applying a resin material to the inner surface of the front substrate 2 and patterning the resin film as described above, the application thickness of the resin material is controlled. As a result, the base film 19
Can be formed to an arbitrary film thickness. Therefore, even when the substrate distance d 0 is narrowed to reduce the liquid crystal layer thickness d, the base film 19 is formed to a film thickness corresponding to the substrate distance d 0. However, the cross electrode connection portion 27 a formed on the base film 19 can be brought into direct contact with the cross electrode 14.

【0062】そのため、この液晶表示素子によれば、前
記基板間隔dを狭くし、液晶層厚dを小さくて応答速
度を速くすることができる。
Therefore, according to this liquid crystal display device, it is possible to narrow the substrate distance d 0 and reduce the liquid crystal layer thickness d to increase the response speed.

【0063】前記液晶層厚dは、0.7μm〜2.2μ
mの範囲が好ましく、液晶層厚dがこの範囲であれば、
応答速度を充分速くするとともに、液晶層厚dが小さす
ぎないため、液晶表示素子のΔnd(液晶の屈折率異方
性Δnと液晶層厚dとの積)の値を所定の値にするため
の適切な液晶材料の選択や、液晶表示素子の製造が容易
である。
The liquid crystal layer thickness d is 0.7 μm to 2.2 μm.
The range of m is preferable, and if the liquid crystal layer thickness d is in this range,
In order to make the response speed sufficiently fast, and because the liquid crystal layer thickness d is not too small, the value of Δnd (the product of the refractive index anisotropy Δn of the liquid crystal and the liquid crystal layer thickness d) of the liquid crystal display element is set to a predetermined value. It is easy to select an appropriate liquid crystal material and to manufacture a liquid crystal display device.

【0064】また、この実施例では、前記シール材27
に、前記クロス電極14の両側の領域に延出する突出部
27aを形成し、前記一対の基板1,2を、前記クロス
電極14と対向電極18のクロス電極接続部18aとの
接触部の両側においても前記シール材27の突出部27
aを介して接合しているため、前記クロス電極14と対
向電極18のクロス電極接続部18aとを確実に接触さ
せることができる。
In this embodiment, the sealing material 27 is also used.
And a pair of substrates 1 and 2 are formed on both sides of a contact portion between the cross electrode 14 and the cross electrode connecting portion 18a of the counter electrode 18. Also in the above, the protruding portion 27 of the sealing material 27
Since they are joined via a, the cross electrode 14 and the cross electrode connecting portion 18a of the counter electrode 18 can be surely brought into contact with each other.

【0065】さらに、この液晶表示素子においては、前
側基板2の内面に、表示エリアA内に所定のピッチで形
成された複数のエリア内柱状スペーサ21と、前記シー
ル材27によるシール部の全域に分布させて形成された
複数のシール部スペーサ22とを設け、これらのスペー
サ21,22により前記一対の基板1,2の間隔d
規定しているため、基板間隔dを、前記表示エリアA
から前記シール部にわたって均一にすることができる。
Further, in this liquid crystal display element, a plurality of area inner columnar spacers 21 formed at a predetermined pitch in the display area A on the inner surface of the front substrate 2 and the entire area of the sealing portion formed by the sealing material 27. A plurality of seal portion spacers 22 formed in a distributed manner are provided, and the spacing d 0 between the pair of substrates 1 and 2 is defined by these spacers 21 and 22. Therefore, the substrate spacing d 0 is set to the display area. A
Therefore, it can be made uniform over the sealing portion.

【0066】なお、この実施例では、前記エリア内スペ
ーサ21と、このエリア内スペーサ21に対応するエリ
ア内スペーサ支持部23はそれぞれ、一対の基板1,2
の最も内面のシール材27により囲まれた領域に表示エ
リアAの全域にわたって設けられた配向膜16,20に
より覆われているのに対し、前記シール部スペーサ22
と、このシール部スペーサ22に対応するシール部スペ
ーサ支持部24,25,26の上には前記配向膜16,
20が無いため、前記シール部スペーサ22により規定
される基板間隔は、前記エリア内スペーサ21により規
定される基板間隔よりも前記配向膜16,20の両方の
膜厚分だけ小さくなる。
In this embodiment, the intra-area spacer 21 and the intra-area spacer support portion 23 corresponding to the intra-area spacer 21 are respectively a pair of substrates 1 and 2.
While the innermost area surrounded by the seal material 27 is covered with the alignment films 16 and 20 provided over the entire display area A, the seal portion spacer 22 is provided.
The alignment film 16 and the alignment film 16 are provided on the seal part spacer support parts 24, 25 and 26 corresponding to the seal part spacer 22.
Since there is no 20, the substrate spacing defined by the seal spacer 22 is smaller than the substrate spacing defined by the in-area spacer 21 by the film thickness of both the alignment films 16 and 20.

【0067】しかし、前記配向膜16,20の膜厚はい
ずれも、0.05μm程度と極めて薄いため、前記シー
ル部スペーサ22により規定される基板間隔と、前記エ
リア内スペーサ21により規定される基板間隔との差は
0.1μm程度であり、この程度の差であれば、基板間
隔dが表示エリアAからシール部にわたって均一であ
ると見なすことができる。
However, since the film thicknesses of the alignment films 16 and 20 are both extremely thin, about 0.05 μm, the substrate spacing defined by the seal spacer 22 and the substrate spacing defined by the in-area spacer 21. The difference from the distance is about 0.1 μm, and with this difference, it can be considered that the substrate distance d 0 is uniform from the display area A to the seal portion.

【0068】しかも、この実施例では、前記エリア内ス
ペーサ21とシール部スペーサ22をそれぞれ、前側基
板2の内面に設けられた対向電極27の上に同じ高さに
形成し、後側基板2の内面に、前記エリア内スペーサ2
1とシール部スペーサ22とにそれぞれ対応させて同じ
高さのスペーサ支持部23,24,25,26を形成し
て、前記エリア内スペーサ21とシール部スペーサ22
をそれぞれ前記スペーサ支持部23,24,25,26
当接させているため、前記エリア内スペーサ21とシー
ル部スペーサ22とを同じ工程で形成するとともに、前
記スペーサ支持部23,24,25,26を同じ工程で
形成することができ、したがって製造コストを低減する
ことができる。
Moreover, in this embodiment, the in-area spacer 21 and the seal spacer 22 are formed at the same height on the counter electrode 27 provided on the inner surface of the front substrate 2, and the rear substrate 2 of the rear substrate 2 is formed. On the inner surface, the spacer 2 in the area
1 and the spacer spacer 22 are formed so as to correspond to the spacer spacers 23, 24, 25 and 26 having the same height, respectively, and the in-area spacer 21 and the seal spacer 22 are formed.
The spacer support portions 23, 24, 25, 26, respectively.
Since they are brought into contact with each other, the spacer 21 in the area and the spacer 22 of the seal portion can be formed in the same step, and the spacer support portions 23, 24, 25, 26 can be formed in the same step, so that the manufacturing cost can be reduced. Can be reduced.

【0069】この液晶表示素子において、前記ゲート配
線13の膜厚を0.23μm、ゲート絶縁膜6の膜厚を
0.25μm、画素電極3の膜厚を0.05μm、ドレ
イン配線13の膜厚を0.425μm、オーバーコート
絶縁膜15の膜厚を0.20μm、遮光膜17の膜厚を
0.17μm、対向電極18の膜厚を0.14μmと
し、配向膜16,20の膜厚をそれぞれ0.05μmと
すると、液晶層厚dを例えば1.5μmにするには、前
記基板間隔dを2.04μmにすればよい。
In this liquid crystal display element, the gate wiring 13 has a thickness of 0.23 μm, the gate insulating film 6 has a thickness of 0.25 μm, the pixel electrode 3 has a thickness of 0.05 μm, and the drain wiring 13 has a thickness. Is 0.425 μm, the film thickness of the overcoat insulating film 15 is 0.20 μm, the film thickness of the light shielding film 17 is 0.17 μm, the film thickness of the counter electrode 18 is 0.14 μm, and the film thicknesses of the alignment films 16 and 20 are If the liquid crystal layer thickness d is set to, for example, 1.5 μm, the substrate spacing d 0 may be set to 2.04 μm.

【0070】この実施例では、前側基板2の内面に設け
られた遮光膜17と対向電極18とを、その周縁部が前
記シール材27に対応する外形に形成し、前記対向電極
18の上に前記エリア内スペーサ21とシール部スペー
サ22を形成するとともに、前記エリア内スペーサ支持
部23とシール部スペーサ支持部24,25,26を、
ゲート配線12またはそれと同じ金属膜により形成され
た疑似電極12a,12bと、ゲート絶縁膜6と、ドレ
イン配線13またはそれと同じ金属膜により形成された
疑似電極13a,13b,13cと、オーバーコート絶
縁膜15との積層膜により形成しているため、基板間隔
を上記2.13μmに規定するためには、エリア内
スペーサ21とシール部スペーサ22を、0.525μ
mの高さに形成すればよい。
In this embodiment, the light-shielding film 17 and the counter electrode 18 provided on the inner surface of the front substrate 2 are formed so that their peripheral portions have an outer shape corresponding to the sealing material 27, and are formed on the counter electrode 18. The in-area spacer 21 and the seal part spacer 22 are formed, and the in-area spacer support part 23 and the seal part spacer support parts 24, 25, 26 are
Gate wiring 12 or pseudo electrodes 12a and 12b formed of the same metal film as that, gate insulating film 6, drain wiring 13 or pseudo electrodes 13a, 13b and 13c formed of the same metal film as that, and overcoat insulating film Since it is formed of a laminated film with No. 15, in order to regulate the substrate distance d 0 to 2.13 μm, the in-area spacer 21 and the seal part spacer 22 are 0.525 μm.
It may be formed at a height of m.

【0071】そして、この実施例では、前記クロス電極
14をゲート配線12と同じ金属膜により形成している
ため、上記のようにエリア内スペーサ21とシール部ス
ペーサ22を、0.525μmの高さに形成して基板間
隔dを2.04μmに規定する場合は、前記対向電極
27のクロス電極接続部27aの下地膜19を、1.6
7μmの膜厚に形成すればよく、前記下地膜19をこの
ような膜厚に形成することにより、前記対向電極27の
クロス電極接続部27aを前記クロス電極14に直接接
触させて電気的に接続することができる。
In this embodiment, since the cross electrode 14 is formed of the same metal film as the gate wiring 12, the intra-area spacer 21 and the seal portion spacer 22 have a height of 0.525 μm as described above. When the substrate spacing d 0 is defined to be 2.04 μm by forming the base film 19 of the cross electrode connecting portion 27a of the counter electrode 27,
It may be formed to a film thickness of 7 μm, and by forming the base film 19 in such a film thickness, the cross electrode connecting portion 27 a of the counter electrode 27 is brought into direct contact with the cross electrode 14 to be electrically connected. can do.

【0072】なお、上記実施例では、エリア内スペーサ
21とシール部スペーサ22を前側基板2の内面に設け
られた対向電極18の上に形成しているが、前記エリア
内スペーサ21とシール部スペーサ22を後側基板1の
内面に設けられたスペーサ支持部23,24,25,2
6の上に形成し、これらのスペーサ21,22を前側基
板2の内面に設けられた前記対向電極18に当接させて
基板間隔dを規定してもよい。
In the above embodiment, the in-area spacer 21 and the seal spacer 22 are formed on the counter electrode 18 provided on the inner surface of the front substrate 2. 22 is a spacer supporting portion 23, 24, 25, 2 provided on the inner surface of the rear substrate 1.
6, the spacers 21 and 22 may be brought into contact with the counter electrode 18 provided on the inner surface of the front substrate 2 to define the substrate distance d 0 .

【0073】また、上記実施例では、前記スペーサ支持
部23,24,25,26を、ゲート配線12またはそ
れと同じ金属膜により形成された疑似電極12a,12
bと、ゲート絶縁膜6と、ドレイン配線13またはそれ
と同じ金属膜により形成された疑似電極13a,13
b,13cと、オーバーコート絶縁膜15との積層膜に
より形成しているが、前記スペーサ支持部23,24,
25,26は、前記積層膜のうちの一部の膜を省略した
構造としてもよく、あるいは、基板内面に設けられた膜
に開口を形成することにより、基板面をスペーサ支持部
としてもよい。
Further, in the above embodiment, the spacer support portions 23, 24, 25 and 26 are replaced by the pseudo electrodes 12a and 12 formed of the gate wiring 12 or the same metal film as the gate wiring 12.
b, the gate insulating film 6, and the drain wiring 13 or the pseudo electrodes 13a and 13 formed of the same metal film as that.
It is formed of a laminated film of b, 13c and the overcoat insulating film 15, but the spacer supporting portions 23, 24,
25 and 26 may have a structure in which a part of the laminated film is omitted, or the substrate surface may be used as the spacer supporting portion by forming an opening in the film provided on the inner surface of the substrate.

【0074】さらに、上記実施例では、エリア内スペー
サ21を、ゲート配線12に対応させて設けているが、
エリア内スペーサ21は、TFT4に対応させて設けて
もよく、その場合は、前記TFT4を前記エリア内スペ
ーサ21に対応するエリア内スペーサ支持部とするとと
もに、シール部スペーサ22に対応するシール部スペー
サ支持部を、前記TFT4と同じ積層構造の積層膜によ
り形成すればよい。
Further, in the above embodiment, the intra-area spacer 21 is provided corresponding to the gate wiring 12,
The in-area spacer 21 may be provided so as to correspond to the TFT 4, and in that case, the TFT 4 serves as an in-area spacer support portion corresponding to the in-area spacer 21 and the seal spacer corresponding to the seal spacer 22. The supporting portion may be formed of a laminated film having the same laminated structure as the TFT 4.

【0075】また、上記実施例の液晶表示素子は、ホモ
ジニアス配向型液晶表示素子であるが、この発明は、液
晶分子をツイスト配向させたTN型液晶表示素子や、強
誘電性または反強誘電性液晶表示素子等にも適用するこ
とができ、また、フィールドシーケンシャル液晶表示装
置に限らず白黒画像を表示する液晶表示装置の液晶表示
素子にも適用することができる。
Further, the liquid crystal display element of the above-mentioned embodiment is a homogeneous alignment type liquid crystal display element, but the present invention is a TN type liquid crystal display element in which liquid crystal molecules are twist aligned, or a ferroelectric or antiferroelectric property. The present invention can be applied to a liquid crystal display device and the like, and can be applied not only to a field sequential liquid crystal display device but also to a liquid crystal display device of a liquid crystal display device that displays a monochrome image.

【0076】[0076]

【発明の効果】この発明の液晶表示素子は、表示エリア
を囲む枠状のシール材を介して接合され、前記シール材
により囲まれた領域に設けられた液晶層を挟んで対向す
る第1と第2の一対の基板のうち、第1の基板の内面
に、前記表示エリア内にマトリックス状に配列形成され
た複数の画素電極と、前記複数の画素電極にそれぞれ接
続された複数のTFTと、前記複数のTFTにゲート信
号を供給する複数のゲート配線と、前記複数のTFTに
データ信号を供給する複数のドレイン配線と、前記シー
ル材によるシール部の外側に形成された対向電極接続用
クロス電極とを設け、第2の基板の内面に、前記クロス
電極に対応するクロス電極接続部が形成された対向電極
を設けるとともに、前記対向電極のクロス電極接続部
を、前記第2の基板の内面に前記クロス電極に対応させ
て前記一対の基板の間隔に応じた膜厚に形成された下地
膜の上に形成し、このクロス電極接続部を前記クロス電
極に直接接触させたものであるため、液晶層厚を小さく
て応答速度を速くすることができるようにしたものであ
る。
According to the liquid crystal display element of the present invention, the first and second liquid crystal display elements are bonded to each other via a frame-shaped sealing material surrounding the display area and are opposed to each other with the liquid crystal layer provided in the area surrounded by the sealing material interposed therebetween. A plurality of pixel electrodes arrayed in a matrix in the display area, and a plurality of TFTs respectively connected to the plurality of pixel electrodes on the inner surface of the first substrate of the second pair of substrates; A plurality of gate wirings for supplying a gate signal to the plurality of TFTs, a plurality of drain wirings for supplying a data signal to the plurality of TFTs, and a counter electrode connecting cross electrode formed outside the sealing portion made of the sealing material. And a counter electrode having a cross electrode connecting portion corresponding to the cross electrode is provided on the inner surface of the second substrate, and the cross electrode connecting portion of the counter electrode is provided on the inner surface of the second substrate. Since the surface is formed on a base film having a film thickness corresponding to the distance between the pair of substrates corresponding to the cross electrodes, and the cross electrode connecting portion is brought into direct contact with the cross electrodes. The thickness of the liquid crystal layer is small so that the response speed can be increased.

【0077】この発明の液晶表示素子において、前記液
晶層厚は、0.7μm〜2.2μmの範囲が好ましく、
液晶層厚がこの範囲であれば、応答速度を充分速くする
とともに、液晶表示素子のΔndの値を所定の値にする
ための適切な液晶材料の選択や、液晶表示素子の製造が
容易である。
In the liquid crystal display device of the present invention, the liquid crystal layer thickness is preferably in the range of 0.7 μm to 2.2 μm,
When the thickness of the liquid crystal layer is within this range, it is easy to select an appropriate liquid crystal material for making the response value Δnd of the liquid crystal display element a predetermined value and to manufacture the liquid crystal display element, while making the response speed sufficiently high. .

【0078】また、この液晶表示素子においては、前記
シール材に、前記クロス電極の両側の領域に延出する突
出部を形成し、前記一対の基板を、前記クロス電極と対
向電極のクロス電極接続部との接触部の両側においても
前記シール材の突出部を介して接合するのが好ましく、
このようにすることにより、前記クロス電極と対向電極
のクロス電極接続部との確実に接触させることができ
る。
Further, in this liquid crystal display element, the sealing material is formed with protrusions extending to regions on both sides of the cross electrode, and the pair of substrates are connected to the cross electrode of the cross electrode and the counter electrode. It is preferable to join the both sides of the contact portion with the portion via the protruding portion of the sealing material,
By doing so, the cross electrode and the cross electrode connecting portion of the counter electrode can be surely brought into contact with each other.

【0079】さらに、この液晶表示素子においては、前
記第1と第2のいずれか一方の基板の内面に、表示エリ
ア内に所定のピッチで形成された複数の柱状スペーサ
と、シール部の全域に分布させて形成された複数の柱状
スペーサとを設け、これらの柱状スペーサにより前記一
対の基板の間隔を規定するのが好ましく、このようにす
ることにより、基板間隔を、前記表示エリアから前記シ
ール部にわたって均一にすることができる。
Further, in this liquid crystal display element, a plurality of columnar spacers formed at a predetermined pitch in the display area on the inner surface of either the first or second substrate and the entire seal portion are provided. It is preferable to provide a plurality of columnar spacers formed in a distributed manner, and to define the interval between the pair of substrates by these columnar spacers. By doing so, the substrate interval is changed from the display area to the seal portion. Can be made uniform.

【0080】その場合は、前記第1の基板の内面に、前
記表示エリア内の複数の柱状スペーサと前記シール部の
複数の柱状スペーサとにそれぞれ対応させて同じ高さの
スペーサ支持部を形成し、前記表示エリア内の複数の柱
状スペーサと前記シール部の複数の柱状スペーサをそれ
ぞれ、前記第2の基板の内面に設けられた対向電極と前
記スペーサ支持部の一方の上に形成し、他方に当接させ
るのが望ましく、このようにすることにより、前記表示
エリア内の複数の柱状スペーサと前記シール部の複数の
柱状スペーサとを同じ工程で形成するとともに、前記ス
ペーサ支持部を同じ工程で形成し、製造コストを低減す
ることができる。
In this case, spacer support portions of the same height are formed on the inner surface of the first substrate so as to correspond to the plurality of columnar spacers in the display area and the plurality of columnar spacers of the seal portion. A plurality of columnar spacers in the display area and a plurality of columnar spacers of the seal portion are formed on one of the counter electrode and the spacer support portion provided on the inner surface of the second substrate, and on the other. It is desirable to bring them into contact. By doing so, the plurality of columnar spacers in the display area and the plurality of columnar spacers of the seal portion are formed in the same step, and the spacer support portion is formed in the same step. However, the manufacturing cost can be reduced.

【図面の簡単な説明】[Brief description of drawings]

【図1】この発明の一実施例を示す液晶表示素子の平面
図。
FIG. 1 is a plan view of a liquid crystal display element showing an embodiment of the present invention.

【図2】前記液晶表示素子の第1の基板の一部分の配向
膜とオーバーコート絶縁膜とを省略した拡大平面図。
FIG. 2 is an enlarged plan view in which an alignment film and an overcoat insulating film of a part of the first substrate of the liquid crystal display device are omitted.

【図3】図2のIII―III線に沿う拡大断面図。FIG. 3 is an enlarged sectional view taken along line III-III in FIG.

【図4】図2のIV―IV線に沿う拡大断面図。FIG. 4 is an enlarged sectional view taken along line IV-IV in FIG.

【図5】図1のV部の拡大図。5 is an enlarged view of a V portion of FIG.

【図6】図1のVI部の拡大図。FIG. 6 is an enlarged view of a VI portion in FIG.

【図7】図1のVII―VII線に沿拡大断面図。7 is an enlarged sectional view taken along the line VII-VII in FIG.

【図8】図1のVIII―VIII線に沿う拡大断面図。FIG. 8 is an enlarged sectional view taken along the line VIII-VIII in FIG.

【図9】図1のIX―IX線に沿う拡大断面図。9 is an enlarged sectional view taken along the line IX-IX in FIG.

【符号の説明】[Explanation of symbols]

1,2…基板 A…表示エリア 3…画素電極 4…TFT 6…ゲート絶縁膜 12…ゲート配線 B…ゲート配線の導出領域 13…ドレイン配線 C…ドレイン配線の導出領域 14…クロス電極 15…オーバーコート絶縁膜 16,20…配向膜 17…遮光膜 18…対向電極 18a…クロス電極接続部 19…下地膜 21,22…柱状スペーサ 23,24,25,26…スペーサ支持部 27…シール材 27a…突出部 30…液晶層 1, 2 ... substrate A ... Display area 3 ... Pixel electrode 4 ... TFT 6 ... Gate insulating film 12 ... Gate wiring B: Gate wiring derivation area 13 ... Drain wiring C ... Drain wiring derivation area 14 ... Cross electrode 15 ... Overcoat insulating film 16, 20 ... Alignment film 17 ... Shading film 18 ... Counter electrode 18a ... Cross electrode connection part 19 ... Base film 21, 22 ... Columnar spacer 23, 24, 25, 26 ... Spacer supporting portion 27 ... Sealing material 27a ... Projection 30 ... Liquid crystal layer

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 FI テーマコート゛(参考) G09F 9/35 G09F 9/35 Fターム(参考) 2H089 HA15 LA02 LA04 LA09 LA10 QA16 SA01 2H092 GA31 GA33 GA35 GA37 GA38 GA39 GA40 GA42 GA44 GA46 JA24 JB13 JB21 JB23 JB24 JB31 JB32 JB33 NA01 NA05 NA21 PA03 5C094 AA02 AA13 AA43 BA03 BA43 CA19 DA07 DA14 DA15 DB04 EA02 EA04 EA07 EA10 EB02 EC03 FB12 FB15 ─────────────────────────────────────────────────── ─── Continuation of front page (51) Int.Cl. 7 Identification symbol FI theme coat (reference) G09F 9/35 G09F 9/35 F term (reference) 2H089 HA15 LA02 LA04 LA09 LA10 QA16 SA01 2H092 GA31 GA33 GA35 GA37 GA38 GA39 GA40 GA42 GA44 GA46 JA24 JB13 JB21 JB23 JB24 JB31 JB32 JB33 NA01 NA05 NA21 PA03 5C094 AA02 AA13 AA43 BA03 BA43 CA19 DA07 DA14 DA15 DB04 EA02 EA04 EA07 EA10 EB02 EC03 FB12 FB15

Claims (5)

【特許請求の範囲】[Claims] 【請求項1】表示エリアを囲む枠状のシール材を介して
接合され、前記シール材により囲まれた領域に設けられ
た液晶層を挟んで対向する第1と第2の一対の基板のう
ち、第1の基板の内面に、前記表示エリア内にマトリッ
クス状に配列形成された複数の画素電極と、前記複数の
画素電極にそれぞれ接続された複数の薄膜トランジスタ
と、前記複数の薄膜トランジスタにゲート信号を供給す
る複数のゲート配線と、前記複数の薄膜トランジスタに
データ信号を供給する複数のドレイン配線と、前記シー
ル材によるシール部の外側に形成された対向電極接続用
クロス電極が設けられ、第2の基板の内面に、前記クロ
ス電極に対応するクロス電極接続部が形成された対向電
極が設けられるとともに、前記対向電極のクロス電極接
続部が、前記第2の基板の内面に前記クロス電極に対応
させて前記一対の基板の間隔に応じた膜厚に形成された
下地膜の上に形成されており、このクロス電極接続部が
前記クロス電極に直接接触していることを特徴とする液
晶表示素子。
1. A pair of first and second substrates which are bonded to each other through a frame-shaped sealing material surrounding a display area and face each other with a liquid crystal layer provided in a region surrounded by the sealing material interposed therebetween. , A plurality of pixel electrodes arrayed in a matrix in the display area, a plurality of thin film transistors connected to the plurality of pixel electrodes, and a gate signal to the plurality of thin film transistors on the inner surface of the first substrate. A plurality of gate wirings to be supplied, a plurality of drain wirings to supply a data signal to the plurality of thin film transistors, and a counter electrode connecting cross electrode formed outside the sealing portion made of the sealing material are provided, and the second substrate is provided. A counter electrode having a cross electrode connecting portion corresponding to the cross electrode is provided on an inner surface of the counter electrode, and the cross electrode connecting portion of the counter electrode is the second electrode. The inner surface of the substrate is formed on a base film formed in a film thickness corresponding to the distance between the pair of substrates corresponding to the cross electrodes, and the cross electrode connecting portion directly contacts the cross electrodes. A liquid crystal display device characterized in that
【請求項2】液晶層厚が0.7μm〜2.2μmの範囲
であることを特徴とする請求項1に記載の液晶表示素
子。
2. The liquid crystal display element according to claim 1, wherein the liquid crystal layer thickness is in the range of 0.7 μm to 2.2 μm.
【請求項3】シール材に、クロス電極の両側に延出する
突出部が形成されており、一対の基板が、前記クロス電
極と対向電極のクロス電極接続部との接触部の両側にお
いても前記シール材の突出部を介して接合されているこ
とを特徴とする請求項1に記載の液晶表示素子。
3. A sealant is formed with protrusions extending to both sides of the cross electrode, and the pair of substrates are also provided on both sides of a contact portion between the cross electrode and a cross electrode connecting portion of a counter electrode. The liquid crystal display element according to claim 1, wherein the liquid crystal display element is bonded through a protruding portion of a sealing material.
【請求項4】第1と第2のいずれか一方の基板の内面
に、表示エリア内に所定のピッチで形成された複数の柱
状スペーサと、シール部の全域に分布させて形成された
複数の柱状スペーサとが設けられ、これらの柱状スペー
サにより前記一対の基板の間隔が規定されていることを
特徴とする請求項1〜3のいずれかに記載の液晶表示素
子。
4. A plurality of columnar spacers formed on the inner surface of one of the first and second substrates at a predetermined pitch in a display area, and a plurality of columnar spacers formed over the entire seal portion. The liquid crystal display element according to claim 1, wherein a columnar spacer is provided, and an interval between the pair of substrates is defined by the columnar spacer.
【請求項5】第1の基板の内面に、表示エリア内の複数
の柱状スペーサとシール部の複数の柱状スペーサとにそ
れぞれ対応させて同じ高さのスペーサ支持部が形成され
ており、前記表示エリア内の複数の柱状スペーサとシー
ル部の複数の柱状スペーサがそれぞれ、第2の基板の内
面に設けられた対向電極と前記スペーサ支持部の一方の
上に形成され、他方に当接していることを特徴とする請
求項4に記載の液晶表示素子。
5. A spacer supporting portion of the same height is formed on the inner surface of the first substrate so as to correspond to the plurality of columnar spacers in the display area and the plurality of columnar spacers of the seal portion, respectively. A plurality of columnar spacers in the area and a plurality of columnar spacers of the seal portion are respectively formed on one of the counter electrode provided on the inner surface of the second substrate and the spacer support portion and are in contact with the other. The liquid crystal display element according to claim 4, wherein
JP2001294679A 2001-09-26 2001-09-26 Liquid crystal display element Expired - Fee Related JP4135344B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001294679A JP4135344B2 (en) 2001-09-26 2001-09-26 Liquid crystal display element

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001294679A JP4135344B2 (en) 2001-09-26 2001-09-26 Liquid crystal display element

Publications (2)

Publication Number Publication Date
JP2003107510A true JP2003107510A (en) 2003-04-09
JP4135344B2 JP4135344B2 (en) 2008-08-20

Family

ID=19116246

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001294679A Expired - Fee Related JP4135344B2 (en) 2001-09-26 2001-09-26 Liquid crystal display element

Country Status (1)

Country Link
JP (1) JP4135344B2 (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006030614A (en) * 2004-07-16 2006-02-02 Sharp Corp Liquid crystal display device
JP2006030606A (en) * 2004-07-16 2006-02-02 Sanyo Electric Co Ltd Liquid crystal display panel
JP2009198667A (en) * 2008-02-20 2009-09-03 Toshiba Mobile Display Co Ltd Display element
JP2021001966A (en) * 2019-06-21 2021-01-07 セイコーエプソン株式会社 Electro-optical device, and electronic apparatus

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006030614A (en) * 2004-07-16 2006-02-02 Sharp Corp Liquid crystal display device
JP2006030606A (en) * 2004-07-16 2006-02-02 Sanyo Electric Co Ltd Liquid crystal display panel
JP4522177B2 (en) * 2004-07-16 2010-08-11 シャープ株式会社 Liquid crystal display
JP4626203B2 (en) * 2004-07-16 2011-02-02 セイコーエプソン株式会社 LCD panel
JP2009198667A (en) * 2008-02-20 2009-09-03 Toshiba Mobile Display Co Ltd Display element
JP2021001966A (en) * 2019-06-21 2021-01-07 セイコーエプソン株式会社 Electro-optical device, and electronic apparatus

Also Published As

Publication number Publication date
JP4135344B2 (en) 2008-08-20

Similar Documents

Publication Publication Date Title
JP3697173B2 (en) Liquid crystal device and electronic device
KR101031170B1 (en) Liquid crystal display device and process for manufacturing the same
JP4395612B2 (en) Liquid crystal display element
JP3174497B2 (en) Liquid crystal display
JPH1010582A (en) Liquid crystal display device and its manufacture
US7847891B2 (en) Liquid crystal display
US7038672B2 (en) Electro-optical device including a drive circuit
KR20050001942A (en) Mother glass substrate for liquid crystal display device
JP3399882B2 (en) Liquid crystal display
JP4092894B2 (en) Liquid crystal cell and assembly thereof
JP2003084292A (en) Liquid crystal device and electronic equipment
JPH1185057A (en) Color liquid crystal panel and its production
JP2003107510A (en) Liquid crystal display element
US20030020863A1 (en) Substrate assembly for electrooptical device, method for manufacturing substrate assembly for electrooptical device, electrooptical device, method for manufacturing electrooptical device, and electronic apparatus
JP2003107491A (en) Liquid crystal cell assembly
KR101218088B1 (en) Liquid crystal display device
JP2002350869A (en) Liquid crystal display element
JP4045950B2 (en) Liquid crystal element
JP4096520B2 (en) Liquid crystal display element
JP2001056480A (en) Electro-optic device and its production
JPH09197415A (en) Liquid crystal cell
JP2004093844A (en) Liquid crystal device, manufacturing method of liquid crystal device and electronic device
JP4962543B2 (en) Liquid crystal display element
JP2004271590A (en) Liquid crystal display element
JP2003248229A (en) Liquid crystal cell and assembly of liquid crystal cell

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050201

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070622

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070710

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070907

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20071106

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20071228

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20080212

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080411

A911 Transfer of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20080421

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080513

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080526

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110613

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110613

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120613

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120613

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130613

Year of fee payment: 5

LAPS Cancellation because of no payment of annual fees