JP2003101071A - Semiconductor light-emitting device - Google Patents

Semiconductor light-emitting device

Info

Publication number
JP2003101071A
JP2003101071A JP2001291833A JP2001291833A JP2003101071A JP 2003101071 A JP2003101071 A JP 2003101071A JP 2001291833 A JP2001291833 A JP 2001291833A JP 2001291833 A JP2001291833 A JP 2001291833A JP 2003101071 A JP2003101071 A JP 2003101071A
Authority
JP
Japan
Prior art keywords
layer
light emitting
emitting device
semiconductor light
surface electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2001291833A
Other languages
Japanese (ja)
Inventor
Taiichiro Konno
泰一郎 今野
Tsunehiro Unno
恒弘 海野
Kenji Shibata
憲治 柴田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Cable Ltd
Original Assignee
Hitachi Cable Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Cable Ltd filed Critical Hitachi Cable Ltd
Priority to JP2001291833A priority Critical patent/JP2003101071A/en
Publication of JP2003101071A publication Critical patent/JP2003101071A/en
Pending legal-status Critical Current

Links

Landscapes

  • Led Devices (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a high-luminance semiconductor light-emitting device having a small forward voltage, without the problems of peeling in a surface electrode due to dicing, wire bonding, or the like. SOLUTION: In the semiconductor light-emitting device, an emission section layer 12, made of an active layer 3, is sandwiched by a pair of clad layers 2 and 4, a transparent conductive layer 7 made of a metal oxide film, and a surface electrode 9 are formed on a first conductivity substrate 1 where a back surface electrode 10 is formed. In the semiconductor light-emitting device, the transparent conductive layer 7 has at least one through-hole 11, a layer 13 made of at least one type of metals selected from Ti, Zr, Mo, Ta, W, Pt, Ir, Os, Re, Rh, and Pd and a group made of their alloy is formed in the through- hole 11, or in the through-hole 11 or its peripheral section, and the surface electrode 9 is in contact with the emission section layer 12 via the metal layer 13.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【発明の属する技術分野】本発明はダイシングやワイヤ
ボンディング時に表面電極の剥離を起こすことなく、順
方向動作電圧が低く、表面電極から半導体層に流れる電
流の分散性が良好な高輝度半導体発光素子に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a high-brightness semiconductor light-emitting device having a low forward operating voltage and excellent dispersibility of current flowing from a surface electrode to a semiconductor layer without peeling of the surface electrode during dicing or wire bonding. Regarding

【0002】[0002]

【従来の技術】従来発光ダイオード(LED)としては、G
aP系の緑色発光ダイオードやAlGaAs系の赤色発光ダイオ
ードがほとんどであった。しかし、最近GaN系やAlGaInP
系の結晶層を有機金属気相成長法(MOVPE)により成長さ
せる技術が開発され、橙色、黄色、緑色、青色の高輝度
発光ダイオードが製造できるようになった。
2. Description of the Related Art As a conventional light emitting diode (LED), G
Most were aP green LEDs and AlGaAs red LEDs. However, recently GaN and AlGaInP
A technique for growing a crystal layer of a system by a metal organic vapor phase epitaxy (MOVPE) has been developed, and it has become possible to manufacture an orange, yellow, green, and blue high-intensity light emitting diode.

【0003】MOVPE法により形成したエピタキシャルウ
エハを用いると、これまで不可能であった短波長の発光
や、高輝度が得られるLEDが作製できる。図7は従来のL
EDの断面構造の一例を示す。このLEDは、n型GaAs基板
1の第一の主面上に、n型AlGaInPクラッド層2/アン
ドープAlGaInP活性層3/p型AlGaInPクラッド層4から
なるダブルヘテロ構造の発光部層12を有する。さらにp
型クラッド層4上にp型GaP等からなる電流分散層5が
形成され、その上に透明導電層7が形成されている。透
明導電層7の表面の一部にはAu等からなる表面電極9
(光取り出し側)が形成され、基板1の第二の主面(裏
面)には、全体的にAuGe合金等からなる電極10(裏面電
極)が形成されている。
By using an epitaxial wafer formed by the MOVPE method, it is possible to manufacture an LED that can obtain light emission of short wavelength and high brightness, which have been impossible up to now. Figure 7 shows the conventional L
An example of the cross-sectional structure of the ED is shown. This LED has a light emitting part layer 12 of a double hetero structure composed of an n-type AlGaInP clad layer 2, an undoped AlGaInP active layer 3 and a p-type AlGaInP clad layer 4 on the first main surface of an n-type GaAs substrate 1. Furthermore p
A current spreading layer 5 made of p-type GaP or the like is formed on the mold cladding layer 4, and a transparent conductive layer 7 is formed thereon. A surface electrode 9 made of Au or the like is provided on a part of the surface of the transparent conductive layer 7.
(Light extraction side) is formed, and an electrode 10 (back surface electrode) made entirely of AuGe alloy or the like is formed on the second main surface (back surface) of the substrate 1.

【0004】十分な透光性と十分な電流分散を得るのに
必要な導電性とを満たす透明導電層用の材料として、酸
化インジウムスズ(ITO)のような金属酸化物が知られ
ている。ITO膜を透明導電層として用いると、従来の厚
い電流分散層が不要になるので、低コストで高輝度のLE
Dが得られるようになる。光取り出し側の表面電極と発
光部層との間にITO膜を設けたLEDの例は、米国特許5,48
1,122号、特開平11-4020号等に記載されている。
A metal oxide such as indium tin oxide (ITO) is known as a material for the transparent conductive layer which has sufficient translucency and conductivity required for obtaining sufficient current distribution. When an ITO film is used as a transparent conductive layer, the conventional thick current distribution layer is not required, so a low-cost and high-brightness LE
You can get D. An example of an LED in which an ITO film is provided between the surface electrode on the light extraction side and the light emitting layer is described in US Pat.
No. 1,122, JP-A No. 11-4020 and the like.

【0005】しかしエピタキシャルウエハ上にITO膜等
の金属酸化物層を介して表面電極が形成されたLEDで
は、ダイシングやワイヤボンディング等の工程で、表面
電極が剥離してしまうという問題が生じることが分かっ
た。また透明導電層と金属電極間に接触抵抗が発生し、
順方向動作電圧が高くなるという問題もある。そのた
め、エピタキシャルウエハ上にITO膜を介して表面電極
を形成したLEDの実用化は困難であった。
However, in an LED in which a surface electrode is formed on an epitaxial wafer via a metal oxide layer such as an ITO film, there is a problem that the surface electrode is peeled off in a process such as dicing or wire bonding. Do you get it. In addition, contact resistance occurs between the transparent conductive layer and the metal electrode,
There is also a problem that the forward operating voltage becomes high. Therefore, it is difficult to put the LED having the surface electrode formed on the epitaxial wafer via the ITO film into practical use.

【0006】かかる問題に鑑み鋭意研究の結果、発光部
層上(電流分散層及び/又は化合物半導体層が設けられ
ている場合にはその上)に形成された透明導電層に貫通
孔を形成し、露出した発光部層、電流分散層又は化合物
半導体層に接触するように表面電極を設けることによ
り、既存のワイヤボンダーでも表面電極の剥離を防止し
つつ容易にボンディングできること、及び順方向動作電
圧が低下することが分かった。図6はかかる半導体発光
素子の一例を示す。電流分散層5までは図7と同じであ
り、透明導電層7に設けられた貫通孔11を介して表面電
極9は電流分散層5に直接接している。
As a result of earnest research in view of the above problems, through holes are formed in the transparent conductive layer formed on the light emitting portion layer (on the current diffusion layer and / or the compound semiconductor layer, if any). By providing the surface electrode so as to contact the exposed light emitting part layer, the current spreading layer or the compound semiconductor layer, the existing wire bonder can easily bond while preventing the surface electrode from peeling, and the forward operating voltage It turned out to drop. FIG. 6 shows an example of such a semiconductor light emitting device. The current distribution layer 5 is the same as in FIG. 7, and the surface electrode 9 is in direct contact with the current distribution layer 5 through the through hole 11 provided in the transparent conductive layer 7.

【0007】貫通孔を有する透明導電層上に表面電極を
蒸着した構造の半導体発光素子では、表面電極の剥離の
問題が実質的に解消されたが、表面電極に直接接する半
導体(電流分散層等)に流れる電流が多くなり、電流分
散効果が低下する傾向があることが分かった。表面電極
直下の発光層での発光が多いと、発光した光を効率よく
外部に取り出すことができない。そのため、透明導電層
の貫通孔を介して表面電極を直接半導体層に接しさせる
ことにより表面電極の剥離を防止した構造の半導体発光
素子では、電流分散性を向上させることが望まれる。
In a semiconductor light emitting device having a structure in which a surface electrode is vapor-deposited on a transparent conductive layer having a through hole, the problem of peeling of the surface electrode is substantially solved, but a semiconductor (a current spreading layer, etc.) in direct contact with the surface electrode is solved. It was found that there is a tendency that a large amount of current flows in the), and the current dispersion effect decreases. If a large amount of light is emitted from the light emitting layer directly below the surface electrode, the emitted light cannot be efficiently extracted to the outside. Therefore, in the semiconductor light emitting device having a structure in which the surface electrode is directly contacted with the semiconductor layer through the through hole of the transparent conductive layer to prevent the surface electrode from peeling, it is desired to improve the current dispersion property.

【0008】従って本発明の目的は、高輝度でダイシン
グやワイヤボンディング等による表面電極の剥離の問題
がなく、順方向動作電圧が低い半導体発光素子であっ
て、電流分散性を向上することにより表面電極直下での
発光が増大し過ぎるのを抑制した半導体発光素子を提供
することである。
Therefore, an object of the present invention is a semiconductor light emitting device having a high forward luminance and having no problem of peeling of a surface electrode due to dicing or wire bonding, and having a low forward operation voltage. It is an object of the present invention to provide a semiconductor light emitting device that suppresses an excessive increase in light emission immediately below an electrode.

【0009】[0009]

【発明が解決しようとする課題】上記目的に鑑み鋭意研
究の結果、本発明者等は、(a) 透明導電層に貫通孔を形
成し、露出した半導体層(発光部層、電流分散層又は化
合物半導体層)に接触するように表面電極を設けること
により、既存のワイヤボンダーでも表面電極の剥離を防
止しつつ容易にボンディングできるようになり、かつ順
方向動作電圧も低下すること、及び(b) 貫通孔内に形成
された所定の金属からなる層を介して表面電極を半導体
層と接触させることにより、電流分散性が向上し、表面
電極直下での発光が増大し過ぎるのが抑制されることを
発見し、本発明に想到した。
As a result of earnest research in view of the above object, the present inventors have found that (a) a through hole is formed in a transparent conductive layer and an exposed semiconductor layer (a light emitting layer, a current spreading layer or By providing the surface electrode so as to contact the compound semiconductor layer), the existing wire bonder can be easily bonded while preventing the surface electrode from peeling, and the forward operating voltage is reduced, and (b ) By bringing the surface electrode into contact with the semiconductor layer through a layer made of a predetermined metal formed in the through hole, current dispersibility is improved, and excessive increase in light emission immediately below the surface electrode is suppressed. After discovering this, the present invention was conceived.

【0010】すなわち、本発明の半導体発光素子は、裏
面電極が形成された第一導電型の基板に、一対のクラッ
ド層に挟まれた活性層からなる発光部層と、金属酸化膜
からなる透明導電層と、表面電極とが形成されたもの
で、前記透明導電層は少なくとも1つの貫通孔を有し、
前記貫通孔内にTi,Zr,Mo,Ta,W,Pt,Ir,Os,Re,R
h,Pd及びこれらの合金からなる群から選ばれた少なく
とも1種の金属からなる層が形成されており、前記表面
電極は前記金属層を介して前記発光部層と接しているこ
とを特徴とする。前記貫通孔の周囲の前記透明導電層上
で前記表面電極と接する領域にも同じ金属からなる層を
形成して良い。前記金属層はTi又はその合金からなるの
が好ましい。
That is, in the semiconductor light emitting device of the present invention, a light emitting portion layer made of an active layer sandwiched between a pair of clad layers and a transparent metal oxide film are formed on a substrate of the first conductivity type having a back electrode formed thereon. A conductive layer and a surface electrode are formed, and the transparent conductive layer has at least one through hole,
Ti, Zr, Mo, Ta, W, Pt, Ir, Os, Re, R in the through holes
A layer made of at least one metal selected from the group consisting of h, Pd and alloys thereof is formed, and the surface electrode is in contact with the light emitting section layer through the metal layer. To do. A layer made of the same metal may be formed on the transparent conductive layer around the through hole in a region in contact with the surface electrode. The metal layer is preferably made of Ti or its alloy.

【0011】本発明の一実施例では、前記発光部層と前
記透明導電層との間に第二導電型の電流分散層が形成さ
れており、前記表面電極は前記貫通孔内に形成された金
属層を介して前記電流分散層と接している。
In one embodiment of the present invention, a second conductive type current spreading layer is formed between the light emitting layer and the transparent conductive layer, and the surface electrode is formed in the through hole. It is in contact with the current spreading layer via the metal layer.

【0012】本発明の別の実施例では、前記発光部層と
前記透明導電層との間に化合物半導体層が形成されてお
り、前記表面電極は前記貫通孔内に形成された金属層を
介して前記化合物半導体層と接している。
In another embodiment of the present invention, a compound semiconductor layer is formed between the light emitting section layer and the transparent conductive layer, and the surface electrode has a metal layer formed in the through hole. Is in contact with the compound semiconductor layer.

【0013】本発明のさらに別の実施例では、前記電流
分散層と前記透明導電層との間に化合物半導体層が形成
されており、前記表面電極は前記貫通孔内に形成された
金属層を介して前記化合物半導体層と接している。
In still another embodiment of the present invention, a compound semiconductor layer is formed between the current spreading layer and the transparent conductive layer, and the surface electrode is a metal layer formed in the through hole. It is in contact with the compound semiconductor layer through.

【0014】前記発光部層は第一導電型のクラッド層
と、第二導電型のクラッド層と、両クラッド層に挟まれ
た活性層とからなるのが好ましい。
It is preferable that the light emitting portion layer comprises a first conductivity type clad layer, a second conductivity type clad layer, and an active layer sandwiched between the both clad layers.

【0015】前記貫通孔の面積(複数の貫通孔がある場
合には合計面積)は前記表面電極の面積の1%以上であ
るのが好ましい。また前記発光部層、前記電流分散層又
は前記化合物半導体層のうち前記表面電極と接する領域
の中心と、前記表面電極の中心とは実質的に一致してい
るのが好ましい。
The area of the through-hole (total area when there are a plurality of through-holes) is preferably 1% or more of the area of the surface electrode. In addition, it is preferable that the center of the region of the light emitting portion layer, the current spreading layer, or the compound semiconductor layer that is in contact with the surface electrode substantially coincide with the center of the surface electrode.

【0016】前記基板はGaAsからなり、前記発光部層は
AlGaInP又はGaInPからなるのが好ましい。また前記電流
分散層はGaP、GaAlP、AlInP、AlGaInP、AlGaAs及びGaAs
Pからなる群から選ばれた少なくとも1種の化合物半導
体からなるのが好ましい。
The substrate is made of GaAs, and the light emitting layer is
It is preferably composed of AlGaInP or GaInP. The current spreading layer is GaP, GaAlP, AlInP, AlGaInP, AlGaAs and GaAs.
It is preferably composed of at least one compound semiconductor selected from the group consisting of P.

【0017】前記化合物半導体層は、(1) InP又はInAs
の二元系化合物半導体、(2) AlInAs又はAlInPの三元系
化合物半導体、(3) AlGaAs、AlGaP、GaInAs及びGaInPか
らなる群から選ばれた少なくとも1種の三元系化合物半
導体(Gaのモル比:0.2以下)、(4) AlInAsPの四元系化
合物半導体、(5) AlGaInP、AlGaInAs、AlGaAsP及びGaIn
AsPからなる群から選ばれた少なくとも1種の四元系化
合物半導体(Gaのモル比:0.2以下)、又は(6) AlGaInA
sPからなる五元系化合物半導体(Gaのモル比:0.2以
下)のいずれかであるのが好ましい。
The compound semiconductor layer comprises (1) InP or InAs
Binary compound semiconductor of (2) AlInAs or AlInP ternary compound semiconductor, (3) AlGaAs, AlGaP, GaInAs, and GaInP, at least one ternary compound semiconductor (mol of Ga (Ratio: 0.2 or less), (4) AlInAsP quaternary compound semiconductor, (5) AlGaInP, AlGaInAs, AlGaAsP and GaIn
At least one quaternary compound semiconductor (molar ratio of Ga: 0.2 or less) selected from the group consisting of AsP, or (6) AlGaInA
It is preferably any of quinary compound semiconductors composed of sP (molar ratio of Ga: 0.2 or less).

【0018】前記透明導電層を形成する金属酸化物はSn
O2、In2O3、ITO及びGa含有ZnOからなる群から選ばれた
少なくとも1種であるのが好ましい。
The metal oxide forming the transparent conductive layer is Sn
It is preferably at least one selected from the group consisting of O 2 , In 2 O 3 , ITO and Ga-containing ZnO.

【0019】[0019]

【発明の実施の形態】[1] 半導体発光素子 (A) 層構成 本発明の半導体発光素子(例えば発光ダイオード)は、
エピタキシャルウエハの上に形成した透明導電層に貫通
孔を形成し、露出した半導体層(発光部層、電流分散層
又は化合物半導体層)に所定の金属層を介して接するよ
うに表面電極が設けられていることを特徴とする。以
下、本発明の半導体発光素子の構造を図面を参照して詳
細に説明する。
BEST MODE FOR CARRYING OUT THE INVENTION [1] Semiconductor Light-Emitting Element (A) Layer Structure A semiconductor light-emitting element (for example, a light-emitting diode) of the present invention is
A through hole is formed in a transparent conductive layer formed on an epitaxial wafer, and a surface electrode is provided so as to be in contact with the exposed semiconductor layer (light emitting portion layer, current spreading layer or compound semiconductor layer) via a predetermined metal layer. It is characterized by Hereinafter, the structure of the semiconductor light emitting device of the present invention will be described in detail with reference to the drawings.

【0020】(1) 第1の形態 図1は本発明の第1の形態による半導体発光素子の縦断
面図であり、図2はその平面図であり、図1は図2のA-
A縦断面図に相当する。n型GaAs基板1の第一主面上に
n型AlGaInPクラッド層2が形成され、クラッド層2の
上にアンドープAlGaInP活性層3が形成され、活性層3
の上にp型AlGaInPクラッド層4が形成され、n型クラ
ッド層2、活性層3及びp型クラッド層4によりダブル
へテロ構造の発光部層12を構成している。ここでn型Ga
As基板1とn型AlGaInPクラッド層2の間に、バッファ
層(図示せず)及び分布ブラッグ反射層(DBR層、図示
せず)を有していても良い。
(1) First Embodiment FIG. 1 is a vertical sectional view of a semiconductor light emitting device according to a first embodiment of the present invention, FIG. 2 is a plan view thereof, and FIG.
Corresponds to A vertical section. An n-type AlGaInP clad layer 2 is formed on the first major surface of the n-type GaAs substrate 1, an undoped AlGaInP active layer 3 is formed on the clad layer 2, and an active layer 3 is formed.
A p-type AlGaInP clad layer 4 is formed on the above, and the n-type clad layer 2, the active layer 3 and the p-type clad layer 4 constitute a light emitting layer 12 having a double hetero structure. Where n-type Ga
A buffer layer (not shown) and a distributed Bragg reflection layer (DBR layer, not shown) may be provided between the As substrate 1 and the n-type AlGaInP cladding layer 2.

【0021】p型クラッド層4の表面上にp型電流分散
層5が形成され、電流分散層5の上に透明導電層7が形
成されている。透明導電層7には貫通孔11(図2に破線
で示す)が形成されている。貫通孔11を含む透明導電層
7の領域に表面電極9(図2に実線で示す)が形成され
ている。このため、表面電極9は透明導電層7とその下
の電流分散層5の両方に接している。電流分散層5の上
に化合物半導体層(図示せず)が形成されている場合に
は、表面電極9は化合物半導体層と接する。なおn型Ga
As基板1の裏面全面には裏面電極10が形成されている。
A p-type current spreading layer 5 is formed on the surface of the p-type cladding layer 4, and a transparent conductive layer 7 is formed on the current spreading layer 5. Through holes 11 (shown by broken lines in FIG. 2) are formed in the transparent conductive layer 7. A surface electrode 9 (shown by a solid line in FIG. 2) is formed in a region of the transparent conductive layer 7 including the through hole 11. Therefore, the surface electrode 9 is in contact with both the transparent conductive layer 7 and the current spreading layer 5 thereunder. When a compound semiconductor layer (not shown) is formed on the current spreading layer 5, the surface electrode 9 contacts the compound semiconductor layer. N-type Ga
A back electrode 10 is formed on the entire back surface of the As substrate 1.

【0022】この実施例では、貫通孔11内に金属層13が
形成されているのみならず、貫通孔11の周辺部にも金属
層14が形成されている。従って、表面電極9は金属層1
3,14を介してそれぞれ電流分散層5及び透明導電層7
に接している。両金属層13,14とも後述の金属又はその
合金により形成されている。
In this embodiment, not only the metal layer 13 is formed inside the through hole 11, but also the metal layer 14 is formed around the through hole 11. Therefore, the surface electrode 9 is the metal layer 1
Current distribution layer 5 and transparent conductive layer 7 through 3 and 14, respectively
Touches. Both metal layers 13 and 14 are formed of a metal or an alloy thereof described later.

【0023】(2) 第2の形態 図3は本発明の第2の形態による半導体発光素子の縦断
面図である。この形態の半導体発光素子では、p型クラ
ッド層4上に透明導電層7が直接形成されているので、
表面電極9は金属層13,14を介してそれぞれp型クラッ
ド層4及び透明導電層7に接している。その他の層につ
いては第1の形態と同じであるので、説明を省略する。
(2) Second Mode FIG. 3 is a vertical sectional view of a semiconductor light emitting device according to the second mode of the present invention. In the semiconductor light emitting device of this aspect, since the transparent conductive layer 7 is directly formed on the p-type cladding layer 4,
The surface electrode 9 is in contact with the p-type cladding layer 4 and the transparent conductive layer 7 via the metal layers 13 and 14, respectively. Since the other layers are the same as those in the first embodiment, the description thereof will be omitted.

【0024】(3) 第3の形態 図4は本発明の第3の形態による半導体発光素子の縦断
面図である。この形態の半導体発光素子では、貫通孔11
内に金属層13が形成されているだけで、貫通孔11の周辺
部には金属層が形成されていない。従って、表面電極9
は金属層13を介して電流分散層5に接するとともに、透
明導電層7には直接接している。これ以外の点について
は、第1の形態と同じであるので、説明を省略する。
(3) Third Mode FIG. 4 is a vertical sectional view of a semiconductor light emitting device according to the third mode of the present invention. In the semiconductor light emitting device of this aspect, the through hole 11
Only the metal layer 13 is formed inside, but no metal layer is formed around the through hole 11. Therefore, the surface electrode 9
Is in contact with the current spreading layer 5 via the metal layer 13 and is in direct contact with the transparent conductive layer 7. The other points are the same as those in the first embodiment, and thus the description thereof will be omitted.

【0025】(4) 第4の形態 図5は本発明の第4の形態による半導体発光素子の縦断
面図である。この形態の半導体発光素子では、貫通孔11
内に金属層13が形成されているだけで、貫通孔11の周辺
部には金属層が形成されていない。従って、表面電極9
は金属層13を介してp型クラッド層4に接するととも
に、透明導電層7には直接接している。これ以外の点に
ついては、第2の形態と同じであるので、説明を省略す
る。
(4) Fourth Mode FIG. 5 is a vertical sectional view of a semiconductor light emitting device according to a fourth mode of the present invention. In the semiconductor light emitting device of this aspect, the through hole 11
Only the metal layer 13 is formed inside, but no metal layer is formed around the through hole 11. Therefore, the surface electrode 9
Is in contact with the p-type cladding layer 4 via the metal layer 13 and is in direct contact with the transparent conductive layer 7. The other points are the same as those in the second embodiment, and thus the description thereof will be omitted.

【0026】(B) 各層 (1) 基板 基板の材質はエピタキシャル層を構成する結晶層と熱膨
張係数、格子定数等の特性が一致するものが好ましく、
具体的にはGaAs、GaP、InP等が好ましく、特にGaAsが好
ましい。
(B) Each Layer (1) Substrate It is preferable that the material of the substrate is the same as that of the crystal layer constituting the epitaxial layer in characteristics such as thermal expansion coefficient and lattice constant.
Specifically, GaAs, GaP, InP and the like are preferable, and GaAs is particularly preferable.

【0027】(2) 発光部層 発光部層12は、p-n接合型のダブルへテロ接合構造から
なるのが好ましく、例えば基板1がn型GaAsの場合、第
一導電型のクラッド層(n型クラッド層2)、活性層3
及び第二導電型のクラッド層(p型クラッド層4)から
なるのが好ましい。また発光部層12は、混晶系の化合物
半導体により構成するのが好ましい。具体的にはAlGaIn
P、GaInP、GaInAsP、AlGaInAs等の混晶が好ましく、AlG
aInP及びGaInPがより好ましい。特にインジウム組成比
を約0.5とする(AlxGa1-x)0.5In0.5P(0≦x≦1)は、Ga
As単結晶基板と格子整合するため好ましい。
(2) Light-Emitting Portion Layer The light-emitting portion layer 12 preferably has a pn-junction type double heterojunction structure. For example, when the substrate 1 is n-type GaAs, a clad layer of the first conductivity type (n-type) is used. Clad layer 2), active layer 3
And a second conductivity type clad layer (p-type clad layer 4). Further, the light emitting section layer 12 is preferably composed of a mixed crystal compound semiconductor. Specifically, AlGaIn
Mixed crystals of P, GaInP, GaInAsP, AlGaInAs, etc. are preferable, and AlG
More preferred are aInP and GaInP. In particular, (In x Ga 1-x ) 0.5 In 0.5 P (0 ≤ x ≤ 1) with an indium composition ratio of about 0.5 is Ga
It is preferable because it is lattice-matched with the As single crystal substrate.

【0028】(3) 電流分散層 p型電流分散層5は、発光波長の吸収が少なく、かつ比
抵抗が低い材料の中から選ばれる。具体的にはGaP、GaI
nP、AlInP、AlGaInP、GaAsP、AlGaAs等の化合物半導体
が好ましい。電流分散層5はできるだけ薄い方が好まし
い。
(3) Current Dispersion Layer The p-type current dispersion layer 5 is selected from materials having low absorption of emission wavelength and low specific resistance. Specifically, GaP, GaI
Compound semiconductors such as nP, AlInP, AlGaInP, GaAsP and AlGaAs are preferable. The current spreading layer 5 is preferably as thin as possible.

【0029】(4) 化合物半導体層 化合物半導体層は、(1) InP又はInAsの二元系化合物半
導体、(2) AlInAs又はAlInPの三元系化合物半導体、(3)
AlGaAs、AlGaP、GaInAs及びGaInPからなる群から選ば
れた少なくとも1種の三元系化合物半導体(Gaのモル
比:0.2以下)、(4)AlInAsPの四元系化合物半導体、(5)
AlGaInP、AlGaInAs、AlGaAsP及びGaInAsPからなる群か
ら選ばれた少なくとも1種の四元系化合物半導体(Gaの
モル比:0.2以下)、又は(6) AlGaInAsPからなる五元系
化合物半導体(Gaのモル比:0.2以下)のいずれかであ
るのが好ましい。
(4) Compound Semiconductor Layer The compound semiconductor layer comprises (1) a binary compound semiconductor of InP or InAs, (2) a ternary compound semiconductor of AlInAs or AlInP, (3)
At least one ternary compound semiconductor (molar ratio of Ga: 0.2 or less) selected from the group consisting of AlGaAs, AlGaP, GaInAs, and GaInP, (4) AlInAsP quaternary compound semiconductor, (5)
At least one quaternary compound semiconductor selected from the group consisting of AlGaInP, AlGaInAs, AlGaAsP, and GaInAsP (molar ratio of Ga: 0.2 or less), or (6) quaternary compound semiconductor composed of AlGaInAsP (molar ratio of Ga : 0.2 or less).

【0030】(5) 透明導電層 透明導電層7の比抵抗は電流分散層5の比抵抗よりも大
幅に低い。例えばITO層の比抵抗は一般に約3×10-6Ωm
であり、p型GaP層の比抵抗の約百分の一である。そのた
め透明導電層7を用いることにより、エピタキシャル半
導体層の厚さを大幅に減少させることができる。透明導
電層7は、酸化錫(SnO2)、酸化亜鉛(ZnO)、酸化イ
ンジウム(In2O3)、酸化インジウム錫(ITO)、酸化マ
グネシウム(MgO)等の酸化物からなるのが好ましく、
特に酸化インジウム錫(ITO)からなるのが好ましい。
(5) Transparent Conductive Layer The specific resistance of the transparent conductive layer 7 is significantly lower than that of the current spreading layer 5. For example, the resistivity of the ITO layer is generally about 3 × 10 -6 Ωm
Which is about one hundredth of the specific resistance of the p-type GaP layer. Therefore, by using the transparent conductive layer 7, the thickness of the epitaxial semiconductor layer can be greatly reduced. The transparent conductive layer 7 is preferably made of an oxide such as tin oxide (SnO 2 ), zinc oxide (ZnO), indium oxide (In 2 O 3 ), indium tin oxide (ITO), magnesium oxide (MgO),
Particularly, it is preferably made of indium tin oxide (ITO).

【0031】(6) 電極 (a) 表面電極 表面電極9は、結線が容易であること(良好なボンディ
ング特性)、下層との低いオーミック接触抵抗が安定し
て得られること(良好なオーミック特性)及び下層との
密着性が良好であることが要求される。これらを満たす
ために表面電極9は、金属(Au、Zn、Ni、Al等)、金属
合金(Au-Zn等)等の複数の層からなる重層電極である
のが好ましい。特に最上層はAu、Al等のボンディング特
性の良い金属からなるのが好ましい。表面電極の重層電
極は酸化ニッケル(NiO)、酸化チタン(TiO2)等の金
属酸化物からなる層を含んでいても良い。
(6) Electrode (a) Surface electrode The surface electrode 9 is easy to connect (good bonding property), and low ohmic contact resistance with the lower layer can be stably obtained (good ohmic property). Also, good adhesion with the lower layer is required. In order to satisfy these, the surface electrode 9 is preferably a multi-layer electrode composed of a plurality of layers of metal (Au, Zn, Ni, Al, etc.), metal alloy (Au-Zn, etc.). In particular, the uppermost layer is preferably made of a metal having good bonding characteristics such as Au or Al. The multilayer electrode of the surface electrode may include a layer made of a metal oxide such as nickel oxide (NiO) or titanium oxide (TiO 2 ).

【0032】(b) 裏面電極 裏面電極10は、表面電極同様良好なオーミック特性およ
び密着性が要求されるため、金属(Au、Ni等)、金属合
金(Au-Ge等)等の複数の層からなる重層電極であるの
が好ましい。例えば、Au-Ge合金、Ni及びAuが順次積層
された電極等が好ましい。裏面電極10は基板裏面の全面
又は一部に形成され、最上層はAu、Alなどのボンディン
グ特性の良い金属からなるのが好ましい。
(B) Back Surface Electrode Since the back surface electrode 10 is required to have good ohmic characteristics and adhesion like the front surface electrode, a plurality of layers of metal (Au, Ni, etc.), metal alloy (Au-Ge, etc.), etc. It is preferably a multilayer electrode composed of For example, an Au-Ge alloy, an electrode in which Ni and Au are sequentially laminated, and the like are preferable. The back surface electrode 10 is formed on the whole or a part of the back surface of the substrate, and the uppermost layer is preferably made of a metal having good bonding characteristics such as Au or Al.

【0033】(7) 金属層 透明導電層7の貫通孔11を介して表面電極9が下の半導
体層(電流分散層5等)と直接接触すると、(1) その半
導体層から流れる電流が多く、電流分散効果が低下する
傾向があり、また(2) 表面電極9の直下の発光部での発
光が多くなるために、発光した光を外部に取り出す効率
が低下するという問題が起こる。金属層13はかかる問題
を解決するために設けるものであり、金属層13により上
記半導体層に流れる電流を低減し、表面電極9直下での
発光を抑制する作用を有する。
(7) When the surface electrode 9 directly contacts the lower semiconductor layer (current distribution layer 5 etc.) through the through hole 11 of the metal layer transparent conductive layer 7, (1) a large amount of current flows from the semiconductor layer. The current dispersion effect tends to decrease, and (2) since the amount of light emitted from the light emitting portion directly below the surface electrode 9 increases, the efficiency of extracting the emitted light to the outside decreases. The metal layer 13 is provided in order to solve such a problem, and has the action of reducing the current flowing through the semiconductor layer by the metal layer 13 and suppressing the light emission immediately below the surface electrode 9.

【0034】このため、金属層13はTi,Zr,Mo,Ta,
W,Pt,Ir,Os,Re,Rh,Pd及びこれらの合金からなる
群から選ばれた少なくとも1種からなるのが好ましく、
特にTi又はその合金からなるのが好ましい。金属層13の
介在により表面電極9直下での発光を抑制する理由は明
らかでないが、金属層13を介在させることにより順方向
電圧VFが高まるためであると推定される。
Therefore, the metal layer 13 is made of Ti, Zr, Mo, Ta,
It is preferably composed of at least one selected from the group consisting of W, Pt, Ir, Os, Re, Rh, Pd and alloys thereof,
In particular, it is preferably made of Ti or its alloy. The reason why the metal layer 13 intervenes to suppress the light emission immediately below the surface electrode 9 is not clear, but it is presumed that the interposition of the metal layer 13 increases the forward voltage VF.

【0035】透明導電層7を複数のITO膜により構成す
ることがあるが、その場合最上のITO膜は比抵抗が高
い。従って、金属層13は最上のITO膜と接しない程度の
厚さである必要がある。この接しない程度の厚さという
点については、透明導電層7が単層からなるITO膜によ
り構成される場合も同じようなことが言え、この場合、
金属層は透明導電層の最上部分に接しない方が良い。具
体的には、金属層13の厚さは0.01〜0.1μmであるのが好
ましい。
The transparent conductive layer 7 may be composed of a plurality of ITO films, in which case the uppermost ITO film has a high specific resistance. Therefore, the metal layer 13 needs to be thick enough not to contact the uppermost ITO film. The same thing can be said with respect to the thickness that does not make contact, even when the transparent conductive layer 7 is composed of a single-layer ITO film. In this case,
The metal layer is preferably not in contact with the uppermost part of the transparent conductive layer. Specifically, the metal layer 13 preferably has a thickness of 0.01 to 0.1 μm.

【0036】[2] 半導体発光素子の製造方法 (1) エピタキシャル層の形成 エピタキシャル層を形成させる好ましい方法として、固
相エピタキシャル成長法、液相エピタキシャル成長法又
は気相エピタキシャル成長法が挙げられるが、エピタキ
シャル層の品質及び均一性の観点から気相エピタキシャ
ル成長法がより好ましい。具体的には有機金属気相エピ
タキシャル成長法(MOVPE法)、分子線エピタキシャル
成長法(MBE法)等が好ましい。
[2] Method for Manufacturing Semiconductor Light-Emitting Element (1) Formation of Epitaxial Layer Preferred methods for forming an epitaxial layer include solid phase epitaxial growth method, liquid phase epitaxial growth method and vapor phase epitaxial growth method. From the viewpoint of quality and uniformity, the vapor phase epitaxial growth method is more preferable. Specifically, a metal organic vapor phase epitaxial growth method (MOVPE method), a molecular beam epitaxial growth method (MBE method) and the like are preferable.

【0037】(2) 貫通孔を有する透明導電層の形成 貫通孔11を有する透明導電層7は、発光部層上(電流分
散層及び/又は化合物半導体層が設けられている場合に
はその上)に公知の方法で作製することができる。例え
ば 塗布法(スピン式、ディップ式、ローラ式、スプ
レー式等)等により透明導電層7を形成し、さらにレジ
ストマスクをしてから露光した後、エッチングにより貫
通孔11を形成する方法、 マスクを使用した蒸着法に
より所望の貫通孔11を有する透明導電層7を直接形成す
る方法、 塗布法(スピン式、ディップ式、ローラ
式、スプレー式等)等により透明導電層7を形成した
後、イオンミリング等の膜除去方法によって透明導電層
7の一部を除去して貫通孔11を形成する方法、 これ
ら公知の方法の任意の組合せによる方法等が挙げられ
る。
(2) Formation of Transparent Conductive Layer Having Through Hole The transparent conductive layer 7 having the through hole 11 is formed on the light emitting part layer (when a current dispersion layer and / or a compound semiconductor layer is provided thereon). ) Can be prepared by a known method. For example, the transparent conductive layer 7 is formed by a coating method (spin method, dip method, roller method, spray method, etc.), a resist mask is further exposed, and then the through hole 11 is formed by etching. A method for directly forming the transparent conductive layer 7 having a desired through hole 11 by the vapor deposition method used, a method for forming the transparent conductive layer 7 by a coating method (spin type, dip type, roller type, spray type, etc.) Examples include a method of removing a part of the transparent conductive layer 7 by a film removal method such as milling to form the through holes 11, a method of combining any of these known methods, and the like.

【0038】貫通孔11の形状は特に制限はなく、円形、
角形(四角、菱形、多角形等)、円形や角形に突起を付
けた形状、リング状等任意の形状を設けることが可能で
ある。また貫通孔11の数は1つである必要はない。
The shape of the through hole 11 is not particularly limited, and may be circular,
It is possible to provide any shape such as a square (square, rhombus, polygon, etc.), a shape in which a protrusion is attached to a circle or a square, a ring shape, or the like. Further, the number of through holes 11 need not be one.

【0039】(3) 金属層及び電極の形成 透明導電層7の貫通孔11の内部又はその周辺部を含む領
域に、まずTi,Zr,Mo,Ta,W,Pt,Ir,Os,Re,Rh,P
d及びこれらの合金からなる群から選ばれた少なくとも
1種からなる金属層13を蒸着し、次いで導電性金属又は
その合金を蒸着することにより表面電極9を形成する。
裏面電極10は基板1の裏面に同様の導電性金属又はその
合金を蒸着することにより形成する。蒸着方法として、
高周波スパッタリング法、イオンプレーティング法、電
子ビーム(EB)蒸着法、真空蒸着法等が挙げられる。
(3) Formation of Metal Layer and Electrode First, Ti, Zr, Mo, Ta, W, Pt, Ir, Os, Re, is formed in a region including the inside of the through hole 11 of the transparent conductive layer 7 or its peripheral portion. Rh, P
The surface electrode 9 is formed by depositing a metal layer 13 of at least one selected from the group consisting of d and these alloys, and then depositing a conductive metal or its alloy.
The back surface electrode 10 is formed by depositing a similar conductive metal or its alloy on the back surface of the substrate 1. As a vapor deposition method,
A high frequency sputtering method, an ion plating method, an electron beam (EB) vapor deposition method, a vacuum vapor deposition method and the like can be mentioned.

【0040】表面電極9は金属層13を介して透明導電層
7の下の層、例えば発光部層4(図3,5の場合)、電
流分散層7(図1,4の場合)又は化合物半導体層(図
示せず)に接し、また透明導電層7の貫通孔11の周辺部
にも金属層14を形成する場合には、金属層14を介して透
明導電層7と接する。
The surface electrode 9 is a layer under the transparent conductive layer 7 via the metal layer 13, for example, the light emitting layer 4 (in the case of FIGS. 3 and 5), the current spreading layer 7 (in the case of FIGS. 1 and 4) or the compound. When the metal layer 14 is formed in contact with a semiconductor layer (not shown) and also in the peripheral portion of the through hole 11 of the transparent conductive layer 7, the metal layer 14 is in contact with the transparent conductive layer 7.

【0041】金属層13を介して表面電極9と下層との十
分な接合強度を得るために、貫通孔11の面積(複数の貫
通孔11を有する場合には合計面積)は、表面電極9の面
積の1%以上であるのが好ましく、20〜95%であるのが
より好ましい。貫通孔11の面積が1%未満では表面電極
11の耐剥離性の向上が得られない。一方、貫通孔11の面
積が95%超であると、金属酸化物からなる透明導電層7
の電流分散効果が不十分になり、発色出力が低くなる。
In order to obtain a sufficient bonding strength between the surface electrode 9 and the lower layer via the metal layer 13, the area of the through hole 11 (the total area when a plurality of through holes 11 are provided) is equal to that of the surface electrode 9. It is preferably 1% or more of the area, and more preferably 20 to 95%. If the area of the through hole 11 is less than 1%, the surface electrode
No improvement in peel resistance can be obtained. On the other hand, when the area of the through holes 11 exceeds 95%, the transparent conductive layer 7 made of metal oxide is formed.
The current distribution effect of is insufficient and the color output is lowered.

【0042】均一な電流分散性の観点から、表面電極9
の中心と貫通孔11の中心(複数の貫通孔11を設ける場合
には全ての貫通孔11により包囲される領域の中心)とが
実質的に一致するのが好ましい。
From the viewpoint of uniform current dispersion, the surface electrode 9
It is preferable that the center of the through hole 11 and the center of the through hole 11 (the center of the region surrounded by all the through holes 11 when a plurality of through holes 11 are provided) substantially coincide with each other.

【0043】電極にオーミック性を付与するために、例
えば窒素ガス、アルゴンガス等の不活性雰囲気中で熱処
理(アロイング)を施しても良い。
In order to impart ohmic properties to the electrodes, heat treatment (alloying) may be performed in an inert atmosphere such as nitrogen gas or argon gas.

【0044】[0044]

【実施例】本発明を以下の実施例によりさらに詳細に説
明するが、本発明はそれらに限定されるものではない。
The present invention will be described in more detail by the following examples, but the present invention is not limited thereto.

【0045】実施例1 図1に示す構造の赤色発光ダイオード(発光波長630 nm
付近)をMOVPE法により作製した。
Example 1 A red light emitting diode having a structure shown in FIG. 1 (emission wavelength 630 nm
Was prepared by MOVPE method.

【0046】(1) エピタキシャルウエハの作製 まず700℃に加熱したn型GaAs基板1の第1主面上に、厚
さ500 nmのn型(Seドープ)GaAsバッファ層、厚さ500
nmのn型(Seドープ)(Al0.7Ga0.3)0.5In0.5Pクラッド
層2(Seドープ量:1.0×1018cm-3)、厚さ600 nmのア
ンドープ(Al0.15Ga0.85)0.5In0.5P活性層3、厚さ500 n
mのp型(亜鉛ドープ)(Al0.7Ga0.3)0.5In 0.5Pクラッド
層4(亜鉛ドープ量:5×1017cm-3)、及び厚さ2μmの
p型(亜鉛ドープ)GaP電流分散層5(亜鉛ドープ量:5
×1018cm-3)を、MOVPE法により順にエピタキシャル成
長させた。発光部層12(クラッド層2、発光層3、クラ
ッド層4)のMOVPE成長は、700℃の温度及び50 Torrの
圧力で、0.3〜1.0 nm/秒の成長速度で行なった。供給
したV族元素とIII族元素の比(V/III比)は300〜600の
範囲であった。またGaP電流分散層5は、成長速度1nm
/秒、V/III比100の条件で形成した。
(1) Fabrication of epitaxial wafer First, on the first main surface of the n-type GaAs substrate 1 heated to 700 ° C., the thickness
500 nm n-type (Se-doped) GaAs buffer layer, thickness 500
nm n-type (Se-doped) (Al0.7Ga0.3)0.5In0.5P-clad
Layer 2 (Se doping amount: 1.0 × 1018cm-3), The thickness of 600 nm
Dope (Al0.15Ga0.85)0.5In0.5P active layer 3, thickness 500 n
m p-type (zinc-doped) (Al0.7Ga0.3)0.5In 0.5P-clad
Layer 4 (Zinc doping amount: 5 × 1017cm-3), And 2 μm thick
p-type (zinc-doped) GaP current spreading layer 5 (zinc-doped amount: 5
× 1018cm-3) Are sequentially grown by MOVPE method.
Lengthened Light emitting layer 12 (clad layer 2, light emitting layer 3,
MOVPE growth of the dead layer 4) is carried out at a temperature of 700 ° C and 50 Torr.
The growth rate was 0.3 to 1.0 nm / sec at pressure. Supply
The ratio of the group V element to the group III element (V / III ratio) is 300-600.
It was in the range. Also, the GaP current dispersion layer 5 has a growth rate of 1 nm.
/ Sec, V / III ratio 100.

【0047】キャリアガスに水素を使用し、それぞれAl
供給源としてトリメチルアルミニウム(TMA)、Ga供給
源としてトリメチルガリウム(TMG)、In供給源として
トリメチルインジウム(TMI)、As供給源としてアルシ
ン(AsH3)、P供給源としてホスフィン(PH3)、Zn供給
源としてジエチル亜鉛(DEZ)、及びSe供給源としてH2S
eを使用した。
Hydrogen is used as a carrier gas, and
Trimethyl aluminum (TMA) as a source, trimethyl gallium (TMG) as a Ga source, trimethyl indium (TMI) as an In source, arsine (AsH 3 ) as an As source, phosphine (PH 3 ) as a P source, Zn Diethyl zinc (DEZ) as a source and H 2 S as a source of Se
used e.

【0048】(2) 透明導電層の作製 上記のようにして作製したエピタキシャルウエハの表面
に、スピンコータを使用して、ITO溶液を繰り返し3回塗
布することにより、ITO膜を形成した。ITO膜を形成した
エピタキシャルウェハを2×10-6 Torr(2.7×10-4Pa)
の真空中で500℃で1時間焼成し、厚さ0.3μmのITO透明
導電層7を形成した。
(2) Preparation of transparent conductive layer An ITO film was formed on the surface of the epitaxial wafer prepared as described above by repeatedly applying the ITO solution three times using a spin coater. Epitaxial wafer with ITO film formed is 2 × 10 -6 Torr (2.7 × 10 -4 Pa)
Was baked at 500 ° C. for 1 hour in vacuum to form an ITO transparent conductive layer 7 having a thickness of 0.3 μm.

【0049】(3) 表面電極の作製 ITO透明導電層7にフォトリソグラフィ法により貫通孔1
1を作製した。フォトリソグラフィ法は、ITO透明導電層
7上に2次元に一定間隔で直径125μmの円形開口部を有
するレジストマスクを形成し、露光後に塩酸/硝酸/純
水からなるエッチング液を用いて、レジストマスクの円
形開口部に露出したITO膜を除去し、貫通孔11を作製し
た。レジストマスクを除去した後、貫通孔11と中心が一
致する直径135μmの円形開口部を有するレジストマスク
をITO膜上に形成した。
(3) Preparation of surface electrode Through hole 1 is formed in ITO transparent conductive layer 7 by photolithography.
1 was produced. In the photolithography method, a resist mask having two-dimensional circular openings with a diameter of 125 μm is formed on the ITO transparent conductive layer 7 at regular intervals, and after exposure, an etching solution of hydrochloric acid / nitric acid / pure water is used to form the resist mask. The ITO film exposed in the circular opening was removed to form the through hole 11. After removing the resist mask, a resist mask having a circular opening with a diameter of 135 μm whose center coincides with the through hole 11 was formed on the ITO film.

【0050】レジストマスクの円形開口部に、まず厚さ
20 nmのTiを蒸着することにより金属層13を形成した
後、厚さ10 nmのニッケル及び厚さ1000 nmの金を順に蒸
着することにより直径135μmの円形の表面電極9を形成
した。最後にレジストマスクを除去した。貫通孔11の面
積(金属層13と電流分散層5との接触面積)は、表面電
極9の面積の約86%であった。
First, in the circular opening of the resist mask,
After forming the metal layer 13 by depositing 20 nm of Ti, nickel having a thickness of 10 nm and gold having a thickness of 1000 nm were sequentially deposited to form a circular surface electrode 9 having a diameter of 135 μm. Finally, the resist mask was removed. The area of the through hole 11 (the contact area between the metal layer 13 and the current spreading layer 5) was about 86% of the area of the surface electrode 9.

【0051】(4) 裏面電極の形成 基板1の裏面全体に、厚さ60 nmの金−ゲルマニウム合
金、厚さ10 nmのニッケル及び厚さ500 nmの金を順に蒸
着し、n型の裏面電極10を形成した。
(4) Formation of Backside Electrode A gold-germanium alloy with a thickness of 60 nm, nickel with a thickness of 10 nm and gold with a thickness of 500 nm are sequentially deposited on the entire backside of the substrate 1 to form an n-type backside electrode. Formed 10.

【0052】さらに表面電極9及び裏面電極10にオーミ
ック性を付与するために、窒素ガス雰囲気中、400℃で5
分間の熱処理(アロイング)を行なった。
Furthermore, in order to impart ohmic properties to the front surface electrode 9 and the rear surface electrode 10, the temperature is 5 ° C. at 400 ° C. in a nitrogen gas atmosphere.
A heat treatment (alloying) for 1 minute was performed.

【0053】(5) 半導体発光素子の作製及び評価 上記のようにして両電極9,10まで形成したエピタキシ
ャルウェハを、表面電極9を1つ含む300μm角のサイズ
でダイシングし、フレームに固定し、表面電極9にワイ
ヤボンディングを、裏面電極10にダイボンディングを行
なって、発光ダイオードチップを作製した。得られた発
光ダイオードチップの順方向動作電圧(20 mA通電時)
は1.87Vであり、発光出力は2.6mWであった。
(5) Fabrication and Evaluation of Semiconductor Light Emitting Element The epitaxial wafer having both electrodes 9 and 10 formed as described above was diced into a 300 μm square size including one surface electrode 9 and fixed to a frame, The front surface electrode 9 was wire-bonded, and the back surface electrode 10 was die-bonded to manufacture a light emitting diode chip. Forward operating voltage of the obtained LED chip (at 20 mA current)
Was 1.87 V and the emission output was 2.6 mW.

【0054】実施例2 電流分散層5として、厚さ2μmのp型(亜鉛ドープ)GaP
膜の代わりに、厚さ2μmのp型(亜鉛ドープ)(Al0.7Ga
0.3)0.5In0.5P(亜鉛ドープ量:1.0×1018cm-3)膜を形
成した以外実施例1と同様にして、図1に示す構造の発
光ダイオードを作製した。得られた発光ダイオードチッ
プの順方向動作電圧(20 mA通電時)は1.90Vであり、発
光出力は2.6mWであった。
Example 2 As the current spreading layer 5, p-type (zinc-doped) GaP having a thickness of 2 μm was used.
Instead of a film, a 2 μm thick p-type (zinc-doped) (Al 0.7 Ga
A light emitting diode having a structure shown in FIG. 1 was produced in the same manner as in Example 1 except that a 0.3 ) 0.5 In 0.5 P (zinc doping amount: 1.0 × 10 18 cm −3 ) film was formed. The forward operating voltage (at 20 mA current application) of the obtained light emitting diode chip was 1.90 V, and the light emission output was 2.6 mW.

【0055】実施例3 図1に示す構造の発光波長630 nm付近の赤色発光ダイオ
ードを下記手順により作製した。まず700℃に加熱した
p型GaAs基板1の第1主面上に、厚さ500 nmのp型(Zn
ドープ)GaAsバッファ層、厚さ500 nmのp型(Znドー
プ)(Al0.7Ga0.3)0. 5In0.5Pクラッド層2(Znドープ
量:1.0×1018cm-3)、厚さ600 nmのアンドープ(Al0.15
Ga0.85)0.5In0.5P活性層3、厚さ500 nmのn型(Seドー
プ)(Al0.7Ga0.3)0.5In0.5Pクラッド層4(Seドープ
量:5×1017cm-3)、及び厚さ2μmのn型(Seドープ)
(Al0.7Ga0.3)0.5In0.5P電流分散層5(Seドープ量:1.0
×1018cm-3)を、実施例1と同じ条件でMOVPE法により
順にエピタキシャル成長させた。ここまでの層構成は、
各層の極性以外実施例1のものと同じである。
Example 3 A red light emitting diode having an emission wavelength of about 630 nm having the structure shown in FIG. 1 was produced by the following procedure. First, on a first main surface of a p-type GaAs substrate 1 heated to 700 ° C., a p-type (Zn
Doped) GaAs buffer layer, thickness 500 nm of the p-type (Zn-doped) (Al 0.7 Ga 0.3) 0. 5 In 0.5 P cladding layer 2 (Zn doping amount: 1.0 × 10 18 cm -3) , a thickness of 600 nm Undoped (Al 0.15
Ga 0.85 ) 0.5 In 0.5 P active layer 3, 500 nm thick n-type (Se-doped) (Al 0.7 Ga 0.3 ) 0.5 In 0.5 P clad layer 4 (Se doping amount: 5 × 10 17 cm -3 ), and 2μm thick n-type (Se-doped)
(Al 0.7 Ga 0.3 ) 0.5 In 0.5 P Current distribution layer 5 (Se doping amount: 1.0
X 10 18 cm -3 ) was sequentially epitaxially grown by the MOVPE method under the same conditions as in Example 1. The layer structure up to here is
Other than the polarity of each layer, it is the same as that of the first embodiment.

【0056】次に実施例1と同じ方法により厚さ0.3μm
のITO透明導電層7を形成し、それに直径125μmの貫通
孔11を作製した。貫通孔11と中心が一致する直径135μm
の円形開口部を有するレジストマスクをITO透明導電層
7上に形成し、貫通孔11内及びその周囲にTiを蒸着する
ことにより厚さ20 nmの金属層13を形成した後、厚さ10
nmのニッケル及び厚さ1000 nmの金を順に蒸着すること
により直径135μmの円形の表面電極9を形成した。最後
にレジストマスクを除去した。貫通孔11の面積(金属層
13と電流分散層5との接触面積)は、表面電極9の面積
の約86%であった。
Then, in the same manner as in Example 1, the thickness is 0.3 μm.
The ITO transparent conductive layer 7 was formed, and the through holes 11 having a diameter of 125 μm were formed therein. 135 μm diameter with center aligned with through hole 11
A resist mask having a circular opening is formed on the ITO transparent conductive layer 7, and Ti is vapor-deposited in and around the through hole 11 to form a metal layer 13 having a thickness of 20 nm.
A circular surface electrode 9 having a diameter of 135 μm was formed by sequentially depositing nickel having a thickness of nm and gold having a thickness of 1000 nm. Finally, the resist mask was removed. Area of through hole 11 (metal layer
The contact area between 13 and the current distribution layer 5) was about 86% of the area of the surface electrode 9.

【0057】基板1の裏面全体に、厚さ60 nmの金−亜
鉛合金、厚さ10 nmのニッケル及び厚さ500 nmの金を順
に蒸着し、n型の裏面電極10を形成した。さらに表面電
極9及び裏面電極10にオーミック性を付与するために、
窒素ガス雰囲気中、400℃で5分間の熱処理(アロイン
グ)を行なった。
A 60-nm-thick gold-zinc alloy, a 10-nm-thick nickel, and a 500-nm-thick gold were sequentially deposited on the entire back surface of the substrate 1 to form an n-type back electrode 10. Furthermore, in order to impart ohmic properties to the front surface electrode 9 and the back surface electrode 10,
Heat treatment (alloying) was performed at 400 ° C. for 5 minutes in a nitrogen gas atmosphere.

【0058】両電極9,10まで形成したエピタキシャル
ウェハから実施例1と同じ方法により発光ダイオードチ
ップを作製した。得られた発光ダイオードの20 mA通電
時の順方向動作電圧は1.86 Vであり、発光出力は2.6 mW
であった。
A light emitting diode chip was produced from the epitaxial wafer having both electrodes 9 and 10 formed by the same method as in Example 1. The obtained light emitting diode had a forward operating voltage of 1.86 V at a current of 20 mA and an emission output of 2.6 mW.
Met.

【0059】実施例4 図4に示す構造の発光波長630 nm付近の赤色発光ダイオ
ードを下記手順により作製した。まず700℃に加熱した
p型GaAs基板1の第1主面上に、厚さ500 nmのp型(Zn
ドープ)GaAsバッファ層、厚さ500 nmのp型(Znドー
プ)(Al0.7Ga0.3)0. 5In0.5Pクラッド層2(Znドープ
量:1.0×1018cm-3)、厚さ600 nmのアンドープ(Al0.15
Ga0.85)0.5In0.5P活性層3、厚さ500 nmのn型(Seドー
プ)(Al0.7Ga0.3)0.5In0.5Pクラッド層4(Seドープ
量:5×1017cm-3)、及び厚さ2μmのn型(Seドープ)
(Al0.7Ga0.3)0.5In0.5P電流分散層5(Seドープ量:1.0
×1018cm-3)を、実施例1と同じ条件でMOVPE法により
順にエピタキシャル成長させた。ここまでの層構成は、
各層の極性以外実施例3のものと同じである。
Example 4 A red light emitting diode having an emission wavelength of about 630 nm having the structure shown in FIG. 4 was produced by the following procedure. First, on a first main surface of a p-type GaAs substrate 1 heated to 700 ° C., a p-type (Zn
Doped) GaAs buffer layer, thickness 500 nm of the p-type (Zn-doped) (Al 0.7 Ga 0.3) 0. 5 In 0.5 P cladding layer 2 (Zn doping amount: 1.0 × 10 18 cm -3) , a thickness of 600 nm Undoped (Al 0.15
Ga 0.85 ) 0.5 In 0.5 P active layer 3, 500 nm thick n-type (Se-doped) (Al 0.7 Ga 0.3 ) 0.5 In 0.5 P clad layer 4 (Se doping amount: 5 × 10 17 cm -3 ), and 2μm thick n-type (Se-doped)
(Al 0.7 Ga 0.3 ) 0.5 In 0.5 P Current distribution layer 5 (Se doping amount: 1.0
X 10 18 cm -3 ) was sequentially epitaxially grown by the MOVPE method under the same conditions as in Example 1. The layer structure up to here is
Other than the polarity of each layer, it is the same as that of the third embodiment.

【0060】次に実施例1と同じ方法により厚さ0.3μm
のITO透明導電層7を形成し、それに直径125μmの貫通
孔11を作製した。貫通孔11と一致する直径125μmの円形
開口部を有するレジストマスクをITO透明導電層7上に
形成し、Tiを蒸着することにより貫通孔11内に厚さ20 n
mの金属層13を形成した。そのレジストマスクを除去し
た後、再度貫通孔11と中心が一致する直径135μmの円形
開口部を有するレジストマスクをITO透明導電層7上に
形成し、貫通孔11内及びその周囲に厚さ10 nmのニッケ
ル及び厚さ1000 nmの金を順に蒸着することにより直径1
35μmの円形の表面電極9を形成した。最後にレジスト
マスクを除去した。貫通孔11の面積(金属層13と電流分
散層5との接触面積)は、表面電極9の面積の約86%で
あった。
Then, in the same manner as in Example 1, the thickness is 0.3 μm.
The ITO transparent conductive layer 7 was formed, and the through holes 11 having a diameter of 125 μm were formed therein. A resist mask having a circular opening with a diameter of 125 μm, which corresponds to the through hole 11, is formed on the ITO transparent conductive layer 7, and Ti is vapor-deposited to a thickness of 20 n
A metal layer 13 of m was formed. After removing the resist mask, a resist mask having a circular opening with a diameter of 135 μm whose center coincides with the through hole 11 is formed on the ITO transparent conductive layer 7 again, and a thickness of 10 nm is formed in and around the through hole 11. Of nickel and gold with a thickness of 1000 nm are deposited in sequence to obtain a diameter of 1
A 35 μm circular surface electrode 9 was formed. Finally, the resist mask was removed. The area of the through hole 11 (the contact area between the metal layer 13 and the current spreading layer 5) was about 86% of the area of the surface electrode 9.

【0061】基板1の裏面全体に、厚さ60 nmの金−亜
鉛合金、厚さ10 nmのニッケル及び厚さ500 nmの金を順
に蒸着し、n型の裏面電極10を形成した。さらに表面電
極9及び裏面電極10にオーミック性を付与するために、
窒素ガス雰囲気中、400℃で5分間の熱処理(アロイン
グ)を行なった。
A 60 nm-thick gold-zinc alloy, a 10 nm-thick nickel and a 500 nm-thick gold were sequentially deposited on the entire rear surface of the substrate 1 to form an n-type rear surface electrode 10. Furthermore, in order to impart ohmic properties to the front surface electrode 9 and the back surface electrode 10,
Heat treatment (alloying) was performed at 400 ° C. for 5 minutes in a nitrogen gas atmosphere.

【0062】両電極9,10まで形成したエピタキシャル
ウェハから実施例1と同じ方法により発光ダイオードチ
ップを作製した。得られた発光ダイオードチップの20 m
A通電時の順方向動作電圧は1.84Vであり、発光出力は2.
8 mWであった。
A light emitting diode chip was manufactured from the epitaxial wafer having both electrodes 9 and 10 formed by the same method as in Example 1. 20 m of the obtained light emitting diode chip
The forward operating voltage when A is energized is 1.84V, and the light emission output is 2.
It was 8 mW.

【0063】比較例1 金属層13を形成しない以外実施例1と同様にして図6に
示す構造の発光波長630 nm付近の赤色発光ダイオードを
作製した。得られた発光ダイオードの20 mA通電時の順
方向動作電圧は1.85 Vであるが、発光出力は2.1 mWと低
かった。
Comparative Example 1 A red light emitting diode having an emission wavelength of about 630 nm having the structure shown in FIG. 6 was produced in the same manner as in Example 1 except that the metal layer 13 was not formed. The obtained light emitting diode had a forward operating voltage of 1.85 V when energized at 20 mA, but had a low emission output of 2.1 mW.

【0064】比較例2 電流分散層5として、厚さ2μmのp型(亜鉛ドープ)GaP
膜の代わりに、厚さ2.0μmのp型(亜鉛ドープ)(Al0.7G
a0.3)0.5In0.5P(亜鉛ドープ量:1.0×1018cm- 3)膜を
形成した以外比較例1と同様にして、発光ダイオードを
作製した。得られた発光ダイオードの20 mA通電時の順
方向動作電圧は1.89 Vであるが、発光出力は2.1 mWと低
かった。
Comparative Example 2 As the current spreading layer 5, p-type (zinc-doped) GaP having a thickness of 2 μm was used.
Instead of the film, 2.0 μm thick p-type (zinc-doped) (Al 0.7 G
a 0.3) 0.5 In 0.5 P (zinc-doped amount: 1.0 × 10 18 cm - 3 ) in the same manner as in Comparative Example 1 except that film was formed, to prepare a light-emitting diode. The obtained light emitting diode had a forward operating voltage of 1.89 V when energized at 20 mA, but had a low emission output of 2.1 mW.

【0065】本発明の半導体発光素子を添付図面を参照
して説明したが、本発明はそれらに限定されることはな
く、本発明の技術的思想の範囲内で種々の変更を施すこ
とができる。例えば、金属層としてTiの蒸着層を設ける
以外に、Zr,Mo,Ta,W,Pt,Ir,Os,Re,Rh,Pd又は
これらの合金からなる蒸着層を設けても、同様の効果が
得られる。また貫通孔の形状及び数は図示の例に限定さ
れない。
Although the semiconductor light emitting device of the present invention has been described with reference to the accompanying drawings, the present invention is not limited to them, and various modifications can be made within the scope of the technical idea of the present invention. . For example, the same effect can be obtained by providing a vapor deposition layer made of Zr, Mo, Ta, W, Pt, Ir, Os, Re, Rh, Pd, or an alloy thereof in addition to providing a vapor deposition layer of Ti as the metal layer. can get. Further, the shape and number of the through holes are not limited to the illustrated example.

【0066】[0066]

【発明の効果】以上の通り、透明導電層に貫通孔を設け
た後で金属層及び表面電極を順に形成した本発明の半導
体発光素子は、(1) 貫通孔を介して表面電極が下層と直
接接するために、ダイシングやワイヤボンディング等に
よる表面電極の剥離の問題がないだけでなく、(2) Ti等
の金属層を介して表面電極が下層と接するために、電流
分散性が向上し、順方向動作電圧が低く、輝度も約30%
以上高いという利点を有する。
As described above, in the semiconductor light emitting device of the present invention in which the metal layer and the surface electrode are sequentially formed after forming the through hole in the transparent conductive layer, (1) the surface electrode is formed as a lower layer through the through hole. Since it is in direct contact, there is no problem of peeling of the surface electrode due to dicing, wire bonding, etc., and (2) the surface electrode is in contact with the lower layer via a metal layer such as Ti, so that the current dispersion is improved, Low forward operating voltage and brightness of about 30%
It has the advantage of being higher.

【0067】またITOのような比抵抗の低い透明導電層
を有する本発明の半導体発光素子のエピタキシャル層
は、従来の半導体発光素子用のエピタキシャル層の五分
の一乃至数十分の一程度まで薄くすることができるの
で、エピタキシャルウェハのコスト低減に寄与する。
The epitaxial layer of the semiconductor light emitting device of the present invention having a transparent conductive layer having a low specific resistance such as ITO is about one fifth to several tenths of the thickness of the conventional epitaxial layer for semiconductor light emitting device. Since it can be thinned, it contributes to cost reduction of the epitaxial wafer.

【図面の簡単な説明】[Brief description of drawings]

【図1】 本発明の一実施例による半導体発光素子を示
す断面図であって、図2のA-A断面図に相当する。
1 is a cross-sectional view showing a semiconductor light emitting device according to an embodiment of the present invention, which corresponds to the AA cross-sectional view of FIG.

【図2】 本発明の一実施例による半導体発光素子を示
す平面図である。
FIG. 2 is a plan view showing a semiconductor light emitting device according to an embodiment of the present invention.

【図3】 本発明の別の実施例による半導体発光素子を
示す断面図である。
FIG. 3 is a sectional view showing a semiconductor light emitting device according to another embodiment of the present invention.

【図4】 本発明のさらに別の実施例による半導体発光
素子を示す断面図である。
FIG. 4 is a sectional view showing a semiconductor light emitting device according to still another embodiment of the present invention.

【図5】 本発明のさらに別の実施例による半導体発光
素子を示す断面図である。
FIG. 5 is a cross-sectional view showing a semiconductor light emitting device according to still another embodiment of the present invention.

【図6】 本発明を適用する前の半導体発光素子を示す
断面図である。
FIG. 6 is a sectional view showing a semiconductor light emitting device before the present invention is applied.

【図7】 従来の半導体発光素子を示す断面図である。FIG. 7 is a cross-sectional view showing a conventional semiconductor light emitting device.

【符号の説明】[Explanation of symbols]

1・・・基板 2,4・・・クラッド層 3・・・活性層 5・・・電流分散層 7・・・透明導電層 9・・・表面電極 10・・・裏面電極 11・・・貫通孔 12・・・発光部層 13・・・金属層 1 ... Substrate 2, 4 ... Clad layer 3 ... Active layer 5 ... Current distribution layer 7: Transparent conductive layer 9 ... Surface electrode 10 ... Back electrode 11 ... Through hole 12 ... Light emitting layer 13 ... Metal layer

───────────────────────────────────────────────────── フロントページの続き (72)発明者 柴田 憲治 茨城県日立市日高町5丁目1番1号 日立 電線株式会社日高工場内 Fターム(参考) 5F041 AA43 CA34 CA65 CA85 CA88 CA92 CA98    ─────────────────────────────────────────────────── ─── Continued front page    (72) Inventor Kenji Shibata             Hitachi, 1-1 Hidaka-cho, Hitachi City, Ibaraki Prefecture             Electric Wire Co., Ltd. Hidaka Factory F-term (reference) 5F041 AA43 CA34 CA65 CA85 CA88                       CA92 CA98

Claims (13)

【特許請求の範囲】[Claims] 【請求項1】 裏面電極が形成された第一導電型の基板
に、一対のクラッド層に挟まれた活性層からなる発光部
層と、金属酸化膜からなる透明導電層と、表面電極とが
形成された半導体発光素子であって、前記透明導電層は
少なくとも1つの貫通孔を有し、前記貫通孔内にTi,Z
r,Mo,Ta,W,Pt,Ir,Os,Re,Rh,Pd及びこれらの合
金からなる群から選ばれた少なくとも1種の金属からな
る層が形成されており、前記表面電極は前記金属層を介
して前記発光部層と接していることを特徴とする半導体
発光素子。
1. A first-conductivity-type substrate on which a back electrode is formed, a light-emitting portion layer formed of an active layer sandwiched between a pair of cladding layers, a transparent conductive layer formed of a metal oxide film, and a front electrode. In the formed semiconductor light emitting device, the transparent conductive layer has at least one through hole, and Ti, Z are provided in the through hole.
A layer made of at least one metal selected from the group consisting of r, Mo, Ta, W, Pt, Ir, Os, Re, Rh, Pd and alloys thereof is formed, and the surface electrode is made of the metal. A semiconductor light emitting device, which is in contact with the light emitting portion layer through a layer.
【請求項2】 請求項1に記載の半導体発光素子におい
て、前記貫通孔の周囲の前記透明導電層上で前記表面電
極と接する領域にも、Ti,Zr,Mo,Ta,W,Pt,Ir,O
s,Re,Rh,Pd及びこれらの合金からなる群から選ばれ
た少なくとも1種の金属からなる層が形成されているこ
とを特徴とする半導体発光素子。
2. The semiconductor light emitting device according to claim 1, wherein Ti, Zr, Mo, Ta, W, Pt, Ir are also formed in a region on the transparent conductive layer around the through hole and in contact with the surface electrode. , O
A semiconductor light emitting device, wherein a layer made of at least one metal selected from the group consisting of s, Re, Rh, Pd and alloys thereof is formed.
【請求項3】 請求項1又は2に記載の半導体発光素子
において、前記金属層はTi又はその合金からなることを
特徴とする半導体発光素子。
3. The semiconductor light emitting device according to claim 1 or 2, wherein the metal layer is made of Ti or an alloy thereof.
【請求項4】 請求項1〜3のいずれかに記載の半導体
発光素子において、前記発光部層と前記透明導電層との
間に第二導電型の電流分散層が形成されており、前記表
面電極は前記貫通孔内に形成された金属層を介して前記
電流分散層と接していることを特徴とする半導体発光素
子。
4. The semiconductor light emitting device according to claim 1, wherein a current diffusion layer of a second conductivity type is formed between the light emitting section layer and the transparent conductive layer, and the surface is provided. The semiconductor light emitting device, wherein the electrode is in contact with the current spreading layer through the metal layer formed in the through hole.
【請求項5】 請求項1〜3のいずれかに記載の半導体
発光素子において、前記発光部層と前記透明導電層との
間に化合物半導体層が形成されており、前記表面電極は
前記貫通孔内に形成された金属層を介して前記化合物半
導体層と接していることを特徴とする半導体発光素子。
5. The semiconductor light emitting device according to claim 1, wherein a compound semiconductor layer is formed between the light emitting section layer and the transparent conductive layer, and the surface electrode has the through hole. A semiconductor light emitting device, which is in contact with the compound semiconductor layer through a metal layer formed therein.
【請求項6】 請求項4に記載の半導体発光素子におい
て、前記電流分散層と前記透明導電層との間に化合物半
導体層が形成されており、前記表面電極は前記貫通孔内
に形成された金属層を介して前記化合物半導体層と接し
ていることを特徴とする半導体発光素子。
6. The semiconductor light emitting device according to claim 4, wherein a compound semiconductor layer is formed between the current spreading layer and the transparent conductive layer, and the surface electrode is formed in the through hole. A semiconductor light emitting device, which is in contact with the compound semiconductor layer through a metal layer.
【請求項7】 請求項1〜6のいずれかに記載の半導体
発光素子において、前記発光部層は第一導電型のクラッ
ド層と、第二導電型のクラッド層と、両クラッド層に挟
まれた活性層とからなることを特徴とする半導体発光素
子。
7. The semiconductor light emitting device according to claim 1, wherein the light emitting section layer is sandwiched between a first conductivity type clad layer, a second conductivity type clad layer, and both clad layers. And a semiconductor active layer.
【請求項8】 請求項1〜7のいずれかに記載の半導体
発光素子において、前記貫通孔の面積(複数の貫通孔が
ある場合には合計面積)は前記表面電極の面積の1%以
上であることを特徴とする半導体発光素子。
8. The semiconductor light emitting device according to claim 1, wherein an area of the through hole (a total area when there are a plurality of through holes) is 1% or more of an area of the surface electrode. A semiconductor light emitting device characterized by being present.
【請求項9】 請求項1〜8のいずれかに記載の半導体
発光素子において、前記発光部層、前記電流分散層又は
前記化合物半導体層のうち前記表面電極と接する領域の
中心と、前記表面電極の中心とは実質的に一致している
ことを特徴とする半導体発光素子。
9. The semiconductor light emitting device according to claim 1, wherein a center of a region of the light emitting section layer, the current spreading layer, or the compound semiconductor layer in contact with the surface electrode, and the surface electrode. A semiconductor light-emitting device characterized by being substantially coincident with the center of.
【請求項10】 請求項1〜9のいずれかに記載の半導体
発光素子において、前記基板はGaAsからなり、前記発光
部層はAlGaInP又はGaInPからなることを特徴とする半導
体発光素子。
10. The semiconductor light emitting element according to claim 1, wherein the substrate is made of GaAs, and the light emitting section layer is made of AlGaInP or GaInP.
【請求項11】 請求項1〜10のいずれかに記載の半導体
発光素子において、前記電流分散層はGaP、GaAlP、AlIn
P、AlGaInP、AlGaAs及びGaAsPからなる群から選ばれた
少なくとも1種の化合物半導体からなることを特徴とす
る半導体発光素子。
11. The semiconductor light emitting device according to claim 1, wherein the current spreading layer is GaP, GaAlP, AlIn.
A semiconductor light emitting device comprising at least one compound semiconductor selected from the group consisting of P, AlGaInP, AlGaAs and GaAsP.
【請求項12】 請求項1〜11に記載の半導体発光素子に
おいて、前記化合物半導体層は、(1) InP又はInAsの二
元系化合物半導体、(2) AlInAs又はAlInPの三元系化合
物半導体、(3) AlGaAs、AlGaP、GaInAs及びGaInPからな
る群から選ばれた少なくとも1種の三元系化合物半導体
(Gaのモル比:0.2以下)、(4) AlInAsPの四元系化合物
半導体、(5) AlGaInP、AlGaInAs、AlGaAsP及びGaInAsP
からなる群から選ばれた少なくとも1種の四元系化合物
半導体(Gaのモル比:0.2以下)、又は(6) AlGaInAsPか
らなる五元系化合物半導体(Gaのモル比:0.2以下)の
いずれかであることを特徴とする半導体発光素子。
12. The semiconductor light emitting device according to claim 1, wherein the compound semiconductor layer is (1) InP or InAs binary compound semiconductor, (2) AlInAs or AlInP ternary compound semiconductor, (3) At least one ternary compound semiconductor (molar ratio of Ga: 0.2 or less) selected from the group consisting of AlGaAs, AlGaP, GaInAs, and GaInP, (4) AlInAsP quaternary compound semiconductor, (5) AlGaInP, AlGaInAs, AlGaAsP and GaInAsP
At least one quaternary compound semiconductor selected from the group consisting of (molar ratio of Ga: 0.2 or less) or (6) quaternary compound semiconductor composed of AlGaInAsP (molar ratio of Ga: 0.2 or less). A semiconductor light emitting device characterized in that
【請求項13】 請求項1〜12のいずれかに記載の半導体
発光素子において、前記透明導電層を形成する金属酸化
物はSnO2、In2O3、ITO及びGa含有ZnOからなる群から選
ばれた少なくとも1種であることを特徴とする半導体発
光素子。
13. The semiconductor light emitting device according to claim 1, wherein the metal oxide forming the transparent conductive layer is selected from the group consisting of SnO 2 , In 2 O 3 , ITO and Ga-containing ZnO. At least one selected from the group consisting of semiconductor light emitting devices.
JP2001291833A 2001-09-25 2001-09-25 Semiconductor light-emitting device Pending JP2003101071A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001291833A JP2003101071A (en) 2001-09-25 2001-09-25 Semiconductor light-emitting device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001291833A JP2003101071A (en) 2001-09-25 2001-09-25 Semiconductor light-emitting device

Publications (1)

Publication Number Publication Date
JP2003101071A true JP2003101071A (en) 2003-04-04

Family

ID=19113909

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001291833A Pending JP2003101071A (en) 2001-09-25 2001-09-25 Semiconductor light-emitting device

Country Status (1)

Country Link
JP (1) JP2003101071A (en)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005005557A (en) * 2003-06-13 2005-01-06 Hitachi Cable Ltd Manufacturing method of semiconductor light emitting device
JP2005123501A (en) * 2003-10-20 2005-05-12 Toyoda Gosei Co Ltd Semiconductor light emitting element
WO2005069388A1 (en) * 2004-01-20 2005-07-28 Nichia Corporation Semiconductor light-emitting device
WO2010073539A1 (en) * 2008-12-25 2010-07-01 昭和電工株式会社 Semiconductor light emitting element, method for manufacturing semiconductor light emitting element, and lamp
EP1724847A3 (en) * 2005-05-19 2011-01-05 Nichia Corporation Nitride semiconductor device
KR101041843B1 (en) 2005-07-30 2011-06-17 삼성엘이디 주식회사 Nitride-based compound semiconductor light emitting device and fabrication method of the same
KR101112430B1 (en) * 2009-12-21 2012-02-22 광전자 주식회사 Light emitting chip and the method of the same, Optical device package and the method of the same
US8247837B2 (en) * 2009-01-13 2012-08-21 Huga Optotech, Inc. Light-emitting diode with high lighting efficiency

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005005557A (en) * 2003-06-13 2005-01-06 Hitachi Cable Ltd Manufacturing method of semiconductor light emitting device
JP2005123501A (en) * 2003-10-20 2005-05-12 Toyoda Gosei Co Ltd Semiconductor light emitting element
WO2005069388A1 (en) * 2004-01-20 2005-07-28 Nichia Corporation Semiconductor light-emitting device
US7288797B2 (en) 2004-01-20 2007-10-30 Nichia Corporation Semiconductor light emitting element
JP4765632B2 (en) * 2004-01-20 2011-09-07 日亜化学工業株式会社 Semiconductor light emitting device
EP1724847A3 (en) * 2005-05-19 2011-01-05 Nichia Corporation Nitride semiconductor device
US8981420B2 (en) 2005-05-19 2015-03-17 Nichia Corporation Nitride semiconductor device
KR101041843B1 (en) 2005-07-30 2011-06-17 삼성엘이디 주식회사 Nitride-based compound semiconductor light emitting device and fabrication method of the same
WO2010073539A1 (en) * 2008-12-25 2010-07-01 昭和電工株式会社 Semiconductor light emitting element, method for manufacturing semiconductor light emitting element, and lamp
US8969905B2 (en) 2008-12-25 2015-03-03 Toyoda Gosei Co., Ltd. Semiconductor light emitting device and method for manufacturing semiconductor light emitting device, and lamp
US8247837B2 (en) * 2009-01-13 2012-08-21 Huga Optotech, Inc. Light-emitting diode with high lighting efficiency
KR101112430B1 (en) * 2009-12-21 2012-02-22 광전자 주식회사 Light emitting chip and the method of the same, Optical device package and the method of the same

Similar Documents

Publication Publication Date Title
JP3697609B2 (en) Semiconductor light emitting device
JP4091261B2 (en) Semiconductor light emitting device and manufacturing method thereof
US6806115B2 (en) Semiconductor light emitting device and method for producing the same
JP5310371B2 (en) Semiconductor light emitting device and manufacturing method thereof
JP5169012B2 (en) Semiconductor light emitting device
JP2008283096A (en) Semiconductor light-emitting element
JP3207773B2 (en) Compound semiconductor light emitting device and method of manufacturing the same
US8610151B2 (en) Semiconductor light-emitting element and method for manufacturing semiconductor light-emitting element
WO2014167773A1 (en) Semiconductor light emitting element and method for manufacturing same
JP2003101071A (en) Semiconductor light-emitting device
JP2004186544A (en) Semiconductor light emitting element
JP2002314131A (en) Transparent electrode, manufacturing method thereof and group iii nitride semiconductor light emitting element using the same
JP2002368273A (en) Semiconductor light-emitting device
JP2005005557A (en) Manufacturing method of semiconductor light emitting device
JP4380083B2 (en) Manufacturing method of light emitting diode
JP4123360B2 (en) Semiconductor light emitting device and manufacturing method thereof
JP2002016286A (en) Semiconductor light-emitting element
JP2003046119A (en) Light-emitting diode and method for manufacturing the same
JP2004319672A (en) Light emitting diode
JP2005277218A (en) Light-emitting element and its manufacturing method
JP2001085742A (en) Semiconductor light emitting element and its manufacturing method
JPH10308533A (en) Galium-nitride-based compound semiconductor light emitting element, its manufacture and light emitting element
JP3700767B2 (en) Semiconductor light emitting device
JP2004200325A (en) Semiconductor light emitting device
JP3214367B2 (en) Method for manufacturing semiconductor light emitting device