JP2003100701A - Method for etching silicon wafer and method for differentiating front and rear surface of silicon wafer using the same - Google Patents

Method for etching silicon wafer and method for differentiating front and rear surface of silicon wafer using the same

Info

Publication number
JP2003100701A
JP2003100701A JP2001296805A JP2001296805A JP2003100701A JP 2003100701 A JP2003100701 A JP 2003100701A JP 2001296805 A JP2001296805 A JP 2001296805A JP 2001296805 A JP2001296805 A JP 2001296805A JP 2003100701 A JP2003100701 A JP 2003100701A
Authority
JP
Japan
Prior art keywords
etching
acid
silicon wafer
wafer
alkali
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2001296805A
Other languages
Japanese (ja)
Inventor
Masafumi Norimoto
雅史 則本
Kazunari Takaishi
和成 高石
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumco Corp
Original Assignee
Sumitomo Mitsubishi Silicon Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Mitsubishi Silicon Corp filed Critical Sumitomo Mitsubishi Silicon Corp
Priority to JP2001296805A priority Critical patent/JP2003100701A/en
Publication of JP2003100701A publication Critical patent/JP2003100701A/en
Pending legal-status Critical Current

Links

Abstract

PROBLEM TO BE SOLVED: To provide an etching method of a silicon wafer, by which excellent mirror finish flatness can be obtained on the front surface and the rear surface is a little rough. SOLUTION: This is to provide an improved version of a silicon wafer etching method in which an acid etchant and an alkaline etchant are individually stored in a plurality of tanks, and a silicon wafer having a process modified layer formed through a lapping process and a subsequent cleaning process is sequentially immersed in the acid etchant and the alkaline etchant. In this method, the alkaline etching is treated after the acid etching, the concentration of the alkaline etchant is set to be 8 mol/l or more, and the etching rate of the acid etching is set to be 0.2 μm/sec or more in total in the front and rear surfaces of the silicon wafer.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【発明の属する技術分野】本発明は、シリコンウェーハ
の製造工程において、発生するウェーハ表面の加工変質
層をエッチング除去する方法の改善に関する。更に詳し
くは、エッチングされたウェーハの表面のみを鏡面研磨
してウェーハ表裏面の差別化を行う方法に関するもので
ある。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an improvement in a method for etching and removing a work-affected layer on a surface of a wafer which is generated in a silicon wafer manufacturing process. More specifically, it relates to a method of differentiating the front and back surfaces of a wafer by mirror-polishing only the surface of the etched wafer.

【0002】[0002]

【従来の技術】一般に半導体シリコンウェーハの製造工
程は、引上げたシリコン単結晶インゴットから切出し、
スライスして得られたウェーハを、面取り、機械研磨
(ラッピング)、エッチング、鏡面研磨(ポリッシン
グ)及び洗浄する工程から構成され、高精度の平坦度を
有するウェーハとして生産される。これらの工程は目的
により、その一部の工程が入替えられたり、複数回繰返
されたり、或いは熱処理、研削等他の工程が付加、置換
されたりして種々の工程が行われる。ブロック切断、外
径研削、スライシング、ラッピング等の機械加工プロセ
スを経たシリコンウェーハは表面にダメージ層即ち加工
変質層を有している。加工変質層はデバイス製造プロセ
スにおいてスリップ転位等の結晶欠陥を誘発したり、ウ
ェーハの機械的強度を低下させ、また電気的特性に悪影
響を及ぼすので完全に除去しなければならない。
2. Description of the Related Art Generally, a semiconductor silicon wafer is manufactured by cutting a silicon single crystal ingot,
The wafer obtained by slicing is composed of the steps of chamfering, mechanical polishing (lapping), etching, mirror polishing (polishing) and cleaning, and is produced as a wafer having high precision flatness. Depending on the purpose, some of these steps are replaced with each other, repeated a plurality of times, or other steps such as heat treatment and grinding are added or replaced to perform various steps. A silicon wafer that has undergone a machining process such as block cutting, outer diameter grinding, slicing, and lapping has a damaged layer, that is, a work-affected layer on the surface. The work-affected layer induces crystal defects such as slip dislocations in the device manufacturing process, lowers the mechanical strength of the wafer, and adversely affects the electrical characteristics, and therefore must be completely removed.

【0003】この加工変質層を取除くため、エッチング
処理が行われる。エッチング処理には、混酸等の酸エッ
チング液を用いる酸エッチングと、NaOH等のアルカ
リエッチング液を用いるアルカリエッチングとがある。
しかし、酸エッチングを行うことにより、ラッピングで
得られた平坦度が損なわれ、エッチング表面にmmオー
ダーのうねりやピールと呼ばれる凹凸が発生する。ま
た、アルカリエッチングを行うことにより、局所的な深
さが数μmで、大きさが数〜数十μm程度のピット(以
下、これをファセットという。)が発生する等の問題点
があった。
An etching process is performed to remove the work-affected layer. The etching treatment includes acid etching using an acid etching solution such as mixed acid and alkali etching using an alkali etching solution such as NaOH.
However, by performing acid etching, the flatness obtained by lapping is impaired, and waviness on the order of mm and unevenness called peeling occur. In addition, there is a problem that the pits (hereinafter referred to as facets) having a local depth of several μm and a size of several to several tens μm are generated by performing alkali etching.

【0004】上記問題点を解決する方法としてアルカリ
エッチングの後に、酸エッチングを行い、このときのア
ルカリエッチングの取り代を酸エッチングの取り代より
大きくするウェーハの加工方法及びこの方法により加工
されたウェーハが提案されている(特開平11−233
485)。上記方法により、ラッピング後の平坦度を維
持しつつ加工変質層を除去し、平面粗さを改善し、特に
局所的なファセットをより浅く、滑らかな凹凸形状を持
ち、パーティクルや汚染の発生しにくいエッチング表面
を有するウェーハを作製することが可能となる。一方、
デバイスプロセスの搬送系でのウェーハ有無の検知はウ
ェーハ裏面により行われているため、表面を鏡面研磨し
たウェーハ裏面が鏡面状であると、検知困難や誤検知す
るなどの問題が生じていた。
As a method for solving the above-mentioned problems, acid etching is performed after alkali etching, and a method of processing a wafer in which an acid etching removal margin is larger than an acid etching removal allowance and a wafer processed by this method Has been proposed (JP-A-11-233).
485). By the above method, the work-affected layer is removed while maintaining the flatness after lapping, the surface roughness is improved, and especially the local facets have a shallower and smooth uneven shape, and particles and contamination are unlikely to occur. It becomes possible to produce a wafer having an etching surface. on the other hand,
Since the presence / absence of the wafer is detected by the back surface of the wafer in the transfer system of the device process, if the back surface of the wafer whose surface is mirror-polished is mirror-like, there are problems such as detection difficulty and erroneous detection.

【0005】[0005]

【発明が解決しようとする課題】上記特開平11−23
3485号公報に示されたウェーハの表面を鏡面研磨し
たウェーハ(以下、PW;Polished Waferという。)で
は、デバイスメーカーの所望するような良好な平坦度を
有し、かつPWの裏面粗さが小さいウェーハを得られる
ことができない問題があった。
DISCLOSURE OF THE INVENTION Problems to be Solved by the Invention
A wafer whose surface is mirror-polished (hereinafter referred to as PW; Polished Wafer) disclosed in Japanese Patent No. 3485 has a good flatness desired by a device maker and a small back surface roughness of the PW. There was a problem that a wafer could not be obtained.

【0006】本発明の目的は、表面を鏡面研磨したウェ
ーハにおいて、良好な平坦度を得、かつ裏面粗さが小さ
くなるシリコンウェーハのエッチング方法を提供するこ
とにある。本発明の別の目的は、ウェーハ両面が高精度
の平坦度及び小さい表面粗さを有しかつウェーハの表裏
面を目視により識別可能にするシリコンウェーハの表裏
面差別化方法を提供することにある。
An object of the present invention is to provide a method for etching a silicon wafer whose surface is mirror-polished, which has a good flatness and a small back surface roughness. Another object of the present invention is to provide a method for differentiating the front and back surfaces of a silicon wafer, which has a highly accurate flatness and a small surface roughness on both surfaces of the wafer and enables the front and back surfaces of the wafer to be visually identified. .

【0007】[0007]

【課題を解決するための手段】請求項1に係る発明は、
複数のエッチング槽に酸エッチング液とアルカリエッチ
ング液をそれぞれ貯え、ラッピング工程に続いて洗浄工
程を経た加工変質層を有するシリコンウェーハを酸エッ
チング液とアルカリエッチング液とに順次浸漬するシリ
コンウェーハのエッチング方法の改良である。この特徴
ある構成は、酸エッチングの後にアルカリエッチングが
行われ、アルカリエッチング液の濃度を8mol/l以
上とし、かつ酸エッチングのエッチングレートをシリコ
ンウェーハの表面と裏面を合わせた合計で0.2μm/
秒以上とするところにある。請求項1に係る発明では、
酸エッチングの後にアルカリエッチングが行われ、上記
条件にアルカリエッチング液の濃度及び酸エッチングの
エッチングレートを規定してウェーハをアルカリ及び酸
エッチング液に順次浸漬してエッチング処理されたウェ
ーハは、ラッピング工程で得られた平坦度を維持すると
ともに裏面粗さを小さくすることができる。
The invention according to claim 1 is
An etching method for a silicon wafer in which an acid etching solution and an alkali etching solution are respectively stored in a plurality of etching tanks, and a silicon wafer having a work-affected layer that has undergone a cleaning step following a lapping step is sequentially immersed in an acid etching solution and an alkali etching solution. Is an improvement. In this characteristic structure, alkali etching is performed after acid etching, the concentration of the alkali etching solution is 8 mol / l or more, and the etching rate of acid etching is 0.2 μm / total when the front surface and the back surface of the silicon wafer are combined.
It is in the place of more than a second. In the invention according to claim 1,
After the acid etching, alkali etching is performed, and the wafer subjected to the etching treatment by sequentially immersing the wafer in the alkali and the acid etching solution by defining the concentration of the alkali etching solution and the etching rate of the acid etching in the above conditions is subjected to the lapping step. It is possible to maintain the obtained flatness and reduce the back surface roughness.

【0008】請求項7に係る発明は、請求項1ないし6
いずれかに記載の方法によりエッチングされたシリコン
ウェーハの表面のみを鏡面研磨してウェーハの表裏面を
差別化する方法である。請求項7に係る発明では、エッ
チングにより良好な平坦度を得、かつ裏面粗さを小さく
したウェーハ表面のみを鏡面研磨することにより、ウェ
ーハ両面が高精度の平坦度及び小さい表面粗さを有しか
つウェーハ表面がデバイスメーカーの所望する光沢度を
有してウェーハの表裏面が目視により識別可能となる。
The invention according to claim 7 relates to claims 1 to 6.
This is a method in which only the front surface of a silicon wafer etched by any of the methods is mirror-polished to differentiate the front and back surfaces of the wafer. In the invention according to claim 7, good flatness is obtained by etching, and only the wafer surface whose back surface roughness is reduced is mirror-polished, so that both surfaces of the wafer have high-precision flatness and small surface roughness. In addition, the front surface and back surface of the wafer can be visually identified because the front surface of the wafer has a glossiness desired by the device manufacturer.

【0009】[0009]

【発明の実施の形態】次に本発明の実施の形態を図面に
基づいて説明する。本発明に係るシリコンウェーハのエ
ッチング方法は、複数のエッチング槽に酸エッチング液
とアルカリエッチング液をそれぞれ貯え、ラッピング工
程に続いて洗浄工程を経た加工変質層を有するシリコン
ウェーハを酸エッチング液とアルカリエッチング液とに
順次浸漬する方法の改良であり、この特徴ある構成は、
酸エッチングの後にアルカリエッチングが行われ、アル
カリエッチング液の濃度を8mol/l以上とし、かつ
酸エッチングのエッチングレートをシリコンウェーハの
表面と裏面を合わせた合計で0.2μm/秒以上とする
ところにある。
DESCRIPTION OF THE PREFERRED EMBODIMENTS Next, embodiments of the present invention will be described with reference to the drawings. The method for etching a silicon wafer according to the present invention stores an acid etching solution and an alkali etching solution in a plurality of etching tanks, respectively, and a silicon wafer having a work-affected layer that has undergone a cleaning step following a lapping step is subjected to an acid etching solution and an alkali etching solution. It is an improvement of the method of sequential immersion in liquid, and this characteristic configuration is
Alkaline etching is performed after acid etching, and the concentration of the alkali etching solution is set to 8 mol / l or more, and the etching rate of acid etching is set to 0.2 μm / sec or more in total for the front surface and the back surface of the silicon wafer. is there.

【0010】アルカリエッチング液の濃度が下限値未満
であると、ウェーハに形成されるファセットの形状が大
きくなる、更に大きさが数ミクロン以下で深さが十から
数十ミクロン程度の深いピットが発生する、表面粗さが
大きくなる不具合を生じ、後工程で行う化学的機械的研
磨の研磨代を大きくする必要がある。アルカリエッチン
グ液の濃度は10mol/l以上が好ましい。酸エッチ
ングのエッチングレートは0.2〜0.8μm/秒が好
ましい。
If the concentration of the alkaline etching solution is less than the lower limit value, the shape of facets formed on the wafer becomes large, and deep pits having a size of several microns or less and a depth of about 10 to several tens of microns are generated. However, the surface roughness becomes large, and it is necessary to increase the polishing allowance of the chemical mechanical polishing performed in the subsequent step. The concentration of the alkaline etching solution is preferably 10 mol / l or more. The etching rate of acid etching is preferably 0.2 to 0.8 μm / sec.

【0011】ここで光沢度はJIS規格(JIS Z 8
741)により定義されている。この規格によれば、光
沢度は、ある試料面に対し、入射角θで入射した光の鏡
面反射光束Ψsの、屈折率が1.567のガラス表面の
同一測定系における鏡面反射光束Ψs0に対する割合をパ
ーセントで表示した数値として表される。光沢度Gr
(θ)は下記式(1)に示す式により表すことができ、シ
リコンウェーハ表面の光沢度を測定する場合の入射角θ
は60°である。
Here, the glossiness is the JIS standard (JIS Z 8
741). According to this standard, the glossiness is relative to the specular reflection luminous flux Ψs 0 of the glass surface having a refractive index of 1.567 in the same measurement system of the specular reflection luminous flux Ψs of the light incident on the sample surface at the incident angle θ. It is expressed as a number, which is a percentage. Gloss Gr
(θ) can be expressed by the following formula (1), and the incident angle θ when measuring the glossiness of the silicon wafer surface
Is 60 °.

【0012】[0012]

【数1】 [Equation 1]

【0013】酸エッチングのエッチング機構は、硝酸等
に含まれる、或いは別の化合物に含まれる酸化種による
シリコンの酸化と、フッ酸等、或いは別の還元性化合物
による酸化物の除去から成り立っている。この酸エッチ
ングのエッチングレートを制御するために、希釈剤とし
て酢酸、硫酸、リン酸、水等が添加される。これら希釈
剤に使用される添加溶液は、酸エッチング液の表面張力
や粘性を変えるという別の効果もあり、その目的によっ
て使い分けられる。一般に希釈剤を添加することによ
り、酸エッチング液のエッチングレートが低下する。エ
ッチングレートの低下とともに、表面の粗さが大きくな
る傾向にある。従って、表面粗さの指標であるRaが大
きくなる、光沢度が小さくなるという効果が現れる。ま
た、エッチング反応に伴って発生する熱に関し、ウェー
ハ面内均一性が向上する等の理由から、エッチングレー
トが小さくなるにつれ、平坦度は良くなる傾向を示す。
The etching mechanism of acid etching consists of oxidation of silicon by an oxidizing species contained in nitric acid or the like or contained in another compound, and removal of oxide by hydrofluoric acid or another reducing compound. . In order to control the etching rate of this acid etching, acetic acid, sulfuric acid, phosphoric acid, water or the like is added as a diluent. The additive solution used for these diluents has another effect of changing the surface tension and viscosity of the acid etching solution, and can be used properly depending on its purpose. Generally, the addition of a diluent reduces the etching rate of the acid etching solution. The surface roughness tends to increase as the etching rate decreases. Therefore, Ra, which is an index of the surface roughness, becomes large, and the glossiness becomes small. Further, regarding the heat generated by the etching reaction, the flatness tends to be improved as the etching rate is reduced, for the reason that the in-plane uniformity of the wafer is improved.

【0014】酸エッチング槽の合計取り代はシリコンウ
ェーハの表面と裏面を合わせた合計が13〜25μm、
アルカリエッチング槽の合計取り代はシリコンウェーハ
の表面と裏面を合わせた合計が5〜13μmとなるよう
にウェーハをエッチングする。酸エッチングの合計取り
代が下限値未満であると、表面粗さが大きくなってしま
う、取り代を正確に制御できない等の不具合を生じ、上
限値を越えると、ナノトポグラフィーと呼ばれる数mm
オーダーのうねりが大きくなる不具合を生じる。アルカ
リエッチングの合計取り代が下限値未満であると、光沢
度が所望の数値とならず、上限値を越えると、ナノトポ
グラフィーが発生する不具合を生じる。酸エッチング槽
の合計取り代が13〜20μm、アルカリエッチング槽
の合計取り代が5〜10μmが好ましい。
The total removal amount of the acid etching tank is 13 to 25 μm in total including the front surface and the back surface of the silicon wafer,
The total etching allowance of the alkali etching tank is such that the total of the front surface and the back surface of the silicon wafer is 5 to 13 μm. If the total removal allowance of acid etching is less than the lower limit, problems such as increased surface roughness and inability to accurately control the allowance occur, and above the upper limit, a few mm called nanotopography.
This causes a problem that the swell of the order becomes large. If the total removal amount of alkali etching is less than the lower limit value, the glossiness does not reach a desired value, and if it exceeds the upper limit value, nanotopography occurs. The total removal allowance of the acid etching bath is preferably 13 to 20 μm, and the total removal allowance of the alkali etching bath is preferably 5 to 10 μm.

【0015】本発明のエッチング槽の数は2〜6槽であ
る。酸エッチング槽とアルカリエッチング槽との組合せ
を表1に示す。
The number of etching baths of the present invention is 2 to 6. Table 1 shows combinations of the acid etching bath and the alkali etching bath.

【0016】[0016]

【表1】 [Table 1]

【0017】エッチング槽の数が上限値を越えるとウェ
ーハの表面粗さが悪化する。好ましいエッチング槽の数
は2〜3槽であり、この場合の最適態様は、酸エッチン
グ槽が1槽、アルカリエッチング槽が2槽以下である。
例えば、エッチング槽の数が2槽の場合、酸エッチング
槽、アルカリエッチング槽の順にウェーハを浸漬する。
また、エッチング槽の数が3槽の場合、酸エッチング
槽、アルカリエッチング槽、アルカリエッチング槽の順
にウェーハを浸漬することになる。
If the number of etching baths exceeds the upper limit, the surface roughness of the wafer deteriorates. The preferred number of etching baths is two to three, and the optimum mode in this case is one acid etching bath and two or less alkaline etching baths.
For example, when the number of etching baths is two, the wafer is immersed in the order of the acid etching bath and the alkali etching bath.
When the number of etching baths is 3, the wafer is immersed in the order of the acid etching bath, the alkali etching bath, and the alkali etching bath.

【0018】また、酸エッチング工程と酸エッチング工
程との間、アルカリエッチング工程とアルカリエッチン
グ工程との間にはリンス槽に浸漬するリンス工程を行っ
てもよいし、行わなくてもよいが、酸エッチング工程と
アルカリエッチング工程との間には、必ずリンス工程を
行う。このリンス工程を間に入れることにより、ウェー
ハに付着した酸が洗い落とされるため、次工程でのアル
カリと反応を起こすおそれがなくなる。酸エッチング液
はフッ酸及び硝酸をそれぞれ含み、酢酸、硫酸又はリン
酸を少なくとも1種更に含むことが好ましい。また、ア
ルカリエッチング液は水酸化ナトリウム又は水酸化カリ
ウムを含む液が用いられる。
A rinsing step of immersing in a rinsing bath may or may not be performed between the acid etching step and the acid etching step and between the alkali etching step and the alkali etching step. A rinse process is always performed between the etching process and the alkali etching process. By inserting this rinsing step in between, the acid adhering to the wafer is washed off, and there is no risk of reacting with the alkali in the next step. The acid etching solution contains hydrofluoric acid and nitric acid, respectively, and preferably further contains at least one kind of acetic acid, sulfuric acid or phosphoric acid. A solution containing sodium hydroxide or potassium hydroxide is used as the alkaline etching solution.

【0019】本発明のエッチング方法によりエッチング
されたシリコンウェーハの表面のみを鏡面研磨すること
により得られたウェーハはウェーハ表面がウェーハ裏面
より高い光沢度を有するため、表裏面を識別可能な程度
に差別化することができる。
The wafer obtained by mirror-polishing only the surface of the silicon wafer etched by the etching method of the present invention has a higher gloss than the back surface of the wafer. Can be converted.

【0020】[0020]

【実施例】次に本発明の実施例を比較例とともに詳しく
説明する。 <実施例1>先ずラッピング工程に続いて洗浄工程を経
た加工変質層を有するシリコンウェーハを用意した。次
いでフッ酸50wt%、硝酸70wt%、酢酸90wt
%及び水を混合してエッチングレートが0.5μm/秒
となる酸エッチング液を調製した。また、濃度が8.5
mol/lの水酸化カリウムを主成分とするアルカリエ
ッチング液を調製した。調製した酸エッチング液を1槽
のエッチング槽に貯え、液温を30℃に維持し、同様
に、アルカリエッチング液を1槽のエッチング槽に貯
え、液温を80℃に維持した。次いで、酸エッチング槽
内のエッチング液を撹拌しながら上記ウェーハを浸漬し
てウェーハの取り代をシリコンウェーハの表面と裏面を
合わせた合計で15μmを目安にして30秒間浸漬して
エッチングを行った。酸エッチングを終えたウェーハを
超純水に浸漬してリンスを行った。次に、アルカリエッ
チング槽内のエッチング液を撹拌しながら上記リンスを
終えたウェーハを浸漬してウェーハの取り代をシリコン
ウェーハの表面と裏面を合わせた合計で10μmを目安
にして240秒間浸漬してエッチングを行った。アルカ
リエッチングを終えたウェーハを超純水に浸漬してリン
スした後、乾燥した。
EXAMPLES Next, examples of the present invention will be described in detail together with comparative examples. <Example 1> First, a silicon wafer having a work-affected layer that has undergone a lapping process and a cleaning process was prepared. Next, hydrofluoric acid 50wt%, nitric acid 70wt%, acetic acid 90wt
% And water were mixed to prepare an acid etching solution having an etching rate of 0.5 μm / sec. Also, the concentration is 8.5
An alkaline etching solution containing mol / l potassium hydroxide as a main component was prepared. The prepared acid etching solution was stored in one etching tank and the liquid temperature was maintained at 30 ° C. Similarly, the alkali etching solution was stored in one etching tank and the liquid temperature was maintained at 80 ° C. Then, the above wafer was immersed while stirring the etching solution in the acid etching tank, and the removal margin of the wafer was immersed for 30 seconds with the total of the front surface and the back surface of the silicon wafer being 15 μm as a guide for etching. The wafer after acid etching was immersed in ultrapure water for rinsing. Next, the rinsed wafer is immersed while stirring the etching solution in the alkaline etching tank, and the wafer removal margin is immersed for 240 seconds with the total of the front surface and the back surface of the silicon wafer being 10 μm as a guide. Etching was performed. The wafer after the alkali etching was immersed in ultrapure water to rinse it, and then dried.

【0021】<実施例2>フッ酸50wt%、硝酸70
wt%、酢酸90wt%にして酸のエッチングレートを
0.3μm/秒とした以外は、実施例1と同様にしてウ
ェーハをエッチング処理した。
<Example 2> 50 wt% hydrofluoric acid, 70 nitric acid
The wafer was subjected to an etching treatment in the same manner as in Example 1 except that the acid etching rate was 0.3 μm / sec with a wt% and acetic acid of 90 wt%.

【0022】<比較例1>フッ酸50wt%、硝酸70
wt%、酢酸90wt%にして酸のエッチングレートを
0.1μm/秒とした以外は、実施例1と同様にしてウ
ェーハをエッチング処理した。
<Comparative Example 1> 50 wt% hydrofluoric acid, 70 nitric acid
The wafer was subjected to the etching treatment in the same manner as in Example 1 except that the acid etching rate was changed to 0.1 μm / sec by changing the wt% and acetic acid to 90 wt%.

【0023】<比較試験>実施例1,2及び比較例1の
エッチング処理を終えたウェーハ裏面の表面粗さ、光沢
度をそれぞれ測定した。表面粗さは光学式の表面粗さ測
定器(chapman製)にて測定し、光沢度は光沢度計(日
本電色社製)を用いてJIS規格(JISZ 874
1)に基づいて測定し、更に得られた数値を鏡面研磨後
の表面光沢度の数値である360%で除した値の百分率
としたものを表面光沢度を100%としたときの裏面光
沢度とした。表2に測定結果をそれぞれ示す。
<Comparative Test> The surface roughness and gloss of the back surface of the wafer after the etching treatment of Examples 1 and 2 and Comparative Example 1 were measured. The surface roughness is measured by an optical surface roughness measuring device (manufactured by chapman), and the glossiness is measured using a gloss meter (manufactured by Nippon Denshoku Co., Ltd.) according to JIS standard (JISZ 874).
1), and the obtained value was divided by 360%, which is the value of the surface gloss after mirror polishing, and the obtained value was taken as a percentage, and the surface gloss was defined as 100%. And Table 2 shows the measurement results.

【0024】[0024]

【表2】 [Table 2]

【0025】表2より明らかなように、酸のエッチング
レートが小さい比較例1に対して酸のエッチングレート
が大きい実施例1及び2ではエッチング処理を経たウェ
ーハ裏面の粗さRaの数値が小さくなり、更に光沢度が
表裏識別可能な範囲となっていることが判る。
As is clear from Table 2, in Comparative Examples 1 in which the acid etching rate is small, in Examples 1 and 2 in which the acid etching rate is large, the numerical value of the roughness Ra of the back surface of the wafer after the etching treatment becomes small. Moreover, it can be seen that the glossiness is in the range where the front and back can be distinguished.

【0026】[0026]

【発明の効果】以上述べたように、本発明によれば、複
数のエッチング槽に酸エッチング液とアルカリエッチン
グ液をそれぞれ貯え、ラッピング工程に続いて洗浄工程
を経た加工変質層を有するシリコンウェーハを酸エッチ
ング液とアルカリエッチング液とに順次浸漬するシリコ
ンウェーハのエッチング方法の改良である。酸エッチン
グの後にアルカリエッチングが行われ、アルカリエッチ
ング液の濃度を8mol/l以上とし、かつ酸エッチン
グのエッチングレートをシリコンウェーハの表面と裏面
を合わせた合計で0.2μm/秒以上とするところにあ
る。酸及びアルカリエッチングを上記条件に規定するこ
とにより、デバイスメーカーの所望する裏面平坦度、光
沢度及び表面粗さが得られる。
As described above, according to the present invention, a silicon wafer having a work-affected layer that has been subjected to a lapping step and a cleaning step after respectively storing an acid etching solution and an alkaline etching solution in a plurality of etching tanks is provided. This is an improvement of the method for etching a silicon wafer, which is sequentially immersed in an acid etching solution and an alkali etching solution. Alkaline etching is performed after acid etching, and the concentration of the alkali etching solution is set to 8 mol / l or more, and the etching rate of acid etching is set to 0.2 μm / sec or more in total for the front surface and the back surface of the silicon wafer. is there. By defining the acid and alkali etching under the above conditions, the back surface flatness, glossiness and surface roughness desired by the device manufacturer can be obtained.

【0027】このため、このエッチングにより得られた
ウェーハの表面のみに後工程である鏡面研磨を施すこと
により、ウェーハ表面がウェーハ裏面より光沢度が高く
なり、ウェーハ両面が高精度の平坦度及び小さい表面粗
さを有し、デバイスプロセスの搬送系でのウェーハ有無
の検知における検知困難や誤検知などの問題を生じず、
ウェーハの表裏面を目視により識別可能な程度に差別化
することができる。
Therefore, by subjecting only the surface of the wafer obtained by this etching to a mirror-polishing process, which is a post-process, the surface of the wafer has a higher glossiness than the back surface of the wafer, and both sides of the wafer have a highly accurate flatness and a small degree. It has a surface roughness and does not cause problems such as detection difficulty or erroneous detection when detecting the presence or absence of a wafer in the transfer system of the device process,
The front and back surfaces of the wafer can be differentiated to the extent that they can be visually identified.

Claims (7)

【特許請求の範囲】[Claims] 【請求項1】 複数のエッチング槽に酸エッチング液と
アルカリエッチング液をそれぞれ貯え、ラッピング工程
に続いて洗浄工程を経た加工変質層を有するシリコンウ
ェーハを酸エッチング液とアルカリエッチング液とに順
次浸漬するシリコンウェーハのエッチング方法におい
て、 酸エッチングの後にアルカリエッチングが行われ、 前記アルカリエッチング液の濃度を8mol/l以上と
し、かつ酸エッチングのエッチングレートを前記シリコ
ンウェーハの表面と裏面を合わせた合計で0.2μm/
秒以上とすることを特徴とするシリコンウェーハのエッ
チング方法。
1. An acid etching solution and an alkali etching solution are respectively stored in a plurality of etching tanks, and a silicon wafer having a work-affected layer that has undergone a lapping step and a cleaning step is successively immersed in the acid etching solution and the alkali etching solution. In the method of etching a silicon wafer, alkali etching is performed after acid etching, the concentration of the alkali etching solution is 8 mol / l or more, and the etching rate of acid etching is 0 in total when the front surface and the back surface of the silicon wafer are combined. .2 μm /
A method for etching a silicon wafer, wherein the etching time is at least 2 seconds.
【請求項2】 酸エッチング槽の合計取り代をシリコン
ウェーハの表面と裏面を合わせた合計で13〜25μm
とし、アルカリエッチング槽の合計取り代をシリコンウ
ェーハの表面と裏面を合わせた合計で5〜13μmとす
る請求項1記載のエッチング方法。
2. The total removal amount of the acid etching tank is 13 to 25 μm in total including the front surface and the back surface of the silicon wafer.
2. The etching method according to claim 1, wherein the total removal amount of the alkali etching tank is 5 to 13 μm in total including the front surface and the back surface of the silicon wafer.
【請求項3】 エッチング槽の数を酸エッチング槽の数
を1〜3槽とし、アルカリエッチング槽の数を1〜3槽
とする請求項1又は2記載のエッチング方法。
3. The etching method according to claim 1, wherein the number of etching baths is 1 to 3 and the number of alkali etching baths is 1 to 3.
【請求項4】 酸エッチング液がフッ酸及び硝酸をそれ
ぞれ含む請求項1ないし3いずれか記載のエッチング方
法。
4. The etching method according to claim 1, wherein the acid etching solution contains hydrofluoric acid and nitric acid, respectively.
【請求項5】 酸エッチング液が酢酸、硫酸又はリン酸
を少なくとも1種更に含む請求項4記載のエッチング方
法。
5. The etching method according to claim 4, wherein the acid etching solution further contains at least one of acetic acid, sulfuric acid and phosphoric acid.
【請求項6】 アルカリエッチング液が水酸化ナトリウ
ム又は水酸化カリウムを含む請求項1ないし3いずれか
記載のエッチング方法。
6. The etching method according to claim 1, wherein the alkaline etching solution contains sodium hydroxide or potassium hydroxide.
【請求項7】 請求項1ないし6いずれかに記載の方法
によりエッチングされたシリコンウェーハの表面のみを
鏡面研磨して前記ウェーハの表裏面を差別化する方法。
7. A method of differentiating the front and back surfaces of the wafer by mirror-polishing only the surface of the silicon wafer etched by the method according to claim 1. Description:
JP2001296805A 2001-09-27 2001-09-27 Method for etching silicon wafer and method for differentiating front and rear surface of silicon wafer using the same Pending JP2003100701A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001296805A JP2003100701A (en) 2001-09-27 2001-09-27 Method for etching silicon wafer and method for differentiating front and rear surface of silicon wafer using the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001296805A JP2003100701A (en) 2001-09-27 2001-09-27 Method for etching silicon wafer and method for differentiating front and rear surface of silicon wafer using the same

Publications (1)

Publication Number Publication Date
JP2003100701A true JP2003100701A (en) 2003-04-04

Family

ID=19117977

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001296805A Pending JP2003100701A (en) 2001-09-27 2001-09-27 Method for etching silicon wafer and method for differentiating front and rear surface of silicon wafer using the same

Country Status (1)

Country Link
JP (1) JP2003100701A (en)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2005055302A1 (en) * 2003-12-05 2005-06-16 Sumco Corporation Method for manufacturing single-side mirror surface wafer
WO2005055301A1 (en) * 2003-12-01 2005-06-16 Sumitomo Mitsubishi Silicon Corporation Silicon wafer producing method
WO2005057645A1 (en) * 2003-12-10 2005-06-23 Sumitomo Mitsubishi Silicon Corporation Silicon wafer processing method
CN100435288C (en) * 2005-08-17 2008-11-19 株式会社上睦可 Process for producing silicon wafer
CN102643027A (en) * 2012-04-26 2012-08-22 深圳南玻显示器件科技有限公司 Glass etching liquid and glass etching method
WO2015044975A1 (en) * 2013-09-25 2015-04-02 国立大学法人東北大学 Etching method
CN105047528A (en) * 2015-05-04 2015-11-11 华北电力大学 Wet chemical etching method for preparing large-area and flexible ultra-thin monocrystalline silicon wafers

Cited By (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100435289C (en) * 2003-12-01 2008-11-19 胜高股份有限公司 Manufacturing method of silicon wafer
US7645702B2 (en) 2003-12-01 2010-01-12 Sumco Corporation Manufacturing method of silicon wafer
EP1699074A4 (en) * 2003-12-01 2008-06-25 Sumco Corp Manufacturing method of silicon wafer
WO2005055301A1 (en) * 2003-12-01 2005-06-16 Sumitomo Mitsubishi Silicon Corporation Silicon wafer producing method
EP1699074A1 (en) * 2003-12-01 2006-09-06 SUMCO Corporation Manufacturing method of silicon wafer
US7338904B2 (en) 2003-12-05 2008-03-04 Sumco Corporation Method for manufacturing single-side mirror surface wafer
WO2005055302A1 (en) * 2003-12-05 2005-06-16 Sumco Corporation Method for manufacturing single-side mirror surface wafer
EP1693887A1 (en) * 2003-12-10 2006-08-23 Sumco Corporation Processing method of silicon wafer
WO2005057645A1 (en) * 2003-12-10 2005-06-23 Sumitomo Mitsubishi Silicon Corporation Silicon wafer processing method
EP1693887A4 (en) * 2003-12-10 2008-07-30 Sumco Corp Processing method of silicon wafer
CN100435288C (en) * 2005-08-17 2008-11-19 株式会社上睦可 Process for producing silicon wafer
CN102643027A (en) * 2012-04-26 2012-08-22 深圳南玻显示器件科技有限公司 Glass etching liquid and glass etching method
CN102643027B (en) * 2012-04-26 2015-01-07 深圳南玻显示器件科技有限公司 Glass etching liquid and glass etching method
WO2015044975A1 (en) * 2013-09-25 2015-04-02 国立大学法人東北大学 Etching method
CN105047528A (en) * 2015-05-04 2015-11-11 华北电力大学 Wet chemical etching method for preparing large-area and flexible ultra-thin monocrystalline silicon wafers

Similar Documents

Publication Publication Date Title
JP5274022B2 (en) Method of forming a component of quartz glass for use in semiconductor manufacturing and component obtained according to the method
EP0928017B1 (en) Semiconductor wafer processing method
EP1858062A2 (en) Inspection method of compound semiconductor substrate, compound semiconductor substrate, surface treatment method of compound semiconductor substrate, and method of producing compound semiconductor crystal
KR100706683B1 (en) Silicon wafer processing method
JP2006237055A (en) Method of manufacturing semiconductor wafer and method of specularly chamfering semiconductor wafer
KR20060133082A (en) Alkaline etchant for controlling surface roughness of semiconductor wafer
JP5029234B2 (en) Epitaxial wafer manufacturing method
KR20010075093A (en) Method for producing bonded wafer and bonded wafer
US20020034881A1 (en) Process for etching silicon wafers
US5964953A (en) Post-etching alkaline treatment process
JPH1092777A (en) Manufacture of semiconductor wafer
JP2003100701A (en) Method for etching silicon wafer and method for differentiating front and rear surface of silicon wafer using the same
US6600557B1 (en) Method for the detection of processing-induced defects in a silicon wafer
JP3943869B2 (en) Semiconductor wafer processing method and semiconductor wafer
US5904568A (en) Method of manufacturing a semiconductor wafer
JP3503444B2 (en) Method for manufacturing semiconductor wafer having semiconductor wafer etching step
JP3441979B2 (en) Semiconductor wafer processing method and semiconductor wafer
JP3890981B2 (en) Alkaline etching solution, method for etching silicon wafer using this etching solution, and method for differentiating front and back surfaces of silicon wafer using this method
JP2004063954A (en) Etching method of silicon wafer, and method of differentiating front and rear faces of silicon wafer using the etching method
JP4103304B2 (en) Silicon wafer manufacturing method
JPH1116844A (en) Production of epitaxial silicon wafer and material wafer
JP2003007672A (en) Method of etching silicon semiconductor wafer
JP4075426B2 (en) Silicon wafer manufacturing method
JP7023211B2 (en) Etching condition adjustment method for polished silicon wafer and manufacturing method for polished silicon wafer using it
JP2005203507A (en) Semiconductor wafer processing method and semiconductor wafer treating apparatus

Legal Events

Date Code Title Description
A625 Written request for application examination (by other person)

Free format text: JAPANESE INTERMEDIATE CODE: A625

Effective date: 20050222

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060831

A131 Notification of reasons for refusal

Effective date: 20060912

Free format text: JAPANESE INTERMEDIATE CODE: A131

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20061110

A02 Decision of refusal

Effective date: 20061219

Free format text: JAPANESE INTERMEDIATE CODE: A02

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070118

A911 Transfer of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20070313

A912 Removal of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20070502