JP2003085225A - Integrated circuit designing device and method and program for allowing computer to execute integrated circuit design processing - Google Patents

Integrated circuit designing device and method and program for allowing computer to execute integrated circuit design processing

Info

Publication number
JP2003085225A
JP2003085225A JP2001278383A JP2001278383A JP2003085225A JP 2003085225 A JP2003085225 A JP 2003085225A JP 2001278383 A JP2001278383 A JP 2001278383A JP 2001278383 A JP2001278383 A JP 2001278383A JP 2003085225 A JP2003085225 A JP 2003085225A
Authority
JP
Japan
Prior art keywords
layout
symmetry
information
axis
integrated circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2001278383A
Other languages
Japanese (ja)
Inventor
Shigeya Yamaguchi
滋也 山口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Instruments Inc
Original Assignee
Seiko Instruments Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Instruments Inc filed Critical Seiko Instruments Inc
Priority to JP2001278383A priority Critical patent/JP2003085225A/en
Publication of JP2003085225A publication Critical patent/JP2003085225A/en
Withdrawn legal-status Critical Current

Links

Landscapes

  • Design And Manufacture Of Integrated Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

PROBLEM TO BE SOLVED: To execute the high speed operation of the design processing of an integrated circuit under the consideration of the symmetry of layout. SOLUTION: Layout is folded with a prescribed symmetrical axis as a reference by using layout data stored in a layout data storing part 106, net list information stored in a net list information storing part 107, and symmetry information stored in a symmetry information storing part 109, and the compaction processing of the layout is executed with the symmetrical axis as the reference so that a constraint condition generated from a design rule stored in a design rule storing part 108 can be fulfilled, and then the folding is restored with the symmetrical axis as the reference so that the compaction processed layout can be obtained.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【発明の属する技術分野】本発明は、集積回路の設計を
行うための集積回路設計装置、集積回路設計方法及び集
積回路の設計処理をコンピュータに実行させるためのプ
ログラムに関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an integrated circuit designing device for designing an integrated circuit, an integrated circuit designing method, and a program for causing a computer to execute an integrated circuit designing process.

【0002】[0002]

【従来の技術】従来から、アナログ集積回路や高周波集
積回路のレイアウトをはじめとする対称性を重視したレ
イアウトにおいて、対称性を保持したままコンパクショ
ン処理やマイグレーション処理を行うには、各ペアとな
る要素に対称性を保持するための制約条件を新たに付加
し、前記制約条件も含めて全体をグラフ化して、最短経
路問題を解く必要があった。
2. Description of the Related Art Conventionally, in a layout that emphasizes symmetry, such as a layout of an analog integrated circuit or a high frequency integrated circuit, in order to perform a compaction process or a migration process while maintaining the symmetry, each pair of elements is used. It was necessary to solve the shortest path problem by newly adding a constraint condition for maintaining the symmetry and graphing the whole including the constraint condition.

【0003】[0003]

【発明が解決しようとする課題】しかしながら、前記従
来の方法では、対称性を考慮しない場合と比較して、グ
ラフG(V,E)におけるノード数(V)は変わらずに
制約条件数(E)が大幅に増加するため、処理時間が大
幅に増加するという問題がある。
However, in the above-mentioned conventional method, the number of nodes (V) in the graph G (V, E) does not change and the number of constraint conditions (E ) Significantly increases, and there is a problem that the processing time significantly increases.

【0004】本発明は、対称性を考慮して、迅速な設計
処理ができるようにすることを課題としている。
An object of the present invention is to enable rapid design processing in consideration of symmetry.

【0005】[0005]

【課題を解決するための手段】本発明によれば、複数の
集積回路構成要素のレイアウトの情報、前記複数の構成
要素のネットリスト情報、集積回路のデザインルール、
前記複数の構成要素の対称性の基準となる位置である所
定の対称性基準位置についての集積回路構成要素の対称
性情報を記憶した記憶手段と、前記ネットリスト情報を
前記レイアウトの情報に付加し、前記対称性情報に基づ
いて前記レイアウトを前記対称性基準位置を基準として
折り返し処理し、前記デザインルールに基づく制約条件
を満足するように所定の縮小基準位置を基準として前記
複数の構成要素間の距離を縮小するように前記レイアウ
トを変更し、前記対称性基準位置を基準として前記変更
したレイアウトの折り返しを復元する処理手段を備えて
成ることを特徴とする集積回路設計装置が提供される。
処理手段は、ネットリスト情報をレイアウトの情報に付
加し、対称性情報に基づいて前記レイアウトを対称性基
準位置を基準として折り返し処理し、デザインルールに
基づく制約条件を満足するように所定の縮小基準位置を
基準として複数の構成要素間の距離を縮小するように前
記レイアウトを変更し、前記対称性基準位置を基準とし
て前記変更したレイアウトの折り返しを復元する。
According to the present invention, layout information of a plurality of integrated circuit components, netlist information of the plurality of components, integrated circuit design rules,
Storage means for storing the symmetry information of the integrated circuit component about a predetermined symmetry reference position which is a reference position for the symmetry of the plurality of components, and the netlist information added to the layout information. , The layout is folded back based on the symmetry reference position based on the symmetry information, and between the plurality of constituent elements based on a predetermined reduction reference position so as to satisfy the constraint condition based on the design rule. An integrated circuit designing apparatus is provided, which is provided with a processing unit that changes the layout so as to reduce a distance and restores folding back of the changed layout based on the symmetry reference position.
The processing means adds the netlist information to the layout information, folds the layout based on the symmetry information with the symmetry reference position as a reference, and performs a predetermined reduction criterion so as to satisfy the constraint condition based on the design rule. The layout is changed so as to reduce the distance between the plurality of constituent elements based on the position, and the folded back of the changed layout is restored based on the symmetry reference position.

【0006】ここで、前記記憶手段は、前記複数の集積
回路構成要素のレイアウトの情報を記憶したレイアウト
情報記憶手段と、前記複数の集積回路構成要素のネット
リスト情報を記憶したネットリスト情報記憶手段と、集
積回路のデザインルールを記憶したデザインルール情報
記憶手段と、前記複数の構成要素の対称性の基準となる
位置である所定の対称性基準位置についての集積回路構
成要素の対称性情報を記憶した対称性情報記憶手段とを
備えて成るように構成してもよい。
Here, the storage means is a layout information storage means for storing layout information of the plurality of integrated circuit constituent elements, and a netlist information storage means for storing netlist information of the plurality of integrated circuit constituent elements. And design rule information storage means for storing design rules of the integrated circuit, and symmetry information of the integrated circuit component about a predetermined symmetry reference position which is a reference position of symmetry of the plurality of components. The symmetry information storage means may be included.

【0007】また、前記処理手段は、前記ネットリスト
情報を前記レイアウトの情報に付加する情報付加手段
と、前記情報付加手段によってネットリスト情報が付加
されたレイアウトを、前記対称性情報に基づいて、前記
対称性基準位置を基準として折り返す折り返し手段と、
前記デザインルールに基づく制約条件を満足するよう
に、前記縮小基準位置を基準として前記複数の構成要素
間の距離を縮小するように前記レイアウトを変更するレ
イアウト変更手段と、前記対称性基準位置を基準とし
て、前記レイアウト変更手段で変更したレイアウトの折
り返しを復元する復元手段とを備えて成るように構成し
てもよい。
Further, the processing means adds an information adding means for adding the netlist information to the layout information and a layout to which the netlist information is added by the information adding means, based on the symmetry information. Folding means for folding back on the basis of the symmetry reference position,
Layout changing means for changing the layout so as to reduce the distance between the plurality of components with the reduction reference position as a reference so as to satisfy the constraint condition based on the design rule, and the symmetry reference position as a reference Alternatively, it may be configured to include a restoring unit that restores the folded back of the layout changed by the layout changing unit.

【0008】また、前記レイアウト変更手段は、コンパ
クション処理又はマイグレーション処理を行うように構
成してもよい。
The layout changing means may be configured to perform a compaction process or a migration process.

【0009】また、前記縮小基準位置は、前記対称性基
準位置と同一位置であるように構成してもよい。
The reduction reference position may be the same position as the symmetry reference position.

【0010】また、前記対称性基準位置は、所定位置に
設けたX軸又はY軸であるように構成してもよい。
The symmetry reference position may be the X axis or the Y axis provided at a predetermined position.

【0011】また、前記処理手段は、前記ネットリスト
情報を前記レイアウトの情報に付加する情報付加手段
と、前記情報付加手段によってネットリスト情報が付加
されたレイアウトを、前記対称性情報に基づいて、第1
の対称軸を基準として折り返す第1の折り返し手段と、
前記デザインルールに基づく制約条件を満足するよう
に、前記第1の対称軸に平行な第1の縮小基準軸を基準
として前記複数の構成要素間の距離を縮小するように前
記レイアウトを変更する第1のレイアウト変更手段と、
前記第1の対称軸を基準として、前記第1のレイアウト
変更手段で変更したレイアウトの折り返しを復元する第
1の復元手段と、前記第1の復元手段で復元したレイア
ウトを、前記対称性情報に基づいて、前記第1の対称軸
に直交する第2の対称軸を基準として折り返す第2の折
り返し手段と、前記デザインルールに基づく制約条件を
満足するように、前記第2の対称軸に平行な第2の縮小
軸を基準として前記複数の構成要素間の距離を縮小する
ように前記レイアウトを変更する第2のレイアウト変更
手段と、前記第2の対称軸を基準として、前記第2のレ
イアウト変更手段で変更したレイアウトの折り返しを復
元する第2の復元手段とを備えて成るように構成しても
よい。
The processing means may add information adding means for adding the netlist information to the layout information and a layout to which the netlist information is added by the information adding means, based on the symmetry information. First
First folding means for folding back with respect to the axis of symmetry of
Changing the layout so as to reduce the distance between the plurality of components with reference to a first reduction reference axis parallel to the first axis of symmetry so as to satisfy the constraint condition based on the design rule; 1 layout change means,
With the first symmetry axis as a reference, a first restoration unit that restores the folding back of the layout changed by the first layout changing unit and a layout restored by the first restoration unit are used as the symmetry information. Based on the second symmetry axis orthogonal to the first symmetry axis as a reference, the second fold-back means is parallel to the second symmetry axis so as to satisfy the constraint condition based on the design rule. Second layout changing means for changing the layout so as to reduce the distances between the plurality of components based on a second reduction axis, and the second layout change based on the second symmetry axis It may be configured to include a second restoration unit that restores the folded back of the layout changed by the unit.

【0012】また、前記第1、第2のレイアウト変更手
段は、コンパクション処理又はマイグレーション処理を
行うように構成してもよい。
Further, the first and second layout changing means may be configured to perform a compaction process or a migration process.

【0013】また、前記第1、第2の縮小基準軸は、各
々、前記第1、第2の対称軸と同一であるように構成し
てもよい。
The first and second reduction reference axes may be configured to be the same as the first and second symmetry axes, respectively.

【0014】また、前記第1の対称軸は所定位置に設け
たX軸又はY軸、前記第2の対称軸は所定位置に設けた
Y軸又はX軸であるように構成してもよい。
The first axis of symmetry may be an X axis or a Y axis provided at a predetermined position, and the second axis of symmetry may be a Y axis or an X axis provided at a predetermined position.

【0015】また、本発明によれば、処理手段が、記憶
手段に記憶した複数の集積回路構成要素のレイアウトの
情報、前記複数の構成要素のネットリスト情報、集積回
路のデザインルール、前記複数の構成要素の対称性の基
準となる位置である所定の対称性基準位置についての集
積回路構成要素の対称性情報を用いて、前記ネットリス
ト情報を前記レイアウトの情報に付加し、前記対称性情
報に基づいて前記レイアウトを前記対称性基準位置を基
準として折り返し処理し、前記デザインルールに基づく
制約条件を満足するように所定の縮小基準位置を基準と
して前記複数の構成要素間の距離を縮小するように前記
レイアウトを変更し、前記対称性基準位置を基準として
前記変更したレイアウトの折り返しを復元することを特
徴とする集積回路設計方法が提供される。処理手段は、
ネットリスト情報をレイアウトの情報に付加し、対称性
情報に基づいて前記レイアウトを対称性基準位置を基準
として折り返し処理し、デザインルールに基づく制約条
件を満足するように所定の縮小基準位置を基準として複
数の構成要素間の距離を縮小するように前記レイアウト
を変更し、前記対称性基準位置を基準として前記変更し
たレイアウトの折り返しを復元する。
Further, according to the present invention, the processing means stores the layout information of the plurality of integrated circuit components stored in the storage means, the netlist information of the plurality of components, the design rule of the integrated circuit, and the plurality of the plurality of integrated circuit design rules. The netlist information is added to the layout information by using the symmetry information of the integrated circuit component with respect to a predetermined symmetry reference position that is a position serving as a symmetry reference of the component, and the symmetry information is added to the netlist information. Based on the symmetry reference position as a reference, the layout is folded back, and the distance between the plurality of components is reduced based on a predetermined reduction reference position so as to satisfy the constraint condition based on the design rule. An integrated circuit, characterized in that the layout is changed, and folding back of the changed layout is restored with the symmetry reference position as a reference. Total method is provided. The processing means is
The netlist information is added to the layout information, and the layout is folded back based on the symmetry information based on the symmetry reference position, and based on the predetermined reduction reference position so as to satisfy the constraint condition based on the design rule. The layout is changed so as to reduce the distance between the plurality of components, and the folded back of the changed layout is restored with the symmetry reference position as a reference.

【0016】ここで、前記記憶手段は、前記複数の集積
回路構成要素のレイアウトの情報を記憶したレイアウト
情報記憶手段と、前記複数の集積回路構成要素のネット
リスト情報を記憶したネットリスト情報記憶手段と、集
積回路のデザインルールを記憶したデザインルール情報
記憶手段と、前記複数の構成要素の対称性の基準となる
位置である所定の対称性基準位置についての集積回路構
成要素の対称性情報を記憶した対称性情報記憶手段とを
備えて成るように構成してもよい。
Here, the storage means is a layout information storage means for storing layout information of the plurality of integrated circuit constituent elements, and a netlist information storage means for storing netlist information of the plurality of integrated circuit constituent elements. And design rule information storage means for storing design rules of the integrated circuit, and symmetry information of the integrated circuit component about a predetermined symmetry reference position which is a reference position of symmetry of the plurality of components. The symmetry information storage means may be included.

【0017】また、前記処理手段は、情報付加手段、折
り返し手段、レイアウト変更手段及び復元手段とを備
え、前記情報付加手段が、前記ネットリスト情報を前記
レイアウトの情報に付加し、前記折り返し手段が、前記
情報付加手段によってネットリスト情報が付加されたレ
イアウトを、前記対称性情報に基づいて、前記対称性基
準位置を基準として折り返し、前記レイアウト変更手段
が、前記デザインルールに基づく制約条件を満足するよ
うに、前記縮小基準位置を基準として前記複数の構成要
素間の距離を縮小するように前記レイアウトを変更し、
前記復元手段が、前記対称性基準位置を基準として、前
記レイアウト変更手段で変更したレイアウトの折り返し
を復元するように構成してもよい。
Further, the processing means includes an information adding means, a returning means, a layout changing means and a restoring means, the information adding means adds the netlist information to the layout information, and the returning means. , The layout to which the netlist information is added by the information adding means is folded back on the basis of the symmetry reference position based on the symmetry information, and the layout changing means satisfies the constraint condition based on the design rule. To change the layout so as to reduce the distance between the plurality of components based on the reduction reference position,
The restoring means may be configured to restore the folding back of the layout changed by the layout changing means with reference to the symmetry reference position.

【0018】また、前記レイアウト変更手段は、コンパ
クション処理又はマイグレーション処理を行うように構
成してもよい。
The layout changing means may be configured to perform a compaction process or a migration process.

【0019】また、前記縮小基準位置は、前記対称性基
準位置と同一位置であるように構成してもよい。
The reduction reference position may be the same position as the symmetry reference position.

【0020】また、前記対称性基準位置は、所定位置に
設けたX軸又はY軸であるように構成してもよい。
The symmetry reference position may be the X axis or the Y axis provided at a predetermined position.

【0021】また、前記処理手段は、情報付加手段、第
1、第2の折り返し手段、第1、第2のレイアウト変更
手段、第1、第2の復元手段を備え、前記情報付加手段
が、前記ネットリスト情報を前記レイアウトの情報に付
加し、前記第1の折り返し手段が、前記情報付加手段に
よってネットリスト情報が付加されたレイアウトを、前
記対称性情報に基づいて、第1の対称軸を基準として折
り返し、前記第1のレイアウト変更手段が、前記デザイ
ンルールに基づく制約条件を満足するように、前記第1
の対称軸に平行な第1の縮小基準軸を基準として前記複
数の構成要素間の距離を縮小し、前記第1の復元手段
が、前記第1の対称軸を基準として、前記第1のレイア
ウト変更手段で変更したレイアウトの折り返しを復元
し、前記第2の折り返し手段が、前記第1の復元手段で
復元したレイアウトを、前記対称性情報に基づいて、前
記第1の対称軸に直交する第2の対称軸を基準として折
り返し、前記第2のレイアウト変更手段が、前記デザイ
ンルールに基づく制約条件を満足するように、前記第2
の対称軸に平行な第2の縮小軸を基準として前記複数の
構成要素間の距離を縮小するように前記レイアウトを変
更し、前記第2の復元手段が、前記第2の対称軸を基準
として、前記第2のレイアウト変更手段で変更したレイ
アウトの折り返しを復元するように構成してもよい。
The processing means includes information adding means, first and second folding means, first and second layout changing means, and first and second restoring means, and the information adding means includes: The netlist information is added to the layout information, and the first folding means determines the layout to which the netlist information is added by the information adding means, based on the symmetry information, and determines a first axis of symmetry. As a reference, the first layout changing unit returns the first layout changing unit so that the first layout changing unit satisfies the constraint condition based on the design rule.
The distance between the plurality of constituent elements is reduced with reference to a first reduction reference axis parallel to the symmetry axis of the first layout element, and the first restoring unit uses the first layout with respect to the first symmetry axis as a reference. The fold-back of the layout changed by the changing means is restored, and the second fold-back means restores the layout restored by the first restoring means orthogonal to the first symmetry axis based on the symmetry information. The second layout changing unit is folded back with respect to the second symmetry axis so that the second layout changing unit satisfies the constraint condition based on the design rule.
The layout is changed so as to reduce the distance between the plurality of components based on a second reduction axis parallel to the symmetry axis of, and the second restoring unit uses the second symmetry axis as a reference. It is also possible to restore the folded back of the layout changed by the second layout changing means.

【0022】また、前記第1、第2のレイアウト変更手
段は、コンパクション処理又はマイグレーション処理を
行うように構成してもよい。
Further, the first and second layout changing means may be configured to perform a compaction process or a migration process.

【0023】また、前記第1、第2の縮小基準軸は、各
々、前記第1、第2の対称軸と同一であるように構成し
てもよい。
The first and second reduction reference axes may be the same as the first and second symmetry axes, respectively.

【0024】また、前記第1の対称軸は所定位置に設け
たX軸又はY軸、前記第2の対称軸は所定位置に設けた
Y軸又はX軸であるように構成してもよい。
The first axis of symmetry may be an X axis or a Y axis provided at a predetermined position, and the second axis of symmetry may be a Y axis or an X axis provided at a predetermined position.

【0025】また、本発明によれば、コンピュータを、
記憶手段に記憶した複数の集積回路構成要素のレイアウ
トの情報、前記複数の構成要素のネットリスト情報、集
積回路のデザインルール、前記複数の構成要素の対称性
の基準となる位置である所定の対称性基準位置について
の集積回路構成要素の対称性情報を用いて、前記ネット
リスト情報を前記レイアウトの情報に付加し、前記対称
性情報に基づいて前記レイアウトを前記対称性基準位置
を基準として折り返し処理し、前記デザインルールに基
づく制約条件を満足するように所定の縮小基準位置を基
準として前記複数の構成要素間の距離を縮小するように
前記レイアウトを変更し、前記対称性基準位置を基準と
して前記変更したレイアウトの折り返しを復元する処理
手段として機能させることを特徴とするプログラムが提
供される。コンピュータは、プログラムを実行すること
により、記憶手段に記憶した複数の集積回路構成要素の
レイアウトの情報、前記複数の構成要素のネットリスト
情報、集積回路のデザインルール、前記複数の構成要素
の対称性の基準となる位置である所定の対称性基準位置
についての集積回路構成要素の対称性情報を用いて、前
記ネットリスト情報を前記レイアウトの情報に付加し、
前記対称性情報に基づいて前記レイアウトを前記対称性
基準位置を基準として折り返し処理し、前記デザインル
ールに基づく制約条件を満足するように所定の縮小基準
位置を基準として前記複数の構成要素間の距離を縮小す
るように前記レイアウトを変更し、前記対称性基準位置
を基準として前記変更したレイアウトの折り返しを復元
する処理手段として機能する。
Further, according to the present invention, a computer
Layout information of a plurality of integrated circuit components stored in the storage means, netlist information of the plurality of components, design rules of the integrated circuit, predetermined symmetry that is a reference position of symmetry of the plurality of components The symmetry information of the integrated circuit component regarding the sex reference position, the netlist information is added to the information of the layout, and the layout is folded based on the symmetry reference position based on the symmetry information. Then, the layout is changed so as to reduce the distance between the plurality of constituent elements with a predetermined reduction reference position as a reference so as to satisfy the constraint condition based on the design rule, and the symmetry reference position as a reference. There is provided a program characterized by causing it to function as a processing unit for restoring the changed layout folding back. By executing the program, the computer executes layout information of the plurality of integrated circuit components stored in the storage unit, netlist information of the plurality of components, design rules of the integrated circuit, symmetry of the plurality of components. Using the symmetry information of the integrated circuit component about the predetermined symmetry reference position which is the reference position of the, add the netlist information to the information of the layout,
The layout is folded based on the symmetry reference position based on the symmetry information, and the distance between the plurality of components is determined based on a predetermined reduction reference position so as to satisfy the constraint condition based on the design rule. And the layout is changed so as to be reduced, and the function serves as a processing unit that restores the folded back of the changed layout with the symmetry reference position as a reference.

【0026】ここで、前記処理手段が、レイアウト情報
記憶手段に記憶した前記複数の集積回路構成要素のレイ
アウトの情報と、ネットリスト情報記憶手段に記憶した
前記複数の集積回路構成要素のネットリスト情報と、デ
ザインルール情報記憶手段に記憶した集積回路のデザイ
ンルールと、対称性情報記憶手段に記憶した前記複数の
構成要素の対称性の基準となる位置である所定の対称性
基準位置についての集積回路構成要素の対称性情報とを
用いて、前記ネットリスト情報を前記レイアウトの情報
に付加し、前記対称性情報に基づいて前記レイアウトを
前記対称性基準位置を基準として折り返し処理し、前記
デザインルールに基づく制約条件を満足するように所定
の縮小基準位置を基準として前記複数の構成要素間の距
離を縮小するように前記レイアウトを変更し、前記対称
性基準位置を基準として前記変更したレイアウトの折り
返しを復元するように、前記プログラムを構成してもよ
い。
Here, the processing means stores the layout information of the plurality of integrated circuit components stored in the layout information storage means and the netlist information of the plurality of integrated circuit components stored in the netlist information storage means. And a design rule of the integrated circuit stored in the design rule information storage means, and an integrated circuit about a predetermined symmetry reference position which is a reference position of the symmetry of the plurality of components stored in the symmetry information storage means. Using the symmetry information of the components, the netlist information is added to the information of the layout, the layout is folded back based on the symmetry reference position based on the symmetry information, and the design rule is added. To reduce the distance between the plurality of constituent elements with reference to a predetermined reduction reference position so as to satisfy the constraint condition based on Wherein to change the layout, so as to restore the folded layout described above changes the symmetry reference position as a reference, may constitute the program.

【0027】また、前記処理手段は、前記ネットリスト
情報を前記レイアウトの情報に付加する情報付加手段
と、前記情報付加手段によってネットリスト情報が付加
されたレイアウトを、前記対称性情報に基づいて、前記
対称性基準位置を基準として折り返す折り返し手段と、
前記デザインルールに基づく制約条件を満足するよう
に、前記縮小基準位置を基準として前記複数の構成要素
間の距離を縮小するように前記レイアウトを変更するレ
イアウト変更手段と、前記対称性基準位置を基準とし
て、前記レイアウト変更手段で変更したレイアウトの折
り返しを復元する復元手段とを備えて成るように、前記
プログラムを構成してもよい。
Further, the processing means adds an information adding means for adding the netlist information to the layout information and a layout to which the netlist information is added by the information adding means on the basis of the symmetry information. Folding means for folding back on the basis of the symmetry reference position,
Layout changing means for changing the layout so as to reduce the distance between the plurality of components with the reduction reference position as a reference so as to satisfy the constraint condition based on the design rule, and the symmetry reference position as a reference Alternatively, the program may be configured to include a restoring unit that restores the loopback of the layout changed by the layout changing unit.

【0028】また、前記レイアウト変更手段はコンパク
ション処理又はマイグレーション処理を行うように、前
記プログラムを構成してもよい。
Further, the layout changing means may be configured to perform the compaction process or the migration process.

【0029】また、前記縮小基準位置は前記対称性基準
位置と同一位置であるように、前記プログラムを構成し
てもよい。
The program may be configured such that the reduction reference position is the same position as the symmetry reference position.

【0030】また、前記対称性基準位置は所定位置に設
けたX軸又はY軸であるように、前記プログラムを構成
してもよい。
Further, the program may be configured such that the symmetry reference position is the X axis or the Y axis provided at a predetermined position.

【0031】また、前記処理手段は、前記ネットリスト
情報を前記レイアウトの情報に付加する情報付加手段
と、前記情報付加手段によってネットリスト情報が付加
されたレイアウトを、前記対称性情報に基づいて、第1
の対称軸を基準として折り返す第1の折り返し手段と、
前記デザインルールに基づく制約条件を満足するよう
に、前記第1の対称軸に平行な第1の縮小基準軸を基準
として前記複数の構成要素間の距離を縮小するように前
記レイアウトを変更する第1のレイアウト変更手段と、
前記第1の対称軸を基準として、前記第1のレイアウト
変更手段で変更したレイアウトの折り返しを復元する第
1の復元手段と、前記第1の復元手段で復元したレイア
ウトを、前記対称性情報に基づいて、前記第1の対称軸
に直交する第2の対称軸を基準として折り返す第2の折
り返し手段と、前記デザインルールに基づく制約条件を
満足するように、前記第2の対称軸に平行な第2の縮小
軸を基準として前記複数の構成要素間の距離を縮小する
ように前記レイアウトを変更する第2のレイアウト変更
手段と、前記第2の対称軸を基準として、前記第2のレ
イアウト変更手段で変更したレイアウトの折り返しを復
元する第2の復元手段とを備えて成るように、前記プロ
グラムを構成してもよい。
Further, the processing means adds an information adding means for adding the netlist information to the layout information and a layout to which the netlist information is added by the information adding means on the basis of the symmetry information. First
First folding means for folding back with respect to the axis of symmetry of
Changing the layout so as to reduce the distance between the plurality of components with reference to a first reduction reference axis parallel to the first axis of symmetry so as to satisfy the constraint condition based on the design rule; 1 layout change means,
With the first symmetry axis as a reference, a first restoration unit that restores the folding back of the layout changed by the first layout changing unit and a layout restored by the first restoration unit are used as the symmetry information. Based on the second symmetry axis orthogonal to the first symmetry axis as a reference, the second fold-back means is parallel to the second symmetry axis so as to satisfy the constraint condition based on the design rule. Second layout changing means for changing the layout so as to reduce the distances between the plurality of components based on a second reduction axis, and the second layout change based on the second symmetry axis The program may be configured so as to include a second restoration unit that restores the folding back of the layout changed by the unit.

【0032】また、前記第1、第2のレイアウト変更手
段はコンパクション処理又はマイグレーション処理を行
うように、前記プログラムを構成してもよい。
Further, the first and second layout changing means may be configured to perform the compaction process or the migration process.

【0033】また、前記第1、第2の縮小基準軸は、各
々、前記第1、第2の対称軸と同一であるように、前記
プログラムを構成してもよい。
Further, the program may be configured such that the first and second reduction reference axes are the same as the first and second symmetry axes, respectively.

【0034】また、前記第1の対称軸は所定位置に設け
たX軸又はY軸、前記第2の対称軸は所定位置に設けた
Y軸又はX軸であるように、前記プログラムを構成して
もよい。
Further, the program is configured such that the first axis of symmetry is the X axis or the Y axis provided at a predetermined position, and the second axis of symmetry is the Y axis or the X axis provided at the predetermined position. May be.

【0035】[0035]

【発明の実施の形態】以下、添付図面を参照して、本発
明の実施の形態に係る集積回路設計装置、集積回路設計
方法及び集積回路の設計処理をコンピュータに行わせる
ためのプログラムについて説明する。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS An integrated circuit designing apparatus, an integrated circuit designing method, and a program for causing a computer to perform integrated circuit designing processing according to embodiments of the present invention will be described below with reference to the accompanying drawings. .

【0036】図1は、本発明の実施の形態に係る集積回
路設計装置のブロック図で、以下説明する第1の実施の
形態、第2の実施の形態に共通するブロック図である。
FIG. 1 is a block diagram of an integrated circuit designing apparatus according to an embodiment of the present invention, which is a block diagram common to the first and second embodiments described below.

【0037】図1において、コンピュータによって構成
された集積回路設計装置100は、各種演算処理を行い
処理手段を構成する中央処理装置(CPU)101、C
RT等によって構成され表示手段を構成する表示装置1
02、キーボードやマウス等によって構成され操作手段
を構成する入力装置103、CPU101が実行するプ
ログラムや集積回路の設計に必要なレイアウト情報等が
記憶されると共に磁気ディスク等によって構成された外
部記憶装置105、前記プログラムが一時記憶されると
共に前記レイアウト情報や処理過程にある情報が一時記
憶される主記憶装置104を備えている。
In FIG. 1, an integrated circuit designing apparatus 100 constituted by a computer performs central processing (CPU) 101, C which performs various arithmetic processing and constitutes processing means.
Display device 1 constituted by RT or the like and constituting display means
02, an input device 103 configured by a keyboard, a mouse, and the like, which constitutes an operating unit, a program executed by the CPU 101, layout information necessary for designing an integrated circuit, and the like, and an external storage device 105 configured by a magnetic disk or the like. The program includes a main storage device 104 in which the program is temporarily stored and the layout information and information in the process of processing are temporarily stored.

【0038】外部記憶装置105は、レイアウト情報記
憶手段を構成するレイアウトデータ記憶部106、ネッ
トリスト情報記憶手段を構成するネットリスト情報記憶
部107、デザインルール記憶手段を構成するデザイン
ルール記憶部108及び対称性情報記憶手段を構成する
対称性情報記憶部109を備えている。
The external storage device 105 includes a layout data storage section 106 which constitutes layout information storage means, a netlist information storage section 107 which constitutes netlist information storage means, a design rule storage section 108 which constitutes design rule storage means, and A symmetry information storage unit 109 that constitutes a symmetry information storage means is provided.

【0039】レイアウトデータ記憶部106は、集積回
路構成要素のレイアウトの情報を予め記憶している。ネ
ットリスト情報記憶部107は、前記集積回路の構成要
素の接続関係を表すネットリスト情報を予め記憶してい
る。デザインルール記憶部108は、集積回路のデザイ
ンルール(設計基準)を予め記憶している。また、対称
性情報記憶部109は、複数の集積回路構成要素の対称
性の基準となる位置である所定の対称性基準位置(例え
ば、所定の原点、対称軸である所定のX軸、あるいは、
対称軸である所定のY軸)を基準として前記集積回路の
複数の構成要素のうち、どの構成要素とどの構成要素が
対称な位置関係にあるかを表す情報である対称性情報を
予め記憶している。
The layout data storage unit 106 stores in advance information on the layout of the integrated circuit constituent elements. The netlist information storage unit 107 stores in advance netlist information indicating the connection relationship of the constituent elements of the integrated circuit. The design rule storage unit 108 stores in advance a design rule (design standard) of the integrated circuit. Further, the symmetry information storage unit 109 has a predetermined symmetry reference position (for example, a predetermined origin, a predetermined X axis that is a symmetry axis, or a position that serves as a reference of symmetry of a plurality of integrated circuit constituent elements, or
The symmetry information, which is information indicating which constituent element and which constituent element among the plurality of constituent elements of the integrated circuit have a symmetrical positional relationship with respect to a predetermined Y axis which is a symmetry axis, is stored in advance. ing.

【0040】主記憶装置104は仮想メモリ空間が形成
されるように構成されており、集積回路設計装置100
が前記レイアウトデータ、ネットリスト情報、デザイン
ルール及び対称性情報を利用して集積回路の設計処理を
行う際には、前記仮想メモリ空間を利用して処理を行
う。尚、外部記憶装置105及び主記憶装置104は記
憶手段を構成している。
The main memory device 104 is configured so that a virtual memory space is formed, and the integrated circuit design device 100 is provided.
When using the layout data, the netlist information, the design rule, and the symmetry information to perform the design process of the integrated circuit, the virtual memory space is used to perform the process. The external storage device 105 and the main storage device 104 form a storage means.

【0041】図2は、本発明の第1の実施の形態に係る
集積回路設計装置100の処理を示すフローチャート
で、外部記憶装置105にインストールされたプログラ
ムを主記憶装置104に格納し、CPU101で処理す
ることにより実行される。
FIG. 2 is a flow chart showing the processing of the integrated circuit designing apparatus 100 according to the first embodiment of the present invention. The program installed in the external storage device 105 is stored in the main storage device 104, and the CPU 101 executes it. It is executed by processing.

【0042】図3〜図5は、本発明の第1の実施の形態
における処理を説明するための図で、半導体集積回路の
レイアウトを示す図であり、同一の構成要素には同一符
号を付している。尚、図3〜図5のレイアウトは表示装
置102に表示するようにしてもよい。
FIGS. 3 to 5 are views for explaining the process in the first embodiment of the present invention, showing the layout of the semiconductor integrated circuit, and the same reference numerals are given to the same constituent elements. is doing. The layouts of FIGS. 3 to 5 may be displayed on the display device 102.

【0043】以下、図1〜図5を用いて、本発明の第1
の実施の形態に係る半導体集積回路設計装置、半導体集
積回路設計方法及びコンピュータに半導体集積回路の設
計処理を実行させるためのプログラムについて詳細に説
明する。
The first embodiment of the present invention will be described below with reference to FIGS.
A semiconductor integrated circuit designing apparatus, a semiconductor integrated circuit designing method, and a program for causing a computer to execute a semiconductor integrated circuit designing process according to the embodiments will be described in detail.

【0044】入力装置103による操作に応答して、先
ず、レイアウト情報記憶部106から半導体集積回路の
レイアウトデータを読み出すと共にネットリスト情報記
憶部107からネットリスト情報を読み出し、前記ネッ
トリスト情報を前記レイアウトデータに付加する(ステ
ップS201)。ステップS201は情報付加手段を構
成している。
In response to the operation by the input device 103, first, the layout data of the semiconductor integrated circuit is read from the layout information storage unit 106, the netlist information is read from the netlist information storage unit 107, and the netlist information is stored in the layout. It is added to the data (step S201). Step S201 constitutes an information adding means.

【0045】本第1の実施の形態では、前記レイアウト
データはストリーム(STREAM)ファイルと称され
る一般的なフォーマット(GDSフォーマット)のレイ
アウトデータであり、ネットリスト情報を付加したレイ
アウトデータを用いることにより、各集積回路構成要素
の電気的な特性を含めたコンパクション処理が可能にな
る。例えば、同じレイヤでも、電気的に同電位の部分で
あれば接続しても良くまた、電気的に異なる電位の部分
であれば接続すれば短絡することになるため接続しない
ようにすることができる。また、コンパクション処理で
はなくマイグレーション処理を行う場合には、ネットリ
スト情報に集積回路素子のパラメータを記述することに
よって各素子の大きさを指定することが可能になる。
In the first embodiment, the layout data is layout data in a general format (GDS format) called a stream (STREAM) file, and the layout data to which netlist information is added is used. This enables compaction processing including the electrical characteristics of each integrated circuit component. For example, even in the same layer, parts that have the same electric potential may be connected, and parts that have different electric potential may be connected so that a short circuit occurs if they are connected. . When the migration process is performed instead of the compaction process, the size of each device can be specified by describing the parameters of the integrated circuit device in the netlist information.

【0046】次に、対称性情報記憶部109から対称性
情報を読み出し、図3に示すように、所定の対称軸(ま
たはレイアウト座標の原点)である前記対称性基準位置
を中心としてレイアウト領域を複数の領域に分け、各領
域における構成要素の属性を決定する(ステップS20
2)。
Next, the symmetry information is read from the symmetry information storage unit 109, and as shown in FIG. 3, the layout area is centered on the symmetry reference position which is a predetermined axis of symmetry (or the origin of the layout coordinates). It is divided into a plurality of areas, and the attribute of the component in each area is determined (step S20).
2).

【0047】図3では、前記対称性基準位置として所定
のY軸300を選定し、Y軸300の左側領域(第1の
領域)と右側領域(第2の領域)における複数の構成要
素の属性を決定した例である。左側領域に属する構成要
素に符号aを付し、右側領域に属する構成要素に符号b
を付し、また、対称性を保持すべき各対の構成要素には
同一符号(図3では、符号301〜304)を付してい
る。
In FIG. 3, a predetermined Y-axis 300 is selected as the symmetry reference position, and attributes of a plurality of constituent elements in the left side region (first region) and right side region (second region) of the Y-axis 300 are selected. Is an example of determining. A component a belonging to the left side region is given a reference symbol a, and a component element belonging to the right side region is given a reference symbol b.
In addition, the same reference numerals (reference numerals 301 to 304 in FIG. 3) are given to the constituent elements of each pair that should maintain symmetry.

【0048】次に、レイアウトを、前記所定の対称性基
準位置(本第1の実施の形態ではY軸300)を基準と
して、折り返す(ステップS203)。これにより、図
4(a)のレイアウトが得られる。ここで、ステップS
203は折り返し手段を構成している、次に、デザイン
ルール情報記憶部109に記憶したデザインルールに基
づいて制約条件を生成する(ステップS204)。
Next, the layout is folded back with reference to the predetermined symmetry reference position (Y-axis 300 in the first embodiment) (step S203). As a result, the layout shown in FIG. 4A is obtained. Here, step S
Reference numeral 203 constitutes a folding means, and next, constraint conditions are generated based on the design rule stored in the design rule information storage unit 109 (step S204).

【0049】尚、ステップS201〜S204の処理を
行うことによりグラフ化が行われる。
Graphing is performed by performing the processes of steps S201 to S204.

【0050】次に、前記制約条件を満足するように、最
短経路問題を解くことによって、所定の縮小基準位置方
向へコンパクション処理を行う、即ち、Y軸300を基
準として複数の構成要素間の距離を縮小するように前記
レイアウトを変更する(ステップS205)。本第1の
実施の形態では、前記縮小基準位置として、対称性基準
位置と同一のY軸300を使用しているため、各構成要
素がY軸300に近接する方向(X方向)へのコンパク
ション処理を行う。これにより、図4(b)のレイアウ
トが得られる。ここで、ステップS205はレイアウト
変更手段を構成している。
Next, the shortest path problem is solved so as to satisfy the constraint condition, thereby performing the compaction process in the direction of the predetermined reduced reference position, that is, the distance between the plurality of constituent elements with the Y axis 300 as a reference. The layout is changed so as to reduce (step S205). In the first embodiment, since the same Y axis 300 as the symmetry reference position is used as the reduction reference position, each component is compacted in the direction close to the Y axis 300 (X direction). Perform processing. As a result, the layout shown in FIG. 4B is obtained. Here, step S205 constitutes a layout changing means.

【0051】次に、前記制約条件を満足するように、所
定の縮小基準位置(例えば所定のX軸(図示せず))を
基準として、Y方向へコンパクション処理を行う(ステ
ップS206)。
Next, a compaction process is performed in the Y direction with reference to a predetermined reduction reference position (for example, a predetermined X axis (not shown)) so as to satisfy the constraint conditions (step S206).

【0052】次に、前記所定の対称性基準位置(Y軸3
00)を基準として、前記の如くして得られたレイアウ
トの折り返しを元に戻して復元する(ステップS20
6)。これにより、図5に示すようなコンパクション処
理されたレイアウトが得られる。ここで、ステップS2
06は復元手段を構成している。
Next, the predetermined symmetry reference position (Y-axis 3
00) as a reference, the loopback of the layout obtained as described above is restored and restored (step S20).
6). As a result, a layout subjected to compaction processing as shown in FIG. 5 is obtained. Here, step S2
Reference numeral 06 constitutes a restoring means.

【0053】前記の如くして得られたレイアウトの情報
を出力して処理を終了する(ステップS207)。前記
出力処理としては、記憶装置105への記憶処理、レオ
アウトデータ記憶部106に記憶したレイアウトデータ
の書き替え処理、表示装置102に出力しての表示処
理、あるいは、ストリームフォーマットのファイルとし
て外部への出力処理等の処理があり、いずれか一つ以上
の処理を行うようにすることができる。
The layout information obtained as described above is output, and the process ends (step S207). As the output processing, a storage processing in the storage device 105, a rewriting processing of the layout data stored in the leo-out data storage unit 106, a display processing for outputting to the display device 102, or a stream format file to the outside. Output processing, etc., and any one or more processing can be performed.

【0054】尚、ステップS201〜S208は処理手
段を構成している。
Note that steps S201 to S208 constitute processing means.

【0055】図6は、本発明の第2の実施の形態に係る
集積回路設計装置100の処理を示すフローチャート
で、外部記憶装置105にインストールされたプログラ
ムを主記憶装置104に記憶し、CPU101で処理す
ることにより実行される。
FIG. 6 is a flow chart showing the processing of the integrated circuit designing apparatus 100 according to the second embodiment of the present invention. The program installed in the external storage device 105 is stored in the main storage device 104, and the CPU 101 executes the program. It is executed by processing.

【0056】前記第1の実施の形態では1軸(Y軸)で
の対称性を利用してコンパクション処理を行ったが、本
第2の実施の形態では2軸(X軸及びY軸)での対称性
を利用してコンパクション処理を行う例である。
In the first embodiment, the compaction process is performed by utilizing the symmetry on the one axis (Y axis), but in the second embodiment, the two axes (X axis and Y axis) are used. This is an example of performing compaction processing by utilizing the symmetry of.

【0057】図6において、X方向のみならずY方向へ
も、対称性を考慮してコンパクション処理を行う場合、
入力装置103による操作に応答して、先ず、レイアウ
ト情報記憶部106から半導体集積回路のレイアウトデ
ータを読み出すと共にネットリスト情報記憶部107か
らネットリスト情報を読み出し、ネットリスト情報を前
記レイアウトデータに付加する(ステップS601)。
ステップS601は情報付加手段を構成している。
In FIG. 6, when compaction processing is performed in consideration of symmetry not only in the X direction but also in the Y direction,
In response to the operation by the input device 103, first, the layout data of the semiconductor integrated circuit is read from the layout information storage unit 106, the netlist information is read from the netlist information storage unit 107, and the netlist information is added to the layout data. (Step S601).
Step S601 constitutes an information adding means.

【0058】次に、対称性情報記憶部109から対称性
情報を読み出し、対称性基準位置である所定の第1の対
称軸(本第2の実施の形態ではY軸)を基準としてレイ
アウト領域を複数の領域に分け、各領域における複数の
構成要素の属性を決定する(ステップS602)。
Next, the symmetry information is read from the symmetry information storage unit 109, and the layout area is set with reference to the predetermined first symmetry axis (Y axis in the second embodiment) which is the symmetry reference position. It is divided into a plurality of areas, and the attributes of the plurality of constituent elements in each area are determined (step S602).

【0059】次に、レイアウトを、前記第1の対称軸
(Y軸)を基準として、折り返す(ステップS60
3)。ステップS603は第1の折り返し手段を構成し
ている。
Next, the layout is folded back with reference to the first axis of symmetry (Y axis) (step S60).
3). Step S603 constitutes the first folding means.

【0060】次に、デザインルール情報記憶部109に
記憶したデザインルールに基づいて、X方向の制約条件
を生成する(ステップS604)。ステップ604は第
1の制約条件生成手段を構成している。
Next, based on the design rule stored in the design rule information storage unit 109, a constraint condition in the X direction is generated (step S604). Step 604 constitutes a first constraint condition generating means.

【0061】尚、ステップS601〜S604の処理を
行うことによりグラフ化が行われる。
Graphing is performed by performing the processing of steps S601 to S604.

【0062】次に、前記制約条件を満足するように、最
短経路問題を解くことによって第1の縮小基準軸方向へ
コンパクション処理を行う、即ち、Y軸を基準として複
数の構成要素間の距離をX方向に縮小するように前記レ
イアウトを変更する(ステップS605)。本第2の実
施の形態では、前記第1の縮小基準軸として、前記第1
の対称軸と同一のY軸を使用しているため、各構成要素
がY軸に近接する方向(X方向)へのコンパクション処
理を行う。ここで、ステップS605は第1のレイアウ
ト変更手段を構成している。
Next, a compaction process is performed in the direction of the first reduced standard axis by solving the shortest path problem so as to satisfy the constraint condition, that is, the distance between a plurality of constituent elements is determined with the Y axis as a reference. The layout is changed so as to be reduced in the X direction (step S605). In the second embodiment, the first reduction reference axis is the first
Since the same Y-axis as the symmetry axis of is used, the compaction processing is performed in the direction in which each constituent element approaches the Y-axis (X direction). Here, step S605 constitutes a first layout changing unit.

【0063】次に、前記第1の対称軸(Y軸)を基準と
して、前記の如くして得られたレイアウトの折り返しを
元に戻して復元する(ステップS606)。ステップS
606は第1の復元手段を構成している。
Next, with reference to the first axis of symmetry (Y axis), the folding back of the layout obtained as described above is restored and restored (step S606). Step S
Reference numeral 606 constitutes a first restoration means.

【0064】次に、ステップS606で復元したレイア
ウトを、第2の対称軸(X軸)を基準として、折り返す
(ステップS607)。ステップS607は第2の折り
返し手段を構成している。
Next, the layout restored in step S606 is folded back with reference to the second axis of symmetry (X axis) (step S607). Step S607 constitutes second folding means.

【0065】次に、デザインルール情報記憶部109に
記憶したデザインルールに基づいて、Y方向の制約条件
を生成する(ステップS608)。ステップ608は第
2の制約条件生成手段を構成している。
Next, a constraint condition in the Y direction is generated based on the design rule stored in the design rule information storage unit 109 (step S608). Step 608 constitutes second constraint condition generation means.

【0066】尚、ステップS607、S608の処理を
行うことによりグラフ化が行われる。
Graphing is performed by performing the processing of steps S607 and S608.

【0067】次に、前記制約条件を満足するように、最
短経路問題を解くことによって第2の縮小基準軸方向へ
コンパクション処理を行う、即ち、X軸を基準として複
数の構成要素間の距離をY方向に縮小するように前記レ
イアウトを変更する(ステップS609)。本第2の実
施の形態では、前記第2の縮小基準軸として、前記第2
の対称軸と同一のX軸を使用しているため、各構成要素
がX軸に近接する方向(Y方向)へのコンパクション処
理を行う。ここで、ステップS609は第2のレイアウ
ト変更手段を構成している。
Next, a compaction process is performed in the direction of the second reduced reference axis by solving the shortest path problem so as to satisfy the constraint condition, that is, the distance between a plurality of constituent elements is determined with reference to the X axis. The layout is changed so that the layout is reduced in the Y direction (step S609). In the second embodiment, as the second reduction reference axis, the second
Since the same X axis as the axis of symmetry is used, each component performs compaction processing in the direction close to the X axis (Y direction). Here, step S609 constitutes a second layout changing unit.

【0068】次に、前記第2の対称軸(X軸)を基準と
して、前記の如くして得られたレイアウトの折り返しを
元に戻して復元する(ステップS610)。ステップS
610は第2の復元手段を構成している。
Next, with reference to the second axis of symmetry (X axis), the folding back of the layout obtained as described above is restored and restored (step S610). Step S
Reference numeral 610 constitutes a second restoration means.

【0069】前記の如くして得られたレイアウトの情報
を出力して処理を終了する(ステップS611)。これ
により、相互に直交する2軸方向への対称性を考慮した
コンパクション処理を迅速に行うことが可能になる。
The layout information obtained as described above is output and the process is terminated (step S611). This makes it possible to quickly perform the compaction process in consideration of the symmetry in the directions of the two axes that are orthogonal to each other.

【0070】尚、ステップS601〜S611は処理手
段を構成している。
Incidentally, steps S601 to S611 constitute processing means.

【0071】前記各実施の形態では、集積回路構成要素
の大きさ(集積回路素子の大きさや配線幅)は変更せず
に集積回路素子間の間隔を縮小するコンパクション処理
の例で説明したが、集積回路構成要素の大きさを縮小す
ると共に各集積回路素子間の間隔を縮小するマイグレー
ション処理についても適用することが可能である。
In each of the above-described embodiments, the example of the compaction processing for reducing the interval between the integrated circuit elements without changing the size of the integrated circuit constituent elements (the size of the integrated circuit element or the wiring width) has been described. It is also applicable to the migration process for reducing the size of the integrated circuit components and reducing the distance between the integrated circuit elements.

【0072】以上述べたように、本発明の実施の形態に
係る集積回路設計装置及び集積回路設計方法は、特に、
処理手段(CPU101、ステップS201〜S20
8、ステップS601〜S611)が、記憶手段(10
4、105)に記憶した複数の集積回路構成要素のレイ
アウトの情報、前記複数の構成要素のネットリスト情
報、集積回路のデザインルール、前記複数の構成要素の
対称性の基準となる位置である所定の対称性基準位置に
ついての集積回路構成要素の対称性情報を用いて、前記
ネットリスト情報を前記レイアウトの情報に付加し、前
記対称性情報に基づいて前記レイアウトを前記対称性基
準位置を基準として折り返し処理し、前記デザインルー
ルに基づく制約条件を満足するように所定の縮小基準位
置を基準として前記複数の構成要素間の距離を縮小する
ように前記レイアウトを変更し、前記対称性基準位置を
基準として前記変更したレイアウトの折り返しを復元す
るようにしているので、集積回路の設計処理を、対称性
を考慮して高速に行うことが可能になる。
As described above, the integrated circuit designing apparatus and the integrated circuit designing method according to the embodiments of the present invention are
Processing means (CPU 101, steps S201 to S20
8. Steps S601 to S611 are the storage means (10).
4, 105) layout information of a plurality of integrated circuit components, netlist information of the plurality of components, a design rule of the integrated circuit, a predetermined position which is a reference of symmetry of the plurality of components. Using the symmetry information of the integrated circuit component about the symmetry reference position, the netlist information is added to the layout information, and the layout is based on the symmetry information based on the symmetry reference position. The layout is changed so as to reduce the distance between the plurality of constituent elements with a predetermined reduction reference position as a reference so as to satisfy the constraint condition based on the design rule, and the symmetry reference position as a reference. As described above, since the folded back of the changed layout is restored, the design process of the integrated circuit is performed at high speed in consideration of the symmetry. It becomes possible.

【0073】また、本発明の実施の形態に係るプログラ
ムは、コンピュータを、記憶手段(104、105)に
記憶した複数の集積回路構成要素のレイアウトの情報、
前記複数の構成要素のネットリスト情報、集積回路のデ
ザインルール、前記複数の構成要素の対称性の基準とな
る位置である所定の対称性基準位置についての集積回路
構成要素の対称性情報を用いて、前記ネットリスト情報
を前記レイアウトの情報に付加し、前記対称性情報に基
づいて前記レイアウトを前記対称性基準位置を基準とし
て折り返し処理し、前記デザインルールに基づく制約条
件を満足するように所定の縮小基準位置を基準として前
記複数の構成要素間の距離を縮小するように前記レイア
ウトを変更し、前記対称性基準位置を基準として前記変
更したレイアウトの折り返しを復元する処理手段(CP
U101、ステップS201〜S208、ステップS6
01〜S611)として機能させるようにしているの
で、コンピュータに集積回路の設計処理を、対称性を考
慮して高速に行わせることが可能になる。
Further, the program according to the embodiment of the present invention stores the information of the layout of a plurality of integrated circuit components stored in the storage means (104, 105) of the computer,
Using the netlist information of the plurality of constituent elements, the design rule of the integrated circuit, and the symmetry information of the integrated circuit constituent element with respect to a predetermined symmetry reference position which is a position serving as a reference of the symmetry of the plurality of constituent elements. , The netlist information is added to the layout information, the layout is folded based on the symmetry information with the symmetry reference position as a reference, and predetermined to satisfy the constraint condition based on the design rule. Processing means (CP) that modifies the layout so as to reduce the distance between the plurality of constituent elements based on the contraction reference position and restores the folded back of the changed layout based on the symmetry reference position.
U101, steps S201 to S208, step S6
01 to S611), the computer can be made to perform the design process of the integrated circuit at high speed in consideration of the symmetry.

【0074】[0074]

【発明の効果】本発明に係る集積回路設計装置及び集積
回路設計方法によれば、対称性を考慮して集積回路の設
計処理を高速に行うことが可能になる。
According to the integrated circuit designing apparatus and the integrated circuit designing method of the present invention, the designing process of the integrated circuit can be performed at high speed in consideration of the symmetry.

【0075】また、本発明に係るプログラムによれば、
コンピュータに、集積回路の設計処理を高速に行わせる
ことが可能になる。
According to the program of the present invention,
It is possible to allow a computer to perform integrated circuit design processing at high speed.

【図面の簡単な説明】[Brief description of drawings]

【図1】 本発明の実施の形態に係る集積回路設計装置
のブロック図である。
FIG. 1 is a block diagram of an integrated circuit design device according to an embodiment of the present invention.

【図2】 本発明の第1の実施の形態に係る処理を示す
フローチャートである。
FIG. 2 is a flowchart showing a process according to the first embodiment of the present invention.

【図3】 本発明の第1の実施の形態における設計処理
を説明するための説明図である。
FIG. 3 is an explanatory diagram illustrating a design process according to the first embodiment of this invention.

【図4】 本発明の第1の実施の形態における設計処理
を説明するための説明図である。
FIG. 4 is an explanatory diagram illustrating a design process according to the first embodiment of the present invention.

【図5】 本発明の第1の実施の形態における設計処理
を説明するための説明図である。
FIG. 5 is an explanatory diagram illustrating a design process according to the first embodiment of the present invention.

【図6】 本発明の第2の実施の形態に係る処理を示す
フローチャートである。
FIG. 6 is a flowchart showing a process according to the second embodiment of the present invention.

【符号の説明】[Explanation of symbols]

100・・・集積回路設計装置 101・・・処理手段を構成するCPU 102・・・表示手段を構成する表示装置 103・・・操作手段を構成する入力装置 104・・・記憶手段を構成する主記憶装置 105・・・記憶手段を構成する外部記憶装置 106・・・レイアウト情報記憶手段を構成するレイア
ウトデータ記憶部 107・・・ネットリスト情報記憶手段を構成するネッ
トリスト情報記憶部 108・・・デザインルール情報記憶手段を構成するデ
ザインルール記憶部 109・・・対称性情報記憶手段を構成する対称性情報
記憶部
100 ... Integrated circuit designing device 101 ... CPU constituting processing means 102 ... Display device 103 constituting display means ... Input device 104 constituting operation means ... Main component constituting storage means Storage device 105 ... External storage device 106 constituting storage means ... Layout data storage portion 107 constituting layout information storage means ... Netlist information storage portion 108 constituting netlist information storage means ... Design rule storage unit 109 constituting the design rule information storage unit ... Symmetry information storage unit constituting the symmetry information storage unit

Claims (30)

【特許請求の範囲】[Claims] 【請求項1】 複数の集積回路構成要素のレイアウトの
情報、前記複数の構成要素のネットリスト情報、集積回
路のデザインルール、前記複数の構成要素の対称性の基
準となる位置である所定の対称性基準位置についての集
積回路構成要素の対称性情報を記憶した記憶手段と、 前記ネットリスト情報を前記レイアウトの情報に付加
し、前記対称性情報に基づいて前記レイアウトを前記対
称性基準位置を基準として折り返し処理し、前記デザイ
ンルールに基づく制約条件を満足するように所定の縮小
基準位置を基準として前記複数の構成要素間の距離を縮
小するように前記レイアウトを変更し、前記対称性基準
位置を基準として前記変更したレイアウトの折り返しを
復元する処理手段を備えて成ることを特徴とする集積回
路設計装置。
1. The layout information of a plurality of integrated circuit components, the netlist information of the plurality of components, the design rule of the integrated circuit, and a predetermined symmetry that is a reference position of the symmetry of the plurality of components. Storage means for storing the symmetry information of the integrated circuit component about the sex reference position, the netlist information is added to the information of the layout, and the layout is referenced based on the symmetry reference position based on the symmetry information. And the layout is changed so as to reduce the distance between the plurality of constituent elements with a predetermined reduction reference position as a reference so as to satisfy the constraint condition based on the design rule. An integrated circuit designing device comprising a processing means for restoring the folding back of the changed layout as a reference.
【請求項2】 前記記憶手段は、前記複数の集積回路構
成要素のレイアウトの情報を記憶したレイアウト情報記
憶手段と、前記複数の集積回路構成要素のネットリスト
情報を記憶したネットリスト情報記憶手段と、集積回路
のデザインルールを記憶したデザインルール情報記憶手
段と、前記複数の構成要素の対称性の基準となる位置で
ある所定の対称性基準位置についての集積回路構成要素
の対称性情報を記憶した対称性情報記憶手段とを備えて
成ることを特徴とする請求項1記載の集積回路設計装
置。
2. The storage means includes layout information storage means for storing layout information of the plurality of integrated circuit components, and netlist information storage means for storing netlist information of the plurality of integrated circuit components. A design rule information storage unit that stores design rules of the integrated circuit, and symmetry information of the integrated circuit component about a predetermined symmetry reference position that is a reference position of symmetry of the plurality of components. The integrated circuit designing apparatus according to claim 1, further comprising symmetry information storage means.
【請求項3】 前記処理手段は、 前記ネットリスト情報を前記レイアウトの情報に付加す
る情報付加手段と、 前記情報付加手段によってネットリスト情報が付加され
たレイアウトを、前記対称性情報に基づいて、前記対称
性基準位置を基準として折り返す折り返し手段と、 前記デザインルールに基づく制約条件を満足するよう
に、前記縮小基準位置を基準として前記複数の構成要素
間の距離を縮小するように前記レイアウトを変更するレ
イアウト変更手段と、 前記対称性基準位置を基準として、前記レイアウト変更
手段で変更したレイアウトの折り返しを復元する復元手
段とを備えて成ることを特徴とする請求項1又は2記載
の集積回路設計装置。
3. The processing means adds an information adding means for adding the netlist information to the layout information, a layout to which the netlist information is added by the information adding means, based on the symmetry information, Folding means for folding back with the symmetry reference position as a reference, and changing the layout so as to reduce the distance between the plurality of constituent elements with the reduction reference position as a reference so as to satisfy the constraint condition based on the design rule. 3. The integrated circuit design according to claim 1, further comprising: a layout changing unit configured to perform the layout change, and a restoring unit that restores the folding back of the layout changed by the layout changing unit with reference to the symmetry reference position. apparatus.
【請求項4】 前記レイアウト変更手段は、コンパクシ
ョン処理又はマイグレーション処理を行うことを特徴と
する請求項3記載の集積回路設計装置。
4. The integrated circuit design apparatus according to claim 3, wherein the layout changing unit performs a compaction process or a migration process.
【請求項5】 前記縮小基準位置は、前記対称性基準位
置と同一位置であることを特徴とする請求項1乃至4の
いずれか一に記載の集積回路設計装置。
5. The integrated circuit design device according to claim 1, wherein the reduction reference position is the same position as the symmetry reference position.
【請求項6】 前記対称性基準位置は、所定位置に設け
たX軸又はY軸であることを特徴とする請求項5記載の
集積回路設計装置。
6. The integrated circuit design device according to claim 5, wherein the symmetry reference position is an X axis or a Y axis provided at a predetermined position.
【請求項7】 前記処理手段は、 前記ネットリスト情報を前記レイアウトの情報に付加す
る情報付加手段と、 前記情報付加手段によってネットリスト情報が付加され
たレイアウトを、前記対称性情報に基づいて、第1の対
称軸を基準として折り返す第1の折り返し手段と、 前記デザインルールに基づく制約条件を満足するよう
に、前記第1の対称軸に平行な第1の縮小基準軸を基準
として前記複数の構成要素間の距離を縮小するように前
記レイアウトを変更する第1のレイアウト変更手段と、 前記第1の対称軸を基準として、前記第1のレイアウト
変更手段で変更したレイアウトの折り返しを復元する第
1の復元手段と、 前記第1の復元手段で復元したレイアウトを、前記対称
性情報に基づいて、前記第1の対称軸に直交する第2の
対称軸を基準として折り返す第2の折り返し手段と、 前記デザインルールに基づく制約条件を満足するよう
に、前記第2の対称軸に平行な第2の縮小軸を基準とし
て前記複数の構成要素間の距離を縮小するように前記レ
イアウトを変更する第2のレイアウト変更手段と、 前記第2の対称軸を基準として、前記第2のレイアウト
変更手段で変更したレイアウトの折り返しを復元する第
2の復元手段とを備えて成ることを特徴とする請求項1
又は2記載の集積回路設計装置。
7. The processing means includes an information adding means for adding the netlist information to the layout information, a layout to which the netlist information is added by the information adding means, based on the symmetry information, A first folding means for folding back on the basis of a first axis of symmetry, and a plurality of the plurality of folding means on the basis of a first reduced reference axis parallel to the first axis of symmetry so as to satisfy a constraint condition based on the design rule. First layout changing means for changing the layout so as to reduce the distance between the constituent elements; and a first layout changing means for restoring the folding back of the layout changed by the first layout changing means with reference to the first axis of symmetry. And a second symmetry axis orthogonal to the first symmetry axis on the basis of the symmetry information, the first restoration means and the layout restored by the first restoration means. Second folding means for folding back as a reference, and reducing the distance between the plurality of constituent elements on the basis of a second reduction axis parallel to the second axis of symmetry so as to satisfy the constraint condition based on the design rule. So as to change the layout, and second restoring means for restoring the turn-back of the layout changed by the second layout changing means with reference to the second axis of symmetry. Claim 1 characterized by the following.
Or the integrated circuit designing device according to item 2.
【請求項8】 前記第1、第2のレイアウト変更手段
は、コンパクション処理又はマイグレーション処理を行
うことを特徴とする請求項7記載の集積回路設計装置。
8. The integrated circuit design apparatus according to claim 7, wherein the first and second layout changing means perform compaction processing or migration processing.
【請求項9】 前記第1、第2の縮小基準軸は、各々、
前記第1、第2の対称軸と同一であることを特徴とする
請求項7又は8記載の集積回路設計装置。
9. The first and second reduction reference axes are respectively:
9. The integrated circuit design device according to claim 7, wherein the first and second axes of symmetry are the same.
【請求項10】 前記第1の対称軸は所定位置に設けた
X軸又はY軸、前記第2の対称軸は所定位置に設けたY
軸又はX軸であることを特徴とする請求項9記載の集積
回路設計装置。
10. The first symmetry axis is an X-axis or a Y-axis provided at a predetermined position, and the second symmetry axis is a Y-axis provided at a predetermined position.
10. The integrated circuit designing device according to claim 9, wherein the device is an axis or an X axis.
【請求項11】 処理手段が、記憶手段に記憶した複数
の集積回路構成要素のレイアウトの情報、前記複数の構
成要素のネットリスト情報、集積回路のデザインルー
ル、前記複数の構成要素の対称性の基準となる位置であ
る所定の対称性基準位置についての集積回路構成要素の
対称性情報を用いて、 前記ネットリスト情報を前記レイアウトの情報に付加
し、前記対称性情報に基づいて前記レイアウトを前記対
称性基準位置を基準として折り返し処理し、前記デザイ
ンルールに基づく制約条件を満足するように所定の縮小
基準位置を基準として前記複数の構成要素間の距離を縮
小するように前記レイアウトを変更し、前記対称性基準
位置を基準として前記変更したレイアウトの折り返しを
復元することを特徴とする集積回路設計方法。
11. The processing means stores layout information of a plurality of integrated circuit components stored in the storage means, netlist information of the plurality of components, design rules of the integrated circuit, and symmetry of the plurality of components. By using the symmetry information of the integrated circuit component about the predetermined symmetry reference position which is the reference position, the netlist information is added to the information of the layout, and the layout is based on the symmetry information. The folding process is performed with the symmetry reference position as a reference, and the layout is changed to reduce the distance between the plurality of constituent elements with a predetermined reduction reference position as a reference so as to satisfy the constraint condition based on the design rule, A method for designing an integrated circuit, wherein the folded back of the changed layout is restored with the symmetry reference position as a reference.
【請求項12】 前記記憶手段は、前記複数の集積回路
構成要素のレイアウトの情報を記憶したレイアウト情報
記憶手段と、前記複数の集積回路構成要素のネットリス
ト情報を記憶したネットリスト情報記憶手段と、集積回
路のデザインルールを記憶したデザインルール情報記憶
手段と、前記複数の構成要素の対称性の基準となる位置
である所定の対称性基準位置についての集積回路構成要
素の対称性情報を記憶した対称性情報記憶手段とを備え
て成ることを特徴とする請求項11記載の集積回路設計
方法。
12. The storage means includes layout information storage means for storing layout information of the plurality of integrated circuit components, and netlist information storage means for storing netlist information of the plurality of integrated circuit components. A design rule information storage unit that stores design rules of the integrated circuit, and symmetry information of the integrated circuit component about a predetermined symmetry reference position that is a reference position of symmetry of the plurality of components. 12. The integrated circuit design method according to claim 11, further comprising symmetry information storage means.
【請求項13】 前記処理手段は、情報付加手段、折り
返し手段、レイアウト変更手段及び復元手段とを備え、 前記情報付加手段が、前記ネットリスト情報を前記レイ
アウトの情報に付加し、 前記折り返し手段が、前記情報付加手段によってネット
リスト情報が付加されたレイアウトを、前記対称性情報
に基づいて、前記対称性基準位置を基準として折り返
し、 前記レイアウト変更手段が、前記デザインルールに基づ
く制約条件を満足するように、前記縮小基準位置を基準
として前記複数の構成要素間の距離を縮小するように前
記レイアウトを変更し、 前記復元手段が、前記対称性基準位置を基準として、前
記レイアウト変更手段で変更したレイアウトの折り返し
を復元することを特徴とする請求項11又は12記載の
集積回路設計方法。
13. The processing means includes information adding means, wrapping means, layout changing means, and restoring means, the information adding means adds the netlist information to the layout information, and the wrapping means , The layout to which the netlist information is added by the information adding means is folded back based on the symmetry information with the symmetry reference position as a reference, and the layout changing means satisfies the constraint condition based on the design rule. As described above, the layout is changed so as to reduce the distance between the plurality of constituent elements with the reduction reference position as a reference, and the restoring unit changes with the layout changing unit with the symmetry reference position as a reference. 13. The integrated circuit designing method according to claim 11, wherein the folding back of the layout is restored.
【請求項14】 前記レイアウト変更手段は、コンパク
ション処理又はマイグレーション処理を行うことを特徴
とする請求項13記載の集積回路設計方法。
14. The integrated circuit design method according to claim 13, wherein the layout changing unit performs a compaction process or a migration process.
【請求項15】 前記縮小基準位置は、前記対称性基準
位置と同一位置であることを特徴とする請求項11乃至
14のいずれか一に記載の集積回路設計方法。
15. The integrated circuit designing method according to claim 11, wherein the reduction reference position is the same position as the symmetry reference position.
【請求項16】 前記対称性基準位置は、所定位置に設
けたX軸又はY軸であることを特徴とする請求項15記
載の集積回路設計方法。
16. The integrated circuit design method according to claim 15, wherein the symmetry reference position is an X axis or a Y axis provided at a predetermined position.
【請求項17】 前記処理手段は、情報付加手段、第
1、第2の折り返し手段、第1、第2のレイアウト変更
手段、第1、第2の復元手段を備え、 前記情報付加手段が、前記ネットリスト情報を前記レイ
アウトの情報に付加し、 前記第1の折り返し手段が、前記情報付加手段によって
ネットリスト情報が付加されたレイアウトを、前記対称
性情報に基づいて、第1の対称軸を基準として折り返
し、 前記第1のレイアウト変更手段が、前記デザインルール
に基づく制約条件を満足するように、前記第1の対称軸
に平行な第1の縮小基準軸を基準として前記複数の構成
要素間の距離を縮小し、 前記第1の復元手段が、前記第1の対称軸を基準とし
て、前記第1のレイアウト変更手段で変更したレイアウ
トの折り返しを復元し、 前記第2の折り返し手段が、前記第1の復元手段で復元
したレイアウトを、前記対称性情報に基づいて、前記第
1の対称軸に直交する第2の対称軸を基準として折り返
し、 前記第2のレイアウト変更手段が、前記デザインルール
に基づく制約条件を満足するように、前記第2の対称軸
に平行な第2の縮小軸を基準として前記複数の構成要素
間の距離を縮小するように前記レイアウトを変更し、 前記第2の復元手段が、前記第2の対称軸を基準とし
て、前記第2のレイアウト変更手段で変更したレイアウ
トの折り返しを復元することを特徴とする請求項11又
は12記載の集積回路設計方法。
17. The processing means includes information adding means, first and second folding means, first and second layout changing means, and first and second restoring means, and the information adding means includes: The netlist information is added to the layout information, and the first folding means determines the layout to which the netlist information is added by the information adding means, based on the symmetry information, sets a first axis of symmetry. Folding back as a reference, between the plurality of constituent elements, the first layout changing unit uses a first reduced reference axis parallel to the first symmetry axis as a reference so that the constraint condition based on the design rule is satisfied. Is reduced, the first restoring means restores the folding back of the layout changed by the first layout changing means with reference to the first axis of symmetry, and the second folding back is performed. Means folds back the layout restored by the first restoring means, based on the symmetry information, with a second symmetry axis orthogonal to the first symmetry axis as a reference, and the second layout changing means Changing the layout so as to reduce the distance between the plurality of components with reference to a second reduction axis parallel to the second symmetry axis so as to satisfy the constraint condition based on the design rule, 13. The integrated circuit designing method according to claim 11, wherein the second restoring unit restores the folding back of the layout changed by the second layout changing unit with reference to the second axis of symmetry. .
【請求項18】 前記第1、第2のレイアウト変更手段
は、コンパクション処理又はマイグレーション処理を行
うことを特徴とする請求項17記載の集積回路設計方
法。
18. The integrated circuit design method according to claim 17, wherein the first and second layout changing means perform a compaction process or a migration process.
【請求項19】 前記第1、第2の縮小基準軸は、各
々、前記第1、第2の対称軸と同一であることを特徴と
する請求項17又は18記載の集積回路設計方法。
19. The integrated circuit design method according to claim 17, wherein the first and second reduction reference axes are the same as the first and second symmetry axes, respectively.
【請求項20】 前記第1の対称軸は所定位置に設けた
X軸又はY軸、前記第2の対称軸は所定位置に設けたY
軸又はX軸であることを特徴とする請求項19記載の集
積回路設計方法。
20. The first axis of symmetry is the X or Y axis provided at a predetermined position, and the second axis of symmetry is the Y axis provided at a predetermined position.
20. The integrated circuit design method according to claim 19, wherein the method is an axis or an X axis.
【請求項21】 コンピュータを、 記憶手段に記憶した複数の集積回路構成要素のレイアウ
トの情報、前記複数の構成要素のネットリスト情報、集
積回路のデザインルール、前記複数の構成要素の対称性
の基準となる位置である所定の対称性基準位置について
の集積回路構成要素の対称性情報を用いて、前記ネット
リスト情報を前記レイアウトの情報に付加し、前記対称
性情報に基づいて前記レイアウトを前記対称性基準位置
を基準として折り返し処理し、前記デザインルールに基
づく制約条件を満足するように所定の縮小基準位置を基
準として前記複数の構成要素間の距離を縮小するように
前記レイアウトを変更し、前記対称性基準位置を基準と
して前記変更したレイアウトの折り返しを復元する処理
手段として機能させることを特徴とするプログラム。
21. Layout information of a plurality of integrated circuit components stored in a storage means of a computer, netlist information of the plurality of components, design rules of an integrated circuit, symmetry criteria of the plurality of components. The netlist information is added to the layout information by using the symmetry information of the integrated circuit component about the predetermined symmetry reference position which is the position where And the layout is changed so as to reduce the distance between the plurality of components with reference to a predetermined reduction reference position so as to satisfy the constraint condition based on the design rule. It is characterized in that it functions as a processing means for restoring the folding back of the changed layout with reference to the symmetry reference position. Program.
【請求項22】 前記処理手段が、レイアウト情報記憶
手段に記憶した前記複数の集積回路構成要素のレイアウ
トの情報と、ネットリスト情報記憶手段に記憶した前記
複数の集積回路構成要素のネットリスト情報と、デザイ
ンルール情報記憶手段に記憶した集積回路のデザインル
ールと、対称性情報記憶手段に記憶した前記複数の構成
要素の対称性の基準となる位置である所定の対称性基準
位置についての集積回路構成要素の対称性情報とを用い
て、前記ネットリスト情報を前記レイアウトの情報に付
加し、前記対称性情報に基づいて前記レイアウトを前記
対称性基準位置を基準として折り返し処理し、前記デザ
インルールに基づく制約条件を満足するように所定の縮
小基準位置を基準として前記複数の構成要素間の距離を
縮小するように前記レイアウトを変更し、前記対称性基
準位置を基準として前記変更したレイアウトの折り返し
を復元するように、前記コンピュータを機能させること
を特徴とする請求項21記載のプログラム。
22. The processing means stores layout information of the plurality of integrated circuit components stored in the layout information storage means, and netlist information of the plurality of integrated circuit components stored in the netlist information storage means. An integrated circuit configuration regarding a design rule of the integrated circuit stored in the design rule information storage means and a predetermined symmetry reference position which is a reference position of symmetry of the plurality of components stored in the symmetry information storage means Using the element symmetry information, the netlist information is added to the layout information, the layout is folded back based on the symmetry reference position based on the symmetry information, and based on the design rule. In order to reduce the distance between the plurality of components with reference to a predetermined reduction reference position so as to satisfy the constraint condition, 22. The program according to claim 21, wherein the computer is caused to function so as to change a layout and restore the folded back of the changed layout with the symmetry reference position as a reference.
【請求項23】 前記処理手段は、 前記ネットリスト情報を前記レイアウトの情報に付加す
る情報付加手段と、 前記情報付加手段によってネットリスト情報が付加され
たレイアウトを、前記対称性情報に基づいて、前記対称
性基準位置を基準として折り返す折り返し手段と、 前記デザインルールに基づく制約条件を満足するよう
に、前記縮小基準位置を基準として前記複数の構成要素
間の距離を縮小するように前記レイアウトを変更するレ
イアウト変更手段と、 前記対称性基準位置を基準として、前記レイアウト変更
手段で変更したレイアウトの折り返しを復元する復元手
段とを備えて成るように、前記コンピュータを機能させ
ることを特徴とする請求項21又は22記載のプログラ
ム。
23. The processing means includes an information adding means for adding the netlist information to the layout information, a layout to which the netlist information is added by the information adding means, based on the symmetry information, Folding means for folding back with the symmetry reference position as a reference, and changing the layout so as to reduce the distance between the plurality of constituent elements with the reduction reference position as a reference so as to satisfy the constraint condition based on the design rule. The computer is caused to function so as to include a layout changing unit that performs the layout change, and a restoring unit that restores the folding back of the layout changed by the layout changing unit with reference to the symmetry reference position. 21. The program according to 22.
【請求項24】 前記レイアウト変更手段はコンパクシ
ョン処理又はマイグレーション処理を行うように、前記
コンピュータを機能させることを特徴とする請求項23
記載のプログラム。
24. The layout changing unit causes the computer to perform a compaction process or a migration process.
The listed program.
【請求項25】 前記縮小基準位置は前記対称性基準位
置と同一位置であるように、前記コンピュータを機能さ
せることを特徴とする請求項21乃至24のいずれか一
に記載のプログラム。
25. The program according to claim 21, wherein the computer is caused to function so that the reduction reference position is the same position as the symmetry reference position.
【請求項26】 前記対称性基準位置は所定位置に設け
たX軸又はY軸であるように、前記コンピュータを機能
させることを特徴とする請求項25記載のプログラム。
26. The program according to claim 25, wherein the computer is caused to function so that the symmetry reference position is an X axis or a Y axis provided at a predetermined position.
【請求項27】 前記処理手段は、 前記ネットリスト情報を前記レイアウトの情報に付加す
る情報付加手段と、 前記情報付加手段によってネットリスト情報が付加され
たレイアウトを、前記対称性情報に基づいて、第1の対
称軸を基準として折り返す第1の折り返し手段と、 前記デザインルールに基づく制約条件を満足するよう
に、前記第1の対称軸に平行な第1の縮小基準軸を基準
として前記複数の構成要素間の距離を縮小するように前
記レイアウトを変更する第1のレイアウト変更手段と、 前記第1の対称軸を基準として、前記第1のレイアウト
変更手段で変更したレイアウトの折り返しを復元する第
1の復元手段と、 前記第1の復元手段で復元したレイアウトを、前記対称
性情報に基づいて、前記第1の対称軸に直交する第2の
対称軸を基準として折り返す第2の折り返し手段と、 前記デザインルールに基づく制約条件を満足するよう
に、前記第2の対称軸に平行な第2の縮小軸を基準とし
て前記複数の構成要素間の距離を縮小するように前記レ
イアウトを変更する第2のレイアウト変更手段と、 前記第2の対称軸を基準として、前記第2のレイアウト
変更手段で変更したレイアウトの折り返しを復元する第
2の復元手段とを備えて成るように、前記コンピュータ
を機能させることを特徴とする請求項21又は22記載
のプログラム。
27. The processing means adds an information adding means for adding the netlist information to the layout information, and a layout to which the netlist information is added by the information adding means, based on the symmetry information, A first folding means for folding back on the basis of a first axis of symmetry, and a plurality of the plurality of folding means on the basis of a first reduced reference axis parallel to the first axis of symmetry so as to satisfy a constraint condition based on the design rule. First layout changing means for changing the layout so as to reduce the distance between the constituent elements; and a first layout changing means for restoring the folding back of the layout changed by the first layout changing means with reference to the first axis of symmetry. No. 1 restoration unit and a layout restored by the first restoration unit based on the symmetry information, a second symmetry orthogonal to the first symmetry axis. And a distance between the plurality of components based on a second reduction axis parallel to the second axis of symmetry so as to satisfy the constraint condition based on the design rule. A second layout changing unit that changes the layout so as to reduce the size; and a second restoring unit that restores the folded back of the layout changed by the second layout changing unit with the second symmetry axis as a reference. 23. The program according to claim 21 or 22, wherein the computer is caused to function as if it is provided.
【請求項28】 前記第1、第2のレイアウト変更手段
はコンパクション処理又はマイグレーション処理を行う
ように、前記コンピュータを機能させることを特徴とす
る請求項27記載のプログラム。
28. The program according to claim 27, wherein the first and second layout changing units cause the computer to perform a compaction process or a migration process.
【請求項29】 前記第1、第2の縮小基準軸は、各
々、前記第1、第2の対称軸と同一であるように、前記
コンピュータを機能させることを特徴とする請求項27
又は28記載のプログラム。
29. The computer is operated so that the first and second reduction reference axes are the same as the first and second symmetry axes, respectively.
Or the program according to item 28.
【請求項30】 前記第1の対称軸は所定位置に設けた
X軸又はY軸、前記第2の対称軸は所定位置に設けたY
軸又はX軸であるように、前記コンピュータを機能させ
ることを特徴とする請求項29記載のプログラム。
30. The first axis of symmetry is the X or Y axis provided at a predetermined position, and the second axis of symmetry is the Y axis provided at a predetermined position.
30. The program according to claim 29, which causes the computer to function as an axis or an X axis.
JP2001278383A 2001-09-13 2001-09-13 Integrated circuit designing device and method and program for allowing computer to execute integrated circuit design processing Withdrawn JP2003085225A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001278383A JP2003085225A (en) 2001-09-13 2001-09-13 Integrated circuit designing device and method and program for allowing computer to execute integrated circuit design processing

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001278383A JP2003085225A (en) 2001-09-13 2001-09-13 Integrated circuit designing device and method and program for allowing computer to execute integrated circuit design processing

Publications (1)

Publication Number Publication Date
JP2003085225A true JP2003085225A (en) 2003-03-20

Family

ID=19102764

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001278383A Withdrawn JP2003085225A (en) 2001-09-13 2001-09-13 Integrated circuit designing device and method and program for allowing computer to execute integrated circuit design processing

Country Status (1)

Country Link
JP (1) JP2003085225A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006309748A (en) * 2005-03-30 2006-11-09 Tokyo Univ Of Agriculture & Technology Rectangular element placement method, rectangular element placement device and rectangular element placement program

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006309748A (en) * 2005-03-30 2006-11-09 Tokyo Univ Of Agriculture & Technology Rectangular element placement method, rectangular element placement device and rectangular element placement program

Similar Documents

Publication Publication Date Title
US7895551B2 (en) Generation of standard cell library components with increased signal routing resources
US7640520B2 (en) Design flow for shrinking circuits having non-shrinkable IP layout
KR101132080B1 (en) Cad apparatus and computer readable recording media having cad program recorded
US8677300B2 (en) Canonical signature generation for layout design data
KR101698248B1 (en) Method and layout of an integrated circuit
KR20170135703A (en) Display control method, display control device, and recording medium
JP2003085225A (en) Integrated circuit designing device and method and program for allowing computer to execute integrated circuit design processing
US6968518B2 (en) Method of resolving missing graphical symbols in computer-aided integrated circuit design
JPH10256386A (en) Generation of mask pattern data
JP2015230696A (en) Circuit image output program, information processor, circuit image output method
JP7358902B2 (en) Information processing device and program
US10372870B2 (en) Homotopy optimized parasitic extraction
US6321368B1 (en) LSI layout designing apparatus, computer-implemented method of designing LSI layout and computer readable storage medium
US7814454B2 (en) Selectable device options for characterizing semiconductor devices
JP7251329B2 (en) Control program, control method and control device
JP2011204142A (en) Device and method for generation of model, program, and simulation system
JP2011039757A (en) Design support program, design support apparatus, and design support method
JP2008186230A (en) Integrated circuit design device, integrated circuit design method and integrated circuit design program
JP2008171399A (en) Semiconductor device design method, semiconductor device design system, and computer program
JP3012429B2 (en) Layout data creation device
CN116931885A (en) Relationship diagram generation method, device, equipment and storage medium
JP2000206670A (en) Integrated circuit design method and integrated circuit design support apparatus
JP2014149700A (en) Simulation apparatus and simulation method
JP2002366601A (en) Electronic circuit analyzer
JP2005284826A (en) Device, method and program for gate resizing of semiconductor integrated circuit

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20040225

A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20081202