JP2003078512A - クロック信号生成回路およびクロック信号生成方法 - Google Patents

Abstract

(57)【要約】 【課題】 １つの回路で、複数の種類のサンプリング周
波数のデジタルデータを同時にデジタル／アナログ変換
する。 【解決手段】 USBインタフェース６８は、接続されて
いるデバイスである、例えば、ハードディスクドライブ
から音声のデジタルデータを受信したとき、受信したパ
ケットのうち、SOFパケットの受信に対応する基準信号
を生成する。クロックリカバリ回路１１３は、USBイン
タフェース６８から供給された基準信号を基に、44.1KH
zのサンプリング周波数に対応するクロック信号、およ
び48.0KHzのサンプリング周波数に対応するクロック信
号を生成し、生成した44.1KHzのサンプリング周波数に
対応するクロック信号、および48.0KHzのサンプリング
周波数に対応するクロック信号をデジタルオーディオイ
ンタフェースに供給する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、クロック信号生成
回路およびクロック信号生成方法であって、特に、サン
プリング周波数に対応するクロック信号を生成するクロ
ック信号生成回路およびクロック信号生成方法に関す
る。

【０００２】

【従来の技術】情報処理装置であるパーソナルコンピュ
ータで音楽などの音声を再生する技術が広く利用されて
いる。音声を再生するとき、パーソナルコンピュータ
は、デジタルデータのサンプリング周波数に対応する周
波数のクロック信号を生成し、生成したクロック信号を
基に、音声のデジタルデータをデジタル／アナログ変換
する。

【０００３】図１は、USB(Universal Serial Bus)を介
して、パケットを受信して、デジタルデータのサンプリ
ング周波数に対応する周波数のクロック信号を生成す
る、従来のクロック信号生成回路を示す図である。

【０００４】USBインタフェース１は、USBのパケットを
受信して、所定の周波数の基準信号を生成し、生成した
基準信号をクロックリカバリ回路２−１および２−２に
供給する。

【０００５】クロックリカバリ回路２−１は、USBイン
タフェース１から供給された基準信号を基に、44.1KHz
のサンプリング周波数に対応するクロック信号を生成し
て、生成したクロック信号を出力する。

【０００６】クロックリカバリ回路２−２は、USBイン
タフェース１から供給された基準信号を基に、48.0KHz
のサンプリング周波数に対応するクロック信号を生成し
て、生成したクロック信号を出力する。

【０００７】パーソナルコンピュータは、44.1KHzのサ
ンプリング周波数に対応するクロック信号を基に、サン
プリング周波数が44.1KHzである音声のデジタルデータ
をデジタル／アナログ変換し、48.0KHzのサンプリング
周波数に対応するクロック信号を基に、サンプリング周
波数が48.0KHzである音声のデジタルデータをデジタル
／アナログ変換する。

【０００８】

【発明が解決しようとする課題】このように、２種類の
サンプリング周波数のデジタルデータをデジタル／アナ
ログ変換するには、２つのクロックリカバリ回路２−１
および２−２が必要であった。同様に、３種類のサンプ
リング周波数のデジタルデータをデジタル／アナログ変
換するには、３つのクロックリカバリ回路が必要であっ
た。

【０００９】また、パーソナルコンピュータが、１つの
クロックリカバリ回路しか有しないとき、２種類以上の
サンプリング周波数のデジタルデータを同時にデジタル
／アナログ変換することはできなかった。

【００１０】本発明はこのような状況に鑑みてなされた
ものであり、１つの回路で、複数の種類のサンプリング
周波数のデジタルデータを同時にデジタル／アナログ変
換できるようにすることを目的とする。

【００１１】

【課題を解決するための手段】本発明のクロック信号生
成回路は、デジタルデータを伝送するバスの時間単位を
示す所定のパケットを検出する検出手段と、パケットの
検出を基に、時間単位に対応する周期の基準信号を生成
する基準信号生成手段と、基準信号を基に、それぞれ異
なるサンプリング周波数に対応する、２以上のクロック
信号を生成するクロック信号生成手段とを含むことを特
徴とする。

【００１２】デジタルデータは、音声のデータとするこ
とができる。

【００１３】検出手段は、デジタルデータを伝送する、
USBであるバスの時間単位を示すSOFパケットを検出する
ようにすることができる。

【００１４】本発明のクロック信号生成方法は、デジタ
ルデータを伝送するバスの時間単位を示す所定のパケッ
トを検出する検出ステップと、パケットの検出を基に、
時間単位に対応する周期の基準信号を生成する基準信号
生成ステップと、基準信号を基に、それぞれ異なるサン
プリング周波数に対応する、２以上のクロック信号を生
成するクロック信号生成ステップとを含むことを特徴と
する。

【００１５】本発明のクロック信号生成回路およびクロ
ック信号生成方法においては、デジタルデータを伝送す
るバスの時間単位を示す所定のパケットが検出され、パ
ケットの検出を基に、時間単位に対応する周期の基準信
号が生成され、基準信号を基に、それぞれ異なるサンプ
リング周波数に対応する、２以上のクロック信号が生成
される。

【００１６】

【発明の実施の形態】図２乃至図５は、本発明に係るク
ロック信号生成回路を有するパーソナルコンピュータ１
１の外観を示す図である。このパーソナルコンピュータ
１１は、基本的に、本体２１と、この本体２１に対して
開閉自在とされる表示部２２により構成されている。図
２は表示部２２を本体２１に対して開いた状態を示す外
観斜視図である。図３は本体２１の平面図、図４は本体
２１に設けられている後述するジョグダイヤル２３の拡
大図である。また、図５は本体２１設けられているジョ
グダイヤル２３の側面図である。

【００１７】本体２１には、各種の文字や記号などを入
力するとき操作されるキーボード２４、LCD（Liquid Cr
ystal Display）２６に表示されるポインタ（マウスカ
ーソル）を移動させるときなどに操作されるポインティ
ングデバイスとしてのタッチパット２５、および電源ス
イッチ２７がその上面に設けられている。また、ジョグ
ダイヤル２３、スロット２８、IEEE（Institute of Ele
ctrical and Electronics Engineers）1394ポート１０
１、およびメモリカードスロット１０２等が、本体２１
の側面に設けられている。なお、タッチパット２５に代
えて、スティック式のポインティングデバイスを設ける
ことも可能である。

【００１８】また、表示部２２の正面には、画像を表示
するLCD２６が設けられている。表示部２２の右上部に
は、電源ランプPL、電池ランプBL、必要に応じて設けら
れるメッセージランプML（図示せず）その他のLEDより
成るランプが設けられている。さらに、表示部２２の上
部には、マイクロフォン６６が設けられている。

【００１９】なお、電源ランプPLや電池ランプBL、メッ
セージランプML等は表示部２２の下部に設けることも可
能である。

【００２０】また、ハードディスクドライブ１２は、US
Bを介して、パーソナルコンピュータ１１の本体２１に
接続されている。ハードディスクドライブ１２は、パー
ソナルコンピュータ１１の要求に対応して、パーソナル
コンピュータ１１に音声のデジタルデータを供給する。

【００２１】次に、ジョグダイヤル２３は、例えば、本
体２１上のキーボード２４の図３中の右側に配置されて
いるキーＡおよびキーＢの間に、その上面がキーＡおよ
びキーＢとほぼ同じ高さになるように取り付けられてい
る。ジョグダイヤル２３は、図４中の矢印ａに示す回転
操作に対応して所定の処理（例えば、画面のスクロール
の処理）を実行し、同図中矢印ｂに示す移動操作に対応
した処理（例えば、アイコンの選択の決定の処理）を実
行する。

【００２２】なお、ジョグダイヤル２３は、本体２１の
左側面に配置してもよく、LCD２６が設けられた表示部
２２の左側面若しくは右側面、または、キーボード２４
のＧキーとＨキーとの間に縦方向に（すなわち、ジョグ
ダイヤル２３がＹキーまたはＢキーのいずれかの方向に
回転するように）配置してもよい。

【００２３】また、ジョグダイヤル２３は、タッチパッ
ド２５を人差し指で操作しながら親指で操作可能なよう
に、本体２１の前面の中央部に配置してもよく、タッチ
パッド２５の上端縁又は下端縁に沿って横方向に配置し
ても、または、タッチパッド２５の右ボタンと左ボタン
との間に縦方向に配置してもよい。さらに、ジョグダイ
ヤル２３は、縦方向や横方向に限定せず、各指で操作し
易い斜め方向へ、所定角度を付けて配置してもよい。そ
の他、ジョグダイヤル２３は、ポインティングデバイス
であるマウスの側面の親指で操作可能な位置に配置する
ことも可能である。ジョグダイヤルとしては、本件出願
人と共同の出願人により出願された、特開平８−２０３
３８７号公報に開示されているプッシュスイッチ付回転
操作型電子部品を使用することが可能である。

【００２４】スロット２８は、PCMCIA（Personal Compu
ter Memory Card International Association）が規定
する規格に基づく拡張カードである、PCカードが装着さ
れる。

【００２５】IEEE1394ポート１０１は、IEEE1394に規定
されている規格に基づいた構造を有し、IEEE1394に規定
されている規格に基づいたケーブルが接続される。

【００２６】メモリカードスロット１０２は、フラッシ
ュメモリなどの半導体メモリを内蔵し、静止画像、動画
像、音声、またはテキストなどのデータを記憶するメモ
リカードである、例えば、メモリースティック（商標）
などのメモリカードが装着される。

【００２７】次に、パーソナルコンピュータ１１の構成
の例について図６を参照して説明する。

【００２８】中央処理装置（CPU（Central Processing
Unit））５１は、例えば、インテル（Intel）社製のペ
ンティアム（登録商標）（Pentium（登録商標））プロ
セッサ等で構成され、ホストバス５２に接続されてい
る。ホストバス５２には、さらに、ブリッジ５３（いわ
ゆる、ノースブリッジ）が接続されており、ブリッジ５
３は、AGP（Accelerated Graphics Port）５０を有し、
PCI(Peripheral ComponentInterconnect/Interface)バ
ス５６に接続されている。

【００２９】ブリッジ５３は、例えば、インテル社製の
AGP Host Bridge Controllerである４００ＢＸなどで構
成されており、CPU５１およびRAM(Random-Access Memor
y）５４（いわゆる、メインメモリ）等のデータの伝送
などを制御する。さらに、ブリッジ５３は、AGP５０を
介して、ビデオコントローラ５７とのデータの伝送を制
御する。なお、このブリッジ５３とブリッジ（いわゆ
る、サウスブリッジ（PCI-ISA Bridge））５８とで、い
わゆるチップセットが構成されている。

【００３０】ブリッジ５３は、さらに、キャッシュメモ
リ５５とも接続されている。キャッシュメモリ５５は、
SRAM（Static RAM）などRAM５４に比較して、より高速
に書き込みまたは読み出しの動作を実行できるメモリで
構成され、CPU５１が使用するプログラムまたはデータ
をキャッシュする（一時的に記憶する）。

【００３１】なお、CPU５１は、その内部に１次的な
（キャッシュメモリ５５に比較して、より高速に動作で
きるメモリで、CPU５１自身が制御する）キャッシュメ
モリを有する。

【００３２】RAM５４は、例えば、DRAM（Dynamic RAM）
で構成され、CPU５１が実行するプログラム、またはCPU
５１の動作に必要なデータを記憶する。具体的には、例
えば、RAM５４は、起動が完了した時点において、HDD６
７からロードされた、電子メールプログラム５４Ａ、オ
ートパイロットプログラム５４Ｂ、ジョグダイヤル状態
監視プログラム５４Ｃ、ジョグダイヤルドライバ５４
Ｄ、オペレーティングプログラム（OS）５４Ｅ、音声処
理プログラム５４Ｆ、その他のアプリケーションプログ
ラム５４Ｇ1乃至５４Ｇnを記憶する。

【００３３】電子メールプログラム５４Ａは、図示せぬ
通信回線などを介して、通信文（いわゆる、ｅメール）
を授受するプログラムである。

【００３４】オートパイロットプログラム５４Ｂは、予
め設定された複数の処理（またはプログラム）などを、
予め設定された順序で順次起動して、処理するプログラ
ムである。

【００３５】ジョグダイヤル状態監視プログラム５４Ｃ
は、ジョグダイヤル２３に対応しているか否かの通知
を、上述した各アプリケーションプログラムから受け取
り、ジョグダイヤル２３に対応している場合、ジョグダ
イヤル２３を操作することで何が行えるかをLCD２６に
表示させる。

【００３６】ジョグダイヤル状態監視プログラム５４Ｃ
は、ジョグダイヤル２３のイベント（ジョグダイヤル２
３が図４の矢印ａに示す方向に回転される、または図４
の矢印ｂに示す方向に押圧されるなどの操作）を検出し
て、検出されたイベントに対応する処理を実行する。ジ
ョグダイヤル状態監視プログラム５４Ｃは、アプリケー
ションプログラムからの通知を受け取るリストを有す
る。ジョグダイヤルドライバ５４Ｄは、ジョグダイヤル
２３の操作に対応して各種機能を実行する。

【００３７】OS（Operating System）５４Ｅは、例えば
マイクロソフト社のいわゆるウィンドウズ（登録商標）
（Windows（登録商標））me、またはアップルコンピュ
ータ社のいわゆるマックOS（商標）等に代表される、コ
ンピュータの基本的な動作を制御するプログラムであ
る。

【００３８】音声処理プログラム５４Ｆは、デジタルオ
ーディオインタフェース１１４を制御し、例えば、USB
ポート１０７を介して、ハードディスクドライブ１２か
ら供給された音声のデジタルデータを、デジタルオーデ
ィオインタフェース１１４にデジタル／アナログ変換さ
せる。また、音声処理プログラム５４Ｆは、デジタルオ
ーディオインタフェース１１４に、音声のデジタルデー
タまたは音声信号の選択をさせるか、またはミキシング
を実行させる。

【００３９】さらに、音声処理プログラム５４Ｆは、サ
ウンドコントローラ３４を制御し、例えば、HDD６７に
記録されている、音声のデジタルデータを、サウンドコ
ントローラ３４にデジタル／アナログ変換させる。

【００４０】ビデオコントローラ５７は、AGP５０を介
してブリッジ５３に接続されており、AGP５０およびブ
リッジ５３を介してCPU５１から供給されるデータ（イ
メージデータまたはテキストデータなど）を受信して、
受信したデータに対応するイメージデータを生成する
か、または受信したデータをそのまま、内蔵するビデオ
メモリに記憶する。ビデオコントローラ５７は、表示部
２２のLCD２６に、ビデオメモリに記憶されているイメ
ージデータに対応する画像を表示させる。

【００４１】PCIバス５６には、サウンドコントローラ
６４が接続されている。サウンドコントローラ６４は、
マイクロフォン６６から音声に対応する信号を取り込
み、音声に対応するデータを生成して、RAM５４に出力
する。または、サウンドコントローラ６４は、スピーカ
６５を駆動して、スピーカ６５に音声を出力させる。

【００４２】ＰＣカードインタフェース１１１は、PCI
バス５６に接続され、スロット２８に装着されたインタ
フェースカードから供給されたデータを、CPU５１また
はRAM５４に供給するとともに、CPU５１から供給された
データをインタフェースカードに出力する。

【００４３】メモリカードインタフェース１１２は、PC
Iバス５６に接続され、メモリカードスロット１０２に
装着されたメモリカードから供給されたデータを、CPU
５１またはRAM５４に供給するとともに、CPU５１から供
給されたデータをメモリカードに出力する。

【００４４】デジタルオーディオインタフェース１１４
は、PCIバス５６に接続され、USBインタフェース６８を
介して、例えば、ハードディスクドライブ１２から供給
された音声のデジタルデータを、クロックリカバリ回路
１１３から供給されたクロック信号を基に、デジタル／
アナログ変換する。

【００４５】デジタルオーディオインタフェース１１４
は、音声処理プログラム５４Ｆの制御に基づいて、音声
のデジタルデータまたは音声信号を選択するか、または
ミキシングする。

【００４６】また、PCIバス５６にはブリッジ５８（い
わゆる、サウスブリッジ）も接続されている。ブリッジ
５８は、例えば、インテル社製のＰＩＩＸ４Ｅなどで構
成されており、IDE（Integrated Drive Electronics）
コントローラ／コンフィギュレーションレジスタ５９、
タイマ回路６０、IDEインタフェース６１、およびUSB
（Universal Serial Bus）インタフェース６８等を内蔵
している。ブリッジ５８は、IDEバス６２に接続される
デバイス、またはISA/EIO（Industry Standard Archite
cture / Extended Input Output）バス６３若しくはI/O
インタフェース６９を介して接続されるデバイスの制御
等、各種のI/O（Input / Output）を制御する。

【００４７】IDEコントローラ／コンフィギュレーショ
ンレジスタ５９は、いわゆるプライマリIDEコントロー
ラとセカンダリIDEコントローラとの２つのIDEコントロ
ーラ、およびコンフィギュレーションレジスタ（config
uration register）等から構成されている（いずれも図
示せず）。

【００４８】プライマリIDEコントローラには、IDEバス
６２を介して、HDD６７が接続されている。また、セカ
ンダリIDEコントローラには、他のIDEバスに、図示しな
いCD-ROMドライブまたはHDDなどの、いわゆるIDEデバイ
スが装着されたとき、その装着されたIDEデバイスが電
気的に接続される。

【００４９】なお、HDD６７は、電子メールプログラム
６７Ａ、オートパイロットプログラム６７Ｂ、ジョグダ
イヤル状態監視プログラム６７Ｃ、ジョグダイヤルドラ
イバ６７Ｄ、OS６７Ｅ、アプリケーションプログラムと
して音声処理プログラム６７Ｆ、その他の複数のアプリ
ケーションプログラム６７Ｇ1乃至６７Ｇn等を記録す
る。HDD６７に記録されている電子メールプログラム６
７Ａ、オートパイロットプログラム６７Ｂ、ジョグダイ
ヤル状態監視プログラム６７Ｃ、ジョグダイヤルドライ
バ６７Ｄ、OS６７Ｅ、音声処理プログラム６７Ｆ、およ
びアプリケーションプログラム６７Ｇ1乃至６７Ｇn等
は、例えば、起動（ブートアップ）処理の過程で、RAM
５４に順次供給され、ロードされる。

【００５０】USBインタフェース６８は、USBポート１０
７を介して、接続されているデバイス、例えば、ハード
ディスクドライブ１２にデータを送信すると共に、ハー
ドディスクドライブ１２から各種のデータを受信する。
USBインタフェース６８は、ハードディスクドライブ１
２から音声のデジタルデータを受信したとき、所定のパ
ケットの受信に対応する基準信号をクロックリカバリ回
路１１３に供給する。

【００５１】クロックリカバリ回路１１３は、USBイン
タフェース６８から供給された基準信号を基に、44.1KH
zのサンプリング周波数に対応するクロック信号、およ
び48.0KHzのサンプリング周波数に対応するクロック信
号を生成し、生成した44.1KHzのサンプリング周波数に
対応するクロック信号、および48.0KHzのサンプリング
周波数に対応するクロック信号をデジタルオーディオイ
ンタフェース１１４に供給する。

【００５２】タイマ回路６０は、OS５４Ｅの要求に対応
して、現在時刻を示すデータをPCIバス５６を介して、C
PU５１に供給する。

【００５３】ISA/EIOバス６３には、さらに、I/Oインタ
フェース６９が接続されている。このI/Oインタフェー
ス６９は、エンベディットコントローラから構成され、
その内部において、ROM７０、RAM７１、およびCPU７２
が相互に接続されている。

【００５４】ROM７０は、IEEE1394インタフェースプロ
グラム７０Ａ、LED制御プログラム７０Ｂ、タッチパッ
ド入力監視プログラム７０Ｃ、キー入力監視プログラム
７０Ｄ、ウェイクアッププログラム７０Ｅ、およびジョ
グダイヤル状態監視プログラム７０Ｆ等を予め記憶して
いる。

【００５５】IEEE1394インタフェースプログラム７０Ａ
は、IEEE1394ポート１０１を介して、IEEE1394で規定さ
れる規格に準拠するデータ（パケットに格納されている
データ）を送信するとともに受信する。LED制御プログ
ラム７０Ｂは、電源ランプPL、電池ランプBL、必要に応
じてメッセージランプML、またはその他のLEDよりなる
ランプの点灯の制御を行う。タッチパッド入力監視プロ
グラム７０Ｃは、利用者の操作に対応したタッチパッド
２５からの入力を監視するプログラムである。

【００５６】キー入力監視プログラム７０Ｄは、キーボ
ード２４またはその他のキースイッチからの入力を監視
するプログラムである。ウェイクアッププログラム７０
Ｅは、ブリッジ５８のタイマ回路６０から供給される現
在時刻を示すデータに基づいて、予め設定された時刻に
なったかどうかをチェックして、設定された時刻になっ
たとき、所定の処理（またはプログラム）等を起動する
ために、パーソナルコンピュータ１１を構成する各チッ
プの電源を管理するプログラムである。ジョグダイヤル
状態監視プログラム７０Ｆは、ジョグダイヤル２３の回
転型エンコーダが回転されたか否か、またはジョグダイ
ヤル２３が押されたか否かを常に監視するためのプログ
ラムである。

【００５７】ROM７０には、さらにBIOS（Basic Input/O
utput System（基本入出力システム））７０Ｇが書き込
まれている。BIOS７０Ｇは、OSまたはアプリケーション
プログラムと周辺機器（タッチパッド２５、キーボード
２４、またはHDD６７等）との間で、データの受け渡し
（入出力）を制御する。

【００５８】RAM７１は、LED制御、タッチパッド入力ス
テイタス、キー入力ステイタス、若しくは設定時刻用の
各レジスタ、ジョグダイヤル状態監視用のI/Oレジス
タ、またはIEEE1394Ｉ／Ｆレジスタ等を、レジスタ７１
Ａ乃至７１Ｆとして有している。例えば、LED制御レジ
スタは、ジョグダイヤル２３が押されて、電子メールプ
ログラム５４Ａの起動されたとき、所定の値が格納さ
れ、格納されている値に対応して、メッセージランプML
の点灯が制御される。キー入力ステイタスレジスタは、
ジョグダイヤル２３が押圧されると、所定の操作キーフ
ラグが格納される。設定時刻レジスタは、使用者による
キーボード２４などの操作に対応して、所定の時刻が設
定される。

【００５９】また、このI/Oインタフェース６９は、図
示を省略したコネクタを介して、ジョグダイヤル２３、
タッチパッド２５、キーボード２４、およびIEEE1394ポ
ート１０１等が接続され、ジョグダイヤル２３、タッチ
パッド２５、またはキーボード２４それぞれに対する操
作に対応した信号をISA/EIOバス６３に出力する。ま
た、I/Oインタフェース６９は、IEEE1394ポート１０１
を介して、接続されている機器とのデータの送受信を制
御する。さらに、I/Oインタフェース６９には、電源ラ
ンプPL、電池ランプBL、メッセージランプML、電源制御
回路７３、およびその他のLEDよりなるランプが接続さ
れている。

【００６０】電源制御回路７３は、内蔵バッテリ７４ま
たはＡＣ電源に接続されており、各ブロックに、必要な
電源を供給するとともに、内蔵バッテリ７４または周辺
装置のセカンドバッテリの充電のための制御を行う。ま
た、I/Oインタフェース６９は、電源をオンまたはオフ
するとき操作される電源スイッチ２７を監視している。

【００６１】I/Oインタフェース６９は、電源がオフの
状態でも、内部に設けられた電源により、IEEE1394イン
タフェースプログラム７０Ａ乃至ジョグダイヤル状態監
視プログラム７０Ｆを実行する。すなわち、IEEE1394イ
ンタフェースプログラム７０Ａ乃至ジョグダイヤル状態
監視プログラム７０Ｆは、常時動作している。

【００６２】従って、電源スイッチ２７がオフでCPU５
１がOS５４Ｅを実行していない場合でも、I/Oインタフ
ェース６９は、ジョグダイヤル状態監視プログラム７０
Ｆを実行するので、例えば、省電力状態、または電源オ
フの状態で、ジョグダイヤル２３が押圧されたとき、パ
ーソナルコンピュータ１１は、予め設定した所定のソフ
トウェアまたはスクリプトファイルの処理を起動する。

【００６３】このように、パーソナルコンピュータ１１
においては、ジョグダイヤル２３がプログラマブルパワ
ーキー（PPK）機能を有するので、専用のキーを設ける
必要がない。

【００６４】図７は、本発明に係るクロック信号生成回
路の構成を示すブロック図である。パーソナルコンピュ
ータ１１におけるクロック信号生成回路は、ブリッジ５
８のUSBインタフェース６８およびクロックリカバリ回
路１１３で構成される。

【００６５】USBインタフェース６８は、接続されてい
るデバイスである、例えば、ハードディスクドライブ１
２から音声のデジタルデータを受信したとき、受信した
パケットのうち、SOF(Start of Frame)パケットの受信
に対応する基準信号を生成する。SOFパケットが、フレ
ームの周期である1ms毎に送信されてくるので、USBイン
タフェース６８は、周波数が1KHzの基準信号を生成し、
生成した基準信号をクロックリカバリ回路１１３に供給
する。

【００６６】クロックリカバリ回路１１３は、USBイン
タフェース６８から供給された基準信号を基に、44.1KH
zのサンプリング周波数に対応する、44.1KHzの256倍の
周波数のクロック信号を生成すると共に、48.0KHzのサ
ンプリング周波数に対応する、48.0KHzの256倍の周波数
のクロック信号を生成する。44.1KHzのサンプリング周
波数に対応するクロック信号、および48.0KHzのサンプ
リング周波数に対応するクロック信号は、クロックリカ
バリ回路１１３により、同時に生成される。

【００６７】クロックリカバリ回路１１３は、生成した
44.1KHzのサンプリング周波数に対応するクロック信
号、および48.0KHzのサンプリング周波数に対応するク
ロック信号をデジタルオーディオインタフェース１１４
に供給する。

【００６８】図８は、クロックリカバリ回路１１３の第
１の構成例を示すブロック図である。

【００６９】位相検出回路２０１は、USBインタフェー
ス６８から供給された基準信号と、分周回路２０６から
供給された、48.0KHzのサンプリング周波数に対応する
クロック信号が分周された信号との位相の差を検出し、
基準信号とクロック信号が分周された信号との位相の差
を示す位相差データを生成する。位相検出回路２０１
は、生成した位相差データをPWM(Pulse-Width Modulati
on)回路２０２に供給する。

【００７０】PWM回路２０２は、位相検出回路２０１か
ら供給された位相差データを基に、例えば、電圧が0Vま
たは5Vであって、周期が一定である、基準信号とクロッ
ク信号が分周された信号との位相の差に対応する幅のパ
ルス信号を生成し、生成したパルス信号を積分回路２０
３に供給する。

【００７１】積分回路２０３は、抵抗およびコンデンサ
等により構成され、PWM回路２０２から供給されたパル
ス信号を積分して、パルス信号の幅に対応する電圧の直
流信号を生成する。すなわち、積分回路２０３が出力す
る直流信号の電圧は、基準信号とクロック信号が分周さ
れた信号との位相の差に対応する。

【００７２】積分回路２０３は、生成した直流信号をVC
O(Voltage-Controlled Oscillator)２０４に供給する。

【００７３】VCO２０４は、入力された電圧に対応する
周波数の信号を生成する発信器であって、積分回路２０
３から供給された直流信号の電圧に対応する周波数の基
準クロック信号を生成し、生成した基準クロック信号を
PLL(Phase-Locked Loop)回路２０５に供給する。

【００７４】例えば、基準信号とクロック信号が分周さ
れた信号とが同期しているとき（位相の差がないと
き）、VCO２０４は、27MHzの基準クロック信号を生成
し、27MHzの基準クロック信号をPLL回路２０５に供給す
る。VCO２０４は、基準信号に対してクロック信号が分
周された信号が遅れているとき、27MHzに比較して高い
周波数の基準クロック信号を生成し、生成された基準ク
ロック信号をPLL回路２０５に供給する。VCO２０４は、
基準信号に対してクロック信号が分周された信号が進ん
でいるとき、27MHzに比較して低い周波数の基準クロッ
ク信号を生成し、生成された基準クロック信号をPLL回
路２０５に供給する。

【００７５】PLL回路２０５は、VCO２０４から供給され
た基準クロック信号に同期した、44.1KHzのサンプリン
グ周波数に対応するクロック信号を生成し、生成した4
4.1KHzのサンプリング周波数に対応するクロック信号を
出力すると共に、VCO２０４から供給された基準クロッ
ク信号に同期した、48.0KHzのサンプリング周波数に対
応するクロック信号を生成し、生成した48.0KHzのサン
プリング周波数に対応するクロック信号を出力する。

【００７６】例えば、VCO２０４から27MHzの基準クロッ
ク信号が供給されたとき、PLL回路２０５は、44.1KHzの
256倍の周波数の、44.1KHzのサンプリング周波数に対応
するクロック信号を出力すると共に、48.0KHzの256倍の
周波数の、48.0KHzのサンプリング周波数に対応するク
ロック信号を出力する。

【００７７】48.0KHzのサンプリング周波数に対応する
クロック信号は、分周回路２０６にも供給される。

【００７８】分周回路２０６は、48.0KHzのサンプリン
グ周波数に対応するクロック信号を、24576分の１に分
周し、分周されたクロック信号を位相差検出回路２０１
に供給する。

【００７９】このように、クロックリカバリ回路１１３
は、44.1KHzのサンプリング周波数に対応するクロック
信号、および48.0KHzのサンプリング周波数に対応する
クロック信号を同時に生成して、生成した44.1KHzのサ
ンプリング周波数に対応するクロック信号、および48.0
KHzのサンプリング周波数に対応するクロック信号を出
力することができる。

【００８０】図９は、32.0KHzのサンプリング周波数に
対応するクロック信号をさらに出力するクロックリカバ
リ回路１１３の第２の構成例を示すブロック図である。

【００８１】図８に示す場合と同様の部分には、同一の
番号を付してあり、その説明は省略する。

【００８２】PLL回路２１１は、VCO２０４から供給され
た基準クロック信号に同期した、44.1KHzのサンプリン
グ周波数に対応するクロック信号を生成し、生成した4
4.1KHzのサンプリング周波数に対応するクロック信号を
出力し、VCO２０４から供給された基準クロック信号に
同期した、48.0KHzのサンプリング周波数に対応するク
ロック信号を生成し、生成した48.0KHzのサンプリング
周波数に対応するクロック信号を出力し、VCO２０４か
ら供給された基準クロック信号に同期した、32.0KHzの
サンプリング周波数に対応するクロック信号を生成し、
生成した32.0KHzのサンプリング周波数に対応するクロ
ック信号を出力する。

【００８３】例えば、VCO２０４から27MHzの基準クロッ
ク信号が供給されたとき、PLL回路２１１は、44.1KHzの
256倍の周波数の、44.1KHzのサンプリング周波数に対応
するクロック信号を出力し、48.0KHzの256倍の周波数
の、48.0KHzのサンプリング周波数に対応するクロック
信号を出力し、32.0KHzの256倍の周波数の、32.0KHzの
サンプリング周波数に対応するクロック信号を出力す
る。

【００８４】PLL回路２１１は、48.0KHzのサンプリング
周波数に対応するクロック信号を、分周回路２０６にも
供給する。

【００８５】このように、クロックリカバリ回路１１３
は、44.1KHzのサンプリング周波数に対応するクロック
信号、および48.0KHzのサンプリング周波数に対応する
クロック信号に加えて、32.0KHzのサンプリング周波数
に対応するクロック信号をさらに同時に生成して、生成
した44.1KHzのサンプリング周波数に対応するクロック
信号、48.0KHzのサンプリング周波数に対応するクロッ
ク信号、および32.0KHzのサンプリング周波数に対応す
るクロック信号を出力することができる。

【００８６】図１０は、27MHzのクロック信号をさらに
出力するクロックリカバリ回路１１３の第３の構成例を
示すブロック図である。

【００８７】図９に示す場合と同様の部分には、同一の
番号を付してあり、その説明は省略する。

【００８８】図１０に構成を示すクロックリカバリ回路
１１３は、VCO２０４から出力される27MHzの基準クロッ
ク信号を、画像処理のクロック信号として、例えば、ビ
デオコントローラ５７に出力する。

【００８９】図１０に構成を示すクロックリカバリ回路
１１３によれば、画像処理のクロック信号を生成する回
路をさらに設けることなく、画像処理のクロック信号を
供給することができるようになる。

【００９０】以上のように、本発明のクロック信号生成
回路によれば、所望のサンプリング周波数に対応する複
数のクロック信号が同時に供給されるので、所望のサン
プリング周波数のデジタルデータをデジタル／アナログ
変換することができるようになり、また、同時に異なる
サンプリング周波数のデジタルデータをデジタル／アナ
ログ変換することができる。

【００９１】また、本発明のクロック信号生成回路によ
れば、パケットの受信により、所望のサンプリング周波
数に対応するクロック信号が供給されるので、クロック
信号の周波数ロックに必要な時間を最小にすることがで
きる。

【００９２】さらに、本発明のクロック信号生成回路に
よれば、クロック信号の種類に対応する数の回路を必要
とせず、従来に比較して、安価に製造することができる
ようになる。

【００９３】図１１は、本発明に係るクロック信号生成
回路の他の構成を示すブロック図である。図１１に構成
を示すクロック信号生成回路は、USBインタフェース２
３１、分周回路２３２、およびクロックリカバリ回路１
１３で構成される。

【００９４】図１１のクロックリカバリ回路１１３は、
図８に構成を示すクロックリカバリ回路１１３と同様な
ので、その詳細の説明は省略する。

【００９５】USBインタフェース２３１は、USB2.0の規
格に対応するUSBインタフェースである。USB2.0におけ
るSOFパケットが、1msの期間に８回送信されてくるの
で、USBインタフェース２３１は、8KHzの基準信号を生
成し、生成した基準信号を分周回路２３２に供給する。

【００９６】分周回路２３２は、8KHzの基準信号を８分
の１に分周して、1KHzの信号を生成し、生成した1KHzの
信号をクロックリカバリ回路１１３に供給する。

【００９７】クロックリカバリ回路１１３は、1KHzの信
号を基に、44.1KHzのサンプリング周波数に対応するク
ロック信号、および48.0KHzのサンプリング周波数に対
応するクロック信号を生成して、生成した44.1KHzのサ
ンプリング周波数に対応するクロック信号、および48.0
KHzのサンプリング周波数に対応するクロック信号を出
力する。

【００９８】このように、図１１に構成を示すクロック
信号生成回路は、USB2.0の規格に対応するパケットを受
信して、44.1KHzのサンプリング周波数に対応するクロ
ック信号、および48.0KHzのサンプリング周波数に対応
するクロック信号を出力することができる。

【００９９】図１２は、本発明に係るクロック信号生成
回路のさらに他の構成を示すブロック図である。図１２
に構成を示すクロック信号生成回路は、USBインタフェ
ース２４１、分周回路２３２、セレクタ２４２、および
クロックリカバリ回路１１３で構成される。

【０１００】図１１に示す場合と同様の部分には、同一
の番号を付してあり、その説明は省略する。

【０１０１】USBインタフェース２４１は、USB1.1の規
格およびUSB2.0の規格のいずれかに対応するUSBインタ
フェースである。USB1.1の規格に対応するとき、USBイ
ンタフェース２４１は、1KHzの基準信号を生成し、生成
した基準信号を分周回路２３２およびセレクタ２４２に
供給する。USB2.0の規格に対応するとき、USBインタフ
ェース２４１は、8KHzの基準信号を生成し、生成した基
準信号を分周回路２３２およびセレクタ２４２に供給す
る。

【０１０２】分周回路２３２は、USBインタフェース２
４１から供給された基準信号を８分の１に分周して、分
周された基準信号をセレクタ２４２に供給する。

【０１０３】セレクタ２４２は、ディップスイッチなど
により構成される所定の回路から供給される選択信号を
基に、USBインタフェース２４１から供給された基準信
号および分周回路２３２により分周された基準信号のい
ずれか一方を選択して、選択されたUSBインタフェース
２４１から供給された基準信号および分周回路２３２に
より分周された基準信号のいずれか一方をクロックリカ
バリ回路１１３に供給する。

【０１０４】すなわち、USBインタフェース２４１が、U
SB1.1の規格に対応するUSBインタフェースであるとき、
セレクタ２４２は、USBインタフェース２４１から供給
された基準信号を選択して、選択された基準信号をクロ
ックリカバリ回路１１３に供給する。USBインタフェー
ス２４１が、USB2.0の規格に対応するUSBインタフェー
スであるとき、セレクタ２４２は、分周回路２３２によ
り分周された基準信号を選択して、分周された基準信号
をクロックリカバリ回路１１３に供給する。

【０１０５】このようにすることで、USBインタフェー
ス２４１が、USB1.1の規格に対応するUSBインタフェー
スであっても、または、USBインタフェース２４１が、U
SB2.0の規格に対応するUSBインタフェースであっても、
クロックリカバリ回路１１３には、1KHzの基準信号が供
給されることになる。

【０１０６】クロックリカバリ回路１１３は、1KHzの基
準信号を基に、44.1KHzのサンプリング周波数に対応す
るクロック信号、および48.0KHzのサンプリング周波数
に対応するクロック信号を生成して、生成した44.1KHz
のサンプリング周波数に対応するクロック信号、および
48.0KHzのサンプリング周波数に対応するクロック信号
を出力する。

【０１０７】このように、図１２に構成を示すクロック
信号生成回路は、USBインタフェース２４１が、USB1.1
の規格またはUSB2.0の規格のいずれかに対応するUSBイ
ンタフェースであっても、44.1KHzのサンプリング周波
数に対応するクロック信号、および48.0KHzのサンプリ
ング周波数に対応するクロック信号を出力することがで
きる。

【０１０８】図１３は、USBインタフェースが、SOFパケ
ットの検出に対応する信号を出力する機能を有しないと
きの、本発明に係るクロック信号生成回路のさらに他の
構成を示すブロック図である。図１３に構成を示すクロ
ック信号生成回路は、USBインタフェース２５１、SOF検
出回路２５２、およびクロックリカバリ回路１１３で構
成される。

【０１０９】図１３のクロックリカバリ回路１１３は、
図８に構成を示すクロックリカバリ回路１１３と同様な
ので、その詳細の説明は省略する。

【０１１０】図１３のUSBインタフェース２５１は、SOF
パケットの検出に対応する信号を出力する機能を含ま
ず、制御信号およびデータを、パーソナルコンピュータ
１１の内部の所定の回路に供給するとともに、パーソナ
ルコンピュータ１１の内部の所定の回路から供給された
制御信号およびデータを取得する。

【０１１１】SOF検出回路２５２は、USBバスのD+信号
（ピン番号３に対応する+Dataの信号）、およびUSBバス
のD-信号（ピン番号２に対応する-Dataの信号）を基
に、SOFパケットを検出し、SOFパケットの検出に対応す
る、1KHzの基準信号を生成する。SOF検出回路２５２
は、生成した1KHzの基準信号をクロックリカバリ回路１
１３に供給する。

【０１１２】SOFパケットのビットパターンは、”10100
101xxxxxxxxxxxccccc”で表される。SOFパケットの先頭
の８ビット”10100101”は、SOFパケットであることを
示す。SOFパケットの次の１１ビット”xxxxxxxxxxx”
は、フレームナンバを示す。SOFパケットの最後の５ビ
ット”ccccc”は、CRC(Cyclic Redundancy Check)コー
ドを示す。

【０１１３】SOF検出回路２５２は、SOFパケットの先頭
の８ビット”10100101”を検出し、1KHzの基準信号を生
成する。

【０１１４】このように、USBインタフェース２５１
が、SOFパケットの検出に対応する信号を出力する機能
を有しないときでも、図１３に構成を示すクロック信号
生成回路は、44.1KHzのサンプリング周波数に対応する
クロック信号、および48.0KHzのサンプリング周波数に
対応するクロック信号を出力することができる。

【０１１５】以上のように、本発明に係るクロック信号
生成回路は、USBのパケットを受信して、音声のデジタ
ルデータをデジタル／アナログ変換するための、異なる
周波数の複数のクロック信号を出力することができる。

【０１１６】本発明に係るクロック信号生成回路によれ
ば、異なるサンプリング周波数の音声のデジタルデータ
毎に、回路を設ける必要がない。さらに、本発明に係る
クロック信号生成回路によれば、異なるサンプリング周
波数の音声のデジタルデータを、同時にデジタル／アナ
ログ変換することができる。

【０１１７】なお、本発明に係るクロック信号生成回路
は、情報処理装置としてのパーソナルコンピュータ１１
に設けられると説明したが、パーソナルコンピュータ１
１に限らず、PDA(Personal Digital Assistant)などの
他の情報処理装置に設けるようにしてもよい。

【０１１８】また、本発明に係るクロック信号生成回路
は、携帯電話機、またはPHS(Personal Handyphone Syst
em)の端末装置などの携帯型の装置に設けるようにして
もよい。

【０１１９】さらに、本発明に係るクロック信号生成回
路は、ハードディスクドライブ、CD(Compact Disc)ドラ
イブ、CD-R(Compact Disc-Recordable)ドライブ、また
はスピーカなど、いわゆるデバイスに設けるようにして
もよい。

【０１２０】また、本発明に係るクロック信号生成回路
は、USBの所定のパケットを基に、クロック信号を生成
すると説明したが、USBに限らず、所定の周期で送信さ
れる信号を基に、所定の基準信号を生成できれば、本発
明を適用することができる。例えば、125μs周期のIEEE
1394のサイクルスタートデータを利用すれば、IEEE1394
バスにおいても、本発明に係るクロック信号生成回路
は、同様に複数のクロック信号を生成することができ
る。

【０１２１】なお、本明細書において、システムとは、
複数の装置により構成される装置全体を表すものであ
る。

【０１２２】

【発明の効果】本発明のクロック信号生成回路およびク
ロック信号生成方法によれば、デジタルデータを伝送す
るバスの時間単位を示す所定のパケットが検出され、パ
ケットの検出を基に、時間単位に対応する周期の基準信
号が生成され、基準信号を基に、それぞれ異なるサンプ
リング周波数に対応する、２以上のクロック信号が生成
されるようにしたので、複数の種類のサンプリング周波
数のデジタルデータを同時にデジタル／アナログ変換で
きるようになる。

【図面の簡単な説明】

【図１】従来のクロック信号生成回路を示す図である。

【図２】パーソナルコンピュータ１１の外観を示す斜視
図である。

【図３】パーソナルコンピュータ１１の外観を示す平面
図である。

【図４】ジョグダイヤル２３の拡大図である。

【図５】ジョグダイヤル２３の側面図である。

【図６】パーソナルコンピュータ１１の構成の例を示す
図である。

【図７】本発明に係るクロック信号生成回路の構成を示
すブロック図である。

【図８】クロックリカバリ回路１１３の第１の構成例を
示すブロック図である。

【図９】クロックリカバリ回路１１３の第２の構成例を
示すブロック図である。

【図１０】クロックリカバリ回路１１３の第３の構成例
を示すブロック図である。

【図１１】本発明に係るクロック信号生成回路の他の構
成を示すブロック図である。

【図１２】本発明に係るクロック信号生成回路のさらに
他の構成を示すブロック図である。

【図１３】本発明に係るクロック信号生成回路のさらに
他の構成を示すブロック図である。

【符号の説明】

６８ USBインタフェース， １１３ クロックリカバ
リ回路， １１４ デジタルオーディオインタフェー
ス， ２０１ 位相検出回路， ２０２ PWM回路，
２０３ 積分回路， ２０４ VCO， ２０５ PLL回
路， ２０６ 分周回路， ２１１ PLL回路， ２３
１ USBインタフェース， ２３２ 分周回路， ２４
１ USBインタフェース， ２４２ セレクタ， ２５
１ USBインタフェース， SOF検出回路

───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 5B077 GG02 GG16 GG32 NN02 NN07 5B079 BA03 BC03 DD03 DD20 5J106 AA04 BB03 CC01 CC21 CC41 CC52 CC53 DD02 DD32 FF04 FF07 KK00 5K047 AA05 BB12 BB15 DD01 GG11 GG22 MM11 MM35 MM46 MM50 MM55

Claims (4)

【特許請求の範囲】
1. 【請求項１】 デジタルデータのサンプリング周波数に
   対応するクロック信号を生成するクロック信号生成回路
   であって、 前記デジタルデータを伝送するバスの時間単位を示す所
   定のパケットを検出する検出手段と、 前記パケットの検出を基に、前記時間単位に対応する周
   期の基準信号を生成する基準信号生成手段と、 前記基準信号を基に、それぞれ異なる前記サンプリング
   周波数に対応する、２以上の前記クロック信号を生成す
   るクロック信号生成手段とを含むことを特徴とするクロ
   ック信号生成回路。
2. 【請求項２】 前記デジタルデータは、音声のデータで
   あることを特徴とする請求項１に記載のクロック信号生
   成回路。
3. 【請求項３】 前記検出手段は、前記デジタルデータを
   伝送する、USBである前記バスの時間単位を示すSOFパケ
   ットを検出することを特徴とする請求項１に記載のクロ
   ック信号生成回路。
4. 【請求項４】 デジタルデータのサンプリング周波数に
   対応するクロック信号を生成するクロック信号生成方法
   であって、 前記デジタルデータを伝送するバスの時間単位を示す所
   定のパケットを検出する検出ステップと、 前記パケットの検出を基に、前記時間単位に対応する周
   期の基準信号を生成する基準信号生成ステップと、 前記基準信号を基に、それぞれ異なる前記サンプリング
   周波数に対応する、２以上の前記クロック信号を生成す
   るクロック信号生成ステップとを含むことを特徴とする
   クロック信号生成方法。