JP2003075812A - Manufacturing method for electro-optical device, and electro-optical device and electronic equipment - Google Patents

Manufacturing method for electro-optical device, and electro-optical device and electronic equipment

Info

Publication number
JP2003075812A
JP2003075812A JP2001264656A JP2001264656A JP2003075812A JP 2003075812 A JP2003075812 A JP 2003075812A JP 2001264656 A JP2001264656 A JP 2001264656A JP 2001264656 A JP2001264656 A JP 2001264656A JP 2003075812 A JP2003075812 A JP 2003075812A
Authority
JP
Japan
Prior art keywords
electro
convex portion
optical device
insulating film
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2001264656A
Other languages
Japanese (ja)
Inventor
Yukiya Hirabayashi
幸哉 平林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2001264656A priority Critical patent/JP2003075812A/en
Publication of JP2003075812A publication Critical patent/JP2003075812A/en
Withdrawn legal-status Critical Current

Links

Landscapes

  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

PROBLEM TO BE SOLVED: To manufacture an electro-optical device such as a liquid crystal device capable of surely reducing operation failure caused by a lateral field in an electro-optical material such as a liquid crystal and displaying a high contrast, bright, and high quality picture. SOLUTION: The electro-optical device is provided with pixel electrodes (9a) on a TFT array board (10), and a counter electrode (21) on a counter board (20). The substrate surface of the pixel electrodes on the TFT array board is provided with projecting parts (81, 82) in the area opposing a gap between pixel electrodes adjacent to each other. The manufacturing method therefor comprises a forming process for forming a pattern including wiring, TFTs, or the like on the TFT array board, and a process for forming an interlayer insulating film by a high density plasma CVD on the top side of the projecting parts constructed by the presence of the above pattern in the gap area between pixel electrodes adjacent to each other.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【発明の属する技術分野】本発明は、液晶装置等の電気
光学装置の技術分野に属し、特に列方向又は行方向に相
隣接する画素電極に印加される電圧の極性が逆となるよ
うに画素行毎又は画素列毎に駆動電圧極性を周期的に反
転させる反転駆動方式を採用する薄膜トランジスタ(Th
in Film Transistor:以下適宜、TFTと称す)による
アクティブマトリクス駆動型の液晶装置等の電気光学装
置並びにそのような電気光学装置を具備してなる投射型
表示装置等の電子機器の技術分野に属する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to the technical field of electro-optical devices such as liquid crystal devices, and more particularly, to a pixel in which the polarities of voltages applied to pixel electrodes adjacent to each other in the column direction or the row direction are reversed. A thin film transistor (Th that employs an inversion drive method in which the drive voltage polarity is periodically inverted for each row or pixel column
in Film Transistor: hereinafter appropriately referred to as a technical field of an electro-optical device such as an active matrix driving type liquid crystal device using a TFT) and an electronic apparatus such as a projection display device including such an electro-optical device.

【0002】[0002]

【背景技術】一般にこの種の電気光学装置では、直流電
圧印加による電気光学物質の劣化防止、表示画像におけ
るクロストークやフリッカの防止などのために、各画素
電極に印加される電圧極性を所定規則で反転させる反転
駆動方式が採用されている。
BACKGROUND ART Generally, in this type of electro-optical device, in order to prevent deterioration of an electro-optical material due to application of a DC voltage and prevent crosstalk and flicker in a display image, a voltage polarity applied to each pixel electrode is set to a predetermined rule. The inversion drive method of reversing is adopted.

【0003】このうち一のフレーム又はフィールドの画
像信号に対応する表示を行う間は、奇数行に配列された
画素電極を対向電極の電位を基準として正極性の電位で
駆動すると共に偶数行に配列された画素電極を対向電極
の電位を基準として負極性の電位で駆動し、これに続く
次のフレーム又はフィールドの画像信号に対応する表示
を行う間は、逆に偶数行に配列された画素電極を正極性
の電位で駆動すると共に奇数行に配列された画素電極を
負極性の電位で駆動する(即ち、同一行の画素電極を同
一極性の電位により駆動しつつ、係る電位極性を行毎に
フレーム又はフィールド周期で反転させる)1H反転駆
動方式が、制御が比較的容易であり高品位の画像表示を
可能ならしめる反転駆動方式として用いられている。
During the display corresponding to the image signal of one frame or field, the pixel electrodes arranged in odd rows are driven by the positive potential with reference to the potential of the counter electrode and are arranged in even rows. The pixel electrodes arranged in even rows are driven in reverse while the corresponding pixel electrodes are driven with a negative potential with reference to the potential of the counter electrode and a display corresponding to the image signal of the next frame or field subsequent thereto is performed. Are driven with a positive potential and pixel electrodes arranged in odd rows are driven with a negative potential (that is, while driving pixel electrodes in the same row with the same polarity potential, the potential polarity is The 1H inversion drive method (inversion at frame or field period) is used as an inversion drive method that is relatively easy to control and enables high-quality image display.

【0004】また、同一列の画素電極を同一極性の電位
により駆動しつつ、係る電圧極性を列毎にフレーム又は
フィールド周期で反転させる1S反転駆動方式も、制御
が比較的容易であり高品位の画像表示を可能ならしめる
反転駆動方式として用いられている。
Also, the 1S inversion driving method in which the pixel electrodes in the same column are driven by the potential of the same polarity and the voltage polarity is inverted in each frame in a frame or field cycle is relatively easy to control and of high quality. It is used as an inversion drive system that enables image display.

【0005】更に、列方向及び行方向の両方向に相隣接
する画素電極間で、各画素電極に印加される電圧極性を
反転させるドット反転駆動方式も開発されている。
Furthermore, a dot inversion driving method has been developed in which the polarity of the voltage applied to each pixel electrode is inverted between adjacent pixel electrodes in both the column direction and the row direction.

【0006】[0006]

【発明が解決しようとする課題】しかしながら、上述し
た1H反転駆動方式、1S反転駆動方式、ドット反転駆
動方式等のように、TFTアレイ基板上において相隣接
する画素電極の電圧(即ち、1H反転駆動方式では列方
向に相隣接する画素電極に印加される電圧、1S反転駆
動方式では行方向に相隣接する画素電極に印加される電
圧、ドット反転駆動方式では行及び列方向に相隣接する
画素電極に印加される電圧)が逆極性にある場合には、
相隣接する画素電極間に生じる横電界(即ち、基板面に
平行な電界或いは基板面に平行な成分を含む斜めの電
界)が発生するという問題点が生じる。相対向する画素
電極と対向電極との間の縦電界(即ち、基板面に垂直な
方向の電界)の印加が想定されている電気光学物質に対
して、このような横電界が印加されると、液晶の配向不
良の如き電気光学物質の動作不良が生じ、この部分にお
ける光抜け等が発生してコントラスト比が低下してしま
うという問題が生じる。
However, like the above-mentioned 1H inversion driving method, 1S inversion driving method, dot inversion driving method, etc., the voltage of pixel electrodes adjacent to each other on the TFT array substrate (that is, 1H inversion driving method). Voltage applied to pixel electrodes adjacent to each other in the column direction in the method, voltage applied to pixel electrodes adjacent to each other in the row direction in the 1S inversion driving method, pixel electrodes adjacent to each other in the row and column directions in the dot inversion driving method The voltage applied to) has the opposite polarity,
There arises a problem that a lateral electric field (that is, an electric field parallel to the substrate surface or an oblique electric field including a component parallel to the substrate surface) is generated between adjacent pixel electrodes. When such a lateral electric field is applied to an electro-optical material which is supposed to be applied with a vertical electric field (that is, an electric field in a direction perpendicular to the substrate surface) between the pixel electrode and the counter electrode facing each other. However, there is a problem in that a malfunction of the electro-optical material such as a defective alignment of the liquid crystal occurs, light leakage occurs in this portion, and the contrast ratio decreases.

【0007】これに対し、横電界が生じる領域を遮光膜
により覆い隠すことは可能であるが、これでは横電界が
生じる領域の広さに応じて画素の開口領域が狭くなって
しまうという問題点が生じる。特に、画素ピッチの微細
化により相隣接する画素電極間の距離が縮まるのに伴っ
て、このような横電界は大きくなるため、これらの問題
は電気光学装置の高精細化が進む程深刻化してしまう。
On the other hand, it is possible to cover the region where the horizontal electric field is generated with the light shielding film, but this causes a problem that the opening region of the pixel becomes narrower depending on the size of the region where the horizontal electric field is generated. Occurs. In particular, such a lateral electric field increases as the distance between adjacent pixel electrodes decreases due to the miniaturization of the pixel pitch, and these problems become more serious as the definition of electro-optical devices becomes higher. I will end up.

【0008】本発明は上述した問題点に鑑みなされたも
のであり、液晶等の電気光学物質における横電界による
動作不良を確実に低減可能であり高コントラストで明る
い高品位の画像表示を行う液晶装置等の電気光学装置を
製造できる電気光学装置の製造方法及び該電気光学装置
並びにそのような電気光学装置を具備してなる投射型表
示装置等の電子機器を提供することを課題とする。
The present invention has been made in view of the above-mentioned problems, and it is possible to surely reduce malfunctions due to a lateral electric field in an electro-optical material such as liquid crystal, and to perform a bright, high-contrast liquid crystal device with high contrast. It is an object of the present invention to provide an electro-optical device manufacturing method capable of manufacturing such electro-optical device, an electro-optical device, and an electronic apparatus such as a projection display device including the electro-optical device.

【0009】[0009]

【課題を解決するための手段】本発明の電気光学装置の
製造方法は上記課題を解決するために、一対の第1及び
第2基板間に電気光学物質が挟持されてなり、第1の周
期で反転駆動されるための第1の画素電極群及び該第1
の周期と相補の第2の周期で反転駆動されるための第2
の画素電極群を含む複数の画素電極が前記第1基板上に
平面配列され且つ前記第2基板上に前記複数の画素電極
と対向する対向電極が設けられた電気光学装置を製造す
る電気光学装置の製造方法であって、前記第1基板上
に、前記画素電極を駆動する配線及び素子を含むパター
ンを形成する工程と、平面的に見て相隣接する画素電極
の間隙となる領域に前記パターンの存在によって少なく
とも部分的に構築された凸部の上側に、高密度プラズマ
CVDもしくは高周波バイアススパッタ法によって層間
絶縁膜を形成する工程と、該層間絶縁膜を形成後に前記
複数の画素電極を形成する工程とを備える。
In order to solve the above-mentioned problems, the method of manufacturing an electro-optical device according to the present invention comprises an electro-optical substance sandwiched between a pair of first and second substrates. And a first pixel electrode group for inversion driving at
For being driven in the second cycle complementary to the second cycle
An electro-optical device for manufacturing an electro-optical device in which a plurality of pixel electrodes including the pixel electrode group are planarly arranged on the first substrate, and a counter electrode facing the plurality of pixel electrodes is provided on the second substrate. And a step of forming a pattern including wirings and elements for driving the pixel electrodes on the first substrate, and the pattern in a region that is a gap between adjacent pixel electrodes in plan view. The step of forming an interlayer insulating film on the upper side of the convex portion at least partially constructed by the presence of high density plasma CVD or high frequency bias sputtering, and forming the plurality of pixel electrodes after forming the interlayer insulating film. And a process.

【0010】本発明の電気光学装置の製造方法によれ
ば、その製造に係る電気光学装置は、第1の周期で反転
駆動されるための第1の画素電極群と、第1の周期と相
補の第2の周期で反転駆動されるための第2の画素電極
群とを含む複数の画素電極が第1基板上に平面配列され
ており、(i)反転駆動時に各時刻において相互に逆極性
の駆動電圧で駆動される相隣接する画素電極と(ii)反転
駆動時に各時刻において相互に同一極性の駆動電圧で駆
動される相隣接する画素電極との両者が存在している。
このような両者は、例えば前述の1H反転駆動方式や1
S反転駆動方式などの反転駆動方式を採るマトリクス駆
動型の液晶装置等の電気光学装置であれば存在する。従
って、異なる画素電極群に属する相隣接する画素電極
(即ち、逆極性の電位が印加される相隣接する画素電
極)の間には、横電界が生じる。
According to the method of manufacturing an electro-optical device of the present invention, the electro-optical device according to the manufacturing has a first pixel electrode group for being inverted and driven in the first period and a complementary pixel in the first period. A plurality of pixel electrodes including a second pixel electrode group for inversion driving in the second cycle of are arranged in a plane on the first substrate, and (i) have opposite polarities at each time during inversion driving. There are both adjacent pixel electrodes driven by the driving voltage of (ii) and (ii) adjacent pixel electrodes driven by the driving voltages of the same polarity at each time during the inversion driving.
Both of these types are, for example, the above-mentioned 1H inversion driving method or 1
There is an electro-optical device such as a matrix drive type liquid crystal device adopting an inversion drive system such as an S inversion drive system. Therefore, a lateral electric field is generated between the pixel electrodes adjacent to each other belonging to different pixel electrode groups (that is, the pixel electrodes adjacent to each other to which a potential of opposite polarity is applied).

【0011】ここで本発明では特に、第1基板上に、画
素電極を駆動する配線(例えば、データ線、走査線、容
量線など)及び素子(例えば、画素スイッチング用のT
FTなど)を含むパターンを形成する。このパターンの
存在によって、平面的に見て相隣接する画素電極の間隙
となる領域には、少なくとも部分的に凸部が構築され
る。即ち、このパターンの表面に直接又はパターン上に
形成された他の膜の表面に当該凸部の少なくとも一部が
構築される。その後、この凸部の上側に、高密度プラズ
マCVDもしくは高周波バイアススパッタ法によって層
間絶縁膜を形成し、更にこの層間絶縁膜上に直接或いは
他の膜を介して、複数の画素電極を形成する。
In the present invention, in particular, wirings (eg, data lines, scanning lines, capacitance lines, etc.) for driving pixel electrodes and elements (eg, T for pixel switching) are provided on the first substrate.
Pattern including FT). Due to the presence of this pattern, a convex portion is at least partially formed in a region which becomes a gap between the pixel electrodes adjacent to each other when seen in a plan view. That is, at least a part of the protrusion is formed directly on the surface of this pattern or on the surface of another film formed on the pattern. After that, an interlayer insulating film is formed on the upper side of the convex portion by high-density plasma CVD or a high frequency bias sputtering method, and further, a plurality of pixel electrodes are formed on the interlayer insulating film directly or through another film.

【0012】従って、画素電極の下地面には、層間絶縁
膜を介して凸部が形成されるので、第1に、各画素電極
の縁部がこの凸部上に位置するように形成すれば(言い
換えれば、相隣接する画素電極の間隙となる領域に凸部
が位置するように形成すれば)、各画素電極と対向電極
との間に生じる縦電界を、相隣接する画素電極(特に、
異なる画素電極群に属する画素電極)の間に生じる横電
界と比べて、相対的に強められる。即ち、一般に電界は
電極間の距離が短くなるにつれて強くなるので、凸部の
高さの分だけ、画素電極の縁部が対向電極に近づき、両
者間に生じる縦電界が強められるのである。第2に、各
画素電極の縁部がこの凸部上に位置するか否かに拘わら
ず、相隣接する画素電極(特に、異なる画素電極群に属
する画素電極)の間に生じる横電界が凸部の存在により
凸部の誘電率に応じて弱められると共に横電界が通過す
る電気光学物質の体積を(凸部で部分的に置き換えるこ
とにより)減ずることによっても、当該横電界の電気光
学物質に対する作用を低減できる。従って、反転駆動方
式に伴う横電界による液晶の配向不良等の電気光学物質
の動作不良を低減できる。尚、画素電極の縁部は、凸部
上に位置してもよいし位置していなくてもよく、更に凸
部の傾斜した或いは略垂直な側面の途中に位置していて
もよい。
Therefore, since the convex portion is formed on the lower ground of the pixel electrode through the interlayer insulating film, first, if the edge portion of each pixel electrode is formed so as to be located on the convex portion. (In other words, if the convex portions are formed so as to be located in the regions that are the gaps between the pixel electrodes adjacent to each other), the vertical electric field generated between each pixel electrode and the counter electrode is generated.
It is relatively strengthened as compared with the lateral electric field generated between pixel electrodes belonging to different pixel electrode groups. That is, since the electric field generally becomes stronger as the distance between the electrodes becomes shorter, the edge of the pixel electrode approaches the counter electrode by the height of the convex portion, and the vertical electric field generated between the two is strengthened. Secondly, regardless of whether or not the edge of each pixel electrode is located on this convex portion, the lateral electric field generated between adjacent pixel electrodes (particularly, pixel electrodes belonging to different pixel electrode groups) is convex. The presence of a portion weakens the dielectric constant of the convex portion and reduces the volume of the electro-optical material through which the transverse electric field passes (by partially replacing the convex portion) with respect to the electro-optical substance of the transverse electric field. The action can be reduced. Therefore, it is possible to reduce the malfunction of the electro-optical material such as the alignment failure of the liquid crystal due to the lateral electric field due to the inversion driving method. The edge portion of the pixel electrode may or may not be located on the convex portion, and may be located in the middle of the inclined or substantially vertical side surface of the convex portion.

【0013】そして本発明では特に、例えばECR(電
子サイクロトロン共鳴)方式プラズマCVD、ICP
(誘導結合)方式プラズマCVD、へリコン波方式プラ
ズマCVD等に代表される高密度プラズマCVDもしく
はスパッタ法において基板側にもセルフバイアスがかか
るように高周波電力を印加するバイアススパッタ法によ
って、画素電極の下層側に、層間絶縁膜を形成する。従
って、層間絶縁膜下にある凸部の表面における段差より
も緩やかな段差を有する凸部が、層間絶縁膜の表面に現
れる。これは、高密度プラズマCVDであると、プラズ
マ中のイオン密度が通常のプラズマCVDの場合より
も、2桁程度高いため、当該層間絶縁膜を堆積している最
中にも高密度のプラズマによって、堆積されたばかりの
層間絶縁膜が若干削れるので、その鋭角或いは直角の角
がとれて、緩やかな傾斜を持つ凸部が、最終的に層間絶
縁膜の表面に現れるものと考察される。例えば、基板面
に沿って帯状に延びる直方体からなる凸部を層間絶縁膜
下に形成した場合、層間絶縁膜の表面には、凸部の長手
方向に垂直な断面における断面形状が下広がりである台
形の底辺を除く三辺をなす凸部が現れる。また高周波バ
イアススパッタ法を用いても前記高密度プラズマCVD
と同様の効果が得られる。すなわち基板にセルフバイア
スをかけることにより、プラズマ粒子が基板に堆積した
絶縁膜をエッチングする作用を利用する。セルフバイア
スの条件を適当に選ぶと絶縁膜表面の段差における平坦
面と段差側面のスパッタエッチング速度差を変えること
ができるため、絶縁層表面の段差を緩やかな傾斜を持つ
凸部を残して平坦化し、所望の形状を得ることができ
る。
In the present invention, in particular, for example, ECR (electron cyclotron resonance) type plasma CVD, ICP
In the high density plasma CVD typified by (inductive coupling) system plasma CVD, helicon wave system plasma CVD or the like, or the bias sputtering method of applying high frequency power so that self bias is applied to the substrate side in the sputtering method, An interlayer insulating film is formed on the lower layer side. Therefore, a convex portion having a gentler step than the step on the surface of the convex portion below the interlayer insulating film appears on the surface of the interlayer insulating film. This is because in high density plasma CVD, the ion density in the plasma is about two orders of magnitude higher than in normal plasma CVD, so that high density plasma is generated even during the deposition of the interlayer insulating film. It is considered that since the just-deposited interlayer insulating film is slightly scraped, its acute angle or right-angled corner is taken and a convex portion having a gentle slope finally appears on the surface of the interlayer insulating film. For example, when a convex portion formed of a rectangular parallelepiped extending in a strip shape along the substrate surface is formed under the interlayer insulating film, the cross-sectional shape of the convex portion has a downward spread in a cross section perpendicular to the longitudinal direction. Three-sided convex parts appear except the base of the trapezoid. The high-density plasma CVD is also possible by using the high frequency bias sputtering method.
The same effect as can be obtained. That is, the action of plasma particles etching the insulating film deposited on the substrate is utilized by applying a self-bias to the substrate. By appropriately selecting the self-bias condition, the difference in sputter etching rate between the flat surface and the side surface of the step on the surface of the insulating film can be changed, so that the step on the surface of the insulating layer is flattened leaving a convex portion with a gentle slope. , The desired shape can be obtained.

【0014】このように液晶等の電気光学物質に面した
画素電極の下地面において、凸部に起因した段差が緩や
かになると、各画素の開口領域の縁付近で電気光学物質
の層厚を規定する表面における段差も緩やかとされる分
だけ、段差に起因した液晶の配向不良の如き、電気光学物
質における動作不良を低減できる。即ち、エッチング等
により形成された凸部のままでは、その側壁における段
差が急峻であるため或いは凸部の側壁の上端や下端が角
ばっているため、凸部表面の角度が急峻に変化する個所
で、液晶等の電気光学物質に不連続な面が発生し、液晶
の配向不良の如き電気光学物質の動作不良が発生してし
まうのである。このように本発明によれば、電気光学物
質における横電界による動作不良を低減できるのみなら
ず、これを低減するための凸部に起因した、段差による
電気光学物質の動作不良をも抑制できる。このため、電
気光学物質の動作不良個所を隠すための遮光膜も小さく
できるので、光抜け等の画像不良を起こさずに各画素の
開口率を高めることも可能となる。
As described above, when the step due to the convex portion becomes gentle on the lower ground of the pixel electrode facing the electro-optical material such as liquid crystal, the layer thickness of the electro-optical material is defined near the edge of the opening area of each pixel. Since the step on the surface to be formed is made gentle, the operation failure in the electro-optical material such as the liquid crystal alignment failure due to the step can be reduced. That is, when the convex portion formed by etching or the like remains as it is, the step on the side wall is steep, or the upper and lower ends of the side wall of the convex portion are angular, so that the angle of the convex surface changes sharply. Then, a discontinuous surface is generated in the electro-optical material such as liquid crystal, and operation failure of the electro-optical material such as alignment failure of the liquid crystal occurs. As described above, according to the present invention, not only the malfunction of the electro-optical material due to the lateral electric field can be reduced, but also the malfunction of the electro-optical material due to the step due to the convex portion for reducing the malfunction can be suppressed. For this reason, the light-shielding film for hiding the defective portion of the electro-optical material can be made small, and the aperture ratio of each pixel can be increased without causing image defects such as light leakage.

【0015】更に、本発明は、凸部の少なくとも一部を、
走査線、データ線等の配線やTFT等の素子を含んでな
るパターンの存在によって構築するので、凸部形成用の
膜や専用のエッチングにより凸部を形成する場合と比較
して、製造プロセスの複雑化を招かないで済み、工程数を
削減できる。更に一般に画素電極とその下方に存在する
配線、電極等とを層間絶縁するためには、これら両者間
に層間絶縁膜を設けることは本来必要なので、本発明の
ように、この層間絶縁機能を有する層間絶縁膜を利用し
て上述の如き凸部に係る独自の作用効果を得ることは、
基板上における積層構造及び製造プロセスの複雑化を招
かない点で大変優れている。
Further, according to the present invention, at least a part of the convex portion is
Since it is constructed by the presence of a pattern including wirings such as scanning lines and data lines and elements such as TFTs, the manufacturing process is more complicated than the case where the convex portion is formed by a film for forming the convex portion or exclusive etching. The number of steps can be reduced without inviting complication. Further, generally, in order to perform interlayer insulation between the pixel electrode and the wirings, electrodes, etc. existing therebelow, it is essentially necessary to provide an interlayer insulation film between them, so that it has this interlayer insulation function as in the present invention. Using the inter-layer insulating film to obtain the above-mentioned unique effect of the convex portion is
It is extremely excellent in that it does not complicate the laminated structure and the manufacturing process on the substrate.

【0016】加えて、例えば凸部の段差を緩やかにする
ためにウエットエッチングを行う場合と比較すると、本
発明は、高密度プラズマCVDもしくは高周波バイアス
スパッタ法により緩やかな段差を持つ凸部を直接形成す
るので、寸法のばらつきが小さいと共に正確且つ再現性
の高い段差が、画素電極の下地となる層間絶縁膜上に得
られる。
In addition, as compared with the case where wet etching is performed to make the step of the convex portion gentle, for example, the present invention directly forms the convex portion having the gentle step by high density plasma CVD or high frequency bias sputtering. Therefore, a step having small dimensional variation and high accuracy and high reproducibility can be obtained on the interlayer insulating film which is the base of the pixel electrode.

【0017】以上の結果、液晶等の電気光学物質におけ
る横電界による動作不良を凸部の形成によって確実に低
減可能であり、しかもこの凸部の形成によって液晶等の
電気光学物質で段差による動作不良が発生するのを高密
度プラズマCVDもしくは高周波バイアススパッタ法に
より形成した層間絶縁膜によって抑制でき、最終的には、
高コントラストで明るい高品位の画像表示を行う液晶装
置等の電気光学装置を比較的容易に製造できる。
As a result, the malfunction due to the lateral electric field in the electro-optical material such as liquid crystal can be surely reduced by forming the convex portion, and the formation of the convex portion causes the malfunction due to the step in the electro-optical material such as liquid crystal. Can be suppressed by the interlayer insulating film formed by the high-density plasma CVD or the high frequency bias sputtering method, and finally,
It is relatively easy to manufacture an electro-optical device such as a liquid crystal device that displays a bright and high-quality image with high contrast.

【0018】尚、このように高密度プラズマCVDもし
くは高周波バイアススパッタ法により形成する層間絶縁
膜と画素電極とは密着配置してもよいし、両者間に他の
絶縁膜等を介在させることも可能である。更に、配線、
素子等のパターンからなる凸部と高密度プラズマCVD
により形成する層間絶縁膜との間に、他の絶縁膜、導電
膜等を形成することも可能である。
The interlayer insulating film formed by the high density plasma CVD or the high frequency bias sputtering method may be closely arranged with the pixel electrode, or another insulating film or the like may be interposed therebetween. Is. Furthermore, wiring,
High-density plasma CVD with convex parts consisting of patterns of devices, etc.
It is also possible to form another insulating film, a conductive film, or the like with the interlayer insulating film formed by.

【0019】本発明の電気光学装置の製造方法の一態様
では、前記パターンとは別に前記凸部形成用の材料膜を
形成する工程を更に備えており、前記凸部は、前記パター
ンに代えて又は加えて、前記材料膜の存在によって少な
くとも部分的に構築されている。
In one aspect of the method of manufacturing an electro-optical device of the present invention, the method further comprises the step of forming a material film for forming the convex portion separately from the pattern, and the convex portion is replaced with the pattern. Alternatively, or in addition, it is at least partially constructed by the presence of the material film.

【0020】この態様によれば、配線、素子等を含んで
なるパターンのみならず、積極的に凸部形成用の材料膜
を用いて凸部を形成するので、設計上望ましい領域に、
望ましい高さの凸部を任意に構築可能となる。しかもこ
のような凸部を急峻に形成しても、その上には高密度プ
ラズマCVDにより層間絶縁膜が形成されるので、画素
電極の下地面において緩やかな段差が得られる。
According to this aspect, not only the pattern including the wiring, the element, etc., but also the convex portion is positively formed by using the material film for forming the convex portion.
It is possible to arbitrarily construct a convex portion having a desired height. Moreover, even if such a convex portion is formed steeply, the interlayer insulating film is formed on the convex portion by high density plasma CVD, so that a gentle step can be obtained on the lower ground of the pixel electrode.

【0021】本発明の電気光学装置の製造方法の他の態
様では、前記第1基板上に所定パターンの溝を掘る工程
を更に備えており、前記凸部は、前記パターンに代えて又
は加えて、前記溝の存在によって少なくとも部分的に構
築されている。
In another aspect of the method of manufacturing an electro-optical device of the present invention, the method further comprises a step of digging a groove having a predetermined pattern on the first substrate, and the convex portion is used instead of or in addition to the pattern. , At least partially constructed by the presence of said grooves.

【0022】この態様によれば、配線、素子等を含んで
なるパターンのみならず、基板に対するエッチング等に
より当該基板に掘った溝を利用して凸部を形成するの
で、特に平坦化したい領域については、凸部を形成しな
いようにすることも可能となる。
According to this aspect, not only the pattern including the wiring, the element, etc., but also the groove formed in the substrate by etching or the like is used to form the convex portion. It is also possible not to form the convex portion.

【0023】本発明の電気光学装置の製造方法の他の態
様では、前記第1基板上に他の層間絶縁膜を形成する工
程と、該他の層間絶縁膜上に所定パターンの溝を掘る工
程とを更に備えており、前記凸部は、前記パターンに代え
て又は加えて、前記溝の存在によって少なくとも部分的
に構築されている。
In another aspect of the method of manufacturing an electro-optical device of the present invention, a step of forming another interlayer insulating film on the first substrate and a step of digging a groove having a predetermined pattern on the other interlayer insulating film. And the protrusions are at least partially constructed by the presence of the grooves instead of or in addition to the pattern.

【0024】この態様によれば、配線、素子等を含んで
なるパターンのみならず、基板上に形成された他の層間
絶縁膜に対するエッチング等により当該他の層間絶縁膜
に掘った溝を利用して凸部を形成するので、特に平坦化
したい領域については、凸部を形成しないようにするこ
とも可能となる。
According to this aspect, not only the pattern including the wiring, the element, etc. but also the groove formed in the other interlayer insulating film by etching the other interlayer insulating film formed on the substrate is utilized. Since the convex portion is formed by forming the convex portion, it is possible to prevent the convex portion from being formed particularly in the region to be flattened.

【0025】本発明の電気光学装置の製造方法の他の態
様では、前記パターンを形成する工程の完了以前に、前記
基板上における積層体表面に対してCMP処理を施す工
程を更に備えており、前記凸部は、前記CMP処理が施さ
れた表面上に形成された前記パターンによって少なくと
も部分的に構築される。
In another aspect of the method for manufacturing an electro-optical device of the present invention, the method further comprises a step of subjecting the surface of the laminate on the substrate to a CMP process before the step of forming the pattern is completed, The protrusions are at least partially constructed by the pattern formed on the CMP-treated surface.

【0026】この態様によれば、パターンを形成する工
程の完了以前に、CMP処理を施すことにより表面を一
旦平坦化し、更にこの平坦化表面上にパターン等を形成
することにより凸部を形成するので、凸部の高さや形状
を比較的容易に精度良く制御できる。
According to this aspect, before the completion of the step of forming the pattern, the surface is temporarily flattened by performing the CMP process, and then the convex portion is formed by forming a pattern or the like on the flattened surface. Therefore, the height and shape of the convex portion can be controlled relatively easily and accurately.

【0027】尚、このようなCMP処理を施す処理に代
えて又は加えて、流動性のある絶縁膜材料を塗布するこ
とにより、平坦化された絶縁膜を形成する工程、或いは
配線又は素子を含むパターンが埋め込まれる溝を予め形
成する工程を備えてもよい。
In place of or in addition to such a CMP treatment, a step of forming a flattened insulating film by applying a fluid insulating film material, or including a wiring or an element is included. A step of forming a groove in which the pattern is embedded may be provided in advance.

【0028】本発明の電気光学装置の製造方法の他の態
様では、前記凸部は、前記画素電極の間隙となる領域のう
ち第1方向に沿った第1領域と前記画素電極の間隙とな
る領域のうち前記第1方向に交わる第2方向に沿った第
2領域とのうち一方の領域のみに構築される。
In another aspect of the method of manufacturing the electro-optical device of the present invention, the convex portion is a gap between the pixel electrode and a first region along a first direction in a region of the gap between the pixel electrodes. It is constructed in only one of the second region and the second region along the second direction which intersects the first direction.

【0029】この態様によれば、画像表示領域内に、画
素列或いは画素行に対応してストライプ状に延びる凸部
を形成することとなり、これにより、ストライプ状の凸
部を横切る方向の横電界による悪影響を低減できる。し
かも、ストライプ状の凸部が形成されていない画素電極
の間隙については、段差による電気光学物質の動作不良
が殆ど発生しないですむ。
According to this aspect, the projections extending in stripes corresponding to the pixel columns or the pixel rows are formed in the image display region, whereby the transverse electric field in the direction crossing the stripe projections is formed. The adverse effect due to can be reduced. Moreover, in the gap between the pixel electrodes where the stripe-shaped convex portions are not formed, the malfunction of the electro-optical material due to the step hardly occurs.

【0030】この第1及び第2領域のうち一方の領域の
みに凸部を形成する態様では、前記凸部は、異なる極性
で反転駆動される相隣接した画素電極相互間における間
隙を前記一方の領域として構築される。
In the aspect in which the convex portion is formed only in one of the first and second regions, the convex portion has a gap between the adjacent pixel electrodes which are driven in reverse with different polarities. Constructed as a region.

【0031】このように構成すれば、横電界が生じる、
異なる画素電極群に属する相隣接する画素電極(即ち、
逆極性の電位が印加される画素電極)間にのみ凸部を設
けることとなり、横電界が殆ど生じない同一の画素電極
群に属する相隣接する画素電極(即ち、同一極性の電位
が印加される画素電極)間には、凸部を設けないことと
なる。従って、前述の1H反転駆動或いは1S反転駆動
において、有効な個所にのみ形成された凸部によって、
極めて効果的に横電界による悪影響を低減できる。そし
て、横電界の悪影響を低減するのに寄与しない凸部に起
因して、段差による電気光学物質の動作不良を招くこと
もないので有利である。
With this structure, a lateral electric field is generated,
Adjacent pixel electrodes belonging to different pixel electrode groups (ie,
Since the convex portions are provided only between the pixel electrodes to which the electric potentials of opposite polarities are applied, adjacent pixel electrodes belonging to the same pixel electrode group in which a horizontal electric field hardly occurs (that is, electric potentials of the same polarity are applied). No convex portion is provided between the pixel electrodes). Therefore, in the above-described 1H inversion drive or 1S inversion drive, the convex portion formed only in the effective portion causes
The adverse effect of the lateral electric field can be reduced extremely effectively. Further, it is advantageous that the operation failure of the electro-optical material due to the step is not caused due to the convex portion that does not contribute to reducing the adverse effect of the lateral electric field.

【0032】尚、このようなストライプ状の凸部を設け
るのに代えて、異なる画素電極群に含まれる相隣接する
画素電極相互間における間隙に相対的に高い凸部を設
け、同一画素電極群に含まれる相隣接する画素電極相互
間における間隙に相対的に低い凸部を設けるようにして
も、類似の効果は得られる。
Instead of providing such a stripe-shaped convex portion, a relatively high convex portion is provided in a gap between adjacent pixel electrodes included in different pixel electrode groups, and the same pixel electrode group is provided. Even if a relatively low convex portion is provided in the gap between the pixel electrodes adjacent to each other included in, the similar effect can be obtained.

【0033】この第1及び第2領域のうち一方の領域の
みに凸部を形成する態様では、前記層間絶縁膜を形成す
る以前に、前記第1領域と前記第2領域とのうち他方の
領域に、前記画素電極を駆動する他の配線又は素子を形
成する工程を更に含んでもよい。
In the aspect in which the convex portion is formed only in one of the first and second regions, the other region of the first region and the second region is formed before the interlayer insulating film is formed. In addition, the method may further include the step of forming another wiring or element for driving the pixel electrode.

【0034】このように構成すれば、凸部が形成されな
い方の画素電極の間隙では、他の配線又は素子の存在に
より、それらの厚みに応じて画素電極の下地面は凸状に
盛り上がるが、この盛り上がりについても、凸部と同様
に、高密度プラズマCVDにより形成された層間絶縁膜
により段差が緩やかとなる。従って、その段差による電
気光学物質の配向不良は低減される。
According to this structure, in the gap between the pixel electrodes where the convex portion is not formed, the lower ground of the pixel electrode rises in a convex shape depending on the thickness of the other wiring or element due to the presence of the other wiring or element. Also with respect to this bulge, the level difference becomes gentle due to the interlayer insulating film formed by high-density plasma CVD, similarly to the convex portion. Therefore, the alignment defect of the electro-optical material due to the step is reduced.

【0035】本発明の電気光学装置の製造方法の他の態
様では、前記凸部は、前記画素電極の間隙となる領域に沿
った格子状に構築される。
In another aspect of the method of manufacturing an electro-optical device of the present invention, the convex portions are constructed in a lattice shape along a region serving as a gap between the pixel electrodes.

【0036】この態様によれば、画像表示領域内に、画
素毎にその四辺に位置する凸部を有することになるの
で、特にドット反転駆動の際に、画素間を縦横に横切る
方向の横電界による悪影響を低減できる。
According to this aspect, since the projections located on the four sides of each pixel are provided in the image display area, the lateral electric field in the direction traversing vertically and horizontally between the pixels is exhibited especially when the dot inversion drive is performed. The adverse effect due to can be reduced.

【0037】本発明の電気光学装置の製造方法の他の態
様では、前記第1基板上に形成される前記画素電極を駆
動する素子は貼り合わせSOIによる単結晶半導体層を
含んでなる。
In another aspect of the method of manufacturing the electro-optical device of the present invention, the element for driving the pixel electrode formed on the first substrate includes a single crystal semiconductor layer formed by bonding SOI.

【0038】この態様によれば、単結晶半導体を能動層
に用いた素子を形成することのよって、素子の能力を向
上させることができる。このような貼り合わせにおいて
は、一般に支持基板と単結晶層表面を平坦かつ鏡面化し
て両者を接合するため、素子や配線形成後の凹凸形状を
自由に制御することが難しいが、上述のように高密度C
VDプラズマによって層間絶縁膜を形成するので、画素
電極の下地面における形状制御が容易になり液晶配向不
良などを防ぐことができる。
According to this aspect, the element performance can be improved by forming the element using the single crystal semiconductor as the active layer. In such bonding, generally, the supporting substrate and the surface of the single crystal layer are made flat and mirror-finished to bond the two, so that it is difficult to freely control the uneven shape after the element or wiring is formed, but as described above. High density C
Since the interlayer insulating film is formed by VD plasma, the shape control on the lower ground of the pixel electrode can be facilitated and the liquid crystal alignment defect can be prevented.

【0039】本発明の電気光学装置は上記課題を解決す
るために、一対の第1及び第2基板間に電気光学物質が
挟持されてなり、前記第1基板上に、第1の周期で反転
駆動されるための第1の画素電極群及び該第1の周期と
相補の第2の周期で反転駆動されるための第2の画素電
極群を含むと共に平面配列された複数の画素電極と、該
画素電極を駆動する配線及び素子を含むパターンと、製
造工程中に平面的に見て相隣接する画素電極の間隙とな
る領域に前記パターンの存在によって少なくとも部分的
に構築された凸部の上側であって且つ前記画素電極の下
側に高密度プラズマCVDによって形成されており前記
凸部の表面における段差よりも緩やかな段差を表面に有
する層間絶縁膜とを備え、前記第2基板上に前記複数の
画素電極に対向する対向電極を備える。
In order to solve the above problems, the electro-optical device of the present invention comprises an electro-optical substance sandwiched between a pair of first and second substrates, and is inverted on the first substrate at a first cycle. A plurality of pixel electrodes arranged in a plane and including a first pixel electrode group to be driven and a second pixel electrode group to be inverted and driven in a second cycle complementary to the first cycle; A pattern including a wiring and an element for driving the pixel electrode, and an upper side of a convex portion which is at least partially constructed by the existence of the pattern in a region which is a gap between the pixel electrodes adjacent to each other in a plan view during a manufacturing process. And an interlayer insulating film formed on the lower side of the pixel electrode by high-density plasma CVD and having a step more gentle than the step on the surface of the protrusion, on the second substrate. Facing multiple pixel electrodes It comprises a counter electrode.

【0040】本発明の電気光学装置によれば、異なる画
素電極群に属する相隣接する画素電極(即ち、逆極性の
電位が印加される相隣接する画素電極)の間には、横電
界が生じるが、画素電極の下地面には、層間絶縁膜を介
して凸部が形成されている。従って、第1に、各画素電
極の縁部がこの凸部上に位置するように形成すれば、各
画素電極と対向電極との間に生じる縦電界を、相隣接す
る画素電極の間に生じる横電界と比べて、相対的に強め
られる。第2に、各画素電極の縁部がこの凸部上に位置
するか否かに拘わらず、相隣接する画素電極の間に生じ
る横電界が凸部の存在により凸部の誘電率に応じて弱め
られると共に横電界が通過する電気光学物質の体積を減
ずることによっても、当該横電界の電気光学物質に対す
る作用を低減できる。
According to the electro-optical device of the present invention, a lateral electric field is generated between adjacent pixel electrodes belonging to different pixel electrode groups (that is, adjacent pixel electrodes to which a potential of opposite polarity is applied). However, a convex portion is formed on the lower ground of the pixel electrode via an interlayer insulating film. Therefore, first, if the edge portions of the pixel electrodes are formed so as to be located on the convex portions, a vertical electric field generated between the pixel electrodes and the counter electrode is generated between the adjacent pixel electrodes. It is relatively strengthened compared to the lateral electric field. Secondly, regardless of whether or not the edge of each pixel electrode is located on this convex portion, the lateral electric field generated between the adjacent pixel electrodes depends on the dielectric constant of the convex portion due to the presence of the convex portion. The action of the lateral electric field on the electro-optical material can also be reduced by reducing the volume of the electro-optical material that is weakened and through which the lateral electric field passes.

【0041】そして本発明では特に、画素電極の下層側
にある層間絶縁膜は、高密度プラズマCVDもしくは高
周波バイアススパッタ法によって形成されているので、
層間絶縁膜下にある凸部の表面における段差よりも緩や
かな段差を有する凸部が、層間絶縁膜の表面に現れてい
る。従って、段差に起因した液晶の配向不良の如き、電気
光学物質における動作不良を低減できる。
In the present invention, in particular, the interlayer insulating film on the lower layer side of the pixel electrode is formed by the high density plasma CVD or the high frequency bias sputtering method.
A convex portion having a gentler step than the step on the surface of the convex portion below the interlayer insulating film appears on the surface of the interlayer insulating film. Therefore, it is possible to reduce malfunctions in the electro-optical material such as alignment defects of the liquid crystal due to the step.

【0042】これらのため、電気光学物質の動作不良個
所を隠すための遮光膜も小さくできるので、光抜け等の
画像不良を起こさずに各画素の開口率を高められる。
For these reasons, the light-shielding film for hiding the defective portion of the electro-optical material can be made small, so that the aperture ratio of each pixel can be increased without causing image defects such as light leakage.

【0043】以上の結果、液晶等の電気光学物質におけ
る横電界による動作不良を凸部の形成によって確実に低
減可能であり、しかもこの凸部の形成によって液晶等の
電気光学物質で段差による動作不良が発生するのを、高
密度プラズマCVDもしくは高周波バイアススパッタ法
により形成した層間絶縁膜によって抑制でき、最終的に
は、高コントラストで明るい高品位の画像表示を行え
る。
As a result, the malfunction due to the lateral electric field in the electro-optical material such as liquid crystal can be surely reduced by forming the convex portion, and the formation of the convex portion causes the malfunction due to the step in the electro-optical material such as liquid crystal. Can be suppressed by the interlayer insulating film formed by high-density plasma CVD or high-frequency bias sputtering, and finally, high-contrast, bright and high-quality image display can be performed.

【0044】尚、本発明の電気光学装置は、上述した本発
明の電気光学装置の製造方法における各種態様によって
製造される各種態様を含むものである。
The electro-optical device of the present invention includes various aspects manufactured by the various aspects of the above-described method of manufacturing the electro-optical device of the present invention.

【0045】また、本発明は、透過型及び反射型等の
他、各種形式の電気光学装置に適用可能である。
The present invention can be applied to various types of electro-optical devices other than the transmission type and the reflection type.

【0046】本発明の電子機器は上記課題を解決するた
めに、上述した本発明の電気光学装置(但し、上述した
本発明の電気光学装置の製造方法における各種態様によ
り製造されるものも含む)を具備してなる。
In order to solve the above problems, the electronic apparatus of the present invention includes the above-described electro-optical device of the present invention (including those manufactured by various aspects of the above-described method of manufacturing the electro-optical device of the present invention). It is equipped with.

【0047】本発明の電子機器は、上述した本発明の電
気光学装置を具備してなるので、明るく高品位の画像表
示が可能な、投射型表示装置、液晶テレビ、携帯電話、
電子手帳、ワードプロセッサ、ビューファインダ型又は
モニタ直視型のビデオテープレコーダ、ワークステーシ
ョン、テレビ電話、POS端末、タッチパネルなどの各
種電子機器を実現できる。
Since the electronic equipment of the present invention comprises the above-mentioned electro-optical device of the present invention, a projection type display device, a liquid crystal television, a mobile phone, which is capable of bright and high quality image display,
Various electronic devices such as an electronic notebook, a word processor, a viewfinder type or a monitor direct-viewing type video tape recorder, a workstation, a videophone, a POS terminal, and a touch panel can be realized.

【0048】本発明のこのような作用及び他の利得は次
に説明する実施の形態から明らかにされる。
The operation and other advantages of the present invention will be apparent from the embodiments described below.

【0049】[0049]

【発明の実施の形態】以下、本発明の実施形態を図面に
基づいて説明する。以下の実施形態は、本発明の電気光
学装置を液晶装置に適用したものである。
BEST MODE FOR CARRYING OUT THE INVENTION Embodiments of the present invention will be described below with reference to the drawings. The following embodiments apply the electro-optical device of the present invention to a liquid crystal device.

【0050】(第1実施形態)本発明の第1実施形態に
ついて、図1から図7を参照して説明する。
(First Embodiment) A first embodiment of the present invention will be described with reference to FIGS.

【0051】先ず第1実施形態における電気光学装置の
構成について、図1から図5を参照して説明する。図1
は、電気光学装置の画像表示領域を構成するマトリクス
状に形成された複数の画素における各種素子、配線等の
等価回路である。図2は、データ線、走査線、画素電極
等が形成されたTFTアレイ基板の相隣接する複数の画
素群の平面図である。図3は、図2のA−A'断面図で
あり、図4は、図2のB−B'断面図であり、図5は、
図2のC−C'断面図である。尚、図3から図5におい
ては、各層や各部材を図面上で認識可能な程度の大きさ
とするため、各層や各部材毎に縮尺を異ならしめてあ
る。
First, the structure of the electro-optical device according to the first embodiment will be described with reference to FIGS. 1 to 5. Figure 1
Is an equivalent circuit of various elements, wirings, and the like in a plurality of pixels formed in a matrix that form an image display area of the electro-optical device. FIG. 2 is a plan view of a plurality of pixel groups adjacent to each other on a TFT array substrate on which data lines, scanning lines, pixel electrodes, etc. are formed. 3 is a sectional view taken along the line AA ′ of FIG. 2, FIG. 4 is a sectional view taken along the line BB ′ of FIG. 2, and FIG.
FIG. 3 is a sectional view taken along line CC ′ of FIG. 2. 3 to 5, the scales of the layers and members are different from each other in order to make the layers and members recognizable in the drawings.

【0052】図1において、本実施形態における電気光
学装置の画像表示領域を構成するマトリクス状に形成さ
れた複数の画素には夫々、画素電極9aと当該画素電極
9aをスイッチング制御するためのTFT30とが形成
されており、画像信号が供給されるデータ線6aが当該
TFT30のソースに電気的に接続されている。データ
線6aに書き込む画像信号S1、S2、…、Snは、こ
の順に線順次に供給しても構わないし、相隣接する複数
のデータ線6a同士に対して、グループ毎に供給するよ
うにしても良い。また、TFT30のゲートに走査線3
aが電気的に接続されており、所定のタイミングで、走
査線3aにパルス的に走査信号G1、G2、…、Gm
を、この順に線順次で印加するように構成されている。
画素電極9aは、TFT30のドレインに電気的に接続
されており、スイッチング素子であるTFT30を一定
期間だけそのスイッチを閉じることにより、データ線6
aから供給される画像信号S1、S2、…、Snを所定
のタイミングで書き込む。画素電極9aを介して電気光
学物質の一例としての液晶に書き込まれた所定レベルの
画像信号S1、S2、…、Snは、対向基板(後述す
る)に形成された対向電極(後述する)との間で一定期
間保持される。液晶は、印加される電圧レベルにより分
子集合の配向や秩序が変化することにより、光を変調
し、階調表示を可能にする。ノーマリーホワイトモード
であれば、各画素の単位で印加された電圧に応じて入射
光に対する透過率が減少し、ノーマリーブラックモード
であれば、各画素の単位で印加された電圧に応じて入射
光に対する透過率が増加され、全体として電気光学装置
からは画像信号に応じたコントラストを持つ光が出射す
る。ここで、保持された画像信号がリークするのを防ぐ
ために、画素電極9aと対向電極との間に形成される液
晶容量と並列に蓄積容量70を付加する。
In FIG. 1, a pixel electrode 9a and a TFT 30 for controlling switching of the pixel electrode 9a are respectively provided in a plurality of pixels which are formed in a matrix and constitute an image display area of the electro-optical device according to the present embodiment. Are formed, and the data line 6a to which the image signal is supplied is electrically connected to the source of the TFT 30. The image signals S1, S2, ..., Sn to be written to the data line 6a may be line-sequentially supplied in this order, or may be supplied to each of a plurality of adjacent data lines 6a in groups. good. In addition, the scanning line 3 is connected to the gate of the TFT 30.
a is electrically connected, and the scanning signals G1, G2, ..., Gm are pulsed to the scanning line 3a at a predetermined timing.
Is applied line-sequentially in this order.
The pixel electrode 9a is electrically connected to the drain of the TFT 30, and by closing the switch of the TFT 30 which is a switching element for a certain period, the data line 6
The image signals S1, S2, ..., Sn supplied from a are written at a predetermined timing. The image signals S1, S2, ..., Sn having a predetermined level written in liquid crystal as an example of an electro-optical material via the pixel electrode 9a are generated by a counter electrode (described later) formed on a counter substrate (described later). Held for a period of time. The liquid crystal modulates light by changing the orientation and order of the molecular assembly depending on the applied voltage level, and enables gradation display. In the normally white mode, the transmittance for incident light is reduced according to the voltage applied in each pixel unit, and in the normally black mode, the incident light is incident according to the voltage applied in each pixel unit. The transmittance for light is increased, and light having a contrast corresponding to the image signal is emitted from the electro-optical device as a whole. Here, in order to prevent the held image signal from leaking, the storage capacitor 70 is added in parallel with the liquid crystal capacitor formed between the pixel electrode 9a and the counter electrode.

【0053】図2において、電気光学装置のTFTアレ
イ基板上には、マトリクス状に複数の透明な画素電極9
a(点線部9a'により輪郭が示されている)が設けら
れており、画素電極9aの縦横の境界に各々沿ってデー
タ線6a及び走査線3aが設けられている。更に容量線
3bが、走査線3aに並んでストライプ状に設けられて
いる。より具体的には、容量線3bは、走査線3aに平
行な本線部と、この本線部におけるデータ線6aに交差
する個所からデータ線6aに沿って図中上側に突出した
突出部とを有する。
In FIG. 2, a plurality of transparent pixel electrodes 9 are arranged in a matrix on the TFT array substrate of the electro-optical device.
a (the outline is shown by the dotted line portion 9a '), and the data line 6a and the scanning line 3a are provided along the vertical and horizontal boundaries of the pixel electrode 9a. Further, the capacitance line 3b is provided in a stripe shape along with the scanning line 3a. More specifically, the capacitance line 3b has a main line portion that is parallel to the scanning line 3a, and a protruding portion that protrudes upward in the drawing along the data line 6a from a portion of the main line portion that intersects the data line 6a. .

【0054】また、半導体層1aのうち図中右下がりの
斜線領域で示したチャネル領域1a'に対向するように
走査線3aが配置されており、走査線3aはゲート電極
として機能する。このように、走査線3aとデータ線6
aとの交差する個所には夫々、チャネル領域1a'に走
査線3aがゲート電極として対向配置された画素スイッ
チング用のTFT30が設けられている。
Further, the scanning line 3a is arranged so as to oppose the channel region 1a 'shown by the hatched region on the lower right side of the semiconductor layer 1a, and the scanning line 3a functions as a gate electrode. In this way, the scanning line 3a and the data line 6
TFTs 30 for pixel switching, each of which has a scanning line 3a as a gate electrode, are provided in a channel region 1a 'at a position intersecting with "a".

【0055】図2及び図3に示すように、データ線6a
は、コンタクトホール5を介して半導体層1aのうち高
濃度ソース領域1dに電気的に接続されている。他方、
画素電極9aは、コンタクトホール8を介して半導体層
1aのうち高濃度ドレイン領域1eに電気的に接続され
ている。
As shown in FIGS. 2 and 3, the data line 6a
Are electrically connected to the high concentration source region 1d of the semiconductor layer 1a through the contact holes 5. On the other hand,
The pixel electrode 9a is electrically connected to the high-concentration drain region 1e of the semiconductor layer 1a via the contact hole 8.

【0056】また、高濃度ドレイン領域1eから延設さ
れた画素電位側容量電極1fと容量線3bの固定電位側
容量電極としての部分とが、誘電体膜としての絶縁膜2
を介して対向配置されることにより、蓄積容量70が構
築されている。容量線3bは、画素電極9aが配置され
た画像表示領域からその周囲に延設され、定電位源と電
気的に接続されて、固定電位とされる。
The pixel potential side capacitance electrode 1f extending from the high-concentration drain region 1e and the portion of the capacitance line 3b as the fixed potential side capacitance electrode are the insulating film 2 as a dielectric film.
The storage capacitor 70 is constructed by being opposed to each other via. The capacitance line 3b extends from the image display area in which the pixel electrode 9a is arranged to the periphery thereof, is electrically connected to the constant potential source, and has a fixed potential.

【0057】図3から図5において、電気光学装置は、
透明なTFTアレイ基板10と、これに対向配置される
透明な対向基板20とを備えている。TFTアレイ基板
10は、例えば石英基板、ガラス基板、シリコン基板か
らなり、対向基板20は、例えばガラス基板や石英基板
からなる。
3 to 5, the electro-optical device is
It is provided with a transparent TFT array substrate 10 and a transparent counter substrate 20 arranged to face it. The TFT array substrate 10 is made of, for example, a quartz substrate, a glass substrate, or a silicon substrate, and the counter substrate 20 is made of, for example, a glass substrate or a quartz substrate.

【0058】TFTアレイ基板10には、画素電極9a
が設けられており、その上側には、ラビング処理等の所
定の配向処理が施された配向膜16が設けられている。
画素電極9aは例えば、ITO(Indium Tin Oxide)膜
などの透明導電性薄膜からなる。また配向膜16は例え
ば、ポリイミド薄膜などの有機薄膜からなる。
The TFT array substrate 10 has a pixel electrode 9a.
Is provided, and an alignment film 16 subjected to a predetermined alignment treatment such as a rubbing treatment is provided on the upper side thereof.
The pixel electrode 9a is made of, for example, a transparent conductive thin film such as an ITO (Indium Tin Oxide) film. The alignment film 16 is made of, for example, an organic thin film such as a polyimide thin film.

【0059】他方、対向基板20には、その全面に渡っ
て対向電極21が設けられており、その下側には、ラビ
ング処理等の所定の配向処理が施された配向膜22が設
けられている。対向電極21は例えば、ITO膜などの
透明導電性薄膜からなる。また配向膜22は、ポリイミ
ド薄膜などの有機薄膜からなる。更に、対向基板20に
は、図3及び図5に示すように、各画素の非開口領域
に、一般にブラックマスク或いはブラックマトリクス
(BM)と称される遮光膜23が設けられている。このた
め、対向基板20の側から入射光が画素スイッチング用
のTFT30の半導体層1aのチャネル領域1a'や低
濃度ソース領域1b及び低濃度ドレイン領域1cに侵入
することは殆どない。更に、遮光膜23は、コントラス
ト比の向上、カラーフィルタを形成した場合における色
材の混色防止などの機能を有する。尚、本実施形態で
は、Al等からなる遮光性のデータ線6aで、各画素の
非開口領域のうちデータ線6aに沿った部分を遮光する
ことにより、各画素の開口領域のうちデータ線6aに沿
った輪郭部分を規定してもよいし(この場合には、走査
線3aに沿ったストライプ状の遮光膜23を設ければよ
いし)、このデータ線6aに沿った非開口領域について
も冗長的に又は単独で対向基板20に設けられた遮光膜
23で遮光する(この場合には、格子状の遮光膜23を
設ける)ように構成してもよい。このような遮光に代え
て又は加えて、TFTアレイ基板10上の積層体内に、
高融点金属膜等からなる内蔵遮光膜を設けて各画素の開
口領域の一部或いは全部を規定してもよい。
On the other hand, the counter substrate 20 is provided with a counter electrode 21 over the entire surface thereof, and an alignment film 22 subjected to a predetermined alignment treatment such as rubbing treatment is provided below the counter electrode 21. There is. The counter electrode 21 is made of, for example, a transparent conductive thin film such as an ITO film. The alignment film 22 is made of an organic thin film such as a polyimide thin film. Further, as shown in FIGS. 3 and 5, the counter substrate 20 is provided with a light shielding film 23 generally called a black mask or a black matrix (BM) in the non-opening region of each pixel. Therefore, incident light hardly enters the channel region 1a ′, the low-concentration source region 1b, and the low-concentration drain region 1c of the semiconductor layer 1a of the pixel switching TFT 30 from the counter substrate 20 side. Further, the light shielding film 23 has a function of improving the contrast ratio and preventing color mixture of color materials when a color filter is formed. In the present embodiment, the light-shielding data line 6a made of Al or the like is used to shield the portion of the non-opening area of each pixel along the data line 6a from light, so that the data line 6a of the opening area of each pixel is shielded. May be defined (in this case, the stripe-shaped light-shielding film 23 along the scanning line 3a may be provided), and the non-opening region along the data line 6a may be defined. The light shielding film 23 provided on the counter substrate 20 may be redundantly or independently provided (in this case, the lattice-shaped light shielding film 23 is provided). Instead of or in addition to such light shielding, in the laminated body on the TFT array substrate 10,
A built-in light-shielding film made of a refractory metal film or the like may be provided to define part or all of the opening region of each pixel.

【0060】図3から図5に示すように、以上の如く構
成された、画素電極9aと対向電極21とが対面するよ
うに配置されたTFTアレイ基板10と対向基板20と
の間には、後述のシール材により囲まれた空間に電気光
学物質の一例である液晶が封入され、液晶層50が形成
される。液晶層50は、画素電極9aからの電界が印加
されていない状態で配向膜16及び22により所定の配
向状態をとる。液晶層50は、例えば一種又は数種類の
ネマティック液晶を混合した液晶からなる。シール材
は、TFTアレイ基板10及び対向基板20をそれらの
周辺で貼り合わせるための、例えば光硬化性樹脂や熱硬
化性樹脂からなる接着剤であり、両基板間の距離を所定
値とするためのグラスファイバー或いはガラスビーズ等
のギャップ材が混入されている。
As shown in FIGS. 3 to 5, between the TFT array substrate 10 and the counter substrate 20 which are arranged as described above and in which the pixel electrode 9a and the counter electrode 21 are arranged to face each other, A liquid crystal, which is an example of an electro-optical material, is enclosed in a space surrounded by a sealing material described later to form a liquid crystal layer 50. The liquid crystal layer 50 has a predetermined alignment state by the alignment films 16 and 22 in a state where the electric field from the pixel electrode 9a is not applied. The liquid crystal layer 50 is made of, for example, liquid crystal in which one kind or several kinds of nematic liquid crystals are mixed. The sealing material is an adhesive for bonding the TFT array substrate 10 and the counter substrate 20 around their periphery, for example, an adhesive made of a photocurable resin or a thermosetting resin, and for keeping the distance between both substrates a predetermined value. Gap material such as glass fiber or glass beads is mixed.

【0061】更に、画素スイッチング用のTFT30の
下には、下地絶縁膜12が設けられている。下地絶縁膜
12は、TFTアレイ基板10の全面に形成されること
により、TFTアレイ基板10の表面の研磨時における
荒れや、洗浄後に残る汚れ等で画素スイッチング用のT
FT30の特性の劣化を防止する機能を有する。
Further, a base insulating film 12 is provided below the pixel switching TFT 30. Since the base insulating film 12 is formed on the entire surface of the TFT array substrate 10, the surface of the TFT array substrate 10 is roughened at the time of polishing, dirt left after cleaning, and the like for pixel switching.
It has a function of preventing deterioration of the characteristics of the FT 30.

【0062】画素スイッチング用のTFT30は、LD
D(Lightly Doped Drain)構造を有しており、走査線
3a、当該走査線3aからの電界によりチャネルが形成
される半導体層1aのチャネル領域1a'、走査線3a
と半導体層1aとを絶縁するゲート絶縁膜を含む絶縁膜
2、半導体層1aの低濃度ソース領域1b及び低濃度ド
レイン領域1c、半導体層1aの高濃度ソース領域1d
並びに高濃度ドレイン領域1eを備えている。
The pixel switching TFT 30 is an LD
The scanning line 3a has a D (Lightly Doped Drain) structure, a channel region 1a 'of the semiconductor layer 1a in which a channel is formed by an electric field from the scanning line 3a, and the scanning line 3a.
An insulating film 2 including a gate insulating film that insulates the semiconductor layer 1a from the semiconductor layer 1a, a low concentration source region 1b and a low concentration drain region 1c of the semiconductor layer 1a, and a high concentration source region 1d of the semiconductor layer 1a.
In addition, the high concentration drain region 1e is provided.

【0063】走査線3a上には、高濃度ソース領域1d
へ通じるコンタクトホール5及び高濃度ドレイン領域1
eへ通じるコンタクトホール8が各々開孔された第1層
間絶縁膜4が形成されている。
A high concentration source region 1d is formed on the scanning line 3a.
Contact hole 5 and high-concentration drain region 1 leading to
A first interlayer insulating film 4 is formed in which contact holes 8 each leading to e are formed.

【0064】第1層間絶縁膜4上にはデータ線6aが形
成されており、この上には、コンタクトホール8が開孔
された第2層間絶縁膜80が形成されている。
The data line 6a is formed on the first interlayer insulating film 4, and the second interlayer insulating film 80 having the contact hole 8 opened is formed thereon.

【0065】本実施形態では特に、第2層間絶縁膜80
は、後に詳述するように、その製造プロセスにおいて、
高密度プラズマCVDにより形成されている。このた
め、図4に示すように、データ線6aに沿った各画素の
非開口領域(即ち、各画素において実際に表示に寄与す
る光が透過或いは反射する開口領域を除く領域)では、
本発明に係るパターンの一例を構成するデータ線6a及
び蓄積容量70によってデータ線6aの表面に構築され
た急峻な段差を有する凸部上に、緩やかな段差を有する
と共に断面が台形状である凸部81が構築されている。
また、図5に示すように、走査線3aに沿った各画素の
非開口領域では、本発明に係るパターンの一例を構成す
る走査線3a及び蓄積容量70によって第1層間絶縁膜
4の表面に構築された急峻な段差を有する凸部上に、緩
やかな段差を有すると共に断面が台形状である凸部82
が構築されている。そして、これらの凸部81及び凸部
82により、平面的に見て格子状の凸部が各画素の非開
口領域に沿って画像表示領域の全体に渡って構築されて
いる。
In the present embodiment, particularly, the second interlayer insulating film 80
In the manufacturing process,
It is formed by high density plasma CVD. Therefore, as shown in FIG. 4, in the non-aperture region of each pixel along the data line 6a (that is, in the region excluding the aperture region in which light actually contributing to display is transmitted or reflected in each pixel),
A convex portion having a gentle step and a trapezoidal cross section is formed on a convex portion having a steep step formed on the surface of the data line 6a by the data line 6a and the storage capacitor 70 constituting an example of the pattern according to the present invention. The part 81 is constructed.
Further, as shown in FIG. 5, in the non-aperture region of each pixel along the scanning line 3a, the surface of the first interlayer insulating film 4 is formed on the surface of the first interlayer insulating film 4 by the scanning line 3a and the storage capacitor 70 that form an example of the pattern according to the present invention. A convex portion 82 having a gentle step and a trapezoidal cross section is formed on the formed convex portion having a steep step.
Is being built. The convex portions 81 and the convex portions 82 form lattice-shaped convex portions in a plan view along the non-aperture area of each pixel over the entire image display area.

【0066】ここで仮に、通常のCVD或いは通常のプ
ラズマCVD等により第2層間絶縁膜を形成したので
は、例えば図3から図5に示した第1層間絶縁膜4のよ
うに、その表面にはその下方に存在する配線、素子等の
パターンに応じて急峻な凸部が形成される。そして、こ
のように急峻な凸部を有する第2層間絶縁膜上に画素電
極9aを形成したのでは、液晶層50に不連続な面が発
生し、液晶層50の配向不良が発生してしまうのであ
る。
Here, if the second interlayer insulating film is formed by normal CVD or normal plasma CVD, for example, the first interlayer insulating film 4 shown in FIGS. 3 to 5 is formed on the surface thereof. The steep convex portions are formed in accordance with the patterns of the wirings, elements, etc. existing below them. Then, if the pixel electrode 9a is formed on the second interlayer insulating film having such a steep convex portion, a discontinuous surface is generated in the liquid crystal layer 50, and an alignment defect of the liquid crystal layer 50 is generated. Of.

【0067】しかるに本実施形態では、高密度プラズマ
CVDもしくは高周波バイアススパッタ法により形成さ
れた第2層間絶縁膜80によって、各画素の開口領域の
縁付近で液晶層50の層厚を規定する画素電極9aの下
地面における段差が緩やかとされるので、この緩やかに
された分だけ、段差に起因した液晶層50の配向不良を
低減できる。
However, in the present embodiment, the pixel electrode that defines the layer thickness of the liquid crystal layer 50 near the edge of the opening region of each pixel is formed by the second interlayer insulating film 80 formed by the high density plasma CVD or the high frequency bias sputtering method. Since the step on the lower ground surface of 9a is made gentle, the misalignment of the liquid crystal layer 50 caused by the step can be reduced by the amount of the step.

【0068】本実施形態では、前述した従来の各種の反
転駆動方式のうち、1H反転駆動方式を用いて駆動が行
われる。これにより、直流電圧印加による液晶の劣化を
避けつつ、フレーム或いはフィールド周期で発生するフ
リッカや特に縦クロストークの低減された画像表示を行
える。
In this embodiment, the 1H inversion driving method is used among the various conventional inversion driving methods described above. As a result, it is possible to perform image display in which the flicker that occurs in the frame or field cycle and particularly vertical crosstalk is reduced while avoiding the deterioration of the liquid crystal due to the application of the DC voltage.

【0069】ここで図6を参照して、本実施形態で採用
する1H反転駆動方式における、相隣接する画素電極9
aの電圧極性と横電界の発生領域との関係について説明
する。
Referring to FIG. 6, the pixel electrodes 9 adjacent to each other in the 1H inversion driving method adopted in this embodiment.
The relationship between the voltage polarity of a and the generation region of the horizontal electric field will be described.

【0070】即ち、図6(a)に示すように、n(但
し、nは自然数)番目のフィールド或いはフレームの画
像信号を表示する期間中には、画素電極9a毎に+又は
−で示す液晶駆動電圧の極性は反転されず、行毎に同一
極性で画素電極9aが駆動される。その後図6(b)に
示すように、n+1番目のフィールド或いは1フレーム
の画像信号を表示するに際し、各画素電極9aにおける
液晶駆動電圧の電圧極性は反転され、このn+1番目の
フィールド或いは1フレームの画像信号を表示する期間
中には、画素電極9a毎に+又は−で示す液晶駆動電圧
の極性は反転されず、行毎に同一極性で画素電極9aが
駆動される。そして、図6(a)及び図6(b)に示し
た状態が、1フィールド又は1フレームの周期で繰り返
されて、本実施形態における1H反転駆動方式による駆
動が行われる。この結果、本実施形態によれば、直流電
圧印加による液晶の劣化を避けつつ、クロストークやフ
リッカの低減された画像表示を行える。尚、1H反転駆
動方式によれば、1S反転駆動方式と比べて、縦方向の
クロストークが殆ど無い点で有利である。
That is, as shown in FIG. 6A, liquid crystal indicated by + or − for each pixel electrode 9a during the period in which the image signal of the nth (where n is a natural number) field or frame is displayed. The polarity of the drive voltage is not inverted, and the pixel electrodes 9a are driven with the same polarity for each row. Thereafter, as shown in FIG. 6B, when displaying the image signal of the (n + 1) th field or one frame, the voltage polarity of the liquid crystal drive voltage in each pixel electrode 9a is inverted, and the (n + 1) th field or one frame of During the period in which the image signal is displayed, the polarity of the liquid crystal drive voltage indicated by + or − is not inverted for each pixel electrode 9a, and the pixel electrode 9a is driven with the same polarity for each row. Then, the states shown in FIGS. 6A and 6B are repeated at a cycle of one field or one frame, and the driving by the 1H inversion driving method in the present embodiment is performed. As a result, according to this embodiment, it is possible to perform image display with reduced crosstalk and flicker while avoiding deterioration of the liquid crystal due to application of a DC voltage. The 1H inversion driving method is advantageous in that there is almost no vertical crosstalk as compared with the 1S inversion driving method.

【0071】図6(a)及び図6(b)から分かるよう
に、1H反転駆動方式では、横電界の発生領域C1は常
時、縦方向(Y方向)に相隣接する画素電極9a間の間
隙付近となる。
As can be seen from FIGS. 6A and 6B, in the 1H inversion driving method, the lateral electric field generation region C1 is always the gap between the pixel electrodes 9a adjacent to each other in the vertical direction (Y direction). It will be in the vicinity.

【0072】そこで図3及び図5に示すように本実施形
態では、凸部82を形成し、この凸部82上に配置され
た画素電極9aの縁付近における縦電界を強めると共に
横電界を弱めるようにする。より具体的には、図5に示
すように、凸部82上に配置された画素電極9aの縁付
近と対向電極21との距離を、凸部82の分だけ狭め
る。従って、図6に示した横電界の発生領域C1におい
て、画素電極9aと対向電極21との間における縦電界
を強めることができるのである。そして、図3及び図5
において、相隣接する画素電極9a間の間隙は一定であ
るため、間隙が狭まる程に強まる横電界の大きさも一定
である。このため、図6に示した横電界の発生領域C1
において横電界に対する縦電界を強めることができる。
Therefore, as shown in FIGS. 3 and 5, in the present embodiment, the convex portion 82 is formed, and the vertical electric field near the edge of the pixel electrode 9a arranged on the convex portion 82 is strengthened and the lateral electric field is weakened. To do so. More specifically, as shown in FIG. 5, the distance between the edge of the pixel electrode 9 a arranged on the convex portion 82 and the counter electrode 21 is reduced by the convex portion 82. Therefore, in the horizontal electric field generation region C1 shown in FIG. 6, the vertical electric field between the pixel electrode 9a and the counter electrode 21 can be strengthened. And FIG. 3 and FIG.
In the above, since the gap between the pixel electrodes 9a adjacent to each other is constant, the magnitude of the lateral electric field that strengthens as the gap narrows is also constant. Therefore, the horizontal electric field generation region C1 shown in FIG.
In, the vertical electric field can be strengthened with respect to the horizontal electric field.

【0073】更に、絶縁膜からなる凸部82の存在によ
り、横電界の強度も弱められると共に、横電界が存在す
る凸部82に置き換えられた分だけ横電界を受ける液晶
部分が減るので、当該横電界の液晶層50に対する作用
を減ずることができる。
Further, the presence of the convex portion 82 made of an insulating film weakens the strength of the lateral electric field, and the liquid crystal portion receiving the lateral electric field is reduced by the amount of the convex portion 82 in which the lateral electric field is present. The action of the lateral electric field on the liquid crystal layer 50 can be reduced.

【0074】これらの結果として縦電界をより支配的に
することにより、横電界の発生領域C1における横電界
による液晶の配向不良を防止できるのである。
As a result, by making the vertical electric field more dominant, it is possible to prevent the liquid crystal alignment failure due to the horizontal electric field in the horizontal electric field generation region C1.

【0075】以上の結果、本実施形態によれば、1H反
転駆動方式において発生する横電界の特性に着目して、
横電界の発生領域C1では、凸部82を設けることで、
相対的に縦電界を強めることにより横電界による悪影響
を低減する。このように横電界による液晶の配向不良を
低減することにより、液晶の配向不良個所を隠すための
遮光膜23も小さくて済む(但し、凸部82における段
差に起因した液晶の配向不良個所を覆い隠すためには、
凸部82の幅よりも遮光膜23の幅を若干広めに設定す
るのが望ましい)。従って、光抜け(等の画像不良を起
こさずに各画素の開口率を高めることができ、最終的に
コントラスト比が高く且つ明るく高品位の画像表示が可
能となる。
As a result of the above, according to this embodiment, focusing on the characteristics of the lateral electric field generated in the 1H inversion driving method,
By providing the convex portion 82 in the lateral electric field generation region C1,
By relatively strengthening the vertical electric field, the adverse effect of the horizontal electric field is reduced. By reducing the liquid crystal misalignment due to the horizontal electric field in this manner, the light-shielding film 23 for hiding the liquid crystal misalignment can be made small (however, the liquid crystal misalignment caused by the step in the convex portion 82 is covered. To hide
It is desirable to set the width of the light shielding film 23 to be slightly wider than the width of the convex portion 82). Therefore, it is possible to increase the aperture ratio of each pixel without causing image defects such as light leakage (and the like), and finally it is possible to display a bright, high-quality image with a high contrast ratio.

【0076】そして特に本実施形態によれば、凸部82
の形成により段差を緩やかにすることによって、液晶層
50で段差による動作不良が発生するのを抑制できる。
これらの結果、横電界による液晶層50の動作不良と、段
差による液晶層50の動作不良との両者をバランス良く
低減することが可能となり、高コントラストで明るい高
品位の画像表示を行う液晶装置を実現できる。
In particular, according to this embodiment, the convex portion 82
By forming the step to be gentle, it is possible to prevent the liquid crystal layer 50 from malfunctioning due to the step.
As a result, both the malfunction of the liquid crystal layer 50 due to the lateral electric field and the malfunction of the liquid crystal layer 50 due to the step can be reduced in a well-balanced manner, and a liquid crystal device that performs bright and high-quality image display with high contrast can be provided. realizable.

【0077】更に本実施形態では、凸部82における長
手状に伸びる上面の幅方向の縁に、画素電極9aの縁が
位置するように構成してもよい。このように構成すれ
ば、当該縁における画素電極9aと対向電極21との間
の距離を凸部82の高さを最大限に利用して短くするこ
とができる。同時に、凸部82における上面の幅を最大
限に生かして横電界が生じる相隣接する画素電極9a間
の間隔を広げられる。これらにより、凸部82の形状を
極めて効率的に利用して、横電界の発生領域C1におい
て横電界に対して縦電界を強めることが可能となる。
Further, in this embodiment, the edge of the pixel electrode 9a may be located at the edge of the upper surface of the convex portion 82 extending in the longitudinal direction in the width direction. With this structure, the distance between the pixel electrode 9a and the counter electrode 21 at the edge can be shortened by maximally utilizing the height of the convex portion 82. At the same time, by maximizing the width of the upper surface of the convex portion 82, it is possible to widen the interval between the adjacent pixel electrodes 9a in which a lateral electric field is generated. As a result, the vertical electric field can be strengthened with respect to the horizontal electric field in the horizontal electric field generation region C1 by utilizing the shape of the convex portion 82 extremely efficiently.

【0078】本実施形態では、図6で説明したように走
査線3aに沿った横電界の発生領域C1に対応して、凸
部82を設けるが、図3及び図4に示すように、データ
線6aに沿った画素の非開口領域に対応して凸部81が
設けられている。これは、データ線6aに沿った画素の
非開口領域にも画像信号によっては若干の横電界が発生
することに鑑みてである。但し、同一の液晶駆動電圧が
同一極性である横に並んだ画素電極間で(図6参照)発
生する横電界は弱いため、図3から分かるように、凸部
81は、凸部82に比べて高さが低く形成されている。
例えば、液晶層50の層厚を3μmとした場合、凸部8
2の高さを0.5μm程度とし、凸部81の高さを0.
35μm程度とする。
In the present embodiment, as described with reference to FIG. 6, the convex portion 82 is provided corresponding to the horizontal electric field generation region C1 along the scanning line 3a. However, as shown in FIGS. The convex portion 81 is provided corresponding to the non-opening region of the pixel along the line 6a. This is because a slight lateral electric field is generated depending on the image signal even in the non-aperture area of the pixel along the data line 6a. However, since the lateral electric field generated between the pixel electrodes arranged side by side with the same liquid crystal driving voltage and having the same polarity (see FIG. 6) is weak, the convex portion 81 is larger than the convex portion 82 as seen from FIG. The height is low.
For example, when the layer thickness of the liquid crystal layer 50 is 3 μm, the protrusions 8
2 is about 0.5 μm, and the height of the convex portion 81 is 0.
It is about 35 μm.

【0079】尚、本実施形態で、相隣接する画素電極9
aの電圧極性と横電界の発生領域C2との関係を図7に
示した1S反転駆動方式(即ち、各列毎に液晶駆動電圧
の極性が変化して、横電界の発生領域C2がデータ線6
aに沿った画素の間隙となる方式)を採用する場合に
は、図3から図5に示した構成において、凸部81を凸
部82より高く形成すればよい(例えば、液晶層50の
層厚を3μmとした場合、凸部81の高さを0.5μm
程度とし、凸部82の高さを0.35μm程度とすれば
よい)。
In this embodiment, the pixel electrodes 9 adjacent to each other are arranged.
The relationship between the voltage polarity of a and the lateral electric field generation region C2 shown in FIG. 7 is 1S inversion driving method (that is, the polarity of the liquid crystal driving voltage changes for each column, and the lateral electric field generation region C2 corresponds to the data line 6
In the case of adopting a method of forming a pixel gap along a), the protrusion 81 may be formed higher than the protrusion 82 in the configuration shown in FIGS. 3 to 5 (for example, the layer of the liquid crystal layer 50). When the thickness is 3 μm, the height of the convex portion 81 is 0.5 μm
The height of the convex portion 82 may be set to about 0.35 μm).

【0080】或いは、本実施形態で、ドット反転駆動方
式(即ち、各列毎に且つ各行毎に液晶駆動電圧の極性が
変化して横電界の発生領域がデータ線6a及び走査線3
aに沿った画素の間隙となる方式)を採用する場合に
は、図3から図5に示した構成において、凸部81及び
凸部82の両者を高く形成すればよい(例えば、液晶層
50の層厚を3μmとした場合、凸部81の高さを0.
5μm程度とし、凸部82の高さを0.5μm程度とす
ればよい)。
Alternatively, in the present embodiment, the dot inversion driving method (that is, the polarity of the liquid crystal driving voltage is changed for each column and for each row, and the horizontal electric field is generated in the data line 6a and the scanning line 3.
In the case of adopting a method of forming a pixel gap along a), it is sufficient to form both the convex portion 81 and the convex portion 82 in the configuration shown in FIGS. 3 to 5 (for example, the liquid crystal layer 50). When the layer thickness is 3 μm, the height of the convex portion 81 is 0.
The height of the protrusions 82 may be about 5 μm and the height of the protrusions 82 may be about 0.5 μm).

【0081】更に本発明における1H反転駆動方式では
駆動電圧の極性を、一行毎に反転させてもよいし、相隣
接する2行毎に或いは複数行毎に反転させてもよい。同
様に本発明における1S反転駆動方式では駆動電圧の極
性を、一列毎に反転させてもよいし、相隣接する2列毎
に或いは複数列毎に反転させてもよく、ドット反転駆動
方式の場合にも、複数の画素電極からなるブロック毎に
駆動電圧の極性を反転させてもよい。
Further, in the 1H inversion driving method according to the present invention, the polarity of the driving voltage may be inverted every one row, every two adjacent rows or every plural rows. Similarly, in the 1S inversion driving method according to the present invention, the polarity of the driving voltage may be inverted for each column, or may be inverted for every two columns adjacent to each other or for every plural columns. Alternatively, the polarity of the drive voltage may be inverted for each block including a plurality of pixel electrodes.

【0082】以上説明した実施形態では、スイッチング
用TFT30は、チャネル部1a'、低濃度ソース領域
1b及び低濃度ドレイン領域1c、さらに高濃度ソース
領域1d及び高濃度ドレイン領域1eは半導体材料から
なり、多結晶構造もしくは単結晶構造を持つ。さらに画
素スイッチング用TFT30は、好ましくは図3に示し
たようにLDD構造を持つが、低濃度ソース領域1b及
び低濃度ドレイン領域1cに不純物イオンの打ち込みを
行わないオフセット構造を持ってよいし、走査線3aの
一部からなるゲート電極をマスクとして高濃度で不純物
イオンを打ち込み、自己整合的に高濃度ソース及びドレ
イン領域を形成するセルフアライン型のTFTであって
もよい。また本実施形態では、画素スイッチング用のT
FT30のゲート電極を高濃度ソース領域1d及び高濃
度ドレイン領域1e間に1個のみ配置したシングルゲー
ト構造としたが、これらの間に2個以上のゲート電極を
配置してもよい。このようにデュアルゲート或いはトリ
プルゲート以上でTFTを構成すれば、チャネルとソー
ス及びドレイン領域との接合部のリーク電流を防止で
き、オフ時の電流を低減することができる。
In the embodiment described above, in the switching TFT 30, the channel portion 1a ′, the low concentration source region 1b and the low concentration drain region 1c, and the high concentration source region 1d and the high concentration drain region 1e are made of a semiconductor material. Has a polycrystalline structure or a single crystal structure. Further, the pixel switching TFT 30 preferably has an LDD structure as shown in FIG. 3, but may have an offset structure in which the low concentration source region 1b and the low concentration drain region 1c are not implanted with impurity ions, and scanning is performed. A self-aligned TFT may be used in which high-concentration source and drain regions are formed in a self-aligned manner by implanting high-concentration impurity ions with the gate electrode formed of part of the line 3a as a mask. Further, in the present embodiment, T for pixel switching is used.
Although only one gate electrode of the FT 30 is arranged between the high-concentration source region 1d and the high-concentration drain region 1e, two or more gate electrodes may be arranged between them. As described above, when the TFT is configured with dual gates or triple gates or more, it is possible to prevent the leak current at the junction between the channel and the source / drain regions, and reduce the current when off.

【0083】更に、TFT30を構成する半導体層1a
は、高温ポリシリコン膜、低温ポリシリコン膜、単結晶シ
リコン膜、アモルファスシリコン膜等の各種シリコン膜
から形成可能である。
Further, the semiconductor layer 1a constituting the TFT 30
Can be formed from various silicon films such as a high temperature polysilicon film, a low temperature polysilicon film, a single crystal silicon film, and an amorphous silicon film.

【0084】更にまた、投射型或いは透過型の液晶装置
に限らず、反射型の液晶装置に本発明を適用しても、本
実施形態による横電界による液晶の配向不良を低減する
効果は同様に得られる。
Furthermore, even if the present invention is applied to not only the projection type or transmission type liquid crystal device but also the reflection type liquid crystal device, the effect of reducing the alignment defect of the liquid crystal due to the horizontal electric field according to the present embodiment is the same. can get.

【0085】(製造プロセス)次に、以上のような構成
を持つ実施形態における電気光学装置を構成するTFT
アレイ基板側の製造プロセスについて、図8及び図9を
参照して説明する。尚、図8は各工程におけるTFTア
レイ基板側の各層を、図4と同様に図2のB−B'断面
に対応させて示す工程図であり、図9は、図5と同様に
図2のC−C'断面に対応させて示す工程図である。
(Manufacturing Process) Next, the TFT which constitutes the electro-optical device in the embodiment having the above-mentioned constitution
The manufacturing process on the array substrate side will be described with reference to FIGS. 8 is a process diagram showing each layer on the TFT array substrate side in each process corresponding to the BB ′ cross section of FIG. 2 similarly to FIG. 4, and FIG. 9 is similar to FIG. It is a process drawing shown corresponding to the CC 'cross section of.

【0086】先ず図8及び図9の工程(a)に示すよう
に、石英基板、ハードガラス基板、シリコン基板等のT
FTアレイ基板10上に、例えば、常圧又は減圧CVD
法等によりTEOS(テトラ・エチル・オルソ・シリケ
ート)ガス、TEB(テトラ・エチル・ボートレート)
ガス、TMOP(テトラ・メチル・オキシ・フォスレー
ト)ガス等を用いて、NSG、PSG、BSG、BPS
Gなどのシリケートガラス膜、窒化シリコン膜や酸化シ
リコン膜等からなり、膜厚が約500〜2000nmの
下地絶縁膜12を形成する。次に、下地絶縁膜12の上
に、半導体層を形成する。半導体層は、多結晶構造ある
いは単結晶構造からなる。多結晶半導体層の場合は、減
圧CVD等によりアモルファスシリコン膜を形成し60
0℃程度の温度でアニール処理を施することにより、ポ
リシリコン膜を固相成長させる。或いは、アモルファス
シリコン膜を経ないで、減圧CVD法等によりポリシリ
コン膜を直接形成する方法を用いることができる。
First, as shown in step (a) of FIGS. 8 and 9, a quartz substrate, a hard glass substrate, a silicon substrate, or the like is used.
On the FT array substrate 10, for example, normal pressure or low pressure CVD
TEOS (Tetra-Ethyl-Ortho-Silicate) gas, TEB (Tetra-Ethyl boat rate)
NSG, PSG, BSG, BPS using gas, TMOP (Tetra Methyl Oxy Foslate) gas, etc.
A base insulating film 12 made of a silicate glass film such as G, a silicon nitride film, a silicon oxide film, or the like and having a film thickness of about 500 to 2000 nm is formed. Next, a semiconductor layer is formed on the base insulating film 12. The semiconductor layer has a polycrystalline structure or a single crystal structure. In the case of a polycrystalline semiconductor layer, an amorphous silicon film is formed by low pressure CVD or the like.
By performing an annealing treatment at a temperature of about 0 ° C., the polysilicon film is solid-phase grown. Alternatively, a method of directly forming a polysilicon film by a low pressure CVD method or the like without passing through the amorphous silicon film can be used.

【0087】また単結晶半導体層を形成する場合は、単
結晶基板を支持基板と貼り合わせた後に単結晶基板側を
薄膜化する貼り合わせ法を用いることが出来る。単結晶
半導体としてはシリコンが好適に用いられるが、半導体
としての特性を示し、スイッチング素子を形成できる材
料であれば同様に用いることができる。このような薄膜
シリコン単結晶層を絶縁層上に形成した構造を特にSO
I(Silicon on Insulator)と呼び、一般にこのような
手法を貼り合わせ法、またこのような基板を貼り合わせ
SOI基板と呼ぶ。この貼り合わせ法においては、膜厚
均一性に優れた単結晶シリコン層を形成する手法の一つ
として公知の、水素イオン注入とアニールを用いる方法
が好ましく用いられる。これは薄膜層を形成しようとす
るシリコンからなる単結晶基板に規定の注入深さを持っ
た水素イオン注入を行い、この単結晶シリコン基板をT
FTアレイ形成基板と貼り合わせた後に500℃乃至6
00℃程度のアニール処理を行うことにより、TFTア
レイ形成基板上に極薄い単結晶膜を残して単結晶シリコ
ン基板を分離するものである。得られる単結晶シリコン
膜は欠陥が少なく高品質、かつ膜厚均一性の非常に高い
ものとなる。
Further, in the case of forming a single crystal semiconductor layer, a bonding method in which a single crystal substrate is bonded to a supporting substrate and then the single crystal substrate side is thinned can be used. Although silicon is preferably used as the single crystal semiconductor, any material that exhibits characteristics as a semiconductor and can form a switching element can be similarly used. A structure in which such a thin film silicon single crystal layer is formed on an insulating layer is particularly suitable for SO.
Such a method is called a bonding method, and such a substrate is called a bonding SOI substrate. In this bonding method, a method using hydrogen ion implantation and annealing, which is known as one of methods for forming a single crystal silicon layer having excellent film thickness uniformity, is preferably used. In this process, hydrogen ion implantation with a prescribed implantation depth is performed on a single crystal substrate made of silicon for forming a thin film layer, and this single crystal silicon substrate is subjected to T
500 ° C. to 6 after being bonded to the FT array forming substrate
By performing an annealing treatment at about 00 ° C., the single crystal silicon substrate is separated while leaving an extremely thin single crystal film on the TFT array forming substrate. The obtained single crystal silicon film has few defects, high quality, and extremely high film thickness uniformity.

【0088】また膜厚均一性に優れた単結晶シリコン層
を形成する別の手法として公知の、多孔質シリコン層状
にエピタキシャル成長させた単結晶シリコン層をアレイ
基板に転写する手法を用いることもできる。これは表面
を電解研磨によって多孔質化したシリコン基板表面に単
結晶シリコン層をエピタキシャル成長させた後、これを
アレイ基板と貼り合わせ、脆弱な多孔質層をウォーター
ジェット等の物理的手段によって破砕し、シリコン基板
と単結晶シリコン層を分断するものである。分断後、エ
ピタキシャル単結晶シリコン層表面に残った多孔質シリ
コンの残渣物はHF/H22を含むエッチャントにより
高い選択比で除去される。これによりアレイ基板上に転
写される単結晶シリコン膜は欠陥が少なく高品質、かつ
膜厚均一性の非常に高いものとなる。
As another method for forming a single crystal silicon layer having excellent film thickness uniformity, a known method for transferring a single crystal silicon layer epitaxially grown into a porous silicon layer to an array substrate can be used. This is because after a single crystal silicon layer is epitaxially grown on the surface of the silicon substrate whose surface has been made porous by electrolytic polishing, this is bonded to the array substrate, and the fragile porous layer is crushed by physical means such as water jet, It divides the silicon substrate and the single crystal silicon layer. After the division, the porous silicon residue remaining on the surface of the epitaxial single crystal silicon layer is removed with a high selectivity by an etchant containing HF / H 2 O 2 . As a result, the single crystal silicon film transferred onto the array substrate has few defects, high quality, and extremely high film thickness uniformity.

【0089】次に、このポリシリコンあるいは単結晶シ
リコン膜に対し、フォトリソグラフィ工程、エッチング
工程等を施すことにより、図2に示した如き画素電位側
容量電極1fを含む所定パターンを有する半導体層1a
を形成する。
Next, by subjecting the polysilicon or single crystal silicon film to a photolithography process, an etching process, etc., the semiconductor layer 1a having a predetermined pattern including the pixel potential side capacitance electrode 1f as shown in FIG.
To form.

【0090】次に、熱酸化すること等により、図3から
図5に示したTFT30のゲート絶縁膜と共に蓄積容量
形成用の誘電体膜を含む絶縁膜2を形成する。この結
果、半導体層1aの厚さは、約30〜150nmの厚
さ、好ましくは約35〜50nmの厚さとなり、絶縁膜
2の厚さは、約20〜150nmの厚さ、好ましくは約
30〜100nmの厚さとなる。次に、減圧CVD法等
によりポリシリコン膜を約100〜500nmの厚さに
堆積し、更にP(リン)を熱拡散して、このポリシリコ
ン膜を導電化した後、フォトリソグラフィ工程、エッチ
ング工程等により、図2に示した如き所定パターンの走
査線3a及び容量線3bを形成する。尚、走査線3a及
び容量線3bは、高融点金属や金属シリサイド等の金属
合金膜で形成しても良いし、ポリシリコン膜等と組み合
わせた多層配線としても良い。次に、低濃度及び高濃度
の2段階で不純物イオンをドープすることにより、低濃
度ソース領域1b及び低濃度ドレイン領域1c、高濃度
ソース領域1d及び高濃度ドレイン領域1eを含む、L
DD構造の画素スイッチング用TFT30を形成する。
Next, by thermal oxidation or the like, the insulating film 2 including the dielectric film for forming the storage capacitor is formed together with the gate insulating film of the TFT 30 shown in FIGS. As a result, the semiconductor layer 1a has a thickness of about 30 to 150 nm, preferably about 35 to 50 nm, and the insulating film 2 has a thickness of about 20 to 150 nm, preferably about 30 nm. It will be ~ 100 nm thick. Next, a polysilicon film is deposited to a thickness of about 100 to 500 nm by a low pressure CVD method or the like, and then P (phosphorus) is thermally diffused to make the polysilicon film conductive, and then a photolithography step and an etching step. As a result, the scanning lines 3a and the capacitance lines 3b having a predetermined pattern as shown in FIG. 2 are formed. The scanning lines 3a and the capacitance lines 3b may be formed of a metal alloy film such as a refractory metal or a metal silicide, or may be a multi-layer wiring combined with a polysilicon film or the like. Next, by doping the impurity ions in two steps of low concentration and high concentration, the low concentration source region 1b and the low concentration drain region 1c, the high concentration source region 1d and the high concentration drain region 1e are included.
A pixel switching TFT 30 having a DD structure is formed.

【0091】尚、図8及び図9の工程(a)と並行し
て、TFTから構成されるデータ線駆動回路、走査線駆
動回路等の周辺回路をTFTアレイ基板10上の周辺部
に形成してもよい。
In parallel with the step (a) of FIGS. 8 and 9, peripheral circuits such as a data line driving circuit and a scanning line driving circuit composed of TFTs are formed in the peripheral portion on the TFT array substrate 10. May be.

【0092】次に図8及び図9の工程(b)に示すよう
に、走査線3a、容量線3b、絶縁膜2及び下地絶縁膜
12からなる積層体を覆うように、例えば、常圧又は減
圧CVD法やTEOSガス等を用いて、NSG、PS
G、BSG、BPSGなどのシリケートガラス膜、窒化
シリコン膜や酸化シリコン膜等からなる第1層間絶縁膜
4を形成する。第1層間絶縁膜4は、例えば1000〜
2000nm程度の膜厚とされる。尚、この熱焼成と並
行して或いは相前後して、半導体層1aを活性化するた
めに約1000℃のアニール処理を行ってもよい。そし
て、図3に示したデータ線6aと半導体層1aの高濃度
ソース領域1dを電気的に接続するためのコンタクトホ
ール5を第1層間絶縁膜4及び絶縁膜2に開孔し、ま
た、走査線3aや容量線3bを基板周辺領域において図
示しない配線と接続するためのコンタクトホールも、コ
ンタクトホール5と同一の工程により開孔することがで
きる。続いて、第1層間絶縁膜4の上に、スパッタリン
グ処理等により、Al等の低抵抗金属膜や金属シリサイ
ド膜を約100〜500nmの厚さに堆積した後、フォ
トリソグラフィ工程及びエッチング工程等により、デー
タ線6aを形成する。
Next, as shown in the step (b) of FIG. 8 and FIG. 9, for example, at normal pressure or so as to cover the laminated body composed of the scanning lines 3a, the capacitance lines 3b, the insulating film 2 and the base insulating film 12. Using low pressure CVD method or TEOS gas, NSG, PS
A first interlayer insulating film 4 made of a silicate glass film such as G, BSG, BPSG, a silicon nitride film, a silicon oxide film, or the like is formed. The first interlayer insulating film 4 is, for example, 1000 to
The film thickness is about 2000 nm. It should be noted that an annealing treatment at about 1000 ° C. may be performed to activate the semiconductor layer 1a in parallel with or before or after the thermal firing. Then, a contact hole 5 for electrically connecting the data line 6a and the high-concentration source region 1d of the semiconductor layer 1a shown in FIG. 3 is opened in the first interlayer insulating film 4 and the insulating film 2, and scanning is performed. A contact hole for connecting the line 3a and the capacitor line 3b to a wiring (not shown) in the peripheral region of the substrate can be formed by the same process as the contact hole 5. Then, a low resistance metal film such as Al or a metal silicide film is deposited on the first interlayer insulating film 4 by a sputtering process or the like to a thickness of about 100 to 500 nm, and then a photolithography process and an etching process are performed. , The data line 6a is formed.

【0093】次に図8及び図9の工程(c)に示すよう
に、データ線6a上に、第2層間絶縁膜80を形成す
る。第2層間絶縁膜80の材質自体は、下地絶縁膜12
或いは第1層間絶縁膜4と同様にNSG、PSG、BS
G、BPSGなどのシリケートガラス膜、窒化シリコン
膜や酸化シリコン膜等からなるが、本実施形態では特
に、例えばECR方式プラズマCVD、ICP方式プラ
ズマCVD、へリコン波方式プラズマCVD等に代表さ
れる高密度プラズマCVDもしくは高周波バイアススパ
ッタ法によって、この第2層間絶縁膜80を形成する。
高密度プラズマCVDであると、プラズマ中のイオン密
度が通常のプラズマCVDの場合よりも、2桁程度高い
ため、層間絶縁膜を堆積している最中にも高密度のプラ
ズマによって、堆積されたばかりの層間絶縁膜が若干削
れながら堆積が続けられる。このため、データ線6a等
の表面からなるほぼ直角に切り立った側壁を有する急峻
な段差を有する凸部(図8参照)上や、走査線3a及び
容量線3b等の表面からなるほぼ直角に切り立った側壁
を有する急峻な段差を有する凸部(図9参照)上に、最
終的には緩やか傾斜を持つ凸部81及び凸部82を第2
層間絶縁膜80から形成できる。例えば、液晶層50の
層厚を3μmとした場合、凸部82の高さを0.5μm
程度とし、凸部81の高さを0.35μm程度とするよ
うに、当該高密度プラズマCVDが行われる。なお、高
周波バイアススパッタを用いた絶縁膜堆積手段を用いた
場合も、バイアスの印加された基板上の相関絶縁層がプ
ラズマによって若干削られるため、高密度プラズマCV
Dとほぼ同様の凸部形状を得ることができる。
Next, as shown in step (c) of FIGS. 8 and 9, a second interlayer insulating film 80 is formed on the data line 6a. The material itself of the second interlayer insulating film 80 is the same as that of the base insulating film 12.
Alternatively, as with the first interlayer insulating film 4, NSG, PSG, BS
It is made of a silicate glass film such as G or BPSG, a silicon nitride film, a silicon oxide film, or the like. In the present embodiment, in particular, high quality represented by, for example, ECR system plasma CVD, ICP system plasma CVD, and helicon wave system plasma CVD. The second interlayer insulating film 80 is formed by density plasma CVD or high frequency bias sputtering.
In the case of high-density plasma CVD, the ion density in the plasma is about two orders of magnitude higher than in the case of normal plasma CVD, so that the high-density plasma was just deposited during the interlayer insulating film deposition. The deposition is continued while the interlayer insulating film is slightly scraped. For this reason, on the convex portion (see FIG. 8) having a steep step having a side wall formed by the surface of the data line 6a or the like and rising substantially at a right angle, or by the surface formed by the surface of the scanning line 3a, the capacitance line 3b, or the like, a substantially right angle. Finally, the convex portion 81 and the convex portion 82 having a gentle slope are secondly formed on the convex portion (see FIG. 9) having a steep step having a side wall.
It can be formed from the interlayer insulating film 80. For example, when the layer thickness of the liquid crystal layer 50 is 3 μm, the height of the convex portion 82 is 0.5 μm.
The high density plasma CVD is performed so that the height of the convex portion 81 is about 0.35 μm. Even when the insulating film depositing means using high frequency bias sputtering is used, the correlation insulating layer on the substrate to which the bias is applied is slightly scraped by the plasma, so that the high density plasma CV is used.
It is possible to obtain a convex shape substantially similar to that of D.

【0094】続いて、図3に示したように、画素電極9
aと高濃度ドレイン領域1eとを電気的に接続するため
のコンタクトホール8を、反応性イオンエッチング、反
応性イオンビームエッチング等のドライエッチング或い
はウエットエッチングにより第2層間絶縁膜80及び第
1層間絶縁膜4に開孔する。
Subsequently, as shown in FIG. 3, the pixel electrode 9
The contact hole 8 for electrically connecting a and the high-concentration drain region 1e is formed with the second interlayer insulating film 80 and the first interlayer insulating film by dry etching such as reactive ion etching or reactive ion beam etching or wet etching. Open the membrane 4.

【0095】次に図8及び図9の工程(d)に示すよう
に、コンタクトホール8が開孔された第2層間絶縁膜8
0の上に、スパッタリング処理等により、ITO膜等の
透明導電性薄膜を、約50〜200nmの厚さに堆積
し、更にフォトリソグラフィ工程及びエッチング工程等
により、画素電極9aを形成する。
Next, as shown in step (d) of FIGS. 8 and 9, the second interlayer insulating film 8 in which the contact hole 8 is opened.
Then, a transparent conductive thin film such as an ITO film is deposited on the substrate 0 by sputtering to a thickness of about 50 to 200 nm, and the pixel electrode 9a is formed by a photolithography process and an etching process.

【0096】尚、当該電気光学装置を反射型として用い
る場合には、Al等の反射率の高い不透明な材料から画
素電極9aを形成してもよい。更にその上に配向膜16
を形成する。係る配向膜16に対して、好ましくは、よ
り大きい凸部82による段差に対して平行にラビング処
理を行う。
When the electro-optical device is used as a reflection type, the pixel electrode 9a may be formed of an opaque material having a high reflectance such as Al. On top of that, the alignment film 16
To form. A rubbing process is preferably performed on the alignment film 16 in parallel with the step due to the larger convex portion 82.

【0097】以上のように本実施形態の製造方法によれ
ば、第2層間絶縁膜80を高密度プラズマCVDもしく
は高周波バイアススパッタ法により形成するので、緩や
かな段差を有する凸部81及び凸部82を形成でき、し
かも、データ線6a、走査線3a、容量線3b、TFT
30、蓄積容量70等からなる凸部の形状を制御すると
共に高密度プラズマCVDもしくは高周波バイアススパ
ッタ法における成膜条件を制御することによって、凸部
81及び凸部82の高さや形状或いは寸法の精度を格段
に高めることができる。例えば、凸部の段差を緩やかに
するためにウエットエッチングを行う場合と比較する
と、凸部81及び凸部82における寸法のばらつきを、
数分の一から十数分の一或いはそれ以下程度にまで小さ
くでき、寸法精度或いは形状精度を顕著に高められる。
As described above, according to the manufacturing method of this embodiment, since the second interlayer insulating film 80 is formed by the high density plasma CVD or the high frequency bias sputtering method, the convex portions 81 and the convex portions 82 having a gentle step are formed. And the data lines 6a, the scanning lines 3a, the capacitance lines 3b, and the TFTs.
By controlling the shape of the convex portion composed of 30, the storage capacitor 70 and the like and controlling the film forming conditions in the high density plasma CVD or the high frequency bias sputtering method, the accuracy of the height, shape or dimension of the convex portion 81 and the convex portion 82 is controlled. Can be significantly increased. For example, as compared with the case where wet etching is performed to make the step of the convex portion gentle, the dimensional variation in the convex portion 81 and the convex portion 82 is
The size can be reduced to several tenths to tenths or less, and dimensional accuracy or shape accuracy can be remarkably improved.

【0098】特に、本実施形態では、凸部81及び凸部8
2を、走査線3a、データ線6a等の配線やTFT30
等の素子を含んでなるパターンの存在によって構築する
ので、凸部形成用の膜や専用のエッチングにより凸部を
形成する場合と比較して、製造プロセスの複雑化を招か
ないで済み、工程数を削減できる。更に一般に画素電極
9aとその下方に存在するデータ線6aとを層間絶縁す
るためには、これら両者間に第2層間絶縁膜80を設け
ることは必要である。従って、第2層間絶縁膜80によ
って、層間絶縁すると共に凸部81及び凸部82を形成
することは、基板10上における積層構造及び製造プロ
セスの複雑化を招かない点で大変優れている。
Particularly, in this embodiment, the convex portion 81 and the convex portion 8 are formed.
2 is the wiring such as the scanning line 3a and the data line 6a and the TFT 30.
Since it is constructed by the existence of a pattern that includes elements such as the above, compared to the case where the convex portion is formed by a convex-forming film or a dedicated etching, the manufacturing process does not become complicated, and the number of steps Can be reduced. Further, generally, in order to perform interlayer insulation between the pixel electrode 9a and the data line 6a existing therebelow, it is necessary to provide the second interlayer insulating film 80 between them. Therefore, forming the convex portions 81 and the convex portions 82 while performing interlayer insulation by the second interlayer insulating film 80 is very excellent in that it does not complicate the laminated structure and the manufacturing process on the substrate 10.

【0099】これらの結果、横電界の発生する領域では
凸部81及び82により、横電界による液晶配向不良を
確実に低減すると共に、第2層間絶縁膜80を高密度プ
ラズマCVDもしくは高周波バイアススパッタ法で形成
することにより、段差による液晶配向不良を低減するこ
とが可能である、装置信頼性の高い液晶装置を比較的容
易に製造できる。
As a result, in the region where the horizontal electric field is generated, the convex portions 81 and 82 surely reduce the liquid crystal alignment defect due to the horizontal electric field, and the second interlayer insulating film 80 is formed by the high density plasma CVD or the high frequency bias sputtering method. By forming by (1), it is possible to relatively easily manufacture a liquid crystal device with high device reliability that can reduce liquid crystal alignment defects due to steps.

【0100】ここで、凸部81及び凸部82における側
面の傾斜とラビング方向との関係について図10を参照
して説明を加える。
Here, the relationship between the inclination of the side surface of the convex portion 81 and the convex portion 82 and the rubbing direction will be described with reference to FIG.

【0101】図10(a)に示すように、液晶層50を
構成する液晶分子50aは、図中左右方向にラビング処
理が施されており所定のプレティルト角を与えるように
表面処理された配向膜16上で、所定の配向状態をと
る。そして、画像信号に応じた電界の印加により、図中
破線で示した位置に各液晶分子50aは回動する。
As shown in FIG. 10 (a), the liquid crystal molecules 50a constituting the liquid crystal layer 50 are subjected to rubbing treatment in the horizontal direction in the figure, and an alignment film surface-treated to give a predetermined pretilt angle. 16 has a predetermined orientation state. Then, by applying an electric field according to the image signal, each liquid crystal molecule 50a rotates to the position shown by the broken line in the figure.

【0102】この際、図10(b)に示すように、液晶
層50を構成する液晶分子50aは、配向膜16の下地
面301に、ラビング方向に交わる方向に傾斜を与える
凸部があると、この傾斜部で液晶分子50aの配向状態
は若干乱れる。しかしながら、傾斜が緩やかであるの
で、液晶層50内に不連続面は殆ど発生しない。
At this time, as shown in FIG. 10 (b), the liquid crystal molecules 50a constituting the liquid crystal layer 50 have a convex portion on the lower ground surface 301 of the alignment film 16 which is inclined in a direction intersecting the rubbing direction. At this inclined portion, the alignment state of the liquid crystal molecules 50a is slightly disturbed. However, since the inclination is gentle, the discontinuous surface hardly occurs in the liquid crystal layer 50.

【0103】これに対し、10(c)に示すように、配
向膜16の下地面301’に、より急峻な傾斜を与える
凸部があると、この液晶分子50aの配向状態の乱れは
顕著となり、液晶層50内に不連続面が発生してしま
う。
On the other hand, as shown in 10 (c), when the lower ground surface 301 'of the alignment film 16 has a convex portion which gives a steeper inclination, the disorder of the alignment state of the liquid crystal molecules 50a becomes remarkable. However, a discontinuous surface is generated in the liquid crystal layer 50.

【0104】従って、前述した図8及び図9の工程
(c)に示したように、第2層間絶縁膜80を高密度プ
ラズマCVDもしくは高周波バイアススパッタ法を用い
て形成することで、凸部81及び凸部82による段差を
緩やかにすると、当該段差に基づく液晶分子50cの配
向不良を低減することができ有利である。更に、同一の
段差であっても、段差に平行な方向にラビング処理を行
えば、段差による液晶分子50cの配向状態の乱れは低
減する。従って、本実施形態では、TFTアレイ基板1
0側の配向膜16に対しては格子状の凸部81及び凸部
82のうち大きい方の凸部による段差の方向に沿ってラ
ビング処理を施すと有利である。或いは、前述の如く横
電界が発生する領域にのみストライプ状に形成した凸部
による段差の方向に沿ってラビング処理を施すと更に有
利である。
Therefore, as shown in the step (c) of FIG. 8 and FIG. 9 described above, the second interlayer insulating film 80 is formed by using the high density plasma CVD or the high frequency bias sputtering method. Further, if the step due to the convex portion 82 is made gentle, it is possible to reduce the alignment failure of the liquid crystal molecules 50c due to the step, which is advantageous. Further, even if the steps are the same, if the rubbing process is performed in the direction parallel to the steps, the disturbance of the alignment state of the liquid crystal molecules 50c due to the steps is reduced. Therefore, in this embodiment, the TFT array substrate 1
It is advantageous to perform a rubbing process on the alignment film 16 on the 0 side along the direction of the step due to the larger convex portion of the lattice-shaped convex portions 81 and the convex portions 82. Alternatively, as described above, it is more advantageous to perform the rubbing process only in the region where the lateral electric field is generated, along the direction of the step due to the convex portion formed in the stripe shape.

【0105】(第2実施形態)次に、第2実施形態につ
いて図3から図6を参照して説明する。
(Second Embodiment) Next, a second embodiment will be described with reference to FIGS.

【0106】第2実施形態の電気光学装置は、第1実施
形態の場合と同様に1H反転駆動方式(図6参照)で駆
動されるが、図3及び図4に示した第1実施形態の場合
とは異なり、横電界が殆ど発生しない領域については、
凸部81の形成を省略する。他方、横電界が発生する領
域については、図5に示した第1実施形態の場合と同様
に、凸部82が形成されており、その他の構成について
も第1実施形態と同様である。即ち、第2実施形態では、
走査線3aに沿ったストライプ状の凸部82が画像表示
領域10aに設けられる。
The electro-optical device of the second embodiment is driven by the 1H inversion driving method (see FIG. 6) as in the first embodiment, but the electro-optical device of the first embodiment shown in FIGS. Unlike the case, for the region where the transverse electric field is hardly generated,
The formation of the convex portion 81 is omitted. On the other hand, in the region where the lateral electric field is generated, the convex portion 82 is formed as in the case of the first embodiment shown in FIG. 5, and the other configurations are the same as those of the first embodiment. That is, in the second embodiment,
A stripe-shaped convex portion 82 along the scanning line 3a is provided in the image display area 10a.

【0107】このような構成は例えば、基板10、下地
絶縁膜12及び第1層間絶縁膜4のうち少なくとも一つ
に、データ線6aに沿った溝を掘って、図4に示した蓄積
容量70及びデータ線6aを第1層間絶縁膜4に埋め込
むと共に、図5に示した走査線6aや容量線3b等につ
いては、このような溝に埋め込まないことで得られる。
In such a structure, for example, a groove along the data line 6a is formed in at least one of the substrate 10, the base insulating film 12 and the first interlayer insulating film 4, and the storage capacitor 70 shown in FIG. The data line 6a and the data line 6a are embedded in the first interlayer insulating film 4, and the scanning line 6a and the capacitance line 3b shown in FIG.

【0108】従って、第2実施形態によれば、横電界の発
生する個所にのみ形成された凸部82によって、効率的
に横電界による悪影響を低減できる。そして、横電界の
悪影響を低減するのに寄与しない凸部81に起因して段
差による液晶層50の配向不良が発生することがないの
で有利である。
Therefore, according to the second embodiment, the adverse effect of the lateral electric field can be efficiently reduced by the convex portion 82 formed only at the location where the lateral electric field is generated. Further, it is advantageous that the unevenness of the liquid crystal layer 50 due to the step does not occur due to the convex portion 81 that does not contribute to reducing the adverse effect of the lateral electric field.

【0109】(第3実施形態)次に、第3実施形態につ
いて図3から図7を参照して説明する。
(Third Embodiment) Next, a third embodiment will be described with reference to FIGS.

【0110】第3実施形態の電気光学装置は、第1実施
形態の場合と異なり1S反転駆動方式(図7参照)で駆
動される。そこで、図3及び図5に示した第1実施形態
の場合とは異なり、横電界が殆ど発生しない領域につい
ては、凸部82の形成を省略する。他方、横電界が発生
する領域については、図4に示した第1実施形態の場合
と同様に、凸部81が形成されており、その他の構成に
ついても第1実施形態と同様である。即ち、第3実施形
態では、データ線6aに沿ったストライプ状の凸部81
が画像表示領域10aに設けられている。
The electro-optical device of the third embodiment is driven by the 1S inversion driving method (see FIG. 7) unlike the case of the first embodiment. Therefore, unlike the case of the first embodiment shown in FIGS. 3 and 5, the formation of the convex portion 82 is omitted in the region where the lateral electric field is hardly generated. On the other hand, in the region where the lateral electric field is generated, the convex portion 81 is formed as in the case of the first embodiment shown in FIG. 4, and the other configurations are the same as those of the first embodiment. That is, in the third embodiment, the stripe-shaped convex portion 81 along the data line 6a is formed.
Are provided in the image display area 10a.

【0111】このような構成は例えば、基板10及び下
地絶縁膜12のうち少なくとも一つに、走査線3aや容
量線3b等に沿って溝を掘って、図5に示した走査線3
aや容量線3b等を下地絶縁膜12に埋め込むと共に、
図4に示したデータ線6aや蓄積容量70については、
このような溝に埋め込まないことで得られる。或いは、
図5に示した走査線3aや容量線3b等を覆う第1層間
絶縁膜4の上面を、CMP処理により平坦化するか又は
流動性のある絶縁膜材料の塗布により平坦化すると共
に、この平坦化された表面上に図4に示したデータ線6
aを形成することで得られる。
In such a structure, for example, a groove is formed along at least one of the substrate 10 and the base insulating film 12 along the scanning line 3a, the capacitance line 3b, etc., and the scanning line 3 shown in FIG.
a and the capacitance line 3b are embedded in the base insulating film 12,
Regarding the data line 6a and the storage capacitor 70 shown in FIG.
It is obtained by not embedding in such a groove. Alternatively,
The upper surface of the first interlayer insulating film 4 covering the scanning lines 3a and the capacitance lines 3b shown in FIG. 5 is flattened by CMP processing or by coating a fluid insulating film material, and the flattening is performed. The data line 6 shown in FIG. 4 on the textured surface.
It is obtained by forming a.

【0112】従って、第3実施形態によれば、横電界の発
生する個所にのみ形成された凸部81によって、効率的
に横電界による悪影響を低減できる。そして、横電界の
悪影響を低減するのに寄与しない凸部82に起因して段
差による液晶層50の配向不良が発生することがないの
で有利である。
Therefore, according to the third embodiment, the adverse effect of the lateral electric field can be efficiently reduced by the convex portion 81 formed only at the location where the lateral electric field is generated. Further, it is advantageous that the unevenness of the liquid crystal layer 50 due to the step does not occur due to the convex portion 82 that does not contribute to reducing the adverse effect of the lateral electric field.

【0113】(変形形態)上述した各実施形態では、デ
ータ線6a、走査線3a、容量線3b等の配線、TFT
30等の素子の存在により構築された急峻な凸部上に、
第2層間絶縁膜80を形成するようにしているが、一の
変形形態として、このような配線や素子に代えて又は加
えて、凸部を形成すべき領域に、絶縁膜、導電膜、半導
体膜等から凸部形成用の材料膜を別途形成してもよい。
このように凸部形成用の材料膜から凸部を構築すれば、
配線、素子等のパターンによる制約を受けずに、設計上
望ましい領域に、望ましい高さの凸部を構築できる。し
かも、このような凸部を急峻に形成しても、その上には
高密度プラズマCVDもしくは高周波バイアススパッタ
法により第2層間絶縁膜80が形成されるので、画素電
極9aの下地面においては、上述の各実施形態の場合と
同様に、緩やかな段差を有する凸部が得られる。
(Modification) In each of the above-described embodiments, the data lines 6a, the scanning lines 3a, the wirings such as the capacitance lines 3b, and the TFTs.
On the steep convex part constructed by the existence of elements such as 30
Although the second interlayer insulating film 80 is formed, as a modification, an insulating film, a conductive film, or a semiconductor is formed in a region where a convex portion is to be formed instead of or in addition to such wirings and elements. A material film for forming the protrusion may be separately formed from a film or the like.
If the convex portion is constructed from the material film for forming the convex portion in this way,
It is possible to construct a convex portion having a desired height in a desired region in terms of design, without being restricted by patterns of wiring, elements, and the like. Moreover, even if such a convex portion is formed steeply, the second interlayer insulating film 80 is formed on the convex portion by the high-density plasma CVD or the high-frequency bias sputtering method. Therefore, in the lower ground of the pixel electrode 9a, Similar to the case of each of the above-described embodiments, a convex portion having a gentle step can be obtained.

【0114】(電気光学装置の全体構成)以上のように
構成された各実施形態における電気光学装置の全体構成
を図11及び図12を参照して説明する。尚、図11
は、TFTアレイ基板10をその上に形成された各構成
要素と共に対向基板20の側から見た平面図であり、図
12は、図11のH−H'断面図である。
(Overall Configuration of Electro-Optical Device) The overall configuration of the electro-optical device in each of the above-described embodiments will be described with reference to FIGS. 11 and 12. Incidentally, FIG.
FIG. 12 is a plan view of the TFT array substrate 10 together with the constituent elements formed thereon as viewed from the counter substrate 20 side, and FIG. 12 is a sectional view taken along line HH ′ of FIG. 11.

【0115】図11において、TFTアレイ基板10の
上には、シール材52がその縁に沿って設けられてお
り、その内側に並行して、例えば前述した遮光膜23と
同じ或いは異なる材料から成る画像表示領域10aの周
辺を規定する額縁としての遮光膜53が設けられてい
る。シール材52の外側の領域には、データ線6aに画
像信号を所定タイミングで供給することによりデータ線
6aを駆動するデータ線駆動回路101及び外部回路接
続端子102がTFTアレイ基板10の一辺に沿って設
けられており、走査線3aに走査信号を所定タイミング
で供給することにより走査線3aを駆動する走査線駆動
回路104が、この一辺に隣接する2辺に沿って設けら
れている。走査線3aに供給される走査信号遅延が問題
にならないのならば、走査線駆動回路104は片側だけ
でも良いことは言うまでもない。また、データ線駆動回
路101を画像表示領域10aの辺に沿って両側に配列
してもよい。更にTFTアレイ基板10の残る一辺に
は、画像表示領域10aの両側に設けられた走査線駆動
回路104間をつなぐための複数の配線105が設けら
れている。また、対向基板20のコーナー部の少なくと
も1箇所においては、TFTアレイ基板10と対向基板
20との間で電気的に導通をとるための導通材106が
設けられている。そして、図12に示すように、図11
に示したシール材52とほぼ同じ輪郭を持つ対向基板2
0が当該シール材52によりTFTアレイ基板10に固
着されている。
In FIG. 11, the sealing material 52 is provided on the TFT array substrate 10 along the edge thereof, and is formed in parallel with the inside thereof, for example, made of the same material as or a material different from that of the above-mentioned light shielding film 23. A light shielding film 53 is provided as a frame that defines the periphery of the image display area 10a. In an area outside the sealing material 52, a data line driving circuit 101 for driving the data line 6a by supplying an image signal to the data line 6a at a predetermined timing and an external circuit connecting terminal 102 are provided along one side of the TFT array substrate 10. A scanning line driving circuit 104 that drives the scanning line 3a by supplying a scanning signal to the scanning line 3a at a predetermined timing is provided along two sides adjacent to this one side. It goes without saying that the scanning line driving circuit 104 may be provided on only one side if the delay of the scanning signal supplied to the scanning line 3a does not matter. Further, the data line driving circuits 101 may be arranged on both sides along the side of the image display area 10a. Further, on the remaining one side of the TFT array substrate 10, a plurality of wirings 105 for connecting the scanning line driving circuits 104 provided on both sides of the image display area 10a are provided. In addition, at least one corner of the counter substrate 20 is provided with a conductive material 106 for electrically connecting the TFT array substrate 10 and the counter substrate 20. Then, as shown in FIG.
Counter substrate 2 having substantially the same contour as the sealing material 52 shown in FIG.
0 is fixed to the TFT array substrate 10 by the sealing material 52.

【0116】尚、TFTアレイ基板10上には、これら
のデータ線駆動回路101、走査線駆動回路104等に
加えて、複数のデータ線6aに画像信号を所定のタイミ
ングで印加するサンプリング回路、複数のデータ線6a
に所定電圧レベルのプリチャージ信号を画像信号に先行
して各々供給するプリチャージ回路、製造途中や出荷時
の当該電気光学装置の品質、欠陥等を検査するための検
査回路等を形成してもよい。
On the TFT array substrate 10, in addition to the data line driving circuit 101, the scanning line driving circuit 104, etc., a sampling circuit for applying an image signal to a plurality of data lines 6a at a predetermined timing, Data line 6a
In addition, a precharge circuit for supplying a precharge signal of a predetermined voltage level prior to the image signal, an inspection circuit for inspecting the quality, defects, etc. of the electro-optical device during manufacturing or shipping may be formed. Good.

【0117】以上図1から図12を参照して説明した各
実施形態では、データ線駆動回路101及び走査線駆動
回路104をTFTアレイ基板10の上に設ける代わり
に、例えばTAB(Tape Automated bonding)基板上に
実装された駆動用LSIに、TFTアレイ基板10の周
辺部に設けられた異方性導電フィルムを介して電気的及
び機械的に接続するようにしてもよい。また、対向基板
20の投射光が入射する側及びTFTアレイ基板10の
出射光が出射する側には各々、例えば、TN(Twisted
Nematic)モード、STN(Super Twisted Nematic)モ
ード、VA(Vertically Aligned)モード、PDLC(P
olymer Dispersed Liquid Crystal)モード等の動作モー
ドや、ノーマリーホワイトモード/ノーマリーブラック
モードの別に応じて、偏光フィルム、位相差フィルム、
偏光板などが所定の方向で配置される。
In each of the embodiments described above with reference to FIGS. 1 to 12, instead of providing the data line driving circuit 101 and the scanning line driving circuit 104 on the TFT array substrate 10, for example, TAB (Tape Automated Bonding). The drive LSI mounted on the substrate may be electrically and mechanically connected via an anisotropic conductive film provided in the peripheral portion of the TFT array substrate 10. Further, for example, TN (Twisted) is provided on the side on which the projection light of the counter substrate 20 is incident and on the side on which the emission light of the TFT array substrate 10 is emitted.
Nematic) mode, STN (Super Twisted Nematic) mode, VA (Vertically Aligned) mode, PDLC (P
Olymer Dispersed Liquid Crystal) mode, etc., and depending on the normally white mode / normally black mode, polarizing film, retardation film,
A polarizing plate and the like are arranged in a predetermined direction.

【0118】以上説明した各実施形態における電気光学
装置は、プロジェクタに適用されるため、3枚の電気光
学装置がRGB用のライトバルブとして各々用いられ、
各ライトバルブには各々RGB色分解用のダイクロイッ
クミラーを介して分解された各色の光が投射光として各
々入射されることになる。従って、各実施形態では、対
向基板20に、カラーフィルタは設けられていない。し
かしながら、画素電極9aに対向する所定領域にRGB
のカラーフィルタをその保護膜と共に、対向基板20上
に形成してもよい。このようにすれば、プロジェクタ以
外の直視型や反射型のカラー電気光学装置について、各
実施形態における電気光学装置を適用できる。
Since the electro-optical device according to each of the embodiments described above is applied to a projector, three electro-optical devices are used as light valves for RGB,
The light of each color separated through the dichroic mirror for RGB color separation enters each light valve as projection light. Therefore, in each embodiment, the counter substrate 20 is not provided with a color filter. However, in the predetermined area facing the pixel electrode 9a, the RGB
You may form the color filter of above with the protective film on the counter substrate 20. With this configuration, the electro-optical device according to each embodiment can be applied to a direct-view type or reflective type color electro-optical device other than the projector.

【0119】更に、以上の実施形態において、特開平9
−127497号公報、特公平3−52611号公報、
特開平3−125123号公報、特開平8−17110
1号公報等に開示されているように、TFTアレイ基板
10上において画素スイッチング用TFT30に対向す
る位置(即ち、TFTの下側)にも、例えば高融点金属
からなる遮光膜を設けてもよい。このようにTFTの下
側にも遮光膜を設ければ、TFTアレイ基板10の側か
らの裏面反射(戻り光)や複数の液晶装置をプリズム等
を介して組み合わせて一つの光学系を構成する場合に、
他の液晶装置からプリズム等を突き抜けて来る投射光部
分等が当該液晶装置のTFTに入射するのを未然に防ぐ
ことができる。また、対向基板20上に1画素1個対応
するようにマイクロレンズを形成してもよい。あるい
は、TFTアレイ基板10上のRGBに対向する画素電
極9a下にカラーレジスト等でカラーフィルタ層を形成
することも可能である。このようにすれば、入射光の集
光効率を向上することで、明るい電気光学装置が実現で
きる。更にまた、対向基板20上に、何層もの屈折率の
相違する干渉層を堆積することで、光の干渉を利用し
て、RGB色を作り出すダイクロイックフィルタを形成
してもよい。このダイクロイックフィルタ付き対向基板
によれば、より明るいカラー電気光学装置が実現でき
る。
Further, in the above embodiment, Japanese Patent Laid-Open No.
No. 127,497, Japanese Patent Publication No. 3-52611,
JP-A-3-125123, JP-A-8-17110
As disclosed in Japanese Patent Publication No. 1 and the like, a light shielding film made of, for example, a refractory metal may be provided on the TFT array substrate 10 at a position facing the pixel switching TFT 30 (that is, below the TFT). . By providing a light-shielding film also on the lower side of the TFT in this way, one optical system is constructed by combining back surface reflection (return light) from the TFT array substrate 10 side and a plurality of liquid crystal devices via a prism or the like. In case,
It is possible to prevent the projected light portion or the like that passes through the prism or the like from another liquid crystal device from entering the TFT of the liquid crystal device. Further, microlenses may be formed on the counter substrate 20 so as to correspond to each pixel. Alternatively, it is also possible to form a color filter layer with a color resist or the like under the pixel electrode 9a facing the RGB on the TFT array substrate 10. By doing so, a bright electro-optical device can be realized by improving the efficiency of collecting incident light. Furthermore, a dichroic filter that creates RGB colors may be formed by utilizing interference of light by depositing a number of interference layers having different refractive indexes on the counter substrate 20. With this counter substrate with a dichroic filter, a brighter color electro-optical device can be realized.

【0120】(電子機器)次に、以上詳細に説明した電
気光学装置をライトバルブとして用いた電子機器の一例
たる投射型カラー表示装置の実施形態について、その全
体構成、特に光学的な構成について説明する。ここに図
13は、投射型カラー表示装置の図式的断面図である。
(Electronic Device) Next, an overall configuration, particularly an optical configuration, of an embodiment of a projection type color display device as an example of an electronic device using the electro-optical device described in detail above as a light valve will be described. To do. FIG. 13 is a schematic sectional view of the projection type color display device.

【0121】図13において、本実施形態における投射
型カラー表示装置の一例たる液晶プロジェクタ1100
は、駆動回路がTFTアレイ基板上に搭載された液晶装
置100を含む液晶モジュールを3個用意し、夫々RG
B用のライトバルブ100R、100G及び100Bと
して用いたプロジェクタとして構成されている。液晶プ
ロジェクタ1100では、メタルハライドランプ等の白
色光源のランプユニット1102から投射光が発せられ
ると、3枚のミラー1106及び2枚のダイクロイック
ミラー1108によって、RGBの3原色に対応する光
成分R、G、Bに分けられ、各色に対応するライトバル
ブ100R、100G及び100Bに夫々導かれる。こ
の際特にB光は、長い光路による光損失を防ぐために、
入射レンズ1122、リレーレンズ1123及び出射レ
ンズ1124からなるリレーレンズ系1121を介して
導かれる。そして、ライトバルブ100R、100G及
び100Bにより夫々変調された3原色に対応する光成
分は、ダイクロイックプリズム1112により再度合成
された後、投射レンズ1114を介してスクリーン11
20にカラー画像として投射される。
In FIG. 13, a liquid crystal projector 1100 which is an example of the projection type color display device in this embodiment.
Prepares three liquid crystal modules including the liquid crystal device 100 in which the driving circuit is mounted on the TFT array substrate.
It is configured as a projector used as the B light valves 100R, 100G, and 100B. In the liquid crystal projector 1100, when the projection light is emitted from the lamp unit 1102 of the white light source such as a metal halide lamp, the three mirrors 1106 and the two dichroic mirrors 1108 cause the light components R, G corresponding to the three primary colors of RGB, It is divided into B and is led to the light valves 100R, 100G and 100B corresponding to the respective colors. At this time, in particular, the B light is
It is guided through a relay lens system 1121 including an entrance lens 1122, a relay lens 1123, and an exit lens 1124. The light components corresponding to the three primary colors modulated by the light valves 100R, 100G, and 100B are recombined by the dichroic prism 1112, and then the screen 11 via the projection lens 1114.
20 is projected as a color image.

【0122】本発明は、上述した実施形態に限られるも
のではなく、請求の範囲及び明細書全体から読み取れる
発明の要旨或いは思想に反しない範囲で適宜変更可能で
あり、そのような変更を伴なう電気光学装置及びその製
造方法並びに電子機器もまた本発明の技術的範囲に含ま
れるものである。
The present invention is not limited to the above-mentioned embodiments, but can be appropriately modified within the scope of the gist or concept of the invention which can be read from the claims and the entire specification, and such modifications are accompanied. The electro-optical device, its manufacturing method, and electronic equipment are also included in the technical scope of the present invention.

【図面の簡単な説明】[Brief description of drawings]

【図1】第1実施形態の電気光学装置における画像表示
領域を構成するマトリクス状の複数の画素に設けられた
各種素子、配線等の等価回路である。
FIG. 1 is an equivalent circuit of various elements, wirings, and the like provided in a plurality of pixels in a matrix forming an image display area in the electro-optical device according to the first embodiment.

【図2】第1実施形態の電気光学装置におけるデータ
線、走査線、画素電極等が形成されたTFTアレイ基板
の相隣接する複数の画素群の平面図である。
FIG. 2 is a plan view of a plurality of pixel groups adjacent to each other on a TFT array substrate on which data lines, scanning lines, pixel electrodes and the like are formed in the electro-optical device according to the first embodiment.

【図3】図2のA−A'断面図である。3 is a cross-sectional view taken along the line AA ′ of FIG.

【図4】図2のB−B'断面図である。FIG. 4 is a sectional view taken along line BB ′ of FIG.

【図5】図2のC−C'断面図である。5 is a cross-sectional view taken along the line CC ′ of FIG.

【図6】実施形態で用いられる1H反転駆動方式におけ
る各電極における電圧極性と横電界が生じる領域とを示
す画素電極の図式的平面図である。
FIG. 6 is a schematic plan view of a pixel electrode showing a voltage polarity and a region where a lateral electric field is generated in each electrode in the 1H inversion driving method used in the embodiment.

【図7】実施形態で採用可能な1S反転駆動方式におけ
る各電極における電圧極性と横電界が生じる領域とを示
す画素電極の図式的平面図である。
FIG. 7 is a schematic plan view of a pixel electrode showing a voltage polarity and a region where a lateral electric field is generated in each electrode in the 1S inversion driving method which can be adopted in the embodiment.

【図8】実施形態の電気光学装置の製造プロセスを、図
2のB−B'断面に対応する個所について順を追って示
す工程図である。
8A to 8C are process diagrams sequentially showing a manufacturing process of the electro-optical device according to the embodiment with respect to a portion corresponding to the BB ′ cross section in FIG. 2.

【図9】実施形態の電気光学装置の製造プロセスを、図
2のC−C’断面に対応する個所について順を追って示
す工程図である。
9A to 9C are process diagrams sequentially showing a manufacturing process of the electro-optical device according to the embodiment with respect to a portion corresponding to the CC ′ section in FIG. 2.

【図10】実施形態の電気光学装置における凸部による
段差の傾斜と液晶分子の配向状態との関係を示す図式的
な側面図である。
FIG. 10 is a schematic side view showing a relationship between an inclination of a step due to a convex portion and an alignment state of liquid crystal molecules in the electro-optical device according to the embodiment.

【図11】各実施形態の電気光学装置におけるTFTア
レイ基板をその上に形成された各構成要素と共に対向基
板の側から見た平面図である。
FIG. 11 is a plan view of the TFT array substrate in the electro-optical device according to each of the embodiments, together with the respective components formed thereon, as viewed from the counter substrate side.

【図12】図11のH−H'断面図である。12 is a cross-sectional view taken along the line HH 'of FIG.

【図13】本発明の電子機器の実施形態である投射型カ
ラー表示装置の一例たるカラー液晶プロジェクタを示す
図式的断面図である。
FIG. 13 is a schematic cross-sectional view showing a color liquid crystal projector which is an example of a projection type color display device which is an embodiment of an electronic apparatus of the invention.

【符号の説明】[Explanation of symbols]

1a…半導体層 1a'…チャネル領域 1b…低濃度ソース領域 1c…低濃度ドレイン領域 1d…高濃度ソース領域 1e…高濃度ドレイン領域 1f…画素電位側容量電極 2…絶縁膜 3a…走査線 3b…容量線 4…第1層間絶縁膜 5…コンタクトホール 6a…データ線 8…コンタクトホール 9a…画素電極 10…TFTアレイ基板 12…下地絶縁膜 16…配向膜 20…対向基板 21…対向電極 22…配向膜 23…遮光膜 30…TFT 50…液晶層 50a…液晶分子 70…蓄積容量 80…第2層間絶縁膜 81、82…凸部 C1、C2…横電界の発生領域 1a ... semiconductor layer 1a '... Channel area 1b ... Low concentration source region 1c ... low concentration drain region 1d ... High-concentration source region 1e ... high-concentration drain region 1f ... Pixel potential side capacitance electrode 2 ... Insulating film 3a ... scanning line 3b ... Capacity line 4 ... First interlayer insulating film 5 ... Contact hole 6a ... Data line 8 ... Contact hole 9a ... Pixel electrode 10 ... TFT array substrate 12 ... Base insulating film 16 ... Alignment film 20 ... Counter substrate 21 ... Counter electrode 22 ... Alignment film 23 ... Shading film 30 ... TFT 50 ... Liquid crystal layer 50a ... Liquid crystal molecule 70 ... Storage capacity 80 ... Second interlayer insulating film 81, 82 ... convex portion C1, C2 ... Horizontal electric field generation region

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 FI テーマコート゛(参考) H01L 29/786 H01L 29/78 619A Fターム(参考) 2H090 HA04 HA07 HB03 HC19 HD01 2H092 GA17 JA24 JB24 JB33 JB57 JB58 KA07 KA12 KB25 MA05 MA07 NA04 PA06 RA05 5C094 AA06 BA03 BA43 CA19 DA14 DA15 DB04 EA04 EA07 HA10 5F058 BA20 BB06 BD02 BD04 BD07 BD10 BF03 BF04 BF09 BF12 BF27 BH12 BJ02 5F110 AA16 AA30 BB01 CC02 DD02 DD03 DD05 DD12 DD13 DD14 EE09 EE45 FF02 FF23 GG02 GG12 GG13 GG24 GG47 HJ23 HL03 HL05 HL23 HM15 NN03 NN22 NN23 NN24 NN25 NN26 NN34 NN35 NN72 NN73 PP10 QQ17 ─────────────────────────────────────────────────── ─── Continuation of front page (51) Int.Cl. 7 Identification code FI theme code (reference) H01L 29/786 H01L 29/78 619A F term (reference) 2H090 HA04 HA07 HB03 HC19 HD01 2H092 GA17 JA24 JB24 JB33 JB57 JB58 KA07 KA12 KB25 MA05 MA07 NA04 PA06 RA05 5C094 AA06 BA03 BA43 CA19 DA14 DA15 DB04 EA04 EA07 HA10 5F058 BA20 BB06 BD02 BD04 BD07 BD10 BF03 BF04 BF09 BF12 BB27 DD12 FF12 DD12FF23 DD12DD23 DD23 FF02 DD13 DD021413 DD02 DD14 DD021414 GG13 GG24 GG47 HJ23 HL03 HL05 HL23 HM15 NN03 NN22 NN23 NN24 NN25 NN26 NN34 NN35 NN72 NN73 PP10 QQ17

Claims (12)

【特許請求の範囲】[Claims] 【請求項1】 一対の第1及び第2基板間に電気光学物
質が挟持されてなり、第1の周期で反転駆動されるため
の第1の画素電極群及び該第1の周期と相補の第2の周
期で反転駆動されるための第2の画素電極群を含む複数
の画素電極が前記第1基板上に平面配列され且つ前記第
2基板上に前記複数の画素電極と対向する対向電極が設
けられた電気光学装置を製造する電気光学装置の製造方
法であって、 前記第1基板上に、前記画素電極を駆動する配線及び素
子を含むパターンを形成する工程と、 平面的に見て相隣接する画素電極の間隙となる領域に前
記パターンの存在によって少なくとも部分的に構築され
た凸部の上側に、高密度プラズマCVD(Chemical Vap
or Deposition)もしくは高周波バイアススパッタ法に
よって層間絶縁膜を形成する工程と、 該層間絶縁膜を形成後に前記複数の画素電極を形成する
工程とを備えたことを特徴とする電気光学装置の製造方
法。
1. A first pixel electrode group for inversion driving in a first cycle and an electro-optical material sandwiched between a pair of first and second substrates, and a first pixel electrode group complementary to the first pixel electrode group. A plurality of pixel electrodes including a second pixel electrode group to be invertedly driven in a second cycle are arranged in a plane on the first substrate and are opposed electrodes facing the plurality of pixel electrodes on the second substrate. An electro-optical device manufacturing method for manufacturing an electro-optical device comprising: a step of forming a pattern including wiring and elements for driving the pixel electrode on the first substrate; High density plasma CVD (Chemical Vap
or Deposition) or a high frequency bias sputtering method, and a step of forming an interlayer insulating film, and a step of forming the plurality of pixel electrodes after forming the interlayer insulating film.
【請求項2】 前記パターンとは別に前記凸部形成用の
材料膜を形成する工程を更に備えており、前記凸部は、前
記パターンに代えて又は加えて、前記材料膜の存在によ
って少なくとも部分的に構築されていることを特徴とす
る請求項1に記載の電気光学装置の製造方法。
2. The method further comprises the step of forming a material film for forming the convex portion separately from the pattern, wherein the convex portion is at least partially formed by the presence of the material film instead of or in addition to the pattern. The electro-optical device manufacturing method according to claim 1, wherein the electro-optical device is manufactured in a similar manner.
【請求項3】 前記第1基板上に所定パターンの溝を掘
る工程を更に備えており、前記凸部は、前記パターンに代
えて又は加えて、前記溝の存在によって少なくとも部分
的に構築されていることを特徴とする請求項1又は2に
記載の電気光学装置の製造方法。
3. The method further comprises the step of digging a groove having a predetermined pattern on the first substrate, wherein the convex portion is at least partially constructed by the existence of the groove instead of or in addition to the pattern. The method of manufacturing an electro-optical device according to claim 1, wherein
【請求項4】 前記第1基板上に他の層間絶縁膜を形成
する工程と、 該他の層間絶縁膜上に所定パターンの溝を掘る工程とを
更に備えており、前記凸部は、前記パターンに代えて又は
加えて、前記溝の存在によって少なくとも部分的に構築
されていることを特徴とする請求項1又は2に記載の電
気光学装置の製造方法。
4. The method further comprises: a step of forming another interlayer insulating film on the first substrate; and a step of digging a groove having a predetermined pattern on the other interlayer insulating film, wherein the convex portion is formed of: 3. The method for manufacturing an electro-optical device according to claim 1, wherein the groove is at least partially constructed by the presence of the groove instead of or in addition to the pattern.
【請求項5】 前記パターンを形成する工程の完了以前
に、前記基板上における積層体表面に対してCMP(Che
mical Mechanical Polishing:化学的機械研磨)処理を
施す工程を更に備えており、前記凸部は、前記CMP処理
が施された表面上に形成された前記パターンによって少
なくとも部分的に構築されることを特徴とする請求項1
から4のいずれか一項に記載の電気光学装置の製造方
法。
5. The CMP (Che (Che) is performed on the surface of the laminate on the substrate before the step of forming the pattern is completed.
mical mechanical polishing) is further provided, and the convex portion is at least partially constructed by the pattern formed on the surface subjected to the CMP treatment. Claim 1
5. The method for manufacturing an electro-optical device according to any one of items 1 to 4.
【請求項6】 前記凸部は、前記画素電極の間隙となる
領域のうち第1方向に沿った第1領域と前記画素電極の
間隙となる領域のうち前記第1方向に交わる第2方向に
沿った第2領域とのうち一方の領域のみに構築されるこ
とを特徴とする請求項1から5のいずれか一項に記載の
電気光学装置の製造方法。
6. The convex portion extends in a second direction that intersects the first direction in a region that is a gap between the pixel electrode and a first region along a first direction in a region that is a gap between the pixel electrodes. The method for manufacturing an electro-optical device according to claim 1, wherein the method is constructed in only one of the second region and the second region.
【請求項7】 前記凸部は、異なる極性で反転駆動され
る相隣接した画素電極相互間における間隙を前記一方の
領域として構築されることを特徴とする請求項6に記載
の電気光学装置の製造方法。
7. The electro-optical device according to claim 6, wherein the convex portion is constructed with a gap between adjacent pixel electrodes that are inverted and driven with different polarities as the one region. Production method.
【請求項8】 前記層間絶縁膜を形成する工程以前に、
前記第1領域と前記第2領域とのうち他方の領域に、前
記画素電極を駆動する他の配線又は素子を形成する工程
を更に含むことを特徴とする請求項6又は7に記載の電
気光学装置の製造方法。
8. Before the step of forming the interlayer insulating film,
8. The electro-optical device according to claim 6, further comprising the step of forming another wiring or element that drives the pixel electrode in the other region of the first region and the second region. Device manufacturing method.
【請求項9】 前記凸部は、前記画素電極の間隙となる
領域に沿った格子状に構築されることを特徴とする請求
項1から5のいずれか一項に記載の電気光学装置の製造
方法。
9. The manufacturing of the electro-optical device according to claim 1, wherein the protrusions are constructed in a lattice shape along a region serving as a gap between the pixel electrodes. Method.
【請求項10】 前記第1基板上に形成される前記画素
電極を駆動する素子は貼り合わせSOI(Silicon On In
sulator)による単結晶半導体層を含んでなることを特徴
とする請求項1から9のいずれか一項に記載の電気光学
装置の製造方法。
10. The element for driving the pixel electrode formed on the first substrate is a bonded SOI (Silicon On In)
10. The method for manufacturing an electro-optical device according to claim 1, further comprising a single crystal semiconductor layer formed by a (sulator).
【請求項11】 一対の第1及び第2基板間に電気光学
物質が挟持されてなり、 前記第1基板上に、第1の周期で反転駆動されるための
第1の画素電極群及び該第1の周期と相補の第2の周期
で反転駆動されるための第2の画素電極群を含むと共に
平面配列された複数の画素電極と、該画素電極を駆動す
る配線及び素子を含むパターンと、製造工程中に平面的
に見て相隣接する画素電極の間隙となる領域に前記パタ
ーンの存在によって少なくとも部分的に構築された凸部
の上側であって且つ前記画素電極の下側に高密度プラズ
マCVDもしくは高周波バイアススパッタ法によって形
成されており前記凸部の表面における段差よりも緩やか
な段差を表面に有する層間絶縁膜とを備え、 前記第2基板上に前記複数の画素電極に対向する対向電
極を備えたことを特徴とする電気光学装置。
11. A first pixel electrode group for inversion driving in a first cycle on the first substrate, wherein an electro-optical material is sandwiched between a pair of first and second substrates, and A plurality of pixel electrodes that are arranged in a plane and include a second pixel electrode group for inversion driving in a second period that is complementary to the first period, and a pattern that includes wirings and elements that drive the pixel electrodes A high density on the lower side of the pixel electrode, which is on the upper side of the convex portion at least partially constructed by the presence of the pattern in a region which becomes a gap between the pixel electrodes adjacent to each other in a plan view during the manufacturing process. An interlayer insulating film which is formed by plasma CVD or a high frequency bias sputtering method and has a step on the surface that is gentler than the step on the surface of the protrusion, and faces the plurality of pixel electrodes on the second substrate. Electrodes Electro-optical device, characterized in that was e.
【請求項12】 請求項11に記載の電気光学装置を具
備してなることを特徴とする電子機器。
12. An electronic apparatus comprising the electro-optical device according to claim 11.
JP2001264656A 2001-08-31 2001-08-31 Manufacturing method for electro-optical device, and electro-optical device and electronic equipment Withdrawn JP2003075812A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001264656A JP2003075812A (en) 2001-08-31 2001-08-31 Manufacturing method for electro-optical device, and electro-optical device and electronic equipment

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001264656A JP2003075812A (en) 2001-08-31 2001-08-31 Manufacturing method for electro-optical device, and electro-optical device and electronic equipment

Publications (1)

Publication Number Publication Date
JP2003075812A true JP2003075812A (en) 2003-03-12

Family

ID=19091229

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001264656A Withdrawn JP2003075812A (en) 2001-08-31 2001-08-31 Manufacturing method for electro-optical device, and electro-optical device and electronic equipment

Country Status (1)

Country Link
JP (1) JP2003075812A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006153904A (en) * 2004-11-25 2006-06-15 Sony Corp Liquid crystal display device
JP2008209437A (en) * 2007-02-23 2008-09-11 Epson Imaging Devices Corp Liquid crystal device

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006153904A (en) * 2004-11-25 2006-06-15 Sony Corp Liquid crystal display device
JP2008209437A (en) * 2007-02-23 2008-09-11 Epson Imaging Devices Corp Liquid crystal device
JP4569836B2 (en) * 2007-02-23 2010-10-27 ソニー株式会社 Liquid crystal device
US8300164B2 (en) 2007-02-23 2012-10-30 Sony Corporation Liquid crystal device

Similar Documents

Publication Publication Date Title
US6683592B1 (en) Electro-optical device
KR100469109B1 (en) Electro-optical device and production method thereof and electronic equipment
JP3864678B2 (en) Electro-optical device manufacturing method and electro-optical device
KR200336100Y1 (en) Electro-optical device and electronic apparatus
KR100484552B1 (en) Electro-optical device and method for manufacturing the same
JP3937721B2 (en) Electro-optical device, manufacturing method thereof, and projector
JP4329445B2 (en) Electro-optical device and electronic apparatus
KR20030076421A (en) Electrooptics apparatus, method of manufacturing the same, and electronic equipment
KR100577509B1 (en) Electro-optical device and electronic apparatus
JP2001133750A (en) Electrooptical device
JP2003115593A (en) Electro-optic device, manufacturing method, electronic device, and thin film transistor
JP4139530B2 (en) Electro-optical device and electronic apparatus
JP2003075812A (en) Manufacturing method for electro-optical device, and electro-optical device and electronic equipment
JP4075691B2 (en) Method for manufacturing electro-optical device and method for manufacturing substrate device
JP2002182238A (en) Optoelectronic device, method for manufacturing the same, substrate device and method for manufacturing the same
JP3733813B2 (en) Manufacturing method of electro-optical device
JP2001166312A (en) Electro-optic device, method of producing the same and substrate for electro-optic device
JP3656648B2 (en) Electro-optical device and projector
JP2003295166A (en) Method of manufacturing electro-optical device, electro- optical device, and electronic equipment
JP2003057626A (en) Method for manufacturing electrooptical device, and electrooptical device and electronic instrument
JP2003140167A (en) Optoelectronic device and electronic equipment
JP2004004939A (en) Electro-optical device and projector
JP2005017361A (en) Electro-optical device and electronic equipment

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20081104