JP2003069112A - 強磁性トンネル接合素子の製造方法 - Google Patents

強磁性トンネル接合素子の製造方法

Info

Publication number
JP2003069112A
JP2003069112A JP2001258268A JP2001258268A JP2003069112A JP 2003069112 A JP2003069112 A JP 2003069112A JP 2001258268 A JP2001258268 A JP 2001258268A JP 2001258268 A JP2001258268 A JP 2001258268A JP 2003069112 A JP2003069112 A JP 2003069112A
Authority
JP
Japan
Prior art keywords
layer
tunnel junction
ferromagnetic
substrate
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2001258268A
Other languages
English (en)
Inventor
Kaoru Mori
馨 森
Atsushi Kamijo
敦 上條
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP2001258268A priority Critical patent/JP2003069112A/ja
Publication of JP2003069112A publication Critical patent/JP2003069112A/ja
Withdrawn legal-status Critical Current

Links

Landscapes

  • Mram Or Spin Memory Techniques (AREA)
  • Magnetic Heads (AREA)
  • Semiconductor Memories (AREA)
  • Hall/Mr Elements (AREA)

Abstract

(57)【要約】 【課題】 1μm以下の膜厚でシート抵抗が0.4Ω以
下であり、かつ凹凸の小さな上部表面を有する下地電極
を持つ、高MR比かつ高歩留まりの強磁性トンネル接合
素子を、成膜後の表面処理を行うことなく、かつ安価な
装置にて実現する製造方法を提供する。 【解決手段】 膜厚が1μm以下でシート抵抗が0.4
Ω以下の下地電極を持つ強磁性トンネル接合素子におい
て、その下地電極の成膜時に、基板ステージ16の上下
動機構により基板12裏面と液化ガス14で満たした冷
却ブロック13先端を密着させて基板温度を−100℃
以下の一定温度に保つ。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、強磁性トンネル接
合素子の製造方法に関し、特にトンネルバリア層におけ
る凹凸が小さく、そのため磁気ヘッドやMRAM(magn
etic random accese memory)に適した強磁性トンネル
接合素子の製造方法に関する。
【0002】
【従来の技術】強磁性トンネル接合は、その大きな磁気
抵抗変化率(MR比)によって、高密度磁気ディスク装
置における再生用磁気ヘッドや高密度固体磁気メモリ
(MRAM)への応用に多くの期待が寄せられている。
一般的な強磁性トンネル接合素子は、下地電極層/第一
強磁性層/絶縁層/第二強磁性層/上部電極層の基本構
造を持つ。ここで、絶縁層は、トンネルバリア層と呼ば
れる数nm以下の極薄膜であり、Alの表面酸化膜が主
に用いられている。この構造に対して膜面と垂直方向に
電圧をかけたとき、絶縁層(トンネルバリア層)を流れ
る電流(トンネル電流)がそれを挟む両強磁性層の磁化
の相対角度に依存して変化することを利用し、磁気抵抗
効果を得る。絶縁層における電子のトンネル確率は両強
磁性層間の磁化の相対角度が小さいほど高いため、両強
磁性層の磁化方向が平行のときの素子抵抗は小さく、ま
たそれらが反平行のときの素子抵抗は大きくなる。
【0003】強磁性トンネル接合素子は、層に対して垂
直に電流を流すその形状的特徴から、下地電極層の抵抗
値を素子抵抗に対してある程度低減する必要がある。下
地電極のシート抵抗が素子抵抗よりも大きいと、接合部
に流れ込む電流に接合面内での分布が生じることによ
り、測定される出力電圧に電極抵抗起因の電圧が含有さ
れるので、正常な出力が得られなくなるからである。こ
の問題は一般に形状効果と呼ばれる。アプライドフィジ
クスレターズ第69巻708頁(1996年)には、強
磁性トンネル接合素子を作製する際にはこの問題を回避
するために、下地電極層のシート抵抗を素子抵抗値の1
/3以下にしなければならないことが述べられている。
【0004】強磁性トンネル接合の実用化にとって大き
な障壁は、その特性が極めて構造敏感である点にある。
特にその薄い絶縁膜(トンネルバリア層)は、その膜厚
が素子抵抗を決定する重要な要素となるため、実用化に
際しこれを制御性良く、均質にそして高品質に作製する
工夫が必須となる。
【0005】特開2000-91668号公報には、真空槽内へ純
酸素を導入することでAlを表面酸化しトンネルバリア
層を形成する手法(その場自然酸化法)が開示されてい
る。この手法は、プラズマ酸化又は大気中暴露による酸
化等の手法と比べて均質な絶縁膜が形成されるため、素
子特性のばらつきを低減する効果がある。また、特開20
00-357829号公報には、トンネルバリアとなる金属を極
めて薄く積層してその場自然酸化する、という工程を複
数回繰り返すことによって任意の厚さの絶縁膜を制御性
良く形成する手法が開示されている。
【0006】上記に加え、更に、下地電極の凹凸を低減
する工夫も必要となる。下地電極の凹凸が大きい場合、
その凹凸はトンネルバリア層にまで引き継がれる。その
ため、トンネルバリア層自体を均質に作製しても、図1
9[1]に模式的に示すようにその下部の凹凸によっ
て、接合領域内において結果的にトンネルバリア層の厚
みにむらができてしまう。その結果、素子特性のばらつ
き及びリーク電流の発生による、素子特性の低下を引き
起こす。ここで強磁性トンネル接合素子特性にとって問
題になる凹凸とは、接合領域内に一様にかつ連続的に存
在する、凹凸周期幅が数十nm、凹凸高低差が数nm程
度の薄膜の結晶粒成長に起因する微細な凹凸であり、一
般的には結晶粒サイズと一致する。
【0007】この微細な凹凸は、原子間力顕微鏡(AF
M)装置を用いることによって確認することができる。
AFMにより求まる面平均粗さ(Ra値)は、上記の微
細な凹凸の平均的な大きさ、すなわち平均的な結晶粒サ
イズの大きさを示す指標となる。特開2000-215415号公
報では、前述のその場自然酸化法を用いた強磁性トンネ
ル接合素子において、下地電極として結晶粒サイズの小
さな材料を選択することにより、MR比が高くかつ高歩
留まりの素子特性が得られることが開示されている。た
だし、ここでは任意の下地電極材料を自由に選ぶことが
できないので、例えばそのシート抵抗は大きく制限を受
けることになる。
【0008】なお、任意の材料の表面平坦性を制御する
方法として、特開平9-228040号公報に成膜時のウェハス
テージの温度を−20℃程度に保持する手法が開示され
ている。この手法により改善される表面平坦性は、コン
タクトホール、ビアホール等の数μmの開孔部における
段差被覆性や膜厚均等性を指している。しかし、この手
法では、前述の微細な凹凸を低減することができないた
め、強磁性トンネル接合素子の素子特性のばらつきやリ
ーク電流発生を引き起こす。
【0009】また、任意の材料において、成膜後にイオ
ンビーム等を照射し、その上部を平坦化する手法があ
る。しかし、この手法は、Arイオンなどの照射イオン
が膜面に注入され不純物となったり、結晶粒成長による
凹凸がミリングされる一方で新たなさざ波状の凹凸が生
じたりなど、膜面へのダメージが大きく、強磁性トンネ
ル接合素子の下地電極処理法としては適さない。
【0010】これらイオンビーム技術の中には、特開平
8-293483号公報に開示されているクラスターイオンによ
る表面処理法のように、個々のミリング粒子の持つエネ
ルギーが小さいために膜面へのダメージが比較的小さい
手法も存在する。しかし、この処理法は、非常に高価な
装置が必要になるという欠点がある。更には、表面凸部
を選択的にミリングしていくその特徴のため、表面処理
前の薄膜の結晶粒サイズが大きい場合には、図19
[2]に示すように、得られる膜表面の凹凸が連続的で
なくなる。たとえ、粗さの平均値であるRa値を結晶粒
サイズが小さい場合(図19[3])と同値とすること
ができても、結晶粒サイズが小さい場合(図19
[3])と比べて、部分的に凹凸高さのより大きな部分
が存在してしまうので、素子特性のばらつきやリーク電
流が生じることとなる。
【0011】
【本発明が解決しようとする課題】磁気ヘッド又はMR
AMなどの磁気記録装置の記録密度が向上するに従い、
強磁性トンネル素子の素子抵抗は更に低い値が求められ
ている。そのため、前述の形状効果を解消する必要か
ら、更に低いシート抵抗を持つ強磁性トンネル接合素子
の下地電極が必要となってきている。特に磁気ヘッドへ
の適用に際しては近年では、1〜2Ωμm程度の素子
抵抗が求められており、その下地電極のシート抵抗は
0.4Ω以下とする必要がある。下地電極のシート抵抗
はその膜厚を厚くすることによって低減できるが、実際
には、素子加工プロセス上の制限からその膜厚は1μm
以下とする必要がある。それ以上膜厚が厚い場合、イオ
ンミリングによる下地電極形状加工時にバリ(ミリング
再付着物)が下地電極端部に発生するため、上部電極が
破断して素子動作が不能となる。すなわち、1μm以下
の膜厚で0.4Ω以下の下地電極シート抵抗を実現する
必要がある。
【0012】しかしながら、特開2000-215415号公報に
代表される従来の方法では、これを凹凸の小さな状態で
作製することはできない。なぜなら、上記数値を実現す
るためには金属単体のような比抵抗の小さな材料を下地
電極の主材料として使う必要があるが、これら比抵抗の
小さな金属材料は薄膜の粒成長が起こりやすいため結晶
粒サイズが大きくならざるを得ないからである。前述の
ように、強磁性トンネル接合素子は、その下地電極の凹
凸が大きいと、素子特性のばらつきやリーク電流発生に
よる素子特性の低下を引き起こす。また、特開平8-2934
83号公報に代表される、成膜後にイオンビーム照射によ
る表面処理を行って平坦化する方法では、膜面へのダメ
ージが生ずることや高価な装置が必要となることが問題
となる。
【0013】
【発明の目的】そこで、本発明の目的は、1μm以下の
膜厚、0.4Ω以下のシート抵抗及び凹凸の小さな上部
表面を有する下地電極を持つ、MR比が高く高歩留まり
の強磁性トンネル接合素子を、成膜後の表面処理を行う
ことなく、かつ安価な装置にて実現する製造方法を提供
することにある。
【0014】
【課題を解決するための手段】本発明は、基板上に電極
層、第一強磁性層、トンネルバリア層及び第二強磁性層
が順次積層された構造を有するとともに、前記電極層が
膜厚1μm以下かつシート抵抗0.4Ω以下かつ前記第
一強磁性層側の表面粗さ(Ra値)0.5nm以下であ
る強磁性トンネル接合素子の製造方法において、前記基
板の温度を−100℃以下に保ちつつ前記電極層を成膜
する工程を備えたことを特徴とするものである(請求項
1)。このとき、前記強磁性トンネル接合素子の素子抵
抗値が30Ωμm以下である、としてもよい(請求項
2)。基板の温度を−100℃以下に保ちつつ電極層を
成膜すると、そのRa値が極めて小さくなる。したがっ
て、前述の電極層を有する強磁性トンネル接合素子を、
容易に実現できる。
【0015】前記基板の温度を−100℃以下に保ちつ
つ前記トンネルバリア層を成膜する工程とを更に備え
た、としてもよい(請求項3)。基板の温度を−100
℃以下に保ちつつトンネルバリア層を成膜すると、トン
ネルバリア層における原子レベルでの層間ミキシングが
抑えられる。したがって、強磁性トンネル接合素子のM
R比が向上する。
【0016】前記基板の温度を−100℃以下に保ちつ
つ金属層を成膜する工程と、この金属層を表面酸化する
ことにより前記トンネルバリア層を形成する工程とを更
に備えた、としてもよい(請求項4)。このとき、前記
金属層がAlからなる、としてもよい(請求項5)。基
板の温度を−100℃以下に保ちつつ金属層を成膜する
と、金属層における原子レベルでの層間ミキシングが抑
えられる。したがって、強磁性トンネル接合素子のMR
比が向上する。
【0017】前記電極層がAg又はCuからなる、とし
てもよい(請求項6)。電極層をAg又はCuとする
と、前述の電極層を有する強磁性トンネル接合素子を、
最も容易に実現できる。
【0018】換言すると、本発明に係る強磁性トンネル
接合素子の製造方法は、充分に小さなシート抵抗(0.
4Ω以下)、充分に薄い膜厚(1μm以下)、充分に小
さな表面凹凸(Ra値が0.5nm以下)、を同時に実
現する下地電極を持つ強磁性トンネル接合素子の製造方
法において、その下地電極成膜時の基板温度が−100
℃以下に保たれることを特徴とする。好ましくは、前記
強磁性トンネル接合素子の素子抵抗値が30Ωμm
下であることを特徴とする。更に好ましくは、前記強磁
性トンネル接合素子の絶縁層(トンネルバリア層)が、
−100℃以下の成膜温度で成膜した金属層を表面酸化
することにより形成されることを特徴とする。
【0019】本発明によれば、強磁性トンネル接合素子
の下地電極に関し、そのシート抵抗値及び膜厚が保たれ
たまま結晶粒サイズが低減される。このため、充分に小
さなシート抵抗、充分に薄い膜厚及び充分に小さな表面
凹凸を同時に実現する下地電極を持つ、高MR比かつ高
歩留まりな強磁性トンネル接合素子を、成膜後の表面処
理を行うことなくかつ安価な装置にて作製することがで
きる。
【0020】
【発明の実施の形態】図1は、本発明に係る製造方法の
実施形態1を示す強磁性トンネル接合素子の概略断面図
である。以下、この図面に基づき説明する。
【0021】実施形態1における強磁性トンネル接合素
子は、基板30/バッファー層31/電極層32/バッ
ファー層33/強磁性層34/トンネルバリア層35/
強磁性層36/キャップ層37、の基本構造を有する。
【0022】まず、基板30の温度(以下「基板温度」
という。)を室温にした状態で、基板30上にバッファ
ー層31を成膜する。続いて基板温度を−100℃以下
に保った状態で、電極層32を成膜し、その上に基板温
度を室温の状態に戻して、バッファー層33、強磁性層
34及びトンネルバリア層35を順次形成する。更にそ
の上に、強磁性層36及びキャップ層37を成膜するこ
とにより、強磁性トンネル接合素子の基本構造を完成さ
せる。なお、基板温度を−100℃以下に保った状態
で、電極層32以外の層を成膜してもよい。
【0023】本発明の効果は、電極層32の材料に依ら
ず得られる。ただし、電極層32の用途としては、比抵
抗の小さなAg、Cu、Au、Al、Ptなどの金属材
料が特に好ましい。
【0024】バッファー層31,33は、それぞれ電極
層32と基板30との間、及び強磁性層34と電極層3
2との間の密着性を高める目的から挿入する少なくとも
一層以上の層であり、Ta、Zr、Ti、などが好まし
く、場合によっては省略してもよい。
【0025】強磁性層34,36は、それらの磁化の相
対角度を変化させることが可能なそれぞれ少なくとも一
層以上の磁性材料からなり、Fe、Co、Ni、又はそ
れら元素を含む合金、が含まれることが好ましい。ま
た、ゼロ磁場付近での外部磁場に対する抵抗値の線形応
答を得ることを目的として、強磁性層34,36のどち
らか一方を反強磁性層や硬質磁性層と組み合わせること
により、その磁化方向を固定する構造は更に好ましい。
【0026】トンネルバリア層35は、電子がスピンの
向きを保存してトンネル伝導する層である。トンネルバ
リア層35の形成には、非磁性体の金属層を成膜した後
に酸素を含むガスによりその場自然酸化する方法、又は
金属層を成膜した後に酸素を含むガスによりプラズマ酸
化して形成する方法、又は絶縁体を直接積層する方法に
より形成することが好ましい。より具体的には、前二者
の方法の場合、Al、Mg、Ta又はそれらの元素から
なる合金などの金属層が適している。後者の場合には、
アルミナ、MgO、Taターゲットをスパッタ
法、同時スパッタ法、又は蒸着法、同時蒸着法により形
成する方法が好ましい。また、トンネルバリア層35
は、酸化物に限定されるものではなく、AlN等の窒化
物であってもよい。また、本発明による効果は、素子抵
抗値が30Ωμm以下の薄いトンネルバリア層35を
持つ強磁性トンネル接合素子において特に顕著に現れ
る。
【0027】キャップ層37は、大気暴露による強磁性
層36の表面変質を防止する目的を持つ少なくとも一層
以上の層であり、Ta、Zr、Ti、Alなどが好まし
く、場合によっては省略してもよい。
【0028】次に、本発明に係る製造方法の実施形態2
を説明する。
【0029】膜厚が原子数個分に相当するほど極限的に
薄層化の進んだ多層薄膜デバイスにおいては、原子レベ
ルでの層間ミキシングが顕著な問題として現れる。一般
に、多層薄膜の層間には数原子分のミキシング層が存在
すると言われいる。そのため、強磁性トンネル接合素子
におけるトンネルバリア層のようにその膜厚自体が原子
数個分の厚さの場合、一つの層としてトンネルバリア層
を明確に分離形成することが困難となる。つまり、上記
の層間ミキシングの影響により、隣接する強磁性層の構
成原子の酸化物がトンネルバリア層の内部に存在するこ
とになる。この酸化物は、トンネルする電子の磁気スピ
ンを散乱させることにより、強磁性トンネル接合素子の
MR比を低下させる。そのため、高品質のトンネルバリ
ア層を作製するためには、層間のミキシングを低減する
必要がある。
【0030】実施形態2では、−100℃以下の基板温
度で金属層を成膜し、この金属層を表面酸化することに
よりトンネルバリア層を形成する。これにより、実施形
態2における強磁性トンネル接合素子は、トンネルバリ
ア層における原子レベルのミキシングが低減されること
により、より高品質なトンネルバリア層を持つために更
に高MR比となる。
【0031】以下、図1に基づき更に詳しく説明する。
【0032】実施形態2の強磁性トンネル接合素子は、
実施形態1と同様に、基板30/バッファー層31/電
極層32/バッファー層33/強磁性層34/トンネル
バリア層35/強磁性層36/キャップ層37、の基本
構造を有する。
【0033】まず、基板温度を室温にした状態で、基板
30上にバッファー層31を成膜する。続いて、基板温
度を−100℃以下に保った状態で、電極層32を成膜
する。続いて、基板温度を室温の状態に戻して、その上
にバッファー層33及び強磁性層34を成膜する。続い
て、基板温度を−100℃以下に保った状態で、トンネ
ルバリアとなる金属層を成膜し、それをその場自然酸化
することで、トンネルバリア層35を形成する。更に、
基板温度を室温の状態に戻して、その上に強磁性層36
及びキャップ層37を成膜することにより、強磁性トン
ネル接合素子の基本構造を完成させる。なお、基板温度
を−100℃以下に保った状態で、電極層32及びトン
ネルバリアとなる金属層以外の層を成膜してもよい。
【0034】実施形態1の場合と同じく、本発明の効果
は電極層32の材料に依らず得られる。ただし、電極層
32の用途としては、比抵抗の小さなAg、Cu、A
u、Al、Ptなどの金属材料が特に好ましい。
【0035】バッファー層31,33は、それぞれ電極
層32と基板30との間及び強磁性層34と電極層32
との間の密着性を高める目的から挿入する、少なくとも
一層以上の層であり、Ta、Zr、Tiなどが好まし
く、場合によっては省略してもよい。
【0036】実施形態1の場合と同じく、強磁性層3
4,36は、それらの磁化の相対角度を変化させること
が可能な少なくとも一層以上の磁性材料からなり、F
e、Co、Ni、又はそれら元素を含む合金、が含まれ
ることが好ましい。また、ゼロ磁場付近での外部磁場に
対する抵抗値の線形応答を得ることを目的として、強磁
性層34,36のどちらか一方を反強磁性層や硬質磁性
層と組み合わせることにより、その磁化方向を固定する
構造は更に好ましい。
【0037】トンネルバリアとなる金属層は、Al、M
g、Ta又はそれらの元素からなる合金などが適してい
る。実施形態2ではその場自然酸化による酸化方法を示
したが、金属層を成膜した後に酸素を含むガスによりプ
ラズマ酸化してトンネルバリア層35を形成しても同様
の効果が得られる。また、トンネルバリアとなる金属層
を成膜せずに、代わりに、基板温度を−100℃以下に
保った状態で絶縁体を直接成膜することでトンネルバリ
ア層35を形成しても同様の効果が得られる。また、ト
ンネルバリア層35は、酸化物に限定されるものではな
く、AlN等の窒化物であってもよい。
【0038】キャップ層37は、大気暴露による強磁性
層36の表面変質を防止する目的を持つ少なくとも一層
以上の層であり、Ta、Zr、Ti、Alなどが好まし
く、場合によっては省略してもよい。
【0039】
【実施例】具体的な実施例の説明の前に、本発明に係る
製造方法で使用される薄膜形成装置について説明する。
図2は、本発明に係る製造方法で使用される薄膜形成装
置を示す概略断面図である。以下、この図面に基づき説
明する。
【0040】図2の薄膜形成装置は、薄膜形成方法とし
てスパッタ法を用いた場合の例であり、通常のスパッタ
装置と同様、図示しない真空排気機構及びアルゴン等の
プロセスガスの導入機構、並びに真空チャンバー10等
を備えている。真空チャンバー10内にはスパッタター
ゲット11及び基板12が配置され、プラズマの作用に
よりスパッタターゲット11から原料物質がスパッタリ
ングされ基板12上に堆積される。ただし、通常のスパ
ッタ薄膜形成装置とは異なり、基板12上方に冷却ブロ
ック13を備える。冷却ブロック13は、真空チャンバ
ー10内においてその底面で基板12裏面と接触可能で
あって、真空チャンバー10外から導入された液化ガス
14で基板12を冷却できる構造を有する。冷却ブロッ
ク13底部には温度調節ヒーター15が内蔵され、この
出力を調整することにより冷却ブロック13の底面温度
を液化ガス14の沸点以上の任意温度に一定に保つこと
ができる。冷却ブロック13の材料としては、熱伝導性
に優れたCuを用いている。基板ステージ16は、図示
しない上下動機構及びバネ機構を備え、基板12の裏面
と冷却ブロック13の底面とを任意に密着又は隔離させ
ることができる。
【0041】まず、予め真空チャンバー10外から冷却
ブロック13内へ液化ガス14を注入し、冷却ブロック
13内を液化ガス14で満たす。温度調節ヒーター15
を作動させ、冷却ブロック13底面を液化ガス14の沸
点以上かつ室温以下の任意の温度に一定に保つ。基板温
度を室温以外の温度に一定に保ちつつ成膜する際には、
基板ステージ16の上下動機構及びバネ機構を用いて基
板12裏面と冷却ブロック13底面とを密着させる。密
着後数分間の保持により冷却ブロック13と基板12と
の間で充分な熱交換が行われ、基板12の表面温度を冷
却ブロック13底面と同温度にまで冷却することができ
る。このようにして、基板12表面温度を液化ガス14
の沸点以上かつ室温以下の任意温度に一定に保った状態
のまま、スパッタターゲット11と基板12との間に電
圧を印加しつつ、スパッタリングを行って、該当層の成
膜を完了する。該当層以外の層の成膜時には、基板ステ
ージ16の上下動機構を用いて基板12と冷却ブロック
13とを隔離して基板12の表面温度を室温とすること
で、従来法による通常のスパッタリングを行うことも可
能である。
【0042】一定に保つ基板表面温度が−100℃以下
の時、本発明の効果が現れるため、液化ガス14として
は、沸点の低い液体窒素、液体ヘリウムなどが適してい
る。また、蒸着法など、スパッタ法以外の成膜法におい
ても、同様にして基板裏面に冷却ブロックを密着させて
基板温度を室温以外の温度に一定に保つことができる。
【0043】
【実施例1】図3は、実施例1を示す断面図である。以
下、この図面に基づき説明する。
【0044】実施例1として、強磁性トンネル接合素子
の下地電極部分に相当する薄膜電極を作製し諸特性の確
認を行った。その構造及び製造方法を図3を用いて説明
する。本実施例の薄膜電極は、熱酸化シリコン基板40
/Ta層41/Cu層42/Ta層43、の基本構造を
有する。本実施例は、図1の実施形態1における電極層
32としてCuを、バッファー層31,33としてTa
を用いた、強磁性トンネル接合素子の下地電極部分に相
当する薄膜電極である。
【0045】まず、表面を熱酸化した直径2インチのシ
リコン基板40上に、基板温度を室温の状態にして、
1.5nm厚のTa層41を成膜する。続いて、基板温
度を−170℃に保った状態にして100nm厚のCu
層42を成膜し、更にその上に基板温度を室温の状態に
戻して3nm厚のTa層43を成膜し、Cu薄膜電極を
完成させた。
【0046】成膜には図2に示した薄膜形成装置を用い
た。具体的には、Cu製の冷却ブロック13及び直径2
インチのスパッタターゲット11を6基備えるRFマグ
ネトロンスパッタ装置であり、液化ガス14として液体
窒素を使用したものである。チャンバー真空度は1×1
−9Torr(1.33×10−7Pa)、スパッタ
時のアルゴンガス圧は0.8mTorr(106.4m
Pa)とした。
【0047】図4は実施例1のCu薄膜電極の膜表面凹
凸を観察したAFM(atomic forcemicroscope)像であ
る。Ra値は0.38nmであった。段差測定を行った
結果、本薄膜電極の成膜後の膜厚は98nmであった。
また、四端子法による抵抗測定の結果、本薄膜電極のシ
ート抵抗は0.33Ωであった。
【0048】実施例1の薄膜電極は、シート抵抗0.3
3Ω、膜厚98nm、表面凹凸(Ra値)0.38n
m、であり、強磁性トンネル接合素子の下地電極として
充分に小さなシート抵抗、充分に薄い膜厚、充分に小さ
な表面凹凸、を同時に実現することができる。
【0049】
【比較例1】実施例1に対する比較例として、全ての層
の成膜時の基板温度を常に室温としたCu薄膜電極を作
製した。その構造及び製造方法を図3を用いて説明す
る。比較例1のCu薄膜電極は、実施例1のそれと同じ
く、熱酸化シリコン基板40/Ta層41/Cu層42
/Ta層43、の基本構造を有する。ただし、すべての
層を基板温度が室温の状態にて作製した。
【0050】すなわち、基板温度を室温の状態にして、
表面を熱酸化した直径2インチのシリコン基板40上に
1.5nm厚のTa層41、100nm厚のCu層4
2、3nm厚のTa層43を順次成膜することにより、
比較例1のCu薄膜電極を完成させた。成膜に用いたの
は実施例1で使用したものと同一の図2に示した薄膜形
成装置であるが、基板温度は常に室温とした。その他の
条件は実施例1と全く同じとした。
【0051】図5は、比較例1のCu薄膜電極の膜表面
凹凸を観察したAFM像である。Ra値は1.43nm
であった。段差測定を行った結果、本薄膜電極の成膜後
の膜厚は99nmであった。また、四端子法による抵抗
測定の結果、本薄膜電極のシート抵抗は0.32Ωであ
った。
【0052】実施例1と比較例1とを比較すると、両者
の違いは、100nm厚のCu層42について基板温度
を−170℃に保った状態にして成膜したか、又は基板
温度を室温の状態にして成膜したかだけである。しか
し、それらの表面の凹凸の大きさには、極めて顕著な違
いが見られた。
【0053】電極表面の面平均粗さ(Ra値)は、比較
例1では1.43nmであったのに対し、実施例1では
0.38nmであった。両者ともに、数十nm周期の一
様で連続的な凹凸が観察されたs。その周期幅は、比較
例1(図5)では80nmであったのに対し、実施例1
(図4)では20nmに減少した。また同時に凹凸の高
低差も、比較例1(図5)では8.0nmであったのに
対し、実施例1(図4)では0.6nm以下であった。
一方で、膜厚及びシート抵抗は比較例1及び実施例1と
もにほぼ等しく、Cuの比抵抗はいずれの場合も3.2
μΩcmであった。また、X線回折法により、両者の
(1 1 1)結晶面配向度も変化がないことを確認し
た。
【0054】実施例1と比較例1との比較によって、本
発明に係る製造方法における強磁性トンネル接合素子の
下地電極に関し、その結晶性、シート抵抗値及び膜厚が
保たれたまま結晶粒サイズが著しく低減される効果を確
認できる。
【0055】
【実施例2】実施例1と同一構造(図3)のCu薄膜電
極において、Cu層42の成膜時の基板温度を室温から
−190℃まで連続的に変化させて複数のCu薄膜電極
を作製し、その基板温度とRa値の関係を調べた。
【0056】本実施例のCu薄膜電極は、実施例1のそ
れと同じく、図3に示すように、熱酸化シリコン基板4
0/Ta層41/Cu層42/Ta層43、の基本構造
を有する。ただし、実施例1と異なり、Cu層42の成
膜時に一定に保つ基板温度を、室温から−190℃まで
連続的に変化させた。
【0057】まず、表面を熱酸化した直径2インチのシ
リコン基板40上に、基板温度を室温の状態にして、
1.5nm厚のTa層41を成膜した。続いて、一定に
保つ基板温度を室温から−190℃まで連続的に変化さ
せて、100nm厚のCu層42を成膜した。更にその
上に、基板温度を室温の状態に戻して3nm厚のTa層
43を成膜することにより、実施例2のCu薄膜電極を
完成させた。
【0058】成膜に用いた薄膜形成装置は、図2に示し
た実施例1で使用したものと同一である。ただし、Cu
層42の成膜時には基板温度を連続的に変化させるた
め、冷却ブロック13を基板裏面に接触させた状態のま
ま、温度調節ヒーター15の出力を連続的に変化させ
た。その他の条件は実施例1と全く同じとした。
【0059】図6は、本実施例のCu薄膜電極におい
て、Cu層42の成膜時に一定に保つ基板温度と電極表
面の面平均粗さ(Ra値)との関係を示す図である。一
定に保つ基板温度が−100℃のとき、電極表面のRa
値に急激な変化が見られた。−100℃を越える高温の
ときは電極表面のRa値が1.0nm以上であったのに
対し、−100℃以下ではRa値が0.5nm以下であ
った。これにより、一定に保つ基板温度が−100℃以
下のときに、大きな効果が現れることがわかる。
【0060】
【実施例3】本実施例では、電極層の成膜時に基板温度
を−170℃に保った薄膜電極において、電極材料及び
その膜厚を様々に変化させ、その膜厚及びシート抵抗と
Ra値の電極材料依存性とを調べた。本実施例の薄膜電
極は、図7に示すように、熱酸化シリコン基板50/T
a層51/金属層52/Ta層53、の基本構造を有す
る。ここで金属層52は、20〜100nm厚のCu、
Ag、Au、Al、Ptの各種金属層である。
【0061】まず、表面を熱酸化した直径2インチのシ
リコン基板50上に、基板温度を室温の状態にして、
1.5nm厚のTa層51を成膜する。続いて、基板温
度を−170℃に保った状態にして、金属層52を成膜
する。更に、基板温度を室温の状態に戻して、その上に
3nm厚のTa層53を成膜することにより、薄膜電極
を完成させた。
【0062】本実施例で使用した薄膜形成装置は、実施
例1で使用した図2のものと同一である。チャンバー真
空度は1×10−9Torr(1.33×10−7
a)、スパッタ時のアルゴンガス圧は0.8mTorr
(106.4mPa)とした。
【0063】本実施例において、各種電極表面の面平均
粗さ(Ra値)は0.17nmから0.58nmの値を
示した。
【0064】図8[1]は、各種薄膜電極の膜厚と電極
表面の面平均粗さ(Ra値)との関係を示す図表であ
る。同図表から、同一の材料の場合、いずれも膜厚の増
大に伴って線形的に電極表面の面平均粗さ(Ra値)が
増大することがわかる。
【0065】各種薄膜電極のシート抵抗とその表面の面
平均粗さ(Ra値)との関係を、図9の曲線(a)に示
す。全てのプロット点は、図中(a)で示す同一の双曲
線上に乗ることがわかる。この双曲線には、シート抵抗
が0.4Ω以下でかつ面平均粗さ(Ra値)が0.5n
m以下である点が含まれる。後述の実施例5(図14)
に示すように、強磁性トンネル接合素子において、下地
電極上部のRa値が0.5nm以下のとき、リーク電流
による特性劣化が解消される。本発明の製造方法を用い
ることによって、充分に小さなシート抵抗(0.4Ω以
下)、充分に薄い膜厚(1μm以下)、充分に小さな表
面凹凸(Ra値が0.5nm以下)、を同時に実現する
下地電極を持つ強磁性トンネル接合素子が得られる。
【0066】
【比較例2】実施例3に対する比較例として、全ての層
の成膜時の基板温度を常に室温とした薄膜電極におい
て、電極材料及びその膜厚を様々に変化させ、その膜厚
及びシート抵抗とRa値の電極材料依存性とを調べた。
比較例3の薄膜電極は、実施例3のそれと同じく、図7
に示すように、熱酸化シリコン基板50/Ta層51/
金属層52/Ta層53、の基本構造を有する。ここで
金属層52は、20〜100nm厚のCu、Ag、A
u、Al、Ptの各種金属層である。ただし、基板温度
を室温の状態にして、全ての層を作製した。
【0067】まず、基板温度を室温の状態にして、表面
を熱酸化した直径2インチのシリコン基板50上に1.
5nm厚のTa層51、金属層52、3nm厚のTa層
53を順次成膜することにより、比較例2のCu薄膜電
極を完成させた。成膜に用いたのは実施例3で使用した
ものと同一の図2に示した薄膜形成装置であるが、基板
温度は常に室温とした。その他の条件は実施例3と全く
同じとした。
【0068】比較例2の各種電極表面の面平均粗さ(R
a値)は、0.17nmから1.87nmの値を示し
た。
【0069】図8[2]は、比較例2の各種薄膜電極の
膜厚と電極表面の面平均粗さ(Ra値)との関係を示す
図表である。図8[1],[2]により、実施例3と比
較例2とを比較すると、同一材料かつ同一膜厚では、す
べての試料において比較例2の薄膜電極の表面Ra値よ
りも実施例3のそれは小さな値となる。また、図8
[2]から、比較例2においても、同一の材料の場合、
いずれも膜厚の増大に伴って線形的に電極表面の面平均
粗さ(Ra値)が増大することがわかる。
【0070】比較例2における各種薄膜電極のシート抵
抗とその表面の面平均粗さ(Ra値)との関係を図9の
曲線(b)に示す。比較例2の全てのプロット点は図中
(b)で示す同一の双曲線上に乗ることがわかる。この
双曲線にはシート抵抗が0.4Ω以下でかつ面平均粗さ
(Ra値)が0.5nm以下である点が含まれない。後
述の実施例5(図14)に示すように、強磁性トンネル
接合素子において、下地電極上部のRa値が0.5nm
より大きいときには、リーク電流による特性劣化が生じ
る。従来の製造方法では、充分に小さなシート抵抗
(0.4Ω以下)、充分に薄い膜厚(1μm以下)、充
分に小さな表面凹凸(Ra値が0.5nm以下)、を同
時に実現する下地電極を持つ強磁性トンネル接合素子を
得ることは不可能である。
【0071】
【実施例4】実施形態1の一実施例として強磁性トンネ
ル接合素子を作製した。その膜構造及び製造方法を図面
を用いて説明する。実施例4の強磁性トンネル接合素子
は、図10に示すように、熱酸化シリコン基板60/T
a層61/Cu層62/Ta層63/NiFe層64/
トンネルバリア層65/NiFe層66/IrMn層6
7/Ta層68、の基本構造を有する。実施形態1に記
載の電極層32としてCuを、またバッファー層31,
33及びキャップ層37には全てTaを、そして強磁性
層34,36にはNiFeを用い、更に強磁性層36の
NiFeを反強磁性体のIrMnと組み合わせることで
その磁化方向を固定する構造とした。
【0072】まず、表面を熱酸化した直径2インチのシ
リコン基板60上に、基板温度を室温の状態にして、
1.5nm厚のTa層61を成膜した。続いて、基板温
度を−170℃に保った状態にして、100nm厚のC
u層62を成膜した。更に、基板温度を室温の状態に戻
して、その上に3nm厚のTa層63、5nm厚のNi
Fe層64、0.6nm厚のAlを成膜した。続いて、
真空下で50Torr(6650Pa)の純酸素を導入
し、室温で1時間保持することにより、Alの自然酸化
を行いトンネルバリア層65を形成した。酸素を排気
後、同じく基板温度を室温の状態にして、5nm厚のN
iFe層66、10nm厚のIrMn層67、5nm厚
のTa層68、を成膜し、実施例4の強磁性トンネル接
合膜を完成させた。なお、本実施例の強磁性トンネル接
合素子の下地電極部分は、実施例1のCu薄膜電極に相
当する
【0073】成膜には図2に示した薄膜形成装置を用い
た。具体的には、Cu製の冷却ブロック13、及び直径
2インチのスパッタターゲット11を6基備えるマグネ
トロンスパッタ装置であり、液化ガス14として液体窒
素を使用したものである。成膜チャンバーの真空度は1
×10−9Torr(1.33×10−7Pa)、スパ
ッタ時のアルゴンガス圧は0.8mTorr(106.
4mPa)とした。
【0074】次に、完成した強磁性トンネル接合膜に対
して、フォトリソグラフィーとイオンミリング技術を用
いることにより、接合素子形状への加工を行った。その
工程を図面を用いて説明する。図11及び図12は実施
例4の強磁性トンネル接合膜の素子形状加工プロセスを
示す図である。ここでは簡略のため、図10におけるT
a層61/Cu層62/Ta層63を下地電極層71と
表記し、また、NiFe層66/IrMn層67/Ta
層68を強磁性層74と表記する。NiFe層64は強
磁性層72に、また、トンネルバリア層65はトンネル
バリア層73に対応する。
【0075】まず、完成した強磁性トンネル接合膜面上
に下地電極形状のフォトレジスト75を形成し(図11
(a))、イオンミリングにより接合膜構成の全層を下
地電極の配線パターン形状に加工した(図11
(b))。フォトレジスト75を除去した後、膜面上に
接合寸法を規定するフォトレジスト76を形成し(図1
1(c))、強磁性層72の上部までをイオンミリング
した(図11(d))。
【0076】このフォトレジスト76を残したまま層間
絶縁層77を蒸着形成し(図12(e))、その後フォ
トレジスト76を除去した(図12(f))。層間絶縁
層77にはアルミナを用いた。更にこの上に、フォトレ
ジスト形成、Al膜の蒸着形成、フォトレジストのリフ
トオフ、の各工程を順に行い、上部電極の配線パターン
を持つ上部電極層78を形成した(図12(g))。以
上により強磁性トンネル接合膜の素子形状加工を完了し
た。
【0077】完成した強磁性トンネル接合素子は、直流
四端子法により磁場中での抵抗変化を測定し、特性評価
を行った。本実施例の強磁性トンネル接合素子の磁気抵
抗曲線を図13の曲線(b)に示す。
【0078】本実施例の強磁性トンネル接合素子は、そ
の下地電極の凹凸が小さいためにトンネルバリア層に厚
みむらがなく、5.1Ωμmと低い素子抵抗でありな
がら、18%以上のMR比を持つ。なお、本実施例にお
いては反強磁性層としてIrMnを用いたが、FeM
n、PtMn、NiMn等の反強磁性体であっても、類
似の結果が得られた。
【0079】
【比較例3】実施例4に対する比較例として、全ての層
の成膜時の基板温度を常に室温にして強磁性トンネル接
合素子を作製した。本比較例は、比較例1のCu薄膜電
極を下地電極として用いた強磁性トンネル接合素子であ
る。その構造及び製造方法を図面を用いて説明する。比
較例3の強磁性トンネル接合素子は、実施例4のそれと
同じく、図10に示すように、熱酸化シリコン基板60
/Ta層61/Cu層62/Ta層63/NiFe層6
4/トンネルバリア層65/NiFe層66/IrMn
層67/Ta層68、の基本構造を有する。ただし、全
ての層を基板温度を室温の状態にして作製した。
【0080】まず、基板温度を室温の状態にして、表面
を熱酸化した直径2インチのシリコン基板60上に、
1.5nm厚のTa層61、100nm厚のCu層6
2、3nm厚のTa層63、5nm厚のNiFe層6
4、0.6nm厚のAlを順次成膜した。続いて、真空
下で50Torr(6650Pa)の純酸素を導入し、
室温で1時間保持することにより、Alの自然酸化を行
いトンネルバリア層65を形成した。酸素を排気後、同
じく基板温度を室温の状態にして、5nm厚のNiFe
層66、10nm厚のIrMn層67、5nm厚のTa
層68を成膜することにより、比較例3の強磁性トンネ
ル接合膜を完成させた。なお、本比較例の強磁性トンネ
ル接合素子の下地電極部分は、比較例1のCu薄膜電極
に相当する。
【0081】成膜に用いたのは実施例4で使用したもの
と同一の図2に示した薄膜形成装置であるが、基板温度
は常に室温とした。その他の条件は実施例4と全く同じ
とした。
【0082】実施例4と同様に図11及び図12に示し
た方法により接合素子形状へ加工し、直流四端子法によ
り磁場中での抵抗変化を測定して特性評価を行った。本
比較例の強磁性トンネル接合素子の磁気抵抗曲線を図1
3の曲線(c)に示す。
【0083】実施例4の強磁性トンネル接合素子と比較
例3のそれを比較すると、両者の違いは、100nm厚
のCu層62について基板温度を−170℃に保った状
態にして成膜したか、又は基板温度を室温の状態にして
成膜したかだけである。しかし、それらの磁気抵抗特性
には大きな違いが見られた。MR比は、比較例3が3.
9%であったのに対し、実施例4が18.2%であっ
た。また、歩留まりは、比較例3が44.6%であった
のに対し、実施例4が98.2%であった。本発明の製
造方法により、MR比が高く高歩留まりの強磁性トンネ
ル接合素子が得られることがわかる。
【0084】実施例4及び比較例3の強磁性トンネル接
合素子のそれぞれの下地電極に対応する薄膜電極は、そ
れぞれ図4及び図5に示される実施例1及び比較例1の
Cu薄膜電極である。したがって、実施例4及び比較例
3の強磁性トンネル接合素子の下地電極上部の凹凸の大
きさにも、顕著な違いがあると考えられる。比較例3の
強磁性トンネル接合素子では、下地電極上部の大きな凹
凸がトンネルバリア層にまで引き継がれ、トンネルバリ
ア層に厚みむらが生じてリーク電流が発生することによ
り、MR比や歩留まりが劣化したものと考えられる。
【0085】
【実施例5】本実施例は、実施例2のCu薄膜電極を下
地電極として用いた、複数の強磁性トンネル接合素子で
ある。これにより強磁性トンネル接合素子のMR比と、
Cu下地電極上部の面平均粗さ(Ra値)との関係を調
べた。その構造及び製造方法を図面を用いて説明する。
【0086】実施例5の強磁性トンネル接合素子は、実
施例4のそれと同じく、図10に示すように、熱酸化シ
リコン基板60/Ta層61/Cu層62/Ta層63
/NiFe層64/トンネルバリア層65/NiFe層
66/IrMn層67/Ta層68、の基本構造を有す
る。ただし、実施例4と異なり、Cu層62の成膜時に
一定に保つ基板温度を、室温から−190℃まで連続的
に変化させた。
【0087】まず、表面を熱酸化した直径2インチのシ
リコン基板60上に、基板温度を室温の状態にして、
1.5nm厚のTa層61を成膜した。続いて、一定に
保つ基板温度を室温から−190℃まで連続的に変化さ
せて、100nm厚のCu層62を成膜した。更に、基
板温度を室温の状態に戻して、その上に3nm厚のTa
層63、5nm厚のNiFe層64、0.6nm厚のA
lを成膜した。続いて、真空下で50Torr(665
0Pa)の純酸素を導入し、室温で1時間保持すること
により、Alの自然酸化を行いトンネルバリア層65を
形成した。酸素を排気後、同じく基板温度を室温の状態
にして、5nm厚のNiFe層66、10nm厚のIr
Mn層67、5nm厚のTa層68を成膜することによ
り、実施例5の強磁性トンネル接合膜を完成させた。
【0088】成膜に用いた薄膜形成装置は、実施例4で
用いたものと同一である(図2)。ただし、Cu層62
の成膜時には、基板温度を連続的に変化させるため、冷
却ブロック13を基板裏面に接触させた状態のまま温度
調節ヒーター15の出力を連続的に変化させた。その他
の条件は実施例4と全く同じとした。
【0089】実施例4と同様に図11及び図12に示し
た方法により接合素子形状へ加工し、直流四端子法によ
り磁場中での抵抗変化を測定して特性評価を行った。本
実施例の強磁性トンネル接合素子のMR比と、それらの
下地電極に対応する薄膜電極の表面Ra値(実施例2)
との関係を図14に示す。
【0090】表面Ra値が0.5nmのとき、MR比に
急激な変化が見られた。Ra値が0.5nmを越えると
MR比は2%以下であったのに対し、Ra値が0.5n
m以下ではMR比は13%以上であった。下地電極上部
のRa値が0.5nm以下のときに、リーク電流による
特性劣化が解消されることがわかる。なお、Ag、A
u、Al、Ptを下地電極として用いた場合も同様の実
験結果が得られた。
【0091】
【実施例6】実施形態1の一実施例として本発明の製造
方法による強磁性トンネル接合素子を作製した。本実施
例は、トンネルバリア層の膜厚を連続的に変化させた複
数の強磁性トンネル接合素子である。トンネルバリア層
の膜厚を連続的に変化させることにより素子抵抗値を連
続的に変化させ、本発明の製造方法による強磁性トンネ
ル接合素子のMR比とその素子抵抗値との関係を調べ
た。その構造及び製造方法を図面を用いて説明する。
【0092】実施例6の強磁性トンネル接合素子は、実
施例4のそれと同じく、図10に示すように、熱酸化シ
リコン基板60/Ta層61/Cu層62/Ta層63
/NiFe層64/トンネルバリア層65/NiFe層
66/IrMn層67/Ta層68、の基本構造を有す
る。ただし、実施例4と異なり、トンネルバリア層65
の膜厚を連続的に変化させた。
【0093】まず、表面を熱酸化した直径2インチのシ
リコン基板60上に、基板温度を室温の状態にして、
1.5nm厚のTa層61を成膜した。続いて、基板温
度を−170℃に保った状態にして、100nm厚のC
u層62を成膜した。更に、基板温度を室温の状態に戻
して、その上に3nm厚のTa層63、5nm厚のNi
Fe層64を成膜した。続いて、0.60nm〜0.7
5nm厚のAlを成膜した後、真空下で50Torr
(6650Pa)の純酸素を導入し、室温で1時間保持
することにより、Alの自然酸化を行いトンネルバリア
層65を形成した。酸素を排気後、同じく基板温度を室
温の状態にして、5nm厚のNiFe層66、10nm
厚のIrMn層67、5nm厚のTa層68を成膜する
ことにより、実施例6の強磁性トンネル接合膜を完成さ
せた。
【0094】成膜に用いた薄膜形成装置は、実施例4で
用いたものと同一である(図2)。トンネルバリア層と
なるAlの膜厚以外の他の条件は、実施例4と全く同じ
とした。
【0095】実施例4と同様に図11及び図12に示し
た方法により接合素子形状へ加工し、直流四端子法によ
り磁場中での抵抗変化を測定して特性評価を行った。本
実施例の強磁性トンネル接合素子のMR比と素子抵抗値
との関係を、図15の曲線(a)に示す。
【0096】
【比較例4】実施例6に対する比較例として、全ての層
の成膜時の基板温度を常に室温にして強磁性トンネル接
合素子を作製した。本比較例は、トンネルバリア層の膜
厚を連続的に変化させた複数の強磁性トンネル接合素子
である。トンネルバリア層の膜厚を連続的に変化させる
ことにより素子抵抗値を連続的に変化させ、全ての層の
成膜時の基板温度を常に室温とした強磁性トンネル接合
素子のMR比とその素子抵抗値との関係を調べた。その
構造及び製造方法を図面を用いて説明する。
【0097】比較例4の強磁性トンネル接合素子は、実
施例6のそれと同じく、図10に示すように、熱酸化シ
リコン基板60/Ta層61/Cu層62/Ta層63
/NiFe層64/トンネルバリア層65/NiFe層
66/IrMn層67/Ta層68、の基本構造を有す
る。また、実施例6と同様にトンネルバリア層65の膜
厚を連続的に変化させた。ただし、実施例6と異なり、
すべての層を基板温度を室温の状態にして作製した。
【0098】まず、基板温度を室温の状態にして、表面
を熱酸化した直径2インチのシリコン基板60上に、
1.5nm厚のTa層61、100nm厚のCu層6
2、3nm厚のTa層63、5nm厚のNiFe層64
を順次成膜した。続いて、0.60nm〜0.75nm
厚のAlを成膜した後、真空下で50Torr(665
0Pa)の純酸素を導入し、室温で1時間保持すること
により、Alの自然酸化を行いトンネルバリア層65を
形成した。酸素を排気後、同じく基板温度を室温の状態
にして、5nm厚のNiFe層66、10nm厚のIr
Mn層67、5nm厚のTa層68を成膜することによ
り、比較例4の強磁性トンネル接合膜を完成させた。
【0099】成膜に用いた薄膜形成装置は、実施例6で
用いたものと同一である(図2)。ただし、基板温度は
常に室温とした。その他の条件は実施例6と全く同じと
した。
【0100】実施例4と同様に図11及び図12に示し
た方法により接合素子形状へ加工し、直流四端子法によ
り磁場中での抵抗変化を測定して特性評価を行った。比
較例4の強磁性トンネル接合素子のMR比と素子抵抗値
との関係を、図15の曲線(b)に示す。
【0101】実施例6の強磁性トンネル接合素子と比較
例4のそれとを比較すると、両者の違いは、100nm
厚のCu層62について基板温度を−170℃に保った
状態にして成膜したか、又は基板温度を室温の状態にし
て成膜したかだけである。しかし、図15(a)及び図
15(b)の曲線に示されるそれらのMR比の素子抵抗
値依存性には、大きな違いが見られた。比較例4の強磁
性トンネル接合素子のMR比は、素子抵抗値が30Ωμ
より大きいときはほぼ30%程度で一定値を示した
ものの、素子抵抗値が30Ωμm以下のときは素子抵
抗値の低下に伴い急激にMR比が低下した。一方で、実
施例6の強磁性トンネル接合素子の場合は、素子抵抗値
が30Ωμmでの急激なMR比低下は見られず、素子
抵抗値の低下に伴うMR比の減少は緩やかなものであっ
た。
【0102】本発明の製造方法による強磁性トンネル接
合素子は、その素子抵抗が30Ωμm以下のときに、
特に優れた特性を示すことがわかる。30Ωμm以下
の素子抵抗値のトンネルバリア層は非常に膜厚が薄いた
め、下部の凹凸により生じるトンネルバリア層の厚みむ
らが特に大きくリーク電流の発生に影響すると考えられ
る。
【0103】
【実施例7】実施形態2の一実施例として本発明の製造
方法による強磁性トンネル接合素子を作製した。その構
造及び製造方法を図面を用いて説明する。本実施例の強
磁性トンネル接合素子は、実施例4のそれと同じく、図
10に示すように、熱酸化シリコン基板60/Ta層6
1/Cu層62/Ta層63/NiFe層64/トンネ
ルバリア層65/NiFe層66/IrMn層67/T
a層68、の基本構造を有する。
【0104】まず、表面を熱酸化した直径2インチのシ
リコン基板60上に、基板温度を室温の状態にして、
1.5nm厚のTa層61を成膜した。続いて、基板温
度を−170℃に保った状態にして、100nm厚のC
u層62を成膜した。更に、基板温度を室温の状態に戻
して、その上に3nm厚のTa層63、5nm厚のNi
Fe層64を成膜した。続いて、再び基板温度を−17
0℃に保った状態にして、0.6nm厚のAlを成膜し
た。その後、基板温度を室温の状態に戻し、真空下で5
0Torr(6650Pa)の純酸素を導入し、室温で
1時間保持することにより、Alの自然酸化を行いトン
ネルバリア層65を形成した。酸素を排気後、基板温度
を室温の状態にして、5nm厚のNiFe層66、10
nm厚のIrMn層67、5nm厚のTa層68を成膜
することにより、実施例7の強磁性トンネル接合膜を完
成させた。
【0105】成膜に用いた薄膜形成装置は、実施例4で
用いたものと同一である(図2)。その他の条件は実施
例4と全く同じとした。
【0106】本実施例の強磁性トンネル接合素子の磁気
抵抗曲線を、図13の曲線(a)に示す。実施例7の強
磁性トンネル接合素子と実施例4のそれとを比較する
と、両者の違いは、0.6nm厚のトンネルバリア層と
なるAlについて基板温度を−170℃に保った状態に
して成膜したか、又は基板温度を室温の状態にして成膜
したかだけである。しかし、実施例7の強磁性トンネル
接合素子のMR比は26%であり、図13(b)に示さ
れる実施例4の強磁性トンネル接合素子と比較して、更
なるMR比の向上が見られた。なお、本実施例において
は反強磁性層としてIrMnを用いたが、FeMn、P
tMn、NiMn等の反強磁性体であっても、類似の結
果が得られた。
【0107】
【実施例8】実施例4に対する実施例7のMR比向上を
考察するために、強磁性トンネル接合素子の膜構造にお
いて、トンネルバリア層までを積層した多層膜を作製
し、その表面凹凸を調べた。トンネルバリア層となるA
lの膜厚は0.6nmから4.0nmまで連続的に変化
させ、またトンネルバリア層となるAlの成膜時の基板
温度は−170℃に保った。その構造及び製造方法を図
面を用いて説明する。
【0108】本実施例の多層膜は、図16に示すよう
に、熱酸化シリコン基板80/Ta層81/Cu層82
/Ta層83/NiFe層84/トンネルバリア層85
/Ta層86、の基本構造を有する。
【0109】まず、表面を熱酸化した直径2インチのシ
リコン基板80上に、基板温度を室温の状態にして、
1.5nm厚のTa層81を成膜した。続いて、基板温
度を−170℃に保った状態にして、100nm厚のC
u層82を成膜した。更に、基板温度を室温の状態に戻
して、その上に3nm厚のTa層83、5nm厚のNi
Fe層84を成膜した。続いて、再び基板温度を−17
0℃に保った状態にして、0.6nm〜4.0nm厚の
Alを成膜した。その後、基板温度を室温の状態に戻
し、真空下で50Torr(6650Pa)の純酸素を
導入し、室温で1時間保持することにより、Alの自然
酸化を行いトンネルバリア層85を形成した。酸素を排
気後、基板温度を室温の状態にして、5nm厚のTa層
86を成膜することにより、実施例8の多層膜を完成さ
せた。
【0110】成膜に用いた薄膜形成装置は、実施例7で
用いたものと同一である(図2)。その他、成膜条件は
実施例7と全く同じとした。
【0111】実施例8の多層膜の表面Ra値とトンネル
バリア層となるAlの膜厚との関係を図17の曲線
(a)に示す。
【0112】
【比較例5】実施例8に対する比較例として、強磁性ト
ンネル接合素子の膜構造において、トンネルバリア層ま
でを積層した多層膜を作製し、その表面凹凸を調べた。
トンネルバリア層となるAlの膜厚は0.6nmから
4.0nmまで連続的に変化させ、またトンネルバリア
層となるAlの成膜時の基板温度は室温とした。その構
造及び製造方法を図面を用いて説明する。
【0113】比較例5の多層膜は、実施例8のそれと同
じく、図16に示すように、熱酸化シリコン基板80/
Ta層81/Cu層82/Ta層83/NiFe層84
/トンネルバリア層85/Ta層86、の基本構造を有
する。
【0114】まず、表面を熱酸化した直径2インチのシ
リコン基板80上に、基板温度を室温の状態にして、
1.5nm厚のTa層81を成膜した。続いて、基板温
度を−170℃に保った状態にして、100nm厚のC
u層82を成膜した。更に、基板温度を室温の状態に戻
して、その上に3nm厚のTa層83、5nm厚のNi
Fe層84を成膜した。続いて、0.6nm〜4.0n
m厚のAlを成膜した。その後、真空下で50Torr
(6650Pa)の純酸素を導入し、室温で1時間保持
することにより、Alの自然酸化を行いトンネルバリア
層85を形成した。酸素を排気後、同じく基板温度を室
温の状態にして、5nm厚のTa層86を成膜すること
により、比較例5の多層膜を完成させた。
【0115】成膜に用いた薄膜形成装置は、実施例8で
用いたものと同一である(図2)。ただし、トンネルバ
リア層となるAlの成膜時の基板温度は室温とした。そ
の他の条件は実施例8と全く同じとした。
【0116】比較例5の多層膜の表面Ra値とトンネル
バリア層となるAlの膜厚の関係を図17の曲線(b)
に示す。実施例8の多層膜と比較例5のそれとを比較す
ると、両者の違いは、トンネルバリア層となるAlにつ
いて基板温度を−170℃に保った状態にして成膜した
か、又は基板温度を室温の状態にして成膜したかだけで
ある。しかし、図17(a),(b)に示されるその表
面Ra値のトンネルバリア層となるAl膜厚依存性に
は、違いが見られた。Al膜厚の増加に従い、比較例5
の多層膜の表面Ra値は0.38nmから1.21nm
まで大きく増加したのに対し、実施例8の多層膜のそれ
は0.38nmから0.44nmでほぼ一定であった。
しかし、両者に違いが見られたのはAl膜厚が1.0n
mより厚いときのみである。Al膜厚が1.0nm以下
のときには、実施例8及び比較例5の両者の多層膜の表
面Ra値はともに0.38nmと下地電極のそれとほぼ
等しく、両者にはまったく違いがなかった。ここで、実
施例4及び実施例7の強磁性トンネル接合素子における
Al膜厚は、ともに0.6nmであり、1.0nm以下
である。
【0117】したがって、実施例4及び実施例7の強磁
性トンネル接合素子のトンネルバリア層上部のRa値も
ともに0.38nmであり、トンネルバリア層となるA
lの結晶粒成長に両者の違いは生じていないことがわか
る。実施例4及び実施例7のトンネルバリア層はともに
被覆性に優れたものであると言える。
【0118】
【実施例9】実施形態2に特有のMR比向上効果を考察
する実験として、実施例4及び実施例7においてトンネ
ルバリア層65(0.6nm厚)までを作製した状態
(図18)にて、最表面のその場X線光電子分光法(X
PS)分析を行った。
【0119】その結果、実施例4では最表面におけるN
i及びFe原子の存在を示すピークが観察された一方
で、実施例7にはそれらが観察されなかった。前述のよ
うに実施例4及び実施例7のトンネルバリア層は両者と
もに被覆性に優れていると考えられることから、上記の
XPS分析で実施例4に観察されるNi及びFe原子ピ
ークは原子レベルの層間ミキシングにより最表面に現れ
た強磁性層94の構成原子であると考えられる。実施形
態2に特有のMR比向上効果は、トンネルバリア層のよ
うに極限的に薄層化が進んだ層において顕著な影響とし
て現れる層間のミキシングを低減するものであることが
わかる。なお、図17から明らかなようにトンネルバリ
アとなるAlが1nmより厚い場合には、トンネルバリ
アの被覆性向上による特性向上が期待できる。
【0120】上述の実施例1〜実施例9はすべてスパッ
タ法を用いて成膜を行ったが、蒸着法による成膜でも同
様の結果が得られた。
【0121】
【本発明の効果】本発明によれば、基板の温度を−10
0℃以下に保ちつつ電極層を成膜することにより、電極
層のRa値を極めて小さくできる。したがって、膜厚1
μm以下かつシート抵抗0.4Ω以下かつ第一強磁性層
側のRa値0.5nm以下である電極層を有する強磁性
トンネル接合素子を、容易に実現できる。
【0122】また、基板の温度を−100℃以下に保ち
つつトンネルバリア層(又はトンネルバリアとなる金属
層)を成膜すると、トンネルバリア層における原子レベ
ルでの層間ミキシングが抑えられるので、MR比を向上
できる。
【0123】更に、電極層をAg又はCuとすると、前
述の電極層を有する強磁性トンネル接合素子を最も容易
に実現できる。
【0124】換言すると、本発明によれば、充分に小さ
なシート抵抗、充分に薄い膜厚、充分に小さな表面凹
凸、を同時に実現する下地電極を持つ、高MR比かつ高
歩留まりの強磁性トンネル接合素子を、成膜後の表面処
理を行うことなくかつ安価に作製することが可能とな
る。
【図面の簡単な説明】
【図1】実施形態1,2における強磁性トンネル接合素
子の基本構造を示す概略断面図である。
【図2】全ての実施例及び比較例で用いた薄膜形成装置
の成膜室を示した概略断面図である。
【図3】実施例1、実施例2、比較例1のCu薄膜電極
の基本構造を示す概略断面図である。
【図4】実施例1のCu薄膜電極の膜表面凹凸を観察し
たAFM像である。
【図5】比較例1のCu薄膜電極の膜表面凹凸を観察し
たAFM像である。
【図6】実施例2の薄膜電極表面のRa値と基板温度と
の関係を示すグラフである。
【図7】実施例3及び比較例2の薄膜電極の基本構造を
示す概略断面図である。
【図8】図8[1]は実施例3の薄膜電極表面のRa値
とその膜厚との関係を示す図表である。図8[2]は比
較例2の薄膜電極表面のRa値とその膜厚との関係を示
す図表である。
【図9】実施例3及び比較例2の薄膜電極表面のRa値
とシート抵抗との関係を示すグラフである。
【図10】実施例4、実施例5、実施例6、実施例7、
比較例3、比較例4の強磁性トンネル接合素子の基本構
造を示す概略断面図である。
【図11】実施例4、実施例5、実施例6、実施例7、
比較例3、比較例4の強磁性トンネル接合素子の素子形
状加工プロセスを示す概略断面図であり、図11(a)
〜図11(d)の順に工程が進行する。
【図12】実施例4、実施例5、実施例6、実施例7、
比較例3、比較例4の強磁性トンネル接合素子の素子形
状加工プロセスを示す概略断面図であり、図12(e)
〜図12(g)の順に工程が進行する。
【図13】実施例4、実施例7、比較例3の強磁性トン
ネル接合素子の磁気抵抗曲線を示すグラフである。
【図14】実施例5の強磁性トンネル接合素子のMR比
と、下地Cu電極上部Ra値との関係を示すグラフであ
る。
【図15】実施例6及び比較例4の強磁性トンネル接合
素子のMR比と素子抵抗値との関係を示すグラフであ
る。
【図16】実施例8及び比較例5の多層膜の基本構造を
示す概略断面図である。
【図17】実施例8及び比較例5の多層膜の上部Ra値
とトンネルバリア層となるAlの膜厚との関係を示すグ
ラフである。
【図18】実施例9におけるXPS分析時の多層膜の基
本構造を示す断面図である。
【図19】図19[1]はトンネルバリア層下部の凹凸
が大きい場合のトンネルバリア層の断面模式図である。
図19[2]は結晶粒サイズの大きな電極表面をクラス
ターイオンビーム処理し、Ra値を0.5nmとした場
合の表面形状の断面模式図である。図19[3]は結晶
粒サイズが小さく、Ra値が0.5nmである場合の電
極表面形状の断面模式図である。
【符号の説明】
11 スパッタターゲット 12,30,70 基板 13 冷却ブロック 14 液化ガス 15 温度調節ヒーター 16 基板ステージ 31,33 バッファー層 32 電極層 34,36,72,74 強磁性層 35,65,73,85,95 トンネルバリア層 37 キャップ層 40,50,60,80,90 熱酸化シリコン基板 41,43,51,53,61,63,68,81,8
3,86,91,93Ta層 42,62,82,92 Cu層 52 金属層 64,66,84,94 NiFe層 67 IrMn層 71 下地電極層 75,76 フォトレジスト 77 層間絶縁層 78 上部電極層

Claims (6)

    【特許請求の範囲】
  1. 【請求項1】 基板上に電極層、第一強磁性層、トンネ
    ルバリア層及び第二強磁性層が順次積層された構造を有
    するとともに、前記電極層が膜厚1μm以下かつシート
    抵抗0.4Ω以下かつ前記第一強磁性層側の表面粗さ
    (Ra値)0.5nm以下である強磁性トンネル接合素
    子の製造方法において、 前記基板の温度を−100℃以下に保ちつつ前記電極層
    を成膜する工程を備えたことを特徴とする強磁性トンネ
    ル接合素子の製造方法。
  2. 【請求項2】 前記強磁性トンネル接合素子の素子抵抗
    値が30Ωμm以下である、 請求項1記載の強磁性トンネル接合素子の製造方法。
  3. 【請求項3】 前記基板の温度を−100℃以下に保ち
    つつ前記トンネルバリア層を成膜する工程とを更に備え
    た、 請求項1又は2記載の強磁性トンネル接合素子の製造方
    法。
  4. 【請求項4】 前記基板の温度を−100℃以下に保ち
    つつ金属層を成膜する工程と、この金属層を表面酸化す
    ることにより前記トンネルバリア層を形成する工程とを
    更に備えた、 請求項1又は2記載の強磁性トンネル接合素子の製造方
    法。
  5. 【請求項5】 前記金属層がAlからなる、 請求項4記載の強磁性トンネル接合素子の製造方法。
  6. 【請求項6】 前記電極層がAg又はCuからなる、 請求項1、2、3、4又は5記載の強磁性トンネル接合
    素子の製造方法。
JP2001258268A 2001-08-28 2001-08-28 強磁性トンネル接合素子の製造方法 Withdrawn JP2003069112A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001258268A JP2003069112A (ja) 2001-08-28 2001-08-28 強磁性トンネル接合素子の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001258268A JP2003069112A (ja) 2001-08-28 2001-08-28 強磁性トンネル接合素子の製造方法

Publications (1)

Publication Number Publication Date
JP2003069112A true JP2003069112A (ja) 2003-03-07

Family

ID=19085821

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001258268A Withdrawn JP2003069112A (ja) 2001-08-28 2001-08-28 強磁性トンネル接合素子の製造方法

Country Status (1)

Country Link
JP (1) JP2003069112A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006524436A (ja) * 2003-04-22 2006-10-26 フリースケール セミコンダクター インコーポレイテッド Mramデバイスの磁気エレクトロニクス素子を覆う導電層への接触方法
JP2008172266A (ja) * 2006-03-03 2008-07-24 Canon Anelva Corp 磁気抵抗効果素子の製造方法及び製造装置
CN101451259A (zh) * 2007-12-05 2009-06-10 富士电机电子技术株式会社 制造氧化铝纳米孔阵列的方法、及制造磁记录介质的方法
US8144429B2 (en) 2007-04-26 2012-03-27 Hitachi Global Storage Technologies Netherlands B.V. Magnetic head slider with diffusion stop films each of which is disposed between the associated terminal portion and lead portion or between the associated lead portion and seed film

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006524436A (ja) * 2003-04-22 2006-10-26 フリースケール セミコンダクター インコーポレイテッド Mramデバイスの磁気エレクトロニクス素子を覆う導電層への接触方法
JP4815344B2 (ja) * 2003-04-22 2011-11-16 エバースピン テクノロジーズ インコーポレイテッド Mramデバイスの磁気エレクトロニクス素子を覆う導電層への接触方法
JP2008172266A (ja) * 2006-03-03 2008-07-24 Canon Anelva Corp 磁気抵抗効果素子の製造方法及び製造装置
JP4679595B2 (ja) * 2006-03-03 2011-04-27 キヤノンアネルバ株式会社 磁気抵抗効果素子の製造方法及び製造装置
US8144429B2 (en) 2007-04-26 2012-03-27 Hitachi Global Storage Technologies Netherlands B.V. Magnetic head slider with diffusion stop films each of which is disposed between the associated terminal portion and lead portion or between the associated lead portion and seed film
CN101451259A (zh) * 2007-12-05 2009-06-10 富士电机电子技术株式会社 制造氧化铝纳米孔阵列的方法、及制造磁记录介质的方法
US20090145769A1 (en) * 2007-12-05 2009-06-11 Fuji Electric Device Technology Co., Ltd Method of fabricating an alumina nanohole array, and method of manufacturing a magnetic recording medium
JP2009140553A (ja) * 2007-12-05 2009-06-25 Fuji Electric Device Technology Co Ltd アルミナナノホールアレー及び磁気記録媒体の作製方法
US8652317B2 (en) * 2007-12-05 2014-02-18 Fuji Electric Co., Ltd. Method of fabricating an alumina nanohole array, and method of manufacturing a magnetic recording medium

Similar Documents

Publication Publication Date Title
US8456781B2 (en) TMR device with novel free layer structure
US7672088B2 (en) Heusler alloy with insertion layer to reduce the ordering temperature for CPP, TMR, MRAM, and other spintronics applications
US8337676B2 (en) Low resistance tunneling magnetoresistive sensor with natural oxidized double MgO barrier
US8934290B2 (en) Magnetoresistance effect device and method of production of the same
US9021685B2 (en) Two step annealing process for TMR device with amorphous free layer
US7211447B2 (en) Structure and method to fabricate high performance MTJ devices for MRAM applications
US7986498B2 (en) TMR device with surfactant layer on top of CoFexBy/CoFez inner pinned layer
US6548114B2 (en) Method of fabricating a spin valve/GMR sensor having a synthetic antiferromagnetic layer pinned by Mn-alloy
US9484049B2 (en) TMR device with novel free layer
JP5341082B2 (ja) トンネル磁気抵抗素子の製造方法および製造装置
US7208807B2 (en) Structure and method to fabricate high performance MTJ devices for MRAM applications
JP2009278130A (ja) 磁気抵抗素子の製造方法
KR20020077797A (ko) 자기 저항 효과 소자 및 그 제조방법
WO2002093661A1 (fr) Element magnetoresistif
JP2002319722A (ja) 磁気抵抗効果素子とその製造方法
US20110084348A1 (en) Magnetoresistance element, method of manufacturing the same, and storage medium used in the manufacturing method
JPH09106514A (ja) 強磁性トンネル素子及びその製造方法
JP2004179668A (ja) 磁気抵抗素子
JP2003069112A (ja) 強磁性トンネル接合素子の製造方法
JP2000357829A (ja) 強磁性トンネル接合素子の製造方法

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20081104