JP2003067245A - データ処理装置のメモリ・ユニットに対するアクセス - Google Patents

Abstract

(57)【要約】 【課題】 データ処理装置の中のメモリ・ユニットに対
するアクセス・リクェストを高速に処理しかつ大幅に電
力が節約される装置と方法を提供する。 【解決手段】 本発明のデータ処理装置は複数個のメモ
リ・ユニットと、プロセッサ・コアと、メモリ・コント
ローラとを有する。１個または多数個の予め定められた
属性を予想するために予想論理装置が配置され、そして
クロック発生論理装置が予想され予め定められた属性に
応答して、アクセスの実行の期間中にメモリ・ユニット
のどの１つがクロックされるべきかを選定し、そしてそ
のメモリ・ユニットにクロック信号を送る。次に、属性
発生論理装置によって発生された予め定められた属性が
予想され予め定められた属性と一致するかどうかを決定
し、そしてもし一致しないならば、アクセスを再開始す
るための検査論理装置が備えられる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明はデータ処理装置の中
のメモリ・ユニットに対してアクセスするための技術に
関する。

【０００２】

【発明が解決しようとする課題】データ処理装置は、典
型的には、データ処理動作を実行するためのプロセッサ
・コアを有する。この場合、このようなデータ処理動作
を実行するためにプロセッサ・コアによって要求される
データおよび／または命令を記憶するために、メモリ・
システムが利用されるであろう。したがって、プロセッ
サ・コアはこのメモリ・システムから命令および付随す
るデータを受け取り、そしてこれらの命令を実行するで
あろう。そしてオプションで、データをメモリ・システ
ムの中に再び記憶するために出力するであろう。下記に
おいて、「データ値」という用語が命令とデータとの両
方を指すとして用いられるであろう。データ値がメモリ
・システムにまたはメモリ・システムから転送される
時、プロセッサ・コアはこの転送を指定するアクセス・
リクェストを出すであろう。

【０００３】典型的なメモリ・システムは主メモリを有
するであろう。この主メモリは、ここでは外部メモリと
呼ばれる。この主メモリは、プロセッサ・コアによって
要求されるデータ値を記憶することができる。けれど
も、この主メモリからのデータ値の引き出し、およびこ
の主メモリにデータ値を再び書き込むことは、典型的に
は比較的に遅い工程である。したがって、メモリ・シス
テムの中に、主メモリに加えて１個または多数個のメモ
リ・ユニットを備えることがよく知られている。このよ
うに付加されるメモリ・ユニットの１つのよく知られた
例はキャッシュである。このキャッシュは、主メモリか
ら引き出されたデータ値および／またはプロセッサ・コ
アによって出力されたデータ値を記憶するために用いる
ことができる。したがって、もし後でのデータ処理動作
で要求されることがあるならば、プロセッサ・コアはこ
れらのデータ値を容易に利用することができる。当業者
にはよく知られているように、どのデータ値をキャッシ
ュの中に記憶するか、および新しいデータ値をキャッシ
ュの中に記憶することが必要である時どのデータ値をキ
ャッシュから立ち退かせるかを決定するために、よく知
られた多くの技術が存在する。けれども、基本的には、
キャッシュは主メモリに比べて典型的には比較的に小型
であり、そして主メモリよりもアクセスに対して大幅に
高速であり、そしてプロセッサ・コアによって必要とさ
れそうなデータ値を一時的に記憶するのが目的である。

【０００４】メモリ・システムは１個のキャッシュを有
することができる、またはそれとは異なって、複数個の
キャッシュを階層構造に配列して有することができる。

【０００５】それに加えて、メモリ・システムの中に有
することができるまた別の種類のメモリ・ユニットは、
強く結合されたメモリ（ＴＣＭ(tightly-coupled memor
y)）である。このＴＣＭは、プロセッサ・コアがアクセ
ス・リクェストをそれに出力するプロセッサ・バスに典
型的には接続され、そして決定論的アクセス時間が要求
されるデータ値を記憶するために用いられる。ＴＣＭは
プログラマに対して、データ値を記憶するために用いる
ことができる連続したアドレス・スペースを提供する。
したがって、例えば、決定論的アクセス時間が重要であ
るコードの特定の部分をＴＣＭの中に直接に記憶するこ
とができる。もしそれが主メモリの特定の部分（すなわ
ち、ＴＣＭの中のデータ値は主メモリの中で複製されな
い）であるかのようにＴＣＭを用いることができる、ま
たはそれとは異なって、ＴＣＭの中に配置されるべきデ
ータ値を主メモリから複製することができる。典型的に
は、データ処理装置の中のどこかに配置されたレジスタ
がＴＣＭの中に配置されたデータ値のアドレス範囲の記
録を保持するであろう。それで、プロセッサ・コアによ
るアクセス・リクェストの対象である特定のデータ値が
ＴＣＭの中に見つけることができるかまたはそうでない
かを決定することができる。ＴＣＭは任意の適切な形式
で実施することができる。例えば、ランダム・アクセス
・メモリ（ＲＡＭ）、読出し専用メモリ（ＲＯＭ）など
で実施することができる。

【０００６】メモリ・システムが複数個のメモリ・ユニ
ットを有する前記の種類のデータ処理装置では、プロセ
ッサ・コアによって出力されるアクセス・リクェストが
解析されて、このアクセスを実行するためにどのメモリ
・ユニットが用いられるべきかを決定するのが典型的な
場合である。例えば、もしアクセス・リクェストがデー
タ値の読み出しに関係しているならば、そしてこのアク
セス・リクェストの一部分として出力されたアドレスが
メモリのキャッシュ可能な領域に関係しているならば、
その場合には、そのデータ値がそのキャッシュの中に存
在しているかどうかを決定するために、キャッシュにア
クセスするのに適切である。もしそのデータ値がそのキ
ャッシュの中に存在しているならば、その場合には、そ
のデータ値をプロセッサ・コアに直接に戻すことがで
き、一方、もしそのデータ値がそのキャッシュの中に存
在していないならば、その場合には典型的には、着目し
ているデータ値を含む多数個のデータ値を外部メモリか
ら読み出すためにラインフィル(linefill)手続きが引き
起こされ、そして次にこれらの引き出されたデータ値が
キャッシュの１つのラインの中に配置される。

【０００７】同様に、もしＴＣＭの中に記憶されたデー
タ値のアドレス範囲を記憶するレジスタを参照するなら
ば、そのデータ値がＴＣＭの中に存在することが決定さ
れる。その場合には、プロセッサ・コアによって要求さ
れるデータ値を引き出すために、ＴＣＭにアクセスする
ことは明らかに適切である。

【０００８】けれども、アクセスを実行することに対し
て要求されたレベルの特性を達成するために、適切なメ
モリ・ユニットに対するアクセスが開始される前に、典
型的には、アクセス・リクェストの前記で説明された解
析が完了するのを待つ十分な時間はない。その代わり
に、実行に対する理由のために、その時までには既にア
クセス・リクェストの解析が行われ、したがってアクセ
スに対する適切なメモリ・ユニットが決定されるよう
に、そのメモリ・ユニットが（例えば、読み出しリクェ
ストに対してプロセッサ・コアに要求されたデータ値を
出力することによって、または書き込みリクェストに対
して要求されたデータ値を記憶することによって）その
アクセスを完了することができる状態に既にあるよう
に、多数のメモリ・ユニットに対するアクセスを同時に
実行することが典型的には要求される。さらに、アクセ
スされた他のメモリ・ユニットによって発生されるがし
かし後になってみれば必要でなかった出力はすべて無視
することができる。

【０００９】例えば、キャッシュ・ルックアップが行わ
れそしてキャッシュ・ミスの結果が得られるならば、し
かしアクセス・リクェストの解析の結果がそのデータ値
がメモリのキャッシュ可能でない領域にあったことを示
したならば、その場合には、キャッシュに対してライン
フィルを実行する通常の手続きを引き起こすよりもむし
ろ、キャッシュ・ミスが起こったという事実を無視する
ことができる。同様に、もしアクセス・リクェストによ
って指定されたアドレスがＴＣＭの中に記憶されたアド
レスの範囲の外側にあるならば、その場合には、ＴＣＭ
の中に記憶されたアドレスの範囲内にあるアドレスの部
分に基づいてＴＣＭは出力を典型的にはなお発生するで
あろう。けれども、そのデータ値がＴＣＭの中にないこ
とをアクセス・リクェストの解析がいったん指示する
と、ＴＣＭからのその出力を無視することができる。

【００１０】ところが、多数個のメモリ・ユニットを推
測的にアクセスしそして次にこのアクセス・リクェスト
の解析の結果に基づいてそれらの出力を限定する前記の
方式の観点から、アクセスに対する要求された動作を達
成することが可能であるけれども、このような方式はか
なりに大量の電力を消費する。それは、プロセッサ・コ
アによって出力されるアクセス・リクェストを実行する
ために実際に必要であるよりももっと多くのメモリ・ユ
ニットがアクセスされるからである。例えば、キャッシ
ュおよびＴＣＭを用いるシステムでは、もしこのアクセ
ス・リクェストがＴＣＭの中に含まれているデータ値を
実際に指定するならば、その場合には、そのキャッシュ
はアクセスを実行するために不必要に駆動されるであろ
う。一方、もしこのアクセス・リクェストがキャッシュ
可能なデータ値に関係しているならば、ＴＣＭはそのア
クセスを実行するために不必要に駆動されるであろう。

【００１１】したがって、動作に有害な影響を過度には
与えないでメモリのアクセスを実行するために、さらに
電力を効率的に使用する技術を得ることが要望されるで
あろう。

【００１２】

【課題を解決するための手段】第１の特徴からの観点で
は、データ値を記憶するための複数個のメモリ・ユニッ
トと、データ値に関係してこのメモリ・ユニットに行わ
れるべきアクセスを指定するアクセス・リクェストを出
力するためのプロッセサ・コアと、このアクセス・リク
ェストによって指定されたアクセスを実行するためのメ
モリ・コントローラと、アクセスを実行する時にどのメ
モリ・ユニットが用いられるべきかを検証する１個また
は多数個の予め定められた属性をこのアクセス・リクェ
ストから決定するための属性発生論理装置と、１個また
は多数個の予め定められた属性を予想するための予想論
理装置と、この予想論理装置から予想され予め定められ
た属性に応答してアクセスを実行する期間中にメモリ・
ユニットのどの１つがクロックされるべきかを選定しそ
して１つのクロック信号をそのメモリ・ユニットに出力
するクロック発生論理装置と、属性発生論理装置によっ
て発生された予め定められた属性が予想され予め定めら
れた属性と一致するかどうかを決定しそしてもしこの一
致が得られないならばアクセスを再開始する検査論理装
置とを有し、この再開始の場合には属性発生論理装置に
よって決定されるような予め定められた属性を用いてメ
モリ・ユニットの１つを再選定するようにクロック発生
論理装置が構成されているデータ処理装置が本発明によ
り得られる。

【００１３】したがって本発明により、アクセスを実行
するためにどのメモリ・ユニットが用いられるべきかを
識別する１個または多数個の予め定められた属性をアク
セス・リクェストから決定するための属性発生論理装置
が備えられる。けれども、実行に対する理由のために、
属性発生論理装置がその決定を完了することを待つこと
なく、アクセス・リクェストによって指定されたアクセ
スをメモリ・コントローラが開始する。けれども、前記
で説明した先行技術とは異なって、多数個のメモリ・ユ
ニットにわたってアクセスが推測的に実行されるわけで
はなく、その代わりに１個または多数個の予め定められ
た属性を予想するための予想論理装置が備えられる。そ
して、アクセスの動作の期間中にメモリ・ユニットのど
の１つをクロックするかを選定するためにおよびそのメ
モリ・ユニットにクロック信号を出力するために、予想
され予め定められた属性に応答するクロック発生論理装
置が備えられる。したがって、キャッシュおよびＴＣＭ
を有するデータ処理装置の前の例を取り上げるならば、
もしアクセス・リクェストがキャッシュ可能なデータ値
に関係していることをこの予想され予め定められた属性
が示すならば、その場合には、そのキャッシュはクロッ
クされるであろうが、しかしＴＣＭはクロックされない
であろう。

【００１４】本発明により、属性発生論理装置が予め定
められた属性をいったん決定したならば、これらの予め
定められた属性が予想され予め定められた属性と一致す
るかどうかを決定するために配置される検査論理装置を
このデータ処理装置がまた有する。もしこれらの予め定
められた属性が予想され予め定められた属性と一致する
ならば、その場合には、この予想され予め定められた属
性に基づいてアクセスが正しく実行されるであろうか
ら、なんの作用も必要ではない。けれども、もし予め定
められた属性が予想され予め定められた属性と一致しな
いならば、アクセスは再び開始される。その場合には、
予想され予め定められた属性よりはむしろ予め定められ
た属性を用いてメモリ・ユニットの１つを再び選定する
ために、クロック発生論理装置が配置される。

【００１５】したがって、適度に正確な予想方式を備え
て用いられる時、アクセスされるべきメモリ・ユニット
の予想を時として誤ることにより動作の際に比較的に小
さな損失を伴って、多数個のメモリ・ユニットに対する
並行したアクセスを回避することにより、電力消費を少
なくすることが本発明により得られることが分かる。

【００１６】複数個のメモリ・ユニットのいずれかに対
するアクセスを制御するための総称的なメモリ・コント
ローラを、データ処理装置が有することは可能である。
けれども、好ましい実施例では、このメモリ・コントロ
ーラは複数個のメモリ・コントローラで構成され、そし
てこれらのメモリ・コントローラのおのおのは異なるメ
モリ・ユニットに付随している。そして、アクセスの動
作の期間中、選定されたメモリ・ユニットおよびそれに
付随するメモリ・コントローラをクロックするためのク
ロック発生論理装置が配置される。このような方式で
は、予想され予め定められた属性によって指示されたメ
モリ・ユニット以外のすべてのメモリ・ユニットをクロ
ックしないことにより電力を節約することができるだけ
でなく、それに加えて、これらのクロックされないメモ
リ・ユニットに対して付随するメモリ・コントローラの
いずれをもクロックしないことにより電力を節約するこ
とができる。

【００１７】予め定められた属性は種々の形式を取るこ
とができ、そしてこれらの予め定められた属性を多数の
異なる方法で決定することができることが分かるであろ
う。けれども、好ましい実施例では、アクセス・リクェ
ストはデータ値に関係するアドレスを指定し、そしてこ
のアドレスに応じて予め定められた属性を決定するため
に、属性発生論理装置が配置される。このような実施例
では、予め定められた属性を決定するためにそのアドレ
スを分離して用いる必要はないが、しかしＴＣＭ領域レ
ジスタ設定、ページ・テーブル属性などのような他の情
報と組み合わせてそのアドレスを用いることができるこ
とが分かるであろう。

【００１８】多数個のメモリ・ユニットが用いられる装
置ならどのような装置にでも、本発明を用いることがで
きることが分かるであろう。けれども、好ましい実施例
では、第１のメモリ・ユニットはプロセッサ・コアが決
定論的アクセスを要求するデータ値を記憶するための強
く結合されたメモリである。ＴＣＭは典型的にはキャッ
シュに比べて比較的に大型であり、したがって、前記で
説明した先行技術で実行される時、推測的にクロックを
行うために、さらに多くの電力が消費される。したがっ
て、メモリ・ユニットの１つがＴＣＭである実施例で
は、本発明の好ましい実施例の技術を用いることによっ
て、大幅な電力の節約を行うことができる。

【００１９】さらに、好ましい実施例では、第２のメモ
リ・ユニットはキャッシュである。

【００２０】容易に分かるように、属性発生論理装置は
種々の形式を取ることができる。けれども、好ましい実
施例では、それぞれのアクセス・リクェストに対して予
め定められた属性を含む多数の属性を発生するために配
置されたメモリ・マネージメント・ユニット（ＭＭＵ(m
emory management unit)）の中に、属性発生論理装置が
含まれる。典型的な場合には、データ処理装置はすでに
ＭＭＵを有しているであろう。ある属性を発生するため
に、例えば、プロセッサ・コアによって出力されたアド
レスが仮想アドレスであると仮定して物理的なアドレス
やそのデータ値がキャッシュ可能であるかどうかに関す
る指示およびそのデータ値がバッファ可能であるかどう
かに関する指示などを発生するために、ＭＭＵが応答し
てアクセス・リクェストを解析する。本発明の好ましい
実施例の中で要求される予め定められた属性をＭＭＵが
生ずることがこれらの属性の中に含まれるようにＭＭＵ
を構成することにより、ＭＭＵの中に事前に存在してい
る回路を用いることができるので、特に効率的な実施例
を実現することができる。

【００２１】好ましい実施例では、ＭＭＵはテーブル・
ルックアサイド・バッファを有する。このテーブル・ル
ックアサイド・バッファは、アクセス・リクェストによ
って指定されたアドレスとテーブル・ルックアサイド・
バッファの中の予め定められたアドレスとを比較する。
ここで、予め定められたアドレスのおのおのに対して、
テーブル・ルックアサイド・バッファはＭＭＵによって
発生される必要のある多数の属性を含んでいる。したが
って、この実施例では、本発明の好ましい実施例により
要求される予め定められた属性を含むこれらの属性が、
テーブル・ルックアサイド・バッファによってアドレス
の整合が決定される時これらの属性を直接に出力するこ
とができるように、テーブル・ルックアサイド・バッフ
ァの中に事前にコード化される。またはそれとは異なる
実施例では、ＭＭＵの標準的なテーブル・ルックアサイ
ド・バッファによって発生される属性から予め定められ
た属性を発生するために、付加的な回路を備えることが
できる。

【００２２】容易に分かるように、属性発生論理装置か
らの予想され予め定められた属性および／または実際の
予め定められた属性に応じて種々のメモリ・ユニットに
クロック信号を選択的に供給するためにクロック発生論
理装置を配置することができる多くの異なる方法があ
る。けれども、好ましい実施例では、もし予め定められ
た属性が予想され予め定められた属性と一致しないなら
ば予想誤り信号を発生する検査論理装置が配置され、そ
してクロック発生論理装置はメモリ・ユニットのおのお
のに対してクロック信号にゲート作用を行う回路を有す
る。クロック信号ゲート作用回路のおのおのはシステム
・クロック信号を受け取り、そしてもし付随するメモリ
・ユニットがアクセスのために用いられるべきであるこ
とをこの予想され予め定められた属性が示すならば、ま
たはもし予想誤り信号が発生され、そして属性発生論理
装置によって発生された実際の予め定められた属性が付
随するメモリ・ユニットがアクセスのために用いられる
べきであることを示すならば、のいずれかの場合に付随
するメモリ・ユニットにそのシステム・クロック信号を
出力する。

【００２３】容易に分かるように、予想論理装置は用い
られる予想方式に応じて種々の形式を取ることができ
る。さらに、よく知られている多くの異なる予想方式が
存在し、そして予め定められた属性を予想するために適
切ないずれの予想方式をも用いることができることが分
かるであろう。けれども、好ましい実施例では、予想論
理装置は、最新のアクセス・リクェストに対する予想さ
れ予め定められた属性を、先行するアクセス・リクェス
トに対する属性発生論理装置によって発生された実際の
予め定められた属性に基づいて行う。このことにより、
本発明の好ましい実施例の中で信頼できる予想が得られ
ることが分かった。それは、プロセッサ・コアが同じメ
モリ・ユニットに中に記憶されたデータ値に関する一連
のアクセス・リクェストを出力することが多いからであ
る。

【００２４】第２の特徴の観点から、本発明によりデー
タ処理装置の中のメモリ・ユニットをアクセスする方法
が得られる。このデータ処理装置は、データ値を記憶す
るための複数個のメモリ・ユニットと、データ値に関係
してメモリ・ユニットに行われるべきアクセスを指定す
るアクセス・リクェストを出力するためのプロセッサ・
コアと、アクセス・リクェストによって指定されたアク
セスを実行するためのメモリ・コントローラとを有す
る。この方法は、（ａ）アクセスを実行する時にどのメ
モリ・ユニットが用いられるべきかを検証する１個また
は多数個の予め定められた属性をアクセス・リクェスト
から決定する段階と、（ｂ）前記段階（ａ）の完了の前
に（ｉ）１個または多数個の予め定められた属性を予想
する段階と、（ｉｉ）前記段階（ｂ）（ｉ）で発生され
た予想され予め定められた属性に応答してアクセスの実
行の期間中にメモリ・ユニットの中のどの１つがクロッ
クされるべきかを選定する段階と、（ｉｉｉ）前記段階
（ｂ）（ｉｉ）で選定されたメモリ・ユニットにクロッ
ク信号を出力する段階と、（ｉｖ）メモリ・コントロー
ラにアクセスを実行させる段階と、の諸段階を実行する
段階と、（ｃ）前記段階（ａ）での決定がいったん完了
すると、前記段階（ａ）で発生された予め定められた属
性が前記段階（ｂ）（ｉ）で発生された予想され予め定
められた属性と一致するかどうかを決定する段階と、そ
してもし一致しないならばそのアクセスを再び開始する
段階と、アクセスを再び開始する前記段階の場合には前
記段階（ａ）で決定された予め定められた属性を用いて
メモリ・ユニットの１つが選定され、クロック信号がそ
のメモリ・ユニットに出力され、そして次にメモリ・コ
ントローラがアクセスを再び実行する段階と、を有す
る。

【００２５】

【発明の実施の形態】添付図面を参照して、例示された
好ましい実施例について本発明を説明する。下記で説明
される好ましい実施例は、ほんの１つの例として取り上
げられた実施例である。

【００２６】図１のブロック線図を参照して、本発明の
好ましい実施例によるデータ処理装置を説明する。図１
に示されているように、このデータ処理装置はプロセッ
サ・コア１０を有する。このプロセッサ・コア１０は、
メモリ・システム２０、３０、８０から受け取られた命
令を処理するために配置されている。これらの命令を処
理するためにプロセッサ・コア１０によって要求される
データは、このメモリ・システムからまた引き出すこと
ができる。容易に分かるように、これらの「データ値」
は、それらが命令であってもまたデータであっても、適
切な任意の寸法であることができる。好ましい実施例を
説明する目的のために、これらのデータ値のおのおのの
寸法は32ビットであると仮定される。

【００２７】典型的なインプリメンテーションでは、プ
ロセッサ・コア１０によって要求されるデータ値は、外
部メモリ８０の中に配置されるであろう。それに加え
て、メモリ８０から引き出されたデータ値を記憶するた
めに、キャッシュ３０が備えられる。それにより、これ
らのデータ値をプロセッサ・コア１０によって後で容易
にアクセスすることができる。キャッシュ・コントロー
ラ３２はキャッシュ３０のキャッシュ・メモリ３４の中
のデータ値の記憶を制御し、およびキャッシュ・メモリ
３４からのデータ値の引き出しを制御する。

【００２８】好ましい実施例では、キャッシュ３０はプ
ロセッサ・バス５０を通してプロセッサ・コア１０に直
接に結合され、そしてバス・インターフェース・ユニッ
ト４０を通して外部メモリ８０からこれらのデータ値を
引き出すことを要求するよりはむしろ、キャッシュ・メ
モリ３４の中に記憶されたデータ値の部分組に対して比
較的に高速のアクセスが得られる。このキャッシュの主
要な目的は、プロセッサ・コアによって必要とされると
思われるデータ値を一時的に記憶することである。当業
者には分かるように、どのデータ値がキャッシュ・メモ
リ３４の中に記憶されるかを決定することに対して、よ
く知られた多くの技術が存在する。

【００２９】キャッシュ３０はデータ値の部分組に対し
て比較的に高速のアクセスを得るのに効率的な機構体で
あるが、任意の特定のデータ値に対して決定論的なアク
セス時間が保証されるわけではない。それは、任意の特
定のデータ値が任意の特定の時点においてキャッシュ・
メモリ３４の中に記憶されているであろうことが保証さ
れていないからである。これらのデータ値に対して一定
の形式の決定論的なアクセスが得られるように、キャッ
シュ・メモリ３４の中に一定のデータ値をロック・ダウ
ンすることは可能であるけれども、それはその内容をダ
イナミカルに変えるというキャッシュの順応性に悪い影
響を与えるので、このことはキャッシュを動作させる方
法としては比較的に非効率な方法である。

【００３０】したがって、特定のデータ値に対して決定
論的なアクセスを得るために、強く結合されたメモリ
（ＴＣＭ）２０を備えることが知られている。このＴＣ
Ｍ２０は、ＴＣＭメモリ２４と、データ値のＴＣＭメモ
リ２４の中へのデータ値の記憶とこれらのデータ値のＴ
ＣＭメモリ２４からの引き出しとを制御するためのＴＣ
Ｍコントローラ２２とから成っている。このＴＣＭは、
プロセッサ・バス５０を通して、プロセッサ・コア１０
に直接に結合されることが好ましい。このＴＣＭは、プ
ログラマに対して連続したアドレス・スペースを提供
し、そして主メモリ８０の特定の部分を複製することが
分かる、または置き換えることが分かる。したがって、
決定論的なアクセスが重要であるコードの特定の部分を
ＴＣＭ２０の中に直接に記憶することができる。

【００３１】プロセッサ・コア１０がデータの転送を実
行することを望む時、それがメモリ・システムからデー
タ値を読み出す場合またはメモリ・システムにデータ値
を書き込む場合であっても、そのデータ値に対するアド
レスをプロセッサ・アドレス・バス５４に配置すること
によっておよび制御信号を制御バス５２に配置すること
によって、アクセス・リクェストを開始する。それに加
えて、ものこのアクセス・リクェストが書き込みに関係
しているならば、その場合には、メモリ・システムの中
に書き込まれるべきデータ値がデータ・バス５６に配置
される。制御バスに対する信号出力は、このアクセス・
リクェストが命令またはデータのいずれを指定するか、
読み出しリクェストまたは書き込みリクェストのいずれ
を指定するか、そして転送されるデータが１ワードであ
るか、半ワードであるか、またはバイトであるか、のよ
うな情報を含んでいる。

【００３２】容易に分かるように、データ値を記憶する
ために多数の別々のメモリ・ユニットが備えられる図１
に示されたようなシステムの中では、アクセス・リクェ
ストを処理するためにどのメモリ・ユニットがアクセス
されるべきであるかに関する決定を行うことが必要であ
る。このジョブはメモリ・マネージメント・ユニット
（ＭＭＵ）７０によって実行される。ＭＭＵ７０はプロ
セッサ・コア１０によって信号をバス５０に出力された
制御信号およびアドレス信号を受け取り、そしてその情
報に基づいて、アクセス・リクェストを制御するために
用いられる多数の属性を発生する。例えば、もしプロセ
ッサ・コア１０によって出力されたアドレスが仮想アド
レスであるならば、そしてそのデータ値が外部メモリ８
０に書き込む必要があるまたは外部メモリ８０から読み
出す必要があるならば、ＭＭＵ７０は例えばバス・イン
ターフェース・ユニット（ＢＩＵ(bus interface uni
t)）４０が用いることができる物理的アドレスを生ずる
であろう。もしＴＣＭメモリ２４が仮想アドレスよりは
むしろ物理的アドレスを用いて配置されるならば、この
物理的アドレスをまたＴＣＭ２０に経路を定めることが
できる。もし必要ならば、すなわちもしキャッシュ・メ
モリが物理的にアドレスされるならば、それをまたキャ
ッシュ・メモリ３０に経路を定めることができる。好ま
しい実施例では、キャッシュ３０はキャッシュ・メモリ
３４の中に記憶されたデータ値を識別するために仮想ア
ドレスを用いる。したがって、ＭＭＵ７０によって発生
された物理的アドレスはキャッシュによって要求されな
い。

【００３３】それに加えて、ＭＭＵ７０は多数の他の属
性を生ずるであろう。例えば、データ値がメモリのキャ
ッシュ可能な領域からくるかどうかを指示するキャッシ
ュ可能な属性を生ずるであろう。このキャッシュ可能な
属性は、アクセス・リクェストを実行するためにどのキ
ャッシュ３０がアクセスされるべきかを決定するために
用いられる。同様に、ＭＭＵ７０は典型的には、バッフ
ァ可能な属性を生ずるであろう。このバッファ可能な属
性は、書き込みアクセス・リクェストがどのように取り
扱われるべきかを決定するためにＢＩＵ４０によって用
いることができる。この段階において、ＢＩＵ４０の中
でデータ値をバッファできるかどうか、またはデータ値
を記憶のために外部メモリ８０に直ちに出力しなければ
ならないどうかを知ることは重要である。ＴＣＭ２０を
用いるシステムでは、ＴＣＭメモリ２４のの中に記憶さ
れたデータ値のアドレスの範囲を識別する装置の中のど
こかに典型的にはレジスタが存在するであろう。このよ
うな実施例では、ＴＣＭ２０がアクセス・リクェストを
処理するためにアクセスされるべきかどうかを決定する
ために、そのアクセス・リクェストのアドレスとそのレ
ジスタの中のアドレスとを比較し、そしてこの比較に基
づいてＴＣＭ２０に適切な信号を出力するために、ＭＭ
Ｕを配置することができる。

【００３４】ＭＭＵ７０によるアクセス・リクェストの
この解析には長い時間がかかり、そしてデータ処理装置
によるアクセス・リクェストの高速処理に対する一般的
な要求が与えられるならば、メモリ・システム２０、３
０、８０がアクセス・リクェストを処理することを開始
する前に、その解析がＭＭＵ７０によって完成されるま
で待つことは通常は可能ではない。したがって、よく知
られている先行技術のシステムは、ＭＭＵ７０による解
析が完了するとすぐに関連するメモリから出力を供給す
ることができるように、アクセス・リクェストの解析が
ＭＭＵ７０によって実行されている間、メモリ・システ
ムの多数個のメモリ・ユニットを推測的に並列に駆動す
る傾向がある。

【００３５】例えば、プロセッサ・コア１０がデータ値
を読み出すことを要求する時、プロセッサ・コア１０
は、そのデータ値に対するアドレスをプロセッサ・アド
レス・バス５４に配置しそして制御信号を制御・バス５
２に配置することによって、アクセス・リクェストを開
始するであろう。このような先行技術のシステムでは、
ＭＭＵ７０による解析が完了することを待つことなく、
キャッシュ３０はプロセッサ・バス５０からの制御信号
およびアドレス信号を引き出し、そして要求されたデー
タ値がキャッシュの中に記憶されているかどうかを決定
するために、キャッシュ・メモリ３４の中に記憶された
データ値のアドレスとそのアドレスとを比較する。その
際、もしそのデータ値がキャッシュの中に記憶されてい
るならば、ＭＭＵ７０による解析の結果がこのアクセス
・リクェストがキャッシュ可能なデータ値に関係してい
ることを確認すると仮定して、そのキャッシュがデータ
値をプロセッサ・データ・バス５６に出力することがで
きるように行われる。もしこのアドレスに対応するデー
タ値がキャッシュの中に記憶されていないならば、その
場合には、そのデータ値がメモリ８０から引き出される
必要があることをＢＩＵ４０に通知するために、キャッ
シュ・メモリ３４は経路１２０を通してＢＩＵ４０にキ
ャッシュ・ミス信号を送るであろう。好ましい実施例で
は、引き出されるべきデータ値をイネーブルにするため
に、外部バス６０を通して適切な信号を外部メモリ８０
に出力するようにＢＩＵをイネーブルにするために、そ
のキャッシュはこのような状況においてまた経路３７、
３６を通してＢＩＵにそれぞれ制御情報およびアドレス
情報を供給するであろう。

【００３６】同様な方式で、ＴＣＭ２０はまたプロセッ
サ・バス５０から制御情報およびアドレス情報を引き出
し、そしてそのアドレスに基づいてＴＣＭメモリ２４の
中でルック・アップを実行するであろう。したがって、
そのデータ値がＴＣＭメモリ２４の中に実際にあること
をＭＭＵ７０からの解析が識別すると仮定して、ＴＣＭ
メモリ２４から適切な値を出力することができる。

【００３７】それと並行して、外部メモリ・コントロー
ラ４２はプロセッサ・バス５０から制御情報およびアド
レス情報を引き出すであろう。したがって、もし必要な
らばＢＩＵ４０を通してアクセス・リクェストを実行す
ることができる。もし必要ならば、外部メモリ８０から
のデータ値の読み出しを開始するために、それぞれ経路
４５、４４を通してＢＩＵ４０に制御信号およびアドレ
ス信号を送ることができる。読み出しリクェストに対し
ては、もしキャッシュ・ミスがあるならば、その場合に
は、そのデータ値がキャッシュ可能であることをＭＭＵ
７０からの解析の結果が確認すると仮定して、ＢＩＵは
メモリ８０からの読み出しを開始するであろう。そし
て、アクセス・リクェストがＭＭＵによって中断されな
い。さらに詳細に言えば、ＢＩＵはキャッシュから受け
取ったアドレス信号を外部アドレス・バス６４に送り、
そして適切な制御信号をバス６２に配置するであろう。
メモリ読み出しが要求されていることをメモリ８０がバ
ス６２の制御信号から決定し、そして次に、アドレス・
バス６４上に指示されたアドレスにおけるデータ値をデ
ータ・バス６６に出力するであろう。次に、ＢＩＵ４０
はデータ・バス６６からのデータ値を経路３５を通して
キャッシュに送るであろう。したがって、キャッシュ・
メモリ３４の中にこのデータ値を記憶することができ
る。ＢＩＵ４０はまた引き出されたデータ値を経路４３
を通して外部メモリ・コントローラ４２に送るであろ
う。このデータ値は、プロセッサ・コア１０による読み
出しのために、外部メモリ・コントローラ４２からプロ
セッサ・データ・バス５６に出力されるであろう。その
後、そのデータ値はプロセッサ・コア１０によってキャ
ッシュ３０から直接に容易にアクセスすることができ
る。

【００３８】当業者には分かるように、キャッシュ・メ
モリ３４は典型的には多数個のキャッシュ線路を有す
る。これらのキャッシュ線路のおのおのは、複数個のデ
ータ値を記憶するために配置される。１つのデータ値を
キャッシュ・メモリ３４の中に記憶するためにそのデー
タ値がメモリ８０から引き出される時、好ましい実施例
では、キャッシュ線路の全部を満たすために多数個のデ
ータ値がメモリから引き出される。この技術は「ライン
フィル」と呼ばれることが多い。

【００３９】前記の説明から分かるように、よく知られ
ている先行技術に従い、アクセス・リクェストに対して
要求された特性が確実に満たされるために、プロセッサ
・コア１０によって出力されるアクセス・リクェストの
おのおのに対して、多数のアクセス手続きがメモリ・シ
ステムの中で並行して開始される。さらに詳細に言え
ば、ＴＣＭ２０の中のルックアップは、キャッシュ３０
の中のルックアップと並行して実行される。一方、もし
必要ならば、外部メモリ・コントローラ４２それ自身は
ＢＩＵ４０を通して外部メモリ８０に対するアクセスを
実行することができる。

【００４０】この技術は、電力を浪費することが分かる
であろう。それは、それぞれのアクセス・リクェストに
対してアクセス・リクェストを実行するために実際に必
要であるよりももっと多くのメモリ・ユニットが駆動さ
れるからである。

【００４１】本発明の好ましい実施例により、これらの
属性が実際に決定される前に一定の属性の予想されたバ
ージョンを得るために、そして任意の特定のアクセスに
対して利用可能であるメモリ・ユニットの部分組にのみ
システム・クロックが供給されるように、クロック発生
器７５により用いられるべきこれらの予想された属性に
対して、ＭＭＵ７０を配置することによって電力を節約
することができ、この消費電力の問題点を緩和すること
ができる。好ましい実施例では、利用可能なメモリ・ユ
ニットの１つとそれに付随するメモリ・コントローラに
だけクロック信号を発生するために、これらの予想され
た属性を利用するようにクロック発生器が配置される。
好ましい実施例の中でこのことが達成される方式は、図
２〜図６を参照して詳細に説明される。

【００４２】図２は、本発明の好ましい実施例に従い、
ＭＭＵ７０の中に備えられた主要な素子を詳細に示した
図である。プロセッサ制御バス５２からの制御信号がＭ
ＭＵ７０に送られ、そしてＭＭＵによって用いられて、
本発明の好ましい実施例の電力節約の特性に関係しない
標準的ないくつかのＭＭＵ機能を実行する。プロセッサ
・コア１０によるアドレス・バス５４上のアドレス出力
（ここでは、仮想アドレスであると仮定される）は、Ｍ
ＭＵ７０の中の属性発生論理装置２００に入力される。
属性発生論理装置２００が配置されることにより、この
仮想アドレスに基づいて多数の属性が決定され、そして
経路２０５を通してこれらの属性の中の一定の属性を出
力し、そして経路２０７を通してこれらの属性の中の一
定の属性を出力する。

【００４３】図３Ａは、好ましい実施例の属性発生論理
装置２００の１つの実施例を示した図である。この実施
例では、属性発生論理装置２００は標準的なテーブル・
ルックアサイド・バッファとして作成される。ここで
は、比較器３００のバンクが受け取られた仮想アドレス
と予め定められたアドレスとを比較し、そしてこれらの
比較器によって整合が検出されたかどうかを示すルック
アップ・テーブルに出力信号を供給するために備えられ
る。典型的な場合には、比較器の１つによって発生され
たせいぜい１つのヒット信号があるだけであるであろ
う。そしてルックアップ・テーブル３１０はこのヒット
信号を用いて、多数の属性が定められているルックアッ
プ・テーブルの中の特定のエントリにアクセスするであ
ろう。次に、これらの属性はルックアップ・テーブルか
ら経路２０５および２０７を通して出力されるであろ
う。当業者には分かるように、先行技術の典型的なＭＭ
Ｕは、物理的なアドレス、キャッシュ可能でバッファ可
能な属性を発生するために配置されるであろう。もしメ
モリ・システムがＴＣＭ２０を有するならば、先行技術
の典型的なＭＭＵはＴＣＭ属性をオプションで発生する
ことができる。これらの信号は典型的には、経路２０５
を通してデータ処理回路の中の種々の素子に出力される
であろう。このことは、ＭＭＵの分野では全く標準的な
ことである。けれども、好ましい実施例では、ルックア
ップ・テーブル３１０は本発明の好ましい実施例の中で
用いられる３つの付加的な属性でもって事前に直接的に
コード化される。これらは図３Ａにおいて、属性ＴＣＭ
領域やキャッシュ領域および外部領域として示されてい
る。これらの信号は、好ましい実施例では、経路２０７
を通してクロック発生器７５に出力されるであろう。こ
の場合、これらの信号は種々のメモリ・ユニットに対す
るクロック信号の発生を制御するために用いられる。

【００４４】当業者には分かるように、これらの３つの
付加的な属性はルックアップ・テーブルの中に既にコー
ド化された他の属性から容易に決定することができる。
このように図３Ａの実施例に示されているように、これ
らの３つの付加的な属性をルックアップ・テーブル３１
０の中に事前にコード化することができる、またはそれ
とは異なって図３Ｂに示されているように、標準的なル
ックアップ・テーブル３２０によって既に生じた属性か
らこれらの付加的な属性を発生するために付加的な回路
を属性発生論理装置の中に備えることができる。

【００４５】図３Ｂに示されているように、ルックアッ
プ・テーブル３２０は３つの属性、すなわち、物理的ア
ドレス、キャッシュ可能な属性およびバッファ可能な属
性、を発生すると仮定されている。前記で説明したよう
に、（アクセス・リクェストに付随した）物理的アドレ
スとＴＣＭメモリ２４の中に記憶されたデータ値のアド
レスの範囲を識別するＴＣＭレジスタ３３５の内容とを
比較することにより、ＴＣＭ属性を容易に決定すること
ができる。このことは、ルックアップ・テーブル３２０
の中で事前にコード化することができる、またはそれと
は異なって、ルックアップ・テーブル３２０によって出
力された物理的アドレス出力とＴＣＭレジスタ３３５に
よって指定されたアドレス範囲とを比較するために比較
器３３０を備えることができる。比較器３３０によって
発生されたＴＣＭ属性は、典型的には、そのデータ値が
ＴＣＭメモリ２４の中に見い出されるかまたは見い出さ
れないかを識別する１ビット値であるであろう。このよ
うな実施例では、図３Ｂに示されているように、ＴＣＭ
属性をちょうど複製することによってＴＣＭ領域属性を
容易に発生することができる。

【００４６】好ましい実施例では、キャッシュ領域の属
性はキャッシュ可能な属性に基づいているが、しかしＴ
ＣＭ領域属性によってさらに限定される。特に、データ
値がＴＣＭの中にあることを識別するためにＴＣＭ領域
属性が論理値１に設定されると仮定して、ＴＣＭ領域信
号の否定バージョンがキャッシュ可能な属性（好ましい
実施例では、もしデータ値がキャッシュ可能であると思
われるならば、キャッシュ可能な属性は論理値１であ
る）と一緒にＡＮＤゲート３４０に入力される。当業者
には分かるように、もしデータ値がキャッシュ可能であ
ると思われそしてＴＣＭの中にあるとは思われないなら
ば、その場合には、ＡＮＤゲート３４０の出力によって
表されるキャッシュ領域属性は論理値１に設定されるで
あろう。

【００４７】好ましい実施例では、ＴＣＭ領域信号およ
びキャッシュ領域信号はＮＯＲゲート３５０に出力さ
れ、それにより、もしＴＣＭ領域属性とキャッシュ領域
属性とのいずれもが論理値１に設定されないならば、Ｎ
ＯＲゲート３５０の出力によって表される外部領域属性
は論理値１に設定される。容易に分かるように、図３Ｂ
に示された論理装置は種々の属性を発生することに対す
る適切な論理装置のほんの１つの例であり、多数の異な
る構成の論理装置を用いることができる。特に、もし属
性のおのおのが論理値１に設定されるよりはむしろ論理
値ゼロに「設定」されるならば、その場合には、論理ゲ
ート３４０、３５０を変える必要があることが当業者に
は分かるであろう。

【００４８】テーブル・ルックアサイド・バッファ（Ｔ
ＬＢ）を種々の方法で配置できることが、当業者にはま
た理解されるであろう。例えば、バンク３００の中に比
較的に多数の比較器と共に、１個の大型のＴＬＢを備え
ることができる。またはそれとは異なって、１つの通常
の方式は、限定された数の比較器とルックアップ・テー
ブルの中に付随するエントリを備えたマイクロなＴＬＢ
を備えることであり、そして、これらの比較器のいずれ
によってもヒット信号が発生されない場合、ルックアッ
プ・テーブルに対する要求されたアドレスおよびそれに
付随するエントリをマイクロなＴＬＢに引き出すため
に、大型のＴＬＢの中でルックアップ工程を実行するこ
とである。このレベルの複雑さは図３Ａおよび図３Ｂか
らは省略されているが、しかし当業者には理解されるよ
うに、属性発生論理装置２００は単一のＴＬＢとして作
成することができる、またはマイクロなＴＬＢと大型の
ＴＬＢとの組み合わせによって作成することができる。

【００４９】経路２０５および２０７に出力される信号
が属性発生論理装置２００が前記で説明した属性を発生
するために要する時間は、アドレスがプロセッサ・コア
によって出力されるのと同じサイクルの中では典型的に
は利用可能ではないような時間である。したがって図２
を再び参照すれば、好ましい実施例では、アドレスがプ
ロセッサ・コアによって出力されるのと同じクロック・
サイクルの期間中、ＴＣＭ領域とキャッシュ領域と外部
領域との属性の予想されるバージョンを経路２１４を通
してクロック発生器７５に供給するように構成された予
想論理装置２１０が備えられる。そしてその時に、クロ
ック発生器７５はこれらの信号を用いて、どのメモリ・
ユニットがアクセスを実行するためにクロックされるか
を決定する。前記で説明したように、予想論理装置は用
いられるべき予想方式に応じて種々の形式を取ることが
できることが分かるであろう。多数の異なる予想方式が
これらの属性を予想するのに用いることができることが
また分かるであろう。けれども、好ましい実施例では、
プロセッサ・コア１０によって出力されるアクセス・リ
クェストは、典型的にはその前のアクセス・リクェスト
に関係するであろう。例えば、前のアクセス・リクェス
トのアドレスに関して増分されたアドレスにアクセス・
リクェストに指定するであろう。ＴＣＭメモリ２４はプ
ログラマに対して連続したアドレス・スペースを提供す
るから、およびキャッシュ・メモリ３４は典型的にはシ
ーケンシャルなアドレスに関してデータ値のキャッシュ
・ラインを記憶するから、この場合には、任意の特定の
アクセスに対して、アクセスするための関連するメモリ
・ユニットが先行するアクセスに対して用いられたメモ
リ・ユニットであることはあり得るであろう。したがっ
て、好ましい実施例では、図２の点線２１２で示されて
いるように、予想論理装置２１０は先行するアクセス・
リクェストに対して経路２０７を通して属性発生論理装
置２００によって発生された実際の属性を用いて、最新
のアクセス・リクェストに対して経路２１４を通して出
力される予想された属性を決定する。好ましい実施例で
は、予想されたＴＣＭ領域とキャッシュ領域と外部領域
との属性は、先行するアクセス・リクェストに対して属
性発生論理装置２００によって発生された実際のＴＣＭ
領域とキャッシュ領域と外部領域との属性に同じであ
る。

【００５０】好ましい実施例では、経路２１４を通して
出力された予想された属性はまた、検査論理装置２２０
に送られる。検査論理装置２２０では、属性発生論理装
置２００によって発生された実際の属性が経路２０７を
通して出力されそして検査論理装置２２０によって受け
取られるまで、経路２１４を通して出力された予想され
た属性はバッファリングされる。この段階において、検
査論理装置２２０は次に、経路２０７を通して受け取ら
れた実際の属性と経路２１４を通して出力された予想さ
れた属性とを比較する。もし予想された属性と実際の属
性との間に差があるならば、検査論理装置２２０によっ
て予想誤り信号が経路２１６を通して出力される。容易
に分かるように、種々の方法で検査論理装置２２０を実
施することができる。けれども、図４は検査論理装置の
１つの例えばの実施例を示した図である。

【００５１】図４に示されているように、レジスタ４０
０、４１０および４２０はそれぞれ、予想されたＴＣＭ
領域、キャッシュ領域および外部領域の属性を受け取る
ために配置される。ここで、これらは１クロック・サイ
クルの間バッファリングされ、そしてその後、それぞれ
の排他的ＯＲ（ＸＯＲ）ゲート４３０、４４０、４５０
に出力される。この時、これらのＸＯＲゲートはまた、
属性発生論理装置２００によって発生される実際のＴＣ
Ｍ領域、キャッシュ領域および外部領域の属性のそれぞ
れを、それらの他の入力として受け取るであろう。当業
者には分かるように、ＸＯＲゲートはもしその入力が異
なるならば、その時にのみ論理値１を出力する。したが
って、ＸＯＲゲート４３０、４４０、４５０のいずれか
によって出力される論理値１は、予想が正しくなかった
ことを示すであろう。したがって、ＸＯＲゲート４３
０、４４０、４５０からの出力がＯＲゲート４６０に入
力され、そしてそのＯＲゲート４６０の出力は予想誤り
信号として用いられる。したがって、予想誤り信号の論
理値１は、この予想がエラーであったことを示すであろ
う。

【００５２】図５は、クロック発生器７５の動作を詳細
に説明した図である。

【００５３】好ましい実施例では、クロック発生器７５
はメモリ・ユニットのおのおのに対してクロック信号ゲ
ート作用回路を有する。したがって、システム・クロッ
クに基づいて、３つの別々の出力クロック信号、すなわ
ち、キャッシュ３０へのキャッシュ・クロック、ＴＣＭ
２０へのＴＣＭクロックおよび外部メモリ・コントロー
ラ４２への外部クロック、を発生するであろう。

【００５４】特定のメモリ・ユニットがアイドル状態に
ある時、このメモリ・ユニットは対応するアイドル信号
を出力する。このアイドル信号を用いて、対応するメモ
リ・ユニットに対するクロックがオフにされる。この機
能は、キャッシュに対してはＡＮＤゲート５００と組み
合わせてＯＲゲート５１０によって実行される。キャッ
シュがアイドルである時、キャッシュ・アイドル信号は
論理値１を有し、そしてこのキャッシュ・アイドル信号
の反転バージョンがＯＲゲート５１０に入力される。こ
のように、このＯＲゲートに対する他の入力はまた論理
値ゼロにあると仮定して、このＯＲゲートからの出力は
論理値ゼロにあるであろう。このことは、ＡＮＤゲート
５００からの出力が論理値ゼロにあることを保証するで
あろう。図５から分かるように、ＴＣＭクロック信号お
よび外部クロック信号を駆動するために、また同じ回路
素子を備えることができる。

【００５５】キャッシュ・クロックを駆動するために用
いられる回路を１つの例として再び考えるならば、ＯＲ
ゲート５１０はまたＯＲゲート５２０からの出力を１つ
の入力として受け取ることが分かる。ＯＲゲート５２０
は、予想されたキャッシュ領域の属性およびＡＮＤゲー
ト５３０の出力を入力として受け取る。ＡＮＤゲート５
３０は、検査論理装置２２０からの予想誤り信号と、経
路２０７を通しての属性発生論理装置２００によるキャ
ッシュ領域の属性とを受け取る（図２を見よ）。したが
って、アクセス・リクェストを実行するためにそのキャ
ッシュを用いなければならないことを示す論理値１にお
いて、もし予想されたキャッシュ領域の属性を予想論理
装置２１０が出力するならば、その場合には、この論理
値１がＯＲゲート５２０によって出力され、そしてその
後、ＯＲゲート５１０によって出力されるであろう。そ
れにより、ＡＮＤゲート５００は論理値１においてキャ
ッシュ・クロックを発生し、それにより、キャッシュ３
０がクロックされて、メモリ・アクセスが実行される。

【００５６】好ましい実施例では、図３Ｂに示されてい
るように、ＴＣＭ領域とキャッシュ領域と外部領域との
属性の１つだけを任意の１つの時刻において論理値１に
設定することができ、そしてこの制約はこれらの信号の
予想されたバージョンにも適用される。したがって、予
想されたキャッシュ領域の属性が論理値１に設定される
と仮定して、予想されたＴＣＭ領域および予想された外
部領域の属性は論理値ゼロに設定されるであろう。さら
に、この段階において、予想誤り信号は論理値ゼロに設
定されるであろう。したがって、図５から分かるよう
に、この時点において、もしキャッシュ・クロックが設
定されるならば、ＴＣＭクロックと外部クロックとのい
ずれもが設定されないであろう。このことは、ただ１つ
のメモリだけが予想された属性に応答して駆動されるこ
とを保証し、それにより電力が節約される。

【００５７】前記の例をさらに考察するならば、もし予
想が誤っていることが後で決定されるならば、そして実
際にアクセスを実行するためにＴＣＭが用いられるべき
であるならば、その場合には、検査論理装置２２０は論
理値１の予想誤り信号を生じ、そして実際のＴＣＭ領域
の属性が論理値１に設定される（実際のキャッシュ領域
および実際の外部領域の属性が論理値１に設定される）
ことが分かるであろう。このことは、ＡＮＤゲート５７
０が論理値１の出力を生じ、一方、ＡＮＤゲート５３０
および６１０は論理値ゼロの出力を生ずることを意味す
るであろう。ＡＮＤゲート５７０によって出力されたこ
の論理値１の出力はＯＲゲート５６０および５５０を通
り、それによりＡＮＤゲート５４０はＴＣＭ２０に対し
てＴＣＭクロック信号を発生させ、ＴＣＭ２０によって
アクセスを再開始させる。

【００５８】予想されたキャッシュ領域の属性がリセッ
トされることは、ＴＣＭクロック信号の発生に対して決
定的ではない。したがって、キャッシュ・クロックとＴ
ＣＭクロックとの両方が駆動されている短い時間間隔が
存在するが、しかしそのすぐ後に、新規に出力された実
際の属性に基づいて予想されたキャッシュ領域が再評価
されることが考えられる。したがって、好ましい実施例
ではこの予想されたキャッシュ領域は論理値ゼロに設定
され、それにより、いったんキャッシュ・アイドル信号
が設定されると、キャッシュ・クロック信号を停止させ
ると考えられる。

【００５９】図６は、種々の信号の相互の間の作用の概
要を示した図である。図６は前記で説明した例のタイミ
ング図である。ここでは、キャッシュ３０によってアク
セスが実行されなければならないことを予想論理装置２
１０が予想し、一方、ＴＣＭ２０によってアクセスが実
行されなければならないことを属性発生論理装置２００
が予定のコースにおいて確認する。図６に示されている
ように、サイクル１ではアドレスＡ₀が設定され、そし
て同じサイクルの中で予想されたＴＣＭ領域とキャッシ
ュ領域と外部領域との属性が予想論理装置２１０によっ
て出力される。この例では、キャッシュがアクセスされ
るべきであることを予想論理装置が予想し、したがっ
て、予想されたキャッシュ領域の属性が論理値１に設定
される。図５に関連して前記で説明したように、このこ
とはサイクル２の中でキャッシュ・クロック信号を駆動
させ、そしてキャッシュ・アイドル信号に対してサイク
ル２の開始時に論理値ゼロに移動させるであろう。図６
の例では、キャッシュはこの時点の前には駆動されてい
なかったことが仮定されていた。けれども、このことに
対する要求は存在していないことが分かるであろう。ま
たはそれとは異なって、キャッシュ・クロックは既に活
性化されていることができ、そしてキャッシュ・アイド
ル信号はサイクル２の開始の前に既に論理値ゼロの状態
にあることが分かるであろう。

【００６０】サイクル２の期間中に、実際のＴＣＭ領域
とキャッシュ領域と外部領域との属性は属性発生論理装
置２００によって生ずる。この例では、ＴＣＭ領域の属
性は論理値１に遷移し、一方、キャッシュ領域の属性は
論理値ゼロに遷移する。さらに、外部領域の属性は論理
値ゼロに維持される。これらの属性が利用可能になると
すぐに、検査論理装置２２０は前記で説明した検査を実
行するであろう。この場合には、論理値１に遷移する予
想誤り信号を生ずるであろう。

【００６１】図５について前記で説明したように、サイ
クル２の期間中における設定された予想誤り信号および
設定されたＴＣＭ領域の属性の存在はＴＣＭをサイクル
３から前方にクロックさせ、そしてＴＣＭアイドル信号
に対しては論理値ゼロに駆動するであろう。

【００６２】またサイクル３の中で、予想されたＴＣＭ
領域とキャッシュ領域と外部領域との属性が、サイクル
２からの実際のＴＣＭ領域とキャッシュ領域と外部領域
との属性に基づいて再び予想されるであろう。したがっ
て、予想されたキャッシュ領域の属性は論理値１から論
理値ゼロに遷移し、そしてキャッシュ・アイドル信号は
論理値１に戻るであろう。この結果として、サイクル３
の後、キャッシュはクロックされることを停止するであ
ろう。

【００６３】予想誤りの前記の例において、ＴＣＭのク
ロック作用は予想誤りの結果として１サイクルだけ遅延
するので、動作において１サイクル・ヒットが存在する
ことを図６は示している。それにもかかわらず、予想誤
りは比較的に頻繁には起こらないという仮定に基づい
て、動作に有害な影響を与えることなく、大幅な電力の
節約を実現することができることが分かる。実際、予想
が正しいことが証明されるすべての場合には動作は全く
変わらなく、一方、このような場合において、メモリ・
ユニットを推測的にクロックするという要求を回避する
ことによって、その度に電力の節約が得られる。

【００６４】したがって、電力の節約が重要な関心事で
ある場合のインプリメンテーションにおいて、高特性の
アクセス・リクェストを実現することを可能にするため
に、本発明の好ましい実施例は特に有用な機構である。

【００６５】本発明の特定の実施例が前記において説明
されたが、本発明はこの実施例に限定されるものでない
ことは理解されるであろう。本発明の範囲内において、
多くの変更および多くの付加を行うことができることが
分かるであろう。例えば本発明の範囲内において、本発
明の個々の請求項の特徴を種々に組み合わせることによ
り、種々の独立した請求項を作成することができる。

【図面の簡単な説明】

【図１】本発明の好ましい実施例によるデータ処理装置
の要素を示したブロック線図。

【図２】本発明の好ましい実施例によるＭＭＵの中に備
えられた要素の概要を示したブロック線図。

【図３Ａ】図２に示された属性発生論理装置の第１の実
施例を示した図。

【図３Ｂ】図２に示された属性発生論理装置の別の実施
例の図。

【図４】本発明の好ましい実施例による図２の検査論理
装置の構成を示した図。

【図５】本発明の好ましい実施例のクロック発生器の構
成を示した図。

【図６】好ましい実施例のデータ処理装置によって出力
される種々の信号の間の相互の作用を示したタイミング
図。

【符号の説明】

１０ プロセッサ・コア ２０、３０、８０ メモリ・ユニット ２２、３２ メモリ・コントローラ ７５ クロック発生論理装置 ２００ 属性発生論理装置 ２１６ 検査論理装置

───────────────────────────────────────────────────── フロントページの続き (72)発明者 デイヴィッド マイケル ブル イギリス国 ケンブリッジ、バルシャム、 トリニティ クローズ 13 (72)発明者 ゲイリー キャンベル イギリス国 ノーサンツ、コービィ、ロイ ス クローズ 11 Ｆターム(参考） 5B005 MM01 MM51 5B060 AB26 MB01 MM15

Claims (10)

【特許請求の範囲】
1. 【請求項１】 データ値を記憶するための複数個のメモ
   リ・ユニットと、 １つのデータ値に関して前記メモリ・ユニットに対して
   行われるべきアクセスを指定するアクセス・リクェスト
   を発行するためのプロセッサ・コアと、 前記アクセス・リクェストによって指定されたアクセス
   を実行するためのメモリ・コントローラと、 前記アクセスを実行する時どのメモリ・ユニットが用い
   られるべきかを検証する１個または多数個の予め定めら
   れた属性を前記アクセス・リクェストから決定するため
   の属性発生論理装置と、 １個または複数個の予め定められた前記属性を予想する
   ための予想論理装置と、 前記予想論理装置からの予想され予め定められた前記属
   性に応答して、前記アクセスの実行の期間中、前記メモ
   リ・ユニットの中のどの１つがクロックされるべきかを
   選定し、および前記メモリ・ユニットにクロック信号を
   提供するクロック発生論理装置と、 前記属性発生論理装置によって発生された予め定められ
   た属性が予想され予め定められた前記属性と一致するか
   どうかを決定し、そしてもし一致しないならば前記アク
   セスを再び開始し前記属性発生論理装置によって決定さ
   れるような予め定められた前記属性を用いて前記メモリ
   ・ユニットの１つを再び選定するために前記クロック発
   生論理装置が配置される、前記検査論理装置と、を有す
   るデータ処理装置。
2. 【請求項２】 請求項１記載のデータ処理装置におい
   て、前記メモリ・コントローラが複数個のメモリ・コン
   トローラを有し、前記メモリ・コントローラのおのおの
   が異なるメモリ・ユニットに付随し、およびアクセスの
   実行の期間中、選定された前記メモリ・ユニットおよび
   それに付随するメモリ・コントローラをクロックするた
   めに前記クロック発生論理装置が配置される前記データ
   処理装置。
3. 【請求項３】 請求項１記載のデータ処理装置におい
   て、前記アクセス・リクェストが前記データ値に関する
   アドレスを指定し、および前記アドレスに応じて予め定
   められた前記属性を決定するために前記属性発生論理装
   置が配置される前記データ処理装置。
4. 【請求項４】 請求項１記載のデータ処理装置におい
   て、前記プロセッサ・コアがそれに対して決定論的アク
   セスを要求するデータ値を記憶するためのメモリに第１
   メモリ・ユニットが強く結合される前記データ処理装
   置。
5. 【請求項５】 請求項４記載のデータ処理装置におい
   て、第２メモリ・ユニットがキャッシュである前記デー
   タ処理装置。
6. 【請求項６】 請求項１記載のデータ処理装置におい
   て、予め定められた前記属性を含む多数の属性をアクセ
   ス・リクェストのおのおのに対して発生するために配置
   されたメモリ・マネージメント・ユニットの中に前記属
   性発生論理装置が含まれる前記データ処理装置。
7. 【請求項７】 請求項６記載のデータ処理装置におい
   て、前記メモリ・マネージメント・ユニットがテーブル
   ・ルックアサイド・バッファ(table lookasidebuffer)
   を有し、前記テーブル・ルックアサイド・バッファがア
   クセス・リクェストによって指定されたアドレスと前記
   テーブル・ルックアサイド・バッファの中の予め定めら
   れたアドレスとを比較し、予め定められたアドレスのお
   のおのに対して前記テーブル・ルックアサイド・バッフ
   ァが多数の属性を含む前記データ処理装置。
8. 【請求項８】 請求項１記載のデータ処理装置におい
   て、もし予め定められた前記属性が予想され予め定めら
   れた前記属性と一致しないならば予想誤り信号を発生す
   るために前記検査論理装置が構成され、およびメモリ・
   ユニットのおのおのに対してクロック信号ゲート動作回
   路を前記クロック発生論理装置が有し、クロック信号ゲ
   ート動作回路のおのおのがシステム・クロック信号を受
   け取りそしてもし付随するメモリ・ユニットがアクセス
   のために用いられるべきであることを予想され予め定め
   られた前記属性が指示するまたは予想誤り信号が発生さ
   れそして前記属性発生論理装置によって発生された実際
   の予め定められた前記属性が付随するメモリ・ユニット
   がアクセスのために用いられるべきであることを指示す
   るのいずれかであるならば前記付随するメモリ・ユニッ
   トにシステム・クロック信号を出力する前記データ処理
   装置。
9. 【請求項９】 請求項１記載のデータ処理装置におい
   て、先行するアクセス・リクェストに対して前記属性発
   生論理装置によって発生された実際の予め定められた前
   記属性に最新のアクセス・リクェストに対する予想され
   予め定められた前記属性が基づくように前記予想論理装
   置が配置される前記データ処理装置。
10. 【請求項１０】 データ処理装置の中のメモリ・ユニッ
    トにアクセスする方法であって、前記データ処理装置が
    データ値を記憶するための複数個のメモリ・ユニット
    と、行われるべきアクセスを指定するアクセス・リクェ
    ストを１つのデータ値に関して前記メモリ・ユニットに
    発行するためのプロセッサ・コアと、前記アクセス・リ
    クェストによって指定されたアクセスを実行するための
    メモリ・コントローラとを有し、（ａ） 前記アクセス
    を実行する時にどのメモリ・ユニットが用いられるべき
    かを検証する１個または複数個の予め定められた属性を
    前記アクセス・リクェストから決定する段階と、（ｂ）
    前記段階（ａ）が完了する前に （ｉ） １個または複数個の予め定められた属性を予想
    する段階と、 （ｉｉ） 前記段階（ｂ）（ｉ）で発生された予想され
    予め定められた前記属性に応答して、前記アクセスの実
    行の期間中に前記メモリ・ユニットのどの１つがクロッ
    クされるべきかを選定する段階と、 （ｉｉｉ） 前記段階（ｂ）（ｉｉ）で選定されたメモ
    リ・ユニットにクロック信号を送る段階と、 （ｉｖ） 前記メモリ・コントローラに前記アクセスを
    実行させる段階と、（ｃ） 前記段階（ａ）における決
    定がいったん完了すると、前記段階（ａ）で発生された
    予め定められた前記属性が前記段階（ｂ）（ｉ）におい
    て発生された予想され予め定められた前記属性と一致す
    るかどうかを決定する段階であって、もし一致しないな
    らば前記アクセスを再び開始し、その場合には前記段階
    （ａ）において決定された予め定められた前記属性を用
    いて前記メモリ・ユニットの１つが選定され、クロック
    信号が前記メモリ・ユニットに送られ前記メモリ・コン
    トローラが前記アクセスを実行する段階を有する前記方
    法。