JP2003067216A - Ｃｐｕ２重化方式 - Google Patents

Ｃｐｕ２重化方式

Info

Publication number
JP2003067216A
JP2003067216A JP2001261222A JP2001261222A JP2003067216A JP 2003067216 A JP2003067216 A JP 2003067216A JP 2001261222 A JP2001261222 A JP 2001261222A JP 2001261222 A JP2001261222 A JP 2001261222A JP 2003067216 A JP2003067216 A JP 2003067216A
Authority
JP
Japan
Prior art keywords
cpu
bus
cpus
buffer
backup
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2001261222A
Other languages
English (en)
Inventor
Takamitsu Higano
貴光 日向野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Kokusai Electric Inc
Original Assignee
Hitachi Kokusai Electric Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Kokusai Electric Inc filed Critical Hitachi Kokusai Electric Inc
Priority to JP2001261222A priority Critical patent/JP2003067216A/ja
Publication of JP2003067216A publication Critical patent/JP2003067216A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Hardware Redundancy (AREA)

Abstract

(57)【要約】 【課題】 ＣＰＵ上の全てのＩ／Ｆ部を２重化する（バ
ックアップ用Ｉ／Ｆ部を設ける）ことなしに、ＣＰＵを
２重化する（バックアップ用ＣＰＵを設ける）ことがで
きるようにする。 【解決手段】 同一バス上で２つのＣＰＵを実装したと
き、現用として動作している側のＣＰＵのみバッファを
開放してバスにアクセスできるようにすると共に、他方
のＣＰＵに対してはバッファを閉じることでシステムバ
スにアクセス不可とさせることにより、バス上のＩ／Ｆ
部を共用可能とさせるようにする。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は２つのＣＰＵによる
２重化システム（動作させるＣＰＵ以外に、バックアッ
プ用ＣＰＵを設けたシステム）に関するものである。
【０００２】
【従来の技術】従来の技術は、１つのＣＰＵに対して１
つのＣＰＵバスを制御する構成で２ＣＰＵバスの外部を
リレーにより切替えることにより、２重化システムを形
成するハード的及びソフト的にも大規模で複雑な方式で
あった。
【０００３】
【発明が解決しようとする課題】前述の従来技術は、Ｃ
ＰＵを２重化する（バックアップ用ＣＰＵを設ける）こ
とによりＣＰＵバス上の全てのＩ／Ｆ部も２重化する
（バックアップ用Ｉ／Ｆ部を設ける）必要があり２重系
の制御が複雑になるだけでなく、実装面及びコスト面に
おいても、規模が大きくなるという欠点がある。
【０００４】本発明の目的は、上記の欠点を解決するこ
とにある。
【０００５】
【課題を解決するための手段】本発明は、上記の目的を
達成するため、図１に記載したように同一システムバス
上で２つのＣＰＵを実装するようにしたものである。そ
して、現用として動作している側のＣＰＵのみバッファ
を開放して、バスにアクセス出来るようにすると共に他
方のＣＰＵに対しては、バッファを閉じることでシステ
ムバスにアクセス不可とさせることにより、バス上のＩ
／Ｆ部を共用可能とさせるものである。
【０００６】
【発明の実施の形態】以下、この発明の実施例を図２に
より説明する。同一バス上に、２つのＣＰＵ基板が実装
される。それぞれお互いのＣＰＵの状態を相互監視して
おり、現用として動作している側のＣＰＵが、ＢＵＦＦ
ＥＲを開放することにより、ＢＵＳにアクセス可能とな
る。この時一方のＣＰＵは、スタンバイモードとなり、
ＢＵＦＦＥＲを閉じた状態になるのでＢＵＳにアクセス
不可となる。又、現用系のＣＰＵが異常となった場合
は、ＷＤＴ（ウォッチドッグタイマー。ＣＰＵからの出
力信号の有無によりＣＰＵが正常であるか異常であるか
を検出）が動作し、Ｉ／Ｆを介して他方のＣＰＵを自動
的に現用に切り替えるものとする。
【０００７】Ｉ／Ｆには、動作モードの切替ＳＷを実装
することにより手動にて現用／予備の切替を可能とする
ものである。
【０００８】このように、同一システムバス上に２つの
ＣＰＵを接続し、２重系のシステムを構成することによ
り、バス上の各Ｉ／Ｆ部を共用可能とし、ハード的及び
ソフト的に簡易化されたシステムを形成させる方式であ
る。
【０００９】
【発明の効果】本発明により、従来の２重化システムの
ソフト的及びハード的に複雑な構成のものに対し同一バ
ス上に接続する為、バス上のＩ／Ｆ部を共用する事が可
能となり簡易化された２重化システムを形成することが
可能となる。
【図面の簡単な説明】
【図１】本発明の代表的機能を示す系統図。
【図２】本発明の実施例を示す系統図。

Claims (2)

    【特許請求の範囲】
  1. 【請求項１】 ＣＰＵ２つを同一バス上に接続し、相互
    に正常であるか異常であるかを監視することにより、２
    重化システムを形成する方式。
  2. 【請求項２】 ２重化システムの２つのＣＰＵを同一バ
    ス上に接続し、ＯＰＥ系のＣＰＵのみバッファを開放し
    て、バスにアクセス可能にする方式。
JP2001261222A 2001-08-30 2001-08-30 Ｃｐｕ２重化方式 Pending JP2003067216A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001261222A JP2003067216A (ja) 2001-08-30 2001-08-30 Ｃｐｕ２重化方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001261222A JP2003067216A (ja) 2001-08-30 2001-08-30 Ｃｐｕ２重化方式

Publications (1)

Publication Number Publication Date
JP2003067216A true JP2003067216A (ja) 2003-03-07

Family

ID=19088298

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001261222A Pending JP2003067216A (ja) 2001-08-30 2001-08-30 Ｃｐｕ２重化方式

Country Status (1)

Country Link
JP (1) JP2003067216A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005351267A (ja) * 2004-05-10 2005-12-22 Ebara Corp 給水装置
CN107390513A (zh) * 2017-07-27 2017-11-24 湖南中车时代通信信号有限公司 一种冗余系统接入单路总线的方法和系统
CN108765657A (zh) * 2018-05-23 2018-11-06 王力安防科技股份有限公司 一种智能锁及其系统

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005351267A (ja) * 2004-05-10 2005-12-22 Ebara Corp 給水装置
CN107390513A (zh) * 2017-07-27 2017-11-24 湖南中车时代通信信号有限公司 一种冗余系统接入单路总线的方法和系统
CN108765657A (zh) * 2018-05-23 2018-11-06 王力安防科技股份有限公司 一种智能锁及其系统

Similar Documents

Publication Publication Date Title
CN101625568A (zh) 一种基于数据同步控制器的主控单元热备份系统和实现方法
JP2003067216A (ja) Ｃｐｕ２重化方式
JP2002123406A (ja) 高信頼性システム
JPH0973436A (ja) 多重化計算機における動作モード切替方式
JP4467651B2 (ja) マスタ／スレーブ加入者が混在した環境において、動的な遮断及び／又は開始動作を介して、通信チャンネルを動作させる方法、及びそのような方法を実施するよう構成されたシステム
JPH08316957A (ja) 二重化ネットワーク管理システム
JP3175465B2 (ja) 二重化制御装置の切替え方法及びその二重化制御装置
JP3438986B2 (ja) 多重化コンピュータシステムおよび障害回復方法
JPH05307491A (ja) 多重化処理装置の切替方法および装置
JPS60134942A (ja) 異常状態におけるバツクアツプシステム
JPH0622020B2 (ja) 二重化情報処理システムにおける周辺バス制御装置
JP2009205428A (ja) 冗長構成の情報処理システム、ホストユニット切替え正常化方法、及びそのプログラム
JPH03222020A (ja) マルチマイクロプロセッサシステムのリセット方式
CN117850851A (zh) 一种高可靠且热升级友好的虚拟交换机软件系统
JPH0460750A (ja) クラスタ停止装置
JPH07200334A (ja) 二重化同期運転方式
JPH0651827A (ja) プログラムコントローラの異常監視システム
JPH0682283B2 (ja) 二重化プロセッサシステム
JPH0795282B2 (ja) ２重化マイクロプロセッサの自動切換装置
JPH04171539A (ja) 二重化計算機システム
JPS62296264A (ja) デ−タ処理システムの構成制御方式
JPS60251443A (ja) プログラマブルコントロ−ラのバツクアツプ装置
JPH01175637A (ja) 二重化プロセッサシステム
JPH0269834A (ja) Ｃｐｕ二重化方式
KR19990074420A (ko) 특정 신호를 이용하여 이중화 방식을 구현하기 위한 메모리제어 방법