JP2003060336A - Method for mounting semiconductor device and semiconductor package - Google Patents

Method for mounting semiconductor device and semiconductor package

Info

Publication number
JP2003060336A
JP2003060336A JP2001241157A JP2001241157A JP2003060336A JP 2003060336 A JP2003060336 A JP 2003060336A JP 2001241157 A JP2001241157 A JP 2001241157A JP 2001241157 A JP2001241157 A JP 2001241157A JP 2003060336 A JP2003060336 A JP 2003060336A
Authority
JP
Japan
Prior art keywords
semiconductor package
circuit board
solder
mounting
solder paste
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2001241157A
Other languages
Japanese (ja)
Inventor
Jiro Abe
二朗 阿部
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2001241157A priority Critical patent/JP2003060336A/en
Publication of JP2003060336A publication Critical patent/JP2003060336A/en
Withdrawn legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/11Manufacturing methods

Abstract

PROBLEM TO BE SOLVED: To reduce heat damages to a semiconductor package and peripheral components and to improve connection reliability. SOLUTION: Solder balls 8 are loaded on multiple lands 6, arranged on a circuit board 3 via the solder paste 7 of a low-melting point. Preliminary heating is performed, solder paste 7 is melted and caked, and the semiconductor package 2 is positioned and loaded in a state with the balls 8 being fixed to the circuit board 3. Reflow soldering is performed, the solder balls 8 are melted and caked, and the semiconductor package 2 is mounted on the circuit board 3.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【発明の属する技術分野】本発明は、回路基板上に表面
電極を有する半導体パッケージを表面実装して得られる
半導体装置及び半導体パッケージの実装方法に関し、さ
らに詳しくは、ボール・グリット・アレイ(BGA:Ba
ll Grid Array)実装法により半導体パッケージを実装
した半導体装置及び半導体パッケージの実装方法に関す
る。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor device obtained by surface-mounting a semiconductor package having surface electrodes on a circuit board and a method for mounting the semiconductor package. More specifically, the present invention relates to a ball grid array (BGA: Ba
ll Grid Array) The present invention relates to a semiconductor device in which a semiconductor package is mounted by a mounting method and a mounting method of the semiconductor package.

【0002】[0002]

【従来の技術】近年、半導体装置は、小型化や薄型化等
の要求が高まっている中で、半導体パッケージと回路基
板との実装方法として、底面に電極を設けて回路基板上
の電極と直接接続することにより小型化を図るようにし
たBGA表面実装方法が利用されてきている。BGA表
面実装方法による半導体装置30は、図4に示すよう
に、表面31に多数の表面電極32が設けられた半導体
パッケージ33と、上記表面電極32に対応する多数の
ランド34をもつ回路基板35と、上記半導体パッケー
ジ33と上記回路基板35とをはんだ付けするためのは
んだボール36とからなる。
2. Description of the Related Art In recent years, as semiconductor devices have been required to be smaller and thinner, a method for mounting a semiconductor package and a circuit board is to provide an electrode on the bottom surface and directly contact the electrode on the circuit board. A BGA surface mounting method, which is designed to be miniaturized by connecting, has been used. As shown in FIG. 4, a semiconductor device 30 by the BGA surface mounting method includes a semiconductor package 33 having a surface 31 provided with a number of surface electrodes 32, and a circuit board 35 having a number of lands 34 corresponding to the surface electrodes 32. And a solder ball 36 for soldering the semiconductor package 33 and the circuit board 35.

【0003】半導体パッケージ33は、チップ等を温度
や湿度等の外部環境から保護するために電子部品を絶縁
樹脂で覆うとともに、表面31に回路基板35と電気的
接続をするために格子状に配列された多数の表面電極3
2が設けられている。半導体パッケージ33は、上記表
面電極32にはんだペースト37を介してはんだボール
36が実装されている。半導体パッケージ33は、例え
ばリフローはんだ処理が施されることにより、はんだボ
ール36が溶融・固化されて表面電極32と回路基板3
5のランド34が電気的に接続され、回路基板35上に
表面実装される。
The semiconductor package 33 covers the electronic parts with an insulating resin in order to protect the chips and the like from the external environment such as temperature and humidity, and is arranged in a grid pattern on the surface 31 for electrical connection with the circuit board 35. Many surface electrodes 3
Two are provided. In the semiconductor package 33, solder balls 36 are mounted on the surface electrodes 32 via a solder paste 37. In the semiconductor package 33, the solder balls 36 are melted and solidified by, for example, a reflow soldering process, so that the surface electrode 32 and the circuit board 3
5 lands 34 are electrically connected and surface-mounted on the circuit board 35.

【0004】はんだボール36は、従来、はんだ合金の
材料として溶融温度の低いスズと鉛とからなるSn/P
b系の金属を用いていたが、人体への影響や環境保護の
という観点から、近年では無鉛化の傾向にある。そこ
で、はんだ合金の材料は、あらゆる実装方法に対応で
き、低コストという点からSn/Zn系などSnを含有
する合金を利用するようになってきている。
The solder ball 36 has conventionally been made of Sn / P, which is made of tin and lead having a low melting temperature as a material of a solder alloy.
Although b-type metals have been used, lead-free metal has been used in recent years from the standpoints of impact on the human body and environmental protection. Therefore, as a material of the solder alloy, an alloy containing Sn such as Sn / Zn system has come to be used from the viewpoint of being compatible with all mounting methods and being low in cost.

【0005】半導体パッケージ33の実装方法は、先ず
上記表面31に設けられている表面電極32にはんだペ
ースト37を塗布し、このはんだペースト37を介し
て、はんだボール36を装着する。実装方法は、はんだ
ボール36が設けられている表面31を回路基板35の
方に向けて、即ち、はんだボール36を下側にして上記
表面電極32に対応して多数個のランド34が配置され
ている上記回路基板35上に半導体パッケージ33を載
置した後に、リフローはんだ処理を行う。実装方法は、
リフローはんだ処理により、はんだボール36が溶融・
固化されて半導体パッケージ33が回路基板35に実装
される。
In the method of mounting the semiconductor package 33, first, the solder paste 37 is applied to the surface electrode 32 provided on the surface 31, and the solder balls 36 are mounted through the solder paste 37. The mounting method is such that a large number of lands 34 are arranged corresponding to the surface electrodes 32 with the surface 31 on which the solder balls 36 are provided facing the circuit board 35, that is, with the solder balls 36 facing down. After the semiconductor package 33 is placed on the circuit board 35, the reflow soldering process is performed. The mounting method is
The reflow soldering process melts the solder balls 36
The semiconductor package 33 is solidified and mounted on the circuit board 35.

【0006】半導体パッケージ33の実装方法において
は、上記半導体パッケージ33と回路基板35との間に
実装部38が存在するようになるので、実装部38が半
導体パッケージ33の下側となり半導体パッケージ33
に隠れてしまう。実装方法においは、そのため、はんだ
ボール36の欠落や位置ずれに気づかずに上述したリフ
ローはんだ処理を行ってしまうことがあった。
In the method of mounting the semiconductor package 33, since the mounting portion 38 is present between the semiconductor package 33 and the circuit board 35, the mounting portion 38 is below the semiconductor package 33.
Hide in. In the mounting method, therefore, the reflow soldering process described above may be performed without noticing the missing or misalignment of the solder balls 36.

【0007】上述したようにはんだボール36の欠落や
位置ずれが生じている場合に、半導体装置30は、半導
体パッケージ33が回路基板35の所定の位置に実装さ
れていないため、上記半導体パッケージ33と上記回路
基板35との間の実装部38で接続不良等を生じる。半
導体装置30は、そのような場合、例えば品質検査の工
程において接続不良等の欠陥製品として発見され、欠陥
製品と判断された製品について半導体パッケージ33の
再実装が行われる。
When the solder balls 36 are missing or misaligned as described above, in the semiconductor device 30, the semiconductor package 33 is not mounted at a predetermined position on the circuit board 35, and thus the semiconductor package 33 and the semiconductor package 33 are not mounted. A connection failure or the like occurs in the mounting portion 38 between the circuit board 35 and the mounting portion 38. In such a case, the semiconductor device 30 is found to be a defective product such as a defective connection in the quality inspection process, and the semiconductor package 33 is re-mounted on the product determined to be a defective product.

【0008】半導体パッケージ33の再実装方法は、半
導体装置30を加熱してはんだを溶融させて、回路基板
35から半導体パッケージ33を取り外し、回路基板3
5と半導体パッケージ33とに残存するはんだを除去す
る。そして、再実装方法は、上記半導体パッケージ33
の表面31に設けてある表面電極32に再度はんだペー
スト37を塗布し、上記はんだペースト37を介しては
んだボール36を表面電極32に装着する。再実装方法
は、上記半導体パッケージ33が表面電極32に対応す
る多数のランド34が設けられている回路基板35上に
載置され、回路基板35にはフラックス39を塗布する
ことで金属酸化が防止される。再実装方法は、リフロー
はんだ処理を施すことにより半導体パッケージ33を回
路基板35に実装する。
In the method of remounting the semiconductor package 33, the semiconductor device 30 is heated to melt the solder, the semiconductor package 33 is removed from the circuit board 35, and the circuit board 3 is removed.
5 and the solder remaining on the semiconductor package 33 are removed. Then, the remounting method is performed by the semiconductor package 33.
The solder paste 37 is applied again to the front surface electrode 32 provided on the front surface 31, and the solder ball 36 is attached to the front surface electrode 32 through the solder paste 37. In the remounting method, the semiconductor package 33 is mounted on a circuit board 35 provided with a large number of lands 34 corresponding to the surface electrodes 32, and flux 39 is applied to the circuit board 35 to prevent metal oxidation. To be done. In the remounting method, the semiconductor package 33 is mounted on the circuit board 35 by performing a reflow soldering process.

【0009】[0009]

【発明が解決しようとする課題】ところで、上述した従
来の半導体パッケージ33の再実装方法は、最初に半導
体パッケージ33を回路基板35に実装する方法と同様
の方法であり、半導体パッケージ33の表面電極32が
設けられている表面31が下になるために、半導体パッ
ケージ33と回路基板35との間が実装部38となる。
そのため、再実装方法において、リフローはんだ付けに
よる熱を半導体パッケージ33からの熱伝導によりはん
だボール36を溶融させて実装するようになるため、よ
り多くの熱供給を必要とする。また、はんだ材料は、無
鉛化傾向にあるため、従来の鉛を含有するはんだ材料よ
りも接合信頼性の面から融点220℃付近のスズを含有
するSn/Cu系やSn/Ag系等を使用することが主
流となってきている。したがって、従来の再実装方法に
おいては、リフローはんだ時の加熱温度が高くなり、耐
熱性の低い半導体パッケージ33だけではなく、回路基
板35に組み込まれている電子部品等にまでダメージを
与えるといった問題があった。半導体装置30の機能等
の低下を招いてしまうといった問題があった。
The conventional method for remounting the semiconductor package 33 described above is the same as the method for initially mounting the semiconductor package 33 on the circuit board 35. Since the surface 31 on which the 32 is provided is downward, the mounting portion 38 is provided between the semiconductor package 33 and the circuit board 35.
Therefore, in the remounting method, the heat generated by the reflow soldering is melted by the heat conduction from the semiconductor package 33 to mount the solder balls 36, so that more heat needs to be supplied. Further, since the solder material tends to be lead-free, Sn / Cu-based or Sn / Ag-based containing tin having a melting point of about 220 ° C. is used from the viewpoint of bonding reliability as compared with the conventional lead-containing solder material. Doing is becoming mainstream. Therefore, in the conventional remounting method, there is a problem that the heating temperature during reflow soldering becomes high and damages not only the semiconductor package 33 having low heat resistance but also the electronic components and the like incorporated in the circuit board 35. there were. There is a problem that the function of the semiconductor device 30 is deteriorated.

【0010】また、従来の実装方法は、半導体パッケー
ジ33と回路基板35との間に実装部38を設けている
ので、半導体パッケージ33を回路基板35に実装する
際にはんだボール36の欠落や位置ずれが起こった場
合、実装時に発見することは困難である。そのため、従
来の実装方法では、半導体装置30に欠陥製品がでる場
合があり、歩留まりが低下するとともに半導体パッケー
ジ33の再実装を繰り返し行うことで、作業効率の低下
やコストが増加するといった問題があった。
Further, in the conventional mounting method, since the mounting portion 38 is provided between the semiconductor package 33 and the circuit board 35, when the semiconductor package 33 is mounted on the circuit board 35, the solder balls 36 are missing or positioned. If a shift occurs, it is difficult to find it at the time of implementation. Therefore, the conventional mounting method has a problem that a defective product may be produced in the semiconductor device 30, the yield is reduced, and the re-mounting of the semiconductor package 33 is repeated, which causes a reduction in work efficiency and an increase in cost. It was

【0011】また、半導体装置30は、半導体パッケー
ジ33内のSiチップと樹脂製の回路基板35との間
で、それぞれの熱膨張率に差があり、その差により撓み
や歪み等のはんだクラックが生じる。半導体装置30
は、Siチップの熱膨張率と回路基板35の熱膨張率と
の差は数倍あることから、この差により実装部38にお
いてはんだクラックが生じ、接続不良等の問題が発生す
る虞があり、はんだ時の加熱温度が極めて重要となる。
Further, in the semiconductor device 30, there is a difference in the coefficient of thermal expansion between the Si chip in the semiconductor package 33 and the circuit board 35 made of resin, and due to the difference, solder cracks such as bending and distortion may occur. Occurs. Semiconductor device 30
Since there is several times the difference between the coefficient of thermal expansion of the Si chip and the coefficient of thermal expansion of the circuit board 35, solder cracks may occur in the mounting portion 38 due to this difference, and problems such as poor connections may occur. The heating temperature during soldering is extremely important.

【0012】したがって、本発明は、はんだボールの欠
落や位置ずれを防ぐと共に、リフローはんだ付けの時間
を短縮し、半導体パッケージや周辺部品への加熱による
影響を軽減するようにした半導体装置及び半導体パッケ
ージの実装方法を提供するものである。
Therefore, according to the present invention, it is possible to prevent the solder balls from being dropped or misaligned, to shorten the reflow soldering time, and to reduce the influence of heating on the semiconductor package and peripheral components. It provides the implementation method of.

【0013】[0013]

【課題を解決するための手段】上述した目的を達成する
ために、本発明にかかる半導体装置は、表面に格子状に
配列された多数個の表面電極を有する半導体パッケージ
が、上記表面電極にそれぞれ対応する多数個のランドが
設けられている回路基板上にボール・グリット・アレイ
表面実装法により実装される。半導体装置は、上記回路
基板に、上記半導体パッケージの各表面電極に対応して
形成された多数個のランド上にはんだボールより低融点
のはんだペーストを介して装着した多数個のはんだボー
ルを有し、上記はんだペーストを溶融・固化することに
よって、上記回路基板上に上記はんだボールを固定した
状態でリフローはんだを施して上記はんだボールを溶融
・固化し、上記半導体パッケージを上記回路基板に実装
してなる。
In order to achieve the above-mentioned object, in a semiconductor device according to the present invention, a semiconductor package having a large number of surface electrodes arranged in a grid pattern on the surface is provided on each of the surface electrodes. It is mounted by a ball grit array surface mounting method on a circuit board provided with a corresponding large number of lands. A semiconductor device has, on the circuit board, a large number of solder balls mounted on a large number of lands formed corresponding to the surface electrodes of the semiconductor package through a solder paste having a melting point lower than that of the solder balls. By melting and solidifying the solder paste, reflow solder is applied with the solder balls fixed on the circuit board to melt and solidify the solder balls, and the semiconductor package is mounted on the circuit board. Become.

【0014】また、本発明にかかる半導体パッケージの
実装方法は、表面に格子状に配列された多数個の表面電
極を有する半導体パッケージを上記表面電極にそれぞれ
対応する多数個のランドが設けられている回路基板上に
ボール・グリット・アレイ表面実装法により実装する。
半導体パッケージの実装方法は、上記回路基板に設けら
れている上記各ランド上にそれぞれはんだボールよりも
低融点のはんだペーストを塗布するはんだペースト塗布
工程と、上記はんだペースト上にはんだボールをマウン
トする工程と、上記はんだペーストのみを溶融させる温
度で加熱して上記はんだボールを実装するはんだボール
実装工程と、上記回路基板に対して上記半導体パッケー
ジを相対する上記ランドと上記表面電極とを対向位置さ
せて組み付ける半導体パッケージの組み付け工程と、上
記半導体パッケージと上記回路基板との組立体にリフロ
ーはんだを行うリフローはんだ工程とを有する。
Also, in the method for mounting a semiconductor package according to the present invention, a semiconductor package having a large number of surface electrodes arranged in a grid pattern on the surface is provided with a large number of lands corresponding to the surface electrodes. It is mounted on the circuit board by the ball grit array surface mounting method.
The semiconductor package mounting method includes a solder paste applying step of applying a solder paste having a melting point lower than that of the solder balls on the respective lands provided on the circuit board, and a step of mounting the solder balls on the solder paste. And a solder ball mounting step of mounting the solder balls by heating at a temperature that melts only the solder paste, and arranging the land and the surface electrode facing the semiconductor package with respect to the circuit board so as to face each other. The method includes an assembling step of a semiconductor package to be assembled and a reflow soldering step of performing reflow soldering on the assembly of the semiconductor package and the circuit board.

【0015】本発明によれば、回路基板に予めはんだボ
ールより低融点のはんだペーストをこのはんだペースト
を溶融・固化して塗布してはんだボールを装着し、はん
だボールを固定するので、はんだボールの欠落や位置ず
れが防止される。したがって、本発明によれば半導体パ
ッケージが回路基板に対して精密に実装される。
According to the present invention, a solder paste having a melting point lower than that of the solder ball is previously melted and solidified and applied to the circuit board to mount the solder ball, and the solder ball is fixed. Missing and misalignment are prevented. Therefore, according to the present invention, the semiconductor package is precisely mounted on the circuit board.

【0016】また、本発明によれば、回路基板に予めは
んだボールより低融点のはんだペーストを加熱溶融させ
てはんだボールを固定するので、この加熱がはんだボー
ルに対して予備加熱をした状態となる。したがって、本
発明によれば、はんだボールが予備加熱されているの
で、リフローはんだ処理を施してはんだボールを溶融・
固化して半導体パッケージを実装する際の加熱時間の短
縮や温度の低下が図られる。
Further, according to the present invention, the solder paste having a melting point lower than that of the solder balls is previously heated and melted on the circuit board to fix the solder balls, so that this heating is a state in which the solder balls are preheated. . Therefore, according to the present invention, since the solder balls are preheated, reflow soldering treatment is performed to melt the solder balls.
It is possible to shorten the heating time and the temperature when solidifying and mounting the semiconductor package.

【0017】[0017]

【発明の実施の形態】以下、本発明の実施の形態につい
て、図面を参照して詳細に説明する。半導体装置1は、
図1(c)に示すように、半導体パッケージ2と、回路
基板3とから構成されている。半導体パッケージ2は、
チップ等の電子部品を温度や湿度等の外部環境から保護
するために、電子部品を絶縁樹脂で覆っている。そし
て、半導体パッケージ2には、表面2aに回路基板3と
電気的或いは機械的な接続をするために、格子状に配列
された多数個の表面電極4が設けられている。
BEST MODE FOR CARRYING OUT THE INVENTION Embodiments of the present invention will be described below in detail with reference to the drawings. The semiconductor device 1 is
As shown in FIG. 1C, it is composed of a semiconductor package 2 and a circuit board 3. The semiconductor package 2 is
In order to protect electronic parts such as chips from the external environment such as temperature and humidity, the electronic parts are covered with insulating resin. The semiconductor package 2 is provided with a large number of surface electrodes 4 arranged in a grid pattern on the surface 2a for electrical or mechanical connection with the circuit board 3.

【0018】回路基板3には、図1(a)及び(b)に
示すように、絶縁基板上に接合された銅箔にフォトリソ
グラフ処理とエッチング処理とが施されてあり、実装面
5に上記表面2aに設けてある表面電極4に対応した多
数個のランド6が形成されている。回路基板3には、上
記ランド6上にはんだペースト7が塗布され、このはん
だペースト7を介してはんだボール8を装着する。そし
て、回路基板3には、リフローはんだによるはんだ付け
の加熱によって生じる金属酸化を防ぎ、はんだ濡れを良
好にするためのはんだフラックス9を塗布する。
As shown in FIGS. 1 (a) and 1 (b), the circuit board 3 is obtained by subjecting a copper foil bonded on an insulating substrate to photolithography and etching, and to the mounting surface 5. A large number of lands 6 corresponding to the surface electrodes 4 provided on the surface 2a are formed. The circuit board 3 is coated with the solder paste 7 on the lands 6 and the solder balls 8 are mounted through the solder paste 7. Then, the circuit board 3 is coated with a solder flux 9 for preventing metal oxidation caused by heating of soldering by reflow solder and improving solder wetting.

【0019】はんだボールは、金属材料の無鉛化傾向と
接合信頼性の面から融点220℃付近のはんだ合金が用
いられている。また、はんだペースト7には、はんだボ
ール8をランド6上に実装する際にはんだボール8の高
さがばらつかないようにするため、はんだボール8の融
点よりも低い200℃付近の融点をもつSn/Zn系や
Sn/Bi系等の粒状のはんだ合金とフラックスなどを
混合したものを用いる。はんだペースト7は、はんだボ
ール8が溶融しない温度で加熱されることにより、溶融
・固化して、はんだボール8の初期形状を保持した状態
でランド6上に固定する。また、粒状のはんだ合金に
は、人体や環境保護の面から、Sn/Zn系やSn/B
i系等を用いることが好ましいが無鉛に限らず、Pbを
含有するものにも使用できる。
As the solder ball, a solder alloy having a melting point of about 220 ° C. is used from the viewpoint of the lead-free tendency of the metal material and the bonding reliability. Further, the solder paste 7 has a melting point near 200 ° C. which is lower than the melting point of the solder ball 8 so that the height of the solder ball 8 does not vary when the solder ball 8 is mounted on the land 6. A mixture of a granular solder alloy such as Sn / Zn system or Sn / Bi system and flux is used. The solder paste 7 is melted and solidified by being heated at a temperature at which the solder balls 8 are not melted, and is fixed onto the lands 6 while maintaining the initial shape of the solder balls 8. In addition, the granular solder alloy contains Sn / Zn and Sn / B in terms of protecting the human body and the environment.
Although it is preferable to use i-type or the like, it is not limited to lead-free and can be used for those containing Pb.

【0020】半導体装置1は、半導体パッケージ2を表
面電極4が設けられている半導体パッケージ2の表面2
aを下にして、上記回路基板3のランド6上に予め固定
されたはんだボール8上に載置し、リフローはんだ付け
によりはんだ付けを行うことによって得られる。
The semiconductor device 1 includes a semiconductor package 2 and a surface 2 of the semiconductor package 2 on which surface electrodes 4 are provided.
It is obtained by placing a on the solder balls 8 fixed in advance on the lands 6 of the circuit board 3 and soldering by reflow soldering.

【0021】また、上述したように半導体装置1は、は
んだボール8よりも低融点のはんだペースト7を加熱・
溶融させて、ランド6上に予めはんだボール8を実装を
固定することから、半導体パッケージの実装時にはんだ
ボール8が予備加熱された状態となっている。したがっ
て、半導体装置1は、リフローはんだ付けによるはんだ
付けの加熱時間が短縮でき、実装時の加熱回数も軽減で
きる。半導体装置1は、加熱時間の短縮や加熱回数の軽
減により、チップ等の電子部品と回路基板との間で生じ
る熱膨張率の差による歪みや撓みが改善されると共に、
チップ等の電子部品に対する熱によるダメージを抑える
ことができる。また、半導体装置1は、はんだボール8
が予めはんだペースト7により実装されているため、は
んだボール8の落下や位置ずれが防止され、接続不良等
の欠陥製品の発生が生ぜず作業効率の向上が図られて製
造される。
As described above, the semiconductor device 1 heats the solder paste 7 having a melting point lower than that of the solder ball 8.
Since the solder balls 8 are melted to fix the mounting of the solder balls 8 on the lands 6 in advance, the solder balls 8 are preheated when the semiconductor package is mounted. Therefore, in the semiconductor device 1, the heating time for soldering by reflow soldering can be shortened and the number of times of heating during mounting can be reduced. In the semiconductor device 1, by shortening the heating time and the number of times of heating, distortion and bending due to the difference in the coefficient of thermal expansion between the electronic component such as the chip and the circuit board are improved, and
It is possible to suppress heat damage to electronic parts such as chips. Further, the semiconductor device 1 has the solder balls 8
Since the solder balls 7 are mounted in advance by solder paste 7, the solder balls 8 are prevented from dropping or misaligned, and defective products such as defective connections are not produced, so that the working efficiency is improved and the device is manufactured.

【0022】次に、半導体パッケージの再実装を行う第
2の実施の形態について説明する。再実装方法は、図2
及び図3に示す工程で行う。再実装方法は、図3に示す
ステップS1では、半導体パッケージ20を回路基板2
1上にリフローはんだ付けを行って半導体装置22を製
造する。再実装方法は、ステップS2では、得られた半
導体装置22を品質検査し、欠陥があると判断された半
導体装置22を分別する。
Next, a second embodiment for remounting the semiconductor package will be described. The remounting method is shown in Fig. 2.
And the steps shown in FIG. In the remounting method, in step S1 shown in FIG.
The semiconductor device 22 is manufactured by performing the reflow soldering on the surface 1. In the remounting method, in step S2, the quality of the obtained semiconductor device 22 is inspected, and the semiconductor device 22 determined to be defective is sorted.

【0023】再実装方法は、ステップS3では、欠陥品
と判断された半導体装置22の半導体パッケージ20を
回路基板21から取り外し、ステップS4で、上記半導
体パッケージ20と上記回路基板21から既はんだの除
去を行う。
In the remounting method, in step S3, the semiconductor package 20 of the semiconductor device 22 determined to be defective is removed from the circuit board 21, and in step S4, the existing solder is removed from the semiconductor package 20 and the circuit board 21. I do.

【0024】再実装方法は、ステップS5で、図2
(b)で示すように、はんだが除去された上記回路基板
21のランド23上に新しいはんだペースト24を塗布
する。再実装方法は、図2(c)に示すように、上記は
んだペースト24を介してはんだボール25をランド2
3上に装着し、ランド23間に実装の際の加熱による金
属の酸化を防ぐためにフラックス26を塗布し、はんだ
ペースト24を溶融してはんだボール25を回路基板2
1上に実装する。
The remounting method is performed in step S5 as shown in FIG.
As shown in (b), a new solder paste 24 is applied on the land 23 of the circuit board 21 from which the solder has been removed. As shown in FIG. 2 (c), the remounting method is performed by connecting the solder ball 25 to the land 2 through the solder paste 24.
3, the flux 26 is applied between the lands 23 in order to prevent metal oxidation due to heating at the time of mounting, the solder paste 24 is melted, and the solder balls 25 are attached to the circuit board 2.
Implemented on 1.

【0025】再実装方法は、図2の(d)に示すよう
に、ステップS7とで、回路基板21に設けられたラン
ド23と上記ランド23と対応する半導体パッケージ2
0の表面20aに設けられた表面電極27とを組み合わ
せて、回路基板21に半導体パッケージ20を組み付け
る。再実装方法は、ステップS8で、はんだボール25
介してリフローはんだ付けによるはんだ付けを行い、は
んだボール25を溶融・固化させて半導体パッケージ2
0を実装する。
In the remounting method, as shown in FIG. 2D, at step S7, the land 23 provided on the circuit board 21 and the semiconductor package 2 corresponding to the land 23 are provided.
The semiconductor package 20 is assembled to the circuit board 21 by combining it with the surface electrode 27 provided on the surface 20 a of 0. The remounting method is step S8 in which the solder balls 25
Soldering by reflow soldering is performed to melt and solidify the solder balls 25, and the semiconductor package 2
Implement 0.

【0026】以上の工程を有する半導体パッケージ20
の再実装方法は、はんだボール25よりも低融点のはん
だペースト24を加熱溶融させて、予め回路基板21上
にはんだボール25を加熱した状態でリフローはんだが
行われる。はんだボール25は、予備加熱された状態と
なるので、リフローはんだ付けの際の加熱時間が短縮で
き、また、実装時の加熱回数も軽減できる。そして、半
導体パッケージ20の再実装方法においては、はんだボ
ール25が予めはんだペースト24により実装されてい
るため、はんだボール25の落下や位置ずれが防止さ
れ、さらに加熱時間の短縮や加熱温度の低下が図られる
ことによってチップ等の電子部品と回路基板との間で生
じる熱膨張率の差による歪みや撓みも改善される。さら
に、また、半導体パッケージ20の再実装方法において
は、半導体パッケージ20や周辺部品への熱ダメージを
も抑えられ、はんだボール25の落下や位置ずれが防止
され、半導体パッケージ20をさらに再実装するといっ
た工程を不要とし、作業効率が向上される。
The semiconductor package 20 having the above steps
In the remounting method, the solder paste 24 having a melting point lower than that of the solder balls 25 is heated and melted, and the reflow soldering is performed while the solder balls 25 are heated on the circuit board 21 in advance. Since the solder balls 25 are preheated, the heating time at the time of reflow soldering can be shortened, and the number of times of heating at the time of mounting can be reduced. In the remounting method of the semiconductor package 20, since the solder balls 25 are mounted in advance by the solder paste 24, the solder balls 25 are prevented from dropping or misaligned, and the heating time is shortened or the heating temperature is lowered. As a result, distortion and bending due to the difference in thermal expansion coefficient between the electronic component such as a chip and the circuit board are also improved. Further, in the method of remounting the semiconductor package 20, thermal damage to the semiconductor package 20 and peripheral components can be suppressed, dropping and displacement of the solder balls 25 can be prevented, and the semiconductor package 20 can be remounted. The process is unnecessary and the work efficiency is improved.

【0027】[0027]

【発明の効果】以上、詳細に説明したように本発明によ
れば、低融点のはんだペーストを介してはんだボールを
装着し、はんだペーストを溶融固化してはんだボールを
固定した状態でリフローはんだを施すことから、半導体
パッケージを実装する際の加熱時間が短縮されるととも
に、はんだボールの欠落や位置ずれを防止することがで
きるようになる。さらに、本発明によれば、加熱時間が
短縮されることにより、半導体パッケージや周辺部品へ
の熱ダメージを抑えることができ、また、はんだボール
の欠落や位置ずれがないことで再実装の繰り返しが軽減
され作業効率が改善され、信頼性の向上が図られる。
As described above in detail, according to the present invention, the solder balls are mounted via the low-melting-point solder paste, and the reflow solder is fixed with the solder paste fixed by melting and solidifying the solder paste. Since the heating is performed, the heating time for mounting the semiconductor package can be shortened, and the solder balls can be prevented from being lost or displaced. Further, according to the present invention, by shortening the heating time, it is possible to suppress the thermal damage to the semiconductor package and peripheral components, and the remounting can be repeated because there is no missing or misaligned solder ball. The work efficiency is reduced and the reliability is improved.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明にかかる半導体パッケージの実装工程の
説明図であり、(a)ははんだペーストを塗布した回路
基板の断面図であり、(b)ははんだボールを実装した
回路基板の断面図であり、(c)は半導体装置の断面図
である。
FIG. 1 is an explanatory diagram of a semiconductor package mounting process according to the present invention, in which (a) is a sectional view of a circuit board coated with a solder paste and (b) is a sectional view of a circuit board mounted with solder balls. And (c) is a cross-sectional view of the semiconductor device.

【図2】本発明にかかる半導体パッケージの再実装工程
の説明図であり、(a)はBGA実装された半導体装置
の断面図であり、(b)はランド上にはんだペーストを
塗布した回路基板の断面図であり、(c)ははんだペー
スト上にはんだボールを装着した回路基板の断面図であ
り、(d)は半導体装置の断面図である。
2A and 2B are explanatory views of a remounting process of a semiconductor package according to the present invention, FIG. 2A is a cross-sectional view of a BGA mounted semiconductor device, and FIG. 2B is a circuit board in which a solder paste is applied on a land. 2C is a cross-sectional view of a circuit board in which solder balls are mounted on a solder paste, and FIG. 3D is a cross-sectional view of a semiconductor device.

【図3】半導体パッケージの再実装工程を示すフローチ
ャートである。
FIG. 3 is a flowchart showing a remounting process of a semiconductor package.

【図4】従来の半導体装置の断面図である。FIG. 4 is a sectional view of a conventional semiconductor device.

【符号の説明】[Explanation of symbols]

1 半導体装置、2 半導体パッケージ、2a 表面、
3 回路基板、4 表面電極、5 実装面、6 ラン
ド、7 はんだペースト、8 はんだボール、9フラッ
クス
1 semiconductor device, 2 semiconductor package, 2a surface,
3 circuit board, 4 surface electrode, 5 mounting surface, 6 land, 7 solder paste, 8 solder ball, 9 flux

Claims (2)

【特許請求の範囲】[Claims] 【請求項1】 表面に格子状に配列された多数個の表面
電極を有する半導体パッケージが、上記表面電極にそれ
ぞれ対応する多数個のランドが設けられている回路基板
上にボール・グリット・アレイ表面実装法により実装さ
れた半導体装置において、 上記回路基板は、上記半導体パッケージの各表面電極に
対応して形成された多数個のランド上にはんだボールよ
り低融点のはんだペーストを介して装着した多数個のは
んだボールを有し、 上記はんだペーストを溶融・固化することによって、上
記回路基板上に上記はんだボールを固定した状態でリフ
ローはんだが施されることによって溶融固化する上記は
んだボールにより上記半導体パッケージが実装されるこ
とを特徴とする半導体装置。
1. A ball-grid array surface on a circuit board having a plurality of lands corresponding to the surface electrodes, the semiconductor package having a plurality of surface electrodes arranged in a grid pattern on the surface. In the semiconductor device mounted by the mounting method, the circuit board is mounted on a large number of lands formed corresponding to the surface electrodes of the semiconductor package through a solder paste having a melting point lower than that of a solder ball. Of the semiconductor package, by melting and solidifying the solder paste, the reflow solder is applied in a state where the solder ball is fixed on the circuit board to melt and solidify the semiconductor package. A semiconductor device that is mounted.
【請求項2】 表面に格子状に配列された多数個の表面
電極を有する半導体パッケージを上記表面電極にそれぞ
れ対応する多数個のランドが設けられている回路基板上
にボール・グリット・アレイ表面実装法により実装する
半導体パッケージの実装方法において、 上記回路基板に設けられている上記各ランド上にそれぞ
れはんだボールよりも低融点のはんだペーストを塗布す
るはんだペースト塗布工程と、 上記はんだペーストを介して上記各ランド上にはんだボ
ールをマウントする工程と、 上記はんだペーストのみを溶融させる温度で加熱し、固
化したはんだペーストを介して上記はんだボールを固定
するはんだボール固定工程と、 上記回路基板に対して上記半導体パッケージを、相対す
る上記ランドと上記表面電極とを対向位置させて組み付
ける半導体パッケージの組付工程と、 上記半導体パッケージと上記回路基板との組立体にリフ
ローはんだを行うリフローはんだ工程とを有することを
特徴とする半導体パッケージの実装方法。
2. A ball-grid array surface-mounting a semiconductor package having a plurality of surface electrodes arranged in a grid pattern on the surface thereof on a circuit board provided with a plurality of lands respectively corresponding to the surface electrodes. In a method of mounting a semiconductor package to be mounted by a method, a solder paste applying step of applying a solder paste having a melting point lower than that of a solder ball on each of the lands provided on the circuit board, A step of mounting a solder ball on each land, a step of heating the solder paste only at a temperature that melts the solder paste, and a step of fixing the solder ball through the solidified solder paste; The semiconductor package is assembled with the land and the surface electrode facing each other facing each other. Mounting method of a semiconductor package and having a assembling process of the semiconductor package attached, and a reflow soldering step of performing reflow soldering in the assembly of the semiconductor package and the circuit board.
JP2001241157A 2001-08-08 2001-08-08 Method for mounting semiconductor device and semiconductor package Withdrawn JP2003060336A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001241157A JP2003060336A (en) 2001-08-08 2001-08-08 Method for mounting semiconductor device and semiconductor package

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001241157A JP2003060336A (en) 2001-08-08 2001-08-08 Method for mounting semiconductor device and semiconductor package

Publications (1)

Publication Number Publication Date
JP2003060336A true JP2003060336A (en) 2003-02-28

Family

ID=19071658

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001241157A Withdrawn JP2003060336A (en) 2001-08-08 2001-08-08 Method for mounting semiconductor device and semiconductor package

Country Status (1)

Country Link
JP (1) JP2003060336A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009283628A (en) * 2008-05-21 2009-12-03 Tamura Seisakusho Co Ltd Method for mounting semiconductor element

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009283628A (en) * 2008-05-21 2009-12-03 Tamura Seisakusho Co Ltd Method for mounting semiconductor element

Similar Documents

Publication Publication Date Title
US6574859B2 (en) Interconnection process for module assembly and rework
JP2751912B2 (en) Semiconductor device and manufacturing method thereof
JP5649805B2 (en) Manufacturing method of semiconductor device
EP0624053B1 (en) Mounting device and method of connecting miniaturized electronic components by bump connections
US6657124B2 (en) Advanced electronic package
CN107872922B (en) Printed circuit board, electronic device, and method for manufacturing printed circuit board
JP2949490B2 (en) Semiconductor package manufacturing method
JPH0810716B2 (en) Electronic package
JP2000349194A (en) Semiconductor device and its manufacture
US20020089836A1 (en) Injection molded underfill package and method of assembly
JP2018137276A (en) Printed circuit board and manufacturing method thereof, and electronic device
JPH01303730A (en) Mounting structure of semiconductor element and manufacture thereof
US20200373268A1 (en) Substrate, electronic substrate, and method for producing electronic substrate
US20080185721A1 (en) Semiconductor device and method of manufacturing the same
US10833050B1 (en) Interposer, electronic substrate, and method for producing electronic substrate
JP2003060336A (en) Method for mounting semiconductor device and semiconductor package
US20040080034A1 (en) Area array semiconductor device and electronic circuit board utilizing the same
JP3180041B2 (en) Connection terminal and method of forming the same
JP2000151086A (en) Printed circuit unit and its manufacture
JPH11345826A (en) Semiconductor device, its manufacture, and its mounting method
JP2008171975A (en) Mounting method and mounting structure of semiconductor component
JPH08139226A (en) Semiconductor circuit device and method for mounting its circuit
JP2001168224A (en) Semiconductor device, electronic circuit device, and its manufacturing method
JPH0983128A (en) Junction structure of semiconductor module
JP2006310415A (en) Module

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20081104