JP2003060143A - Semiconductor module - Google Patents
Semiconductor moduleInfo
- Publication number
- JP2003060143A JP2003060143A JP2001242582A JP2001242582A JP2003060143A JP 2003060143 A JP2003060143 A JP 2003060143A JP 2001242582 A JP2001242582 A JP 2001242582A JP 2001242582 A JP2001242582 A JP 2001242582A JP 2003060143 A JP2003060143 A JP 2003060143A
- Authority
- JP
- Japan
- Prior art keywords
- ceramic substrate
- metal plate
- heat sink
- semiconductor module
- ground
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/4901—Structure
- H01L2224/4903—Connectors having different sizes, e.g. different diameters
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
- H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
- H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19107—Disposition of discrete passive components off-chip wires
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】素子が実装されるセラミック
ス基板をヒートシンクに押しつけて固定する半導体モジ
ュールに関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor module in which a ceramic substrate on which elements are mounted is pressed against a heat sink to be fixed.
【０００２】[0002]
【従来の技術】従来より、ＭＯＳＦＥＴ等の素子を実装
した半導体モジュールが広く利用されている。例えば、
ハイブリッド車両や電気自動車などにおいては、モータ
駆動用の高電圧系と、補機駆動用の低電圧系の２系統の
電源系統を有している。そして、通常は、ＤＣＤＣコン
バータを利用して高電圧から低電圧に変換し、低電圧系
のバッテリに電力を供給している。2. Description of the Related Art Conventionally, semiconductor modules mounted with devices such as MOSFETs have been widely used. For example,
A hybrid vehicle, an electric vehicle, or the like has two power supply systems, a high voltage system for driving a motor and a low voltage system for driving an auxiliary machine. Then, normally, a DCDC converter is used to convert from a high voltage to a low voltage, and power is supplied to a low-voltage battery.
【０００３】このようなＤＣＤＣコンバータは、複数の
ＭＯＳＦＥＴを利用する半導体モジュールで形成される
場合が多い。このようなＤＣＤＣコンバータは、比較的
大きな電流を流すため、素子の発熱量も大きい。Such a DCDC converter is often formed by a semiconductor module using a plurality of MOSFETs. Since such a DCDC converter allows a relatively large current to flow, the amount of heat generated by the element is large.
【０００４】そこで、半導体モジュールは、ＭＯＳＦＥ
Ｔなどの素子を実装したセラミック基板を放熱用のヒー
トシンク上に取り付けて構成される。Therefore, the semiconductor module is a MOSFE
A ceramic substrate on which an element such as T is mounted is mounted on a heat sink for heat dissipation.
【０００５】ここで、ヒートシンクとセラミック基板と
では、熱膨張率に差があり、両者を完全に固定すると、
熱ストレスによる接合破壊が発生しやすい。Here, there is a difference in the coefficient of thermal expansion between the heat sink and the ceramic substrate, and if they are completely fixed,
Junction breakage due to heat stress is likely to occur.
【０００６】特開平１１−３３０３２８号公報では、素
子を実装したセラミック基板を端正付勢部材によりヒー
トシンクに押しつけることを開示する。この構成によっ
て、熱ストレスによる接合破壊を防止しつつ、十分な放
熱性を得ることができる。Japanese Unexamined Patent Publication No. 11-330328 discloses that a ceramic substrate on which an element is mounted is pressed against a heat sink by a positive biasing member. With this configuration, it is possible to obtain sufficient heat dissipation while preventing the junction breakdown due to thermal stress.
【０００７】[0007]
【発明が解決しようとする課題】しかし、上記従来例で
は、セラミック基板の収容するケースの上面をセラミッ
ク基板の上方に対抗配置し、両者の間に弾性部材を配置
してセラミック基板を下方に存在するヒートシンクに押
さえつけている。従って、その構造が比較的複雑で大が
かりなものになってしまうという問題があった。However, in the above-mentioned conventional example, the upper surface of the case for accommodating the ceramic substrate is arranged above the ceramic substrate so as to oppose thereto, and the elastic member is arranged between the two so that the ceramic substrate exists below. It is pressed against the heat sink. Therefore, there is a problem that the structure becomes relatively complicated and large-scale.
【０００８】また、上述のようなＤＣＤＣコンバータで
は、ＭＯＳＦＥＴを高速でスイッチングしてコンバータ
として機能させるが、このスイッチングの際に電流の変
化に基づくエネルギーが発生する。そして、このエネル
ギーが電流量の２乗および回路のインダクタンスに比例
する。従って、配線線路が長いと、インダクタンスが大
きくなり、それだけ大きなエネルギーが発生する。この
ようにして発生したエネルギーは、コンデンサなどで消
費され、熱に変換されるため、配線インダクタンスが大
きくなるに従って、発熱が大きくなってしまうという問
題点もある。Further, in the DCDC converter as described above, the MOSFET is switched at high speed to function as a converter, but energy is generated based on a change in current at the time of this switching. This energy is proportional to the square of the amount of current and the inductance of the circuit. Therefore, if the wiring line is long, the inductance becomes large, and thus a large amount of energy is generated. The energy generated in this way is consumed by a capacitor or the like and converted into heat, so that there is a problem in that heat generation increases as the wiring inductance increases.
【０００９】本発明の目的は、比較的簡単な構成でセラ
ミック基板をヒートシンクに押しつけ固定することがで
きる半導体モジュールを提供することにある。本発明の
他の目的は、回路のインダクタンスを減少し、発熱量を
小さく抑えることができる半導体モジュールを提供する
ことを目的とする。An object of the present invention is to provide a semiconductor module capable of pressing and fixing a ceramic substrate on a heat sink with a relatively simple structure. Another object of the present invention is to provide a semiconductor module capable of reducing circuit inductance and suppressing heat generation.
【００１０】[0010]
【課題を解決するための手段】本発明は、素子が実装さ
れるセラミック基板と、このセラミック基板を取り囲む
形状を有し、その内側端が前記セラミック基板周辺部に
その上方より係合される金属板と、この金属板および前
記セラミック基板の下側に配置されるヒートシンクと、
を有し、セラミック基板の外方において、前記金属板と
ヒートシンクを固定することで、前記ヒートシンクで前
記セラミック基板を上方に向けて付勢するとともに、前
記金属板によりセラミック基板を下方に向けて付勢し
て、前記セラミック基板を挟み込み固定することを特徴
とする。According to the present invention, there is provided a ceramic substrate on which an element is mounted and a metal surrounding the ceramic substrate, the inner end of which is engaged with the peripheral portion of the ceramic substrate from above. A plate and a heat sink arranged under the metal plate and the ceramic substrate;
By fixing the metal plate and the heat sink outside the ceramic substrate, the heat sink urges the ceramic substrate upward, and the metal plate directs the ceramic substrate downward. It is characterized in that the ceramic substrate is sandwiched and fixed by being urged.
【００１１】このように、金属板と、ヒートシンクでセ
ラミック基板を挟み込むことで、簡易な構造でセラミッ
ク基板を固定することができる。特に、セラミック基板
とヒートシンクの熱膨張の差を効果的に吸収することが
できる。Thus, by sandwiching the ceramic substrate between the metal plate and the heat sink, the ceramic substrate can be fixed with a simple structure. In particular, the difference in thermal expansion between the ceramic substrate and the heat sink can be effectively absorbed.
【００１２】また、前記金属板は、中央部分にセラミッ
ク基板に対応する大きさの開口を有し、この開口を形成
する内側端が前記セラミック基板の周辺部に係合される
ことが好適である。セラミック基板の周辺部全体を抑え
ることで確実にセラミック基板を固定することができ
る。Further, it is preferable that the metal plate has an opening having a size corresponding to the ceramic substrate in a central portion, and an inner end forming the opening is engaged with a peripheral portion of the ceramic substrate. . The ceramic substrate can be securely fixed by suppressing the entire peripheral portion of the ceramic substrate.
【００１３】また、前記金属板は、前記セラミック基板
上の素子を含む回路のアースとして機能することが好適
である。これによって、回路からアースまでの距離を短
くすることができ、ここにおけるインダクタンスを小さ
くできる。そこで、電流のオンオフを行うＤＣＤＣコン
バータなどがセラミック基板上に形成されている際にお
ける発熱を小さく抑制できるなどの効果が得られる。Further, it is preferable that the metal plate functions as a ground for a circuit including elements on the ceramic substrate. As a result, the distance from the circuit to the ground can be shortened, and the inductance here can be reduced. Therefore, it is possible to obtain an effect such that heat generation when a DCDC converter or the like for turning on / off the current is formed on the ceramic substrate can be suppressed.
【００１４】[0014]
【発明の実施の形態】以下、本発明の実施形態につい
て、図面に基づいて説明する。BEST MODE FOR CARRYING OUT THE INVENTION Embodiments of the present invention will be described below with reference to the drawings.
【００１５】図１は、一実施形態に係る半導体モジュー
ルの平面構成を示す模式図であり、図２はその正面図を
示す。FIG. 1 is a schematic view showing a planar structure of a semiconductor module according to one embodiment, and FIG. 2 is a front view thereof.
【００１６】ハウジング１０は、例えばＰＰＳ（ポリフ
ェニレンサルファイド）樹脂によって形成され、四角枠
状の形状を有している。このハウジング１０の四隅に
は、ボルト用の切り欠き１２が設けられている。そし
て、このボルト用の切り欠き１２の中心部には、導電性
の丸端子１６が配置されている。この丸端子１６は、ハ
ウジング１０の内部へと伸びており、後述する回路のア
ースが接続される。なお、丸端子１６は、４つ設けられ
ているが、電気的接続に利用されるのは１つだけでよ
い。The housing 10 is made of, for example, PPS (polyphenylene sulfide) resin and has a rectangular frame shape. Notches 12 for bolts are provided at four corners of the housing 10. A conductive round terminal 16 is arranged at the center of the notch 12 for the bolt. The round terminal 16 extends to the inside of the housing 10 and is connected to the ground of a circuit described later. Although four round terminals 16 are provided, only one may be used for electrical connection.
【００１７】ハウジング１０の下側には、中央部に開口
１８が形成された金属板２０がシリコーン接着剤により
接続されている。また、金属板２０の丸端子１６に対応
する位置には、ボルト孔１４が設けられている。なお、
金属板２０は例えば黄銅を材料としている。そして、金
属板２０の開口１８側の端部は、上方に向けてシフトし
た形状を有している。すなわち、図３、４に示すように
金属板２０の内側端部は、クランク状になっており、先
端部２０ａが周辺より上側に位置している。なお、この
ような形状は四辺すべてについて同様である。このよう
なクランク上の先端部２０ａは、例えばプレス成形で形
成される。On the lower side of the housing 10, a metal plate 20 having an opening 18 formed in the center is connected by a silicone adhesive. A bolt hole 14 is provided at a position of the metal plate 20 corresponding to the round terminal 16. In addition,
The metal plate 20 is made of brass, for example. The end of the metal plate 20 on the opening 18 side has a shape that is shifted upward. That is, as shown in FIGS. 3 and 4, the inner end of the metal plate 20 has a crank shape, and the tip 20a is located above the periphery. Such a shape is the same for all four sides. The tip portion 20a on the crank is formed by press molding, for example.
【００１８】金属板２０の先端部２０ａの下側には、接
着剤２２を介し、セラミック基板２４の周辺部２４ａが
位置している。すなわち、セラミック基板２４は、金属
板２０の中央部の開口１８より大きく、その外縁は先端
部２０ａの外側縁に対応している。従って、セラミック
基板２４の周辺が金属板２０の上に向けてシフトしてい
る先端部２０ａの下側に収容される形になっており、両
者の間にシリコーン接着剤２２が位置している。A peripheral portion 24a of the ceramic substrate 24 is located below the tip portion 20a of the metal plate 20 with an adhesive 22 interposed therebetween. That is, the ceramic substrate 24 is larger than the opening 18 in the central portion of the metal plate 20, and its outer edge corresponds to the outer edge of the tip portion 20a. Therefore, the periphery of the ceramic substrate 24 is accommodated in the lower side of the tip portion 20a which is shifted toward the top of the metal plate 20, and the silicone adhesive 22 is located between the two.
【００１９】また、セラミック基板２４の上表面の金属
板の先端部２０ａより内側には、素子２６を含むＤＣＤ
Ｃコンバータ用の回路が形成されている。A DCD including an element 26 is provided inside the tip 20a of the metal plate on the upper surface of the ceramic substrate 24.
A circuit for the C converter is formed.
【００２０】また、ハウジング１０の外周面からは一対
のバスバー２８，３０が突出形成されている。これは、
セラミック基板２０上のＤＣＤＣコンバータの入力ライ
ンおよび出力ラインが接続されるもので、バスバー２８
には高圧電源ラインが接続され、バスバー３０には低圧
電源ラインが接続される。A pair of bus bars 28, 30 are formed so as to project from the outer peripheral surface of the housing 10. this is,
The input line and the output line of the DCDC converter on the ceramic substrate 20 are connected to the bus bar 28.
Is connected to a high voltage power supply line, and the bus bar 30 is connected to a low voltage power supply line.
【００２１】さらに、ハウジング１０の外周面には、コ
ネクタ３４も突出形成されており、このコネクタ３４を
介し、各種の信号がセラミック基板２４上の回路に供給
される。Further, a connector 34 is also formed on the outer peripheral surface of the housing 10 so as to project therefrom, and various signals are supplied to circuits on the ceramic substrate 24 via the connector 34.
【００２２】そして、図３、４に示すように、金属板２
０およびセラミック基板２４の下方にはこれら全体に対
応した形状のヒートシンク３２が固定される。すなわ
ち、ハウジング１０の切り欠き１２内の金属板２０のボ
ルト孔１４に上方から相通されたボルト（図示せず）が
ヒートシンク３２のねじ孔３２ａにねじ止めされる。な
お、このボルトによって、丸端子１６および金属板２０
がとも締めされる。ヒートシンク３２は、例えばアルミ
ニウムで形成される。Then, as shown in FIGS.
A heat sink 32 having a shape corresponding to the whole is fixed below the ceramic substrate 24 and the ceramic substrate 24. That is, a bolt (not shown) that is communicated with the bolt hole 14 of the metal plate 20 in the notch 12 of the housing 10 from above is screwed into the screw hole 32 a of the heat sink 32. In addition, with this bolt, the round terminal 16 and the metal plate 20 are
Will be tightened. The heat sink 32 is made of aluminum, for example.
【００２３】特に、図４に示すように、セラミック基板
２４の下面は、金属板２０の下面より（例えば、０．１
ｍｍ程度）下側に位置するように、金属板２０のクラン
ク部の形状、セラミック基板２４の厚さが設定されてい
る。In particular, as shown in FIG. 4, the lower surface of the ceramic substrate 24 is lower than the lower surface of the metal plate 20 (for example, 0.1
The shape of the crank portion of the metal plate 20 and the thickness of the ceramic substrate 24 are set so as to be located on the lower side (about mm).
【００２４】従って、ヒートシンク３２と金属板２０を
ボルト締めすることで、ヒートシンク３２の上面によっ
て、セラミック基板２４が上方に付勢され、金属板２０
が板バネとして作用するため、その内側端によってセラ
ミック基板２４が下方に向けて付勢され、セラミック基
板２４が挟み込み固定される。Therefore, by tightening the heat sink 32 and the metal plate 20 with bolts, the ceramic substrate 24 is urged upward by the upper surface of the heat sink 32, and the metal plate 20.
Acts as a leaf spring, the inner end thereof urges the ceramic substrate 24 downward, and the ceramic substrate 24 is sandwiched and fixed.
【００２５】このように、セラミック基板２４の下面
は、全体としてヒートシンク３２に押しつけられるた
め、効果的な放熱が行われる。また、金属板２０とヒー
トシンク３２がシリコーン接着剤で接着されるととも
に、金属板２０とセラミック基板２４もシリコーン接着
剤で固定されているが、セラミック基板２４は、ヒート
シンク３２に接着されておらず、両者の熱膨張率の差に
伴うストレスなどが緩和され、適切な固定が行える。As described above, since the lower surface of the ceramic substrate 24 is pressed against the heat sink 32 as a whole, effective heat dissipation is performed. Further, the metal plate 20 and the heat sink 32 are adhered with a silicone adhesive, and the metal plate 20 and the ceramic substrate 24 are also fixed with a silicone adhesive, but the ceramic substrate 24 is not adhered to the heat sink 32. The stress caused by the difference in thermal expansion coefficient between the two is relieved, and proper fixing can be performed.
【００２６】さらに、図４に示すように、素子２６のア
ース端子は、ワイヤ３６によって、セラミック基板２４
のアース配線を介し、金属板２０に接続されている。そ
して、金属板２０は、ヒートシンク３２にボルトによっ
て電気的に接続されており、これらがアースとして機能
する。また、右上の丸端子１６は、コネクタ３４のアー
ス端子にも接続されている。Further, as shown in FIG. 4, the ground terminal of the element 26 is connected to the ceramic substrate 24 by the wire 36.
It is connected to the metal plate 20 via the ground wiring. The metal plate 20 is electrically connected to the heat sink 32 by bolts, and these function as ground. The upper right round terminal 16 is also connected to the ground terminal of the connector 34.
【００２７】このようにして、セラミック基板２４上の
アースは、近傍の金属板２０にワイヤボンディングで接
続される。従って、回路におけるアース配線の長さを短
くすることができ、線路インダクタンスを小さくするこ
とができ、これによってセラミック基板２４上の回路の
発熱を低減することができる。In this way, the ground on the ceramic substrate 24 is connected to the nearby metal plate 20 by wire bonding. Therefore, the length of the ground wiring in the circuit can be shortened, the line inductance can be reduced, and thus the heat generation of the circuit on the ceramic substrate 24 can be reduced.
【００２８】すなわち、本実施形態の回路の等価回路
は、図５にように示される。バスバー２８には、高圧電
源（例えば、４２Ｖ）ラインが入力として接続される。
このバスバー２８には、他端がアースに接続されたコン
デンサＣ１が接続される。このコンデンサＣ１によっ
て、バスバー２８からの入力電圧が安定化される。な
お、このコンデンサＣ１は、外部に設けてもよい。That is, an equivalent circuit of the circuit of this embodiment is shown in FIG. A high voltage power supply (for example, 42V) line is connected to the bus bar 28 as an input.
A capacitor C1 having the other end connected to the ground is connected to the bus bar 28. This capacitor C1 stabilizes the input voltage from the bus bar 28. The capacitor C1 may be provided outside.
【００２９】バスバー２８には、Ｎチャンネルのスイッ
チトランジスタＱ１のソースが接続され、そのドレイン
が上側トランジスタＱ２のドレインが接続される。上側
トランジスタＱ２のソースには、下側トランジスタＱ３
のドレインが接続され、下側トランジスタＱ３のソース
がアースに接続されている。ここで、下側トランジスＱ
３ソースとアースとの線路にインダクタンスＬが存在す
る。また、上側トランジスタＱ２のドレインと下側トラ
ンジスタソースとの間には、コンデンサＣ２が接続され
ている。The source of the N-channel switch transistor Q1 is connected to the bus bar 28, and the drain thereof is connected to the drain of the upper transistor Q2. The source of the upper transistor Q2 has a lower transistor Q3
Of the lower transistor Q3 is connected to the ground. Where the lower Transis Q
3 Inductance L exists in the line between the source and ground. A capacitor C2 is connected between the drain of the upper transistor Q2 and the source of the lower transistor.
【００３０】そして、上側トランジスタＱ２のソースと
下側トランジスタＱ３のドレインの接続点がバスバー３
０を介し、外部の低圧（例えば、１４Ｖ）電源ラインに
接続される。The connection point between the source of the upper transistor Q2 and the drain of the lower transistor Q3 is the bus bar 3
0, and is connected to an external low-voltage (for example, 14V) power supply line.
【００３１】ここで、バスバー３０にはコイルＬ２が接
続されるとともに、他端がアースに接続されるコンデン
サＣ３が接続されており、これによってバスバー３０の
出力におけるリップルが除去され低圧電源ラインが安定
化されている。Here, the coil L2 is connected to the bus bar 30 and the capacitor C3 having the other end connected to the ground is connected to the bus bar 30, whereby ripples in the output of the bus bar 30 are removed and the low voltage power supply line is stabilized. Has been converted.
【００３２】そして、上側トランジスタＱ２、下側トラ
ンジスタＱ３を交互にオンオフする。本実施形態の例で
は、４２Ｖの入力に対し、１／３である１４Ｖの出力を
得るため、上側トランジスタＱ２のオンデューティーに
比べ、下側トランジスタのオンデューティーは、２倍に
設定される。これによって、出力に１４Ｖの電圧が得ら
れる。Then, the upper transistor Q2 and the lower transistor Q3 are alternately turned on / off. In the example of the present embodiment, in order to obtain an output of 14V, which is 1/3 with respect to an input of 42V, the on-duty of the lower transistor is set to be twice the on-duty of the upper transistor Q2. This gives a voltage of 14V at the output.
【００３３】ここで、コイルＬ３が出力に接続されてい
るため、上側トランジスタＱ２がオン（下側トランジス
タＱ３はオフ）の時には、図におけるＡで示す電流ｉが
流れ、下側トランジスタＱ３がオン（上側トランジスタ
Ｑ２はオフ）の時には、図において、Ｂで示すように電
流ｉが流れる。従って、インダクタンスＬ１の上側であ
るＣ点の電流は、０→電流ｉ→０（Ａ）と変化すること
になり、この電流の変化により、（１／２）Ｌ１・ｉ2
の共振エネルギが発生する。そして、このエネルギは、
コンデンサＣ２にのＥＳＲ（直流抵抗分）により消費さ
れ熱に変わる。Here, since the coil L3 is connected to the output, when the upper transistor Q2 is on (the lower transistor Q3 is off), the current i shown by A in the drawing flows and the lower transistor Q3 is on ( When the upper transistor Q2 is off), a current i flows as indicated by B in the figure. Therefore, the current at the point C, which is the upper side of the inductance L1, changes from 0 → current i → 0 (A), and due to this change in current, (1/2) L1 · i 2
Resonance energy is generated. And this energy is
It is consumed by ESR (DC resistance component) of the capacitor C2 and converted into heat.
【００３４】本実施形態では、ワイヤ３６によって、Ｃ
点が直近の金属板２０に接続される。従って、ここに生
じるインダクタンスＬ１を小さくでき、発熱量を小さく
抑えることができる。In the present embodiment, the wire 36 causes C
The point is connected to the nearest metal plate 20. Therefore, the inductance L1 generated here can be reduced, and the amount of heat generation can be reduced.
【００３５】なお、スイッチトランジスタＱ１は、出力
側から入力側への電流を阻止するものである。The switch transistor Q1 blocks current from the output side to the input side.
【００３６】[0036]
【発明の効果】以上説明したように、金属板と、ヒート
シンクでセラミック基板を挟み込むことで、簡易な構造
でセラミック基板を固定することができる。特に、セラ
ミック基板とヒートシンクの熱膨張の差を効果的に吸収
することができる。As described above, the ceramic substrate can be fixed with a simple structure by sandwiching the ceramic substrate with the metal plate and the heat sink. In particular, the difference in thermal expansion between the ceramic substrate and the heat sink can be effectively absorbed.
【００３７】また、セラミック基板の周辺部全体を抑え
ることで、確実にセラミック基板を固定することができ
る。Further, by suppressing the entire peripheral portion of the ceramic substrate, the ceramic substrate can be securely fixed.
【００３８】さらに、前記金属板は、前記セラミック基
板上の素子を含む回路のアースとして機能させること
で、回路からアースまでの距離を短くすることができ、
ここにおけるインダクタンスを小さくできる。Further, by making the metal plate function as the ground of the circuit including the element on the ceramic substrate, the distance from the circuit to the ground can be shortened,
The inductance here can be reduced.
【図１】 実施形態の構成を示す平面図である。FIG. 1 is a plan view showing a configuration of an embodiment.
【図２】 実施形態の構成を示す正面図である。FIG. 2 is a front view showing the configuration of the embodiment.
【図３】 実施形態の組み立て構成を説明する図であ
る。FIG. 3 is a diagram illustrating an assembly configuration of the embodiment.
【図４】 実施形態の要部の構成を示す図である。FIG. 4 is a diagram showing a configuration of a main part of the embodiment.
【図５】 回路構成を示す図である。FIG. 5 is a diagram showing a circuit configuration.
１０ ハウジング、２０ 金属板、２４ セラミック基
板、２６ 素子、３２ヒートシンク。10 housing, 20 metal plate, 24 ceramic substrate, 26 elements, 32 heat sink.
───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 5E322 AA02 AA03 AB01 FA04 5F036 AA01 BB01 BB08 BC08 BC17 BD01 ─────────────────────────────────────────────────── ─── Continued front page F-term (reference) 5E322 AA02 AA03 AB01 FA04 5F036 AA01 BB01 BB08 BC08 BC17 BD01
Claims (3)
が前記セラミック基板周辺部にその上方より係合される
金属板と、 この金属板および前記セラミック基板の下側に配置され
るヒートシンクと、 を有し、 セラミック基板の外方において、前記金属板とヒートシ
ンクを固定することで、前記ヒートシンクで前記セラミ
ック基板を上方に向けて付勢するとともに、前記金属板
によりセラミック基板を下方に向けて付勢して、前記セ
ラミック基板を挟み込み固定する半導体モジュール。1. A ceramic substrate on which an element is mounted, a metal plate having a shape surrounding the ceramic substrate, and an inner end of which is engaged with a peripheral portion of the ceramic substrate from above, the metal plate and the metal plate. A heat sink disposed below the ceramic substrate, and fixing the metal plate and the heat sink outside the ceramic substrate to urge the ceramic substrate upward with the heat sink, A semiconductor module in which the ceramic substrate is urged downward by the metal plate to sandwich and fix the ceramic substrate.
いて、 前記金属板は、中央部分にセラミック基板に対応する大
きさの開口を有し、この開口を形成する内側端が前記セ
ラミック基板の周辺部に係合される半導体モジュール。2. The semiconductor module according to claim 1, wherein the metal plate has an opening having a size corresponding to the ceramic substrate in a central portion, and an inner end forming the opening has a peripheral portion of the ceramic substrate. Module engaged with the.
ールにおいて、 前記金属板は、前記セラミック基板上の素子を含む回路
のアースとして機能する半導体モジュール。3. The semiconductor module according to claim 1, wherein the metal plate functions as a ground for a circuit including elements on the ceramic substrate.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001242582A JP2003060143A (en) | 2001-08-09 | 2001-08-09 | Semiconductor module |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001242582A JP2003060143A (en) | 2001-08-09 | 2001-08-09 | Semiconductor module |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2003060143A true JP2003060143A (en) | 2003-02-28 |
Family
ID=19072835
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001242582A Pending JP2003060143A (en) | 2001-08-09 | 2001-08-09 | Semiconductor module |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2003060143A (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE102008034148A1 (en) * | 2008-07-22 | 2010-02-04 | Infineon Technologies Ag | Power semiconductor modular system, has power semiconductor module pressed on contact area of heat sink by tensioning cross bar, where semiconductor module is connected to heat sink and tensioning cross bar |
| US8188829B2 (en) | 2008-12-26 | 2012-05-29 | Tdk Corporation | Coil substrate structure, substrate holding structure, and switching power supply |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000082774A (en) * | 1998-06-30 | 2000-03-21 | Sumitomo Electric Ind Ltd | Power module and substrate therefor |
-
2001
- 2001-08-09 JP JP2001242582A patent/JP2003060143A/en active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000082774A (en) * | 1998-06-30 | 2000-03-21 | Sumitomo Electric Ind Ltd | Power module and substrate therefor |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE102008034148A1 (en) * | 2008-07-22 | 2010-02-04 | Infineon Technologies Ag | Power semiconductor modular system, has power semiconductor module pressed on contact area of heat sink by tensioning cross bar, where semiconductor module is connected to heat sink and tensioning cross bar |
| DE102008034148B4 (en) * | 2008-07-22 | 2011-08-25 | Infineon Technologies AG, 85579 | Power semiconductor module system and method for producing a power semiconductor device |
| US8188829B2 (en) | 2008-12-26 | 2012-05-29 | Tdk Corporation | Coil substrate structure, substrate holding structure, and switching power supply |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7542318B2 (en) | Capacitor mounting type inverter unit having a recessed cover | |
| JP3958589B2 (en) | Electrical junction box | |
| JP2006190972A (en) | Power semiconductor device | |
| WO2015053139A1 (en) | Power conversion device | |
| JP6169181B2 (en) | DC-DC converter device | |
| JP2006190972A5 (en) | ||
| JP2009225612A (en) | Power module | |
| JP2000091500A (en) | Power module | |
| US9030825B2 (en) | Springy clip type apparatus for fastening power semiconductor | |
| WO2017047373A1 (en) | Circuit structure and electrical connection box | |
| JP4538474B2 (en) | Inverter device | |
| JP2008136333A (en) | Power converter | |
| JP4217157B2 (en) | Power supply device | |
| JP4055643B2 (en) | Inverter device | |
| JPH09308265A (en) | Inverter apparatus | |
| JP4631179B2 (en) | Semiconductor device and inverter device using the same | |
| JP3856799B2 (en) | Power converter | |
| JP2003060143A (en) | Semiconductor module | |
| US20030171026A1 (en) | Electrical device | |
| JP2003264354A (en) | Control board of air conditioner | |
| WO2022264864A1 (en) | Bus bar heat dissipation structure and inverter device | |
| CN112951818B (en) | Power conversion device | |
| US9969291B2 (en) | Switching board | |
| JP3641603B2 (en) | DC-DC converter device | |
| JP6065806B2 (en) | Circuit structure and method for manufacturing circuit structure |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080123 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20091225 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100105 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100222 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20100222 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20100316 |