JP2003059291A - Test method for radiation of sdram - Google Patents

Test method for radiation of sdram

Info

Publication number
JP2003059291A
JP2003059291A JP2001228229A JP2001228229A JP2003059291A JP 2003059291 A JP2003059291 A JP 2003059291A JP 2001228229 A JP2001228229 A JP 2001228229A JP 2001228229 A JP2001228229 A JP 2001228229A JP 2003059291 A JP2003059291 A JP 2003059291A
Authority
JP
Japan
Prior art keywords
sdram
test
radiation
readings
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2001228229A
Other languages
Japanese (ja)
Inventor
Risshin Sho
立身 蒋
Kyoji Go
匡時 呉
Mosei Rin
茂青 林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
KOKUBOBU ZHONGSHAN KAGAKU KENK
KOKUBOBU ZHONGSHAN KAGAKU KENKYUIN
Original Assignee
KOKUBOBU ZHONGSHAN KAGAKU KENK
KOKUBOBU ZHONGSHAN KAGAKU KENKYUIN
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by KOKUBOBU ZHONGSHAN KAGAKU KENK, KOKUBOBU ZHONGSHAN KAGAKU KENKYUIN filed Critical KOKUBOBU ZHONGSHAN KAGAKU KENK
Priority to JP2001228229A priority Critical patent/JP2003059291A/en
Publication of JP2003059291A publication Critical patent/JP2003059291A/en
Pending legal-status Critical Current

Links

Landscapes

  • For Increasing The Reliability Of Semiconductor Memories (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a test method for radiation of a SDRAM (synchronized dynamic random access memory). SOLUTION: A radiation irradiation controller irradiates a SDRAM with radiation rays. A state of the SDRAM is calculated after a radiation test. The radiation test comprises Single Event Upset, Single Event Latch-up, Micro Latch-up, and Gate Rupture Test. A state of the SDRAM in before and after radiation test can be grasped.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【発明の属する技術分野】本発明は、放射線試験方法、
特に、SDRAM(synchronized dynamic randomaccess
memory)の放射線試験方法に関するものである。
TECHNICAL FIELD The present invention relates to a radiation test method,
In particular, SDRAM (synchronized dynamic random access)
memory) radiation test method.

【0002】[0002]

【従来の技術】宇宙工学の分野においては、宇宙空間で
使用される電子デバイスに対放射線試験(anti-radiatio
n test)が行われている。例えば、人工衛星通信に使用
される電子デバイスは放射線試験をパスしなければなら
ない。これらの電子デバイスは、宇宙空間での使用にお
ける優れた耐放射線性(resistance to radiation)と良
好な判読率(readability)を具備しなければならない。
In the field of space engineering, electronic devices used in outer space are subject to anti-radiation tests.
n test) is performed. For example, electronic devices used in satellite communications must pass radiation tests. These electronic devices must have good resistance to radiation and good readability for use in outer space.

【0003】このような状況下において、SDRAMの
放射線試験は、SDRAMがデータ送信にとって大切な
デバイスであるという理由から非常に重要である。放射
線によるSDRAMの損傷およびその信頼性を評価/検
出するには種々の方法がある。一般に、シングルイベン
トアップセット(SEU:Single Event Upset)法におい
ては、SDRAMが放射線に曝される時、SDRAMの
書込み状態が変化する。しかし、SDRAMの状態が書
き換えられれば(rewrite)、SDRAMは依然として機
能可能である。シングルイベントラッチアップ(SE
L:Single EventLatch-up)法においては、SDRAM
が放射線に曝されるとSDRAMは機能できない。しか
しながら、SDRAMが再スタートされれば(restar
t)、SDRAMは再び機能可能である。マイクロラッチ
アップテスト(Micro Latch-up Test)およびゲートラプ
チャ−テスト(Gate Rupture Test)は、SDRAMをテ
ストするために利用されるより信頼性の高いテストであ
り、テストされたデバイスの詳細を知ることができる。
マイクロラッチアップテストでは、SDRAMに放射線
が照射され試験された後、SDRAM内における非機能
領域の位置を検出することができるが、SDRAMはそ
のプログラムを再スタートする必要はない。ゲートラプ
チャ−テストでは、SDRAMが放射線試験により永久
的な損傷を受けたかどうかを知ることができる。
Under such circumstances, the radiation test of SDRAM is very important because SDRAM is an important device for data transmission. There are various methods for evaluating / detecting the damage of SDRAM by radiation and its reliability. Generally, in the single event upset (SEU) method, when the SDRAM is exposed to radiation, the write state of the SDRAM changes. However, if the state of the SDRAM is rewritten, the SDRAM can still function. Single event latch-up (SE
L: Single Event Latch-up) method, SDRAM
When exposed to radiation, SDRAM cannot function. However, if the SDRAM is restarted (restar
t), the SDRAM is functional again. The Micro Latch-up Test and the Gate Rupture Test are more reliable tests used to test SDRAM, to know the details of the tested device. You can
The microlatch-up test can detect the location of non-functional areas within the SDRAM after the SDRAM has been irradiated and tested, but the SDRAM does not need to restart its programming. The gate rupture test can tell if the SDRAM has been permanently damaged by the radiation test.

【0004】[0004]

【発明が解決しようとする課題】半導体技術の改善およ
びコンピューター高速化の需要増加に伴って、SDRA
Mデバイスの記憶容量に関する開発も進んでいる。しか
しながら、SDRAMはまだ開発されて間もない新しい
デバイスに属するので、現在のところSDRAMが放射
線試験下でどのような影響を受けるかについての出版物
は見当たらない。したがって、放射線試験に曝されるS
DRAMの状態は依然として知られていない。
With the improvement of semiconductor technology and the increasing demand for computer speed-up, SDRA
Development on the storage capacity of M devices is also in progress. However, since SDRAM belongs to a new device that is still in development, there is currently no publication on how it will be affected under radiation tests. Therefore, S exposed to the radiation test
The state of DRAM is still unknown.

【0005】[0005]

【課題を解決するための手段】そこで、本発明の目的
は、SDRAMの放射線試験方法を提供することにあ
る。この方法は、SDRAMにおけるSEU、マイクロ
ラッチアップ、SEL、ゲートラプチャ−テストの実施
を含む。このように、放射線試験後のSDRAMの状態
が決定でき、SDRAMの信頼性を改善することがき
る。
SUMMARY OF THE INVENTION An object of the present invention is to provide a radiation test method for SDRAM. The method includes performing SEU, micro-latch-up, SEL, gate rupture-test in SDRAM. In this way, the state of the SDRAM after the radiation test can be determined, and the reliability of the SDRAM can be improved.

【0006】本発明の別の目的は、以下のSDRAMの
放射線試験方法を提供することにある。この方法は、テ
スト装置によりセルフテストを実行してすべてのテスト
装置が正常に機能していることを確認することを含
む。"スタート"信号が放射線照射コントローラ(irradia
tion controller)から放射線照射ルームに送信され、周
期的な放射線が継続的に生成される。周期的な放射線の
各サイクルはオン/オフ領域からなる。テスト装置は、
SDRAMがオフ領域にあるかどうかをチェックする。
放射線がSDRAMにおいて検出されない時、テストパ
ターンがテスト装置からSDRAMに書き込まれる。S
DRAMから得られる読み取り値が計算されて合計を得
る。SDRAMがオン領域にある時、すなわち、放射線
がSDRAMにおいて検出される時、テスト装置は、異
常電流がSDRAM内に存在するかどうかをチェックす
る。SDRAM内に異常電流が存在する場合、テスト装
置は上記したセルフテストステップに戻る。しかしなが
ら、SDRAM内に異常電流が存在しない場合、テスト
装置はSDRAMがオフ領域にあるかどうかをチェック
する。SDRAMがオフ領域にあると、テストパターン
がテスト装置からSDRAMに書き込まれる。試験前後
にSDRAMから得られる読み取り値が計算され、テス
トパターンに書き込まれる読み取り値とこれらの読み取
り値のテスト後に得られる読み取り値との間の差を示す
合計が計算される。
Another object of the present invention is to provide the following radiation test method for SDRAM. The method includes performing a self-test with the test equipment to ensure that all test equipment is functioning properly. The "start" signal is the irradiation controller (irradia
from the motion controller) to the radiation irradiation room, and periodic radiation is continuously generated. Each cycle of periodic radiation consists of an on / off region. Test equipment
Check if SDRAM is in off area.
When no radiation is detected in the SDRAM, the test pattern is written from the test equipment to the SDRAM. S
The readings taken from the DRAM are calculated to get the sum. When the SDRAM is in the ON region, that is, when radiation is detected in the SDRAM, the test device checks whether an abnormal current exists in the SDRAM. If there is an abnormal current in the SDRAM, the test equipment returns to the self-test step described above. However, if there is no abnormal current in the SDRAM, the test device checks if the SDRAM is in the off region. When the SDRAM is in the off region, the test pattern is written in the SDRAM from the test device. The readings taken from the SDRAM before and after the test are calculated and a sum is calculated which indicates the difference between the readings written in the test pattern and the readings obtained after testing these readings.

【0007】テスト装置は、放射線照射コントローラに
より"ストップ"信号が送出されたかどうかをチェックす
る。放射線照射コントローラが"ストップ"信号を送出し
ていない場合、テストプロセスはテストパターンをテス
ト装置からSDRAMに書き込むステップにもどり、試
験前後にSDRAMから得られる読み取り値が計算さ
れ、しかるに、テストパターンに書き込まれる読み取り
値とテスト後に得られる読み取り値との間の差が得られ
る。
The test device checks whether a "stop" signal has been sent by the irradiation controller. If the radiation irradiation controller does not send the "stop" signal, the test process returns to the step of writing the test pattern from the test equipment to the SDRAM, the readings obtained from the SDRAM before and after the test are calculated, and then written to the test pattern. The difference between the reading taken and the reading taken after the test is obtained.

【0008】上記の記載および以下の詳細な記載は、本
発明の説明を目的とするものであって、発明の範囲を限
定するものではない。
The above description and the following detailed description are intended to illustrate the present invention and not to limit the scope of the invention.

【0009】[0009]

【発明の実施の形態】図1は、本発明に基づくSDRA
Mの放射線試験方法を示すフローチャートである。図2
は、本発明に基づく放射線試験装置の概略図である。図
1および図2は、SDRAMの放射線試験方法を示して
いる。放射線試験は、制御ルーム202内に配置された
放射線照射コントローラ206により放射線照射ルーム
204に放射線を生成して実施される。制御ルーム20
2内の放射線照射コントローラ206は、放射線照射ル
ーム204のテストテーブル210に置かれたSDRA
M208に放射線を照射する。テスト装置212はSD
RAM208の状態を決定するためにSDRAM208
に接続される。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENT FIG. 1 shows an SDRA according to the present invention.
It is a flowchart which shows the radiation test method of M. Figure 2
FIG. 3 is a schematic view of a radiation test apparatus according to the present invention. 1 and 2 show a radiation test method for an SDRAM. The radiation test is performed by generating radiation in the radiation irradiation room 204 by the radiation irradiation controller 206 arranged in the control room 202. Control room 20
The radiation irradiation controller 206 in the No. 2 is the SDRA placed on the test table 210 of the radiation irradiation room 204.
Irradiate M208 with radiation. Test device 212 is SD
SDRAM 208 to determine the state of RAM 208
Connected to.

【0010】図1に示すように、テスト装置212は、
放射線試験をスタートする前にセルフテストS102を
実施して、SDRAMの放射線試験を行うにあたってテ
スト機器が正常に機能するかどうかを確認する。テスト
機器が正常に機能していれば、"スタート"信号が放射線
照射コントローラ206から制御ルーム202に送信さ
れ、放射線試験が開始される。放射線照射コントローラ
206は、放射線照射ルーム204内において周期的な
放射線(periodic radiation)を継続的に生成する。
As shown in FIG. 1, the test equipment 212 is
Before starting the radiation test, a self-test S102 is performed to confirm whether the test equipment normally functions when performing the SDRAM radiation test. If the test equipment is functioning normally, a "start" signal is sent from the radiation irradiation controller 206 to the control room 202 to start the radiation test. The irradiation controller 206 continuously generates periodic radiation in the irradiation room 204.

【0011】図3は、放射線の周期サイクル(periodic
cycles)を示すグラフである。図3に示すように、周期
サイクル(i)は、第1領域、第2領域および第3領域
を有する。第1領域は、放射線照射ルーム204内にお
いてその期間中放射線が生成されない領域である(S1
06)。第2領域は、放射線照射ルーム204内におい
てその期間中放射線が生成される領域である。周期サイ
クル(i)の第3領域は、放射線照射ルーム204内に
おいてその期間中放射線が生成されない領域である。図
1及び図3に示すように、ステップS106では、放射
線照射ルーム204内に放射線が存在するかどうかが検
出される。テスト装置が放射線を検出すれば、放射線照
射コントローラ206が放射線照射ルーム204から読
み取り値を記憶するステップS108に移行する。テス
ト装置が放射線を検出しない場合は、SDRAMが放射
線に曝されるまでテスト装置は待機し、次いでステップ
S108に継続する。ステップS108では、SDRA
Mの有効アルゴリズム(efficient algorithm)が計算さ
れる。
FIG. 3 shows the periodic cycle of radiation.
is a graph showing cycles). As shown in FIG. 3, the periodic cycle (i) has a first region, a second region and a third region. The first region is a region in the radiation irradiation room 204 during which no radiation is generated (S1).
06). The second region is a region in the radiation irradiation room 204 during which radiation is generated. The third region of the periodic cycle (i) is a region in the radiation irradiation room 204 where no radiation is generated during that period. As shown in FIGS. 1 and 3, in step S106, it is detected whether or not there is radiation in the radiation irradiation room 204. If the test apparatus detects radiation, the radiation irradiation controller 206 moves to step S108 for storing the read value from the radiation irradiation room 204. If the test device does not detect the radiation, the test device waits until the SDRAM is exposed to the radiation and then continues to step S108. In step S108, SDRA
An efficient algorithm of M is calculated.

【0012】本発明の実施例のテストにおいて、テスト
はP=0x5555、Q=0xaaaaの16進法パタ
ーン(hexadecimal pattern)にセットアップされる(16
進法は、P=0xaaaa、Q=0x5555にセット
アップされても良い)。16進法パターンである実施例
のテストは、テスト装置212からSDRAM208に
書き込まれ、SDRAM208からの読み取り値が記録
され、計算される。計算に用いた式を以下に示す。
In the test of the preferred embodiment of the present invention, the test is set up in a hexadecimal pattern with P = 0x5555 and Q = 0xaaa (16).
The decimal system may be set up with P = 0xaaaa, Q = 0x5555). The hexadecimal pattern example test is written to SDRAM 208 from tester 212 and readings from SDRAM 208 are recorded and calculated. The formula used for the calculation is shown below.

【0013】[0013]

【数1】 [Equation 1]

【0014】FpSTK1(i)は、P=0x5555
がSDRAM208に書き込まれることを示している。
そこにおいてSDRAM208は本来”1”である。試
験は”0”をSDRAM208に書き込むが、SDRA
M208から得られる読み取り値は依然として”1”で
ある。同じ原理に基づいて、FpSTK0(i)は、P
=0x5555がSDRAM208に書き込まれること
を示している。そこにおいてSDRAM208は本来”
0”である。試験は”1”をSDRAM208に書き込
む。しかしながら、SDRAM208から得られる読み
取り値は”0”である。一方、FqSTK1(i)は、
Q=0xaaaaがSDRAM208に書き込まれるこ
とを示している。そこにおいてSDRAM208は本
来”1”である。試験は”0”をSDRAM208に書
き込むが、SDRAM208から得られる読み取り値は
依然として”1”である。同じ原理に基づいて、FqS
TK0(i)は、Q=0xaaaaがSDRAM208
に書き込まれることを示している。そこにおいてSDR
AM208は本来”0”である。試験は”1”をSDR
AM208に書き込む。しかしながら、SDRAM20
8から得られる読み取り値は依然として”0”である。
STK1(i)は、仮定テストパターン(assumptive te
st pattern)P、Qの両方がSDRAM208に書き込
まれることを示しており、それは初期読み取り値(origi
nal reading)”1”を有する。しかしながら、試験中
に”0”がSDRAM208に書き込まれ、SDRAM
208から得られる最終読み取り値(final reading)は
依然として”1”である。同じ原理がSTK0(i)に
適用される。すなわち、STK0(i)は、仮定テスト
パターンP、Qの両方がSDRAM208に書き込まれ
ることを示しており、それは初期読み取り値”0”を有
する。しかしながら、試験中に”1”がSDRAM20
8に書き込まれ、SDRAM208から得られる最終読
み取り値は依然として”0”である。
FpSTK1 (i) has P = 0x5555
Are written in the SDRAM 208.
The SDRAM 208 is essentially "1" there. The test writes "0" to the SDRAM 208, but SDRA
The reading obtained from M208 is still "1". Based on the same principle, FpSTK0 (i) is P
= 0x5555 is written to the SDRAM 208. The SDRAM 208 is originally "
0 ". The test writes" 1 "to the SDRAM 208. However, the read value obtained from the SDRAM 208 is" 0 ". On the other hand, FqSTK1 (i) is
It indicates that Q = 0xaaaa is written to the SDRAM 208. The SDRAM 208 is essentially "1" there. The test writes "0" to SDRAM 208, but the read value obtained from SDRAM 208 is still "1". Based on the same principle, FqS
In TK0 (i), Q = 0xaaaa is SDRAM208
It is written to. There SDR
The AM 208 is originally “0”. The test is "1" SDR
Write to AM208. However, the SDRAM 20
The reading obtained from 8 is still "0".
STK1 (i) is a hypothetical test pattern (assumptive te
st pattern) Both P and Q are shown to be written to SDRAM 208, which is the initial reading (origi).
nal reading) Having “1”. However, during the test, "0" was written to SDRAM 208,
The final reading obtained from 208 is still "1". The same principle applies to STK0 (i). That is, STK0 (i) indicates that both hypothetical test patterns P, Q are written to SDRAM 208, which has an initial read value of "0". However, during the test, "1" is SDRAM20.
The final read value written to SDRAM 8 and obtained from SDRAM 208 is still "0".

【0015】放射線の周期サイクルの第1領域におい
て、テストがテスト装置212からSDRAM208に
書き込まれ、テスト読み取り値(test readings)がSD
RAM208から得られる。SDRAM208から得ら
れるこれらの読み取り値は、放射線照射前後におけるS
DRAM208の状態に関する情報を提供する。これら
の読み取り値に基づいて、放射線照射中のSDRAMの
状態変化を検出することができる。
In the first region of the cyclic cycle of radiation, the tests are written from the test equipment 212 to the SDRAM 208 and the test readings are SD.
Obtained from RAM 208. These readings obtained from the SDRAM 208 are S before and after irradiation with radiation.
It provides information about the state of DRAM 208. Based on these readings, the state change of the SDRAM during irradiation of radiation can be detected.

【0016】図1のステップS110において、テスト
装置は放射線が存在するかどうかを検出する。放射線が
存在する場合、SDRAM208は、図3に示される第
2領域にあるだろう。第2領域の期間中、ステップS1
12が実行され、異常電流がテスト装置212からSD
RAM208に送られたかどうか[シングルイベントラ
ッチアップ(SEL)状態が発生したかどうか]をチェッ
クする。SDRAM208内に異常電流が存在する場合
は、プロセスはステップS102にもどる。しかしなが
ら、SELが何回発生可能かを示すため、所定量がゲー
トラプチャーテストによって設定される。もし、SEL
が所定量を超えて発生すれば、SDRAM208は永久
的な損傷を受けたものとみなされる。テスト装置212
は、"ストップ"信号を送信して放射線照射コントローラ
に放射線試験の終了を知らせる。しかしながら、SDR
AM208内に異常電流が存在しない場合は、プロセス
は、図1のステップS114である図3の第3領域にあ
るだろう。
In step S110 of FIG. 1, the test apparatus detects whether radiation is present. In the presence of radiation, SDRAM 208 would be in the second area shown in FIG. During the period of the second region, step S1
12 is executed and the abnormal current is SD from the test device 212.
It is checked whether it has been sent to the RAM 208 [whether a single event latch-up (SEL) state has occurred]. If there is an abnormal current in SDRAM 208, the process returns to step S102. However, a predetermined amount is set by the gate rupture test to show how many times the SEL can occur. If SEL
Occurs over a predetermined amount, SDRAM 208 is considered to have been permanently damaged. Test equipment 212
Sends a "stop" signal to notify the irradiation controller that the radiation test is complete. However, SDR
If no abnormal current is present in AM 208, the process will be in the third region of FIG. 3, step S114 of FIG.

【0017】図1および図3に示されるように、図1の
ステップS114において、放射線の存在がない場合、
テストプロセスは図3に示されるグラフの第3領域にあ
る。テスト装置212は、放射線照射後にSDRAM2
08からテスト読み取り値(test readings)を読み出
す。シングルイベントアップセット(SEU)テストが実
施される。計算式を以下に示す。
As shown in FIGS. 1 and 3, in step S114 of FIG. 1, if there is no radiation,
The test process is in the third area of the graph shown in FIG. The test device 212 has the SDRAM 2 after the radiation irradiation.
Read test readings from 08. Single Event Upset (SEU) test will be conducted. The calculation formula is shown below.

【0018】[0018]

【数2】 [Equation 2]

【0019】RpSTK1(i)は、仮定テストパター
ン”0”がSDRAM208のバイナリ(binary)に書き
込まれるが、放射線試験後にはいくつかの読み取り値”
1”がSDRAM208のバイナリから得られることを
示している。”0”から”1”に変化する読み取り値の
量が放射線試験後のバイナリ量である。同じ原理に基づ
いて、RqSTK0(i)は、仮定テストパターン”
1”がSDRAM208のバイナリに書き込まれるが、
放射線試験後にはいくつかの読み取り値”0”がSDR
AM208のバイナリから得られる。”1”から”0”
に変化する読み取り値の量が放射線試験前のバイナリ量
である。SEUar(i)は、放射線試験後におけるS
DRAM208内のバイナリ変化量を示している。SE
Ubr(i)は、放射線試験前におけるSDRAM20
8内のバイナリ変化量を示している。SEU(i)は、
放射線試験前後におけるSDRAM208内のバイナリ
変化量を示している。
In the RpSTK1 (i), a hypothetical test pattern "0" is written in the binary of the SDRAM 208, but some read values "after radiation test".
1 ”is obtained from the binary of the SDRAM 208. The amount of the reading changing from“ 0 ”to“ 1 ”is the binary amount after the radiation test. Based on the same principle, RqSTK0 (i) is , Hypothetical test pattern ”
1 "is written into the SDRAM 208 binary,
After the radiation test, some reading "0" is SDR
Obtained from AM208 binaries. "1" to "0"
The amount of reading that changes to is the binary amount before the radiation test. SEUar (i) is the S after radiation test.
The binary change amount in the DRAM 208 is shown. SE
Ubr (i) is the SDRAM 20 before the radiation test.
8 shows the binary change amount within 8. SEU (i) is
The binary change amount in the SDRAM 208 before and after the radiation test is shown.

【0020】[0020]

【数3】 [Equation 3]

【0021】上記より、放射線試験完了後、放射線試験
前後に得られるSDRAM208内で変化したバイナリ
の各読み取り値が累積される。合計がその放射線試験か
ら得られ、デバイスが宇宙空間においてどの程度の放射
線に曝されることが可能か、すなわちそのSDRAM2
08が宇宙空間でデバイスとして使用可能かどうかを決
定するために使用される。別の状態では:
From the above, after the radiation test is completed, the binary read values changed in the SDRAM 208 before and after the radiation test are accumulated. The total is obtained from the radiation test and how much radiation the device can be exposed to in space, ie the SDRAM2
08 is used to determine if it can be used as a device in outer space. In another state:

【0022】[0022]

【数4】 [Equation 4]

【0023】上記より、放射線試験完了後、放射線試験
前後に得られるSDRAM208内で変化したバイナリ
の各読み取り値が累積される。合計が放射線試験から得
られる。マイクロラッチアップの値がある閾値よりも大
きい場合、SELがSDRAM208内に発生してい
る。図1から、SELがSDRAM208内に発生する
時、フロープロセスはステップS102にもどる。しか
しながら、発生したSELの数がゲートラプチャーテス
トの所定数に達した時、SDRAM208は永久的な損
傷を受けたものとみなされる。テスト装置212は、放
射線照射コントローラに信号を送出し、放射線試験を中
止する。
From the above, after the radiation test is completed, the binary read values changed in the SDRAM 208 before and after the radiation test are accumulated. Totals are obtained from radiation tests. If the value of microlatchup is greater than a certain threshold, then a SEL has occurred in SDRAM 208. From FIG. 1, when the SEL occurs in SDRAM 208, the flow process returns to step S102. However, when the number of generated SELs reaches a predetermined number in the gate rupture test, the SDRAM 208 is considered to have been permanently damaged. The test device 212 sends a signal to the irradiation controller to stop the radiation test.

【0024】ステップS118では、テスト装置は放射
線照射コントローラ206からの"ストップ"信号の送出
の有無をチェックする。放射線照射コントローラ206
が"ストップ"信号を送出しない場合は、フロープロセス
はステップS108にもどる。一方、"ストップ"信号が
送出された場合、SDRAM208における放射線試験
は終了する。
In step S118, the test device checks whether or not the "stop" signal is transmitted from the radiation irradiation controller 206. Radiation irradiation controller 206
Does not send a "stop" signal, the flow process returns to step S108. On the other hand, when the "stop" signal is transmitted, the radiation test in the SDRAM 208 ends.

【0025】[0025]

【発明の効果】本発明の主たる特徴は、SEU、マイク
ロラッチアップ、SELおよびゲートラプチャーテスト
のような放射線試験をSDRAMにおいて実施すること
にある。この放射線試験から、放射線試験前後における
SDRAM208の状態を把握することができる。SD
RAMから得られる読み取り値に基づいて、エラーが決
定され、修正と改善がSDRAMに施される。一方、本
発明は、それらの読み取り値を計算することにより放射
線試験後のSDRAMの状態を決定することができる洗
練された試験方法を提供する。したがって、SDRAM
208に改良を施すことが可能となり、エラーを減らし
て宇宙空間における信頼性を改善できる。
The main feature of the present invention resides in that radiation tests such as SEU, micro latch-up, SEL and gate rupture tests are carried out in SDRAM. From this radiation test, the state of the SDRAM 208 before and after the radiation test can be grasped. SD
Based on the readings obtained from the RAM, errors are determined and corrections and improvements are made to the SDRAM. On the other hand, the present invention provides a sophisticated test method that can determine the state of SDRAM after radiation test by calculating those readings. Therefore, the SDRAM
Improvements can be made to 208, reducing errors and improving reliability in outer space.

【0026】本発明の他の形態は、本明細書内における
発明の考察とここに記載した発明の実際の形態とに基づ
いて当業者に理解されるだろう。尚、明細書及び実施の
形態は、本発明を理解するための説明としてのみ解され
るべきであり、本発明の技術思想の範囲は請求項によっ
て示されるものである。
Other forms of the invention will be apparent to those skilled in the art based on the discussion of the invention within this specification and the actual form of the invention described herein. The specification and the embodiments should be understood only as an explanation for understanding the present invention, and the scope of the technical idea of the present invention is shown by the claims.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明に基づくSDRAMの放射線試験方法を
示すフローチャートである。
FIG. 1 is a flowchart showing a radiation test method for an SDRAM according to the present invention.

【図2】本発明に基づく放射線試験装置の概略図であ
る。
FIG. 2 is a schematic diagram of a radiation test apparatus according to the present invention.

【図3】本発明に基づく放射線試験の周期サイクルを示
すグラフである。
FIG. 3 is a graph showing a periodic cycle of a radiation test according to the present invention.

【符号の説明】[Explanation of symbols]

202 制御ルーム 204 放射線照射ルーム 206 放射線照射コントローラ 208 SDRAM 210 テストテーブル 212 テスト装置 202 control room 204 Radiation irradiation room 206 Radiation irradiation controller 208 SDRAM 210 test table 212 test equipment

───────────────────────────────────────────────────── フロントページの続き (72)発明者 林 茂青 台灣桃園縣中▲リ▼市内▲リ▼里成功路 156巷13號 Fターム(参考) 2G132 AA08 AB04 AD01 AH07 5L106 AA01 DD21    ─────────────────────────────────────────────────── ─── Continued front page    (72) Inventor Shigeo Hayashi             Taiwan Taoyuan 縣 中 ▲ ri ▼ city ▲ ri ▼ village success road             No. 156, No. 13 F term (reference) 2G132 AA08 AB04 AD01 AH07                 5L106 AA01 DD21

Claims (3)

【特許請求の範囲】[Claims] 【請求項1】 テスト装置(test device)によりSDR
AM(synchronized dynamic random access memory)に
放射線照射する方法であって、放射線試験後のSDRA
Mの状態(status)が決定され、算出される、前記方法は
以下のステップを含むことを特徴とする:スタート後、
前記テスト装置においてセルフテストを実行する;放射
線照射コントローラ(irradiation controller)から"ス
タート"信号を待つ、前記放射線照射コントローラは、
周期的な放射線(periodic radiation)を継続的に生成
し、前記周期的な放射線の各サイクルはオン/オフ領域
を含む;SDRAMがオフ領域にあるかどうかをチェッ
クする、そこにおいてSDRAMに放射線は照射され
ず、テストパターンが前記テスト装置からSDRAMに
書き込まれる;SDRAMから得られる読み取り値(rea
dings)を算出し、読み取り値の差を得る;SDRAM
が、放射線がSDRAMに照射されるオン領域にあるか
どうかをチェックし、異常電流がSDRAM内に存在す
るかどうかをチェックする、しかるに:SDRAM内に
異常電流が存在する場合、前記テスト装置は前記セルフ
テストステップに戻る;SDRAM内に異常電流が存在
しない場合、SDRAMがオフ領域にあるかどうかをチ
ェックする;SDRAMがオフ領域にあることを確認す
る、そこにおいてはSDRAMに放射線は照射されず、
テストパターンがテスト装置からSDRAMに書き込ま
れる;放射線試験の前後にSDRAMから得られる読み
取り値を算出し、これらの読み取り値の差を得る;前記
放射線照射コントローラから"ストップ"信号が送信され
たかどうかをチェックする;前記放射線照射コントロー
ラが"ストップ"信号を送出しない時、テスト装置からS
DRAMにテストパターンを書き込むステップにもど
り、放射線試験の前後にSDRAMから得られる読み取
り値を算出してこれらの読み取り値の差を得る。
1. SDR with a test device
A method of irradiating AM (synchronized dynamic random access memory) with SDRA after a radiation test.
The method is characterized in that the status of M is determined and calculated, the method comprising the following steps:
Performing a self-test in the test device; waiting for a "start" signal from the irradiation controller, the irradiation controller
Continuing to generate periodic radiation, each cycle of said periodic radiation comprises an on / off region; checking whether the SDRAM is in an off region, where the SDRAM irradiates the radiation Instead, the test pattern is written from the test device to the SDRAM; the read value obtained from the SDRAM (rea
dings) to obtain the difference in readings; SDRAM
Check whether the radiation is in the on-region where the radiation is applied to the SDRAM, and check whether the abnormal current exists in the SDRAM. However, if the abnormal current exists in the SDRAM, the test device is Return to the self-test step; if there is no abnormal current in the SDRAM, check whether the SDRAM is in the off region; make sure that the SDRAM is in the off region, where the SDRAM is not exposed to radiation,
A test pattern is written from the test equipment to the SDRAM; calculate the readings obtained from the SDRAM before and after the radiation test and obtain the difference between these readings; see if a "stop" signal was sent from the radiation controller. Check; if the radiation irradiation controller does not send a "stop" signal, the test equipment sends an S
Returning to the step of writing the test pattern in the DRAM, the readings obtained from the SDRAM before and after the radiation test are calculated to obtain the difference between these readings.
【請求項2】 上記テスト装置からSDRAMに送信さ
れるテストパターンは、2セットの相補的な読み取り値
(complementary readings)であり、SDRAMの周期的
な放射線の各々の差を累積して合計を求め、前記差の累
積合計がSDRAM内に異常電流を発生させる場合、テ
スト装置はセルフテストステップにもどることを特徴と
する請求項1の方法。
2. The test pattern transmitted from the test device to the SDRAM is two sets of complementary readings.
(complementary readings), the differences between the periodic radiations in the SDRAM are accumulated to obtain a total, and if the accumulated total of the differences causes an abnormal current in the SDRAM, the test apparatus returns to the self-test step. The method of claim 1 wherein:
【請求項3】 SDRAMがオン領域にある場合、異常
電流がSDRAM内に存在すると、上記テスト装置はS
DRAMを損傷を受けたものとして記録し、損傷数がゲ
ートラプチャーテスト(gate rupture test)の所定数に
達した時、SDRAMが永久的な損傷を受けたものとみ
なしてテスト装置は上記放射線照射コントローラに放射
線試験の終了を知らせることを特徴とする請求項1の方
法。
3. If the SDRAM is in the ON region and the abnormal current is present in the SDRAM, the test device is
The DRAM is recorded as damaged, and when the number of damages reaches a predetermined number of gate rupture tests, it is considered that the SDRAM has been permanently damaged, and the test device is the radiation irradiation controller. The method of claim 1, further comprising informing the end of the radiation test.
JP2001228229A 2001-07-27 2001-07-27 Test method for radiation of sdram Pending JP2003059291A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001228229A JP2003059291A (en) 2001-07-27 2001-07-27 Test method for radiation of sdram

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001228229A JP2003059291A (en) 2001-07-27 2001-07-27 Test method for radiation of sdram

Publications (1)

Publication Number Publication Date
JP2003059291A true JP2003059291A (en) 2003-02-28

Family

ID=19060771

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001228229A Pending JP2003059291A (en) 2001-07-27 2001-07-27 Test method for radiation of sdram

Country Status (1)

Country Link
JP (1) JP2003059291A (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011023058A (en) * 2009-07-15 2011-02-03 Hitachi Ltd Measuring device and measuring method
CN111781446A (en) * 2020-06-23 2020-10-16 中国科学院国家空间科学中心 Overall monitoring system and monitoring method for single event effect of multiple types of devices
KR102418633B1 (en) * 2021-12-22 2022-07-07 큐알티 주식회사 A semiconductor device radiation test method, and a semiconductor device radiation test system
KR102418634B1 (en) * 2021-12-22 2022-07-07 큐알티 주식회사 A semiconductor device inspection method, a semiconductor device radiation test system, a test beam evaluation method, and a test beam evaluation system using reference semiconductor device

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011023058A (en) * 2009-07-15 2011-02-03 Hitachi Ltd Measuring device and measuring method
CN111781446A (en) * 2020-06-23 2020-10-16 中国科学院国家空间科学中心 Overall monitoring system and monitoring method for single event effect of multiple types of devices
CN111781446B (en) * 2020-06-23 2022-11-08 中国科学院国家空间科学中心 Overall monitoring system and monitoring method for single event effect of multiple types of devices
KR102418633B1 (en) * 2021-12-22 2022-07-07 큐알티 주식회사 A semiconductor device radiation test method, and a semiconductor device radiation test system
KR102418634B1 (en) * 2021-12-22 2022-07-07 큐알티 주식회사 A semiconductor device inspection method, a semiconductor device radiation test system, a test beam evaluation method, and a test beam evaluation system using reference semiconductor device
WO2023120794A1 (en) * 2021-12-22 2023-06-29 큐알티 주식회사 Radiation evaluation method of semiconductor device using reference semiconductor device, radiation evaluation system of semiconductor device, beam characteristic evaluation method, and beam characteristic evaluation system
WO2023120793A1 (en) * 2021-12-22 2023-06-29 큐알티 주식회사 Method for evaluating radiation of semiconductor device, and system for evaluating radiation of semiconductor device

Similar Documents

Publication Publication Date Title
US7506226B2 (en) System and method for more efficiently using error correction codes to facilitate memory device testing
EP1659494B1 (en) Method and apparatus for classifying memory errors
US8006144B2 (en) Memory testing
TWI455145B (en) Method, apparatus and article for data error recovery in non-volatile memory
EP1255197B1 (en) System and method for correcting soft errors in random access memory devices
JPS61202255A (en) Quick function test method and apparatus for random access memory
JP5965076B2 (en) Uncorrectable memory error processing method and its readable medium
US8572444B2 (en) Memory apparatus and testing method thereof
JPH01201736A (en) Microcomputer
TW200947450A (en) Storage system capable of data recovery and method thereof
US9984766B1 (en) Memory protection circuitry testing and memory scrubbing using memory built-in self-test
US6642725B2 (en) Method of testing radiation for a SDRAM
US9009548B2 (en) Memory testing of three dimensional (3D) stacked memory
JP2003059291A (en) Test method for radiation of sdram
US8516310B2 (en) Information processing device equipped with write-back cache and diagnosis method for main memory of the same
CN104200835B (en) Power failure and the method for rebuilding data storage are identified in data storage
US9104568B2 (en) Detection of memory cells that are stuck in a physical state
Kraft et al. Efficient coding scheme for DDR4 memory subsystems
JPS609301B2 (en) Memory content destruction inspection method during power outage
US6816986B1 (en) Remapping memory devices during operation
KR20150006167A (en) Semiconductor system and repair memthod of the same
JP2007323167A (en) Method of testing memory
JPH07105102A (en) Memory control unit
JPS6131499B2 (en)
JP3314719B2 (en) Flash EEPROM and its test method

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060216

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060307

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20060801