JP2003050712A - Microcomputer system - Google Patents

Microcomputer system

Info

Publication number
JP2003050712A
JP2003050712A JP2001237219A JP2001237219A JP2003050712A JP 2003050712 A JP2003050712 A JP 2003050712A JP 2001237219 A JP2001237219 A JP 2001237219A JP 2001237219 A JP2001237219 A JP 2001237219A JP 2003050712 A JP2003050712 A JP 2003050712A
Authority
JP
Japan
Prior art keywords
microcomputer
system
cpu
program
failure recovery
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2001237219A
Other languages
Japanese (ja)
Inventor
Yuji Ishikawa
祐司 石川
Original Assignee
Canon Inc
キヤノン株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc, キヤノン株式会社 filed Critical Canon Inc
Priority to JP2001237219A priority Critical patent/JP2003050712A/en
Publication of JP2003050712A publication Critical patent/JP2003050712A/en
Application status is Withdrawn legal-status Critical

Links

Abstract

PROBLEM TO BE SOLVED: To surely execute a fault restoration processing, even when a fault occurs in an external bus in a microcomputer system. SOLUTION: A CPU 11, a built-in ROM 12 in which a fault restoration processing program is stored and a built-in RAM are positioned and connected internally via an internal bus 18 in a microcomputer device 1 connected with groups 5 to 8 of external equipment, an external ROM 3 and an external RAM 4 via an external bus 19, when an abnormality is detected by an abnormality detection processing part 2 and an interrupt request signal 21 is outputted, a storage area required for execution of the fault restoration processing program is set in the built-in RAM 13 and a fault restoration processing program in the built-in ROM 12 is executed.

Description

【発明の詳細な説明】 【0001】 【発明の属する技術分野】本発明は、マイクロコンピュータを用いたシステムに関し、システム異常を検知した場合の処理に関するものである。 BACKGROUND OF THE INVENTION [0001] [Technical Field of the Invention The present invention relates to a system using a microcomputer, it relates to processing when detecting system abnormal. 【0002】 【従来の技術】従来、システム異常処理に対応する障害復帰プログラムは、特別な配慮無しに、当該システムに存在するメモリ空間のいずれかに格納されていた。 [0004] Conventionally, failure recovery program corresponding to the system abnormality processing, without special consideration, have been stored in one of the memory space present in the system. また、当該障害復帰プログラムの実行過程で参照、書き換えする制御パラメータやプログラムのスタックの格納先となるRAMの配置に関しても同様であった。 The reference during execution of the failure recovery program was the same for the arrangement of the storage destination of the stack of the control parameters and programs rewriting RAM. 【0003】あるいは、異常検知信号により、マイクロコンピュータをリセットして、システムを電源投入時と同じように再起動する方法が取られていた。 [0003] Alternatively, the abnormality detection signal, to reset the microcomputer, a method for restarting the system in the same way as at power-on has been taken. 【0004】 【発明が解決しようとする課題】しかしながら、上述した障害復帰プログラムや、そのプラグラムが用いるパラメータデータを外部バス経由でマイクロコンピュータに読み込む構成であると、システム障害の原因が、外部バスのアドレスバスやデータバス、あるいは読み出し、書き込みタイミングなどのバス制御信号ラインにある場合、この障害復帰プログラム自体を正常に実行できなくなるという問題があった。 [0004] The present invention is, however, and failure recovery program described above, with the configuration of loading the microcomputer via the external bus parameter data used by the Puraguramu, the cause of the system failure, the external bus when in the address bus and the data bus or read, the bus control signal lines such as writing timing, there is a problem that the failure recovery program itself can not be executed normally. 【0005】さらに、一過性の外乱等によるシステム異常ならば、単にCPUのリセットにより正常復帰できるが、電子回路の破損などの致命的な障害によるシステム異常の場合は、前記障害復帰プログラム自体が完結する前に短時間に繰り返して異常検知による割り込みが発生し、その都度システムの初期化動作をしてしまうという問題があった。 Furthermore, if the system abnormality due to transient disturbances such as, but simply can successfully restored by resetting the CPU, if by catastrophic failure, such as damage to the electronic circuit system abnormality, the failure recovery program itself briefly and repeatedly in prior to complete an interrupt is generated by the abnormality detection, there has been a problem that the initialization operation in each case the system. 【0006】特に、マスター−スレーブ構成で複数のC [0006] In particular, the master - multiple slave configuration C
PUによりメカニカル機構を制御するシステムにおいては、この初期化動作で、メカニカル機構の初期化駆動が行われる為、ユーザに、装置が不自然な動きをしているような不安感をいだかせてしまうという問題があった。 A system for controlling a mechanical mechanism by PU, in this initialization operation, since the initialization operation of the mechanical mechanism is performed, the user apparatus becomes aroused anxiety as to the unnatural movement there is a problem in that. 【0007】本発明は上述した課題を解決するためになされたものであり、異常を検知した場合に、確実に障害復帰処理プログラムを実行できるマイクロコンピュータ・システムを提供することを目的とする。 [0007] The present invention has been made to solve the problems described above, when an abnormality is detected, and an object thereof is to provide a microcomputer system that can reliably perform the failure recovery processing program. 【0008】 【課題を解決するための手段】上述した目的を達成するための一手段として、本発明によれば、マイクロコンピュータ・システムに、手段とを備える。 [0008] As one means for achieving the Means for Solving the Problems] above objects, according to the present invention, the microcomputer system, and means. 【0009】また、本発明の他の態様によれば、マイクロコンピュータ・システムの制御方法に、工程とを備える。 [0009] According to another aspect of the present invention, the control method of a microcomputer system, and a step. 【0010】更に、本発明の他の態様によれば、記憶媒体に、工程とをコンピュータに実行させるための処理プログラムを記憶する。 Furthermore, according to another aspect of the present invention, the storage medium stores a processing program for executing the process on the computer. 【0011】 【発明の実施の形態】以下、図面を用いて本発明の1実施形態を詳細に説明する。 DETAILED DESCRIPTION OF THE INVENTION Hereinafter, an embodiment of the present invention will be described in detail with reference to the drawings. 【0012】図1は、本発明の1実施形態としてファクシミリ装置に応用した場合のブロック図である。 [0012] Figure 1 is a block diagram of application of a facsimile apparatus as an embodiment of the present invention. 【0013】ファクシミリ装置は、自動受信動作では操作者が介在せず、終夜稼動もしなければならい性質の装置なので、信頼性は非常に重要であり、本発明が特に有効となる装置である。 [0013] facsimile apparatus, the operator does not intervening in the automatic reception operation, the device properties have must also overnight operation, reliability is very important, it is a device to which the present invention is particularly effective. 【0014】1は、以下の11〜17を1つの半導体チップ上に備えたマイクロコンピュータ・デバイスである。 [0014] 1 is a microcomputer device with the following 11 to 17 on a single semiconductor chip. 【0015】11は、論理演算処理を行い、本実施形態のファクシミリ装置を制御するCPUである。 [0015] 11 performs a logic operation, a CPU for controlling the facsimile apparatus of this embodiment. 12は内蔵ROMであり、CPU11が実行するプログラムコードや、参照するデータなどを格納する読み出し専用メモリである。 12 is a chip ROM, on a read-only memory for storing a program code or a reference to data CPU11 executes. また、13は、CPU11が読み書き可能な内蔵RAMである。 In addition, 13, CPU11 is a built-in RAM that can be read and written. 【0016】14は、本マイクロコンピュータ・デバイス1の入出力端子を汎用ポートとして用いる場合、そのポート機能を制御するポート制御部であり、CPU11 [0016] 14, the case of using the input and output terminals of the microcomputer device 1 as a general-purpose port, a port control unit which controls the port function, CPU 11
により操作される。 It is operated by. 【0017】15は、本マイクロコンピュータ・デバイス1の内部バスを、デバイス外部に拡張する制御を行う外部バス制御部であり、CPU11により操作される。 [0017] 15, an internal bus of the microcomputer device 1, an external bus control section for controlling to extend outside the device, is operated by the CPU 11. 【0018】16は、本マイクロコンピュータ・デバイス1に内蔵される、汎用タイマー、カウンター、割り込み制御、などの汎用的な機能を備えた内蔵周辺機能部である。 [0018] 16 is built into the microcomputer device 1, a general purpose timer, counter, interrupt control, a built-in peripheral units having a generic functions such. 【0019】17は、本マイクロコンピュータ・デバイス1の端子をプログラマブルに、前記ポート制御部1 [0019] 17 of the terminal to the programmable This microcomputer device 1, the port controller 1
4、前記外部バス制御部15、前記内蔵周辺機能部16 4, the external bus control section 15, the internal peripheral units 16
に接続する信号のどれに対応付けるかを選択、制御する端子機能制御部である。 Select which of whether associated signals to be connected to a terminal function control unit for controlling. 【0020】次に、2は異常検知部であり、本システムの動作状態を常に監視し、異常と判断した時、マイクロコンピュータ1に対し、割り込み要求信号21によりノンマスカブル割り込み要求を生成する。 Next, 2 is the abnormality detection unit, the operating status of the system constantly monitors, when it is determined that the abnormality, to the microcomputer 1, to generate a non-maskable interrupt request by the interrupt request signal 21. このような異常検知部2により検知される異常としては、一般に、ウォッチドッグタイマーのタイムアウト、デバイスがマッピングされていない空間に対するアクセス動作の実行、R The abnormality to be detected by such abnormality detection unit 2, generally, perform the access operation to the space watchdog timeout timer, the device is not mapped, R
OM空間に対する書き込みアクセス動作の実行、といった事象があげられる。 Execution of the write access operation to the OM space, events and the like, such as. 【0021】また、以下の3〜8は、外部バス19を経由して前記CPU11がアクセスするものである。 Further, the 3-8 below, in which the CPU11 via the external bus 19 has access. 【0022】3は、外部ROMであり、プログラムやデータが固定的に書き込まれている。 [0022] 3 is the external ROM, or the program and data are written in fixed. 4は、外部RAMであり、制御パラメータや画像データなどを記憶する。 4 is an external RAM, and stores a control parameter and image data. 【0023】5は、読み取り部であり、光源を有し、原稿を搬送して、画像を電気的な信号に変換して取り込む。 [0023] 5 is a reading unit has a light source, and conveys the document, taking by converting an image into an electrical signal. 6は、受信した画像データを用紙に記録する記録部である。 6 is a recording unit for recording the image data received on the paper. 7は通信部であり、通信回線に接続し、ファクシミリ信号により画像データの送受信を行う。 7 is a communication unit, connected to a communication line to transmit and receive image data by facsimile signals. 8は、本装置に対する動作指示の入力、動作状態の表示を行う操作部である。 8, an input operation instructions to the apparatus, an operation unit for displaying the operation state. 【0024】18は内部バスであり、マイクロコンピュータ1内部で上述した11〜16に接続する。 [0024] 18 is an internal bus, connected to a 11 to 16 described above in the microcomputer 1. 19は、 19,
内部バス18をマイクロコンピュータ1の外部に拡張した外部バスである。 An external bus which extends the internal bus 18 to the outside of the microcomputer 1. 20は、汎用入出力ポートとして機能する端子群である。 20 is a terminal group that functions as a general-purpose input and output ports. 【0025】21は割り込み要求信号であり、異常検知部2が異常を検知したとき、CPU11に対して割り込み処理を要求する。 [0025] 21 is an interrupt request signal, when the abnormality detecting unit 2 detects an abnormality, requests the interrupt processing on the CPU 11. 一般に、このような用途にはノンマスカブル・インタラプト(NMI)が用いられる。 In general, a non-maskable Interrupt (NMI) is used for such applications. 【0026】22は、前記汎用入出力ポートの一つを、 [0026] 22, one of the general-purpose input and output ports,
システムの初期化出力信号として定義したリセット信号である。 A reset signal defined as an initialization output signal of the system. 23は、内蔵周辺機能部16に論理的に接続される制御信号群である。 23 is a control signal group to be logically connected to the internal peripheral units 16. 【0027】以下、基本的な動作を説明する。 [0027] The following describes the basic operation. 【0028】まず、本システムへの電源供給が開始された時点で、マイクロコンピュータ1は、所定のデフォルト状態で動作を開始する。 Firstly, when the power supply to the system is started, the microcomputer 1 starts the operation at a predetermined default state. このデフォルト状態とは、内部バス18のみが利用可能であり、マイクロコンピュータ1の端子機能は汎用ポートとして振る舞う。 The default state, only the internal bus 18 is available, the terminal function of the microcomputer 1 behaves as a general-purpose port. プログラムは、内蔵ROM12からフェッチを開始する。 The program, to start the fetch from the built-in ROM12. この命令に従い、内蔵する各部を前記デフォルト状態から所望の状態へと設定を変更する。 In accordance with this instruction, it changes the setting of each part built from the default state to the desired state. この結果、外部バス19を利用可能な状態になる。 As a result, the external bus 19 to a usable state. 【0029】その後、外部バス19に接続される各種処理部の初期化を実行する。 [0029] Thereafter, to perform the initialization of the various processing units to be connected to the external bus 19. 読み取り部5、記録部6、通信部7、操作部8には、それぞれスレーブCPUが組み込まれ、それらの動作が正常に起動できたかの確認も行う。 Reading unit 5, the recording unit 6, the communication unit 7, the operation unit 8, the slave CPU is incorporated respectively, also performs confirmation of whether their operation could be started successfully. 【0030】この初期化において、読み取り部5では光源を一旦点灯して光量の調整や原稿搬送系の初期位置化が実行され、記録部6では用紙搬送系や記録作像プロセスなどの動作確認が実行される、などのメカニカル機構部の初期化駆動を実施する。 [0030] In this initialization, adjustment and document transport system the initial position of the light amount is performed lit once the light source in the reading portion 5, operation check such as the recording unit 6 the sheet transport system and recording image forming process when executed, it performs initialization driving of the mechanical mechanism, such as. 【0031】その後はスタンバイ状態となり、操作部8 [0031] then enters the standby state, the operation unit 8
からの動作指示あるいは回線からの着信により、外部R The call from the operation instruction or line from the external R
OM3あるいは内蔵ROM12に格納されているプログラムを実行する。 OM3 or executes a program stored in the internal ROM 12. 【0032】そして、システム稼動中に異常検知部2が異常を検知すると、割込み要求信号21によりCPU1 [0032] When the abnormality detection unit 2 during system operation to detect an abnormality, the interrupt request signal 21 CPU 1
1に割込み処理を要求する。 To request an interrupt processing to 1. CPU11は、この割込み要求を認識すると、予め内蔵ROM12に格納した所定の障害復帰処理プログラムの実行を開始し、システムを正常動作に復帰させるための処理を行う。 CPU11, when recognizing the interrupt request, and starts executing the predetermined failure recovery processing program stored in advance in internal ROM 12, the processing for returning the system to normal operation performed. この際、スタックメモリを外部RAM4から内蔵RAM13に切り替える処理も併せて行う。 At this time, also performs the process of switching to the internal RAM13 stack memory external RAM 4. 【0033】図2は、CPU11の処理内容を示すフローチャートであり、電源投入からスタンバイ状態になるまでと、障害復帰処理を開始しスタンバイ状態になるまでとの制御手順を示す。 [0033] Figure 2 is a flow chart illustrating processes of CPU 11, shown and becomes the standby state from the power-on, and starts the failure recovery processing control procedure and becomes the standby state. 電源が投入されるとステップS When the power is turned on step S
1から処理を開始する。 To start the process from the 1. 一方、障害復帰処理の割り込み処理はステップS8から開始する。 On the other hand, the interrupt processing of the failure recovery processing is started from step S8. いずれも外部バス1 Both the external bus 1
9を有効とするステップS4に至るまでの制御プログラムは、内蔵ROM12からフェッチする。 Control program up to the step S4 to enable 9 fetches from the internal ROM 12. 【0034】<電源投入による起動>マイクロコンピュータ1は、デフォルトである外部バス19が無効な状態で起動する。 [0034] <power is turned on for startup> microcomputer 1, the external bus 19, which is the default is to start with an invalid state. 【0035】ステップS1では、リセット信号22の出力ポートの論理レベルをリセット状態に設定する。 [0035] In step S1, sets the logic level of the output port of the reset signal 22 to the reset state. 以後、このリセット信号22をアクティブレベルにするステップS5まで、マイクロコンピュータ1以外のデバイスは、リセット状態を保持する。 Thereafter, until the step S5 that the reset signal 22 to the active level, the microcomputer 1 other than the device, holds the reset state. また、スタックなどソフトウェア動作に必要なメモリ領域を、内蔵RAM13 In addition, the memory space required for the software operation, such as stack, built-in RAM13
中に設定する。 It sets in. 【0036】ステップS2で、内蔵RAM13の内部に変数COUNTを定義し、その値を0に初期化する。 [0036] In step S2, defines a variable COUNT inside the internal RAM 13, initializes its value to zero. 【0037】ステップS3では、マイクロコンピュータ1内部をデフォルト状態から所望の状態へ設定を変更する。 [0037] In step S3, it changes the setting of the microcomputer 1 from the default state to the desired state. 【0038】ステップS4では、外部バス19が有効となるように、外部バス制御部15を設定する。 [0038] In step S4, so that the external bus 19 is valid, it sets the external bus control section 15. それと共に、スタックポインタなどプログラムの実行上必要となる変数の設定を、外部RAM4に対応するアドレス値に変更する。 At the same time, it changes the setting of the variables required on the execution of a program such as the stack pointer, an address value corresponding to the external RAM 4. 【0039】ステップS5では、リセット信号22の出力ポートの論理レベルをアクティブ状態に設定する。 [0039] In step S5, it sets the logic level of the output port of the reset signal 22 to the active state. これにより、マイクロコンピュータ1以外のデバイスのリセット状態が解除され、スレーブCPUを内蔵する読み取り部5、記録部6、通信部7、操作部8は独自に初期化処理を開始する。 This will release the reset state of the microcomputer 1 a device other than a read unit 5 incorporating a slave CPU, a recording unit 6, the communication unit 7, the operation unit 8 to start its own initialization. 【0040】この結果、読み取り部5であれば、原稿搬送系や副走査方向に移動する読み取り光源系、記録部6 [0040] Consequently, if the reading unit 5 reads the light source system to move the document conveying system and the sub-scanning direction, the recording unit 6
であれば、用紙搬送系や記録作造プロセス、などのメカニカル機構部の初期化駆動が行われ、これがユーザには機械稼動音として聞こえる。 If, sheet transport system and the recording Sakuzo process, initialization driving of the mechanical mechanism, such as a place, which is heard as a machine operation noise to the user. また、操作部8に備わる表示部に初期化中である由が表示される。 Further, reason is displayed is initializing on the display unit provided in the operation unit 8. 【0041】ステップS6では、マイクロコンピュータ1がシステム各部に対し、初期化制御を行う。 [0041] In step S6, the microcomputer 1 to the system each unit, performs initialization control. 【0042】ステップS7では、プログラムがこのステップに到達したことで、システムが正常に起動できたと判断し、変数COUNTの内容を0に初期化し、スタンバイ状態に移行する。 [0042] In step S7, the program that has been reached in this step, it is determined that the system is unable to start normally, the contents of the variable COUNT is initialized to 0, the process proceeds to the standby state. 【0043】<異常検知の割り込み処理>ステップS8 [0043] <interrupt processing of the abnormality detection> step S8
で、リセット信号22の出力ポートの論理レベルをリセット状態に設定する。 In sets the logic level of the output port of the reset signal 22 to the reset state. 以後、マイクロコンピュータ1以外のデバイスは、この信号をアクティブレベルにするS Thereafter, the microcomputer 1 other than the device, this signal is active level S
5まで、リセット状態を保持する。 Up to 5, to hold the reset state. また、スタックなどソフトウェア動作に必要なメモリ領域を、内蔵RAM1 In addition, the memory space required for the software operation, such as stack, built-in RAM1
3中に設定する。 It is set to 3. 【0044】ステップS9で、内蔵RAM13内部に定義する変数COUNTの値が、所定値nより大きいかを判断する。 [0044] In step S9, the value of the variable COUNT to define inside internal RAM13 determines whether or larger than a predetermined value n. 大きければステップS11に進み、以後、中止処理を行う。 Greater the flow proceeds to step S11, thereafter, it performs the abort processing. 一方、等しいか小さければステップS10に進み、システム再起動処理を行う。 On the other hand, if equal to or smaller proceeds to step S10, it performs a system restart process. 【0045】ステップS10では、変数COUNTの値を1 [0045] In the step S10, the value of the variable COUNT 1
加算する。 to add. この変数はスタンバイ状態に移行する際に0 When this variable is shifted to the standby state 0
に初期化するので、計数値は、再起動処理開始後、初期化処理が完結する前に再度異常検知による割り込みが発生した回数を表すことになる。 Since initialization, numerical meter after restarting the processing start, it would represent the number of times an interrupt is generated by re abnormality detected before the initialization process is completed. その後、電源起動時と同じくステップS3に進む。 Thereafter, similarly the process proceeds to step S3 and the power supply startup. 【0046】ステップS11では、変数COUNTの値が所定値nより大きいことから、再起動処理が完結する前にn回続けて異常検知がなされたとみなし、本システムの再起動をあきらめる。 [0046] In step S11, since the value of the variable COUNT is greater than a predetermined value n, regarded as continuing n times before the reboot process is completed abnormality detection has been made, give up reboot of the system. そして、安全な停止状態を維持する為、外部バス制御部15により、外部バス19を無効、すなわち電気的駆動を中止し、プルアップ抵抗あるいはプルダウン抵抗による電位を確定するためのバイアス供給のみとする。 Then, in order to maintain a safe stop state, the external bus control section 15, disables the external bus 19, i.e. stops the electric drive, and only the bias supply for determining the potential by the pull-up resistance or pull-down resistor . 【0047】ステップS12は、以後、電源が切れるまで、永久ループとする。 [0047] step S12, thereafter, until the power is turned off, a permanent loop. ただ、このままでは、マイクロコンピュータ1が止まっているのか、意図的に再起動を止めているのか、外部から判別できないので、視覚的に認識できるように汎用出力ポートを用いて、周期的に変化する信号を出力する。 However, in this state, whether the microcomputer 1 is stopped, whether they stopped deliberately restarted, it can not be discriminated from the outside, using a general-purpose output ports as visually recognizable changes periodically and it outputs the signal. この信号を元に、操作パネル上か制御基板上に設けたLEDを点滅させる。 The signal based on, blink the LED provided on the operation panel or control board. 【0048】以上により、外部システムバスに障害がある場合は、ステップS4〜S7で外部バスを使用した時点でプログラム処理が破綻することとなる。 The [0048] above, if there is a failure of the external system bus, so that the program process is collapsed at the time of using the external bus in step S4 to S7. これは、すなわち、変数COUNTが0に初期化されず、次第に加算されていくことになる。 This, i.e., not initialized variable COUNT is 0, so that will be added gradually. 【0049】一旦スタンバイ状態にまで到達できれば、 [0049] If we once reach the standby state,
少なくとも、ユーザが何らかの操作指示を入力するか、 At least, if the user inputs a certain operation instruction,
自動受信動作を開始するまでは、本ファクシミリ装置は安定した状態を維持できることになり、ひたすら初期化動作を繰り返す異常な動作は回避できる。 To start the automatic reception operation, the facsimile apparatus will be capable of maintaining a stable state, it is intently abnormal operation of repeating the initialization operation can be avoided. 【0050】 【発明の効果】以上説明したように、本発明によれば、 [0050] As has been described in the foregoing, according to the present invention,
マイクロコンピュータ・システムの異常動作が検知されると、マイクロコンピュータ内において、CPUが、障害復帰処理プログラムの実行に必要な記憶領域を内蔵R When abnormal operation of the microcomputer system is detected, in the microcomputer, CPU is built in the storage area required to execute the failure recovery processing program R
AMに設定して、内蔵ROMに記憶された障害復帰処理プログラムを実行するようにしたので、外部バスに障害が発生した場合であっても、障害復帰処理プログラムを正常に実行することが可能となり、当該システムの安全性を向上させることができるという効果がある。 It is set to AM, since so as to execute the failure recovery processing program stored in the chip ROM, on even when the external bus fails, it is possible to successfully run the fault recovery processing program , there is an effect that it is possible to improve the safety of the system. 【0051】また、正常起動時に初期化され、障害復帰処理中に所定値が書き込まれる起動要因情報領域の内容に応じて、当該障害復帰処理プログラムによるシステムの再起動を中止するようにすることで、不必要にシステムの初期化動作を繰り返してしまうことを防止できるという効果が得られる。 [0051] Furthermore, it initialized to normal startup, according to the content of the activation source information area of ​​a predetermined value is written into the failure recovery processing, by so as to cancel a reboot of the system according to the failure recovery processing program , an effect that can be prevented by repeating the initialization operation unnecessarily system is obtained. 【0052】また、システムの再起動を中止する際に、 [0052] In addition, when you stop to restart the system,
外部バスを無効化することで、外部バスの障害による被害の拡大を防止できるという効果が得られる。 By disabling the external bus, there is an advantage that it prevents the spread of damage caused by failure of the external bus.

【図面の簡単な説明】 【図1】本発明に係る一実施形態のファクシミリ装置のブロック構成を示す図である。 Is a block diagram illustrating a configuration of a BRIEF DESCRIPTION OF THE DRAWINGS [Figure 1] a facsimile apparatus according to an embodiment of the present invention. 【図2】電源投入時と障害復帰時のフローチャートである。 2 is a flowchart at the time when the power is turned on and fault recovery. 【符号の説明】 1 マイクロコンピュータ・デバイス2 異常検知部3 外部ROM 4 外部RAM 5 読み取り部6 記録部7 通信部8 操作部11 CPU 12 内蔵ROM 13 内蔵RAM 14 ポート制御部15 外部バス制御部16 内蔵周辺機能部17 端子機能制御部18 内部バス19 外部バス20 汎用入出力ポート端子群21 割り込み要求信号22 リセット信号23 内蔵周辺機能部の制御信号群 [EXPLANATION OF SYMBOLS] 1 microcomputer device 2 abnormality detecting section 3 external ROM 4 external RAM 5 reads unit 6 recording unit 7 communicating unit 8 operation unit 11 CPU 12 Internal ROM 13 internal RAM 14 port control unit 15 external bus control section 16 chip peripheral function unit 17 terminal function control unit 18 internal bus 19 external bus 20 general-purpose input-output ports terminals 21 interrupt request signal 22 reset signal 23-chip peripheral units control signal group

Claims (1)

  1. 【特許請求の範囲】 【請求項1】 プログラムを実行するCPUと、障害復帰処理プログラムを含むプログラムを記憶した内蔵RO A CPU for executing the [claimed is: 1. A program, built RO storing a program including a fault recovery processing program
    Mと、内蔵RAMとが内部バスを介して内部接続されたマイクロコンピュータと、 前記マイクロコンピュータと外部バスを介して接続され、前記CPUによりアクセス可能な少なくとも1つの外部機器と、 システムの異常動作を検知すると、前記マイクロコンピュータに割込み要求信号を出力する異常検知手段とを備え、 前記CPUが、前記割り込み要求信号に応じて、前記障害復帰処理プログラムの実行に必要な記憶領域を前記内蔵RAMに設定して、当該障害復帰処理プログラムを実行することを特徴とするマイクロコンピュータ・システム。 And M, the microcomputer internally connected and internal RAM via the internal bus, which is connected via a micro-computer and an external bus, and at least one external device accessible by the CPU, and abnormal operation of the system Upon detection, a fault detection means for outputting an interrupt request signal to the microcomputer, the CPU, in response to said interrupt request signal, sets the storage space necessary for execution of the failure recovery processing program to the internal RAM to a microcomputer system and executes the failure recovery program. 【請求項2】 前記CPUにより、正常起動時に初期化され、前記障害復帰処理中に所定値が書き込まれる起動要因情報領域を前記内蔵RAM内に備え、前記CPU The method according to claim 2, wherein the CPU, is initialized to normal startup, with the activation source information area of ​​a predetermined value during the failure recovery processing is written into the internal RAM, and the CPU
    は、前記障害復帰処理プログラムの実行中に、当該起動要因情報領域の内容に応じて、当該障害復帰処理プログラムによるシステムの再起動を中止することを特徴とする請求項1に記載のマイクロコンピュータ・システム。 During the execution of the failure recovery program, the boot according to the content of factor information area, microcomputer according to claim 1, characterized in that it stops the restart of the system according to the failure recovery processing program system. 【請求項3】 前記システムの再起動を中止する際に、 Wherein when to stop the re-activation of the system,
    前記外部バスを無効化する外部バス制御手段を有することを特徴とする請求項2に記載のマイクロコンピュータ・システム。 Microcomputer system according to claim 2, characterized in that it comprises an external bus control means to disable the external bus. 【請求項4】 前記システムの再起動を中止した際に、 Wherein when the stops reboot of the system,
    当該再起動の中止をユーザに報知する報知手段を有することを特徴とする請求項2に記載のマイクロコンピュータ・システム。 Microcomputer system according to claim 2, characterized in that it comprises a notifying means for notifying the termination of the restart user. 【請求項5】 前記CPUが、前記障害復帰処理プログラムの実行において、前記外部機器をリセット状態に設定して、前記マイクロコンピュータ内部を初期化し、当該マイクロコンピュータ内部の初期化後に、前記外部機器をアクティブ状態に設定して、当該外部機器の初期化を実行することを特徴とする請求項1に記載のマイクロコンピュータ・システム。 Wherein said CPU is in the execution of the failure recovery program, set the external device to the reset state, the interior of the microcomputer is initialized, after initialization of the internal the microcomputer, the external device It is set to an active state, the microcomputer system according to claim 1, characterized in that performing the initialization of the external device.
JP2001237219A 2001-08-06 2001-08-06 Microcomputer system Withdrawn JP2003050712A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001237219A JP2003050712A (en) 2001-08-06 2001-08-06 Microcomputer system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001237219A JP2003050712A (en) 2001-08-06 2001-08-06 Microcomputer system

Publications (1)

Publication Number Publication Date
JP2003050712A true JP2003050712A (en) 2003-02-21

Family

ID=19068337

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001237219A Withdrawn JP2003050712A (en) 2001-08-06 2001-08-06 Microcomputer system

Country Status (1)

Country Link
JP (1) JP2003050712A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009157808A (en) * 2007-12-27 2009-07-16 Nec Electronics Corp Data processing device and bus access control method therein
JP6073004B1 (en) * 2016-05-10 2017-02-01 三菱電機株式会社 Information processing device
US10108499B2 (en) 2015-03-24 2018-10-23 Mitsubishi Electric Corporation Information processing device with watchdog timer

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009157808A (en) * 2007-12-27 2009-07-16 Nec Electronics Corp Data processing device and bus access control method therein
US8209565B2 (en) 2007-12-27 2012-06-26 Renesas Electronics Corporation Data processing device and bus access control method therein
US10108499B2 (en) 2015-03-24 2018-10-23 Mitsubishi Electric Corporation Information processing device with watchdog timer
JP6073004B1 (en) * 2016-05-10 2017-02-01 三菱電機株式会社 Information processing device
WO2017195276A1 (en) * 2016-05-10 2017-11-16 三菱電機株式会社 Information processing device and reboot control method

Similar Documents

Publication Publication Date Title
US4663707A (en) Multilevel bootstrap apparatus
US7197613B2 (en) Nonvolatile memory
US6185696B1 (en) System for a primary BIOS ROM recovery in a dual BIOS ROM computer system
JP3437587B2 (en) Resume processing method for the operating system
EP0464615B1 (en) Microcomputer equipped with DMA controller
TWI305319B (en) Computer having proctected data stores and switchable components providing isolated computing for vital and haker immunity
US4654821A (en) Automatic restart apparatus for a processing system
CA2585540C (en) System executing a fast boot wake-up
JP2560124B2 (en) Video game system and an information processing apparatus
EP0664029B1 (en) Computer failure recovery and alert system
US20040015941A1 (en) Information-processing apparatus equipped with nonvolatile memory device and firmware-updating method for use in the apparatus
US5548782A (en) Apparatus for preventing transferring of data with peripheral device for period of time in response to connection or disconnection of the device with the apparatus
US6112320A (en) Computer watchdog timer
CN101464819B (en) Hardware driven processor state storage prior to entering low power mode
KR20080085914A (en) A method for booting a host device from an mmc/sd device, a host device bootable from an mmc/sd device and an mmc/sd device method a host device may be booted from
EP0679981A2 (en) Reset circuit of electronic device
US5951686A (en) Method and system for reboot recovery
JP2880863B2 (en) Suspend control method and system
EP0644477B1 (en) Personal computer with keyboard and auxiliary device emulation
EP1080418A1 (en) Multiconfiguration backplane
WO1992009033A1 (en) Method and apparatus for providing down-loaded instructions for execution by a peripheral controller
JP2002055830A (en) Interruption signal generation device and its method
EP0973086A1 (en) Computer remote power on
JPH0740701B2 (en) De - data output device
US6880113B2 (en) Conditional hardware scan dump data capture

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20081007