JP2003043120A - Ic tester - Google Patents

Ic tester

Info

Publication number
JP2003043120A
JP2003043120A JP2001231061A JP2001231061A JP2003043120A JP 2003043120 A JP2003043120 A JP 2003043120A JP 2001231061 A JP2001231061 A JP 2001231061A JP 2001231061 A JP2001231061 A JP 2001231061A JP 2003043120 A JP2003043120 A JP 2003043120A
Authority
JP
Japan
Prior art keywords
output
test
noise
signal
device under
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2001231061A
Other languages
Japanese (ja)
Other versions
JP4207107B2 (en
Inventor
Atsushi Takashima
淳 高島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yokogawa Electric Corp
Original Assignee
Yokogawa Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yokogawa Electric Corp filed Critical Yokogawa Electric Corp
Priority to JP2001231061A priority Critical patent/JP4207107B2/en
Publication of JP2003043120A publication Critical patent/JP2003043120A/en
Application granted granted Critical
Publication of JP4207107B2 publication Critical patent/JP4207107B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Abstract

PROBLEM TO BE SOLVED: To provide an IC tester capable of carrying out a test while reducing influence of noise. SOLUTION: By means of this improved IC tester, a test signal is given to a test object, and the test object is tested according to an output from itself. This device is provided with an amplifier inputting an output from the test object, turning a phase of noise in the test signal into an opposite phase, and using an output as an output of the test object.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【発明の属する技術分野】本発明は、被試験対象、例え
ば、コンパレータ、A/D変換器、D/A変換器、オー
ディオIC、LSI等を試験するICテスタに関し、ノ
イズの影響を抑えて試験することができるICテスタに
関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an IC tester for testing an object to be tested, for example, a comparator, an A / D converter, a D / A converter, an audio IC, an LSI, etc., while suppressing the influence of noise. The present invention relates to an IC tester that can be used.

【0002】[0002]

【従来の技術】ICテスタは、IC、LSI等の被試験
対象(以下DUT)に試験信号を与え、DUTの出力に
より、DUTの良否の判定を行っている。このような装
置を図6に示し説明する。
2. Description of the Related Art An IC tester gives a test signal to an object to be tested (hereinafter referred to as DUT) such as an IC and an LSI, and judges whether the DUT is good or bad by the output of the DUT. Such a device is shown and described in FIG.

【0003】図6において、本体1は、図示しない制御
部、信号発生部、測定部等が設けられ、装置全体の制
御、信号の発生、信号の測定等を行う。
In FIG. 6, a main body 1 is provided with a control unit, a signal generation unit, a measurement unit, etc., which are not shown, and controls the entire apparatus, generates signals, measures signals, and the like.

【0004】テストヘッド2は、本体1とケーブル3,
4により接続し、ドライバ、コンパレータ等を有すピン
エレクトロニクスボード(図示せず)が複数設けられ
る。
The test head 2 comprises a main body 1 and cables 3,
4, a plurality of pin electronics boards (not shown) having drivers, comparators, etc. are provided.

【0005】パフォーマンスボード5は、テストヘッド
2と電気的に接続し、ピンエレクトロニクスボードと電
気的に接続し、DUT6が取り付けられ、電気的に接続
する。ここで、通常、DUT6がパッケージの場合は、
パフォーマンスボード5にはソケットが設けられ、DU
T6がウェハーの場合は、パフォーマンスボード5には
プローブが設けられている。
The performance board 5 is electrically connected to the test head 2, electrically connected to the pin electronics board, and the DUT 6 is attached and electrically connected. Here, if the DUT 6 is a package,
A socket is provided on the performance board 5, and the DU
When T6 is a wafer, the performance board 5 is provided with a probe.

【0006】さらに電気的接続関係を、図7を用いて説
明する。図7において、本体1の出力ピン11が、ケー
ブル3、テストヘッド2、パフォーマンスボード5を介
して、DUT6の入力端に電気的に接続する。そして、
本体1の入力ピン12が、ケーブル4、テストヘッド
2、パフォーマンスボード5を介して、DUT6の出力
端に電気的に接続する。
The electrical connection relationship will be further described with reference to FIG. In FIG. 7, the output pin 11 of the main body 1 is electrically connected to the input end of the DUT 6 via the cable 3, the test head 2, and the performance board 5. And
The input pin 12 of the main body 1 is electrically connected to the output end of the DUT 6 via the cable 4, the test head 2, and the performance board 5.

【0007】このような装置の動作を以下に説明する。
ここで、DUT6はアナログ入出力する装置とする。
The operation of such a device will be described below.
Here, the DUT 6 is a device for analog input / output.

【0008】テストヘッド2は、図示しない搬送装置
(ハンドラ、プローバ等)に接続され、搬送装置がDU
T6を搬送して、パフォーマンスボード5に電気的に接
続する。
The test head 2 is connected to a carrier device (handler, prober, etc.) not shown, and the carrier device is a DU.
The T6 is transported and electrically connected to the performance board 5.

【0009】本体1が、出力ピン11からアナログの試
験信号(交流)を出力し、ケーブル3、テストヘッド
2、パフォーマンスボード5を介して、DUT6の入力
端に入力する。そして、DUT6は、入力した試験信号
に基づいて、アナログ信号(交流)を出力し、パフォー
マンスボード5、テストヘッド2、ケーブル4を介し
て、本体1の入力ピン12に入力する。そして、本体1
は、DUT6からの信号に基づいて、良否の判定を行
う。
The main body 1 outputs an analog test signal (AC) from the output pin 11 and inputs it to the input end of the DUT 6 via the cable 3, the test head 2 and the performance board 5. Then, the DUT 6 outputs an analog signal (alternating current) based on the input test signal, and inputs it to the input pin 12 of the main body 1 via the performance board 5, the test head 2, and the cable 4. And the main body 1
Judges pass / fail based on the signal from the DUT 6.

【0010】そして、搬送装置が、DUT6を切り替え
て、パフォーマンスボード5に電気的に接続する。この
ような動作を繰り返し、DUT6の試験を行う。
Then, the carrier device switches the DUT 6 and electrically connects it to the performance board 5. By repeating such an operation, the DUT 6 is tested.

【0011】[0011]

【発明が解決しようとする課題】このような装置では、
搬送装置と接続するためにケーブル3,4が長く、本体
1からテストヘッド2までのケーブル3,4にグランド
ループによるコモンノイズの飛び込みがある。この対策
として、本体1、テストヘッド2の信号を受ける部分で
信号とグランドとをフローティングにより受け、コモン
ノイズの影響を防止している。
SUMMARY OF THE INVENTION In such a device,
The cables 3 and 4 are long in order to connect to the carrier device, and there is a jump of common noise due to a ground loop in the cables 3 and 4 from the main body 1 to the test head 2. As a countermeasure against this, a signal and a ground are received by a floating portion in a portion of the main body 1 and the test head 2 that receives a signal to prevent the influence of common noise.

【0012】従来のDUT6の試験においては、THD
(Total Harmonic Distortion)+N(Noise)やS/Nが8
0[dB]までの試験で、フローティングによるノイズ
対策で問題が発生していなかった。しかし、近年、携帯
電話やデジタルサウンド機器(CD、MD、DVD等の
オーディオ機器)に用いられるICやLSI等の高精度
化により、THD+NやS/Nが100[dB]までの
試験を行う必要が生じ、フローティングによるコモンノ
イズの防止では防止できない低ノイズの問題が発生し
た。
In the conventional DUT6 test, THD
(Total Harmonic Distortion) + N (Noise) and S / N are 8
In the test up to 0 [dB], there was no problem with noise countermeasures by floating. However, in recent years, due to the higher precision of ICs and LSIs used in mobile phones and digital sound equipment (audio equipment such as CD, MD, DVD, etc.), it is necessary to test THD + N and S / N up to 100 [dB]. Caused a problem of low noise that cannot be prevented by preventing common noise due to floating.

【0013】また、本体1、テストヘッド2、パフォー
マンスボード5で、テスタをコントロールする時に発生
するデジタルノイズ、主にパルス性ノイズの飛び込みが
ある。測定するまで、テスタの制御を止めていれば、デ
ジタルノイズが発生せず、ノイズ問題はないとされてい
た。しかし、測定時に制御動作を行うため、デジタルノ
イズが発生し、測定誤差になっていた。例えば、A/D
変換器、D/A変換器、コンパレータ等を試験する場
合、パルス性ノイズにより良品を不良品と判定してしま
っていた。
Further, there is a jump of digital noise, mainly pulse noise, generated when the tester is controlled by the main body 1, the test head 2 and the performance board 5. Until the measurement, if the control of the tester was stopped, digital noise did not occur, and there was no noise problem. However, since the control operation is performed at the time of measurement, digital noise is generated, resulting in a measurement error. For example, A / D
When testing a converter, a D / A converter, a comparator, etc., a good product was judged to be defective due to pulse noise.

【0014】そこで、本発明の目的は、ノイズの影響を
抑えて試験することができるICテスタを実現すること
にある。
Therefore, an object of the present invention is to realize an IC tester which can be tested while suppressing the influence of noise.

【0015】[0015]

【課題を解決するための手段】第1の本発明は、被試験
対象に試験信号を与え、被試験対象の出力により被試験
対象の試験を行うICテスタにおいて、前記被試験対象
の出力を入力し、前記試験信号のノイズを逆位相にし、
出力を被試験対象の出力とするアンプを設けたことを特
徴とするものである。
According to a first aspect of the present invention, an output of a device under test is input to an IC tester for applying a test signal to the device under test and performing a test of the device under test by the output of the device under test. Then, the noise of the test signal is reversed in phase,
It is characterized in that an amplifier whose output is the output of the device under test is provided.

【0016】第2の本発明は、バランス変換回路に試験
信号を与え、バランス変換回路の出力によりバランス変
換回路の試験を行うICテスタにおいて、前記バランス
変換回路の正相出力を入力し、前記試験信号のノイズを
逆位相にし、出力をバランス変換回路の出力とする反転
アンプと、前記バランス変換回路の逆相出力を入力し、
出力をバランス変換回路の出力とするアンプとを設けた
ことを特徴とするものである。
A second aspect of the present invention is an IC tester which applies a test signal to a balance conversion circuit and tests the balance conversion circuit by the output of the balance conversion circuit, inputs the positive phase output of the balance conversion circuit, and performs the test. Input the inverting amplifier that makes the noise of the signal the opposite phase and the output as the output of the balance conversion circuit, and the opposite phase output of the balance conversion circuit,
An amplifier having an output as the output of the balance conversion circuit is provided.

【0017】第3の本発明は、被試験対象に試験信号を
与え、被試験対象のアナログ出力により被試験対象の試
験を行うICテスタにおいて、前記被試験対象の出力を
プラス端子またはマイナス端子に入力し、前記試験信号
とほぼ同一経路を通過する所望の電圧を、被試験対象の
出力を入力する端子と逆のマイナス端子またはプラス端
子に入力し、出力を被試験対象の出力とするオペアンプ
を設けたことを特徴とするものである。
According to a third aspect of the present invention, in an IC tester for applying a test signal to a device under test to test the device under test with an analog output of the device under test, the output of the device under test is applied to a positive terminal or a negative terminal. Input the desired voltage that passes through the same path as the test signal to the negative or positive terminal opposite to the terminal that inputs the output of the device under test, and use the operational amplifier that outputs the output of the device under test. It is characterized by being provided.

【0018】第4の本発明は、被試験対象にアナログの
試験信号を与え、被試験対象の出力により被試験対象の
試験を行うICテスタにおいて、前記試験信号をプラス
端子またはマイナス端子に入力し、前記試験信号とほぼ
同一経路を通過する所望の電圧を、試験信号を入力する
端子と逆のマイナス端子またはプラス端子に入力し、、
試験信号として、被試験対象に出力するオペアンプを設
けたことを特徴とするものである。
According to a fourth aspect of the present invention, in an IC tester for applying an analog test signal to a device under test and performing a test on the device under test with an output of the device under test, the test signal is input to a plus terminal or a minus terminal. , A desired voltage that passes through almost the same path as the test signal is input to a negative terminal or a positive terminal opposite to the terminal for inputting the test signal,
An operational amplifier that outputs a test signal to the device under test is provided.

【0019】第5の本発明は、第1〜第4の本発明のい
ずれかであって、反転アンプ、アンプ、または、オペア
ンプの少なくとも1つを、被試験対象に電気的に接続す
るテストヘッド側に設けたことを特徴とするものであ
る。
A fifth aspect of the present invention is the test head according to any one of the first to fourth aspects of the present invention, in which at least one of an inverting amplifier, an amplifier, and an operational amplifier is electrically connected to an object to be tested. It is characterized in that it is provided on the side.

【0020】[0020]

【発明の実施の形態】以下図面を用いて本発明の実施の
形態を説明する。
BEST MODE FOR CARRYING OUT THE INVENTION Embodiments of the present invention will be described below with reference to the drawings.

【0021】[第1の実施例]図1は本発明の第1の実
施例を示した構成図である。ここで、図6,7と同一の
ものは同一符号を付し説明を省略する。なお、全体構成
は図6と同様であることはいうまでもない。
[First Embodiment] FIG. 1 is a block diagram showing a first embodiment of the present invention. Here, the same parts as those in FIGS. Needless to say, the overall configuration is the same as in FIG.

【0022】図1において、アンプ61が、DUT6に
設けられ、本体1の出力ピン11とケーブル3、テスト
ヘッド2、パフォーマンスボード5を介して、入力端に
電気的に接続し、入力を1倍に増幅する。反転アンプ5
1は、パフォーマンスボード5に設けられ、DUT6の
アンプ61の出力端に入力端を電気的に接続し、パフォ
ーマンスボード5、テストヘッド2、ケーブル4を介し
て、本体1の入力ピン12に電気的に接続し、入力を−
1倍に増幅する。
In FIG. 1, an amplifier 61 is provided in the DUT 6 and is electrically connected to the input end through the output pin 11 of the main body 1, the cable 3, the test head 2 and the performance board 5, and the input is multiplied by 1. Amplify to. Inverting amplifier 5
1 is provided on the performance board 5, the input end is electrically connected to the output end of the amplifier 61 of the DUT 6, and the input pin 12 of the main body 1 is electrically connected via the performance board 5, the test head 2, and the cable 4. Connected to the input
Amplify 1x.

【0023】ここで、出力ピン11、入力ピン12に電
気的に接続する本体1の信号発生部、測定部(図示せ
ず)は、同一の電源により動作するものであることはい
うまでもない。
Here, it goes without saying that the signal generating section and the measuring section (not shown) of the main body 1 electrically connected to the output pin 11 and the input pin 12 are operated by the same power source. .

【0024】このような装置の動作を以下で説明する。
本体1は、出力ピン11からアナログの試験信号(交
流)をケーブル3に出力する。試験信号がケーブル3を
通過するときに、試験信号にコモンノイズが混入する。
コモンノイズが混入した試験信号が、テストヘッド2、
パフォーマンスボード5を介して、DUT6の入力端に
入力する。そして、DUT6のアンプ61は、入力した
試験信号を1倍に増幅し、アナログ信号(交流)を出力
する。
The operation of such a device will be described below.
The main body 1 outputs an analog test signal (AC) from the output pin 11 to the cable 3. When the test signal passes through the cable 3, common noise is mixed into the test signal.
The test signal mixed with common noise is
Input to the input end of the DUT 6 via the performance board 5. Then, the amplifier 61 of the DUT 6 amplifies the input test signal by a factor of 1 and outputs an analog signal (AC).

【0025】このアナログ信号を、反転アンプ51は、
−1倍に増幅し、パフォーマンスボード5、テストヘッ
ド2を介して、ケーブル4に出力する。アナログ信号
が、ケーブル4を通過するときに、アナログ信号に再び
コモンノイズが混入する。このとき、ケーブル3の通過
時に混入したノイズが反転アンプ51で反転されている
ので、ケーブル4で混入するノイズと合わせて、ノイズ
がキャンセルされる。従って、ケーブル4から入力ピン
12に入力されるアナログ信号は、ノイズが混入されて
いない信号が入力される。そして、本体1は、DUT6
からの信号に基づいて、良否の判定を行う。
The inverting amplifier 51 converts this analog signal into
It is amplified by -1 and output to the cable 4 via the performance board 5 and the test head 2. When the analog signal passes through the cable 4, common noise is mixed into the analog signal again. At this time, the noise mixed when passing through the cable 3 is inverted by the inverting amplifier 51, so that the noise is canceled together with the noise mixed in the cable 4. Therefore, as the analog signal input from the cable 4 to the input pin 12, a signal in which noise is not mixed is input. And the main body 1 is a DUT 6
Based on the signal from, the quality is judged.

【0026】このように、反転アンプ51により、入力
側でケーブル3に混入されたコモンノイズが反転され、
測定側のケーブル4で乗るノイズと逆位相の信号となる
ため、ノイズ同士が打ち消しあって、ノイズがない信号
により試験を行うことができる。これにより、高精度の
試験を行うことができる。
In this way, the inverting amplifier 51 inverts the common noise mixed in the cable 3 on the input side,
Since the signal has a phase opposite to that of the noise carried by the cable 4 on the measurement side, the noises cancel each other out, and the test can be performed with a signal having no noise. Thereby, a highly accurate test can be performed.

【0027】低ノイズ対策として、従来、ケーブル3,
4の位置関係の調整により、ノイズを抑えていたが、こ
の調整は微妙であり、ノウハウを必要とした。また、試
験環境が変化した場合もノイズが変化し、ノイズが増え
てしまい、試験精度を悪化させていた。しかし、反転ア
ンプ51により、ケーブル3,4の位置関係の調整が不
要になり、ノウハウが必要なく、試験環境にも影響せず
に、精度よく試験を行うことができる。
As measures against low noise, the conventional cable 3,
Although the noise was suppressed by adjusting the positional relationship of 4, this adjustment was delicate and required know-how. Also, when the test environment changes, the noise also changes and the noise increases, deteriorating the test accuracy. However, the inverting amplifier 51 does not require adjustment of the positional relationship between the cables 3 and 4, no know-how is required, and the test can be performed accurately without affecting the test environment.

【0028】ここで、コモンノイズについて説明した
が、デジタルノイズの場合も、ノイズが混入する位置が
異なるだけで、同じようにノイズがキャンセルされる。
The common noise has been described above, but in the case of digital noise as well, the noise is canceled in the same manner except that the position where the noise is mixed is different.

【0029】[第2の実施例]図2は本発明の第2の実
施例を示した構成図である。ここで、前述と同一のもの
は同一符号を付し説明を省略する。
[Second Embodiment] FIG. 2 is a block diagram showing a second embodiment of the present invention. Here, the same components as those described above are designated by the same reference numerals and the description thereof will be omitted.

【0030】図2において、DUT7はBTL(Bridge
d Transless;バランス変換)回路で、パフォーマンス
ボード5上に設けられ、アンプ71、反転アンプ72を
有する。アンプ71は、パフォーマンスボード5、テス
トヘッド2を介して、ケーブル3に入力端を電気的に接
続し、1倍に増幅する。反転アンプ72は、パフォーマ
ンスボード5、テストヘッド2を介して、ケーブル3に
入力端を電気的に接続し、−1倍に増幅する。反転アン
プ52は、パフォーマンスボード5上に設けられ、DU
T7のアンプ71の出力端に入力端を電気的に接続し、
−1倍に増幅する。アンプ53は、パフォーマンスボー
ド5上に設けられ、DUT7の反転アンプ72の出力端
に入力端を電気的に接続し、1倍に増幅する。
In FIG. 2, the DUT 7 is a BTL (Bridge
d Transless circuit, which is provided on the performance board 5 and has an amplifier 71 and an inverting amplifier 72. The amplifier 71 electrically connects the input end to the cable 3 via the performance board 5 and the test head 2 and amplifies it by a factor of 1. The inverting amplifier 72 electrically connects the input end to the cable 3 via the performance board 5 and the test head 2, and amplifies the input end by -1. The inverting amplifier 52 is provided on the performance board 5, and the DU
The input end is electrically connected to the output end of the amplifier 71 of T7,
-1 times amplification. The amplifier 53 is provided on the performance board 5, electrically connects the input end to the output end of the inverting amplifier 72 of the DUT 7, and amplifies the output by a factor of 1.

【0031】ケーブル41は、反転アンプ52の出力端
に、パフォーマンスボード5、テストヘッド2を介し
て、一端を電気的に接続し、他端を本体1の入力ピン1
3に電気的に接続する。ケーブル42は、アンプ53の
出力端に、パフォーマンスボード5、テストヘッド2を
介して、一端を電気的に接続し、他端を本体1の入力ピ
ン14に電気的に接続する。ケーブル41,42はケー
ブル4を構成する。また、切り替え器により、1本のケ
ーブル4を切り替えて、ケーブル41,42の代わりに
する構成でもよい。
The cable 41 has one end electrically connected to the output end of the inverting amplifier 52 via the performance board 5 and the test head 2, and the other end connected to the input pin 1 of the main body 1.
Electrically connect to 3. The cable 42 has one end electrically connected to the output end of the amplifier 53 via the performance board 5 and the test head 2, and the other end electrically connected to the input pin 14 of the main body 1. The cables 41 and 42 form the cable 4. Also, a configuration may be used in which one cable 4 is switched by the switcher to replace the cables 41 and 42.

【0032】ここで、図1に示す装置と同様に、出力ピ
ン11、入力ピン13,14に電気的に接続する本体1
の信号発生部、測定部は、同一の電源により動作するも
のであることはいうまでもない。
Here, similar to the device shown in FIG. 1, the main body 1 electrically connected to the output pin 11 and the input pins 13 and 14.
It goes without saying that the signal generating section and the measuring section of 1 are operated by the same power source.

【0033】このような装置の動作を以下に説明する。
本体1は、出力ピン11からアナログの試験信号(交
流)をケーブル3に出力する。試験信号がケーブル3を
通過するときに、試験信号にコモンノイズが混入する。
コモンノイズが混入した試験信号が、テストヘッド2、
パフォーマンスボード5を介して、DUT7の入力端に
入力する。そして、DUT7のアンプ71は、入力した
試験信号を1倍に増幅し、アナログ信号(交流)を正相
出力とする。また、DUT7の反転アンプ72は、入力
した試験信号を−1倍に増幅し、アナログ信号(交流)
を逆相出力とする。
The operation of such a device will be described below.
The main body 1 outputs an analog test signal (AC) from the output pin 11 to the cable 3. When the test signal passes through the cable 3, common noise is mixed into the test signal.
The test signal mixed with common noise is
Input to the input end of the DUT 7 via the performance board 5. Then, the amplifier 71 of the DUT 7 amplifies the input test signal by a factor of 1 and outputs the analog signal (AC) as a positive phase output. In addition, the inverting amplifier 72 of the DUT 7 amplifies the input test signal by -1 to generate an analog signal (AC).
Is the reverse phase output.

【0034】そして、反転アンプ52が、正相出力を−
1倍に増幅し、パフォーマンスボード5、テストヘッド
2を介して、ケーブル41に出力する。正相出力が、ケ
ーブル41を通過するときに、正相出力にコモンノイズ
が混入する。このとき、ケーブル3の通過時に混入した
ノイズが反転アンプ52で反転されているので、ケーブ
ル41で混入するノイズと合わせて、ノイズがキャンセ
ルされる。従って、ケーブル41から入力ピン13に入
力される正相出力は、ノイズが混入されていない信号が
入力される。
Then, the inverting amplifier 52 outputs the positive phase output-
The signal is amplified by 1 and output to the cable 41 via the performance board 5 and the test head 2. When the positive phase output passes through the cable 41, common noise is mixed into the positive phase output. At this time, since the noise mixed when passing through the cable 3 is inverted by the inverting amplifier 52, the noise is canceled together with the noise mixed in the cable 41. Therefore, the positive phase output input from the cable 41 to the input pin 13 is a signal in which noise is not mixed.

【0035】また、アンプ53が、逆相出力を1倍に増
幅し、パフォーマンスボード5、テストヘッド2を介し
て、ケーブル42に出力する。逆相出力が、ケーブル4
2を通過するときに、逆相出力にコモンノイズが混入す
る。このとき、ケーブル3の通過時に混入したノイズが
DUT7の反転アンプ72で反転されているので、ケー
ブル42で混入するノイズと合わせて、ノイズがキャン
セルされる。従って、ケーブル42から入力ピン14に
入力される逆相出力は、ノイズが混入されていない信号
が入力される。
Further, the amplifier 53 amplifies the reverse phase output by a factor of 1 and outputs it to the cable 42 via the performance board 5 and the test head 2. Reverse phase output is cable 4
When passing through 2, common noise is mixed in the reverse phase output. At this time, since the noise mixed when passing through the cable 3 is inverted by the inverting amplifier 72 of the DUT 7, the noise is canceled together with the noise mixed in the cable 42. Therefore, as the anti-phase output input from the cable 42 to the input pin 14, a signal in which noise is not mixed is input.

【0036】そして、本体1は、DUT7からの正相出
力、逆相出力に基づいて、良否の判定を行う。
Then, the main body 1 makes a pass / fail judgment based on the positive phase output and the negative phase output from the DUT 7.

【0037】このように、DUT7の正相出力、逆相出
力に、それぞれ反転アンプ52、アンプ53を設け、逆
相出力側にもアンプ53を設けたので、出力負荷を同一
にして、試験条件を同じにしたので、正確な試験を行う
ことができる。
As described above, since the inverting amplifier 52 and the amplifier 53 are provided on the positive phase output and the negative phase output of the DUT 7, respectively, and the amplifier 53 is also provided on the negative phase output side, the output load is the same and the test conditions are the same. Since they are the same, an accurate test can be performed.

【0038】ここで、図1に示す装置と同様に、コモン
ノイズについて説明したが、デジタルノイズの場合も、
ノイズが混入する位置が異なるだけで、同じようにノイ
ズがキャンセルされる。
Here, similar to the device shown in FIG. 1, common noise has been described, but in the case of digital noise,
The noise is canceled in the same way except that the position where the noise is mixed is different.

【0039】[第3の実施例]図3は本発明の第3の実
施例を示した構成図である。ここで、前述と同一のもの
は同一符号を付し説明を省略する。
[Third Embodiment] FIG. 3 is a block diagram showing a third embodiment of the present invention. Here, the same components as those described above are designated by the same reference numerals and the description thereof will be omitted.

【0040】図3において、ケーブル31,32は、ケ
ーブル3を構成し、それぞれ本体1の出力ピン15,1
6に一端を電気的に接続する。DUT8は、パフォーマ
ンスボード5上に設けられ、D/A変換器81を有す
る。D/A変換器81は、パフォーマンスボード5、テ
ストヘッド2を介して、ケーブル31の他端に入力端を
電気的に接続し、Lch、Rchの2系統出力を行う。
In FIG. 3, the cables 31 and 32 constitute the cable 3, and the output pins 15 and 1 of the main body 1 respectively.
6 is electrically connected to one end. The DUT 8 is provided on the performance board 5 and has a D / A converter 81. The D / A converter 81 electrically connects the input end to the other end of the cable 31 via the performance board 5 and the test head 2, and outputs two channels of Lch and Rch.

【0041】オペアンプ54,55は、パフォーマンス
ボード5上に設けられ、それぞれ、D/A変換器81の
Lch、Rch出力端にプラス端を電気的に接続し、テ
ストヘッド2、パフォーマンスボード5を介して、ケー
ブル32の他端にマイナス端子を電気的に接続する。ケ
ーブル41,42は、それぞれオペアンプ54,55の
出力端に一端を電気的に接続する。
The operational amplifiers 54 and 55 are provided on the performance board 5, and the plus ends are electrically connected to the Lch and Rch output ends of the D / A converter 81, respectively, and the test head 2 and the performance board 5 are used. Then, the negative terminal is electrically connected to the other end of the cable 32. The cables 41 and 42 have one ends electrically connected to the output ends of the operational amplifiers 54 and 55, respectively.

【0042】ここで、図1,2に示す装置と同様に、出
力ピン16、入力ピン13,14に電気的に接続する本
体1の信号発生部、測定部(図示せず)は、同一の電源
により動作することはいうまでもない。
Here, similarly to the apparatus shown in FIGS. 1 and 2, the signal generating section and the measuring section (not shown) of the main body 1 electrically connected to the output pin 16 and the input pins 13 and 14 are the same. It goes without saying that it operates with a power supply.

【0043】このような装置の動作を以下に説明する。
本体1は、出力ピン15からデジタルの試験信号を、ケ
ーブル31、テストヘッド2、パフォーマンスボード5
を介して、DUT8に出力する。DUT8のD/A変換
器81は、試験信号に基づいて、Lch、Rchの2系
統のアナログ信号を出力する。
The operation of such a device will be described below.
The main body 1 sends a digital test signal from the output pin 15 to the cable 31, the test head 2 and the performance board 5.
To the DUT 8 via. The D / A converter 81 of the DUT 8 outputs an analog signal of two systems of Lch and Rch based on the test signal.

【0044】同時に、本体1は、入力ピン13,14と
電源を同じにする出力ピン16から所望の電圧、ここで
は、直流電圧0V(グランド以外)をケーブル32に出
力する。出力ピン16からの電圧がケーブル32を通過
するときに、コモンノイズが混入し、テストヘッド2、
パフォーマンスボード5を介して、オペアンプ54,5
5のマイナス端に入力する。
At the same time, the main body 1 outputs a desired voltage, here a DC voltage of 0 V (other than ground), to the cable 32 from the output pin 16 which makes the power supply the same as the input pins 13 and 14. When the voltage from the output pin 16 passes through the cable 32, common noise mixes in the test head 2,
Via the performance board 5, operational amplifiers 54, 5
Input to the minus end of 5.

【0045】そして、オペアンプ54が、D/A変換器
81のLch出力をプラス端に入力し、ケーブル32を
通過した電圧がマイナス端に入力しているので、ケーブ
ル32を通過した電圧に混入しているノイズが逆位相
で、Lch出力に混入し、出力される。同様に、オペア
ンプ55が、D/A変換器81のRch出力をプラス端
に入力し、ケーブル32を通過した電圧がマイナス端に
入力しているので、ケーブル32を通過した電圧に混入
しているノイズが逆位相で、Rch出力に混入し、出力
される。
Since the operational amplifier 54 inputs the Lch output of the D / A converter 81 to the plus end and the voltage passed through the cable 32 is input to the minus end, it is mixed with the voltage passed through the cable 32. Noise is mixed in the Lch output in the opposite phase and is output. Similarly, the operational amplifier 55 inputs the Rch output of the D / A converter 81 to the positive end, and the voltage passed through the cable 32 is input to the negative end, so that it is mixed with the voltage passed through the cable 32. The noise has the opposite phase and is mixed with the Rch output and output.

【0046】オペアンプ54,55の出力が、それぞれ
ケーブル41,42を通過するときに、出力にコモンノ
イズが混入する。このとき、ケーブル32を通過した電
圧に混入したノイズが、オペアンプ54,54の出力に
逆位相で混入しているので、ケーブル41,42で混入
するノイズと合わせて、ノイズがキャンセルされる。従
って、ケーブル41,42から入力ピン13,14に入
力される出力は、ノイズが混入されていない信号が入力
される。そして、本体1は、DUT8からの出力に基づ
いて、良否の判定を行う。
When the outputs of the operational amplifiers 54 and 55 pass through the cables 41 and 42, respectively, common noise is mixed with the outputs. At this time, the noise mixed in the voltage passing through the cable 32 is mixed in the outputs of the operational amplifiers 54, 54 in the opposite phase, so that the noise is canceled together with the noise mixed in the cables 41, 42. Therefore, the signals input from the cables 41 and 42 to the input pins 13 and 14 are signals in which noise is not mixed. Then, the main body 1 makes a pass / fail judgment based on the output from the DUT 8.

【0047】このように、試験信号がデジタルで、ノイ
ズが関係ない場合でも、試験信号とほぼ同一経路でノイ
ズを混入した信号により代用し、ノイズを混入した信号
をオペアンプ54,55に入力し、DUT8の出力に逆
位相のノイズをミックスする。この結果、ケーブル4
1,42に乗るノイズと打ち消しあって、ノイズのない
信号により試験を行うことができる。
As described above, even when the test signal is digital and the noise is irrelevant, the signal mixed with noise is substituted on the same path as the test signal, and the signal mixed with noise is input to the operational amplifiers 54 and 55. Antiphase noise is mixed with the output of the DUT 8. As a result, cable 4
It is possible to perform a test with a signal that cancels out noises riding on 1, 42 and has no noise.

【0048】ここで、図1,2に示す装置と同様に、コ
モンノイズについて説明したが、デジタルノイズの場合
も、ノイズが混入する位置が異なるだけで、同じように
ノイズがキャンセルされる。
Similar to the device shown in FIGS. 1 and 2, common noise has been described above. However, in the case of digital noise, the noise is canceled in the same manner except that the position where the noise is mixed is different.

【0049】[第4の実施例]図4は本発明の第4の実
施例を示した構成図である。ここで、前述と同一のもの
は同一符号を付し説明を省略する。
[Fourth Embodiment] FIG. 4 is a block diagram showing a fourth embodiment of the present invention. Here, the same components as those described above are designated by the same reference numerals and the description thereof will be omitted.

【0050】図4において、DUT9は、パフォーマン
スボード5上に設けられ、アンプ91を有する。アンプ
91は、パフォーマンスボード5、テストヘッド2、ケ
ーブル3を介して、本体1の出力ピン11に入力端を電
気的に接続し、入力を2倍に増幅する。反転アンプ56
は、パフォーマンスボード5上に設けられ、DTU9の
アンプ91の出力端に入力端を電気的に接続し、パフォ
ーマンスボード5、テストヘッド2、ケーブル4を介し
て、本体1の入力ピン12に電気的に接続し、入力を−
1/2倍に増幅する。
In FIG. 4, the DUT 9 is provided on the performance board 5 and has an amplifier 91. The amplifier 91 electrically connects the input end to the output pin 11 of the main body 1 via the performance board 5, the test head 2, and the cable 3 and amplifies the input twice. Inverting amplifier 56
Is provided on the performance board 5, electrically connects the input end to the output end of the amplifier 91 of the DTU 9, and electrically connects to the input pin 12 of the main body 1 via the performance board 5, the test head 2 and the cable 4. Connected to the input
Amplify 1/2 times.

【0051】このような装置の動作を以下に説明する。
本体1は、出力ピン11からアナログの試験信号(交
流)をケーブル3に出力する。試験信号がケーブル3を
通過するときに、試験信号にコモンノイズが混入する。
コモンノイズが混入した試験信号が、テストヘッド2、
パフォーマンスボード5を介して、DUT9の入力端に
入力する。そして、DUT9のアンプ91は、入力した
試験信号を2倍に増幅し、アナログ信号(交流)を出力
する。このとき、ノイズも2倍に増幅される。
The operation of such a device will be described below.
The main body 1 outputs an analog test signal (AC) from the output pin 11 to the cable 3. When the test signal passes through the cable 3, common noise is mixed into the test signal.
The test signal mixed with common noise is
Input to the input end of the DUT 9 via the performance board 5. The amplifier 91 of the DUT 9 doubles the input test signal and outputs an analog signal (AC). At this time, noise is also doubled.

【0052】このアナログ信号を、反転アンプ56は、
−1/2倍に増幅し、パフォーマンスボード5、テスト
ヘッド2を介して、ケーブル4に出力する。これによ
り、ノイズは元の倍率に戻される。アナログ信号が、ケ
ーブル4を通過するときに、アナログ信号に再びコモン
ノイズが混入する。このとき、ケーブル3の通過時に混
入したノイズが反転アンプ56で反転されているので、
ケーブル4で混入するノイズと合わせて、ノイズがキャ
ンセルされる。従って、ケーブル4から入力ピン12に
入力されるアナログ信号は、ノイズが混入されていない
信号が入力される。そして、本体1の入力ピン12に入
力される信号は、DUT9のアンプ91の出力より1/
2倍となっているので、元の倍率にする演算等を施し
て、良否の判定を行う。
The inverting amplifier 56 outputs this analog signal.
It is amplified by -1/2 and output to the cable 4 via the performance board 5 and the test head 2. As a result, the noise is returned to the original magnification. When the analog signal passes through the cable 4, common noise is mixed into the analog signal again. At this time, since the noise mixed when passing through the cable 3 is inverted by the inverting amplifier 56,
The noise is canceled together with the noise mixed in the cable 4. Therefore, as the analog signal input from the cable 4 to the input pin 12, a signal in which noise is not mixed is input. Then, the signal input to the input pin 12 of the main body 1 is 1/0 from the output of the amplifier 91 of the DUT 9.
Since it is doubled, the quality is determined by performing calculation to the original magnification or the like.

【0053】このように、DUT9の内部で、試験信号
を所望の倍率で増幅しても、反転アンプ56で、元の倍
率に戻すので、ノイズの影響を除去できる。
As described above, even if the test signal is amplified by the desired magnification inside the DUT 9, the inverting amplifier 56 restores the original magnification, so that the influence of noise can be removed.

【0054】ここで、図1〜3に示す装置と同様に、コ
モンノイズについて説明したが、デジタルノイズの場合
も、ノイズが混入する位置が異なるだけで、同じように
ノイズがキャンセルされる。
Similar to the device shown in FIGS. 1 to 3, the common noise has been described. However, in the case of digital noise, the noise is canceled in the same way except that the position where the noise is mixed is different.

【0055】[第5の実施例]図5は本発明の第5の実
施例を示した構成図である。ここで、前述と同一のもの
は同一符号を付し説明を省略する。
[Fifth Embodiment] FIG. 5 is a block diagram showing a fifth embodiment of the present invention. Here, the same components as those described above are designated by the same reference numerals and the description thereof will be omitted.

【0056】図5において、出力ピン17は、本体1に
設けられ、ケーブル31の一端に電気的に接続する。オ
ペアンプ57は、パフォーマンスボード5上に設けら
れ、プラス端をケーブル31の他端に電気的に接続し、
マイナス端をケーブル32の他端に電気的に接続する。
DUT10は、パフォーマンスボード5上に設けられ、
抵抗R1,R2、コンパレータ101を有する。抵抗R
1,R2は直列に接続され、電圧を分圧する。コンパレ
ータ101は、プラス端をオペアンプ57の出力端に接
続し、マイナス端を抵抗R1,R2の接続点に接続し、
パフォーマンスボード5、テストヘッド2、ケーブル4
を介して、出力端を本体1の入力ピン19に接続する。
In FIG. 5, the output pin 17 is provided on the main body 1 and is electrically connected to one end of the cable 31. The operational amplifier 57 is provided on the performance board 5, and has its positive end electrically connected to the other end of the cable 31,
The minus end is electrically connected to the other end of the cable 32.
The DUT 10 is provided on the performance board 5,
It has resistors R1 and R2 and a comparator 101. Resistance R
1, R2 are connected in series and divide the voltage. The comparator 101 has a positive end connected to the output end of the operational amplifier 57 and a negative end connected to a connection point of the resistors R1 and R2.
Performance board 5, test head 2, cable 4
The output end is connected to the input pin 19 of the main body 1 via.

【0057】ここで、出力ピン16,17は、同一の信
号発生部(同一電源)から出力されることはいうまでも
ない。
Here, it goes without saying that the output pins 16 and 17 are output from the same signal generator (same power supply).

【0058】このような装置の動作を以下に説明する。
本体1は、出力ピン17からアナログの試験信号を、ケ
ーブル31、テストヘッド2、パフォーマンスボード5
を介して、オペアンプ57のプラス端に出力する。この
とき、本体1、テストヘッド2の経路中で、テスタを動
作させる時に発生するデジタルノイズ、パルス性ノイズ
が混入する。
The operation of such a device will be described below.
The main body 1 outputs an analog test signal from the output pin 17 to the cable 31, the test head 2 and the performance board 5.
To the positive terminal of the operational amplifier 57 via. At this time, digital noise and pulse noise generated when the tester is operated are mixed in the path of the main body 1 and the test head 2.

【0059】同時に、本体1は、出力ピン16から所望
の電圧、ここでは、直流電圧0V(グランド以外)をケ
ーブル32、テストヘッド2、パフォーマンスボード5
を介して、オペアンプ57のマイナス端に入力される。
このとき、同様に、本体1、テストヘッド2における信
号の経路中で、テスタを動作させる時に発生するデジタ
ルノイズが混入する。
At the same time, the main body 1 applies a desired voltage from the output pin 16, here, a DC voltage of 0 V (other than ground), to the cable 32, the test head 2 and the performance board 5.
Is input to the negative terminal of the operational amplifier 57 via.
At this time, similarly, digital noise generated when the tester is operated is mixed in the signal path in the main body 1 and the test head 2.

【0060】そして、オペアンプ57が、プラス端、マ
イナス端に入力する信号のノイズ同士によりノイズをキ
ャンセルし、DUT10に出力する。DUT10のコン
パレータ101は、試験信号と抵抗R1,R2の分圧と
を比較し、ケーブル4を介して、入力ピン19に出力す
る。そして、本体1は、DUT10からの出力に基づい
て、良否の判定を行う。
Then, the operational amplifier 57 cancels noise due to the noises of the signals input to the plus and minus ends, and outputs it to the DUT 10. The comparator 101 of the DUT 10 compares the test signal with the divided voltage of the resistors R1 and R2, and outputs it to the input pin 19 via the cable 4. Then, the main body 1 makes a pass / fail determination based on the output from the DUT 10.

【0061】例えば、被試験対象がA/D変換器で、ノ
イズが100[dB]のレベルのとき、影響を受ける場
合は、A/D変換器が17[bit]以上の場合であ
る。
For example, when the object to be tested is an A / D converter and the noise is at a level of 100 [dB], the case where it is affected is when the A / D converter is 17 [bit] or more.

【0062】また、DUT10がコンパレータ101に
より構成された場合、デジタルノイズがパルス状ノイズ
のため、値が簡単に変わってしまい、良品が不良品と判
定されてしまう。
When the DUT 10 is composed of the comparator 101, the digital noise is pulse noise, so that the value easily changes, and the non-defective product is determined to be defective.

【0063】そこで、試験信号とほぼ同一経路でノイズ
が混入した電圧を、オペアンプ57に入力し、試験信号
に逆位相のノイズをミックスする。この結果、ノイズが
打ち消しあって、ノイズがない試験信号により、正確な
試験を行うことができる。
Therefore, a voltage in which noise is mixed in the same path as the test signal is input to the operational amplifier 57, and the test signal is mixed with the noise having the opposite phase. As a result, noises cancel each other out, and an accurate test can be performed with a test signal having no noise.

【0064】ここで、デジタルノイズについて説明した
が、コモンノイズの場合も、ノイズが混入する位置が異
なるだけで、同じようにノイズがキャンセルされること
はいうまでもない。
Although the digital noise has been described above, it is needless to say that even in the case of common noise, the noise is canceled in the same way, only at the position where the noise is mixed.

【0065】なお、本発明はこれに限定されるものでは
なく、パフォーマンスボード5上に反転アンプ51,5
2,56、アンプ53、オペアンプ54,55,57を
設ける構成を示したが、テストヘッド2内に設ける構成
でもよい。
The present invention is not limited to this, and the inverting amplifiers 51, 5 are mounted on the performance board 5.
2, 56, the amplifier 53, and the operational amplifiers 54, 55, 57 are provided, but the configuration may be provided in the test head 2.

【0066】また、DUTがアナログ入出力の場合、内
部が増幅回路だけでない場合、図3,5に示す装置のオ
ペアンプ54,55,57を組み合わせ、DUTの入出
力側に設ける構成にしてもよい。
When the DUT is an analog input / output, and the inside is not only an amplifier circuit, operational amplifiers 54, 55 and 57 of the device shown in FIGS. 3 and 5 may be combined and provided on the input / output side of the DUT. .

【0067】そして、図3に示す装置のオペアンプ5
4,55のプラス端子とマイナス端子の接続関係を逆転
させてもよい。この場合、オペアンプ54,55の出力
が反転するので、本体1側で演算等を行い、被試験対象
の良否の判定を行う構成にすればよい。
Then, the operational amplifier 5 of the device shown in FIG.
The connection relationship between the plus terminals and the minus terminals of 4, 55 may be reversed. In this case, since the outputs of the operational amplifiers 54 and 55 are inverted, the main body 1 side may perform an operation or the like to determine whether the test target is good or bad.

【0068】さらに、アナログ信号として交流の場合に
ついて説明したが、直流の場合でもよいことはいうまで
もない。なお、この場合、本体1でDUTが実際に出力
する信号と異なる信号になるが、本体1側で演算する構
成にすればよいことはいうまでもない。
Further, the case of alternating current as the analog signal has been described, but it goes without saying that it may be direct current. In this case, a signal different from the signal actually output by the DUT in the main body 1 is obtained, but it goes without saying that the main body 1 side may be configured to perform the calculation.

【0069】[0069]

【発明の効果】本発明によれば、以下のような効果があ
る。請求項1,2,5によれば、アンプにより、試験信
号に混入されたノイズが反転され、被試験対象の出力で
乗るノイズと逆位相の信号となるため、ノイズ同士が打
ち消しあって、ノイズがない信号により試験を行うこと
ができる。
The present invention has the following effects. According to claims 1, 2 and 5, the noise mixed in the test signal is inverted by the amplifier and becomes a signal having a phase opposite to that of the noise carried by the output of the object to be tested. The test can be performed with a signal that has no.

【0070】また、ケーブルの位置関係の調整が不要に
なり、ノウハウが必要なく、試験環境にも影響せずに、
精度よく試験を行うことができる。
Further, the adjustment of the positional relationship of the cables is unnecessary, no know-how is required, and the test environment is not affected.
The test can be performed accurately.

【0071】請求項2,5によれば、バランス変換回路
の正相出力、逆相出力に、それぞれ反転アンプ、アンプ
を設け、逆相出力側にもアンプを設けたので、出力負荷
を同一にして、試験条件を同じにしたので、正確な試験
を行うことができる。
According to the second and fifth aspects, since the inverting amplifier and the amplifier are provided on the positive phase output and the negative phase output of the balance conversion circuit, respectively, and the amplifier is also provided on the negative phase output side, the output loads are the same. Since the test conditions are the same, an accurate test can be performed.

【0072】請求項3,5によれば、試験信号とほぼ同
一経路でノイズを混入した信号により代用し、ノイズを
混入した信号をオペアンプに入力し、被試験対象の出力
に逆位相のノイズをミックスする。この結果、被試験対
象の出力に乗るノイズと打ち消しあって、ノイズのない
信号により試験を行うことができる。
According to the third and fifth aspects, a signal mixed with noise is substituted for on the substantially same path as the test signal, the signal mixed with noise is input to the operational amplifier, and noise of opposite phase is output to the output of the object to be tested. To mix. As a result, the noise riding on the output of the device under test is canceled out, and the test can be performed with a signal having no noise.

【0073】請求項4,5によれば、試験信号とほぼ同
一経路でノイズを混入した信号と、ノイズを混入した信
号とをオペアンプに入力し、試験信号に逆位相のノイズ
をミックスする。この結果、試験信号に乗るノイズと打
ち消しあって、ノイズのない試験信号により試験を行う
ことができる。
According to the fourth and fifth aspects, the signal mixed with noise and the signal mixed with noise are input to the operational amplifier in the almost same path as the test signal, and the test signal is mixed with the noise having the opposite phase. As a result, the noise carried on the test signal cancels each other out, and the test can be performed with the noise-free test signal.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の第1の実施例を示した構成図である。FIG. 1 is a configuration diagram showing a first embodiment of the present invention.

【図2】本発明の第2の実施例を示した構成図である。FIG. 2 is a configuration diagram showing a second embodiment of the present invention.

【図3】本発明の第3の実施例を示した構成図である。FIG. 3 is a configuration diagram showing a third exemplary embodiment of the present invention.

【図4】本発明の第4の実施例を示した構成図である。FIG. 4 is a configuration diagram showing a fourth exemplary embodiment of the present invention.

【図5】本発明の第5の実施例を示した構成図である。FIG. 5 is a configuration diagram showing a fifth embodiment of the present invention.

【図6】ICテスタの構成を示した図である。FIG. 6 is a diagram showing a configuration of an IC tester.

【図7】従来のICテスタの構成を示した図である。FIG. 7 is a diagram showing a configuration of a conventional IC tester.

【符号の説明】[Explanation of symbols]

1 本体 3,31,32,4,41,42 ケーブル 6〜10 DUT 51,52,56 反転アンプ 53 アンプ 54,55,57 オペアンプ 1 body 3,31,32,4,41,42 cable 6-10 DUT 51, 52, 56 Inverting amplifier 53 amplifier 54,55,57 operational amplifier

Claims (5)

【特許請求の範囲】[Claims] 【請求項1】 被試験対象に試験信号を与え、被試験対
象の出力により被試験対象の試験を行うICテスタにお
いて、 前記被試験対象の出力を入力し、前記試験信号のノイズ
を逆位相にし、出力を被試験対象の出力とするアンプを
設けたことを特徴とするICテスタ。
1. An IC tester that applies a test signal to a device under test and tests the device under test with the output of the device under test, inputs the output of the device under test, and makes the noise of the test signal antiphase. An IC tester having an amplifier whose output is an output of a device under test.
【請求項2】 バランス変換回路に試験信号を与え、バ
ランス変換回路の出力によりバランス変換回路の試験を
行うICテスタにおいて、 前記バランス変換回路の正相出力を入力し、前記試験信
号のノイズを逆位相にし、出力をバランス変換回路の出
力とする反転アンプと、 前記バランス変換回路の逆相出力を入力し、出力をバラ
ンス変換回路の出力とするアンプとを設けたことを特徴
とするICテスタ。
2. An IC tester which applies a test signal to a balance conversion circuit and tests the balance conversion circuit by the output of the balance conversion circuit, wherein a positive phase output of the balance conversion circuit is input to reverse the noise of the test signal. An IC tester provided with an inverting amplifier which is in phase and whose output is the output of a balance conversion circuit, and an amplifier which inputs the negative phase output of the balance conversion circuit and uses the output as the output of the balance conversion circuit.
【請求項3】 被試験対象に試験信号を与え、被試験対
象のアナログ出力により被試験対象の試験を行うICテ
スタにおいて、 前記被試験対象の出力をプラス端子またはマイナス端子
に入力し、前記試験信号とほぼ同一経路を通過する所望
の電圧を、被試験対象の出力を入力する端子と逆のマイ
ナス端子またはプラス端子に入力し、出力を被試験対象
の出力とするオペアンプを設けたことを特徴とするIC
テスタ。
3. An IC tester for applying a test signal to a device under test to test the device under test with an analog output of the device under test, wherein the output of the device under test is input to a positive terminal or a negative terminal to perform the test. A desired voltage that passes through almost the same path as the signal is input to the negative or positive terminal opposite to the terminal that inputs the output of the device under test, and an operational amplifier is provided to output the output of the device under test. IC to
Tester.
【請求項4】 被試験対象にアナログの試験信号を与
え、被試験対象の出力により被試験対象の試験を行うI
Cテスタにおいて、 前記試験信号をプラス端子またはマイナス端子に入力
し、前記試験信号とほぼ同一経路を通過する所望の電圧
を、試験信号を入力する端子と逆のマイナス端子または
プラス端子に入力し、試験信号として、被試験対象に出
力するオペアンプを設けたことを特徴とするICテス
タ。
4. An analog test signal is applied to a device under test, and an output of the device under test is used to perform a test on the device under test.
In the C tester, the test signal is input to a plus terminal or a minus terminal, and a desired voltage that passes through almost the same path as the test signal is input to a minus terminal or a plus terminal opposite to the terminal for inputting the test signal, An IC tester comprising an operational amplifier for outputting a test signal to a device under test.
【請求項5】 反転アンプ、アンプ、または、オペアン
プの少なくとも1つを、被試験対象に電気的に接続する
テストヘッド側に設けたことを特徴とする請求項1〜4
のいずれかに記載のICテスタ。
5. The inverting amplifier, the amplifier, or at least one of the operational amplifiers is provided on the side of the test head that is electrically connected to the device under test.
The IC tester according to any one of 1.
JP2001231061A 2001-07-31 2001-07-31 IC tester Expired - Fee Related JP4207107B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001231061A JP4207107B2 (en) 2001-07-31 2001-07-31 IC tester

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001231061A JP4207107B2 (en) 2001-07-31 2001-07-31 IC tester

Publications (2)

Publication Number Publication Date
JP2003043120A true JP2003043120A (en) 2003-02-13
JP4207107B2 JP4207107B2 (en) 2009-01-14

Family

ID=19063170

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001231061A Expired - Fee Related JP4207107B2 (en) 2001-07-31 2001-07-31 IC tester

Country Status (1)

Country Link
JP (1) JP4207107B2 (en)

Also Published As

Publication number Publication date
JP4207107B2 (en) 2009-01-14

Similar Documents

Publication Publication Date Title
JP4119060B2 (en) Test equipment
US6768349B2 (en) Multiple-output arbitrary waveform generator and mixed lsi tester
US20050231189A1 (en) Measurement circuit with improved accuracy
JP2006215036A (en) Digital test device for testing analog semiconductor device
KR100555544B1 (en) Apparatus for generating test stimulus signal having current source regardless of internal impedance value of a device under test
JPWO2006019007A1 (en) Differential comparator circuit, test head, and test apparatus
JP5121075B2 (en) Error factor measurement device, method, program, recording medium, output correction device including the device, and reflection coefficient measurement device
JP4207107B2 (en) IC tester
JP3130884U (en) Circuit test equipment
US20070268037A1 (en) Circuit testing apparatus
JP4720696B2 (en) Signal measuring device
JP4859353B2 (en) Amplification circuit and test apparatus
JP4674005B2 (en) Power supply device and test device
JP2009287956A (en) Semiconductor test apparatus
WO2023210250A1 (en) Contact resistance measurement device and impedance measurement device
JP2827233B2 (en) Semiconductor test equipment
JP4924231B2 (en) Semiconductor test equipment
JP3690583B2 (en) measuring device
JP2003139817A (en) Semiconductor inspecting apparatus
JP2023147461A (en) Measurement circuit and measurement system using the same
JP2004200979A (en) Semiconductor integrated circuit
JP2000329826A (en) Circuit test device and circuit test method
JP2006138787A (en) Testing system for semiconductor integrated circuit device, and probe card
JPH11202032A (en) Method and apparatus for inspecting board
JP2004144490A (en) Ic tester

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20051205

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080409

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080417

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080604

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080724

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080905

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080925

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20081008

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111031

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121031

Year of fee payment: 4

LAPS Cancellation because of no payment of annual fees