JP2003037488A - 集積回路の供給電圧範囲を拡大する方法および制御回路 - Google Patents
集積回路の供給電圧範囲を拡大する方法および制御回路Info
- Publication number
- JP2003037488A JP2003037488A JP2002083445A JP2002083445A JP2003037488A JP 2003037488 A JP2003037488 A JP 2003037488A JP 2002083445 A JP2002083445 A JP 2002083445A JP 2002083445 A JP2002083445 A JP 2002083445A JP 2003037488 A JP2003037488 A JP 2003037488A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- integrated circuit
- supply voltage
- control
- sel1
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
- G11C5/147—Voltage reference generators, voltage or current regulators; Internally lowered supply levels; Compensation for voltage drops
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Semiconductor Integrated Circuits (AREA)
- Continuous-Control Power Sources That Use Transistors (AREA)
- Control Of Voltage And Current In General (AREA)
- Control Of Electrical Variables (AREA)
- Logic Circuits (AREA)
Abstract
(57)【要約】
【課題】 集積回路（ＩＳ）の供給電圧範囲を拡大す
る。従来技術では、集積回路の電気的パラメータは製造
中に、所定供給電圧に適合されている。 【解決手段】 電気的パラメータを、集積された制御回
路によって供給電圧に適合させる。供給電圧の変化によ
って生じる電気的パラメータの変化を、１つまたは複数
のスイッチング素子を用いて、制御回路が補償する。供
給電圧（Ｖdd）の大きさの関数として制御信号（Ｕcont
rol）が生成され、スイッチング素子（ＳＥＬ１、ＳＥ
Ｌ２）が制御信号（Ｕcontrol）によって制御され、集
積回路（ＩＳ）の少なくとも１つの電気的パラメータが
該スイッチング素子（ＳＥＬ１、ＳＥＬ２）により設定
される。
る。従来技術では、集積回路の電気的パラメータは製造
中に、所定供給電圧に適合されている。 【解決手段】 電気的パラメータを、集積された制御回
路によって供給電圧に適合させる。供給電圧の変化によ
って生じる電気的パラメータの変化を、１つまたは複数
のスイッチング素子を用いて、制御回路が補償する。供
給電圧（Ｖdd）の大きさの関数として制御信号（Ｕcont
rol）が生成され、スイッチング素子（ＳＥＬ１、ＳＥ
Ｌ２）が制御信号（Ｕcontrol）によって制御され、集
積回路（ＩＳ）の少なくとも１つの電気的パラメータが
該スイッチング素子（ＳＥＬ１、ＳＥＬ２）により設定
される。
Description
【０００１】
【発明の属する技術分野】本発明は、集積回路の供給電
圧範囲を拡大する方法および制御回路に関する。なお、
本明細書において、「スイッチイン（be switched i
n）」とは対象物を回路中に挿入することを指し、「短
絡(be bridged)」とは回路中の回路要素の両端を低抵抗
路で接続することを指す。
圧範囲を拡大する方法および制御回路に関する。なお、
本明細書において、「スイッチイン（be switched i
n）」とは対象物を回路中に挿入することを指し、「短
絡(be bridged)」とは回路中の回路要素の両端を低抵抗
路で接続することを指す。
【０００２】
【従来の技術】かかる方法は米国特許公報第５８２５１
６６号に開示されている。この例では、アナログ回路要
素およびデジタル回路要素に供給される参照電圧は、供
給電圧ユニットにより供給される供給電圧の関数として
生成され、それにより各回路ブロックの内部参照電圧を
設定する。この例の欠点は、非常に高価な、いわゆる混
合信号回路によって参照電圧が生成されることである。
６６号に開示されている。この例では、アナログ回路要
素およびデジタル回路要素に供給される参照電圧は、供
給電圧ユニットにより供給される供給電圧の関数として
生成され、それにより各回路ブロックの内部参照電圧を
設定する。この例の欠点は、非常に高価な、いわゆる混
合信号回路によって参照電圧が生成されることである。
【０００３】集積回路の消費電力を低下させるために、
ますます低い供給電圧が回路に印加される。しかしなが
ら、同時に、できる限り多様な低い供給電圧で使用でき
る集積回路が求められている。そのため、集積回路がさ
まざまな供給電圧で使用できるために、複雑さの度合い
を増し、入力感度をますます高くすることが重要となっ
ている。かかる集積回路の重要な応用分野の１つは、赤
外線データ通信の分野である。
ますます低い供給電圧が回路に印加される。しかしなが
ら、同時に、できる限り多様な低い供給電圧で使用でき
る集積回路が求められている。そのため、集積回路がさ
まざまな供給電圧で使用できるために、複雑さの度合い
を増し、入力感度をますます高くすることが重要となっ
ている。かかる集積回路の重要な応用分野の１つは、赤
外線データ通信の分野である。
【０００４】公知の集積回路は、製造工程において、供
給電圧に合わせて調整される。その後においては、供給
電圧に応じて変更したり適合させたりすることは不可能
である。かかる回路の例としては、ＡＴＭＥＬドイツＧ
ｍｂＨ社から入手可能なＴ２５４８ＢやＴ２５２４Ｂ回
路がある。そのデータシートの仕様によれば、これらの
回路はそれぞれ、１つの供給電圧のみで使用される。
給電圧に合わせて調整される。その後においては、供給
電圧に応じて変更したり適合させたりすることは不可能
である。かかる回路の例としては、ＡＴＭＥＬドイツＧ
ｍｂＨ社から入手可能なＴ２５４８ＢやＴ２５２４Ｂ回
路がある。そのデータシートの仕様によれば、これらの
回路はそれぞれ、１つの供給電圧のみで使用される。
【０００５】
【発明が解決しようとする課題】本発明の目的は、さま
ざまな供給電圧で回路を動作させることが可能な方法を
提供することである。
ざまな供給電圧で回路を動作させることが可能な方法を
提供することである。
【０００６】本発明の他の目的はその方法を実施するた
めの、容易にかつ経済的に製造できる回路構成を提供す
ることである。
めの、容易にかつ経済的に製造できる回路構成を提供す
ることである。
【０００７】
【課題を解決するための手段】本発明の１観点によれ
ば、供給電圧（Ｖdd）の大きさの関数として制御信号
（Ｕcontrol）が生成され、スイッチング素子（ＳＥＬ
１、ＳＥＬ２）が制御信号（Ｕcontrol）によって制御
され、集積回路（ＩＳ）の少なくとも１つの電気的パラ
メータが該スイッチング素子（ＳＥＬ１、ＳＥＬ２）に
より設定されること、を特徴とする集積回路（ＩＳ）の
供給電圧範囲を拡大する方法が提供される。
ば、供給電圧（Ｖdd）の大きさの関数として制御信号
（Ｕcontrol）が生成され、スイッチング素子（ＳＥＬ
１、ＳＥＬ２）が制御信号（Ｕcontrol）によって制御
され、集積回路（ＩＳ）の少なくとも１つの電気的パラ
メータが該スイッチング素子（ＳＥＬ１、ＳＥＬ２）に
より設定されること、を特徴とする集積回路（ＩＳ）の
供給電圧範囲を拡大する方法が提供される。
【０００８】本発明の他の観点によれば、制御ユニット
（ＳＥ）とスイッチング素子（ＳＥＬ１、ＳＥＬ２）と
を有し、制御信号（Ｕcontrol）を生成するための集積
回路（ＩＳ）の制御回路（ＳＴ）であって、制御ユニッ
ト（ＳＥ）が、シュミット・トリガ（ＴＲ）の第１の入
力に結合された電圧分割回路とシュミット・トリガ（Ｔ
Ｒ）の第２の入力に結合された参照電圧源（Ｕref）と
を有し、シュミット・トリガ（ＴＲ）の出力は、スイッ
チング素子（ＳＥＬ１、ＳＥＬ２）に結合されており、
スイッチング素子（ＳＥＬ１、ＳＥＬ２）が集積回路
（ＩＳ）の少なくとも１つの回路要素に接続されるこ
と、を特徴とする集積回路（ＩＳ）の制御回路（ＳＴ）
が提供される。
（ＳＥ）とスイッチング素子（ＳＥＬ１、ＳＥＬ２）と
を有し、制御信号（Ｕcontrol）を生成するための集積
回路（ＩＳ）の制御回路（ＳＴ）であって、制御ユニッ
ト（ＳＥ）が、シュミット・トリガ（ＴＲ）の第１の入
力に結合された電圧分割回路とシュミット・トリガ（Ｔ
Ｒ）の第２の入力に結合された参照電圧源（Ｕref）と
を有し、シュミット・トリガ（ＴＲ）の出力は、スイッ
チング素子（ＳＥＬ１、ＳＥＬ２）に結合されており、
スイッチング素子（ＳＥＬ１、ＳＥＬ２）が集積回路
（ＩＳ）の少なくとも１つの回路要素に接続されるこ
と、を特徴とする集積回路（ＩＳ）の制御回路（ＳＴ）
が提供される。
【０００９】人手による調整を要することなく、可逆的
な方法で、集積電気回路の選択された電気的パラメータ
を、外部から供給される供給電圧の大きさの関数として
設定する。このために、制御ユニットによって供給電圧
の大きさに対応する制御信号が生成され、それにより少
なくとも１つのスイッチング素子が制御され、それによ
り集積回路の１つまたは複数の電気的パラメータが設定
される。
な方法で、集積電気回路の選択された電気的パラメータ
を、外部から供給される供給電圧の大きさの関数として
設定する。このために、制御ユニットによって供給電圧
の大きさに対応する制御信号が生成され、それにより少
なくとも１つのスイッチング素子が制御され、それによ
り集積回路の１つまたは複数の電気的パラメータが設定
される。
【００１０】本方法の有利な発展形態においては、集積
回路の電気的パラメータが設定され、その場合に、１つ
または複数の回路要素が１つまたは複数のスイッチング
素子によってスイッチインされ(be switched in)、また
は短絡(be bridged)される。このために、スイッチング
素子は、切り替えられる回路要素に対して並列または直
列に配設される。さらなるオプションは、スイッチング
素子によって回路のノードにおける電位を参照電位に接
続することであり、あるいは回路素子が並列になるよう
に回路素子をスイッチすることである。
回路の電気的パラメータが設定され、その場合に、１つ
または複数の回路要素が１つまたは複数のスイッチング
素子によってスイッチインされ(be switched in)、また
は短絡(be bridged)される。このために、スイッチング
素子は、切り替えられる回路要素に対して並列または直
列に配設される。さらなるオプションは、スイッチング
素子によって回路のノードにおける電位を参照電位に接
続することであり、あるいは回路素子が並列になるよう
に回路素子をスイッチすることである。
【００１１】出願人が行った研究では、１つまたは複数
のＭＯＳトランジスタによって、回路要素のスイッチイ
ンまたは短絡を集積回路内で遂行すると有利であること
が示された。ＭＯＳトランジスタの損失のない制御の結
果として、集積回路はスイッチング素子による影響をほ
とんど受けない。特に、複数のＭＯＳトランジスタがト
ランスミッションゲートとして接続される場合には、残
留電圧が低く残留抵抗が小さいので、電気的パラメータ
は追加のスイッチング素子の影響をほとんど受けない。
このようにして、フィルターのクオリティ、信号の立上
がり時間、回路素子の動作点等の電気的パラメータを、
回路素子によって容易に設定できる。特に、供給電圧の
変化から生じる回路の電気的パラメータの変化を補償で
きる。
のＭＯＳトランジスタによって、回路要素のスイッチイ
ンまたは短絡を集積回路内で遂行すると有利であること
が示された。ＭＯＳトランジスタの損失のない制御の結
果として、集積回路はスイッチング素子による影響をほ
とんど受けない。特に、複数のＭＯＳトランジスタがト
ランスミッションゲートとして接続される場合には、残
留電圧が低く残留抵抗が小さいので、電気的パラメータ
は追加のスイッチング素子の影響をほとんど受けない。
このようにして、フィルターのクオリティ、信号の立上
がり時間、回路素子の動作点等の電気的パラメータを、
回路素子によって容易に設定できる。特に、供給電圧の
変化から生じる回路の電気的パラメータの変化を補償で
きる。
【００１２】
【発明の実施の形態】図１に図示する集積回路の構成
は、追加的に集積化された制御回路ＳＴによって、例え
ば、集積回路要素ＩＳの２つの電気的パラメータ、たと
えばトランジスタの動作点、または出力電圧の立上がり
時間等を、供給電圧（電源電圧）Ｖddの大きさの関数と
して設定する。かかる回路は例えば赤外線データ送信に
おいて受信回路として使用される。制御回路ＳＴの構成
を以下に説明する。
は、追加的に集積化された制御回路ＳＴによって、例え
ば、集積回路要素ＩＳの２つの電気的パラメータ、たと
えばトランジスタの動作点、または出力電圧の立上がり
時間等を、供給電圧（電源電圧）Ｖddの大きさの関数と
して設定する。かかる回路は例えば赤外線データ送信に
おいて受信回路として使用される。制御回路ＳＴの構成
を以下に説明する。
【００１３】制御回路ＳＴは、制御ユニットＳＥ、第１
の回路ユニットＳＢ１に接続された第１のスイッチング
素子ＳＥＬ１、および第２の回路ユニットＳＢ２に接続
された第２のスイッチング素子ＳＥＬ２を有する。制御
ユニットＳＥは、供給電圧Ｖddに接続される抵抗Ｒ１と
参照電位（接地電位）に接続される抵抗Ｒ２を有する。
２つの抵抗Ｒ１とＲ２は電圧分割回路を構成し、その出
力は反転シュミット・トリガＴＲの第１の入力に接続さ
れている。参照電圧源Ｕrefがシュミット・トリガＴＲ
の第２の入力に接続されている。制御電圧Ｕcontrolが
得られるシュミット・トリガＴＲの出力は、第１のスイ
ッチング素子ＳＥＬ１の制御入力と第２のスイッチング
素子ＳＥＬ２の制御入力に接続されている。
の回路ユニットＳＢ１に接続された第１のスイッチング
素子ＳＥＬ１、および第２の回路ユニットＳＢ２に接続
された第２のスイッチング素子ＳＥＬ２を有する。制御
ユニットＳＥは、供給電圧Ｖddに接続される抵抗Ｒ１と
参照電位（接地電位）に接続される抵抗Ｒ２を有する。
２つの抵抗Ｒ１とＲ２は電圧分割回路を構成し、その出
力は反転シュミット・トリガＴＲの第１の入力に接続さ
れている。参照電圧源Ｕrefがシュミット・トリガＴＲ
の第２の入力に接続されている。制御電圧Ｕcontrolが
得られるシュミット・トリガＴＲの出力は、第１のスイ
ッチング素子ＳＥＬ１の制御入力と第２のスイッチング
素子ＳＥＬ２の制御入力に接続されている。
【００１４】この回路構成の２つの動作原理を以下に説
明する。ここで、供給電圧Ｖddは第１の動作例では第２
の動作例よりも実質的に低くなっている。第１の動作例
ではシュミット・トリガＴＲの第１の入力に供給される
電圧分割回路の電圧は、シュミット・トリガＴＲのスイ
ッチング電圧よりも低く、シュミット・トリガＴＲの出
力において得られる制御電圧Ｕcontrolは「低く」、ス
イッチング素子ＳＥＬ１とスイッチング素子ＳＥＬ２は
共に閉じる（オンする）。回路ユニットＳＢ１と回路ユ
ニットＳＢ２におけるそれぞれの電気的パラメータは変
更される。
明する。ここで、供給電圧Ｖddは第１の動作例では第２
の動作例よりも実質的に低くなっている。第１の動作例
ではシュミット・トリガＴＲの第１の入力に供給される
電圧分割回路の電圧は、シュミット・トリガＴＲのスイ
ッチング電圧よりも低く、シュミット・トリガＴＲの出
力において得られる制御電圧Ｕcontrolは「低く」、ス
イッチング素子ＳＥＬ１とスイッチング素子ＳＥＬ２は
共に閉じる（オンする）。回路ユニットＳＢ１と回路ユ
ニットＳＢ２におけるそれぞれの電気的パラメータは変
更される。
【００１５】第２の動作例ではシュミット・トリガＴＲ
の第１の入力に供給される電圧分割回路の電圧は、シュ
ミット・トリガＴＲのスイッチング電圧よりも高く、す
なわちシュミット・トリガＴＲの出力において得られる
制御電圧Ｕcontrolは「高く」、スイッチング素子ＳＥ
Ｌ１とスイッチング素子ＳＥＬ２は開く（オフする）。
回路ユニットＳＢ１と回路ユニットＳＢ２におけるそれ
ぞれの電気的パラメータは、プリセット値を維持する。
の第１の入力に供給される電圧分割回路の電圧は、シュ
ミット・トリガＴＲのスイッチング電圧よりも高く、す
なわちシュミット・トリガＴＲの出力において得られる
制御電圧Ｕcontrolは「高く」、スイッチング素子ＳＥ
Ｌ１とスイッチング素子ＳＥＬ２は開く（オフする）。
回路ユニットＳＢ１と回路ユニットＳＢ２におけるそれ
ぞれの電気的パラメータは、プリセット値を維持する。
【００１６】供給電圧がシュミット・トリガＴＲの２つ
のスイッチイング電圧の中間にある場合には、シュミッ
ト・トリガＴＲのヒステリシスによって安定した動作状
態が維持される。
のスイッチイング電圧の中間にある場合には、シュミッ
ト・トリガＴＲのヒステリシスによって安定した動作状
態が維持される。
【００１７】追加的スイッチング素子を制御する追加的
シュミット・トリガを設けて、図示された回路構成を拡
張することができる。追加的電気的パラメータを設定し
たり、あるいはひとつの電気的パラメータを複数回設定
したりすることができる。
シュミット・トリガを設けて、図示された回路構成を拡
張することができる。追加的電気的パラメータを設定し
たり、あるいはひとつの電気的パラメータを複数回設定
したりすることができる。
【００１８】図２に図示される実施例は回路ユニットＳ
Ｂ１の動作点を、供給される供給電圧Ｖddの関数として
設定する。このために、ＰＭＯＳトランジスタＴ２がス
イッチング素子ＳＥＬ１（ＳＥＬ２）として使用され
る。トランジスタＴ２のゲートに供給される制御電圧Ｕ
controlは、図１の実施例に関する説明に従って生成さ
れる。
Ｂ１の動作点を、供給される供給電圧Ｖddの関数として
設定する。このために、ＰＭＯＳトランジスタＴ２がス
イッチング素子ＳＥＬ１（ＳＥＬ２）として使用され
る。トランジスタＴ２のゲートに供給される制御電圧Ｕ
controlは、図１の実施例に関する説明に従って生成さ
れる。
【００１９】回路ユニットＳＢ１を以下に説明する。供
給電圧Ｖdd側に配置された抵抗Ｒ３と、直列に配置され
ている抵抗Ｒ４は、参照電位（接地電位）に接続されて
いる抵抗Ｒ５とともに、電圧分割回路を形成する。電圧
分割回路の出力は、トランジスタＴ１のベースに接続さ
れる。トランジスタＴ１のベースには入力信号ＩＮ１も
同時に接続されている。トランジスタＴ１はベース・コ
レクタ接続に配置されている。すなわち出力信号ＯＵＴ
１がトランジスタＴ１のエミッタ側に配置されている抵
抗Ｒ６を介してアクセスされる。
給電圧Ｖdd側に配置された抵抗Ｒ３と、直列に配置され
ている抵抗Ｒ４は、参照電位（接地電位）に接続されて
いる抵抗Ｒ５とともに、電圧分割回路を形成する。電圧
分割回路の出力は、トランジスタＴ１のベースに接続さ
れる。トランジスタＴ１のベースには入力信号ＩＮ１も
同時に接続されている。トランジスタＴ１はベース・コ
レクタ接続に配置されている。すなわち出力信号ＯＵＴ
１がトランジスタＴ１のエミッタ側に配置されている抵
抗Ｒ６を介してアクセスされる。
【００２０】回路ユニットＳＢ１の動作原理を以下に説
明する。トランジスタＴ２のゲートに供給される制御電
圧Ｕcontrolが「低い」場合には、ＰＭＯＳトランジス
タＴ２は閉路（オン）され、トランジスタＴ２と並列に
配置されている抵抗Ｒ３は短絡（bridge）される。トラ
ンジスタＴ２は非常に低い残留電圧しか持っていないの
で、トランジスタＴ１の動作点は、Ｒ４とＲ５で構成さ
れる電圧分割回路によって、低い供給電圧で決定され
る。トランジスタＴ２のゲートに供給される制御電圧Ｕ
controlが「高い」場合には、トランジスタＴ２は開路
（オフ）され、供給電圧Ｖｄｄと抵抗Ｒ４との間に抵抗
Ｒ３がスイッチイン(be switched in,挿入)される。抵
抗Ｒ３とＲ４の直列接続は抵抗５とともに、電圧分割回
路を形成する。従って、トランジスタＴ１の動作点は、
より高い供給電圧に対して低下される。
明する。トランジスタＴ２のゲートに供給される制御電
圧Ｕcontrolが「低い」場合には、ＰＭＯＳトランジス
タＴ２は閉路（オン）され、トランジスタＴ２と並列に
配置されている抵抗Ｒ３は短絡（bridge）される。トラ
ンジスタＴ２は非常に低い残留電圧しか持っていないの
で、トランジスタＴ１の動作点は、Ｒ４とＲ５で構成さ
れる電圧分割回路によって、低い供給電圧で決定され
る。トランジスタＴ２のゲートに供給される制御電圧Ｕ
controlが「高い」場合には、トランジスタＴ２は開路
（オフ）され、供給電圧Ｖｄｄと抵抗Ｒ４との間に抵抗
Ｒ３がスイッチイン(be switched in,挿入)される。抵
抗Ｒ３とＲ４の直列接続は抵抗５とともに、電圧分割回
路を形成する。従って、トランジスタＴ１の動作点は、
より高い供給電圧に対して低下される。
【００２１】図３に示される実施例は、供給される供給
電圧Ｖddの関数として立上がり時間を設定する。このた
めに、回路ユニットＳＢ２の容量が、スイッチング素子
ＳＥＬ２によって増加されたり，減少されたりする。ス
イッチング素子ＳＥＬ２はいわゆるトランスミッション
ゲートとして設計され、コンデンサＣ１を回路ユニット
ＳＢ２に接続、またはそれから分離する。より詳細に
は、キャパシタＣ１と直列に接続されたスイッチング素
子により、キャパシタＣ１がキャパシタＣ２に並列にス
イッチインされたり、キャパシタＣ２から切り離された
りする。スイッチング素子ＳＥＬ２に供給される制御電
圧Ｕcontrolは、図１の実施例に関する説明に従って生
成される。
電圧Ｖddの関数として立上がり時間を設定する。このた
めに、回路ユニットＳＢ２の容量が、スイッチング素子
ＳＥＬ２によって増加されたり，減少されたりする。ス
イッチング素子ＳＥＬ２はいわゆるトランスミッション
ゲートとして設計され、コンデンサＣ１を回路ユニット
ＳＢ２に接続、またはそれから分離する。より詳細に
は、キャパシタＣ１と直列に接続されたスイッチング素
子により、キャパシタＣ１がキャパシタＣ２に並列にス
イッチインされたり、キャパシタＣ２から切り離された
りする。スイッチング素子ＳＥＬ２に供給される制御電
圧Ｕcontrolは、図１の実施例に関する説明に従って生
成される。
【００２２】回路ユニットＳＢ２の回路をその動作原理
とともに以下に説明する。供給電圧Ｖddに接続された電
流源Ｑ１が、参照電位（接地電位）に接続されたコンデ
ンサＣ２を充電する。同時に、コンデンサＣ２の充電電
圧が回路ユニットＳＢ２の出力電圧ＯＵＴ２を決定す
る。「高い」値の入力信号ＩＮ２がトランジスタＴ５の制
御入力に供給されると、参照電位（接地電位）に接続さ
れたトランジスタＴ５によってコンデンサＣ２が放電す
る。すると、今度は、供給される制御電圧Ｕcontrolの
値の関数に従い、コンデンサＣ１のトランスミッション
ゲートを回路ユニットＳＢ２に接続、あるいはそれから
分離する。制御電圧Ｕcontrolが「高い」場合には、ト
ランスミッションゲートはコンデンサＣ１を回路ユニッ
トＳＢ２から分離し、出力電圧ＯＵＴ２の立上がり時間
が小さくなる。制御電圧Ｕcontrolが「低い」場合に
は、コンデンサＣ２とコンデンサＣ１が並列に接続さ
れ、出力電圧ＯＵＴ２の立上がり時間が増加する。トラ
ンスミッションゲートの残留電圧が低く、残留抵抗が極
めて低いことにより、出力電圧ＯＵＴ２の立上がり時間
は、実質的に２つのコンデンサＣ１とＣ２の容量値によ
って決定される。
とともに以下に説明する。供給電圧Ｖddに接続された電
流源Ｑ１が、参照電位（接地電位）に接続されたコンデ
ンサＣ２を充電する。同時に、コンデンサＣ２の充電電
圧が回路ユニットＳＢ２の出力電圧ＯＵＴ２を決定す
る。「高い」値の入力信号ＩＮ２がトランジスタＴ５の制
御入力に供給されると、参照電位（接地電位）に接続さ
れたトランジスタＴ５によってコンデンサＣ２が放電す
る。すると、今度は、供給される制御電圧Ｕcontrolの
値の関数に従い、コンデンサＣ１のトランスミッション
ゲートを回路ユニットＳＢ２に接続、あるいはそれから
分離する。制御電圧Ｕcontrolが「高い」場合には、ト
ランスミッションゲートはコンデンサＣ１を回路ユニッ
トＳＢ２から分離し、出力電圧ＯＵＴ２の立上がり時間
が小さくなる。制御電圧Ｕcontrolが「低い」場合に
は、コンデンサＣ２とコンデンサＣ１が並列に接続さ
れ、出力電圧ＯＵＴ２の立上がり時間が増加する。トラ
ンスミッションゲートの残留電圧が低く、残留抵抗が極
めて低いことにより、出力電圧ＯＵＴ２の立上がり時間
は、実質的に２つのコンデンサＣ１とＣ２の容量値によ
って決定される。
【００２３】以上、実施例に沿って本発明を説明した
が，本発明はこれらに制限されるものではない。例え
ば，種々の変更、改良、組み合わせが可能なことは、当
業者にとって自明であろう。
が，本発明はこれらに制限されるものではない。例え
ば，種々の変更、改良、組み合わせが可能なことは、当
業者にとって自明であろう。
【００２４】
【発明の効果】供給電圧に応じて，回路の特性を自動的
に調整することができる。複数の供給電圧のいずれでも
動作可能な集積回路が得られる。
に調整することができる。複数の供給電圧のいずれでも
動作可能な集積回路が得られる。
【図１】本発明の実施例による方法を実施する第１の回
路構成を示す回路図である。
路構成を示す回路図である。
【図２】動作点を設定する方法を実施する回路構成を示
す回路図である。
す回路図である。
【図３】コンデンサの充電時間を設定する方法を実施す
る回路構成を示す回路図である。
る回路構成を示す回路図である。
ＩＳ 集積回路要素
ＳＴ 制御回路
ＳＥ 制御ユニット
ＳＥＬ スイッチング素子
ＳＢ 回路ユニット
Ｒ 抵抗
ＴＲ シュミット・トリガ
Ｖdd 供給(電源)電圧
Ｕref 参照電圧
Ｕcontrol 制御電圧
Ｔ トランジスタ
ＩＮ 入力信号
ＯＵＴ 出力信号
Ｑ 電流源
Ｃ キャパシタ
─────────────────────────────────────────────────────
フロントページの続き
(72)発明者 マルチン ベルホルスト
ドイツ ハイルブロン メリアンシュトラ
ーセ29
Ｆターム(参考） 5H410 BB02 CC02 CC05 DD02 EA11
EA12 EA32 EA33 EA37 EB01
EB13 EB14 EB37 FF03 FF16
FF18 FF22 GG05
5H420 NA12 NA25 NA36 NA38 NB02
NB18 NB24 NB26 NB37 NC06
NC12 NC14 NC32 NC33
5J056 BB58 BB59 CC00 CC01 CC03
CC11 DD02 DD13 DD27 DD35
DD37 DD51
Claims (6)
- 【請求項１】 供給電圧（Ｖdd）の大きさの関数として
制御信号（Ｕcontrol）が生成され、 スイッチング素子（ＳＥＬ１、ＳＥＬ２）が制御信号
（Ｕcontrol）によって制御され、 集積回路（ＩＳ）の少なくとも１つの電気的パラメータ
が該スイッチング素子（ＳＥＬ１、ＳＥＬ２）により設
定されること、を特徴とする集積回路（ＩＳ）の供給電
圧範囲を拡大する方法。 - 【請求項２】 集積回路（ＩＳ）の回路要素の動作点
が、該電気的パラメータとして設定されることを特徴と
する請求項１記載の集積回路（ＩＳ）の供給電圧範囲を
拡大する方法。 - 【請求項３】 集積回路（ＩＳ）の少なくとも１つの回
路要素が、該電気的パラメータを設定するために、スイ
ッチインされ、あるいは短絡されることを特徴とする請
求項１記載の集積回路（ＩＳ）の供給電圧範囲を拡大す
る方法。 - 【請求項４】 スイッチインあるいは短絡が１つまたは
複数のＭＯＳトランジスタにより遂行される請求項２記
載の集積回路（ＩＳ）の供給電圧範囲を拡大する方法。 - 【請求項５】 請求項１から４のいずれか１項に記載の
方法を遂行するため、制御ユニット（ＳＥ）とスイッチ
ング素子（ＳＥＬ１、ＳＥＬ２）とを有し、制御信号
（Ｕcontrol）を生成するための集積回路（ＩＳ）の制
御回路（ＳＴ）であって、 制御ユニット（ＳＥ）が、シュミット・トリガ（ＴＲ）
の第１の入力に結合された電圧分割回路とシュミット・
トリガ（ＴＲ）の第２の入力に結合された参照電圧源
（Ｕref）とを有し、シュミット・トリガ（ＴＲ）の出
力は、スイッチング素子（ＳＥＬ１、ＳＥＬ２）に結合
されており、 スイッチング素子（ＳＥＬ１、ＳＥＬ２）が集積回路
（ＩＳ）の少なくとも１つの回路要素に接続されるこ
と、 を特徴とする集積回路（ＩＳ）の制御回路（ＳＴ）。 - 【請求項６】 該スイッチング素子（ＳＥＬ１、ＳＥＬ
２）が集積回路（ＩＳ）の少なくとも１つの回路要素に
直列または並列に接続されることを特徴とする請求項５
記載の集積回路の制御回路（ＳＴ）。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE10115100A DE10115100A1 (de) | 2001-03-27 | 2001-03-27 | Verfahren zur Vergrößerung des Versorgungsspannungsbereichs einer integrierten Schaltung |
| DE10115100.4 | 2001-03-27 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2003037488A true JP2003037488A (ja) | 2003-02-07 |
Family
ID=7679262
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002083445A Withdrawn JP2003037488A (ja) | 2001-03-27 | 2002-03-25 | 集積回路の供給電圧範囲を拡大する方法および制御回路 |
Country Status (7)
| Country | Link |
|---|---|
| US (1) | US20020140495A1 (ja) |
| JP (1) | JP2003037488A (ja) |
| KR (1) | KR20020076194A (ja) |
| CN (1) | CN1377083A (ja) |
| DE (1) | DE10115100A1 (ja) |
| FR (1) | FR2822993A1 (ja) |
| IT (1) | ITMI20020485A1 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6815998B1 (en) * | 2002-10-22 | 2004-11-09 | Xilinx, Inc. | Adjustable-ratio global read-back voltage generator |
| US7801504B2 (en) * | 2005-12-08 | 2010-09-21 | Qualcomm Incorporated | Common-gate common-source transconductance stage for RF downconversion mixer |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE19844944C1 (de) * | 1998-09-30 | 2000-02-10 | Siemens Ag | Integrierte Schaltungsanordnung mit einer Konfigurations-Baugruppe |
| DE19936606C1 (de) * | 1999-08-04 | 2000-10-26 | Siemens Ag | Schaltungsanordnung zur Spannungsversorgung einer integrierten Schaltung über ein Pad mit Konfiguriermöglichkeit der integrierten Schaltung |
-
2001
- 2001-03-27 DE DE10115100A patent/DE10115100A1/de active Pending
-
2002
- 2002-01-24 US US10/057,577 patent/US20020140495A1/en not_active Abandoned
- 2002-02-26 CN CN02105294A patent/CN1377083A/zh active Pending
- 2002-03-08 IT IT2002MI000485A patent/ITMI20020485A1/it unknown
- 2002-03-25 JP JP2002083445A patent/JP2003037488A/ja not_active Withdrawn
- 2002-03-26 FR FR0203735A patent/FR2822993A1/fr not_active Withdrawn
- 2002-03-27 KR KR1020020016792A patent/KR20020076194A/ko not_active Application Discontinuation
Also Published As
| Publication number | Publication date |
|---|---|
| ITMI20020485A1 (it) | 2003-09-08 |
| CN1377083A (zh) | 2002-10-30 |
| KR20020076194A (ko) | 2002-10-09 |
| FR2822993A1 (fr) | 2002-10-04 |
| DE10115100A1 (de) | 2002-10-10 |
| US20020140495A1 (en) | 2002-10-03 |
| ITMI20020485A0 (it) | 2002-03-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8076986B2 (en) | Switching capacitor generation circuit | |
| JP2587318B2 (ja) | 温度自動補償一定時間遅延回路 | |
| US6335656B1 (en) | Direct conversion receivers and filters adapted for use therein | |
| US20090231051A1 (en) | Oscillator for controlling voltage | |
| US7019585B1 (en) | Method and circuit for adjusting a reference voltage signal | |
| US9444468B2 (en) | Oscillator devices and methods | |
| US11984849B2 (en) | Switchover schemes for transition of oscillator from internal-resistor to external-resistor mode | |
| JPH08223018A (ja) | ばらつき補償技術による半導体集積回路 | |
| KR100441470B1 (ko) | 모놀리식집적된발진기회로를갖는디지털방식으로조정가능한수정발진기 | |
| US9634608B2 (en) | Crystal oscillation circuit and electronic timepiece | |
| US6211744B1 (en) | Ring oscillator having an externally adjustable variable frequency | |
| JP4401523B2 (ja) | 水晶発振器 | |
| JPH10242812A (ja) | 半導体回路 | |
| JPH0823266A (ja) | 電圧制御発振装置 | |
| US5262690A (en) | Variable delay clock circuit | |
| JPH0869334A (ja) | 電流源回路 | |
| JP2003037488A (ja) | 集積回路の供給電圧範囲を拡大する方法および制御回路 | |
| JP2004120564A (ja) | 演算増幅器 | |
| US5770979A (en) | Programmable oscillator using one capacitor | |
| JPH05198196A (ja) | 複数個の直列接続されたサンプルデータ比較器内へのサンプルスイッチ電荷注入の影響を減少させる方法及び装置 | |
| US6515537B2 (en) | Integrated circuit current source with switched capacitor feedback | |
| JP2984001B2 (ja) | 遅延されたスイッチオフを有する低電圧制御された予備電子回路 | |
| JPH11112247A (ja) | 出力バッファ回路 | |
| JP4389655B2 (ja) | 電圧制御型発振回路 | |
| WO2010126487A1 (en) | Linear, voltage-controlled ring oscillator with current-mode, digital frequency and gain control |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20050607 |