JP2003036166A - Method and device for phase shifting of pn code string - Google Patents
Method and device for phase shifting of pn code stringInfo
- Publication number
- JP2003036166A JP2003036166A JP2001220842A JP2001220842A JP2003036166A JP 2003036166 A JP2003036166 A JP 2003036166A JP 2001220842 A JP2001220842 A JP 2001220842A JP 2001220842 A JP2001220842 A JP 2001220842A JP 2003036166 A JP2003036166 A JP 2003036166A
- Authority
- JP
- Japan
- Prior art keywords
- phase shift
- phase
- code string
- bit data
- code
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】本発明は、Ｍ系列（Maximum
Length Code）によるＰＮ（Pseudorandom Noise）符号
列を位相シフト情報に従って位相シフトさせるＰＮ符号
列の位相シフト方法および位相シフト装置に関する。TECHNICAL FIELD The present invention relates to an M series (Maximum
The present invention relates to a phase shift method and a phase shift device for a PN code string that shifts the phase of a PN (Pseudorandom Noise) code string according to the length code) according to phase shift information.
【０００２】[0002]
【従来の技術】上記のＰＮ符号列は、ＣＤＭＡ（Code D
ivision Multiple Access）通信などのスペクトラム拡
散通信において、基地局が端末機を認識するための拡散
符号列として用いられる。ＰＮ符号列の位相シフト装置
は、上記の基地局および端末機などに設けられ、位相シ
フト情報に従ってＰＮ符号列の位相をシフトさせる。2. Description of the Related Art The above PN code string is a CDMA (Code D
In spread spectrum communication such as ivision Multiple Access), it is used as a spread code sequence for a base station to recognize terminals. The phase shift device for the PN code sequence is provided in the base station and the terminal, and shifts the phase of the PN code sequence according to the phase shift information.
【０００３】Ｎ（Ｎは正の整数）ビットのＭ系列による
ＰＮ符号列は、Ｎ段のシフトレジスタおよびＥＸＯＲ
（Exclusive OR）ゲートによる帰還タップによって構成
したＭ系列発生装置において生成される。このＭ系列に
よるＰＮ符号列は、２Ｎ−１個のＰＮ符号（チップ）に
よって構成される。従って、このＮビットのＭ系列によ
るＰＮ符号列の周期は、２Ｎ−１［チップ］である。な
お、１チップ当たりの時間間隔をＴｃ［ｓｅｃ］とする
と、上記の周期は、（２Ｎ−１）×Ｔｃ［ｓｅｃ］でさ
る。A PN code string based on an M series of N (N is a positive integer) bits is an N-stage shift register and an EXOR.
(Exclusive OR) Generated in the M-sequence generator configured by the feedback tap by the gate. This M-sequence PN code string is composed of 2 N -1 PN codes (chips). Therefore, the cycle of the PN code string of the N-bit M series is 2 N -1 [chip]. When the time interval per chip is Tc [sec], the above period is (2 N −1) × Tc [sec].
【０００４】位相シフト装置に入力される上記の位相シ
フト情報は、Ｌ（Ｌは０または正の整数）データを上位
ビットデータとし、Ｎビットデータを下位ビットデータ
とするＬ＋Ｎビットの２進データである。以下の説明の
２進データについて、例えば４ビットデータ”０１１
０”の上位２ビットデータ”０１”を”０１”［４：
３］のように表記するものとする。上記ＮビットのＭ系
列によるＰＮ符号列の周期２Ｎ−１［チップ］は、”１
１…１”［Ｎ：１］に相当する。上記位相シフト情報の
値が”００…０”［Ｌ＋Ｎ：１＋Ｎ］、”１１…１”
［Ｎ：１］以下のときには、位相シフト装置において位
相シフトされるＰＮ符号列の位相シフト量はＰＮ符号列
の１周期２Ｎ−１［チップ］以下であり、上記位相シフ
ト情報の値が”００…０１”［Ｌ＋Ｎ：１＋Ｎ］、”０
０…０”［Ｎ：１］以上のときには、上記の位相シフト
量はＰＮ符号列の１周期２Ｎ−１［チップ］よりも大き
い。The phase shift information input to the phase shifter is L + N-bit binary data in which L (L is 0 or a positive integer) data is upper bit data and N bit data is lower bit data. is there. Regarding the binary data described below, for example, 4-bit data “011
The upper 2-bit data "01" of "0" is converted to "01" [4:
3]. The period 2 N −1 [chip] of the PN code string of the N-bit M sequence is “1”.
1 ... 1 "[N: 1]. The value of the phase shift information is" 00 ... 0 "[L + N: 1 + N]," 11 ... 1 ".
When the value is [N: 1] or less, the phase shift amount of the PN code string that is phase-shifted in the phase shifter is one cycle of the PN code string, 2 N −1 [chips] or less, and the value of the phase shift information is “ 00 ... 01 "[L + N: 1 + N]," 0
When 0 ... 0 ″ [N: 1] or more, the above-mentioned phase shift amount is larger than one cycle 2 N −1 [chip] of the PN code string.
【０００５】図５は従来のＰＮ符号列位相シフト装置の
構成図である。この従来のＰＮ符号列位相シフト装置
は、入力されたＰＮ符号列ＰＮ１の位相を、入力された
位相シフト情報ＰＳ［Ｘ］に従って位相シフトさせるＰ
Ｎ符号列位相シフト装置であり、ＰＮ符号変換回路１０
１と、位相シフト制御回路１０２とを備えている。FIG. 5 is a block diagram of a conventional PN code string phase shift device. This conventional PN code string phase shift device P shifts the phase of the input PN code string PN1 according to the input phase shift information PS [X].
An N code string phase shift device, which is a PN code conversion circuit 10
1 and a phase shift control circuit 102.
【０００６】上記のＰＮ符号列ＰＮ１は、ＮビットのＭ
系列によるＰＮ符号列であり、その周期は２Ｎ−１［チ
ップ］である。このＰＮ符号列ＰＮ１は、ＰＮ符号変換
回路１０１に入力される。The above-mentioned PN code string PN1 is an N-bit M
It is a PN code string of a sequence and its cycle is 2 N -1 [chip]. The PN code string PN1 is input to the PN code conversion circuit 101.
【０００７】また、上記の位相シフト情報ＰＳ［Ｘ］
（Ｘは、位相シフトさせる全チップ数であり、１以上の
任意の整数）は、ＰＮ符号列ＰＮ１をＸ［チップ］だけ
位相シフトさせるためのＬ＋Ｎビットの２進データであ
る。この位相シフト情報ＰＳ［Ｘ］の値は、位相シフト
させるチップ数に相当する。このＬ＋Ｎビットの位相シ
フト情報ＰＳ［Ｘ］は、位相シフト制御回路１０２に入
力される。Further, the above phase shift information PS [X]
(X is the total number of chips to be phase-shifted and is an integer of 1 or more) is L + N-bit binary data for phase-shifting the PN code string PN1 by X [chips]. The value of the phase shift information PS [X] corresponds to the number of chips to be phase-shifted. The L + N-bit phase shift information PS [X] is input to the phase shift control circuit 102.
【０００８】図６は従来のＰＮ符号列位相シフト手順を
説明する図である。位相シフトする任意の全チップ数Ｘ
は、
Ｘ＝（２Ｎ−１）×Ｖ＋Ｗ…（１）
と表現できる。ここで、Ｖは０または正の整数であり、
Ｗは０≦Ｗ＜２Ｎ−１なる整数である。FIG. 6 is a diagram for explaining a conventional PN code string phase shift procedure. Arbitrary total number of chips for phase shift X
Can be expressed as X = (2 N −1) × V + W ... (1) Where V is 0 or a positive integer,
W is an integer satisfying 0 ≦ W <2 N −1.
【０００９】上記従来の位相シフト装置での位相シフト
手順に相当する上記（１）式において、上記Ｖは位相シ
フトする全チップ数ＸをＰＮ符号列ＰＮ１の周期２Ｎ−
１で除算したときの除数であり、上記Ｗはこの除算の余
りである。また、ＰＮ符号列ＰＮ１の周期は２Ｎ−１
［チップ］であるので、ＰＮ符号列ＰＮ１の位相をＸ
［チップ］（＝Ｖ［周期］＋Ｗ［チップ］）シフトする
ことは、ＰＮ符号列ＰＮ１の位相をＷ［チップ］シフト
することと同じである。In the equation (1) corresponding to the phase shift procedure in the conventional phase shifter, V is the total number of chips X to be phase-shifted, which is the period 2 N − of the PN code string PN1.
It is a divisor when divided by 1, and the above W is the remainder of this division. The cycle of the PN code string PN1 is 2 N -1.
Since it is [chip], the phase of the PN code string PN1 is X.
Shifting by [chip] (= V [cycle] + W [chip]) is the same as shifting the phase of the PN code string PN1 by W [chip].
【００１０】図５の従来の位相シフト装置では、位相シ
フト情報ＰＳ［Ｘ］をＰＮ符号列ＰＮ１の周期２Ｎ−１
の２進データである”１１…１”［Ｎ：１］で実際に除
算して上記Ｗの値を求め、もとのＰＮ符号列ＰＮ１の位
相をＷ［チップ］シフトすることによって、もとのＰＮ
符号列ＰＮ１の位相を任意の位相シフト量Ｘ［チップ］
シフトしたＰＮ符号列ＰＮ３を生成する。上記の除算の
余りである上記Ｗの２進データは、位相シフト情報ＰＳ
［Ｘ］を１周期内の位相シフト情報に変換したものであ
る。In the conventional phase shifter shown in FIG. 5, the phase shift information PS [X] is set to the period 2 N -1 of the PN code string PN1.
Of the binary data of “11 ... 1” [N: 1] to obtain the value of W, and the phase of the original PN code string PN1 is shifted by W [chips]. PN
Arbitrary phase shift amount X [chip] for the phase of code string PN1
A shifted PN code string PN3 is generated. The binary data of W, which is the remainder of the division, is the phase shift information PS.
[X] is converted into phase shift information within one cycle.
【００１１】図５の従来の位相シフト装置において、位
相シフト制御回路１０２は、位相シフト情報ＰＳ［Ｘ］
をＰＮ符号列ＰＮ１の周期２Ｎ−１の２進データであ
る”１１…１”［Ｎ：１］で実際に除算して上記Ｗの２
進データを求め、ＰＮ符号列ＰＮ１の位相をＷ［チッ
プ］シフトさせるための制御信号をＰＮ符号変換回路１
０１に送る。In the conventional phase shift device shown in FIG. 5, the phase shift control circuit 102 controls the phase shift information PS [X].
Is actually divided by "11 ... 1" [N: 1] which is binary data of the period 2 N -1 of the PN code string PN1 to obtain 2 of the above W.
The PN code conversion circuit 1 outputs a control signal for obtaining the binary data and shifting the phase of the PN code string PN1 by W [chips].
Send to 01.
【００１２】ＰＮ符号変換回路１０１は、入力されたも
とのＰＮ符号列ＰＮ１の位相を、位相シフト制御回路１
０２からの制御信号に従って、Ｗ［チップ］シフトし、
この位相シフトしたＰＮ符号列を、ＰＮ符号列ＰＮ３と
して出力する。このＰＮ符号列ＰＮ３は、もとのＰＮ符
号列ＰＮ１の位相をＸ［チップ］（＝Ｖ［周期］＋Ｗ
［チップ］）シフトしたものと同じである。The PN code conversion circuit 101 converts the phase of the input original PN code string PN1 into the phase shift control circuit 1
W [chip] shift according to the control signal from 02,
The phase-shifted PN code string is output as the PN code string PN3. In this PN code string PN3, the phase of the original PN code string PN1 is X [chip] (= V [cycle] + W
[Chip]) Same as the shifted one.
【００１３】[0013]
【発明が解決しようとする課題】しかしながら上記従来
のＰＮ符号列の位相シフト手順および位相シフト装置で
は、もとのＰＮ符号列ＰＮ１の位相を１周期以上シフト
させるためには、位相シフト情報ＰＳ［Ｘ］をＰＮ符号
列ＰＮ１の周期２Ｎ−１の２進データで除算する手順お
よび除算回路が必要であり、周期の長いＰＮ符号列を位
相シフトさせる場合には、膨大な除算回路を構成しなけ
ればならず、ＬＳＩ化などを考慮したときに経済的な構
成が困難であった。例えば、上記ＣＤＭＡ通信では４２
ビット（Ｎ＝４２）のＭ系列による周期２４２−１［チ
ップ］のＰＮ符号列が採用されており、このＣＤＭＡ通
信の周期の長いＰＮ符号列の位相シフト装置では、膨大
な除算回路がＬＳＩ化やコスト低減などの障害になって
いた。However, in the above-described conventional PN code string phase shift procedure and phase shift device, in order to shift the phase of the original PN code string PN1 by one cycle or more, the phase shift information PS [ [X] is required to be divided by binary data of the period 2 N −1 of the PN code string PN1 and a division circuit is required. When phase shifting a PN code string having a long period, an enormous division circuit is configured. Therefore, it is difficult to make an economical structure in consideration of LSI and the like. For example, in the above CDMA communication, 42
A PN code string with a period of 2 42 -1 [chip] based on an M series of bits (N = 42) is adopted. In this phase shift device for a PN code string with a long cycle of CDMA communication, an enormous division circuit is used as an LSI. It was an obstacle to cost reduction and cost reduction.
【００１４】本発明は、このような従来の課題を解決す
るためになされたものであり、周期の長いＰＮ符号列に
ついてもコンパクトで簡単な位相シフト装置の構成によ
って位相シフトさせることができるＰＮ符号列の位相シ
フト手順、および周期の長いＰＮ符号列についてもコン
パクトで簡単な構成で位相シフトさせることができるＰ
Ｎ符号列の位相シフト装置を提供することを目的とす
る。The present invention has been made in order to solve such a conventional problem, and a PN code sequence having a long period can be phase-shifted by a compact and simple structure of a phase shifter. A phase shift procedure of a sequence and a PN code sequence with a long period can be phase-shifted with a compact and simple structure.
An object of the present invention is to provide a phase shift device for N code strings.
【００１５】[0015]
【課題を解決するための手段】上記の目的を達成するた
めに、本発明の請求項１に記載のＰＮ符号列の位相シフ
ト方法は、Ｎ（Ｎは正の整数）ビットのＭ系列による周
期（２Ｎ−１）［チップ］のＰＮ符号列に位相を、Ｌ
（Ｌは正の整数）＋Ｎビットデータからなる位相シフト
情報に従ってシフトさせるＰＮ符号列の位相シフト方法
において、上記位相シフト情報から上位Ｌビットデータ
および下位Ｎビットデータをそれぞれ抽出するステップ
（Ａ）と、上記ＰＮ符号列の位相を、上記Ｌビットデー
タに相当する位相シフト量２Ｎ×Ｙ（Ｙは０または正の
整数）［チップ］と、上記Ｎビットデータに相当する位
相シフト量Ｚ（Ｚは０≦Ｚ＜２Ｎなる整数）［チップ］
との合計の位相シフト量Ｘ＝２Ｎ×Ｙ＋Ｚ［チップ］シ
フトさせるステップ（Ｂ）とを含むことを特徴とする。In order to achieve the above object, a phase shift method for a PN code string according to a first aspect of the present invention uses a cycle of an N (N is a positive integer) bit M sequence. The phase is set to L for the PN code string of (2 N −1) [chips].
(L) is a positive integer) In the phase shift method of the PN code string that shifts according to the phase shift information consisting of N-bit data, a step (A) of extracting upper L-bit data and lower N-bit data from the phase shift information, respectively. , A phase shift amount 2 N × Y (Y is 0 or a positive integer) [chip] corresponding to the L-bit data, and a phase shift amount Z (Z Is an integer such that 0 ≦ Z <2 N ) [chip]
And a total phase shift amount X = 2 N × Y + Z [chip] shift step (B).
【００１６】また、本発明の請求項２に記載のＰＮ符号
列の位相シフト方法は、上記請求項１において、上記ス
テップ（Ｂ）が、上記ＰＮ符号列を上記２Ｎ×Ｙシフト
させ、このＰＮ符号列の位相をさらに上記Ｚシフトさせ
ることを特徴とする。According to a second aspect of the present invention, in the phase shift method of the PN code sequence, the step (B) in the first aspect shifts the PN code sequence by the 2 N × Y shift. It is characterized in that the phase of the PN code string is further Z-shifted.
【００１７】また、本発明の請求項３に記載のＰＮ符号
列の位相シフト方法は、上記請求項１において、上記ス
テップ（Ｂ）が、上記２Ｎ×ＹおよびＺから上記Ｘを求
め、上記ＰＮ符号列の位相を上記求めたＸシフトさせる
ことを特徴とする。The phase shift method for a PN code string according to claim 3 of the present invention is the method according to claim 1, wherein the step (B) obtains X from 2 N × Y and Z, and It is characterized in that the phase of the PN code string is X-shifted as obtained above.
【００１８】本発明の請求項４に記載のＰＮ符号列の位
相シフト装置は、Ｎ（Ｎは正の整数）ビットのＭ系列に
よる周期（２Ｎ−１）［チップ］のＰＮ符号列の位相
を、Ｌ（Ｌは正の整数）＋Ｎビットデータからなる位相
シフト情報に従ってシフトさせるＰＮ符号列の位相シフ
ト装置において、上記位相シフト情報から上位Ｌビット
データを抽出する手段と、上記位相シフト情報から下位
Ｎビットデータを抽出する手段と、上記Ｎビットデータ
に相当する位相シフト量Ｚ（Ｚは０≦Ｚ＜２Ｎなる整
数）を求める手段と、上記ＰＮ符号列の位相を、上記Ｌ
ビットデータに相当する位相シフト量２Ｎ×Ｙ（Ｙは０
または正の整数）シフトさせる第１の位相シフト手段
と、上記位相シフトされたＰＮ符号列の位相を、さらに
上記Ｎビットデータに相当する上記Ｚシフトさせる第２
の位相シフト手段とを備えたことを特徴とする。According to a fourth aspect of the present invention, there is provided a phase shifter for a PN code string, wherein the phase of the PN code string having a period (2 N -1) [chips] of an M sequence of N (N is a positive integer) bits. In a phase shift device of a PN code string for shifting according to the phase shift information consisting of L (L is a positive integer) + N-bit data, and means for extracting the upper L-bit data from the phase shift information and the phase shift information. Means for extracting the lower-order N-bit data, means for obtaining a phase shift amount Z (Z is an integer 0 ≦ Z <2 N ) corresponding to the N-bit data, and the phase of the PN code string as L
Phase shift amount corresponding to bit data 2 N × Y (Y is 0
Or a positive integer) first phase shifting means for shifting, and a second phase shifting means for shifting the phase of the phase-shifted PN code string by the Z corresponding to the N-bit data.
And a phase shift means of.
【００１９】また、本発明の請求項５に記載のＰＮ符号
列の位相シフト装置は、Ｎ（Ｎは正の整数）ビットのＭ
系列による周期（２Ｎ−１）［チップ］のＰＮ符号列
を、Ｌ（Ｌは正の整数）＋Ｎビットデータからなる位相
シフト情報に従って位相シフトさせるＰＮ符号列の位相
シフト装置において、上記位相シフト情報から上位Ｌビ
ットデータを抽出する手段と、上記位相シフト情報から
下位Ｎビットデータを抽出する手段と、上記Ｌビットデ
ータに相当する位相シフト量２Ｎ×Ｙ（Ｙは０または正
の整数）と、上記Ｎビットデータに相当する位相シフト
量Ｚ（Ｚは０≦Ｚ＜２Ｎなる整数）との合計の位相シフ
ト量Ｘ＝２Ｎ×Ｙ＋Ｚを求める手段と、上記ＰＮ符号列
の位相を上記Ｘシフトさせる位相シフト手段とを備えた
ことを特徴とする。According to a fifth aspect of the present invention, there is provided a phase shift device for a PN code string, wherein M (N is a positive integer) bits of M is used.
In the phase shift device of the PN code string, the PN code string having a period (2 N -1) [chips] of a sequence is phase-shifted according to phase shift information consisting of L (L is a positive integer) + N-bit data. Means for extracting the upper L-bit data from the information, means for extracting the lower N-bit data from the phase shift information, and a phase shift amount 2 N × Y (Y is 0 or a positive integer) corresponding to the L-bit data. And a means for obtaining a total phase shift amount X = 2 N × Y + Z with a phase shift amount Z (Z is an integer 0 ≦ Z <2 N ) corresponding to the N-bit data, and a phase of the PN code string. And a phase shift means for performing the X shift.
【００２０】本発明の請求項６に記載のＰＮ符号列の位
相シフト方法は、Ｎ（Ｎは正の整数）ビットのＭ系列に
よる周期（２Ｎ−１）［チップ］のＰＮ符号列に位相
を、Ｌ（Ｌは正の整数）＋Ｎビットデータからなる位相
シフト情報に従ってシフトさせるＰＮ符号列の位相シフ
ト方法において、上記位相シフト情報から上位Ｌビット
データおよび下位Ｎビットデータをそれぞれ抽出するス
テップ（Ａ）と、上記ＰＮ符号列の位相を、上記Ｌビッ
トデータから生成される位相シフト量Ｙ（Ｙは０または
正の整数）［チップ］と、上記Ｎビットデータに相当す
る位相シフト量Ｚ（Ｚは０≦Ｚ＜２Ｎなる整数）［チッ
プ］との合計の位相シフト量Ｘ＝Ｙ＋Ｚ［チップ］シフ
トさせるステップ（Ｂ）とを含むことを特徴とする。According to a sixth aspect of the present invention, there is provided a phase shift method for a PN code sequence, wherein a PN code sequence having a period (2 N -1) [chips] of M sequences of N (N is a positive integer) bits is phased. In the phase shift method of the PN code string for shifting according to the phase shift information consisting of L (L is a positive integer) + N-bit data, extracting upper L-bit data and lower N-bit data from the phase shift information ( A), the phase of the PN code string, the phase shift amount Y (Y is 0 or a positive integer) [chip] generated from the L bit data, and the phase shift amount Z (corresponding to the N bit data. Z is an integer 0 ≦ Z <2 N ) [chips] and a total phase shift amount X = Y + Z [chips] is shifted (B).
【００２１】また、本発明の請求項７に記載のＰＮ符号
列の位相シフト方法は、上記請求項６において、上記ス
テップ（Ｂ）が、上記ＰＮ符号列を上記Ｙシフトさせ、
このＰＮ符号列の位相をさらに上記Ｚシフトさせること
を特徴とする。According to a seventh aspect of the present invention, in the phase shift method of the PN code sequence, the step (B) in the sixth aspect shifts the PN code sequence by the Y direction.
It is characterized in that the phase of this PN code string is further Z-shifted.
【００２２】また、本発明の請求項８に記載のＰＮ符号
列の位相シフト方法は、上記請求項６において、上記ス
テップ（Ｂ）が、上記ＹおよびＺから上記Ｘを求め、上
記ＰＮ符号列の位相を上記求めたＸシフトさせることを
特徴とする。According to the eighth aspect of the present invention, in the phase shift method of the PN code sequence, the step (B) in the sixth aspect obtains the X from the Y and Z, and the PN code sequence is obtained. It is characterized in that the phase of is shifted by X obtained above.
【００２３】本発明の請求項９に記載のＰＮ符号列の位
相シフト装置は、Ｎ（Ｎは正の整数）ビットのＭ系列に
よる周期（２Ｎ−１）［チップ］のＰＮ符号列の位相
を、Ｌ（Ｌは正の整数）＋Ｎビットデータからなる位相
シフト情報に従ってシフトさせるＰＮ符号列の位相シフ
ト装置において、上記位相シフト情報から上位Ｌビット
データを抽出する手段と、上記位相シフト情報から下位
Ｎビットデータを抽出する手段と、上記Ｎビットデータ
に相当する位相シフト量Ｚ（Ｚは０≦Ｚ＜２Ｎなる整
数）を求める手段と、上記ＰＮ符号列の位相を、上記Ｌ
ビットデータから生成される位相シフト量Ｙ（Ｙは０ま
たは正の整数）シフトさせる第１の位相シフト手段と、
上記位相シフトされたＰＮ符号列の位相を、さらに上記
Ｎビットデータに相当する上記Ｚシフトさせる第２の位
相シフト手段とを備えたことを特徴とする。According to a ninth aspect of the present invention, there is provided a phase shift device for a PN code string, wherein the phase of the PN code string having a period (2 N −1) [chips] of an N (N is a positive integer) bit M sequence. In a phase shift device of a PN code string for shifting according to the phase shift information consisting of L (L is a positive integer) + N-bit data, and means for extracting the upper L-bit data from the phase shift information and the phase shift information. Means for extracting the lower-order N-bit data, means for obtaining a phase shift amount Z (Z is an integer 0 ≦ Z <2 N ) corresponding to the N-bit data, and the phase of the PN code string as L
First phase shift means for shifting a phase shift amount Y (Y is 0 or a positive integer) generated from bit data,
The phase shifter further comprises second phase shift means for shifting the phase of the phase-shifted PN code string by the Z corresponding to the N-bit data.
【００２４】また、本発明の請求項１０に記載のＰＮ符
号列の位相シフト装置は、Ｎ（Ｎは正の整数）ビットの
Ｍ系列による周期（２Ｎ−１）［チップ］のＰＮ符号列
を、Ｌ（Ｌは正の整数）＋Ｎビットデータからなる位相
シフト情報に従って位相シフトさせるＰＮ符号列の位相
シフト装置において、上記位相シフト情報から上位Ｌビ
ットデータを抽出する手段と、上記位相シフト情報から
下位Ｎビットデータを抽出する手段と、上記Ｌビットデ
ータから生成される位相シフト量Ｙ（Ｙは０または正の
整数）と、上記Ｎビットデータに相当する位相シフト量
Ｚ（Ｚは０≦Ｚ＜２Ｎなる整数）との合計の位相シフト
量Ｘ＝Ｙ＋Ｚを求める手段と、上記ＰＮ符号列の位相を
上記Ｘシフトさせる位相シフト手段とを備えたことを特
徴とする。According to a tenth aspect of the present invention, there is provided a phase shift device for a PN code string, wherein the PN code string has a period (2 N -1) [chip] of an N (N is a positive integer) bit M sequence. In a phase shift device of a PN code string for phase shifting according to phase shift information consisting of L (L is a positive integer) + N bit data, means for extracting upper L bit data from the phase shift information, and the phase shift information. Means for extracting the lower N-bit data, the phase shift amount Y (Y is 0 or a positive integer) generated from the L-bit data, and the phase shift amount Z (Z is 0≤0) corresponding to the N-bit data. Z <2 N ) and a means for obtaining a total amount of phase shift X = Y + Z, and a phase shift means for shifting the phase of the PN code string by the X.
【００２５】[0025]
【発明の実施の形態】実施の形態１
図１は本発明の実施の形態１のＰＮ符号列位相シフト装
置の構成図である。この実施の形態１のＰＮ符号列位相
シフト装置は、入力されたＰＮ符号列ＰＮ１の位相を、
入力された位相シフト情報ＰＳ［Ｘ］に従って位相シフ
トさせるＰＮ符号列位相シフト装置であり、ＰＮ符号変
換回路１，２と、上位Ｌビット抽出回路３と、下位Ｎビ
ット抽出回路４とを備えている。First Embodiment FIG. 1 is a block diagram of a PN code string phase shift device according to a first embodiment of the present invention. The PN code string phase shifter of the first embodiment changes the phase of the input PN code string PN1 to
A PN code string phase shift device for performing a phase shift according to input phase shift information PS [X], comprising PN code conversion circuits 1 and 2, an upper L bit extraction circuit 3 and a lower N bit extraction circuit 4. There is.
【００２６】上記のＰＮ符号列ＰＮ１は、ＮビットのＭ
系列によるＰＮ符号列であり、その周期は２Ｎ−１［チ
ップ］である。このＰＮ符号列ＰＮ１は、ＰＮ符号変換
回路１に入力される。The above PN code string PN1 is an N-bit M
It is a PN code string of a sequence and its cycle is 2 N -1 [chip]. The PN code string PN1 is input to the PN code conversion circuit 1.
【００２７】また、上記の位相シフト情報ＰＳ［Ｘ］
（Ｘは、位相シフトさせる全チップ数であり、１以上の
任意の整数）は、ＰＮ符号列ＰＮ１をＸ［チップ］だけ
位相シフトさせるためのＬ＋Ｎビットの２進データであ
る。この位相シフト情報ＰＳ［Ｘ］の値は、位相シフト
させるチップ数に相当する。このＬ＋Ｎビットの位相シ
フト情報ＰＳ［Ｘ］は、上位Ｌビット抽出回路３および
下位Ｎビット抽出回路４に入力される。Further, the above phase shift information PS [X]
(X is the total number of chips to be phase-shifted and is an integer of 1 or more) is L + N-bit binary data for phase-shifting the PN code string PN1 by X [chips]. The value of the phase shift information PS [X] corresponds to the number of chips to be phase-shifted. The L + N-bit phase shift information PS [X] is input to the upper L-bit extraction circuit 3 and the lower N-bit extraction circuit 4.
【００２８】例えば、ＰＮ符号列ＰＮ１を１周期（Ｘ＝
２Ｎ−１［チップ］）だけ位相シフトさせるときの位相
シフト情報ＰＳ［２Ｎ−１］の値は、”００…０”［Ｌ
＋Ｎ：１＋Ｎ］、”１１…１”［Ｎ：１］である。ま
た、ＰＮ符号列ＰＮ１を１周期と１チップ（Ｘ＝２
Ｎ［チップ］）だけ位相シフトさせるときの位相シフト
情報ＰＳ［２Ｎ］の値は、”００…０１”［Ｌ＋Ｎ：１
＋Ｎ］、”００…０”［Ｎ：１］である。For example, one cycle (X =
The value of the phase shift information PS [2 N -1] when the phase is shifted by 2 N -1 [chip]) is "00 ... 0" [L
+ N: 1 + N], "11 ... 1" [N: 1]. Further, the PN code string PN1 has one cycle and one chip (X = 2
The value of the phase shift information PS [2 N ] when the phase is shifted by N [chips]) is “00 ... 01” [L + N: 1
+ N], "00 ... 0" [N: 1].
【００２９】上位Ｌビット抽出回路３は、位相シフト情
報ＰＳ［Ｘ］から上位Ｌビットデータを抽出し、ＰＮ符
号列ＰＮ１の位相を上記Ｌビットデータに相当する２Ｎ
×Ｙ（Ｙは０または正の整数）［チップ］シフトさせる
ための制御信号をＰＮ符号変換回路１に送る。上記の制
御信号は、例えば、位相シフトさせるチップ数２Ｎ×Ｙ
またはＹのみをＰＮ符号変換回路１に通知する信号であ
る。The upper L-bit extraction circuit 3 extracts the upper L-bit data from the phase shift information PS [X] and sets the phase of the PN code string PN1 to 2 N corresponding to the L-bit data.
XY (Y is 0 or a positive integer) [Chip] A control signal for shifting is sent to the PN code conversion circuit 1. The control signal is, for example, the number of chips for phase shifting 2 N × Y
Alternatively, it is a signal for notifying only the Y to the PN code conversion circuit 1.
【００３０】ＰＮ符号変換回路１は、入力されたもとの
ＰＮ符号列ＰＮ１の位相を、上位Ｌビット抽出回路３か
らの制御信号に従って、２Ｎ×Ｙ［チップ］シフトし、
この位相シフトしたＰＮ符号列を、ＰＮ符号列ＰＮ２と
してＰＮ符号変換回路２に送る。The PN code conversion circuit 1 shifts the phase of the input original PN code string PN1 by 2 N × Y [chips] according to the control signal from the upper L-bit extraction circuit 3,
The phase-shifted PN code string is sent to the PN code conversion circuit 2 as the PN code string PN2.
【００３１】下位Ｎビット抽出回路４は、位相シフト情
報ＰＳ［Ｘ］から下位Ｎビットデータを抽出し、ＰＮ符
号列ＰＮ２をさらに上記Ｎビットデータに相当するチッ
プ数Ｚ（Ｚは０≦Ｚ＜２Ｎなる整数）だけ位相シフトさ
せるための制御信号をＰＮ符号変換回路２に出力する。The lower N-bit extraction circuit 4 extracts the lower N-bit data from the phase shift information PS [X], and the PN code string PN2 is further divided into the number of chips Z (Z is 0 ≦ Z < A control signal for phase shifting by 2 N ) is output to the PN code conversion circuit 2.
【００３２】ＰＮ符号変換回路２は、ＰＮ符号変換回路
１から入力されたＰＮ符号列ＰＮ２を、下位Ｎビット抽
出回路４からの制御信号に従って、さらにＺ［チップ］
だけ位相シフトし、この位相シフトしたＰＮ符号列を、
ＰＮ符号列ＰＮ３として出力する。The PN code conversion circuit 2 further converts the PN code string PN2 input from the PN code conversion circuit 1 into Z [chip] according to the control signal from the lower N-bit extraction circuit 4.
Phase-shifted only, and this phase-shifted PN code string is
It is output as a PN code string PN3.
【００３３】上記のＰＮ符号列ＰＮ３は、もとのＰＮ符
号列ＰＮ１を、ＰＮ符号変換回路１において２Ｎ×Ｙ
［チップ］位相シフトし、ＰＮ符号変換回路１において
さらにＺ［チップ］位相シフトし、合計Ｘ＝２Ｎ×Ｙ＋
Ｚ［チップ］位相シフトしたＰＮ符号列である。The PN code string PN3 is obtained by converting the original PN code string PN1 into 2 N × Y in the PN code conversion circuit 1.
[Chip] phase-shifted, further Z [chip] phase-shifted in PN code conversion circuit 1, total X = 2 N × Y +
Z [chip] Phase-shifted PN code string.
【００３４】ＰＮ符号変換回路１およびＰＮ符号変換回
路２は、例えば、図２のようにＥＸＯＲ演算回路によっ
て実現できる。図２において、Ｄ１，Ｄ２，Ｄ３…Ｄｋ
はＰＮ符号変換回路（１または２）に入力されるもとの
ＰＮ符号列（ＰＮ１またはＰＮ２）のＰＮ符号（チッ
プ）、Ｍ１，Ｍ２，Ｍ３，Ｍ４，…Ｍｋ−１，ＭｋはＰ
Ｎ符号変換回路内で発生させたＭ系列のＰＮ符号列のＰ
Ｎ符号（チップ）、Ｐ１，Ｐ２，…Ｐｋは位相シフトさ
れたＰＮ符号列である。また、ａ１１，ａ２１，ａ３１
…ａｋ１，ａ１２，ａ２２，ａ３２，…ａｋ２，…ａ
１ｋ，ａ２ｋ，ａ３ ｋ，…ａｋｋはＡＮＤゲート、
ｅ１，ｅ２，…ｅｋはＥＸＯＲゲートである。ＡＮＤゲ
ートａ１１，ａ２１，…ａｋ１とＥＸＯＲゲートｅ１、
ＡＮＤゲートａ１ ２，ａ２２，…ａｋ２とＥＸＯＲゲー
トｅ２などは、それぞれＥＸＯＲ演算回路を構成してい
る。The PN code conversion circuit 1 and the PN code conversion circuit 2 can be realized by, for example, an EXOR operation circuit as shown in FIG. In FIG. 2, D 1 , D 2 , D 3 ... D k
Is a PN code (chip) of the original PN code string (PN1 or PN2) input to the PN code conversion circuit (1 or 2), M 1 , M 2 , M 3 , M 4 , ... M k−1 , M k is P
P of the M series PN code string generated in the N code conversion circuit
N codes (chips), P 1 , P 2 , ..., P k are phase-shifted PN code strings. Also, a 11 , a 21 , a 31
... a k1 , a 12 , a 22 , a 32 , ... a k2 , ... a
1k, a 2k, a 3 k , ... a kk the AND gate,
e 1 , e 2 , ... E k are EXOR gates. AND gates a 11 , a 21 , ... A k1 and EXOR gates e 1 ,
AND gates a 1 2, a 22, etc. ... a k2 and EXOR gate e 2 are respectively constitute the EXOR operation circuit.
【００３５】図２のＰＮ符号変換回路は、もとのＭ系列
のＰＮ符号列（ＰＮ１またはＰＮ２）に、Ｍ系列発生装
置のレジスタの初期値のみが異なる同じＭ系列のＰＮ符
号列をＥＸＯＲ（排他的論理和）によって加算すると、
もとの任意のチップ数だけシフトさせたＰＮ符号列を生
成できるというＭ系列のシフト加法性を用いたものであ
る。The PN code conversion circuit of FIG. 2 EXORs the original M-sequence PN code string (PN1 or PN2) with the same M-sequence PN code string that differs only in the initial value of the register of the M-sequence generator. If you add by exclusive OR,
It uses the M-sequence shift additivity that a PN code string shifted by the original arbitrary number of chips can be generated.
【００３６】図３は本発明の実施の形態１の位相シフト
手順を説明する図である。ＮビットのＭ系列によるＰＮ
符号列の周期は、２Ｎ−１［チップ］であることから、
このＰＮ符号列を２Ｎ［チップ］位相シフトすること
は、図３（ａ）のように、上記のＰＮ符号列を１［周
期］＋１［チップ］位相シフトとすることと同じある。FIG. 3 is a diagram for explaining the phase shift procedure according to the first embodiment of the present invention. PN with N-bit M series
Since the cycle of the code string is 2 N −1 [chips],
Phase shifting the PN code string by 2 N [chips] is the same as shifting the PN code string by 1 [cycle] +1 [chip] phase shift, as shown in FIG.
【００３７】位相シフトする任意の全チップ数Ｘは、
Ｘ＝（２Ｎ−１）×Ｖ＋Ｗ…（１）
＝２Ｎ×Ｙ＋Ｚ…（２）
と表現できる。ここで、上記（１）式のＶおよびＷは、
上記従来の技術において説明したものである。An arbitrary total number X of chips to be phase-shifted can be expressed as X = (2 N -1) * V + W ... (1) = 2 N * Y + Z ... (2). Here, V and W in the above equation (1) are
This is described in the above conventional technique.
【００３８】上記従来の位相シフト装置での位相シフト
手順に相当する上記（１）式において、上記Ｖは位相シ
フトする全チップ数ＸをＰＮ符号列ＰＮ１の周期２Ｎ−
１で除算したときの除数であり、上記Ｗはこの除算の余
りである。また、ＰＮ符号列ＰＮ１の周期は２Ｎ−１
［チップ］であるので、ＰＮ符号列ＰＮ１の位相をＶ
［周期］＋Ｗ［チップ］シフトすることは、ＰＮ符号列
ＰＮ１の位相をＷ［チップ］シフトすることと同じであ
る。In the above equation (1) corresponding to the phase shifting procedure in the conventional phase shifting device, V is the total number of chips X to be phase shifted, which is the period 2 N − of the PN code string PN1.
It is a divisor when divided by 1, and the above W is the remainder of this division. The cycle of the PN code string PN1 is 2 N -1.
Since it is [chip], the phase of the PN code string PN1 is V
Shifting [cycle] + W [chips] is the same as shifting the phase of the PN code string PN1 by W [chips].
【００３９】上記従来の位相シフト装置では、位相シフ
ト情報ＰＳ［Ｘ］をＰＮ符号列ＰＮ１の周期２Ｎ−１の
２進データである”１１…１”［Ｎ：１］で実際に除算
して上記Ｗの値を求め、もとのＰＮ符号列ＰＮ１の位相
をＷ［チップ］シフトすることによって、もとのＰＮ符
号列ＰＮ１の位相を任意の位相シフト量Ｘ［チップ］シ
フトしたＰＮ符号列ＰＮ３を生成していた。In the above conventional phase shifter, the phase shift information PS [X] is actually divided by "11 ... 1" [N: 1] which is binary data of the period 2 N -1 of the PN code string PN1. Then, the value of W is obtained and the phase of the original PN code string PN1 is shifted by W [chips] to shift the phase of the original PN code string PN1 by an arbitrary phase shift amount X [chips]. Row PN3 was generated.
【００４０】これに対し、この実施の形態１の位相シフ
ト装置では、もとのＰＮ符号列ＰＮ１の位相をＸ［チッ
プ］（＝２Ｎ×Ｙ［チップ］＋Ｚ［チップ］）シフトし
ている。図３（ｂ）のように、もとのＰＮ符号列ＰＮ１
の位相をＶ［周期］＋Ｗ［チップ］位相シフトすること
と、もとのＰＮ符号列ＰＮ１の位相を２Ｎ×Ｙ［チッ
プ］＋Ｚ［チップ］シフトすることと同じである。On the other hand, in the phase shift device of the first embodiment, the phase of the original PN code string PN1 is shifted by X [chips] (= 2 N × Y [chips] + Z [chips]). . As shown in FIG. 3B, the original PN code string PN1
It is the same as the phase shift of V [cycle] + W [chip] phase and the phase shift of the original PN code string PN1 by 2 N × Y [chip] + Z [chip].
【００４１】また、実施の形態１の位相シフト装置での
位相シフト手順に相当する上記（２）式において、上記
Ｙは位相シフトする全チップ数Ｘを２Ｎで除算したとき
の除数であり、上記Ｚはこの除算の余りである。また、
上記Ｘの２進データであるＬ＋Ｍビットの位相シフト情
報ＰＳ［Ｘ］を、２Ｎの２進データである”１０…０”
［Ｎ＋１：１］で除算したときの除数が位相シフト情報
ＰＳ［Ｘ］の上位Ｌビットデータであり、上記除算をし
たときの余りが位相シフト情報ＰＳ［Ｘ］の下位Ｎビッ
トデータであることは周知の事実である。従って、図３
（ｃ）のように、位相シフト情報ＰＳ［Ｘ］の上位Ｌビ
ットデータの値は、上記Ｙの値であり、位相シフト情報
ＰＳ［Ｘ］の下位Ｎビットデータの値は、上記Ｚの値で
ある。In the equation (2) corresponding to the phase shift procedure in the phase shift device of the first embodiment, Y is a divisor when the total number X of phase-shifted chips is divided by 2 N , The Z is the remainder of this division. Also,
The phase shift information PS [X] of L + M bits which is the binary data of X is “10 ... 0” which is the binary data of 2 N.
The divisor when divided by [N + 1: 1] is the upper L bit data of the phase shift information PS [X], and the remainder when the above division is performed is the lower N bit data of the phase shift information PS [X]. Is a well-known fact. Therefore, FIG.
As in (c), the value of the upper L-bit data of the phase shift information PS [X] is the value of Y, and the value of the lower N-bit data of the phase shift information PS [X] is the value of Z. Is.
【００４２】この実施の形態１の位相シフト装置では、
位相シフト情報ＰＳ［Ｘ］から上位Ｌビットデータおよ
び下位Ｎビットデータをそれぞれ抽出して上記Ｙおよび
Ｚを求め、もとのＰＮ符号列ＰＮ１を位相シフト量２Ｎ
×Ｙ［チップ］位相シフトしてＰＮ符号列ＰＮ２を生成
し、このＰＮ符号列ＰＮ２をさらに位相シフト量Ｚ［チ
ップ］位相シフトすることによって、もとのＰＮ符号列
ＰＮ１を任意の位相シフト量Ｘ［チップ］だけ位相シフ
トさせたＰＮ符号列ＰＮ３を生成する。In the phase shift device according to the first embodiment,
The upper L bit data and the lower N bit data are extracted from the phase shift information PS [X] to obtain the above Y and Z, and the original PN code string PN1 is phase shifted by 2 N.
× Y [chip] phase shift is performed to generate a PN code string PN2, and this PN code string PN2 is further phase-shifted by Z [chip] phase shifts, so that the original PN code string PN1 is shifted by an arbitrary phase shift amount. A PN code string PN3 phase-shifted by X [chips] is generated.
【００４３】従って、実施の形態１の位相シフト装置で
は、位相シフト情報ＰＳ［Ｘ］から上位Ｌビットデータ
および下位Ｎビットデータを抽出するだけで位相シフト
量２ Ｎ×Ｙ［チップ］およびＺ［チップ］を求めること
ができ、従来の位相シフト装置のように位相シフト情報
ＰＳ［Ｘ］をＰＮ符号列ＰＮ１の周期２Ｎ−１で除算す
る必要がない（周期の長いＰＮ符号列を位相シフトさせ
るときに膨大となる除算回路を設ける必要がない）。Therefore, in the phase shift device of the first embodiment,
Is the upper L-bit data from the phase shift information PS [X]
And phase shift only by extracting lower N bit data
Quantity 2 N× To obtain Y [chips] and Z [chips]
The phase shift information can be obtained like a conventional phase shift device.
PS [X] is the period 2 of the PN code string PN1NDivide by -1
There is no need to shift the phase of a PN code string with a long period.
There is no need to provide a huge division circuit when you do).
【００４４】以上のように実施の形態１によれば、位相
シフト情報ＰＳ［Ｘ］から上位Ｌビットデータおよび下
位Ｎビットデータをそれぞれ抽出し、もとのＰＮ符号列
ＰＮ１を上記Ｌビットデータに相当する位相シフト量２
Ｎ×Ｙ［チップ］位相シフトしてＰＮ符号列ＰＮ２を生
成し、このＰＮ符号列ＰＮ２をさらに上記Ｎビットデー
タに相当する位相シフト量Ｚ［チップ］位相シフトする
ことにより、除算回路を設けることなく、もとのＰＮ符
号列ＰＮ１の位相を任意の位相シフト量Ｘ［チップ］シ
フトすることができるので、周期の長いＰＮ符号列を位
相シフトする場合においても、コンパクトで簡単な構成
で位相シフト装置を実現できる。As described above, according to the first embodiment, the upper L-bit data and the lower N-bit data are extracted from the phase shift information PS [X], and the original PN code string PN1 is converted into the L-bit data. Corresponding phase shift amount 2
N × Y [chip] phase shift is performed to generate a PN code string PN2, and the PN code string PN2 is further phase-shifted by Z [chip] phase shift corresponding to the N-bit data to provide a division circuit. Since the phase of the original PN code string PN1 can be shifted by an arbitrary phase shift amount X [chips], the phase shift can be performed with a compact and simple configuration even when the phase of a PN code string with a long period is phase-shifted. The device can be realized.
【００４５】実施の形態２
図４は本発明の実施の形態２のＰＮ符号列位相シフト装
置の構成図である。図４において、図１と同じものには
同じ符号を付してある。この実施の形態２のＰＮ符号列
位相シフト装置は、入力されたＰＮ符号列ＰＮ１の位相
を、入力された位相シフト情報ＰＳ［Ｘ］に従って位相
シフトさせるＰＮ符号列位相シフト装置であり、ＰＮ符
号変換回路１，２と、上位Ｌビット抽出回路３と、下位
Ｎビット抽出回路４とを備えている。Second Embodiment FIG. 4 is a configuration diagram of a PN code string phase shift device according to a second embodiment of the present invention. 4, the same parts as those in FIG. 1 are designated by the same reference numerals. The PN code string phase shift device of the second embodiment is a PN code string phase shift device that shifts the phase of an input PN code string PN1 according to the input phase shift information PS [X]. It includes conversion circuits 1 and 2, an upper L bit extraction circuit 3 and a lower N bit extraction circuit 4.
【００４６】上記実施の形態１では、入力されたもとの
ＰＮ符号列ＰＮ１を、位相シフト情報ＰＳ［Ｘ］の上位
Ｌビットデータに相当する２Ｎ×Ｙ［チップ］シフト
し、そのあとさらに位相シフト情報ＰＳ［Ｘ］の下位Ｎ
ビットデータに相当するＺ［チップ］シフトしたが、２
Ｎ×Ｙ［チップ］シフトしたあとにさらにＺ［チップ］
シフトすることと、上記２Ｎ×Ｙと上記Ｚの合計の位相
シフト量Ｘ＝２Ｎ×Ｙ＋Ｚを先の求めてＸ［チップ］シ
フトすることとが同じであることは、ＰＮ符号列おいて
周知の事実である。In the first embodiment, the input original PN code string PN1 is shifted by 2 N × Y [chips] corresponding to the upper L-bit data of the phase shift information PS [X], and then the phase shift is further performed. Lower N of information PS [X]
Z [chip] shifted corresponding to bit data, but 2
N x Y [chip] After shifting, further Z [chip]
The fact that shifting is the same as shifting the sum of the above 2 N × Y and Z by X [2 N × Y + Z] X [chips] is the same as in the PN code string. It is a well-known fact.
【００４７】そこで、この実施の形態２の位相シフト装
置では、上記Ｌビットデータに相当する位相シフト量２
Ｎ×Ｙ（＝（２Ｎ−１）×Ｙ＋Ｙ）からＰＮ符号の周期
分（２Ｎ−１）×Ｙを差し引いた位相シフト量Ｙと、上
記Ｎビットデータに相当する位相シフト量Ｚとの合計の
合計の位相シフト量Ｘ＝Ｙ＋Ｚを求め、入力されたもと
のＰＮ符号列ＰＮ１を、実際に必要な位相シフト量Ｘ
（＝Ｙ＋Ｚ）［チップ］シフトする。Therefore, in the phase shift device according to the second embodiment, the phase shift amount 2 corresponding to the L-bit data is set.
Of the phase shift amount Y obtained by subtracting the period (2 N −1) × Y of the PN code from N × Y (= (2 N −1) × Y + Y), and the phase shift amount Z corresponding to the N-bit data. The total phase shift amount X = Y + Z is calculated, and the input original PN code string PN1 is converted into the actually required phase shift amount X.
(= Y + Z) [Chip] Shift.
【００４８】図４の実施の形態２の位相シフト装置にお
いて、加算回路２２は、上位Ｌビット抽出回路３から入
力された上記Ｌビットデータに相当する位相シフト量２
Ｎ×Ｙを（２Ｎ−１）×Ｙ＋Ｙと変形して位相シフト量
Ｙを求め、さらに上記Ｎビットデータに相当する位相シ
フト量Ｚとの合計の位相シフト量Ｘ＝Ｙ＋Ｚを求め、Ｐ
Ｎ符号列ＰＮ１の位相をＸ［チップ］シフトさせるため
の制御信号ＳをＰＮ符号変換回路２１に送る。In the phase shift device according to the second embodiment shown in FIG. 4, the adder circuit 22 has a phase shift amount 2 corresponding to the L-bit data input from the upper L-bit extraction circuit 3.
N × Y is transformed into (2 N −1) × Y + Y to obtain the phase shift amount Y, and the total phase shift amount X = Y + Z with the phase shift amount Z corresponding to the N-bit data is obtained, and P
A control signal S for shifting the phase of the N code string PN1 by X [chips] is sent to the PN code conversion circuit 21.
【００４９】ＰＮ符号変換回路２１は、入力されたもと
のＰＮ符号列ＰＮ１の位相を、加算回路２２からの制御
信号Ｓに従って、Ｘ（＝Ｙ＋Ｚ）［チップ］シフトし、
この位相シフトしたＰＮ符号列を、ＰＮ符号列ＰＮ３と
して出力する。The PN code conversion circuit 21 shifts the phase of the input PN code string PN1 by X (= Y + Z) [chips] according to the control signal S from the addition circuit 22,
The phase-shifted PN code string is output as the PN code string PN3.
【００５０】以上のように実施の形態２によれば、位相
シフト情報ＰＳ［Ｘ］から上位Ｌビットデータおよび下
位Ｎビットデータをそれぞれ抽出し、上記Ｌビットデー
タに相当する位相シフト量２Ｎ×Ｙ（＝（２Ｎ−１）×
Ｙ＋Ｙ＝Ｙ）と、上記Ｎビットデータに相当する位相シ
フト量Ｚとの合計の位相シフト量Ｘ（＝Ｙ＋Ｚ）を求
め、もとのＰＮ符号列ＰＮ１の位相をＸ［チップ］シフ
トすることにより、除算回路を設けることなく、もとの
ＰＮ符号列ＰＮ１の位相を任意の位相シフト量Ｘ［チッ
プ］シフトすることができるので、周期の長いＰＮ符号
列を位相シフトする場合においても、コンパクトで簡単
な構成で位相シフト装置を実現できる。As described above, according to the second embodiment, the upper L-bit data and the lower N-bit data are extracted from the phase shift information PS [X] and the phase shift amount 2 N × corresponding to the L-bit data is extracted. Y (= (2 N −1) ×
Y + Y = Y) and the total amount of phase shift X (= Y + Z) of the phase shift amount Z corresponding to the N-bit data, and the phase of the original PN code string PN1 is shifted by X [chips]. Since the phase of the original PN code string PN1 can be shifted by an arbitrary phase shift amount X [chips] without providing a division circuit, it is compact even when phase shifting a PN code string having a long period. A phase shift device can be realized with a simple configuration.
【００５１】また、加算回路２２を設けることにより、
ＰＮ符号変換回路を１個にすることができるので、上記
実施の形態１よりもＰＮ符号変換回路をコンパクトで簡
単な構成にすることができる。By providing the adder circuit 22,
Since only one PN code conversion circuit can be provided, the PN code conversion circuit can be made compact and simpler than in the first embodiment.
【００５２】なお、上記実施の形態１，２においての上
位Ｌビット抽出回路３、下位Ｎビット抽出回路４、加算
回路２２などを、例えば汎用プロセッサによるソフトウ
ェアによって実現することも可能である。また、ＰＮ符
号変換回路１，２，２１の構成は、図２の構成に限られ
るものではない。The upper L bit extraction circuit 3, the lower N bit extraction circuit 4, the addition circuit 22 and the like in the first and second embodiments can be realized by software such as a general-purpose processor. The configurations of the PN code conversion circuits 1, 2 and 21 are not limited to those shown in FIG.
【００５３】[0053]
【発明の効果】以上説明したように本発明によれば、位
相シフト情報から上位Ｌビットデータおよび下位Ｎビッ
トデータをそれぞれ抽出し、ＰＮ符号列の位相を、上記
Ｌビットデータに相当する位相シフト量２Ｎ×Ｙまたは
上記Ｌビットデータから生成される位相シフト量Ｙと、
上記Ｎビットデータに相当する位相シフト量Ｚとの合計
の位相シフト量Ｘシフトさせることにより、周期の長い
ＰＮ符号列を位相シフトする場合においても、位相シフ
ト装置をコンパクトで簡単に構成できるので、位相シフ
ト装置のＬＳＩ化やコスト低減などを実現できるという
効果がある。As described above, according to the present invention, the upper L-bit data and the lower N-bit data are extracted from the phase shift information, and the phase of the PN code string is phase-shifted corresponding to the L-bit data. Amount 2 N × Y or a phase shift amount Y generated from the L-bit data,
By shifting the total amount of phase shift X with the amount of phase shift Z corresponding to the N-bit data, the phase shift device can be configured compactly and easily even in the case of phase shifting a PN code string having a long period. There is an effect that it is possible to realize the LSI of the phase shift device and reduce the cost.
【図１】本発明の実施の形態１のＰＮ符号列位相シフト
装置の構成図である。FIG. 1 is a configuration diagram of a PN code string phase shift device according to a first embodiment of the present invention.
【図２】図１のＰＮ符号変換回路の構成例の図である。FIG. 2 is a diagram of a configuration example of a PN code conversion circuit of FIG.
【図３】本発明の実施の形態１のＰＮ符号列位相シフト
手順を説明する図である。FIG. 3 is a diagram illustrating a PN code string phase shift procedure according to the first embodiment of the present invention.
【図４】本発明の実施の形態２のＰＮ符号列位相シフト
装置の構成図である。FIG. 4 is a configuration diagram of a PN code string phase shift device according to a second embodiment of the present invention.
【図５】従来のＰＮ符号列位相シフト装置の構成図であ
る。FIG. 5 is a configuration diagram of a conventional PN code string phase shift device.
【図６】従来のＰＮ符号列位相シフト手順を説明する図
である。FIG. 6 is a diagram illustrating a conventional PN code string phase shift procedure.
１，２，２１ ＰＮ符号変換回路、 ３ 上位Ｌビット
抽出回路、 ４ 下位Ｎビット抽出回路、 ２２ 加算
回路。1, 2, 21 PN code conversion circuit, 3 upper L bit extraction circuit, 4 lower N bit extraction circuit, 22 addition circuit.
Claims (10)
る周期（２Ｎ−１）［チップ］のＰＮ符号列の位相を、
Ｌ（Ｌは正の整数）＋Ｎビットデータからなる位相シフ
ト情報に従ってシフトさせるＰＮ符号列の位相シフト方
法において、 上記位相シフト情報から上位Ｌビットデータおよび下位
Ｎビットデータをそれぞれ抽出するステップ（Ａ）と、 上記ＰＮ符号列の位相を、上記Ｌビットデータに相当す
る位相シフト量２Ｎ×Ｙ（Ｙは０または正の整数）［チ
ップ］と、上記Ｎビットデータに相当する位相シフト量
Ｚ（Ｚは０≦Ｚ＜２Ｎなる整数）［チップ］との合計の
位相シフト量Ｘ＝２Ｎ×Ｙ＋Ｚ［チップ］シフトさせる
ステップ（Ｂ）とを含むことを特徴とするＰＮ符号列の
位相シフト方法。1. A phase of a PN code string having a period (2 N -1) [chips] of an M sequence of N (N is a positive integer) bits,
In the phase shift method of the PN code string for shifting according to the phase shift information consisting of L (L is a positive integer) + N bit data, a step (A) of extracting upper L bit data and lower N bit data from the phase shift information. The phase shift amount 2 N × Y (Y is 0 or a positive integer) [chip] corresponding to the L-bit data, and the phase shift amount Z ( Z is an integer of 0 ≦ Z <2 N ) [chips] and a total phase shift amount X = 2 N × Y + Z [chips] shifting step (B). Method.
の位相を上記２Ｎ×Ｙシフトさせ、このＰＮ符号列の位
相をさらに上記Ｚシフトさせることを特徴とする請求項
１に記載のＰＮ符号列の位相シフト方法。2. The step (B) according to claim 1, wherein the phase of the PN code string is shifted by 2 N × Y, and the phase of the PN code string is further shifted by the Z. Phase shift method of PN code string.
よびＺから上記Ｘを求め、上記ＰＮ符号列の位相を上記
求めたＸシフトさせることを特徴とする請求項１に記載
のＰＮ符号列の位相シフト方法。3. The PN according to claim 1, wherein the step (B) obtains the X from the 2 N × Y and Z and shifts the phase of the PN code string by the obtained X. Phase shift method of code sequence.
る周期（２Ｎ−１）［チップ］のＰＮ符号列の位相を、
Ｌ（Ｌは正の整数）＋Ｎビットデータからなる位相シフ
ト情報に従ってシフトさせるＰＮ符号列の位相シフト装
置において、 上記位相シフト情報から上位Ｌビットデータを抽出する
手段と、 上記位相シフト情報から下位Ｎビットデータを抽出する
手段と、 上記ＰＮ符号列の位相を、上記Ｌビットデータに相当す
る位相シフト量２Ｎ×Ｙ（Ｙは０または正の整数）シフ
トさせる第１の位相シフト手段と、 上記位相シフトされたＰＮ符号列の位相を、さらに上記
Ｎビットデータに相当する位相シフト量Ｚ（Ｚは０≦Ｚ
＜２Ｎなる整数）シフトさせる第２の位相シフト手段と
を備えたことを特徴とするＰＮ符号列の位相シフト装
置。4. The phase of a PN code string having a period (2 N −1) [chips] of an M sequence of N (N is a positive integer) bits,
In a phase shift device for a PN code string that shifts according to phase shift information consisting of L (L is a positive integer) + N bit data, means for extracting upper L bit data from the phase shift information, and lower N bits from the phase shift information. Means for extracting bit data; first phase shifting means for shifting the phase of the PN code string by a phase shift amount 2 N × Y (Y is 0 or a positive integer) corresponding to the L bit data; The phase of the phase-shifted PN code sequence is further converted into a phase shift amount Z (Z is 0 ≦ Z
A phase shift device for a PN code sequence, comprising: a second phase shift means for shifting <2 N ).
る周期（２Ｎ−１）［チップ］のＰＮ符号列を、Ｌ（Ｌ
は正の整数）＋Ｎビットデータからなる位相シフト情報
に従って位相シフトさせるＰＮ符号列の位相シフト装置
において、 上記位相シフト情報から上位Ｌビットデータを抽出する
手段と、 上記位相シフト情報から下位Ｎビットデータを抽出する
手段と、 上記Ｌビットデータに相当する位相シフト量２Ｎ×Ｙ
（Ｙは０または正の整数）と、上記Ｎビットデータに相
当する位相シフト量Ｚ（Ｚは０≦Ｚ＜２Ｎなる整数）と
の合計の位相シフト量Ｘ＝２Ｎ×Ｙ＋Ｚを求める手段
と、 上記ＰＮ符号列の位相を上記Ｘシフトさせる位相シフト
手段とを備えたことを特徴とするＰＮ符号列の位相シフ
ト装置。5. A PN code string having a period (2 N −1) [chips] of an M sequence of N (N is a positive integer) bit is L (L
Is a positive integer) + A phase shift device for a PN code string that performs a phase shift according to phase shift information consisting of N bit data, and means for extracting upper L bit data from the phase shift information, and lower N bit data from the phase shift information. And a phase shift amount 2 N × Y corresponding to the above L-bit data.
A means for obtaining a total phase shift amount X = 2 N × Y + Z of (Y is 0 or a positive integer) and a phase shift amount Z (Z is an integer satisfying 0 ≦ Z <2 N ) corresponding to the N-bit data. And a phase shift means for shifting the phase of the PN code string by the X, the phase shift device for the PN code string.
る周期（２Ｎ−１）［チップ］のＰＮ符号列の位相を、
Ｌ（Ｌは正の整数）＋Ｎビットデータからなる位相シフ
ト情報に従ってシフトさせるＰＮ符号列の位相シフト方
法において、 上記位相シフト情報から上位Ｌビットデータおよび下位
Ｎビットデータをそれぞれ抽出するステップ（Ａ）と、 上記ＰＮ符号列の位相を、上記Ｌビットデータから生成
されるＹ（Ｙは０または正の整数）［チップ］と、上記
Ｎビットデータに相当する位相シフト量Ｚ（Ｚは０≦Ｚ
＜２Ｎなる整数）［チップ］との合計の位相シフト量Ｘ
＝Ｙ＋Ｚ［チップ］シフトさせるステップ（Ｂ）とを含
むことを特徴とするＰＮ符号列の位相シフト方法。6. The phase of a PN code string having a period (2 N −1) [chips] of an M sequence of N (N is a positive integer) bits,
In the phase shift method of the PN code string for shifting according to the phase shift information consisting of L (L is a positive integer) + N bit data, a step (A) of extracting upper L bit data and lower N bit data from the phase shift information. The phase of the PN code string is Y (Y is 0 or a positive integer) [chip] generated from the L bit data, and the phase shift amount Z (Z is 0 ≦ Z) corresponding to the N bit data.
<An integer of 2 N ) [the amount of phase shift X with [chip]]
= Y + Z [chips] shifting step (B).
の位相を上記Ｙシフトさせ、このＰＮ符号列の位相をさ
らに上記Ｚシフトさせることを特徴とする請求項６に記
載のＰＮ符号列の位相シフト方法。7. The PN code sequence according to claim 6, wherein the step (B) shifts the phase of the PN code sequence by the Y shift and further shifts the phase of the PN code sequence by the Z shift. Phase shift method.
から上記Ｘを求め、 上記ＰＮ符号列の位相を上記求めたＸシフトさせること
を特徴とする請求項６に記載のＰＮ符号列の位相シフト
方法。8. The step (B) includes the steps Y and Z.
7. The phase shift method for a PN code string according to claim 6, wherein the X is obtained from the above, and the phase of the PN code string is shifted by the obtained X.
る周期（２Ｎ−１）［チップ］のＰＮ符号列の位相を、
Ｌ（Ｌは正の整数）＋Ｎビットデータからなる位相シフ
ト情報に従ってシフトさせるＰＮ符号列の位相シフト装
置において、 上記位相シフト情報から上位Ｌビットデータを抽出する
手段と、 上記位相シフト情報から下位Ｎビットデータを抽出する
手段と、 上記ＰＮ符号列の位相を、上記Ｌビットデータから生成
される位相シフト量Ｙ（Ｙは０または正の整数）シフト
させる第１の位相シフト手段と、 上記位相シフトされたＰＮ符号列の位相を、さらに上記
Ｎビットデータに相当する位相シフト量Ｚ（Ｚは０≦Ｚ
＜２Ｎなる整数）シフトさせる第２の位相シフト手段と
を備えたことを特徴とするＰＮ符号列の位相シフト装
置。9. The phase of a PN code string having a period (2 N −1) [chips] of an M sequence of N (N is a positive integer) bits,
In a phase shift device for a PN code string that shifts according to phase shift information consisting of L (L is a positive integer) + N bit data, means for extracting upper L bit data from the phase shift information, and lower N bits from the phase shift information. Means for extracting bit data, first phase shift means for shifting the phase of the PN code string by a phase shift amount Y (Y is 0 or a positive integer) generated from the L bit data, and the phase shift The phase of the generated PN code string is further converted into a phase shift amount Z (Z is 0 ≦ Z
A phase shift device for a PN code sequence, comprising: a second phase shift means for shifting <2 N ).
よる周期（２Ｎ−１）［チップ］のＰＮ符号列を、Ｌ
（Ｌは正の整数）＋Ｎビットデータからなる位相シフト
情報に従って位相シフトさせるＰＮ符号列の位相シフト
装置において、 上記位相シフト情報から上位Ｌビットデータを抽出する
手段と、 上記位相シフト情報から下位Ｎビットデータを抽出する
手段と、 上記Ｌビットデータから生成される位相シフト量Ｙ（Ｙ
は０または正の整数）と、上記Ｎビットデータに相当す
る位相シフト量Ｚ（Ｚは０≦Ｚ＜２Ｎなる整数）との合
計の位相シフト量Ｘ＝Ｙ＋Ｚを求める手段と、 上記ＰＮ符号列の位相を上記Ｘシフトさせる位相シフト
手段とを備えたことを特徴とするＰＮ符号列の位相シフ
ト装置。10. A PN code string having a period (2 N −1) [chips] of an M sequence of N (N is a positive integer) bits is L
(L is a positive integer) + N-bit phase shift device for phase shifting according to phase shift information consisting of data, means for extracting upper L-bit data from the phase shift information, and lower N bits from the phase shift information. Means for extracting bit data, and a phase shift amount Y (Y
Is 0 or a positive integer) and a phase shift amount Z (Z is an integer satisfying 0 ≦ Z <2 N ) corresponding to the N-bit data, and means for obtaining a total phase shift amount X = Y + Z; A phase shift device for a PN code sequence, comprising a phase shift means for shifting the phase of the sequence by the above X.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001220842A JP2003036166A (en) | 2001-07-23 | 2001-07-23 | Method and device for phase shifting of pn code string |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001220842A JP2003036166A (en) | 2001-07-23 | 2001-07-23 | Method and device for phase shifting of pn code string |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2003036166A true JP2003036166A (en) | 2003-02-07 |
Family
ID=19054605
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001220842A Withdrawn JP2003036166A (en) | 2001-07-23 | 2001-07-23 | Method and device for phase shifting of pn code string |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2003036166A (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2010073370A1 (en) * | 2008-12-26 | 2010-07-01 | 横山 佳子 | Carrier processing device, object transmission system, and method |
| US10655209B2 (en) | 2013-03-21 | 2020-05-19 | Noritake Co., Limited | Electromagnetic shield |
-
2001
- 2001-07-23 JP JP2001220842A patent/JP2003036166A/en not_active Withdrawn
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2010073370A1 (en) * | 2008-12-26 | 2010-07-01 | 横山 佳子 | Carrier processing device, object transmission system, and method |
| JP5378414B2 (en) * | 2008-12-26 | 2013-12-25 | 横山 佳子 | Carrier processing apparatus, object transmission system and method |
| US10655209B2 (en) | 2013-03-21 | 2020-05-19 | Noritake Co., Limited | Electromagnetic shield |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CA2272864C (en) | Method and apparatus for generating complex four-phase sequences for a cdma communication system | |
| CN101957741A (en) | Sub-threshold value characteristic-based true random number generator | |
| JP2000200177A (en) | Method and device for generating maximum length sequence of data | |
| JPH11265276A (en) | Phase shift coefficient calculation system for m sequence | |
| Mutyam | Preventing crosstalk delay using Fibonacci representation | |
| WO2013155785A1 (en) | Scrambling code generation method, apparatus and scrambling code processing apparatus | |
| JP2001517397A (en) | Code synchronization apparatus and method | |
| JP2003036166A (en) | Method and device for phase shifting of pn code string | |
| JP2000278182A (en) | Digital matched filter circuit | |
| KR100327856B1 (en) | Circuit and method for arbitrarily shifting M series | |
| JP3818733B2 (en) | Average value calculation circuit, correlation value calculation circuit using the same, matched filter, and communication device | |
| US7289426B2 (en) | Method and low consumption device for parallel generating channelization codes for CDMA transmissions, in particular WH and OVSF codes | |
| CN201845328U (en) | True random number generator based on sub-threshold characteristics | |
| PV et al. | Design and implementation of efficient stochastic number generator | |
| Song et al. | Optimum primitive polynomials for low-area low-power finite field semi-systolic multipliers | |
| KR100204564B1 (en) | Correlator with up/down counter | |
| León et al. | Fully programmable, scalable chaos-based PN sequence generation | |
| US6910056B1 (en) | Method and apparatus for implementing a multi-step pseudo random sequence generator | |
| KR100320430B1 (en) | PN code generating method | |
| Kim et al. | Efficient implementation of ovsf code generator for umts systems | |
| Yoon | Sequence-switch coding for low-power data transmission | |
| US7812636B2 (en) | Method and device for generating pseudo-random binary data | |
| KR100307705B1 (en) | Layered orthogonal code generation apparatus and method | |
| Ahmed et al. | Parallel overloaded CDMA interconnect (OCI) bus architecture for on-chip communications | |
| US7120186B2 (en) | Methods and apparatus for use in generating data sequences for spread spectrum communications |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20060728 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20060728 |
|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20081007 |