JP2003029987A - スレッド終了方法及び装置並びに並列プロセッサシステム - Google Patents
スレッド終了方法及び装置並びに並列プロセッサシステムInfo
- Publication number
- JP2003029987A JP2003029987A JP2001212249A JP2001212249A JP2003029987A JP 2003029987 A JP2003029987 A JP 2003029987A JP 2001212249 A JP2001212249 A JP 2001212249A JP 2001212249 A JP2001212249 A JP 2001212249A JP 2003029987 A JP2003029987 A JP 2003029987A
- Authority
- JP
- Japan
- Prior art keywords
- thread
- processor
- program counter
- fork
- register
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/46—Multiprogramming arrangements
- G06F9/48—Program initiating; Program switching, e.g. by interrupt
- G06F9/4806—Task transfer initiation or dispatching
Landscapes
- Engineering & Computer Science (AREA)
- Software Systems (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Multi Processors (AREA)
Abstract
(57)【要約】
【課題】 単一のプログラムを複数のスレッドに分割し
複数のプロセッサで並列に実行する並列プロセッサシス
テムにおいて、スレッドを終了させる為のターム命令を
削減する。 【解決手段】 各プロセッサは、フォークした子スレッ
ドの開始アドレスを保存するレジスタ29と、このレジス
タ29に保存した開始アドレスに自身のプログラムカウン
タ21の値が一致したことを検出する比較回路30とを備え
る。各プロセッサは、フォークした子スレッドの開始ア
ドレスに自身のプログラムカウンタ21の値が一致する
と、スレッド管理部にスレッド終了通知7dを送信し、ス
レッド管理部からスレッド終了許可7eが返却されると、
親スレッドの実行を終了する。
複数のプロセッサで並列に実行する並列プロセッサシス
テムにおいて、スレッドを終了させる為のターム命令を
削減する。 【解決手段】 各プロセッサは、フォークした子スレッ
ドの開始アドレスを保存するレジスタ29と、このレジス
タ29に保存した開始アドレスに自身のプログラムカウン
タ21の値が一致したことを検出する比較回路30とを備え
る。各プロセッサは、フォークした子スレッドの開始ア
ドレスに自身のプログラムカウンタ21の値が一致する
と、スレッド管理部にスレッド終了通知7dを送信し、ス
レッド管理部からスレッド終了許可7eが返却されると、
親スレッドの実行を終了する。
Description
【０００１】
【発明の属する技術分野】本発明は単一のプログラムを
複数のスレッドに分割して複数のプロセッサにより並列
に実行する並列プロセッサシステムに関し、特に個々の
プロセッサにおけるスレッドの終了方法に関する。
複数のスレッドに分割して複数のプロセッサにより並列
に実行する並列プロセッサシステムに関し、特に個々の
プロセッサにおけるスレッドの終了方法に関する。
【０００２】
【従来の技術】単一のプログラムを並列プロセッサシス
テムで並列に処理する手法として、プログラムをスレッ
ドと呼ぶ命令流に分割して複数のプロセッサで並列に実
行するマルチスレッド実行方法があり、この方法を記載
した文献として、特開平１０−２７１０８号公報（以
下、文献１と称す）、「Ｏｎ−Ｃｈｉｐ Ｍｕｌｔｉｐ
ｒｏｃｅｓｓｏｒ指向 制御並列アーキテクチャＭＵＳ
ＣＡＴの提案」（並列処理シンポジウムＪＳＰＰ９７論
文集、情報処理学会、ｐｐ．２２９−２３６、Ｍａｙ
１９９７）（以下、文献２と称す）、特開平１０−７８
８８０号公報（以下、文献３と称す）、「非数値計算プ
ログラムのスレッド間命令レベル並列を利用するプロセ
ッサ・アーキテクチャＳＫＹ」（並列処理シンポジウム
ＪＳＰＰ９８論文集、情報処理学会、ｐｐ．８７−９
４、平成１０年６月）（以下、文献４と称す）、「Ｍｕ
ｌｔｉｓｃａｌａｒ Ｐｒｏｃｅｓｓｏｒ」（Ｇ．Ｓ．
Ｓｏｈｉ，Ｓ．Ｅ．Ｂｒｅａｃｈ ａｎｄ Ｔ．Ｎ．Ｖ
ｉｊａｙｋｕｍａｒ， Ｔｈｅ２２ｎｄ Ｉｎｔｅｒｎ
ａｔｉｏｎａｌ Ｓｙｍｐｏｓｉｕｍ ｏｎ Ｃｏｍｐ
ｕｔｅｒ Ａｒｃｈｉｔｅｃｔｕｒｅ，ＩＥＥＥ Ｃｏ
ｍｐｕｔｅｒ ＳｏｃｉｅｔｙＰｒｅｓｓ，１９９５，
ページ４１４−４２５）（以下、文献５と称す）等があ
る。以下、これらの文献に記載された従来の技術につい
て説明する。
テムで並列に処理する手法として、プログラムをスレッ
ドと呼ぶ命令流に分割して複数のプロセッサで並列に実
行するマルチスレッド実行方法があり、この方法を記載
した文献として、特開平１０−２７１０８号公報（以
下、文献１と称す）、「Ｏｎ−Ｃｈｉｐ Ｍｕｌｔｉｐ
ｒｏｃｅｓｓｏｒ指向 制御並列アーキテクチャＭＵＳ
ＣＡＴの提案」（並列処理シンポジウムＪＳＰＰ９７論
文集、情報処理学会、ｐｐ．２２９−２３６、Ｍａｙ
１９９７）（以下、文献２と称す）、特開平１０−７８
８８０号公報（以下、文献３と称す）、「非数値計算プ
ログラムのスレッド間命令レベル並列を利用するプロセ
ッサ・アーキテクチャＳＫＹ」（並列処理シンポジウム
ＪＳＰＰ９８論文集、情報処理学会、ｐｐ．８７−９
４、平成１０年６月）（以下、文献４と称す）、「Ｍｕ
ｌｔｉｓｃａｌａｒ Ｐｒｏｃｅｓｓｏｒ」（Ｇ．Ｓ．
Ｓｏｈｉ，Ｓ．Ｅ．Ｂｒｅａｃｈ ａｎｄ Ｔ．Ｎ．Ｖ
ｉｊａｙｋｕｍａｒ， Ｔｈｅ２２ｎｄ Ｉｎｔｅｒｎ
ａｔｉｏｎａｌ Ｓｙｍｐｏｓｉｕｍ ｏｎ Ｃｏｍｐ
ｕｔｅｒ Ａｒｃｈｉｔｅｃｔｕｒｅ，ＩＥＥＥ Ｃｏ
ｍｐｕｔｅｒ ＳｏｃｉｅｔｙＰｒｅｓｓ，１９９５，
ページ４１４−４２５）（以下、文献５と称す）等があ
る。以下、これらの文献に記載された従来の技術につい
て説明する。
【０００３】一般にマルチスレッド実行方法において、
他のプロセッサ上に新たなスレッドを生成することを、
スレッドをフォーク（ｆｏｒｋ）すると言い、フォーク
動作を行った側のスレッドを親スレッド、生成された新
しいスレッドを子スレッド、スレッドをフォークする箇
所をフォーク点、子スレッドの先頭箇所をフォーク先ア
ドレスまたは子スレッドの開始点と呼ぶ。文献１〜４で
は、スレッドのフォークを指示するためにフォーク点に
フォーク命令が挿入される。フォーク命令にはフォーク
先アドレスが指定され、フォーク命令の実行によりその
フォーク先アドレスから始まる子スレッドが他プロセッ
サ上に生成され、子スレッドの実行が開始される。ま
た、スレッドの処理を終了させるターム（ｔｅｒｍ）命
令と呼ばれる命令が用意されており、各プロセッサはタ
ーム命令を実行することによりスレッドの処理を終了す
る。文献４では、このターム命令をＦＩＮＩＳＨ命令と
呼んでいる。
他のプロセッサ上に新たなスレッドを生成することを、
スレッドをフォーク（ｆｏｒｋ）すると言い、フォーク
動作を行った側のスレッドを親スレッド、生成された新
しいスレッドを子スレッド、スレッドをフォークする箇
所をフォーク点、子スレッドの先頭箇所をフォーク先ア
ドレスまたは子スレッドの開始点と呼ぶ。文献１〜４で
は、スレッドのフォークを指示するためにフォーク点に
フォーク命令が挿入される。フォーク命令にはフォーク
先アドレスが指定され、フォーク命令の実行によりその
フォーク先アドレスから始まる子スレッドが他プロセッ
サ上に生成され、子スレッドの実行が開始される。ま
た、スレッドの処理を終了させるターム（ｔｅｒｍ）命
令と呼ばれる命令が用意されており、各プロセッサはタ
ーム命令を実行することによりスレッドの処理を終了す
る。文献４では、このターム命令をＦＩＮＩＳＨ命令と
呼んでいる。
【０００４】図７にマルチスレッド実行方法の処理の概
要を示す。同図（ａ）は３つのスレッドＡ、Ｂ、Ｃに分
割された単一のプログラムを示す。このプログラムを単
一のプロセッサで処理する場合、同図（ｂ）に示すよう
に１つのプロセッサＰＥがスレッドＡ、Ｂ、Ｃを順番に
処理していく。これに対して文献１〜５のマルチスレッ
ド実行方法では、同図（ｃ）に示すように、１つのプロ
セッサＰＥ１にスレッドＡを実行させ、プロセッサＰＥ
１でスレッドＡを実行している最中に、スレッドＡに埋
め込まれたフォーク命令によってスレッドＢを他のプロ
セッサＰＥ２に生成し、プロセッサＰＥ２においてスレ
ッドＢを実行させる。また、プロセッサＰＥ２はスレッ
ドＢに埋め込まれたフォーク命令によってスレッドＣを
プロセッサＰＥ３に生成する。プロセッサＰＥ１、ＰＥ
２はそれぞれスレッドＢ、Ｃの開始点の直前に埋め込ま
れたターム命令によってスレッドの処理を終了し、プロ
セッサＰＥ３はスレッドＣの最後の命令を実行すると、
その次の命令（一般にはシステムコール命令）を実行す
る。このように複数のプロセッサでスレッドを同時に並
行して実行することにより、逐次処理に比べて性能の向
上が図られる。
要を示す。同図（ａ）は３つのスレッドＡ、Ｂ、Ｃに分
割された単一のプログラムを示す。このプログラムを単
一のプロセッサで処理する場合、同図（ｂ）に示すよう
に１つのプロセッサＰＥがスレッドＡ、Ｂ、Ｃを順番に
処理していく。これに対して文献１〜５のマルチスレッ
ド実行方法では、同図（ｃ）に示すように、１つのプロ
セッサＰＥ１にスレッドＡを実行させ、プロセッサＰＥ
１でスレッドＡを実行している最中に、スレッドＡに埋
め込まれたフォーク命令によってスレッドＢを他のプロ
セッサＰＥ２に生成し、プロセッサＰＥ２においてスレ
ッドＢを実行させる。また、プロセッサＰＥ２はスレッ
ドＢに埋め込まれたフォーク命令によってスレッドＣを
プロセッサＰＥ３に生成する。プロセッサＰＥ１、ＰＥ
２はそれぞれスレッドＢ、Ｃの開始点の直前に埋め込ま
れたターム命令によってスレッドの処理を終了し、プロ
セッサＰＥ３はスレッドＣの最後の命令を実行すると、
その次の命令（一般にはシステムコール命令）を実行す
る。このように複数のプロセッサでスレッドを同時に並
行して実行することにより、逐次処理に比べて性能の向
上が図られる。
【０００５】従来の他のマルチスレッド実行方法とし
て、図７（ｄ）に示すように、スレッドＡを実行してい
るプロセッサＰＥ１からフォークを複数回行うことによ
り、プロセッサＰＥ２にスレッドＢを、またプロセッサ
ＰＥ３にスレッドＣをそれぞれ生成するマルチスレッド
実行方法も存在する。この図７（ｄ）のモデルに対し
て、同図（ｃ）に示したようにスレッドはその生存中に
高々１回に限って有効な子スレッドを生成することがで
きるという制約を課したマルチスレッド実行方法をフォ
ーク１回モデルと呼ぶ。フォーク１回モデルでは、スレ
ッド管理の大幅な簡略化が可能となり、現実的なハード
ウェア規模でスレッド管理部のハードウェア化が実現で
きる。また、個々のプロセッサは子スレッドを生成する
他プロセッサが１プロセッサに限定されるため、隣接す
るプロセッサを単方向にリング状に接続した並列プロセ
ッサシステムでマルチスレッド実行が可能となる。本発
明はこのようなフォーク１回モデルを前提とする。
て、図７（ｄ）に示すように、スレッドＡを実行してい
るプロセッサＰＥ１からフォークを複数回行うことによ
り、プロセッサＰＥ２にスレッドＢを、またプロセッサ
ＰＥ３にスレッドＣをそれぞれ生成するマルチスレッド
実行方法も存在する。この図７（ｄ）のモデルに対し
て、同図（ｃ）に示したようにスレッドはその生存中に
高々１回に限って有効な子スレッドを生成することがで
きるという制約を課したマルチスレッド実行方法をフォ
ーク１回モデルと呼ぶ。フォーク１回モデルでは、スレ
ッド管理の大幅な簡略化が可能となり、現実的なハード
ウェア規模でスレッド管理部のハードウェア化が実現で
きる。また、個々のプロセッサは子スレッドを生成する
他プロセッサが１プロセッサに限定されるため、隣接す
るプロセッサを単方向にリング状に接続した並列プロセ
ッサシステムでマルチスレッド実行が可能となる。本発
明はこのようなフォーク１回モデルを前提とする。
【０００６】子スレッドをフォークした場合、親スレッ
ドから子スレッドへのレジスタ継承が必要になる。この
レジスタ継承に関しては、一般に２通りの方式がある。
１つは、文献１〜３の並列プロセッサシステムで採用さ
れているように、親スレッドのフォーク時点のレジスタ
ファイルの内容だけを継承対象とし、フォーク後に更新
されたレジスタは継承しない方式である。もう１つは、
文献４、５の並列プロセッサシステムで採用されている
ように、フォーク後に更新されたレジスタも継承対象と
する方式である。前者をフォーク時レジスタ転送方式、
後者をフォーク後レジスタ転送方式と呼ぶ。
ドから子スレッドへのレジスタ継承が必要になる。この
レジスタ継承に関しては、一般に２通りの方式がある。
１つは、文献１〜３の並列プロセッサシステムで採用さ
れているように、親スレッドのフォーク時点のレジスタ
ファイルの内容だけを継承対象とし、フォーク後に更新
されたレジスタは継承しない方式である。もう１つは、
文献４、５の並列プロセッサシステムで採用されている
ように、フォーク後に更新されたレジスタも継承対象と
する方式である。前者をフォーク時レジスタ転送方式、
後者をフォーク後レジスタ転送方式と呼ぶ。
【０００７】その他、文献２に記載のＭＵＳＣＡＴで
は、スレッド間の同期命令など、スレッドの並列動作を
柔軟に制御するための専用命令が数多く用意されてい
る。
は、スレッド間の同期命令など、スレッドの並列動作を
柔軟に制御するための専用命令が数多く用意されてい
る。
【０００８】
【発明が解決しようとする課題】上述した従来の並列プ
ロセッサシステムにおいては、個々のプロセッサでスレ
ッドを終了させるためには、必ずターム命令を子スレッ
ドの開始点の直前に記述しておく必要がある。ターム命
令は１スレッド当たり１個必要になるため、１つのスレ
ッドに含まれる命令数が少ない細粒度スレッドほど、全
命令数に占めるターム命令の割合が多くなる。ターム命
令も他の命令と同様に命令メモリに格納されてフェッチ
の対象となるため、命令メモリのハードウェア量の増
加、命令フェッチ数の増加による処理性能の低下が問題
となる。
ロセッサシステムにおいては、個々のプロセッサでスレ
ッドを終了させるためには、必ずターム命令を子スレッ
ドの開始点の直前に記述しておく必要がある。ターム命
令は１スレッド当たり１個必要になるため、１つのスレ
ッドに含まれる命令数が少ない細粒度スレッドほど、全
命令数に占めるターム命令の割合が多くなる。ターム命
令も他の命令と同様に命令メモリに格納されてフェッチ
の対象となるため、命令メモリのハードウェア量の増
加、命令フェッチ数の増加による処理性能の低下が問題
となる。
【０００９】本発明はこのような従来の問題点を解決し
たものであり、その目的は、スレッドを終了させる為の
ターム命令を削減することにより命令メモリに必要な容
量を削減し、また命令フェッチ数の削減による処理性能
の向上を図ることにある。
たものであり、その目的は、スレッドを終了させる為の
ターム命令を削減することにより命令メモリに必要な容
量を削減し、また命令フェッチ数の削減による処理性能
の向上を図ることにある。
【００１０】
【課題を解決するための手段】本発明は、単一のプログ
ラムを複数のスレッドに分割し複数のプロセッサで並列
に実行する並列プロセッサシステムにおいて、各プロセ
ッサは、フォークした子スレッドの開始アドレスに自身
のプログラムカウンタの値が一致したことを検出したと
きに親スレッドの実行を終了することを基本とする。
ラムを複数のスレッドに分割し複数のプロセッサで並列
に実行する並列プロセッサシステムにおいて、各プロセ
ッサは、フォークした子スレッドの開始アドレスに自身
のプログラムカウンタの値が一致したことを検出したと
きに親スレッドの実行を終了することを基本とする。
【００１１】また文献１等に示されるように、逐次的な
実行順序関係を持つ複数のスレッドを並列に実行する
際、子スレッドは親スレッドが終了しなければ終了でき
ないという制約が課される場合があり、一般にこのよう
な制約はスレッドの生成、終了を管理するスレッド管理
部で保証している。従って、このような制約のあるマル
チスレッド実行においては、各プロセッサはフォークし
た子スレッドの開始アドレスに自身のプログラムカウン
タの値が一致したことを検出したときにスレッド管理部
の許可を得て親スレッドの実行を終了する。
実行順序関係を持つ複数のスレッドを並列に実行する
際、子スレッドは親スレッドが終了しなければ終了でき
ないという制約が課される場合があり、一般にこのよう
な制約はスレッドの生成、終了を管理するスレッド管理
部で保証している。従って、このような制約のあるマル
チスレッド実行においては、各プロセッサはフォークし
た子スレッドの開始アドレスに自身のプログラムカウン
タの値が一致したことを検出したときにスレッド管理部
の許可を得て親スレッドの実行を終了する。
【００１２】
【作用】本発明にあっては、子スレッドをフォークした
親スレッドを実行しているプロセッサは、プログラムカ
ウンタの値が子スレッドの開始アドレスに一致すると親
スレッドの実行を終えるように動作するため、並列化プ
ログラム中にターム命令を記述しておく必要がない。以
下、図１を参照して本発明の作用を説明する。
親スレッドを実行しているプロセッサは、プログラムカ
ウンタの値が子スレッドの開始アドレスに一致すると親
スレッドの実行を終えるように動作するため、並列化プ
ログラム中にターム命令を記述しておく必要がない。以
下、図１を参照して本発明の作用を説明する。
【００１３】図１（ａ）は３つのスレッドＡ、Ｂ、Ｃに
分割された単一のプログラムを示す。ここで、スレッド
Ｂの開始アドレスをｂ、スレッドＣの開始アドレスをｃ
とする。同図（ｂ）に示すように、１つのプロセッサＰ
Ｅ１にスレッドＡを実行させ、プロセッサＰＥ１でスレ
ッドＡを実行している最中に、スレッドＡに埋め込まれ
たフォーク命令によってスレッドＢを他のプロセッサＰ
Ｅ２に生成し、プロセッサＰＥ２において開始アドレス
ｂから始まるスレッドＢを実行させる。また、プロセッ
サＰＥ２はスレッドＢに埋め込まれたフォーク命令によ
ってスレッドＣをプロセッサＰＥ３に生成し、プロセッ
サＰＥ３において開始アドレスｃから始まるスレッドＣ
を実行させる。そして、スレッドＡを実行しているプロ
セッサＰＥ１は、自身のプログラムカウンタ（ＰＣ）の
値がスレッドＢの開始アドレスｂに一致したとき、また
スレッドＢを実行しているプロセッサＰＥ２は、自身の
プログラムカウンタ（ＰＣ）の値がスレッドＣの開始ア
ドレスｃに一致したとき、それぞれスレッドＡ、Ｂの実
行を終了する。
分割された単一のプログラムを示す。ここで、スレッド
Ｂの開始アドレスをｂ、スレッドＣの開始アドレスをｃ
とする。同図（ｂ）に示すように、１つのプロセッサＰ
Ｅ１にスレッドＡを実行させ、プロセッサＰＥ１でスレ
ッドＡを実行している最中に、スレッドＡに埋め込まれ
たフォーク命令によってスレッドＢを他のプロセッサＰ
Ｅ２に生成し、プロセッサＰＥ２において開始アドレス
ｂから始まるスレッドＢを実行させる。また、プロセッ
サＰＥ２はスレッドＢに埋め込まれたフォーク命令によ
ってスレッドＣをプロセッサＰＥ３に生成し、プロセッ
サＰＥ３において開始アドレスｃから始まるスレッドＣ
を実行させる。そして、スレッドＡを実行しているプロ
セッサＰＥ１は、自身のプログラムカウンタ（ＰＣ）の
値がスレッドＢの開始アドレスｂに一致したとき、また
スレッドＢを実行しているプロセッサＰＥ２は、自身の
プログラムカウンタ（ＰＣ）の値がスレッドＣの開始ア
ドレスｃに一致したとき、それぞれスレッドＡ、Ｂの実
行を終了する。
【００１４】
【発明の実施の形態】次に本発明の実施の形態の例につ
いて図面を参照して詳細に説明する。
いて図面を参照して詳細に説明する。
【００１５】
【第１の実施の形態】図２を参照すると、本発明を適用
した並列プロセッサシステムの一例は、４スレッド並列
実行型プロセッサであり、４個のプロセッサ１−ｉ（ｉ
＝０〜３）が信号線２−ｉによってスレッドの生成、終
了を管理するスレッド管理部３に接続されると共に、信
号線４−ｉによって共有のメモリ５に接続されている。
また、隣接するプロセッサ同士が通信バス６−ｉによっ
て単方向にリング状に接続されている。この例では、４
スレッド並列実行型プロセッサを取り上げたが、８スレ
ッドや１６スレッドの並列実行型プロセッサ等、一般に
ｎ（≧２）スレッド並列実行型プロセッサに対して本発
明は適用可能である。
した並列プロセッサシステムの一例は、４スレッド並列
実行型プロセッサであり、４個のプロセッサ１−ｉ（ｉ
＝０〜３）が信号線２−ｉによってスレッドの生成、終
了を管理するスレッド管理部３に接続されると共に、信
号線４−ｉによって共有のメモリ５に接続されている。
また、隣接するプロセッサ同士が通信バス６−ｉによっ
て単方向にリング状に接続されている。この例では、４
スレッド並列実行型プロセッサを取り上げたが、８スレ
ッドや１６スレッドの並列実行型プロセッサ等、一般に
ｎ（≧２）スレッド並列実行型プロセッサに対して本発
明は適用可能である。
【００１６】各プロセッサ１−ｉは、プログラムカウン
タ（以下、ＰＣと称す）及びレジスタファイルを独立に
有し、ＰＣに従って、メモリ５中のスレッドの命令を同
時にフェッチ、解釈、実行する機能を有している。各プ
ロセッサ１−ｉは、スレッド管理部３から信号線２−ｉ
を通じてターゲットＰＣ値を伴うスレッド開始要求７ｃ
が送信された時点で、スレッドの実行を開始する。この
時点でスレッド管理部３において当該プロセッサ１−ｉ
はビジー状態として管理される。スレッドの実行を終了
するプロセッサ１−ｉは、スレッド管理部３に対して信
号線２−ｉを通じてスレッド終了通知７ｄを送信する。
このスレッド終了通知７ｄは、通知元のプロセッサ１−
ｉが最古親スレッドを実行していることを条件にスレッ
ド管理部３で受理され、当該プロセッサ１−ｉはフリー
状態として管理され、プロセッサ１−ｉにスレッド終了
許可７ｅが返却される。プロセッサ１−ｉはスレッド終
了許可７ｅを受信した時点でスレッドの実行を終える。
タ（以下、ＰＣと称す）及びレジスタファイルを独立に
有し、ＰＣに従って、メモリ５中のスレッドの命令を同
時にフェッチ、解釈、実行する機能を有している。各プ
ロセッサ１−ｉは、スレッド管理部３から信号線２−ｉ
を通じてターゲットＰＣ値を伴うスレッド開始要求７ｃ
が送信された時点で、スレッドの実行を開始する。この
時点でスレッド管理部３において当該プロセッサ１−ｉ
はビジー状態として管理される。スレッドの実行を終了
するプロセッサ１−ｉは、スレッド管理部３に対して信
号線２−ｉを通じてスレッド終了通知７ｄを送信する。
このスレッド終了通知７ｄは、通知元のプロセッサ１−
ｉが最古親スレッドを実行していることを条件にスレッ
ド管理部３で受理され、当該プロセッサ１−ｉはフリー
状態として管理され、プロセッサ１−ｉにスレッド終了
許可７ｅが返却される。プロセッサ１−ｉはスレッド終
了許可７ｅを受信した時点でスレッドの実行を終える。
【００１７】各プロセッサ１−ｉは、実行中の親スレッ
ドに存在するフォーク命令によって隣接する一方のプロ
セッサ１−ｊ（ｉ≠ｊ）（プロセッサ１−０はプロセッ
サ１−１、プロセッサ１−１はプロセッサ１−２、プロ
セッサ１−２はプロセッサ１−３、プロセッサ１−３は
プロセッサ１−０）に子スレッドをフォークすることが
できる。各プロセッサ１−ｉは、子スレッドのフォーク
を行う際、信号線２−ｉを通じてスレッド管理部３に対
し、子スレッドのフォーク先アドレス（開始ＰＣ値）を
伴うフォーク要求７ａを送信する。スレッド管理部３
は、フォーク要求７ａを受信すると、隣接プロセッサの
状態に基づいて、隣接する他プロセッサ１−ｊに対する
フォークが可能か否かを判定し、可能ならば当該プロセ
ッサ１−ｊに対してフォーク先アドレスを伴うスレッド
開始要求７ｃを送信する一方、フォーク要求元のプロセ
ッサ１−ｉに対しては、フォーク応答７ｂを返却する。
フォーク応答７ｂを受信したプロセッサ１−ｉは、通信
バス６−ｉを通じてフォーク先プロセッサ１−ｊに親ス
レッドのレジスタの値を転送するレジスタ継承を行い、
スレッド開始要求７ｃを受信したプロセッサ１−ｊは、
フォーク先アドレスから子スレッドの実行を開始する。
ドに存在するフォーク命令によって隣接する一方のプロ
セッサ１−ｊ（ｉ≠ｊ）（プロセッサ１−０はプロセッ
サ１−１、プロセッサ１−１はプロセッサ１−２、プロ
セッサ１−２はプロセッサ１−３、プロセッサ１−３は
プロセッサ１−０）に子スレッドをフォークすることが
できる。各プロセッサ１−ｉは、子スレッドのフォーク
を行う際、信号線２−ｉを通じてスレッド管理部３に対
し、子スレッドのフォーク先アドレス（開始ＰＣ値）を
伴うフォーク要求７ａを送信する。スレッド管理部３
は、フォーク要求７ａを受信すると、隣接プロセッサの
状態に基づいて、隣接する他プロセッサ１−ｊに対する
フォークが可能か否かを判定し、可能ならば当該プロセ
ッサ１−ｊに対してフォーク先アドレスを伴うスレッド
開始要求７ｃを送信する一方、フォーク要求元のプロセ
ッサ１−ｉに対しては、フォーク応答７ｂを返却する。
フォーク応答７ｂを受信したプロセッサ１−ｉは、通信
バス６−ｉを通じてフォーク先プロセッサ１−ｊに親ス
レッドのレジスタの値を転送するレジスタ継承を行い、
スレッド開始要求７ｃを受信したプロセッサ１−ｊは、
フォーク先アドレスから子スレッドの実行を開始する。
【００１８】図３を参照すると、各々のプロセッサ１−
ｉは、スレッド管理部３から送信されたスレッド開始要
求７ｃに付随する開始アドレス値がセットされ、その後
に適宜歩進されるＰＣ２１と、ＰＣ２１に従ってメモリ
５からスレッドの命令をフェッチする命令フェッチユニ
ット２２と、フェッチされた命令をデコードし、実行す
る実行ユニット２３と、汎用レジスタ２４−０〜２４−
ｍの集合であるレジスタファイル２５と、フォーク先プ
ロセッサに対して通信バス６−ｉ経由でレジスタファイ
ル２５の内容を転送するレジスタ転送ユニット２６と、
実行ユニット２３がフォーク命令を実行したときに出力
するフォーク信号２７でセットされ、スレッド管理部３
から受信されるフォーク応答７ｂによってリセットさ
れ、その出力がフォーク要求７ａとなるフォーク有効ビ
ット２８と、フォーク要求７ａに付随するフォーク先ア
ドレスを保存するレジスタ２９と、ＰＣ２１の値がレジ
スタ２９に保存されたフォーク先アドレスと一致するか
否かを検出し、一致を検出したときに一致信号３１を実
行ユニット２３に出力する比較回路３０とを含んで構成
されている。
ｉは、スレッド管理部３から送信されたスレッド開始要
求７ｃに付随する開始アドレス値がセットされ、その後
に適宜歩進されるＰＣ２１と、ＰＣ２１に従ってメモリ
５からスレッドの命令をフェッチする命令フェッチユニ
ット２２と、フェッチされた命令をデコードし、実行す
る実行ユニット２３と、汎用レジスタ２４−０〜２４−
ｍの集合であるレジスタファイル２５と、フォーク先プ
ロセッサに対して通信バス６−ｉ経由でレジスタファイ
ル２５の内容を転送するレジスタ転送ユニット２６と、
実行ユニット２３がフォーク命令を実行したときに出力
するフォーク信号２７でセットされ、スレッド管理部３
から受信されるフォーク応答７ｂによってリセットさ
れ、その出力がフォーク要求７ａとなるフォーク有効ビ
ット２８と、フォーク要求７ａに付随するフォーク先ア
ドレスを保存するレジスタ２９と、ＰＣ２１の値がレジ
スタ２９に保存されたフォーク先アドレスと一致するか
否かを検出し、一致を検出したときに一致信号３１を実
行ユニット２３に出力する比較回路３０とを含んで構成
されている。
【００１９】各々のプロセッサ１−ｉは、スレッド開始
要求７ｃによって、それに付随する開始アドレスからス
レッドの実行を開始する。また、実行ユニット２３は、
フォーク命令の実行時、フォーク信号２７によってフォ
ーク有効ビット２８をセットすると共にフォーク先アド
レスをレジスタ２９に保存し、スレッド管理部３に対し
てフォーク先アドレスを添えてフォーク要求７ａを送信
する。さらに実行ユニット２３は、ＰＣ２１の値がレジ
スタ２９に保存されたフォーク先アドレスと一致して比
較回路３０から一致信号３１が出力されると、スレッド
の処理を終了すべく、スレッド管理部３に対してスレッ
ド終了通知７ｄを送信し、その応答としてスレッド管理
部３からスレッド終了許可７ｅを受信するとスレッドの
処理を終了する。
要求７ｃによって、それに付随する開始アドレスからス
レッドの実行を開始する。また、実行ユニット２３は、
フォーク命令の実行時、フォーク信号２７によってフォ
ーク有効ビット２８をセットすると共にフォーク先アド
レスをレジスタ２９に保存し、スレッド管理部３に対し
てフォーク先アドレスを添えてフォーク要求７ａを送信
する。さらに実行ユニット２３は、ＰＣ２１の値がレジ
スタ２９に保存されたフォーク先アドレスと一致して比
較回路３０から一致信号３１が出力されると、スレッド
の処理を終了すべく、スレッド管理部３に対してスレッ
ド終了通知７ｄを送信し、その応答としてスレッド管理
部３からスレッド終了許可７ｅを受信するとスレッドの
処理を終了する。
【００２０】レジスタ転送ユニット２６は、フォークし
た子スレッドへ親スレッドから継承すべきレジスタを転
送するユニットであり、例えば、通信バス６−ｉのバス
幅によって一度に転送できる数のレジスタ毎に、レジス
タファイル２５のレジスタの値とレジスタ番号（レジス
タアドレス）とをフォーク先プロセッサのレジスタファ
イルへ送信する処理を行う。
た子スレッドへ親スレッドから継承すべきレジスタを転
送するユニットであり、例えば、通信バス６−ｉのバス
幅によって一度に転送できる数のレジスタ毎に、レジス
タファイル２５のレジスタの値とレジスタ番号（レジス
タアドレス）とをフォーク先プロセッサのレジスタファ
イルへ送信する処理を行う。
【００２１】スレッドの開始から終了までのプロセッサ
１−ｉの処理の概要を図４に示す。スレッド管理部３か
らのスレッド開始要求７ｃに基づき、プロセッサ１−ｉ
で１つのスレッドの実行が開始される際、当該プロセッ
サ１−ｉのフォーク有効ビット２８がリセットされ、ま
たレジスタ２９の内容がクリアされる（ステップＳ
１）。以後、スレッドの命令のフェッチ、デコード、実
行が継続して実行される（ステップＳ２）。
１−ｉの処理の概要を図４に示す。スレッド管理部３か
らのスレッド開始要求７ｃに基づき、プロセッサ１−ｉ
で１つのスレッドの実行が開始される際、当該プロセッ
サ１−ｉのフォーク有効ビット２８がリセットされ、ま
たレジスタ２９の内容がクリアされる（ステップＳ
１）。以後、スレッドの命令のフェッチ、デコード、実
行が継続して実行される（ステップＳ２）。
【００２２】実行ユニット２３でデコードされた命令が
フォーク命令の場合（ステップＳ４でＹＥＳ）、実行ユ
ニット２３は、当該フォーク命令で指定されたフォーク
先アドレスをレジスタ２９に保存し（ステップＳ５）、
フォーク信号２７によってフォーク有効ビット２８をセ
ットすることにより、レジスタ２７に保存したフォーク
先アドレスを伴ったフォーク要求７ａをスレッド管理部
３に送信する（ステップＳ６）。そして、スレッド管理
部３からフォーク応答７ｂが返却されるのを待つ（ステ
ップＳ７）。
フォーク命令の場合（ステップＳ４でＹＥＳ）、実行ユ
ニット２３は、当該フォーク命令で指定されたフォーク
先アドレスをレジスタ２９に保存し（ステップＳ５）、
フォーク信号２７によってフォーク有効ビット２８をセ
ットすることにより、レジスタ２７に保存したフォーク
先アドレスを伴ったフォーク要求７ａをスレッド管理部
３に送信する（ステップＳ６）。そして、スレッド管理
部３からフォーク応答７ｂが返却されるのを待つ（ステ
ップＳ７）。
【００２３】スレッド管理部３は、プロセッサ１−ｉか
らフォーク要求７ａが送出されている期間内で、隣接プ
ロセッサ１−ｊに対するフォークが可能になると、要求
元のプロセッサ１−ｉに対してフォーク応答７ｂを返却
すると同時に、隣接プロセッサ１−ｊに対してスレッド
開始要求７ｃを送信する。プロセッサ１−ｉは、スレッ
ド管理部３からフォーク応答７ｂを受信すると、フォー
ク有効ビット２８をリセットし、レジスタ転送ユニット
２６によって親スレッドのレジスタファイル２５の内容
を通信バス６−ｉ経由でフォーク先プロセッサ１−ｊの
レジスタファイルに転送するレジスタ継承操作を行う
（ステップＳ８）。他方、フォーク先プロセッサ１−ｊ
では図４のステップＳ１以降の処理を実行する。
らフォーク要求７ａが送出されている期間内で、隣接プ
ロセッサ１−ｊに対するフォークが可能になると、要求
元のプロセッサ１−ｉに対してフォーク応答７ｂを返却
すると同時に、隣接プロセッサ１−ｊに対してスレッド
開始要求７ｃを送信する。プロセッサ１−ｉは、スレッ
ド管理部３からフォーク応答７ｂを受信すると、フォー
ク有効ビット２８をリセットし、レジスタ転送ユニット
２６によって親スレッドのレジスタファイル２５の内容
を通信バス６−ｉ経由でフォーク先プロセッサ１−ｊの
レジスタファイルに転送するレジスタ継承操作を行う
（ステップＳ８）。他方、フォーク先プロセッサ１−ｊ
では図４のステップＳ１以降の処理を実行する。
【００２４】プロセッサ１−ｉで命令の実行が進み、Ｐ
Ｃ２１の値がレジスタ２９に保存されたフォーク先アド
レスに一致すると（ステップＳ３でＹＥＳ）、比較回路
３０から一致信号３１が実行ユニット２３に出力され、
実行ユニット２３はスレッドの終了処理を開始する。具
体的には、スレッド終了通知７ｄをスレッド管理部３に
送信し（ステップＳ９）、スレッド管理部３からスレッ
ド終了許可７ｅを受信した時点でスレッドの処理を終了
する（ステップＳ１０）。
Ｃ２１の値がレジスタ２９に保存されたフォーク先アド
レスに一致すると（ステップＳ３でＹＥＳ）、比較回路
３０から一致信号３１が実行ユニット２３に出力され、
実行ユニット２３はスレッドの終了処理を開始する。具
体的には、スレッド終了通知７ｄをスレッド管理部３に
送信し（ステップＳ９）、スレッド管理部３からスレッ
ド終了許可７ｅを受信した時点でスレッドの処理を終了
する（ステップＳ１０）。
【００２５】このように本実施の形態によれば、子スレ
ッドの開始点まで命令の実行が進んだことをハードウェ
ア的に検出してスレッドの終了を行うので、従来のよう
なターム命令が必要なくなる。従って、逐次処理プログ
ラムから本実施の形態用の並列化プログラムを生成する
コンパイラでは、逐次処理プログラムの制御フロー及び
データフローを解析して、基本ブロック或いは複数の基
本ブロックを並列化の単位、すなわちスレッドに分割
し、並列化のためのコードを挿入して並列化プログラム
を生成して出力する際、フォーク点にはフォーク命令を
挿入するが、子スレッドの開始点の直前に従来挿入され
ていたターム命令は挿入しない。
ッドの開始点まで命令の実行が進んだことをハードウェ
ア的に検出してスレッドの終了を行うので、従来のよう
なターム命令が必要なくなる。従って、逐次処理プログ
ラムから本実施の形態用の並列化プログラムを生成する
コンパイラでは、逐次処理プログラムの制御フロー及び
データフローを解析して、基本ブロック或いは複数の基
本ブロックを並列化の単位、すなわちスレッドに分割
し、並列化のためのコードを挿入して並列化プログラム
を生成して出力する際、フォーク点にはフォーク命令を
挿入するが、子スレッドの開始点の直前に従来挿入され
ていたターム命令は挿入しない。
【００２６】
【第２の実施の形態】前述した第１の実施の形態では、
フォーク命令の時点で実際にフォーク可能になるまで親
スレッドの実行をウエイトしたが（図４のステップＳ
７）、本実施の形態ではフォーク命令の時点でフォーク
不可能な場合にレジスタファイルの内容を退避させ、フ
ォーク可能となった時点で前記退避した情報に基づいて
子スレッドのフォークを行うようにしたものである。以
下、第１の実施の形態との相違点を中心に本実施の形態
を説明する。
フォーク命令の時点で実際にフォーク可能になるまで親
スレッドの実行をウエイトしたが（図４のステップＳ
７）、本実施の形態ではフォーク命令の時点でフォーク
不可能な場合にレジスタファイルの内容を退避させ、フ
ォーク可能となった時点で前記退避した情報に基づいて
子スレッドのフォークを行うようにしたものである。以
下、第１の実施の形態との相違点を中心に本実施の形態
を説明する。
【００２７】図５を参照すると、本実施の形態における
並列プロセッサシステムの各々のプロセッサ１−ｉは、
図３に示した構成に加えて、退避バッファ４１と、退避
バッファ有効ビット４２と、実行ユニット２３から出力
される退避信号４３によって起動されるとレジスタファ
イル２５の内容を退避バッファ４１に退避する退避ユニ
ット４４とを備え、レジスタ転送ユニット２６はレジス
タファイル２５及び退避バッファ４１に接続されてい
る。退避バッファ有効ビット４２は、スレッド開始時に
リセットされ、退避信号４３によってセットされ、また
退避バッファ４１に基づくフォークが行われた場合にリ
セットされる。
並列プロセッサシステムの各々のプロセッサ１−ｉは、
図３に示した構成に加えて、退避バッファ４１と、退避
バッファ有効ビット４２と、実行ユニット２３から出力
される退避信号４３によって起動されるとレジスタファ
イル２５の内容を退避バッファ４１に退避する退避ユニ
ット４４とを備え、レジスタ転送ユニット２６はレジス
タファイル２５及び退避バッファ４１に接続されてい
る。退避バッファ有効ビット４２は、スレッド開始時に
リセットされ、退避信号４３によってセットされ、また
退避バッファ４１に基づくフォークが行われた場合にリ
セットされる。
【００２８】スレッドの開始から終了までのプロセッサ
１−ｉの処理の概要を図６に示す。スレッド管理部３か
らのスレッド開始要求７ｃに基づき、プロセッサ１−ｉ
で１つのスレッドの実行が開始される際、当該プロセッ
サ１−ｉのフォーク有効ビット２８及び退避バッファ有
効ビット４２がリセットされ、またレジスタ２９の内容
がクリアされる（ステップＳ１１）。以後、スレッドの
命令のフェッチ、デコード、実行が継続して実行される
（ステップＳ１２）。
１−ｉの処理の概要を図６に示す。スレッド管理部３か
らのスレッド開始要求７ｃに基づき、プロセッサ１−ｉ
で１つのスレッドの実行が開始される際、当該プロセッ
サ１−ｉのフォーク有効ビット２８及び退避バッファ有
効ビット４２がリセットされ、またレジスタ２９の内容
がクリアされる（ステップＳ１１）。以後、スレッドの
命令のフェッチ、デコード、実行が継続して実行される
（ステップＳ１２）。
【００２９】実行ユニット２３でデコードされた命令が
フォーク命令の場合（ステップＳ１４でＹＥＳ）、実行
ユニット２３はフォーク先アドレスをレジスタ２９に保
存し（ステップＳ１５）、フォーク信号２７によってフ
ォーク有効ビット２８をセットすることによりフォーク
先アドレスを伴ったフォーク要求７ａをスレッド管理部
３に送信する（ステップＳ１６）。そして、スレッド管
理部３から所定の時間内にフォーク応答７ｂが返却され
た場合（ステップＳ１７でＹＥＳ）、フォーク有効ビッ
ト２８をリセットし、レジスタ転送ユニット２６によっ
てレジスタファイル２５の内容をフォーク先プロセッサ
１−ｊに転送する（ステップＳ１８）。
フォーク命令の場合（ステップＳ１４でＹＥＳ）、実行
ユニット２３はフォーク先アドレスをレジスタ２９に保
存し（ステップＳ１５）、フォーク信号２７によってフ
ォーク有効ビット２８をセットすることによりフォーク
先アドレスを伴ったフォーク要求７ａをスレッド管理部
３に送信する（ステップＳ１６）。そして、スレッド管
理部３から所定の時間内にフォーク応答７ｂが返却され
た場合（ステップＳ１７でＹＥＳ）、フォーク有効ビッ
ト２８をリセットし、レジスタ転送ユニット２６によっ
てレジスタファイル２５の内容をフォーク先プロセッサ
１−ｊに転送する（ステップＳ１８）。
【００３０】他方、スレッド管理部３から所定の時間内
にフォーク応答７ｂが返却されなかった場合（ステップ
Ｓ１７でＮＯ）、退避信号４３によって退避ユニット４
４を起動することによりレジスタファイル２５の内容を
退避バッファ４１へ退避させ、退避バッファ有効ビット
４２をセットする（ステップＳ１９）。この退避バッフ
ァ有効ビット４２がセットされている間に、スレッド管
理部３からフォーク応答７ｂを受信すると（ステップＳ
３１、Ｓ３２でＹＥＳ）、レジスタ転送ユニット２６に
より退避バッファ４１に退避されているレジスタファイ
ル２５の内容をフォーク先プロセッサ１−ｊに転送する
（ステップＳ３３）。このとき、フォーク有効ビット２
８及び退避バッファ有効ビット４２がリセットされる。
にフォーク応答７ｂが返却されなかった場合（ステップ
Ｓ１７でＮＯ）、退避信号４３によって退避ユニット４
４を起動することによりレジスタファイル２５の内容を
退避バッファ４１へ退避させ、退避バッファ有効ビット
４２をセットする（ステップＳ１９）。この退避バッフ
ァ有効ビット４２がセットされている間に、スレッド管
理部３からフォーク応答７ｂを受信すると（ステップＳ
３１、Ｓ３２でＹＥＳ）、レジスタ転送ユニット２６に
より退避バッファ４１に退避されているレジスタファイ
ル２５の内容をフォーク先プロセッサ１−ｊに転送する
（ステップＳ３３）。このとき、フォーク有効ビット２
８及び退避バッファ有効ビット４２がリセットされる。
【００３１】プロセッサ１−ｉで命令の実行が進み、Ｐ
Ｃ２１の値がレジスタ２９に保存されたフォーク先アド
レスに一致すると（ステップＳ１３でＹＥＳ）、比較回
路３０から一致信号３１が実行ユニット２３に出力さ
れ、実行ユニット２３はスレッド終了通知７ｄをスレッ
ド管理部３に送信する（ステップＳ２０）。そして、ス
レッド管理部３からスレッド終了許可７ｅを受信した時
点でスレッドの処理を終了する（ステップＳ２１）。
Ｃ２１の値がレジスタ２９に保存されたフォーク先アド
レスに一致すると（ステップＳ１３でＹＥＳ）、比較回
路３０から一致信号３１が実行ユニット２３に出力さ
れ、実行ユニット２３はスレッド終了通知７ｄをスレッ
ド管理部３に送信する（ステップＳ２０）。そして、ス
レッド管理部３からスレッド終了許可７ｅを受信した時
点でスレッドの処理を終了する（ステップＳ２１）。
【００３２】以上、本発明を幾つかの実施の形態を挙げ
て説明したが、本発明は以上の実施の形態にのみ限定さ
れず、その他各種の付加変更が可能である。例えば、前
記各実施の形態では、フォーク時レジスタ転送方式を前
提としたが、フォーク後レジスタ転送方式のマルチスレ
ッド実行方法においても同様に適用可能である。また、
複数のプロセッサに共通にスレッド管理部３を設ける集
中スレッド管理型の並列プロセッサシステムに本発明を
適用したが、文献１等に記載されるように各プロセッサ
毎にスレッド管理部を設ける分散スレッド管理型の並列
プロセッサシステムにも本発明は適用可能である。ま
た、隣接するプロセッサ間同士を単方向にリング状に接
続する通信バスを使ってレジスタ転送を行ったが、全て
のプロセッサが共通の通信バスに接続された並列プロセ
ッサシステムでは当該共通の通信バスを使ってレジスタ
転送が行われる。
て説明したが、本発明は以上の実施の形態にのみ限定さ
れず、その他各種の付加変更が可能である。例えば、前
記各実施の形態では、フォーク時レジスタ転送方式を前
提としたが、フォーク後レジスタ転送方式のマルチスレ
ッド実行方法においても同様に適用可能である。また、
複数のプロセッサに共通にスレッド管理部３を設ける集
中スレッド管理型の並列プロセッサシステムに本発明を
適用したが、文献１等に記載されるように各プロセッサ
毎にスレッド管理部を設ける分散スレッド管理型の並列
プロセッサシステムにも本発明は適用可能である。ま
た、隣接するプロセッサ間同士を単方向にリング状に接
続する通信バスを使ってレジスタ転送を行ったが、全て
のプロセッサが共通の通信バスに接続された並列プロセ
ッサシステムでは当該共通の通信バスを使ってレジスタ
転送が行われる。
【００３３】
【発明の効果】以上説明したように本発明によれば、子
スレッドの開始点の直前にターム命令を記述する必要が
なくなり、ターム命令の削減によってプログラムサイズ
をコンパクトにでき、命令メモリに必要な容量の削減、
命令フェッチ数の削減による処理性能の向上が可能とな
る。
スレッドの開始点の直前にターム命令を記述する必要が
なくなり、ターム命令の削減によってプログラムサイズ
をコンパクトにでき、命令メモリに必要な容量の削減、
命令フェッチ数の削減による処理性能の向上が可能とな
る。
【図１】本発明の作用の説明図である。
【図２】本発明を適用した並列プロセッサシステムの一
例を示すブロック図である。
例を示すブロック図である。
【図３】本発明の第１の実施の形態にかかる並列プロセ
ッサシステムにおけるプロセッサの構成例を示すブロッ
ク図である。
ッサシステムにおけるプロセッサの構成例を示すブロッ
ク図である。
【図４】本発明の第１の実施の形態にかかる並列プロセ
ッサシステムにおけるスレッドの開始から終了までのプ
ロセッサの処理の一例を示すフローチャートである。
ッサシステムにおけるスレッドの開始から終了までのプ
ロセッサの処理の一例を示すフローチャートである。
【図５】本発明の第２の実施の形態にかかる並列プロセ
ッサシステムにおけるプロセッサの構成例を示すブロッ
ク図である。
ッサシステムにおけるプロセッサの構成例を示すブロッ
ク図である。
【図６】本発明の第２の実施の形態にかかる並列プロセ
ッサシステムにおけるスレッドの開始から終了までのプ
ロセッサの処理の一例を示すフローチャートである。
ッサシステムにおけるスレッドの開始から終了までのプ
ロセッサの処理の一例を示すフローチャートである。
【図７】従来のマルチスレッド実行方法の処理の概要を
示す図である。
示す図である。
１−０〜１−３…プロセッサ
２−０〜２−３…信号線
３…スレッド管理部
４−０〜４−３…信号線
５…メモリ
６−０〜６−３…通信バス
Claims (6)
- 【請求項１】 単一のプログラムを複数のスレッドに分
割し複数のプロセッサで並列に実行する並列プロセッサ
システムにおけるスレッド終了方法において、各プロセ
ッサはフォークした子スレッドの開始アドレスに自身の
プログラムカウンタの値が一致したことを検出したとき
に親スレッドの実行を終了することを特徴とするスレッ
ド終了方法。 - 【請求項２】 各々プログラムカウンタ及びレジスタフ
ァイルを独立に有し前記プログラムカウンタに従ってス
レッドの命令を同時にフェッチ、解釈、実行する複数の
プロセッサと、スレッドの生成及び終了を管理するスレ
ッド管理部とを備え、何れかの前記プロセッサで実行さ
れている親スレッド中のフォーク命令によって指定され
たフォーク先アドレスから始まる子スレッドの実行を、
他の前記プロセッサに開始させる機能を備えた並列プロ
セッサシステムにおけるスレッド終了方法において、各
プロセッサはフォークした子スレッドの開始アドレスに
自身のプログラムカウンタの値が一致したことを検出し
たときに前記スレッド管理部の許可を得て親スレッドの
実行を終了することを特徴とするスレッド終了方法。 - 【請求項３】 単一のプログラムを複数のスレッドに分
割し複数のプロセッサで並列に実行する並列プロセッサ
システムにおけるスレッド終了装置において、各プロセ
ッサは、フォークした子スレッドの開始アドレスを保存
するレジスタと、該レジスタに保存した前記開始アドレ
スに自身のプログラムカウンタの値が一致したことを検
出する検出手段とを備え、各プロセッサはフォークした
子スレッドの開始アドレスに自身のプログラムカウンタ
の値が一致したことを検出したときに親スレッドの実行
を終了する構成を有するスレッド終了装置。 - 【請求項４】 各々プログラムカウンタ及びレジスタフ
ァイルを独立に有し前記プログラムカウンタに従ってス
レッドの命令を同時にフェッチ、解釈、実行する複数の
プロセッサと、スレッドの生成及び終了を管理するスレ
ッド管理部とを備え、何れかの前記プロセッサで実行さ
れている親スレッド中のフォーク命令によって指定され
たフォーク先アドレスから始まる子スレッドの実行を、
他の前記プロセッサに開始させる機能を備えた並列プロ
セッサシステムにおけるスレッド終了装置において、各
プロセッサは、フォークした子スレッドの開始アドレス
を保存するレジスタと、該レジスタに保存した前記開始
アドレスに自身のプログラムカウンタの値が一致したこ
とを検出する検出手段とを備え、各プロセッサはフォー
クした子スレッドの開始アドレスに自身のプログラムカ
ウンタの値が一致したことを検出したときに前記スレッ
ド管理部の許可を得て親スレッドの実行を終了する構成
を有するスレッド終了装置。 - 【請求項５】 各々プログラムカウンタ及びレジスタフ
ァイルを独立に有し前記プログラムカウンタに従ってス
レッドの命令を同時にフェッチ、解釈、実行する複数の
プロセッサと、スレッドの生成及び終了を管理するスレ
ッド管理部とを備え、何れかの前記プロセッサで実行さ
れている親スレッド中のフォーク命令によって指定され
たフォーク先アドレスから始まる子スレッドの実行を、
他の前記プロセッサに開始させる機能を備えた並列プロ
セッサシステムにおいて、各プロセッサは、フォークし
た子スレッドの開始アドレスを保存するレジスタと、該
レジスタに保存した前記開始アドレスに自身のプログラ
ムカウンタの値が一致したことを検出する検出手段とを
備え、各プロセッサはフォークした子スレッドの開始ア
ドレスに自身のプログラムカウンタの値が一致したこと
を検出したときに親スレッドの実行を終了する構成を有
する並列プロセッサシステム。 - 【請求項６】 各々プログラムカウンタ及びレジスタフ
ァイルを独立に有し前記プログラムカウンタに従ってス
レッドの命令を同時にフェッチ、解釈、実行する複数の
プロセッサと、スレッドの生成及び終了を管理するスレ
ッド管理部とを備え、何れかの前記プロセッサで実行さ
れている親スレッド中のフォーク命令によって指定され
たフォーク先アドレスから始まる子スレッドの実行を、
他の前記プロセッサに開始させる機能を備えた並列プロ
セッサシステムにおいて、各プロセッサは、フォークし
た子スレッドの開始アドレスを保存するレジスタと、該
レジスタに保存した前記開始アドレスに自身のプログラ
ムカウンタの値が一致したことを検出する検出手段とを
備え、各プロセッサはフォークした子スレッドの開始ア
ドレスに自身のプログラムカウンタの値が一致したこと
を検出したときに前記スレッド管理部の許可を得て親ス
レッドの実行を終了する構成を有する並列プロセッサシ
ステム。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001212249A JP3630118B2 (ja) | 2001-07-12 | 2001-07-12 | スレッド終了方法及び装置並びに並列プロセッサシステム |
| US10/174,953 US7134124B2 (en) | 2001-07-12 | 2002-06-20 | Thread ending method and device and parallel processor system |
| GB0216274A GB2380834B (en) | 2001-07-12 | 2002-07-12 | Thread ending method and device and parallel processor system |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001212249A JP3630118B2 (ja) | 2001-07-12 | 2001-07-12 | スレッド終了方法及び装置並びに並列プロセッサシステム |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003029987A true JP2003029987A (ja) | 2003-01-31 |
| JP3630118B2 JP3630118B2 (ja) | 2005-03-16 |
Family
ID=19047441
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001212249A Expired - Fee Related JP3630118B2 (ja) | 2001-07-12 | 2001-07-12 | スレッド終了方法及び装置並びに並列プロセッサシステム |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US7134124B2 (ja) |
| JP (1) | JP3630118B2 (ja) |
| GB (1) | GB2380834B (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2012004990A1 (ja) * | 2010-07-07 | 2012-01-12 | パナソニック株式会社 | プロセッサ |
| JP2012059195A (ja) * | 2010-09-13 | 2012-03-22 | Renesas Electronics Corp | マルチスレッドプロセッサ |
Families Citing this family (37)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7346757B2 (en) | 2002-10-08 | 2008-03-18 | Rmi Corporation | Advanced processor translation lookaside buffer management in a multithreaded system |
| US7334086B2 (en) * | 2002-10-08 | 2008-02-19 | Rmi Corporation | Advanced processor with system on a chip interconnect technology |
| US9088474B2 (en) | 2002-10-08 | 2015-07-21 | Broadcom Corporation | Advanced processor with interfacing messaging network to a CPU |
| US8176298B2 (en) | 2002-10-08 | 2012-05-08 | Netlogic Microsystems, Inc. | Multi-core multi-threaded processing systems with instruction reordering in an in-order pipeline |
| US8037224B2 (en) | 2002-10-08 | 2011-10-11 | Netlogic Microsystems, Inc. | Delegating network processor operations to star topology serial bus interfaces |
| US8478811B2 (en) | 2002-10-08 | 2013-07-02 | Netlogic Microsystems, Inc. | Advanced processor with credit based scheme for optimal packet flow in a multi-processor system on a chip |
| US8015567B2 (en) | 2002-10-08 | 2011-09-06 | Netlogic Microsystems, Inc. | Advanced processor with mechanism for packet distribution at high line rate |
| US7418585B2 (en) * | 2003-08-28 | 2008-08-26 | Mips Technologies, Inc. | Symmetric multiprocessor operating system for execution on non-independent lightweight thread contexts |
| EP1660993B1 (en) * | 2003-08-28 | 2008-11-19 | MIPS Technologies, Inc. | Integrated mechanism for suspension and deallocation of computational threads of execution in a processor |
| US9032404B2 (en) | 2003-08-28 | 2015-05-12 | Mips Technologies, Inc. | Preemptive multitasking employing software emulation of directed exceptions in a multithreading processor |
| US7836450B2 (en) | 2003-08-28 | 2010-11-16 | Mips Technologies, Inc. | Symmetric multiprocessor operating system for execution on non-independent lightweight thread contexts |
| US7849297B2 (en) | 2003-08-28 | 2010-12-07 | Mips Technologies, Inc. | Software emulation of directed exceptions in a multithreading processor |
| US7870553B2 (en) | 2003-08-28 | 2011-01-11 | Mips Technologies, Inc. | Symmetric multiprocessor operating system for execution on non-independent lightweight thread contexts |
| US7711931B2 (en) * | 2003-08-28 | 2010-05-04 | Mips Technologies, Inc. | Synchronized storage providing multiple synchronization semantics |
| US7594089B2 (en) * | 2003-08-28 | 2009-09-22 | Mips Technologies, Inc. | Smart memory based synchronization controller for a multi-threaded multiprocessor SoC |
| US7376954B2 (en) * | 2003-08-28 | 2008-05-20 | Mips Technologies, Inc. | Mechanisms for assuring quality of service for programs executing on a multithreaded processor |
| US20060212874A1 (en) * | 2003-12-12 | 2006-09-21 | Johnson Erik J | Inserting instructions |
| US8245230B2 (en) * | 2005-03-14 | 2012-08-14 | Qnx Software Systems Limited | Adaptive partitioning scheduler for multiprocessing system |
| CA2538503C (en) * | 2005-03-14 | 2014-05-13 | Attilla Danko | Process scheduler employing adaptive partitioning of process threads |
| US9361156B2 (en) | 2005-03-14 | 2016-06-07 | 2236008 Ontario Inc. | Adaptive partitioning for operating system |
| US8387052B2 (en) * | 2005-03-14 | 2013-02-26 | Qnx Software Systems Limited | Adaptive partitioning for operating system |
| US8645959B2 (en) * | 2005-03-30 | 2014-02-04 | Intel Corporaiton | Method and apparatus for communication between two or more processing elements |
| US20070094663A1 (en) * | 2005-10-25 | 2007-04-26 | Anbarani Hossein A | Flexible ordered execution mechanism for multi-threaded processors |
| US7797514B2 (en) * | 2006-11-16 | 2010-09-14 | Texas Instruments Incorporated | Scalable multi-threaded sequencing/synchronizing processor architecture |
| US7757070B1 (en) | 2007-04-10 | 2010-07-13 | Marvell International Ltd. | Methods, apparatuses, and system for facilitating control of multiple instruction threads |
| US20090133022A1 (en) * | 2007-11-15 | 2009-05-21 | Karim Faraydon O | Multiprocessing apparatus, system and method |
| US8321840B2 (en) * | 2007-12-27 | 2012-11-27 | Intel Corporation | Software flow tracking using multiple threads |
| US9596324B2 (en) | 2008-02-08 | 2017-03-14 | Broadcom Corporation | System and method for parsing and allocating a plurality of packets to processor core threads |
| US20130125133A1 (en) * | 2009-05-29 | 2013-05-16 | Michael D. Schuster | System and Method for Load Balancing of Fully Strict Thread-Level Parallel Programs |
| US9280398B2 (en) * | 2012-01-31 | 2016-03-08 | International Business Machines Corporation | Major branch instructions |
| US9229722B2 (en) | 2012-01-31 | 2016-01-05 | International Business Machines Corporation | Major branch instructions with transactional memory |
| US20130331931A1 (en) * | 2012-06-07 | 2013-12-12 | Boston Scientific Scimed Inc. | Apparatus for Replacing a Native Heart Valve and Method of Making the Same |
| JP6546761B2 (ja) * | 2015-03-18 | 2019-07-17 | 株式会社グッドマン | ステント |
| CN105930215A (zh) * | 2016-04-07 | 2016-09-07 | 珠海市魅族科技有限公司 | 一种移动终端的控制方法及控制装置 |
| US20180260255A1 (en) * | 2017-03-10 | 2018-09-13 | Futurewei Technologies, Inc. | Lock-free reference counting |
| CN109766131B (zh) * | 2017-11-06 | 2022-04-01 | 上海宝信软件股份有限公司 | 基于多线程技术实现软件智能化自动升级的系统及方法 |
| CN112579306B (zh) * | 2019-09-29 | 2024-02-27 | 北京君正集成电路股份有限公司 | 一种线程设置和线程调度的方法 |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2684993B2 (ja) | 1994-08-10 | 1997-12-03 | 日本電気株式会社 | プロセッサシステムとその制御方法 |
| US5812811A (en) | 1995-02-03 | 1998-09-22 | International Business Machines Corporation | Executing speculative parallel instructions threads with forking and inter-thread communication |
| US5867704A (en) * | 1995-02-24 | 1999-02-02 | Matsushita Electric Industrial Co., Ltd. | Multiprocessor system shaving processor based idle state detection and method of executing tasks in such a multiprocessor system |
| JP2882475B2 (ja) * | 1996-07-12 | 1999-04-12 | 日本電気株式会社 | スレッド実行方法 |
| JP2970553B2 (ja) | 1996-08-30 | 1999-11-02 | 日本電気株式会社 | マルチスレッド実行方法 |
| US6772324B2 (en) * | 1997-12-17 | 2004-08-03 | Intel Corporation | Processor having multiple program counters and trace buffers outside an execution pipeline |
| US6523059B1 (en) * | 1998-12-07 | 2003-02-18 | Sun Microsystems, Inc. | System and method for facilitating safepoint synchronization in a multithreaded computer system |
| JP2000305795A (ja) * | 1999-04-20 | 2000-11-02 | Nec Corp | 並列処理装置 |
-
2001
- 2001-07-12 JP JP2001212249A patent/JP3630118B2/ja not_active Expired - Fee Related
-
2002
- 2002-06-20 US US10/174,953 patent/US7134124B2/en not_active Expired - Fee Related
- 2002-07-12 GB GB0216274A patent/GB2380834B/en not_active Expired - Fee Related
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2012004990A1 (ja) * | 2010-07-07 | 2012-01-12 | パナソニック株式会社 | プロセッサ |
| JPWO2012004990A1 (ja) * | 2010-07-07 | 2013-09-02 | パナソニック株式会社 | プロセッサ |
| US8898671B2 (en) | 2010-07-07 | 2014-11-25 | Panasonic Corporation | Processor that executes a plurality of threads by promoting efficiency of transfer of data that is shared with the plurality of threads |
| JP2012059195A (ja) * | 2010-09-13 | 2012-03-22 | Renesas Electronics Corp | マルチスレッドプロセッサ |
Also Published As
| Publication number | Publication date |
|---|---|
| GB2380834A (en) | 2003-04-16 |
| JP3630118B2 (ja) | 2005-03-16 |
| GB0216274D0 (en) | 2002-08-21 |
| US20030014472A1 (en) | 2003-01-16 |
| US7134124B2 (en) | 2006-11-07 |
| GB2380834B (en) | 2005-02-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2003029987A (ja) | スレッド終了方法及び装置並びに並列プロセッサシステム | |
| JP3702813B2 (ja) | マルチスレッド実行方法及び並列プロセッサシステム | |
| JP3702814B2 (ja) | マルチスレッド実行方法及び並列プロセッサシステム | |
| US5353418A (en) | System storing thread descriptor identifying one of plural threads of computation in storage only when all data for operating on thread is ready and independently of resultant imperative processing of thread | |
| US4782441A (en) | Vector processor capable of parallely executing instructions and reserving execution status order for restarting interrupted executions | |
| US7130934B2 (en) | Methods and apparatus for providing data transfer control | |
| JP2898820B2 (ja) | 自己並列化式のコンピュータ・システムおよび方法 | |
| JP2003029986A (ja) | プロセッサ間レジスタ継承方法及びその装置 | |
| WO1990014629A2 (en) | Parallel multithreaded data processing system | |
| US20010049763A1 (en) | Methods and apparatus for scalable array processor interrupt detection and response | |
| JPH1027108A (ja) | スレッド実行方法 | |
| JP2003030050A (ja) | マルチスレッド実行方法及び並列プロセッサシステム | |
| JP5745868B2 (ja) | マルチプロセッサシステム | |
| US6964049B2 (en) | Smart internetworking operating system for low computational power microprocessors | |
| JP4168281B2 (ja) | 並列処理システム、インタコネクションネットワーク、ノード及びネットワーク制御プログラム | |
| KR102145457B1 (ko) | 방향 인디케이터 | |
| CN116820713A (zh) | 流水控制方法、加速器和电子设备 | |
| US10031753B2 (en) | Computer systems and methods for executing contexts with autonomous functional units | |
| JPH076037A (ja) | 命令解読装置 | |
| JP2000020310A (ja) | プロセッサ | |
| JPH0340169A (ja) | 多重プロセツサシステムおよび複数の処理装置を制御する方法 | |
| CN117251393A (zh) | 处理器的中断响应方法、装置、芯片、计算机设备和介质 | |
| Papadopoulos | Monsoon: a dataflow computing architecture suitable for intelligent control | |
| JP2010165209A (ja) | マルチスレッドプロセッサ装置 | |
| JPH0628187A (ja) | データロード方法及びそれを用いた演算プロセッサ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A871 | Explanation of circumstances concerning accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A871 Effective date: 20040823 |
|
| A975 | Report on accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A971005 Effective date: 20041008 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20041124 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20041207 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071224 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081224 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091224 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091224 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101224 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101224 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111224 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111224 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121224 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121224 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131224 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |