JP2000020310A - プロセッサ - Google Patents

Abstract

(57)【要約】 【課題】 この発明は、異なる命令シーケンス間での命
令の発行順序を最適化し、実行効率を向上させたプロセ
ッサを提供することを課題とする。 【解決手段】 この発明は、命令間でデータ依存関係の
有無を表すクラスビットが設けられた命令を格納する命
令バッファ１と、クラスビットにより命令間のデータ依
存関係の有無を認識し対象とする命令の発行が追い越し
可能であることを認識するディスパッチコントローラ２
と、ディスパッチコントローラ２の指示により発行停止
状態にある命令を追い越して命令発行を行なう命令発行
制御装置を備えて構成される。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、データの依存関係
に応じて命令のアウトオブオーダ（Out Of Order）発行
可能なプロセッサに関する。

【０００２】

【従来の技術】図４は従来のマイクロプロセッサにおけ
る命令の発行制御に係わる構成を示すブロック図であ
り、図５は図４に示す従来のマイクロプロセッサで実行
される命令コードのフォーマットを示す図であり、命令
は図５に示すように命令の種類を示すＯＰ（オペレーシ
ョンフィールド）とレジスタ番号を指定するＲＦ（レジ
スタフィールド）の２つのフィールドに分かれてフォー
マットされている。

【０００３】図４に戻って、マイクロプロセッサは、命
令バッファ１１と、命令発行制御装置１２と、実行ユニ
ット１３を備えている。命令バッファ１１の命令コード
出力線Ｓ１は、実行ユニット１３に接続されている。実
行ユニット１３は、説明を簡単にするために、第１の算
術論理演算ユニット（ＡＬＵ）１４、第２の算術論理演
算ユニット（ＡＬＵ）１５、ロード／ストアユニット１
６の３つのユニットで構成されているものとする。ま
た、実行ユニット１３は、上記３つのユニットの状態が
実行（ＲＵＮ）状態もしくは待機（ＲＥＡＤＹ）状態か
を制御データ線Ｓ２により命令発行制御装置１２へ供給
する。

【０００４】命令発行制御装置１２は、命令バッファ１
１にスタックされている命令をフェッチされた順番で制
御線Ｓ３によりセレクトされた命令コードにより、命令
を供給すべき実行ユニットの識別と、現在実行中の命令
とのデータの依存関係を調べ、データ依存関係になく対
応する実行ユニットがＲＥＡＤＹ状態であれば制御線Ｓ
４からの制御（イネーブル）信号にしたがって実行ユニ
ット１３中の対象となるユニットへ命令コード出力線Ｓ
１を介して命令コードを発行する。

【０００５】このような構成において、命令バッファ１
１に保持されている命令がフェッチされた順番で、演算
命令、演算命令、ロードストア命令、あるいは演算命
令、ロードストア命令、演算命令、もしくはロードスト
ア命令、演算命令、演算命令で、それぞれの命令間でデ
ータ依存関係がない場合には、実行ユニット１３へ命令
を発行し３命令同時に実行が可能であるものとする。す
なわち、先行して発行された命令の終了を待たずに実行
ユニットに空きがあれば命令の発行が可能で３命令並列
に実行可能であるものとする。

【０００６】例えば、命令バッファ１１に保持されてい
る命令がフェッチされた順番で、演算命令、演算命令、
演算命令でそれぞれの命令間にデータ依存関係が無い場
合では、先行する２つの演算命令により第１のＡＬＵ１
４、第２のＡＬＵ１５の双方ともＲＵＮ状態となり、３
つ目の演算命令の命令コード出力線Ｓ１からの発行は制
御線Ｓ４からの制御信号により、第１のＡＬＵ１４、第
２のＡＬＵ１５のいずれか一方がＲＥＡＤＹ状態になる
まで停止される。また、命令バッファ１１に保持されて
いる命令がフェッチされた順番で、演算命令、演算命
令、ロードストア命令で１つ目の演算命令と２つ目の演
算命令間にデータの依存関係がある場合には、２つ目の
演算命令の発行は停止され１つ目の演算命令が終了する
まで発行が待たされるとともに、その後続命令のロード
ストア命令の発行も先行する命令とのデータ依存が無く
ても、対応する実行ユニットのロード／ストアユニット
１６がＲＥＡＤＹ状態であっても命令の発行が待たされ
るといった動作をするものとする。

【０００７】通常、実行ユニット１３の空が生じないよ
うに、ソフトウェアによる最適化により演算命令、演算
命令、ロードストア命令の順番を演算命令、ロードスト
ア命令、演算命令という順番に命令シーケンスを入れ替
え、対応する実行ユニットがＲＥＡＤＹ状態でデータ依
存関係のない命令を発行できないケースを回避すること
が可能である。

【０００８】しかしながら、以下に説明するような場合
には、ソフトウェアによる最適化による回避が困難で、
実行ユニットの空きを生じさせ、著しい性能低下を招く
といった問題が生じていた。

【０００９】図６はそれぞれイニシャライズを行った後
２つの異なる命令シーケンスを連続して実行するフロー
チャートを示す図である。

【００１０】図６において、２つの命令シーケンスＡと
Ｂがあり、各々の命令シーケンスを実行するためのイニ
シャライズの処理が入るフローとなっている。また、従
来技術の問題点を明確にするために、命令シーケンスＡ
ならびに命令シーケンスＡのイニシャライズの命令群で
指定される汎用レジスタは命令シーケンスＢならびに命
令シーケンスＢのイニシャライズの命令群では指定され
ず、双方のシーケンス間で使用する汎用レジスタ群を分
けている場合を一例とする。

【００１１】このような処理フローにおいて、まず、命
令シーケンスＡのイニシャライズ処理が行なわれ、命令
シーケンスＡが実行される。命令シーケンスＡはｍ回繰
り返し実行される。また、ｍ回ループするためにカウン
トｎが１〜ｍまでカウントアップする処理も命令シーケ
ンスＡの中に含まれるものとする。命令シーケンスＡの
処理が終了すると、命令シーケンスＢのイニシャライズ
処理が行なわれる。命令シーケンスＢのイニシャライズ
処理は、命令シーケンスＢと同様、命令シーケンスＡの
処理とデータ依存関係のない処理を行なう命令で構成さ
れているものとする。命令シーケンスＢのイニシャライ
ズ処理が終了すると、命令シーケンスＢが実行される。
命令シーケンスＢはｍ回繰り返し実行される。また、ｍ
回ループするためにカウントｎが１〜ｍまでカウントア
ップする処理も命令シーケンスＢの中に含まれるものと
する。命令シーケンスＢの処理が完了すると、一連の命
令シーケンスの処理が終了するものとする。

【００１２】このような処理フローにおいて、命令シー
ケンスＡの最終シーケンス（ｍ回目の命令シーケンスＡ
の処理）の後続が命令シーケンスＢのイニシャライズの
処理に切り替わる時に、前述した状況が発生した場合、
すなわち命令発行停止される命令（前記例では演算命
令）が命令シーケンスＡのループ内の命令であり、対応
する実行ユニットがＲＥＡＤＹ状態で実行中の命令とデ
ータ依存の関係に無いにも係わらず発行できない命令
（前記例ではロードストア命令）は命令シーケンスＢの
イニシャライズの処理の先頭命令であり、このような場
合にはソフトウェアでの最適化は非常に困難であった。

【００１３】したがって、図７に示すように、命令シー
ケンスＡを複数回繰り返す一連の命令ループの最終ルー
プと、この命令ループにおける最終ループの実行終了後
に引き続いて行われる命令シーケンスＢのイニシャライ
ズの処理とにまたがる命令間での命令発行順序はプログ
ラムされている順序を変更することは極めて困難であっ
た。このため、命令シーケンスＡの最終ループの発行停
止されている命令が発行された後命令シーケンスＢのイ
ニシャライズの先頭命令が発行されていた。また、イニ
シャライズ処理→ループ処理→イニシャライズ処理→ル
ープ処理といったフローは、通常のプログラムでは頻繁
に発生するフローであり、前述した状況による実行ユニ
ットの空きは性能の低下に大きく響くことになる。

【００１４】このような性能低下は、アウトオブオーダ
手法を用いて回避することができるが、ディスパッチす
る幅を広げるとハザードチェックを行うロジックの複雑
度が増すという問題を招くことになる。

【００１５】

【発明が解決しようとする課題】以上説明したように、
従来のプロセッサにおいては、所定の命令シーケンスを
複数回繰り返えす命令ループの最終ループの命令と、こ
の命令ループの実行終了後に引き続いて行われる命令シ
ーケンスの命令との間で命令発行順序を変更することは
極めて困難であった。このため、実行ユニットに空き状
態が生じて実行ユニットの稼働率が低下し、命令の実行
効率が低下するといった不具合を招いていた。

【００１６】そこで、この発明は、上記に鑑みてなされ
たものであり、その目的とするところは、構成の複雑化
を招くことなく異なる命令シーケンス間での命令の発行
順序を最適化し、実行効率を向上させたプロセッサを提
供することにある。

【００１７】

【課題を解決するための手段】上記目的を達成するため
に、この発明は、命令間でデータの依存関係があるか否
かを表すクラスビットを命令の所定のフィールドに設
け、該クラスビットが設けられた命令を格納する命令バ
ッファと、前記命令バッファに格納された命令のクラス
ビットを参照し、第１の命令シーケンスが所定の回数繰
り返して行われる一連の命令ループの最終ループにおい
て発行停止状態にある命令のクラスビットと、前記一連
の命令ループにおける最終ループの実行終了後にひき続
いて行われる第２の命令シーケンスの未発行命令のクラ
スビットを比較し、比較したクラスビットに基づいて両
命令間のデータの依存関係を判別し、両命令間でデータ
の依存関係がないと判明した場合には、第２の命令シー
ケンスの未発行命令の発行を許可するディスパッチコン
トローラと、命令を実行する実行ユニットの空き状態を
監視して、実行ユニットの空き状態に応じて前記命令バ
ッファに格納された実行待ちの命令の発行を制御し、前
記ディスパッチコントローラから第２の命令シーケンス
の未発行命令の発行許可を受けて前記実行ユニットに実
行可能な空き状態がある場合には、第１の命令シーケン
スの発行停止命令を追い越して第２の命令シーケンスの
未発行命令を発行して前記実行ユニットに与える命令発
行制御装置とを有することを特徴とする。

【００１８】

【発明の実施の形態】以下、図面を用いてこの発明の一
実施形態を説明する。

【００１９】図１は請求項１記載の発明の一実施形態に
係わるプロセッサの構成を示す図である。

【００２０】図１において、この実施形態のプロセッサ
は、命令間でデータの依存関係があるか否かを表すクラ
スビットを命令の所定のフィールドに設け、該クラスビ
ットが設けられた命令を格納する命令バッファ１と、命
令バッファ１に格納された命令のクラスビットをデータ
線Ｓ６を介して参照し、命令シーケンスＡが所定の回数
繰り返して行われる一連の命令ループの最終ループにお
いて発行停止状態にある命令のクラスビットと、一連の
命令ループにおける最終ループの実行終了後に引き続い
て行われる命令シーケンスＢの未発行命令のクラスビッ
トを比較し、比較したクラスビットに基づいて両命令間
のデータの依存関係を判別し、両命令間でデータの依存
関係がないと判明した場合には、命令シーケンスＢの未
発行命令の発行を制御線Ｓ５を介して許可するディスパ
ッチコントローラ２と、命令を実行する実行ユニット１
３の空き状態を制御データ線Ｓ２を介して監視し、実行
ユニット１３の空き状態に応じて命令バッファ１に格納
された実行待ちの命令の発行を制御し、ディスパッチコ
ントローラ２から命令シーケンスＢの未発行命令の発行
許可を制御線Ｓ５を介して受けて実行ユニット１３に実
行可能な空き状態がある場合には、命令シーケンスＡの
発行停止命令を追い越して命令シーケンスＢの未発行命
令を発行して実行ユニット１３に命令コード出力線Ｓ１
を介して与える命令発行制御装置３と、実行ユニット１
３を備えて構成されている。なお、図１において、図４
と同符号のものは同一機能を有するものであり、その説
明は省略する。

【００２１】図２は上記プロセッサにおいて実行される
命令のフォーマットを示す図である。図２において、こ
の実施形態で使用される命令は、図５に示す従来の命令
フォーマットに比べて命令のクラス分けを示すクラスビ
ットのフィールドを追加したフォーマットとなってい
る。以降の説明では、説明を簡単にするために、１ビッ
トのクラスビットを加えたものとして説明を進めるが、
１ビットに限ったものではなく、命令のクラス分けの数
に必要なビット数を追加可能なものとする。また、本実
施形態の以降の説明では、命令コード中のクラスビット
が１ビットで、クラスビット＝０とクラスビット＝１で
２つの命令クラスに分ける場合で説明を行なう。

【００２２】始めに、命令コード中のクラスビットによ
り命令をクラス分けするということについて説明する。
クラスビットは、プログラム作成時に任意に設定できる
ものであり、以降説明するルールに従って指定されるも
のとする。異なるクラスの命令間では、データ依存関係
が生じるようなレジスタ設定を行なわない。すなわち、
異なるクラスの命令で共通のレジスタを指定しないこと
をプログラム作成時の制約とする。このようなソフトウ
ェアによる制御により、異なるクラスの命令間がデータ
依存関係にないことをクラスビットの情報を確認するだ
けで判断することが可能になる。

【００２３】このようなクラスビットを用いて、従来の
不具合な点を解決する一例を、図６のフローチャートに
示す命令フローを例に説明する。命令シーケンスＡのイ
ニシャライズおよび命令シーケンスＢのイニシャライズ
の命令群のクラスをクラスビット＝０とし、命令シーケ
ンスＡおよび命令シーケンスＢの命令群のクラスをクラ
スビット＝１として、２つのクラスに分ける。

【００２４】命令シーケンスＡの最終シーケンス（ｍ回
目の命令シーケンスＡの処理）の後続が命令シーケンス
Ｂのイニシャライズの処理に切り替わる所で、命令発行
停止される命令がループ内の命令であり、対応する実行
ユニットがＲＥＡＤＹ状態で実行中の命令とデータ依存
の関係に無いにもかかわらず発行できない命令は命令シ
ーケンスＢのイニシャライズの処理の先頭命令のケース
では、命令発行停止された命令のクラスはクラスビット
＝１であり、命令シーケンスＢのイニシャライズの処理
の先頭命令のクラスはクラスビット＝０である。ディス
パッチコントローラ２は、この発行停止された命令のク
ラスビットとその後続命令のクラスビットが異なる場合
には、命令発行制御装置３に発行停止されている命令を
追い越し、命令発行が可能であることを制御線Ｓ５を介
して命令発行制御装置３に伝える。命令発行制御装置３
は、この情報により命令発行対象の命令と認識し、現在
実行中の命令とデータ依存関係に無いことおよび対応す
る実行ユニットがＲＥＡＤＹ状態であれば、図３に示す
ように通常の命令発行と同様に現在命令発行停止されて
いる命令を追い越して命令を発行する。

【００２５】例えば、命令発行が停止されている命令
（命令シーケンスＡの最終命令）と依存関係にある実行
中の命令のレイテンシが通常の命令の１０倍であったと
すると、発行を追い越して実行されている命令の処理の
完了が早い場合があり、さらにその後続命令を現在発行
停止となっている命令を追い越して発行させることがで
きる可能性がある。命令発行が可能な条件がそろえば、
この命令についても追い越して命令発行を行なう。すな
わち、クラスビットが異なる場合に追い越し命令発行可
能な命令は１命令に限らず、条件が揃えば複数の命令を
追い越して命令発行することが可能である。

【００２６】但し、本実施形態において、異なるクラス
の分岐命令の追い越しを行なうには、制御が複雑（分岐
先アドレスを保持するＰＣ（プログラムカウンタ）が複
数必要）になることから、本実施形態ではできないもの
とする。また、図６に示すフローチャートでは、命令シ
ーケンスＡのループの実行が終了すると命令シーケンス
Ｂのイニシャライズの処理へ移行する前提でこれまでの
話しを進めてきたが、命令シーケンスＡ中の分岐命令が
実行され、命令シーケンスＡのループから抜け出た場合
には、追い越して実行された命令シーケンスＢのイニシ
ャライズの処理はキャンセルする必要がある。この処理
については、アウトオブオーダ手法での分岐予測ミス時
における命令実行キャンセルの処理と同様の手法により
キャンセルするものとする。

【００２７】また、これまでの説明では、命令シーケン
スＡの最終シーケンスの後続で命令シーケンスＢのイニ
シャライズの処理の命令がフェッチされているという前
提で話しを進めている。命令シーケンスＡのループの最
後の分岐命令の後続で、命令シーケンスＢのイニシャラ
イズの処理の命令が旨くフェッチされるメカニズムは、
分岐予測ハードウェアと旨くリンクし実現できるものと
する。

【００２８】以上のように、命令発行を制御することよ
り、図６に示す命令シーケンスの一例の場合では、イニ
シャライズの処理とループの命令シーケンスをオーバー
ラップさせて実行することが可能となり、命令の実行効
率が高められ、マイクロプロセッサの性能の向上を図る
ことが可能である。

【００２９】一方、上記実施形態ではクラスビットを１
ビットとし、命令クラスを２つに分けた場合で説明した
が、命令コード中にクラスビットを複数設けることによ
り、命令クラスを複数に分けて対応することことが可能
である。クラス分けを複数にした場合の利点としては、
本実施形態では実行ユニットが３つの場合で説明を進め
たが、実行ユニットが本実施形態よりも多い場合には、
クラス分けを複数にすることにより命令発行の追い越し
可能な命令数が１命令ではなく複数命令を追い越して発
行することが可能となり性能向上の効果が増大する。例
えば、クラスビットを２ビットとし、命令クラスを４つ
に切り分けた場合で、かつ実行ユニットが４つ以上の場
合を考えると、現在実行中の命令に依存してクラスビッ
ト＝００、クラスビット＝０１、クラスビット＝１０の
命令が命令発行停止状態になっているとする。すなわち
実行ユニット３つがＲＵＮ状態であるが、その後続命令
の命令クラスがクラスビット＝１１であった場合に、命
令発行停止状態の３命令とはデータ依存関係になく、か
つＲＵＮ状態の３つの実行ユニット以外へ発行する命令
であるならば、３命令追い越して命令発行することが可
能である。このように、実行ユニット数等に合わせて命
令のクラス分けの数を最適に設定することにより、より
効果的な命令発行を行なうことが可能になり、マイクロ
プロセッサの性能の向上を図ることが可能である。

【００３０】

【発明の効果】以上説明したように、この発明によれ
ば、命令に設けられたクラスビットに基づいて先行命令
と後続命令とのデータ依存関係を判別し、データ依存関
係になく対象となる実行ユニットが空き状態であるなら
ば、命令発行停止状態の命令を追い越して命令発行が可
能となり、ソフトウェアによるクラスビット指定の最適
化により実行ユニットの稼働率が向上され、命令の実行
効率の向上が図られる。

【図面の簡単な説明】

【図１】請求項１記載の発明の一実施形態に係るプロセ
ッサの構成を示す図である。

【図２】命令のフォーマットを示す図である。

【図３】命令の実行順序を変更する様子を示す図であ
る。

【図４】従来のプロセッサの構成を示す図である。

【図５】従来の命令のフォーマットを示す図である。

【図６】命令シーケンスの一実行例を示す図である。

【図７】異なる命令シーケンス間での命令の実行の様子
を示す図である。

【符号の説明】

１ 命令バッファ ２ ディスパッチコントローラ ３ 命令発行制御装置 １３ 実行ユニット １４，１５ ＡＬＵ １６ ロード／ストアユニット Ｓ１ 命令コード出力線 Ｓ２ 制御データ線 Ｓ３，Ｓ４，Ｓ５ 制御線

Claims (1)

【特許請求の範囲】
1. 【請求項１】 命令間でデータの依存関係があるか否か
   を表すクラスビットを命令の所定のフィールドに設け、
   クラスビットが設けられた命令を格納する命令バッファ
   と、 前記命令バッファに格納された命令のクラスビットを参
   照し、第１の命令シーケンスが所定の回数繰り返して行
   われる一連の命令ループの最終ループにおいて発行停止
   状態にある命令のクラスビットと、前記一連の命令ルー
   プにおける最終ループの実行終了後にひき続いて行われ
   る第２の命令シーケンスの未発行命令のクラスビットを
   比較し、比較したクラスビットに基づいて両命令間のデ
   ータの依存関係を判別し、両命令間でデータの依存関係
   がないと判明した場合には、第２の命令シーケンスの未
   発行命令の発行を許可するディスパッチコントローラ
   と、 命令を実行する実行ユニットの空き状態を監視して、実
   行ユニットの空き状態に応じて前記命令バッファに格納
   された実行待ちの命令の発行を制御し、前記ディスパッ
   チコントローラから第２の命令シーケンスの未発行命令
   の発行許可を受けて前記実行ユニットに実行可能な空き
   状態がある場合には、第１の命令シーケンスの発行停止
   命令を追い越して第２の命令シーケンスの未発行命令を
   発行して前記実行ユニットに与える命令発行制御装置と
   を有することを特徴とするプロセッサ。