JP2003015863A

JP2003015863A - 演算処理装置、マイクロプロセッサ装置及び無線局装置

Info

Publication number: JP2003015863A
Application number: JP2001202543A
Authority: JP
Inventors: Shinichiro Yanase; 晋一郎柳瀬; Toshihiro Ishikawa; 利広石川; Riyuutarou Yamanaka; 隆太朗山中; Keiichi Kitayama; 恵一北山
Original assignee: Matsushita Electric Industrial Co Ltd
Current assignee: Panasonic Holdings Corp
Priority date: 2001-07-03
Filing date: 2001-07-03
Publication date: 2003-01-17

Abstract

(57)【要約】【課題】データの並び替えを効率良く行ってデー
タ転送時間を削減し、処理の高速化を図ること。【解決手段】演算処理装置１００は、入力データ並び
替え部１０１と並列型演算部１０２とを有する。入力デ
ータ並び替え部１０１は、連続した入力データを受け取
り当該入力データを並び替えて並列型演算部１０２に送
出する。並列型演算部１０２は、入力データ並び替え部
１０１から送出される並び替え後の入力データを並列に
処理する。入力データ並び替え部１０１は、データ分配
部、複数のメモリバンク、およびデータ送出部を有し、
並列型演算部１０２は、複数のレジスタ、複数のバス、
複数の乗算器、複数のセレクタ、複数の加減算器、およ
び複数のアキュムレータを有する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、複素数及び実数の
加減算や乗算、積和演算などを行う演算処理装置、マイ
クロプロセッサ装置及び無線局装置に関する。

【０００２】

【従来の技術】近年において、通信装置においては大容
量化及び多機能化が推進されている。これに伴い、通信
装置においては、変復調、高速フーリエ変換及びベース
バンド処理などの高速化が以前にも増して重要になって
きている。このような処理では、複素数及び実数の積和
演算などが多用される。

【０００３】従来、積和演算を高速に行うための演算処
理装置としては、例えば、特開平９−２６９９３９号公
報に記載されているものがある。この演算処理装置は、
２つのバス及び２つの演算器を有し、２つのバスから順
次転送されるデータを並列に演算する演算処理装置にお
いて、まず前記一方のバスＢ１で転送されるデータＡを
遅延して、次に前記２つのバスＢ１及びＢ２でそれぞれ
転送されるデータａ及びＢを前記一方の演算器１で演算
すると共に、前記遅延したデータＡと前記一方のバスＢ
２で転送されるデータＢを前記もう一方の演算器２で演
算して、さらに前記遅延したデータＡと前記一方のバス
Ｂ１で転送されるデータａを遅延して、最後に前記一方
のバスＢ２で転送されるデータｂと前記遅延したデータ
ａを前記一方の演算器１で演算すると共に、前記遅延し
たデータＡと前記一方のバスＢ２で転送されるデータｂ
を前記もう一方の演算器２で演算するように構成されて
いる。

【０００４】

【発明が解決しようとする課題】しかしながら、従来の
演算処理装置においては、データを遅延して処理するた
め、データの転送時間が長くなってしまい、演算の高速
化に一定の限界があるという問題がある。

【０００５】本発明は、かかる点に鑑みてなされたもの
であり、データの並び替えを効率良く行ってデータ転送
時間を削減し、処理の高速化を図ることができる演算処
理装置、マイクロプロセッサ装置及び無線局装置を提供
することを目的とする。

【０００６】

【課題を解決するための手段】本発明の演算処理装置
は、連続した入力データを受け取り当該入力データを並
び替えて送出する入力データ並び替え手段と、前記入力
データ並び替え手段から送出される並び替え後の前記入
力データを並列に処理する演算手段と、を具備する構成
を採る。

【０００７】この構成によれば、連続した入力データを
並び替えて並列に処理するため、データを遅延させて処
理する必要がなく、データの並び替えを効率良く行って
データ転送時間を削減し、処理の高速化を図ることがで
きる。

【０００８】本発明の演算処理装置は、上記の構成にお
いて、前記入力データ並び替え手段は、データ分配手段
と、複数の記憶手段と、データ送出手段とを有し、前記
データ分配手段は、連続した前記入力データを受け取り
分配して前記複数の記憶手段に格納し、前記データ送出
手段は、前記複数の記憶手段に格納された前記入力デー
タを一括して送出する構成を採る。

【０００９】この構成によれば、データの並び替えを効
率良く行ってデータ転送時間を削減し、処理の高速化を
図ることができる。

【００１０】本発明の演算処理装置は、上記の構成にお
いて、前記データ分配手段は、複数のセレクタからな
り、前記複数の記憶手段は、複数のメモリバンクからな
り、前記データ送出手段は、複数のセレクタからなる構
成を採る。

【００１１】この構成によれば、データの並び替えを効
率良く行ってデータ転送時間を削減し、処理の高速化を
図ることができる。

【００１２】本発明の演算処理装置は、上記の構成にお
いて、前記演算手段は、複数の乗算器と、複数の加減算
器と、複数のアキュムレータとを有し、前記複数の乗算
器は、前記入力データ並び替え手段から送出される並び
替え後の前記入力データの乗算を行い、前記複数の加減
算器は、前記乗算器及び前記アキュムレータからのデー
タを選択的に受け取り当該データの加減算を行い、前記
複数のアキュムレータは、前記加減算器からのデータを
集積する構成を採る。

【００１３】この構成によれば、データの並び替えを効
率良く行ってデータ転送時間を削減し、処理の高速化を
図ることができる。

【００１４】本発明のマイクロプロセッサ装置は、連続
した入力データを受け取り当該入力データを並び替えて
送出する入力データ並び替え手段と、前記入力データ並
び替え手段から送出される並び替え後の前記入力データ
を並列に処理する演算手段と、前記演算手段からのデー
タを記憶するメモリ装置と、前記メモリ装置に記憶され
たデータを用いて別の演算処理を実行させる制御部と、
を具備する構成を採る。

【００１５】この構成によれば、連続した入力データを
並び替えて並列に処理するため、データを遅延させて処
理する必要がなく、データの並び替えを効率良く行って
データ転送時間を削減し、処理の高速化を図ることがで
きる。また、演算手段の結果を記憶しておき、別の演算
に利用するため、再度同じ処理を行う必要がなく、全体
として処理の高速化を図ることができるとともに、効果
的かつ低コストで低消費電力化を図ることができる。

【００１６】本発明のマイクロプロセッサ装置は、上記
の構成において、前記入力データ並び替え手段は、デー
タ分配手段と、複数の記憶手段と、データ送出手段とを
有し、前記データ分配手段は、連続した前記入力データ
を受け取り分配して前記複数の記憶手段に格納し、前記
データ送出手段は、前記複数の記憶手段に格納された前
記入力データを一括して送出する構成を採る。

【００１７】この構成によれば、データの並び替えを効
率良く行ってデータ転送時間を削減し、処理の高速化を
図ることができる。また、全体として処理の高速化を図
ることができるとともに、効果的かつ低コストで低消費
電力化を図ることができる。

【００１８】本発明のマイクロプロセッサ装置は、上記
の構成において、前記データ分配手段は、複数のセレク
タからなり、前記複数の記憶手段は、複数のメモリバン
クからなり、前記データ送出手段は、複数のセレクタか
らなる構成を採る。

【００１９】この構成によれば、データの並び替えを効
率良く行ってデータ転送時間を削減し、処理の高速化を
図ることができる。また、全体として処理の高速化を図
ることができるとともに、効果的かつ低コストで低消費
電力化を図ることができる。

【００２０】本発明のマイクロプロセッサ装置は、上記
の構成において、前記演算手段は、複数の乗算器と、複
数の加減算器と、複数のアキュムレータとを有し、前記
複数の乗算器は、前記入力データ並び替え手段から送出
される並び替え後の前記入力データの乗算を行い、前記
複数の加減算器は、前記乗算器及び前記アキュムレータ
からのデータを選択的に受け取り当該データの加減算を
行い、前記複数のアキュムレータは、前記加減算器から
のデータを集積する構成を採る。

【００２１】この構成によれば、データの並び替えを効
率良く行ってデータ転送時間を削減し、処理の高速化を
図ることができる。また、全体として処理の高速化を図
ることができるとともに、効果的かつ低コストで低消費
電力化を図ることができる。

【００２２】本発明の無線局装置は、電波の送信及び受
信を行うアンテナ部と、前記アンテナ部で得られた受信
信号を受信処理する受信無線部と、送信信号を送信処理
して前記アンテナ部へ出力する送信無線部と、前記受信
無線部からの前記受信信号を復調して復号化するととも
に前記送信信号を符号化し変調して前記送信無線部へ出
力するベースバンド信号処理部と、を具備する無線局装
置において、前記ベースバンド信号処理部は、マイクロ
プロセッサ装置を有し、前記マイクロプロセッサ装置
は、連続した入力データを受け取り当該入力データを並
び替えて送出する入力データ並び替え手段と、前記入力
データ並び替え手段から送出される並び替え後の前記入
力データを並列に処理する演算手段と、前記演算手段か
らのデータを記憶するメモリ装置と、前記メモリ装置に
記憶されたデータを用いて別の演算処理を実行させる制
御部とを有する構成を採る。

【００２３】この構成によれば、連続した入力データを
並び替えて並列に処理するため、データを遅延させて処
理する必要がなく、データの並び替えを効率良く行って
データ転送時間を削減し、処理の高速化を図ることがで
きる。また、演算手段の結果を記憶しておき、別の演算
に利用するため、再度同じ処理を行う必要がなく、全体
として処理の高速化を図ることができるとともに、効果
的かつ低コストで低消費電力化を図ることができる。ま
た、１チップのマイクロプロセッサ装置を利用するた
め、少ない部品点数で無線局装置を組み立てることがで
きる。

【００２４】本発明の無線局装置は、上記の構成におい
て、前記ベースバンド信号処理部は、ＣＤＭＡ通信方式
の変調及び復調を行う構成を採る。

【００２５】この構成によれば、データの並び替えを効
率良く行ってデータ転送時間を削減し、処理の高速化を
図ることができる。また、全体として処理の高速化を図
ることができるとともに、効果的かつ低コストで低消費
電力化を図ることができる。また、少ない部品点数でＣ
ＤＭＡ通信方式の無線局装置を組み立てることができ
る。

【００２６】本発明の無線局装置は、上記の構成におい
て、当該無線局装置は、無線移動局装置であり、音声を
電気信号に変換する手段と、電気信号を音声に変換する
手段とを具備する構成を採る。

【００２７】この構成によれば、データの並び替えを効
率良く行ってデータ転送時間を削減し、処理の高速化を
図ることができる。また、全体として処理の高速化を図
ることができるとともに、効果的かつ低コストで低消費
電力化を図ることができる。また、少ない部品点数で無
線移動局装置を組み立てることができる。

【００２８】本発明の無線局装置は、上記の構成におい
て、当該無線局装置は、無線基地局装置である構成を採
る。

【００２９】この構成によれば、データの並び替えを効
率良く行ってデータ転送時間を削減し、処理の高速化を
図ることができる。また、全体として処理の高速化を図
ることができるとともに、効果的かつ低コストで低消費
電力化を図ることができる。また、少ない部品点数で無
線基地局装置を組み立てることができる。

【００３０】

【発明の実施の形態】本発明の骨子は、連続した入力デ
ータを並び替えて並列に処理することである。

【００３１】以下、本発明の実施の形態について、図面
を参照して詳細に説明する。

【００３２】（実施の形態１）図１は、本発明の実施の
形態１に係る演算処理装置の構成を示すブロック図であ
る。

【００３３】図１に示す演算処理装置１００は、入力デ
ータ並び替え部１０１（入力データ並び替え手段）と、
並列型演算部１０２（演算手段）とを具備している。入
力データ並び替え部１０１は、連続した入力データを受
け取りこれらの入力データを並び替えて並列型演算部１
０２に送出する。並列型演算部１０２は、入力データ並
び替え部１０１から送出される並び替え後の入力データ
を並列に処理する。

【００３４】ここでは、一例として、演算処理装置１０
０において、複素数の積和演算、すなわち、 Σ(Ai[k]+jAq[k])(Bi[k]+jBq[k])＝Σ(Ai[k]Bi[k]−Aq
[k]Bq[k])+jΣ(Ai[k]Bq[k]+Aq[k]Bi[k]) （ただし、k=0〜1）の処理を行う場合について、図面を参照して説明する。
なお、入力データ（乗数：Ai[k],Aq[k]、被乗数：Bi
[k],Bq[k]）は、図２に示すような連続したデータであ
るとする。

【００３５】入力データ並び替え部１０１は、図３に示
すように、データ分配部３０１（データ分配手段）と、
複数のメモリバンク３１１〜３１４（記憶手段）と、デ
ータ送出部３０２（データ送出手段）とを有している。
データ分配部３０１は、連続した入力データを受け取り
分配して複数のメモリバンク３１１〜３１４に格納す
る。データ送出部３０２は、複数のメモリバンク３１１
〜３１４に格納された入力データを一括して送出する。

【００３６】データ分配部３０１は、複数のセレクタ３
０１ａ〜３０１ｅからなる。セレクタ３０１ａは、連続
した入力データを受け取る。セレクタ３０１ｂ〜３０１
ｅは、セレクタ３０１ａの出力端子に接続されている。
複数のメモリバンク３１１〜３１４は、それぞれ複数の
メモリ領域３１１ａ〜３１４ａを有している。メモリ領
域３１１ａは、セレクタ３０１ｂの出力端子に接続され
ている。メモリ領域３１２ａは、セレクタ３０１ｃの出
力端子に接続されている。メモリ領域３１３ａは、セレ
クタ３０１ｄの出力端子に接続されている。メモリ領域
３１４ａは、セレクタ３０１ｅの出力端子に接続されて
いる。

【００３７】データ送出部３０２は、複数のセレクタ３
０２ａ〜３０２ｄからなる。セレクタ３０２ａは、メモ
リ領域３１１ａの出力端子に接続されている。セレクタ
３０２ｂは、メモリ領域３１２ａの出力端子に接続され
ている。セレクタ３０２ｃは、メモリ領域３１３ａの出
力端子に接続されている。セレクタ３０２ｄは、メモリ
領域３１４ａの出力端子に接続されている。

【００３８】セレクタ３０１ａ及び３０１ｂは、入力デ
ータAi[k]をメモリ領域３１１ａに格納する。セレクタ
３０１ａ及び３０１ｃは、入力データAq[k]をメモリ領
域３１２ａに格納する。セレクタ３０１ａ及び３０１ｄ
は、入力データBi[k]をメモリ領域３１３ａに格納す
る。セレクタ３０１ａ及び３０１ｅは、入力データBq
[k]をメモリ領域３１４ａに格納する。セレクタ３０２
ａ〜３０２ｄは、メモリ領域３１１ａ〜３１４ａに格納
された４つのデータ｛Ai[k],Aq[k],Bi[k],Bq[k]｝をそ
れぞれ一括して並列型演算部１０２（図１参照）に送出
する。

【００３９】並列型演算部１０２は、図４に示すよう
に、複数のレジスタ４０１〜４０４と、複数のバス４０
５〜４０８と、複数の乗算器４０９〜４１２と、複数の
セレクタ４１３、４１４と、複数の加減算器４１５〜４
１８と、複数のアキュムレータ４１９〜４２２とを有し
ている。

【００４０】レジスタ４０１〜４０４は、データ送出部
３０２のセレクタ３０２ａ〜３０２ｄに接続されている
（図１及び図３参照）。バス４０５〜４０８は、それぞ
れレジスタ４０１〜４０４の出力端子に接続されてい
る。乗算器４０９の入力端子は、バス４０５、４０７に
接続されている。乗算器４１０の入力端子は、バス４０
６、４０８に接続されている。乗算器４１１の入力端子
は、バス４０５、４０８に接続されている。乗算器４１
２の入力端子は、バス４０６、４０７に接続されてい
る。

【００４１】セレクタ４１３の入力端子は、乗算器４０
９及びアキュムレータ４２０の出力端子に接続されてい
る。セレクタ４１４の入力端子は、乗算器４１１及びア
キュムレータ４２２の出力端子に接続されている。加減
算器４１５の入力端子は、セレクタ４１３及びアキュム
レータ４１９の出力端子に接続されている。加減算器４
１６の入力端子は、乗算器４１０及びアキュムレータ４
２０の出力端子に接続されている。加減算器４１７の入
力端子は、セレクタ４１４及びアキュムレータ４２１の
出力端子に接続されている。加減算器４１８の入力端子
は、乗算器４１２及びアキュムレータ４２２の出力端子
に接続されている。

【００４２】データ送出部３０２のセレクタ３０２ａ〜
３０２ｄ（図１及び図３参照）から送出された４つのデ
ータ｛Ai[k],Aq[k],Bi[k],Bq[k]｝はそれぞれレジスタ
４０１〜４０４に格納される。乗算器４０９は、レジス
タ４０１、４０３からバス４０５、４０７を介して読み
出した２つのデータ｛Ai[k],Bi[k]｝の乗算を行う。乗
算器４１０は、レジスタ４０２、４０４からバス４０
６、４０８を介して読み出した２つのデータ｛Aq[k],Bq
[k]｝の乗算を行う。乗算器４１１はレジスタ４０１、
４０４からバス４０５、４０８を介して読み出した２つ
のデータ｛Ai[k],Bq[k]｝の乗算を行う。乗算器４１２
は、レジスタ４０２、４０３からバス４０６、４０７を
介して読み出した２つのデータ｛Aq[k],Bi[k]｝の乗算
を行う。

【００４３】この時、まず、セレクタ４１３は、乗算器
４０９の出力を選択する。セレクタ４１４は、乗算器４
１１の出力を選択する。加減算器４１５は、セレクタ４
１３及びアキュムレータ４１９の出力の加算を行い、そ
の加算値をアキュムレータ４１９に格納する。加減算器
４１６は、乗算器４１０及びアキュムレータ４２０の出
力の加算を行い、その加算値をアキュムレータ４２０に
格納する。加減算器４１７は、セレクタ４１４及びアキ
ュムレータ４２１の出力の加算を行い、その加算値をア
キュムレータ４２１に格納する。加減算器４１８は、乗
算器４１２及びアキュムレータ４２２の出力の加算を行
い、その加算値をアキュムレータ４２２に格納する。そ
して、ｋ＝０〜１、すなわち、ｋの要素が２個であるた
め、ここまでの動作を２回繰り返す。この時点で、４つ
のアキュムレータ４１９〜４２２にはそれぞれ｛ΣAi
[k]Bi[k],ΣAq[k]Bq[k],ΣAi[k]Bq[k],ΣAq[k]Bi[k]｝
（ただし、k=0〜1）という演算結果が格納されている。

【００４４】次に、セレクタ４１３、４１４は、それぞ
れアキュムレータ４２０、４２２の出力を選択する。そ
して、加減算器４１５はアキュムレータ４１９の出力か
らセレクタ４１３の出力を減算して、アキュムレータ４
１９に格納する。加減算器４１７は、アキュムレータ４
２１の出力とセレクタ４１４の出力を加算して、アキュ
ムレータ４２１に格納する。この時点で、２つのアキュ
ムレータ４１９、４２１には、それぞれ｛Σ(Ai[k]Bi
[k]−Aq[k]Bq[k]),Σ(Ai[k]Bq[k]+Aq[k]Bi[k])｝（ただ
し、k=0〜1）という演算結果が格納されている。

【００４５】以上の動作により、複素数の積和演算、す
なわち、 Σ(Ai[k]+jAq[k])(Bi[k]+jBq[k])＝Σ(Ai[k]Bi[k]−Aq
[k]Bq[k])+jΣ(Ai[k]Bq[k]+Aq[k]Bi[k]) （ただし、k=0〜1）の処理が終了したことになる。

【００４６】このように、本実施の形態の演算処理装置
によれば、連続した入力データを並び替えて並列に処理
するため、従来のようにデータを遅延させて処理する必
要がなく、データの並び替えを効率良く行ってデータ転
送時間を削減し、処理（例えば、積和演算）の高速化を
図ることができる。すなわち、従来引き出し切れていな
かった、並列に処理する演算手法の性能を、最大限に引
き出すことができる。

【００４７】（実施の形態２）図５は、本発明の実施の
形態２に係るマイクロプロセッサ装置の構成を示すブロ
ック図である。本実施の形態は、実施の形態１の演算処
理装置１００をマイクロプロセッサ装置に組み込んだ場
合である。

【００４８】図５に示すマイクロプロセッサ装置５００
は、デジタル信号処理専用の１チップのマイクロプロセ
ッサ（ＤＳＰ：Digital Signal Processor）であり、積
和演算を高速に処理できるハードウエア構成を有してい
る。マイクロプロセッサ装置５００は、メモリ装置５０
１と、制御部５０２と、入出力部５０３と、主演算処理
装置５０４と、積和演算部５０５とを具備している。

【００４９】メモリ装置５０１は、マイクロプロセッサ
装置５００の動作を規定するプログラムを格納するとと
もに、主演算処理装置５０４や積和演算部５０５の演算
結果を格納する。制御部５０２は、メモリ装置５０１、
入出力部５０３及び主演算処理装置５０４を制御する。
入出力部５０３は、外部との間でデータの入出力を行
う。主演算処理装置５０４は、積和演算を除く一般的な
演算を行う。積和演算部５０５は、主演算処理装置５０
４による管理の下、積和演算を高速に処理できるように
特化された部分である。実施の形態１の演算処理装置１
００（入力データ並び替え部１０１及び並列型演算部１
０２）は、メモリ装置５０１、主演算処理装置５０４及
び積和演算部５０５によって構成されている。

【００５０】この構成において、積和演算部５０５の演
算結果は、メモリ装置５０１に一旦格納され、主演算処
理装置５０４において別の演算に利用される。また、積
和演算結果以外の演算結果、すなわち、主演算処理装置
５０４の演算結果も、メモリ装置５０１に一旦格納さ
れ、主演算処理装置５０４において別の演算に利用され
る。

【００５１】このように、本実施の形態のマイクロプロ
セッサ装置によれば、実施の形態１の演算処理装置１０
０が組み込まれているため、すなわち、連続した入力デ
ータを並び替えて並列に処理するため、従来のようにデ
ータを遅延させて処理する必要がなく、データの並び替
えを効率良く行ってデータ転送時間を削減し、処理の高
速化を図ることができる。

【００５２】また、主演算処理装置５０４や積和演算部
５０５の演算結果を記憶しておき、別の演算に利用する
ため、再度同じ処理を行う必要がなく、全体として処理
の高速化を図ることができるとともに、効果的かつ低コ
ストで低消費電力化を図ることができる。すなわち、実
質的に自動的に低消費電力モードに移行することができ
る。

【００５３】（実施の形態３）図６は、本発明の実施の
形態３に係る無線局装置の構成を示すブロック図であ
る。

【００５４】図６に示す無線移動局装置６００は、図５
に示す実施の形態２のマイクロプロセッサ装置（ＤＳ
Ｐ）が組み込まれた無線移動局である。無線移動局装置
６００は、アンテナ部６１０と、無線部６２０と、ベー
スバンド信号処理部６３０と、主制御部６４０と、デー
タ入出力部６５１と、スピーカ６５２と、マイクロフォ
ン６５３と、表示部６５４と、操作部６５５とを具備し
ている。無線部６２０は、受信無線部６２１と送信無線
部６２２とを有している。

【００５５】アンテナ部６１０は、電波の送信及び受信
を行う送受信共用のアンテナ部である。受信無線部６２
１は、アンテナ部６１０で得られた受信信号を受信処理
する。送信無線部６２２は、送信信号を送信処理してア
ンテナ部６１０へ出力する。ベースバンド信号処理部６
３０は、受信無線部６２１からの受信信号を復調して復
号化するとともに、送信信号を符号化し変調して送信無
線部６２２へ出力する。主制御部６４０は、アンテナ部
６１０、受信無線部６２１、送信無線部６２２及びベー
スバンド信号処理部６３０を制御する。データ入出力部
６５１は、外部との間で信号の入出力を行う。

【００５６】スピーカ６５２は、ベースバンド信号処理
部６３０からの音声信号（電気信号）を音声に変換して
出力する。マイクロフォン６５３は、入力された音声を
音声信号（電気信号）に変換してベースバンド信号処理
部６３０に与える。表示部６５４は、主制御部６４０か
らのデータを受けて動作状態を表示する。操作部６５５
は、テンキー及び操作キーなどからなり、操作信号を主
制御部６４０に入力するためのものである。

【００５７】ベースバンド信号処理部６３０は、受信信
号を復調する復調部６３１と、送信信号を変調する変調
部６３２と、１チップのＤＳＰであるマイクロプロセッ
サ装置６６０とを具備している。マイクロプロセッサ装
置６６０は、図５に示す実施の形態２のマイクロプロセ
ッサ装置５００と同一の構成を有している。

【００５８】また、ソフトウエア上の構成として、マイ
クロプロセッサ装置６６０は、誤り訂正復号部６６１
と、誤り訂正符号化部６６２と、音声信号の符復号を行
う音声コーデック部６６３と、タイミング制御部６６４
とを有している。タイミング制御部６６４は、送受信の
タイミングを計って受信信号を復調部６３１から誤り訂
正復号部６６１に送るとともに、送信信号を誤り訂正符
号化部６６２から変調部６３２に送る。

【００５９】無線移動局装置６００の主制御部６４０
は、無線移動局装置６００の全体の動作を制御する。主
制御部６４０は、例えば、操作部６５５から入力した信
号を表示部６５４に表示させ、また、操作部６５５から
入力した操作信号を受けて発着呼の動作を行うための制
御信号を通信シーケンスに従ってアンテナ部６１０、無
線部６２０及びベースバンド信号処理部６３０等に与え
る。

【００６０】無線移動局装置６００は、音声信号を送信
する場合、次のように動作する。マイクロフォン６５３
から入力した音声信号がＡ／Ｄ変換され、マイクロプロ
セッサ装置６６０のコーデック部６６３で符号化され、
その符号化データが誤り訂正符号化部６６２に入力され
る。また、データを送信する場合は、外部から入力した
データがデータ入出力部６５１を介して誤り訂正符号化
部６６２に入力される。

【００６１】誤り訂正符号化部６６２は、入力したデー
タを誤り訂正符号化してタイミング制御部６６４に与え
る。タイミング制御部６６４は、入力されたデータの並
び換えや送信出力のタイミングの調整を行ってデータを
変調部６３２に与える。変調部６３２に入力されたデー
タは、デジタル変調されＤ／Ａ変換されて、無線部６２
０の送信無線部６２２に与えられる。送信無線部６２２
は、変調部６３２からのデータを無線信号に変換してア
ンテナ部６１０に送り、アンテナ部６１０から電波とし
て送信する。

【００６２】一方、受信時には、無線移動局装置６００
は次のように動作する。アンテナ部６１０で受信された
電波が無線部６２０の受信無線部６２１で受信処理され
てＡ／Ｄ変換され、ベースバンド信号処理部６３０の復
調部６３１に与えられる。復調部６３１で復調されたデ
ータは、タイミング制御部６６４でデータの並び替え等
が行われた後に、誤り訂正復号部６６１に入力されて誤
り訂正復号部６６１により復号される。

【００６３】誤り訂正復号部６６１により復号されたデ
ータは、音声通信時には音声コーデック部６６３で音声
復号化されＤ／Ａ変換された後に、スピーカ６５２から
音声として出力される。また、データ通信時には、誤り
訂正復号部６６１により復号されたデータは、データ入
出力部６５１を介して外部に出力される。

【００６４】このように、本実施の形態の無線局装置に
よれば、実施の形態２のマイクロプロセッサ装置（ひい
ては実施の形態１の演算処理装置１００）が組み込まれ
ているため、すなわち、連続した入力データを並び替え
て並列に処理するため、従来のようにデータを遅延させ
て処理する必要がなく、データの並び替えを効率良く行
ってデータ転送時間を削減し、処理の高速化を図ること
ができる。

【００６５】また、実施の形態２のマイクロプロセッサ
装置が組み込まれているため、すなわち、各部の演算結
果（例えば、積和演算）を記憶しておき、別の演算に利
用するため、再度同じ処理を行う必要がなく、全体とし
て処理の高速化を図ることができるとともに、効果的か
つ低コストで低消費電力化を図ることができる。すなわ
ち、実質的に自動的に低消費電力モードに移行すること
ができる。

【００６６】また、実施の形態２のマイクロプロセッサ
装置が組み込まれているため、すなわち、誤り訂正復号
部６６１、誤り訂正符号化部６６２、音声コーデック部
６６３及びタイミング制御部６６４の各部を１チップの
ＤＳＰのソフトウエアで構成されているため、少ない部
品点数で無線移動局装置を組み立てることができる。

【００６７】なお、本実施の形態の変更例として、復調
部６３１及び変調部６３２をマイクロプロセッサ装置６
６０のソフトウエアで構成することが可能であり、ま
た、マイクロプロセッサ装置６６０の一部（音声コーデ
ック部６６３を含む）を実施の形態２のマイクロプロセ
ッサ装置５００で構成し、誤り訂正復号部６６１、誤り
訂正符号化部６６２及びタイミング制御部６６４をそれ
ぞれ別部品で構成することも可能である。

【００６８】また、ベースバンド信号処理部６３０に代
えてまたはこれと共に主制御部６４０を実施の形態２の
マイクロプロセッサ装置５００と同様の１チップのマイ
クロプロセッサ装置（ＤＳＰ）で構成するようにしても
よい。

【００６９】また、図６に示す無線移動局装置６００の
構成の一部を変更して、図７に示すように、復調部６３
１に逆拡散部７０１を設け、かつ、変調部６３２に拡散
部７０２を設けることにより、ＣＤＭＡ（Code Divisio
n Multiple Access：符号分割多元接続）通信方式の無
線移動局装置７００とすることもできる。無線移動局装
置７００は、逆拡散部７０１及び拡散部７０２を有する
ため、ＣＤＭＡ通信を行うことができる。この場合、少
ない部品点数でＣＤＭＡ通信方式の無線移動局装置を組
み立てることができる。

【００７０】（実施の形態４）図８は、本発明の実施の
形態４に係る無線局装置を示すブロック図である。な
お、実施の形態４は、図６に示す実施の形態３の無線局
装置と同様の基本的構成を有しており、同一の構成要素
には同一の符号を付し、その詳細な説明を省略する。

【００７１】図８に示す無線基地局装置８００は、図５
に示す実施の形態２のマイクロプロセッサ装置（ＤＳ
Ｐ）が組み込まれた無線基地局である。無線基地局装置
８００は、アンテナ部６１０と、無線部６２０と、ベー
スバンド信号処理部６３０ａと、主制御部６４０ａと、
データ入出力部６５１ａとを具備している。無線部６２
０は、受信無線部６２１と送信無線部６２２とを有して
いる。本実施の形態では、アンテナ部６１０は、受信用
アンテナ６１０ａ及び送信用アンテナ６１０ｂを有して
いる。

【００７２】ベースバンド信号処理部６３０ａは、受信
信号を復調する復調部６３１と、送信信号を変調する変
調部６３２と、１チップのＤＳＰであるマイクロプロセ
ッサ装置６６０ａとを具備している。マイクロプロセッ
サ装置６６０ａは、図５に示す実施の形態２のマイクロ
プロセッサ装置５００と同一の構成を有している。

【００７３】また、ソフトウエア上の構成として、マイ
クロプロセッサ装置６６０ａは、誤り訂正復号部６６１
と、誤り訂正符号化部６６２と、タイミング制御部６６
４とを有している。タイミング制御部６６４は、送受信
のタイミングを計って受信信号を復調部６３１から誤り
訂正復号部６６１に送るとともに、送信信号を誤り訂正
符号化部６６２から変調部６３２に送る。

【００７４】無線基地局装置８００では、主制御部６４
０ａによる制御の下、送信と受信の動作が行われる。

【００７５】まず、送信時には、有線回線から入力した
データは、データ入出力部６５１ａを介して誤り訂正符
号化部６６２に入力される。誤り訂正符号化部６６２
は、入力したデータを誤り訂正符号化してタイミング制
御部６６４に与える。タイミング制御部６６４は、入力
されたデータの並び換えや送信出力のタイミングの調整
を行ってデータを変調部６３２に与える。変調部６３２
に入力されたデータは、デジタル変調されＤ／Ａ変換さ
れて、無線部６２０の送信無線部６２２に与えられる。
送信無線部６２２は、変調部６３２からのデータを無線
信号に変換してアンテナ部６１０に送り、送信用アンテ
ナ部６１０ｂから電波として送信する。

【００７６】一方、受信時には、アンテナ部６１０の受
信用アンテナ６１０ａで受信された電波が無線部６２０
の受信無線部６２１で受信処理されてＡ／Ｄ変換され、
ベースバンド信号処理部６３０ａの復調部６３１に与え
られる。復調部６３１で復調されたデータは、タイミン
グ制御部６６４でデータの並び替え等が行われた後に、
誤り訂正復号部６６１に入力されて誤り訂正復号部６６
１により復号される。誤り訂正復号部６６１により復号
されたデータは、データ入出力部６５１ａを介して有線
回線に出力される。

【００７７】このように、本実施の形態の無線局装置に
よれば、実施の形態２のマイクロプロセッサ装置（ひい
ては実施の形態１の演算処理装置１００）が組み込まれ
ているため、すなわち、連続した入力データを並び替え
て並列に処理するため、従来のようにデータを遅延させ
て処理する必要がなく、データの並び替えを効率良く行
ってデータ転送時間を削減し、処理の高速化を図ること
ができる。

【００７８】また、実施の形態２のマイクロプロセッサ
装置が組み込まれているため、すなわち、各部の演算結
果（例えば、積和演算）を記憶しておき、別の演算に利
用するため、再度同じ処理を行う必要がなく、全体とし
て処理の高速化を図ることができるとともに、効果的か
つ低コストで低消費電力化を図ることができる。すなわ
ち、実質的に自動的に低消費電力モードに移行すること
ができる。

【００７９】また、実施の形態２のマイクロプロセッサ
装置が組み込まれているため、すなわち、誤り訂正復号
部６６１、誤り訂正符号化部６６２及びタイミング制御
部６６４の各部を１チップのＤＳＰのソフトウエアで構
成されているため、少ない部品点数で無線基地局装置を
組み立てることができる。

【００８０】なお、本実施の形態の変更例として、復調
部６３１及び変調部６３２をマイクロプロセッサ装置６
６０ａのソフトウエアで構成することが可能であり、ま
た、マイクロプロセッサ装置６６０ａの一部を実施の形
態２のマイクロプロセッサ装置５００で構成し、誤り訂
正復号部６６１、誤り訂正符号化部６６２及びタイミン
グ制御部６６４をそれぞれ別部品で構成することも可能
である。

【００８１】また、ベースバンド信号処理部６３０ａに
代えてまたはこれと共に主制御部６４０ａを実施の形態
２のマイクロプロセッサ装置５００と同様の１チップの
マイクロプロセッサ装置（ＤＳＰ）で構成するようにし
てもよい。

【００８２】また、図８に示す無線基地局装置８００の
構成の一部を変更して、図９に示すように、復調部６３
１に逆拡散部７０１を設け、かつ、変調部６３２に拡散
部７０２を設けることにより、ＣＤＭＡ通信方式の無線
基地局装置９００とすることもできる。無線基地局装置
９００は、逆拡散部７０１及び拡散部７０２を有するた
め、ＣＤＭＡ通信を行うことができる。この場合、少な
い部品点数でＣＤＭＡ通信方式の無線基地局装置を組み
立てることができる。

【００８３】

【発明の効果】以上説明したように、本発明によれば、
データの並び替えを効率良く行ってデータ転送時間を削
減し、処理の高速化を図ることができる。

【図面の簡単な説明】

【図１】本発明の実施の形態１に係る演算処理装置の構
成を示すブロック図

【図２】連続した入力データの構成の一例を示す図

【図３】実施の形態１に係る演算処理装置における入力
データ並び替え部の構成を示すブロック図

【図４】実施の形態１に係る演算処理装置における並列
型演算部の構成を示すブロック図

【図５】本発明の実施の形態２に係るマイクロプロセッ
サ装置の構成を示すブロック図

【図６】本発明の実施の形態３に係る無線移動局装置の
構成を示すブロック図

【図７】実施の形態３に係る無線移動局装置の一変更例
を示すブロック図

【図８】本発明の実施の形態４に係る無線基地局装置の
構成を示すブロック図

【図９】本発明の実施の形態４に係る無線基地局装置の
一変更例を示すブロック図

【符号の説明】

１００演算処理装置１０１入力データ並び替え部１０２並列型演算部３０１データ分配部３０１ａ〜３０１ｅセレクタ３１１〜３１４メモリバンク３１１ａ〜３１４ａメモリ領域３０２データ送出部３０２ａ〜３０２ｄセレクタ４０１〜４０４レジスタ４０５〜４０８バス４０９〜４１２乗算器４１３、４１４セレクタ４１５〜４１８加減算器４１９〜４２２アキュムレータ５００マイクロプロセッサ装置５０１メモリ装置５０２制御部５０３入出力部５０４主演算処理装置５０５積和演算部６００、７００無線移動局装置６１０アンテナ部６２０無線部６３０、６３０ａベースバンド信号処理部６３１復調部６３２変調部６４０、６４０ａ主制御部６５１、６５１ａデータ入出力部６５２スピーカ６５３マイクロフォン６５４表示部６５５操作部６６０、６６０ａマイクロプロセッサ装置７０１逆拡散部７０２拡散部８００、９００無線基地局装置

───────────────────────────────────────────────────── フロントページの続き (72)発明者山中隆太朗神奈川県横浜市港北区綱島東四丁目３番１号松下通信工業株式会社内 (72)発明者北山恵一神奈川県横浜市港北区綱島東四丁目３番１号松下通信工業株式会社内Ｆターム(参考） 5B022 CA01 CA03 DA02 EA03 FA01 5K022 EE01 EE21 EE31

Claims

【特許請求の範囲】

【請求項１】連続した入力データを受け取り当該入力
データを並び替えて送出する入力データ並び替え手段
と、前記入力データ並び替え手段から送出される並び替
え後の前記入力データを並列に処理する演算手段と、を
具備することを特徴とする演算処理装置。
【請求項２】前記入力データ並び替え手段は、データ
分配手段と、複数の記憶手段と、データ送出手段とを有
し、前記データ分配手段は、連続した前記入力データを
受け取り分配して前記複数の記憶手段に格納し、前記デ
ータ送出手段は、前記複数の記憶手段に格納された前記
入力データを一括して送出することを特徴とする請求項
１記載の演算処理装置。
【請求項３】前記データ分配手段は、複数のセレクタ
からなり、前記複数の記憶手段は、複数のメモリバンク
からなり、前記データ送出手段は、複数のセレクタから
なることを特徴とする請求項２記載の演算処理装置。
【請求項４】前記演算手段は、複数の乗算器と、複数
の加減算器と、複数のアキュムレータとを有し、前記複
数の乗算器は、前記入力データ並び替え手段から送出さ
れる並び替え後の前記入力データの乗算を行い、前記複
数の加減算器は、前記乗算器及び前記アキュムレータか
らのデータを選択的に受け取り当該データの加減算を行
い、前記複数のアキュムレータは、前記加減算器からの
データを集積することを特徴とする請求項１から請求項
３のいずれかに記載の演算処理装置。
【請求項５】連続した入力データを受け取り当該入力
データを並び替えて送出する入力データ並び替え手段
と、前記入力データ並び替え手段から送出される並び替
え後の前記入力データを並列に処理する演算手段と、前
記演算手段からのデータを記憶するメモリ装置と、前記
メモリ装置に記憶されたデータを用いて別の演算処理を
実行させる制御部と、を具備することを特徴とするマイ
クロプロセッサ装置。
【請求項６】前記入力データ並び替え手段は、データ
分配手段と、複数の記憶手段と、データ送出手段とを有
し、前記データ分配手段は、連続した前記入力データを
受け取り分配して前記複数の記憶手段に格納し、前記デ
ータ送出手段は、前記複数の記憶手段に格納された前記
入力データを一括して送出することを特徴とする請求項
５記載のマイクロプロセッサ装置。
【請求項７】前記データ分配手段は、複数のセレクタ
からなり、前記複数の記憶手段は、複数のメモリバンク
からなり、前記データ送出手段は、複数のセレクタから
なることを特徴とする請求項６記載のマイクロプロセッ
サ装置。
【請求項８】前記演算手段は、複数の乗算器と、複数
の加減算器と、複数のアキュムレータとを有し、前記複
数の乗算器は、前記入力データ並び替え手段から送出さ
れる並び替え後の前記入力データの乗算を行い、前記複
数の加減算器は、前記乗算器及び前記アキュムレータか
らのデータを選択的に受け取り当該データの加減算を行
い、前記複数のアキュムレータは、前記加減算器からの
データを集積することを特徴とする請求項５から請求項
７のいずれかに記載のマイクロプロセッサ装置。
【請求項９】電波の送信及び受信を行うアンテナ部
と、前記アンテナ部で得られた受信信号を受信処理する
受信無線部と、送信信号を送信処理して前記アンテナ部
へ出力する送信無線部と、前記受信無線部からの前記受
信信号を復調して復号化するとともに前記送信信号を符
号化し変調して前記送信無線部へ出力するベースバンド
信号処理部と、を具備する無線局装置において、前記ベ
ースバンド信号処理部は、マイクロプロセッサ装置を有
し、前記マイクロプロセッサ装置は、連続した入力デー
タを受け取り当該入力データを並び替えて送出する入力
データ並び替え手段と、前記入力データ並び替え手段か
ら送出される並び替え後の前記入力データを並列に処理
する演算手段と、前記演算手段からのデータを記憶する
メモリ装置と、前記メモリ装置に記憶されたデータを用
いて別の演算処理を実行させる制御部とを有することを
特徴とする無線局装置。
【請求項１０】前記ベースバンド信号処理部は、ＣＤ
ＭＡ通信方式の変調及び復調を行うことを特徴とする請
求項９記載の無線局装置。
【請求項１１】当該無線局装置は、無線移動局装置で
あり、音声を電気信号に変換する手段と、電気信号を音
声に変換する手段とを具備することを特徴とする請求項
９又は１０記載の無線局装置。
【請求項１２】当該無線局装置は、無線基地局装置で
あることを特徴とする請求項９又は１０記載の無線局装
置。