JP2003014438A - Substrate inspection device and substrate inspection method - Google Patents
Substrate inspection device and substrate inspection methodInfo
- Publication number
- JP2003014438A JP2003014438A JP2001200614A JP2001200614A JP2003014438A JP 2003014438 A JP2003014438 A JP 2003014438A JP 2001200614 A JP2001200614 A JP 2001200614A JP 2001200614 A JP2001200614 A JP 2001200614A JP 2003014438 A JP2003014438 A JP 2003014438A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- semiconductor wafer
- image
- inspected
- quadrant
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Investigating Materials By The Use Of Optical Means Adapted For Particular Applications (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Length Measuring Devices By Optical Means (AREA)
- Testing Of Short-Circuits, Discontinuities, Leakage, Or Incorrect Line Connections (AREA)
Abstract
Description
【0001】[0001]
【発明の属する技術分野】本発明は、半導体素子や液晶
表示素子の製造工程において、半導体ウエハや液晶基板
の検査に用いられる基板検査装置および基板検査方法に
関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a substrate inspection device and a substrate inspection method used for inspecting a semiconductor wafer or a liquid crystal substrate in a process of manufacturing a semiconductor element or a liquid crystal display element.
【0002】[0002]
【従来の技術】周知のように、半導体素子や液晶表示素
子の製造工程では、マスク(レチクル)に形成された回路
パターンをレジスト膜に焼き付ける露光工程と、レジス
ト膜の露光部分または未露光部分を溶解する現像工程と
を経て、レジスト膜に回路パターン(レジストパター
ン)が転写され、このレジストパターンをマスクとして
エッチングや蒸着などを行うことにより(加工工程)、レ
ジスト膜の直下に隣接している所定の材料膜に回路パタ
ーンが転写される(パターン形成工程)。2. Description of the Related Art As is well known, in the manufacturing process of semiconductor elements and liquid crystal display elements, an exposure step of printing a circuit pattern formed on a mask (reticle) on a resist film and an exposed or unexposed portion of the resist film are performed. A circuit pattern (resist pattern) is transferred to the resist film through a dissolving development process, and etching or vapor deposition is performed using this resist pattern as a mask (processing process), so that a predetermined pattern is formed immediately below the resist film. The circuit pattern is transferred to the material film (pattern forming step).
【0003】次いで、上記所定の材料膜に形成された回
路パターンの上に別の回路パターンを形成するには、同
様のパターン形成工程が繰り返される。パターン形成工
程を何回も繰り返し実行することにより、様々な材料膜
の回路パターンが基板(半導体ウエハや液晶基板)の上
に積層され、半導体素子や液晶表示素子の回路が形成さ
れる。Then, in order to form another circuit pattern on the circuit pattern formed on the predetermined material film, the same pattern forming process is repeated. By repeatedly executing the pattern forming process many times, circuit patterns of various material films are laminated on a substrate (semiconductor wafer or liquid crystal substrate) to form a circuit of a semiconductor element or a liquid crystal display element.
【0004】ところで、上記の製造工程においてレジス
トパターンに欠陥が存在すると、その欠陥にしたがって
加工が行われ、不良品となってしまう。欠陥箇所は、例
えば、露光機のディフォーカスによってパターン断面形
状が変化した箇所や、レジスト膜厚が変化した箇所、異
物や傷の付いた箇所である。このため、従来より、レジ
ストパターンの欠陥検査が行われている。By the way, if there is a defect in the resist pattern in the above manufacturing process, processing is performed according to the defect, resulting in a defective product. The defective portion is, for example, a portion where the pattern cross-sectional shape is changed due to the defocus of the exposure device, a portion where the resist film thickness is changed, or a portion where a foreign matter or a scratch is attached. Therefore, the defect inspection of the resist pattern has been conventionally performed.
【0005】また、あるパターン形成工程でのレジスト
パターンが1つ前のパターン形成工程で形成された回路
パターン(以下「下地パターン」という)に対し、正確
に重ね合わされていないことがある。そのままパターン
形成工程の処理を続け、レジストパターンを介して材料
膜を加工すると、下地パターンに対する重ね合わせ状態
の不正確な回路パターンが形成され、不良品(性能の悪
い素子または機能しない素子)となってしまう。このた
め、従来より、下地パターンに対するレジストパターン
の重ね合わせ検査が行われている。In some cases, the resist pattern in a certain pattern forming process is not accurately superimposed on the circuit pattern (hereinafter referred to as "base pattern") formed in the immediately preceding pattern forming process. If the pattern formation process is continued and the material film is processed through the resist pattern, an inaccurate circuit pattern with the underlying pattern is formed, resulting in a defective product (element with poor performance or element that does not function). Will end up. Therefore, conventionally, an overlay inspection of a resist pattern with respect to a base pattern has been performed.
【0006】ちなみに、レジストパターンが形成された
基板に対する検査(欠陥検査または重ね合わせ検査)
時、基板は、水平面内で直交する2方向に移動可能な2
軸ステージ上に載置され、固定された検査光学系に対し
て移動される。そして、基板の検査対象部分が検査光学
系の視野内に位置決めされると、CCDカメラなどの撮
像素子を用いて検査対象部分の像を取り込み、得られた
画像信号に対して画像処理を施すことにより、基板の検
査が行われる。Incidentally, the inspection (defect inspection or overlay inspection) on the substrate on which the resist pattern is formed
At this time, the substrate is movable in two directions orthogonal to each other in the horizontal plane.
It is mounted on an axial stage and moved with respect to a fixed inspection optical system. Then, when the inspection target portion of the substrate is positioned within the field of view of the inspection optical system, an image of the inspection target portion is captured using an image sensor such as a CCD camera, and image processing is performed on the obtained image signal. Thus, the board is inspected.
【0007】[0007]
【発明が解決しようとする課題】しかしながら、上記し
た従来技術では、様々な処理工程を効率良く進めるため
に基板を大型化すると、それだけ2軸ステージを大きく
構成しなければならないという問題があった。2軸ステ
ージを用いた場合、基板の任意の部分を検査光学系の視
野内に位置決めできるようにするには、2軸ステージの
可動範囲(ステージストローク)として、少なくとも基
板の縦横寸法に相当する範囲を確保しておく必要があ
る。このため、2軸ステージの大きさは、少なくとも基
板の縦横寸法の2倍に相当する大きさになる。However, the above-mentioned conventional technique has a problem in that the size of the biaxial stage must be increased as the size of the substrate is increased in order to efficiently carry out various processing steps. When a biaxial stage is used, in order to be able to position any part of the substrate within the field of view of the inspection optical system, the movable range (stage stroke) of the biaxial stage is at least a range corresponding to the vertical and horizontal dimensions of the substrate. Must be secured. Therefore, the size of the biaxial stage is at least twice as large as the vertical and horizontal dimensions of the substrate.
【0008】今日主力となっている300mmΦのウエ
ハでは、少なくともステージのストロークは、600m
m×600mmという大きなものが必要となる。これに
対し、一世代前の200mmΦのウエハでは、必要なス
テージストロークは400mm×400mmである。し
たがって、ウエハの径が1.5倍になったとき、面積で
2.25倍大きくしなければならない。With a wafer of 300 mmΦ, which is the main force today, at least the stroke of the stage is 600 m.
A large size of m × 600 mm is required. On the other hand, for a 200 mmΦ wafer one generation ago, the required stage stroke is 400 mm × 400 mm. Therefore, when the diameter of the wafer is increased by 1.5 times, the area must be increased by 2.25 times.
【0009】そして、2軸ステージが大型化する結果、
2軸ステージや検査光学系を備えた装置も全体的に大型
化してしまい、場合によっては、クリーンルームも大き
くしなければならい。クリーンルームの大型化は、コス
ト高を招くため、好ましくない。さらに、クリーンルー
ムを大型化すると、クリーン度を高く保つことが困難に
なり、回路パターンの微細化に伴うクリーン度の向上要
求に対応し難いため、好ましくない。As a result of the large size of the two-axis stage,
A device equipped with a two-axis stage and an inspection optical system also becomes large in size, and in some cases, a clean room must be enlarged. Increasing the size of the clean room is not preferable because it increases the cost. Further, if the size of the clean room is increased, it becomes difficult to keep the cleanliness high, and it is difficult to meet the demand for improvement of the cleanliness accompanying the miniaturization of the circuit pattern, which is not preferable.
【0010】なお、基板を固定しておき、検査光学系を
2軸ステージ上に載置した構成でも、上記と同様の問題
が生じる。また、異物の付着を嫌うウエハの上側に発塵
源となる可動部を配置するのは、クリーン度向上以前の
問題である。本発明の目的は、基板の大型化に伴う装置
の大型化を確実に抑えることができる基板検査装置およ
び基板検査方法を提供することにある。Even if the substrate is fixed and the inspection optical system is mounted on the biaxial stage, the same problem as described above occurs. Further, arranging the movable portion, which is a dust source, on the upper side of the wafer, which does not like the adhesion of foreign matter, is a problem before the improvement of cleanliness. An object of the present invention is to provide a substrate inspection device and a substrate inspection method that can reliably suppress the increase in size of the device due to the increase in size of the substrate.
【0011】[0011]
【課題を解決するための手段】本発明の基板検査装置
は、基板(11)の被検査面における一部領域の像を形成
する光学系(26,27)と、被検査面の中心を通って被
検査面に垂直な軸(12a)を回転軸として基板を90度
間隔で回転させる回転手段(16)と、回転手段による基
板の回転が停止中に、基板と光学系とを被検査面に沿っ
て相対的に平行移動させる平行移動手段(14,15)と
を備えたものである。A substrate inspection apparatus of the present invention includes an optical system (26, 27) for forming an image of a partial area on a surface to be inspected of a substrate (11) and a center of the surface to be inspected. And a rotation means (16) for rotating the substrate at intervals of 90 degrees about an axis (12a) perpendicular to the surface to be inspected, and the substrate and the optical system while the rotation of the substrate by the rotation means is stopped. And parallel translation means (14, 15) for relatively performing parallel translation along.
【0012】本発明の基板検査方法は、基板の被検査面
の中心を通って被検査面に垂直な軸を回転軸として基板
を90度間隔で回転させるステップと、基板の回転が停
止中に、被検査面における一部領域の像を形成する光学
系と基板とを被検査面に沿って相対的に平行移動させる
ステップとを備えたものである。The substrate inspection method of the present invention comprises the steps of rotating the substrate at 90-degree intervals with the axis passing through the center of the surface to be inspected of the substrate and perpendicular to the surface to be inspected as a rotation axis, and stopping the rotation of the substrate. And a step of relatively moving the optical system for forming an image of a partial area on the surface to be inspected and the substrate in parallel along the surface to be inspected.
【0013】[0013]
【発明の実施の形態】以下、図面を用いて本発明の実施
形態を詳細に説明する。BEST MODE FOR CARRYING OUT THE INVENTION Embodiments of the present invention will be described in detail below with reference to the drawings.
【0014】(第1実施形態)本発明の第1実施形態は、
請求項1,請求項2,請求項4に対応する。第1実施形態
の基板検査装置10は、図1に示すように、被検物体で
ある半導体ウエハ11(円盤状の基板)を真空吸着によっ
て水平状態に保持するウエハホルダ12と、ウエハホル
ダ12を駆動するホルダ駆動部(14〜16)と、半導体
ウエハ11の表面の検査を行うウエハ検査部(17〜2
9)とで構成される。なお、基板検査装置10には、焦
点合わせ部(30〜41)も設けられる。ウエハ検査部
(17〜29)および焦点合わせ部(30〜41)は、半導
体ウエハ11の上方に固定されている。(First Embodiment) The first embodiment of the present invention is as follows.
It corresponds to claim 1, claim 2, and claim 4. As shown in FIG. 1, the substrate inspection apparatus 10 of the first embodiment drives a wafer holder 12 that holds a semiconductor wafer 11 (disk-shaped substrate), which is an object to be inspected, in a horizontal state by vacuum suction, and the wafer holder 12. The holder drive unit (14 to 16) and the wafer inspection unit (17 to 2) that inspects the surface of the semiconductor wafer 11
9) and. The board inspection apparatus 10 is also provided with a focusing section (30 to 41). Wafer inspection department
(17-29) and the focusing section (30-41) are fixed above the semiconductor wafer 11.
【0015】この基板検査装置10について具体的に説
明する前に、ウエハホルダ12に保持される半導体ウエ
ハ11の説明を行う。半導体ウエハ11の表面(被検査
面)には、図2に示すように、矩形状のショット領域1
1aがウエハ面内での座標軸であるx方向およびy方向
に沿って2次元的に複数配列されている。x方向,y方
向は互いに直交する。また、各々のショット領域11a
には、回路パターン11b,11cが形成されている。
通常、回路パターン11b,11cの直線方向は、x方
向またはy方向に平行である。Before specifically explaining the substrate inspection apparatus 10, the semiconductor wafer 11 held by the wafer holder 12 will be described. As shown in FIG. 2, a rectangular shot area 1 is formed on the surface (inspected surface) of the semiconductor wafer 11.
A plurality of 1a are arranged two-dimensionally along the x-direction and the y-direction which are coordinate axes in the wafer surface. The x direction and the y direction are orthogonal to each other. In addition, each shot area 11a
The circuit patterns 11b and 11c are formed on.
Usually, the linear directions of the circuit patterns 11b and 11c are parallel to the x direction or the y direction.
【0016】さらに、半導体ウエハ11の周囲には、ノ
ッチ11dまたはオリエンテーションフラット(不図示)
などの指標が設けられている。ノッチ11dなどの指標
は、半導体ウエハ11をウエハホルダ12に載置させる
際、半導体ウエハ11の方位(xy座標系の向き)を示
す外形基準として用いられる。また、このような半導体
ウエハ11をウエハホルダ12に載置させるに当たって
は、半導体ウエハ11の表面の中心11eがウエハホル
ダ12の中心軸12a(図1)上に位置するように、不
図示のプリアライメント系で調整される。この中心軸1
2aは、ウエハホルダ12の中心を通って鉛直方向(z
方向)と平行な軸である。Further, a notch 11d or an orientation flat (not shown) is provided around the semiconductor wafer 11.
Indicators such as are provided. When the semiconductor wafer 11 is placed on the wafer holder 12, the notch 11d or other index is used as an outer shape reference indicating the orientation of the semiconductor wafer 11 (the orientation of the xy coordinate system). In mounting the semiconductor wafer 11 on the wafer holder 12, a pre-alignment system (not shown) is placed so that the center 11e of the surface of the semiconductor wafer 11 is located on the central axis 12a (FIG. 1) of the wafer holder 12. Is adjusted by. This central axis 1
2a passes through the center of the wafer holder 12 in the vertical direction (z
Direction) is an axis parallel to.
【0017】さて次に、基板検査装置10の構成説明を
行う。ここでは、ウエハ検査部(17〜29)、ホルダ駆
動部(14〜16)、焦点合わせ部(30〜41)の順に、
構成を説明する。半導体ウエハ11の表面の検査を行う
ウエハ検査部(17〜29)は、軸10aに沿って配置さ
れた光源17,コレクタレンズ18,フィルター19,リ
レーレンズ20,開口絞り21,リレーレンズ22,視野
絞り23,コンデンサレンズ24,ハーフミラー25と、
軸10bに沿って配置された対物レンズ26,結像レン
ズ27,2次元撮像素子28と、2次元撮像素子28に
接続された画像処理部29とで構成される。Next, the structure of the substrate inspection apparatus 10 will be described. Here, the wafer inspecting unit (17 to 29), the holder driving unit (14 to 16), and the focusing unit (30 to 41) in this order,
The configuration will be described. The wafer inspection unit (17 to 29) for inspecting the surface of the semiconductor wafer 11 includes a light source 17, a collector lens 18, a filter 19, a relay lens 20, an aperture stop 21, a relay lens 22, and a visual field arranged along the axis 10a. Diaphragm 23, condenser lens 24, half mirror 25,
It is composed of an objective lens 26, an imaging lens 27, a two-dimensional image pickup device 28 arranged along the axis 10b, and an image processing unit 29 connected to the two-dimensional image pickup device 28.
【0018】また、ハーフミラー25は、軸10b上
(対物レンズ26と結像レンズ27との間のアフォーカ
ル系)に配置される。画像処理部29は、後述するホル
ダ駆動部(14〜16)にも接続される。なお、軸10b
上には、後述する焦点合わせ部(30〜41)のダイクロ
イックミラー35も配置されている。上記したウエハ検
査部(17〜29)において、光源17からの光は、コレ
クタレンズ18で集光され、フィルター19,リレーレ
ンズ20,開口絞り21,リレーレンズ22,視野絞り2
3,コンデンサレンズ24を介してハーフミラー25に
入射する。そして、ハーフミラー25で反射され、ダイ
クロイックミラー35,対物レンズ26を介して、半導
体ウエハ11の表面に照射される。The half mirror 25 is arranged on the axis 10b (afocal system between the objective lens 26 and the imaging lens 27). The image processing unit 29 is also connected to holder drive units (14 to 16) described later. Incidentally, the shaft 10b
A dichroic mirror 35 of a focusing unit (30 to 41) described later is also arranged above. In the wafer inspection unit (17 to 29) described above, the light from the light source 17 is condensed by the collector lens 18, and the filter 19, the relay lens 20, the aperture stop 21, the relay lens 22 and the field stop 2 are collected.
3, incident on the half mirror 25 through the condenser lens 24. Then, it is reflected by the half mirror 25, and is irradiated onto the surface of the semiconductor wafer 11 via the dichroic mirror 35 and the objective lens 26.
【0019】このとき、半導体ウエハ11の表面に対す
る照明光は、所定の入射角度範囲で所定の視野範囲(一
部領域)のみに照射される。照明光の入射角度範囲は、
対物レンズ26の瞳26aに共役な面に配置された開口
絞り21の絞り径によって決まる。照明光の視野範囲
は、半導体ウエハ11の表面に共役な面に配置された視
野絞り23の絞り径によって決まる。At this time, the illumination light for the surface of the semiconductor wafer 11 is applied only to a predetermined visual field range (partial area) within a predetermined incident angle range. The incident angle range of illumination light is
It is determined by the aperture diameter of the aperture stop 21 arranged on a plane conjugate with the pupil 26a of the objective lens 26. The field range of the illumination light is determined by the diaphragm diameter of the field diaphragm 23 arranged on the surface conjugate with the surface of the semiconductor wafer 11.
【0020】そして、半導体ウエハ11の表面に形成さ
れた回路パターン11b,11c(図2参照)で反射,回
折,散乱した光は、対物レンズ26で集光され、ダイク
ロイックミラー35,ハーフミラー25を透過して結像
レンズ27に導かれ、2次元撮像素子28の撮像面に結
像される。このとき、2次元撮像素子28の撮像面に
は、半導体ウエハ11の表面にある回路パターン11
b,11cの拡大像(以下「パターン像」という)が形
成される。以下、2次元撮像素子28の撮像面に対応す
る半導体ウエハ11の表面の領域を「撮像領域」とい
う。The light reflected, diffracted, and scattered by the circuit patterns 11b and 11c (see FIG. 2) formed on the surface of the semiconductor wafer 11 is condensed by the objective lens 26 and is reflected by the dichroic mirror 35 and the half mirror 25. The light is transmitted and guided to the imaging lens 27, and an image is formed on the imaging surface of the two-dimensional imaging device 28. At this time, the circuit pattern 11 on the surface of the semiconductor wafer 11 is formed on the image pickup surface of the two-dimensional image pickup device 28.
An enlarged image of b and 11c (hereinafter referred to as "pattern image") is formed. Hereinafter, the area of the surface of the semiconductor wafer 11 corresponding to the image pickup surface of the two-dimensional image pickup device 28 is referred to as an “image pickup area”.
【0021】2次元撮像素子28では、撮像面に形成さ
れたパターン像が各画素ごとに光電変換され、パターン
像の光強度(明るさ)に応じた撮像信号が外部に出力され
る。2次元撮像素子28からの撮像信号は、デジタル信
号に変換され、パターン画像として画像処理部29に取
り込まれる。パターン画像は、半導体ウエハ11の表面
のうち、上記の撮像領域内に位置決めされた部分の画像
である。In the two-dimensional image pickup device 28, the pattern image formed on the image pickup surface is photoelectrically converted for each pixel, and an image pickup signal corresponding to the light intensity (brightness) of the pattern image is output to the outside. The image pickup signal from the two-dimensional image pickup device 28 is converted into a digital signal and taken in by the image processing unit 29 as a pattern image. The pattern image is an image of a portion of the surface of the semiconductor wafer 11 which is positioned within the above-mentioned imaging region.
【0022】ここで、2次元撮像素子28の複数の画素
は、第1実施形態において、ほぼ正方格子状に配列され
ているとする。また、2次元撮像素子28の各画素の配
列方向のうち、横方向をU方向、縦方向をV方向とす
る。U方向,V方向は互いに直交する。また、ステージ
上の撮像領域での座標u,vを各画素の配列方向U,Vに
相当する方向にとると、基板検査装置10では、軸10
bが途中で偏向されないため、u方向,v方向は水平面
に平行である。Here, it is assumed that the plurality of pixels of the two-dimensional image pickup device 28 are arranged in a substantially square lattice pattern in the first embodiment. Further, of the array directions of the pixels of the two-dimensional image pickup device 28, the horizontal direction is the U direction and the vertical direction is the V direction. The U direction and the V direction are orthogonal to each other. Further, when the coordinates u, v in the imaging area on the stage are taken in the directions corresponding to the array directions U, V of the respective pixels, in the substrate inspection apparatus 10, the axis 10
Since b is not deflected halfway, the u and v directions are parallel to the horizontal plane.
【0023】次に、ウエハホルダ12を駆動するホルダ
駆動部(14〜16)について説明する。ホルダ駆動部
(14〜16)は、ウエハホルダ12を水平面(uv面)内
において平行移動させるu駆動部14,v駆動部15
と、ウエハホルダ12を中心軸12aの周りに回転させ
る回転駆動部16と、ウエハホルダ12を鉛直方向(z
方向)に移動させる不図示のz駆動部とで構成される。Next, the holder drive section (14-16) for driving the wafer holder 12 will be described. Holder drive
(14 to 16) are u drive unit 14 and v drive unit 15 for translating the wafer holder 12 in parallel in the horizontal plane (uv plane).
And a rotation drive unit 16 for rotating the wafer holder 12 around the central axis 12a, and the wafer holder 12 in the vertical direction (z
Direction) and a z drive unit (not shown).
【0024】このホルダ駆動部(14〜16)により、ウ
エハホルダ12に保持された半導体ウエハ11は、水平
状態を保ったまま回転または移動することになる。上記
のように、半導体ウエハ11の表面の中心11eはウエ
ハホルダ12の中心軸12a上に位置するため、半導体
ウエハ11の回転は、半導体ウエハ11の中心11eの
周りに行われることになる。By the holder driving section (14-16), the semiconductor wafer 11 held by the wafer holder 12 is rotated or moved while maintaining the horizontal state. As described above, since the center 11e of the surface of the semiconductor wafer 11 is located on the center axis 12a of the wafer holder 12, the rotation of the semiconductor wafer 11 is performed around the center 11e of the semiconductor wafer 11.
【0025】また、u駆動部14は、ウエハホルダ12
をu方向に移動させるものである。u駆動部14によっ
てウエハホルダ12を平行移動させると、ウエハホルダ
12上の半導体ウエハ11に形成された回路パターン1
1b,11c(図2参照)がu方向に平行移動するため、
2次元撮像素子28の撮像面に形成されるパターン像も
u方向に平行移動することになる。Further, the u drive unit 14 includes the wafer holder 12
Is moved in the u direction. When the wafer holder 12 is moved in parallel by the u drive unit 14, the circuit pattern 1 formed on the semiconductor wafer 11 on the wafer holder 12
Since 1b and 11c (see FIG. 2) move in parallel in the u direction,
The pattern image formed on the image pickup surface of the two-dimensional image pickup device 28 also moves in parallel in the u direction.
【0026】同様に、v駆動部15は、ウエハホルダ1
2をv方向に移動させるものである。v駆動部15によ
ってウエハホルダ12を平行移動させると、ウエハホル
ダ12上の半導体ウエハ11に形成された回路パターン
11b,11c(図2参照)がv方向に平行移動し、2次
元撮像素子28の撮像面上のパターン像もv方向に平行
移動する。Similarly, the v-driving section 15 is used for the wafer holder 1
2 is moved in the v direction. When the wafer holder 12 is moved in parallel by the v drive unit 15, the circuit patterns 11b and 11c (see FIG. 2) formed on the semiconductor wafer 11 on the wafer holder 12 are moved in parallel in the v direction, and the image pickup surface of the two-dimensional image pickup device 28 is moved. The upper pattern image also moves in parallel in the v direction.
【0027】なお、ウエハホルダ12上の半導体ウエハ
11の方位(xy座標系の向き)は、半導体ウエハ11
のノッチ11dなどを用いて調整され、図2の状態とな
るように、u駆動部14,v駆動部15によるuv座標
系と一致するように位置決めされ、ウエハホルダ12に
載置される。したがって、半導体ウエハ11の各ショッ
ト領域11aに形成された回路パターン11b,11c
(図2)の直線方向は、u駆動部14,v駆動部15に
よるuv座標系のu方向またはv方向に平行となる。The orientation of the semiconductor wafer 11 on the wafer holder 12 (the orientation of the xy coordinate system) is determined by the semiconductor wafer 11
2 is adjusted by using the notch 11d, etc., and is positioned on the wafer holder 12 so as to be in the state of FIG. 2 so as to be aligned with the uv coordinate system by the u driving unit 14 and the v driving unit 15. Therefore, the circuit patterns 11b and 11c formed in each shot area 11a of the semiconductor wafer 11
The linear direction of FIG. 2 is parallel to the u direction or the v direction of the uv coordinate system by the u driver 14 and the v driver 15.
【0028】一方、回転駆動部16は、ウエハホルダ1
2を90度間隔で回転させるものである。回転駆動部1
6によってウエハホルダ12を回転させると、ウエハホ
ルダ12上の半導体ウエハ11も90度間隔で回転す
る。すなわち、半導体ウエハ11の回転状態には、図
2,図3,図4,図5に示す4通りの状態が存在すること
になる。On the other hand, the rotation drive unit 16 is used for the wafer holder 1.
2 is rotated at 90 degree intervals. Rotation drive unit 1
When the wafer holder 12 is rotated by 6, the semiconductor wafer 11 on the wafer holder 12 also rotates at intervals of 90 degrees. That is, the semiconductor wafer 11 can be rotated in four states shown in FIGS. 2, 3, 4, and 5.
【0029】そして、これら4通りの状態(図2〜図
5)において、半導体ウエハ11に形成された回路パタ
ーン11b,11cの直線方向は、常に、u駆動部14,
v駆動部15によるuv座標系のu方向またはv方向に
平行となる。例えば、図2でu方向に平行な回路パター
ン11bは、90度回転する(図3)とv方向に平行とな
り、さらに90度回転する(図4)と再びu方向に平行と
なり、さらに90度回転する(図5)と再びv方向に平行
となる。In these four states (FIGS. 2 to 5), the linear directions of the circuit patterns 11b and 11c formed on the semiconductor wafer 11 are always in the u driving section 14,
It is parallel to the u direction or the v direction of the uv coordinate system by the v drive unit 15. For example, in FIG. 2, the circuit pattern 11b parallel to the u direction becomes parallel to the v direction when rotated by 90 degrees (FIG. 3), and becomes parallel again to the u direction when rotated by 90 degrees (FIG. 4), and further 90 degrees. When it rotates (FIG. 5), it becomes parallel to the v direction again.
【0030】また、上記4通りの状態(図2〜図5)に
おいて、2次元撮像素子28の撮像面に形成されるパタ
ーン像の直線方向も、常に、複数の画素の配列方向、つ
まり、横方向(u方向)または縦方向(v方向)に平行とな
る。第1実施形態の基板検査装置10では、回転駆動部
16による回転を停止させているときにu駆動部14,
v駆動部15による平行移動を行うため、半導体ウエハ
11の回転状態が上記4通り(図2〜図5)の何れであ
っても、u駆動部14,v駆動部15による平行移動時
には、uv座標系に対する半導体ウエハ11の方位(x
y座標系の向き)が一定に保たれる。In the four states (FIGS. 2 to 5), the linear direction of the pattern image formed on the image pickup surface of the two-dimensional image pickup device 28 is always the arrangement direction of a plurality of pixels, that is, the horizontal direction. It is parallel to the direction (u direction) or the vertical direction (v direction). In the substrate inspection apparatus 10 of the first embodiment, the u drive unit 14, when the rotation of the rotation drive unit 16 is stopped,
Since the v-driving unit 15 performs the parallel movement, the uv driving unit 14 and the v-driving unit 15 perform the parallel movement regardless of the four rotation states of the semiconductor wafer 11 (FIGS. 2 to 5). Orientation of semiconductor wafer 11 with respect to the coordinate system (x
The orientation of the y coordinate system) is kept constant.
【0031】さらに、第1実施形態の基板検査装置10
において、u駆動部14,v駆動部15によるウエハホ
ルダ12の可動範囲Δu,Δv(ステージストローク)
は、図6に示すように、半導体ウエハ11の半径rと同
程度に設定されている。このため、回転駆動部16によ
る回転を停止させているときに、u駆動部14,v駆動
部15による平行移動を上記の範囲Δu,Δv内で行っ
た場合、半導体ウエハ11の表面における1つの象限
(図6中のハッチング範囲)の中で任意の部分を上記し
た撮像領域内に位置決めすることができ、パターン画像
を取り込むことができる。Further, the board inspection apparatus 10 of the first embodiment.
, The movable range Δu, Δv (stage stroke) of the wafer holder 12 by the u drive unit 14 and the v drive unit 15
Is set to be approximately the same as the radius r of the semiconductor wafer 11, as shown in FIG. Therefore, when the parallel movement by the u drive unit 14 and the v drive unit 15 is performed within the above range Δu, Δv while the rotation by the rotation drive unit 16 is stopped, one An arbitrary portion in the quadrant (hatched range in FIG. 6) can be positioned within the above-mentioned imaging region, and a pattern image can be captured.
【0032】ここで、半導体ウエハ11の方位(xy座
標系の向き)がu駆動部14,v駆動部15によるuv
座標系と一致している状態(図2)を基準として、半導
体ウエハ11の4つの象限を図7に示すように「第1象
限51」,「第2象限52」,「第3象限53」,「第4
象限54」と呼ぶことにする。第1象限51は(+x,+
y)方向の象限であり、第2象限52は(−x,+y)方向
の象限であり、第3象限53は(−x,−y)方向の象限
であり、第4象限54は(+x,−y)方向の象限であ
る。Here, the orientation (direction of the xy coordinate system) of the semiconductor wafer 11 is uv by the u driver 14 and the v driver 15.
As shown in FIG. 7, the four quadrants of the semiconductor wafer 11 are referred to as “first quadrant 51”, “second quadrant 52”, and “third quadrant 53” with reference to the state (FIG. 2) that coincides with the coordinate system. , "4th
We will call it quadrant 54 ". The first quadrant 51 is (+ x, +
quadrant in the (y) direction, the second quadrant 52 is the quadrant in the (-x, + y) direction, the third quadrant 53 is the quadrant in the (-x, -y) direction, and the fourth quadrant 54 is the (+ x , -Y) direction quadrant.
【0033】第1実施形態の基板検査装置10では、半
導体ウエハ11を図2の回転状態で停止させたときに、
上記の範囲Δu,Δv(図6)内で平行移動させると、
半導体ウエハ11の第1象限51の任意の部分を撮像領
域内に位置決めして、パターン画像を取り込むことがで
きる。In the substrate inspection apparatus 10 of the first embodiment, when the semiconductor wafer 11 is stopped in the rotating state of FIG.
When translated in the above range Δu, Δv (FIG. 6),
It is possible to position an arbitrary portion of the first quadrant 51 of the semiconductor wafer 11 within the imaging region and capture the pattern image.
【0034】同様に、半導体ウエハ11を図3の回転状
態で停止させたときに、上記の範囲Δu,Δv(図6)
内で平行移動させると、半導体ウエハ11の第2象限5
2の任意の部分を撮像領域内に位置決めして、パターン
画像を取り込むことができる。さらに、半導体ウエハ1
1を図4,図5の回転状態で停止させたときに、上記の
範囲Δu,Δv(図6)内で平行移動させると、半導体
ウエハ11の第3象限53,第4象限54の任意の部分
を撮像領域内に位置決めして、パターン画像を取り込む
ことができる。Similarly, when the semiconductor wafer 11 is stopped in the rotating state of FIG. 3, the above ranges Δu, Δv (FIG. 6) are obtained.
When moved in parallel, the second quadrant 5 of the semiconductor wafer 11
An arbitrary portion of 2 can be positioned within the imaging area to capture the pattern image. Furthermore, the semiconductor wafer 1
When 1 is stopped in the rotation state of FIGS. 4 and 5, if it is translated within the above range Δu, Δv (FIG. 6), any one of the third quadrant 53 and the fourth quadrant 54 of the semiconductor wafer 11 can be moved. The portion can be positioned within the imaging area to capture the pattern image.
【0035】基板検査装置10の構成説明の最後に、焦
点合わせ部(30〜41)について説明する。焦点合わせ
部(30〜41)は、軸10cに沿って配置された光源3
0,コレクタレンズ31,AF用スリット32,ハーフミ
ラー33,コンデンサレンズ34,ダイクロイックミラー
35と、軸10dに沿って配置されたリレーレンズ3
6,瞳分割プリズム37,リレーレンズ38,円筒レンズ
39,1次元撮像素子40と、1次元撮像素子40に接
続されたAF処理部41とで構成される。At the end of the description of the structure of the substrate inspection apparatus 10, the focusing parts (30 to 41) will be described. The focusing unit (30 to 41) is a light source 3 arranged along the axis 10c.
0, collector lens 31, AF slit 32, half mirror 33, condenser lens 34, dichroic mirror 35, and relay lens 3 arranged along the axis 10d.
6, a pupil division prism 37, a relay lens 38, a cylindrical lens 39, a one-dimensional image pickup device 40, and an AF processing unit 41 connected to the one-dimensional image pickup device 40.
【0036】また、ハーフミラー33は、軸10d上に
も配置される。軸10c,10dは互いに直交し、軸1
0cは上記の軸10bに直交する。瞳分割プリズム37
は、対物レンズ26の瞳26aに共役な位置に配置され
ている。AF処理部41は、上記したホルダ駆動部(1
4〜16)にも接続される。なお、光源30は、上記し
たウエハ検査部(17〜29)の光源17とは波長の異な
る赤外光などのオートフォーカス用の光(AF光)を射
出する。The half mirror 33 is also arranged on the axis 10d. The axes 10c and 10d are orthogonal to each other, and the axis 1
0c is orthogonal to the axis 10b described above. Pupil division prism 37
Are arranged at positions conjugate with the pupil 26a of the objective lens 26. The AF processing unit 41 includes the holder driving unit (1
4 to 16). The light source 30 emits autofocus light (AF light) such as infrared light having a wavelength different from that of the light source 17 of the wafer inspection unit (17 to 29) described above.
【0037】この焦点合わせ部(30〜41)において、
光源30からのAF光は、コレクタレンズ31,AF用
スリット32,ハーフミラー33,コンデンサレンズ34
を通過したのち、ダイクロイックミラー35で反射さ
れ、対物レンズ26を介して半導体ウエハ11の表面に
照射される。このとき、半導体ウエハ11の表面には、
xy座標系に対して45度傾いた方向に、スリット像が
投影される。In this focusing section (30-41),
The AF light from the light source 30 includes a collector lens 31, an AF slit 32, a half mirror 33, and a condenser lens 34.
After passing through, the light is reflected by the dichroic mirror 35 and is irradiated onto the surface of the semiconductor wafer 11 via the objective lens 26. At this time, on the surface of the semiconductor wafer 11,
The slit image is projected in a direction inclined by 45 degrees with respect to the xy coordinate system.
【0038】そして、半導体ウエハ11の表面で反射さ
れたスリット状のAF光は、再び対物レンズ26で集光
され、ダイクロイックミラー35,コンデンサレンズ3
4を介してハーフミラー33に入射し、そこで反射され
る。さらに、ハーフミラー33で反射したスリット状の
AF光は、リレーレンズ36,瞳分割プリズム37,リレ
ーレンズ38を介して円筒レンズ39に入射し、そこで
長手方向の広がりが圧縮されたのち、1次元撮像素子4
0の撮像面に結像される。Then, the slit-shaped AF light reflected on the surface of the semiconductor wafer 11 is condensed again by the objective lens 26, and the dichroic mirror 35 and the condenser lens 3 are formed.
The light enters the half mirror 33 via 4 and is reflected there. Further, the slit-shaped AF light reflected by the half mirror 33 is incident on the cylindrical lens 39 via the relay lens 36, the pupil division prism 37, and the relay lens 38, where the spread in the longitudinal direction is compressed, and then one-dimensional. Image sensor 4
An image is formed on the image pickup plane of 0.
【0039】ここで、AF光は瞳分割プリズム37にお
いて2つに分割されるため、1次元撮像素子40の撮像
面には、瞳分割プリズム37で分割された2つのAF光
に起因する像が形成される。したがって、AF処理部4
1では、1次元撮像素子40の撮像面に形成された2つ
の像の間隔に基づいて、半導体ウエハ11の表面と対物
レンズ26の物体面とのz方向のずれ量を検出し、ウエ
ハホルダ12のz方向の移動量を決定し、不図示のz駆
動部を制御する。その結果、ウエハホルダ12を合焦状
態に設定することができる。Since the AF light is split into two by the pupil splitting prism 37, an image resulting from the two AF lights split by the pupil splitting prism 37 is present on the image pickup surface of the one-dimensional image pickup device 40. It is formed. Therefore, the AF processing unit 4
1, the amount of deviation in the z direction between the surface of the semiconductor wafer 11 and the object plane of the objective lens 26 is detected based on the distance between the two images formed on the image pickup surface of the one-dimensional image pickup device 40, and the wafer holder 12 The amount of movement in the z direction is determined, and a z drive unit (not shown) is controlled. As a result, the wafer holder 12 can be set in focus.
【0040】焦点合わせ部(30〜41)による上記のA
F制御は、第1実施形態の基板検査装置10における画
像取り込み動作時に適宜実行される。次に、第1実施形
態の基板検査装置10における画像取り込み動作を説明
する。ここでは、半導体ウエハ11に対する欠陥検査を
行うために、半導体ウエハ11の表面の全体的な画像を
取り込む例を挙げて説明する。The above A by the focusing unit (30 to 41)
The F control is appropriately executed at the time of the image capturing operation in the board inspection device 10 of the first embodiment. Next, an image capturing operation in the board inspection apparatus 10 of the first embodiment will be described. Here, an example in which an entire image of the surface of the semiconductor wafer 11 is captured in order to perform a defect inspection on the semiconductor wafer 11 will be described.
【0041】不図示の搬送系によって半導体ウエハ11
がウエハホルダ12に載置され、ウエハ11の中心11
eがウエハホルダ12の中心軸12a上に位置決めされ
ると共に、半導体ウエハ11の方位(xy座標系の向
き)がuv座標系に一致されると(図2の状態)、画像
処理部29は、図8に示すフローチャートの手順にした
がって画像取り込み動作を実行する。The semiconductor wafer 11 is transferred by a transfer system (not shown).
Is placed on the wafer holder 12, and the center 11 of the wafer 11 is
When e is positioned on the central axis 12a of the wafer holder 12 and the orientation (direction of the xy coordinate system) of the semiconductor wafer 11 matches the uv coordinate system (state of FIG. 2), the image processing unit 29 The image capturing operation is executed according to the procedure of the flowchart shown in FIG.
【0042】画像処理部29は、ステップS1におい
て、u駆動部14,v駆動部15による平行移動を上記
の範囲Δu,Δv(図6)内で行い、半導体ウエハ11
の第1象限51のパターン画像を順次に取り込んでいく
(図9(a))。このとき得られる第1象限51のパター
ン画像は、uv座標系での画像データとなる。最終的に
はxy座標系での画像データが必要なため、ステップS
1で取り込まれた第1象限51のuv座標系での画像デ
ータには、後述するステップS8において、(u,v)→
(x,y)=(+u,+v)の座標変換が施される。In step S1, the image processing unit 29 performs parallel movement by the u driving unit 14 and the v driving unit 15 within the above range Δu, Δv (FIG. 6), and the semiconductor wafer 11
The pattern images of the first quadrant 51 are sequentially captured (FIG. 9A). The pattern image of the first quadrant 51 obtained at this time becomes image data in the uv coordinate system. Finally, image data in the xy coordinate system is required, so step S
The image data in the uv coordinate system of the first quadrant 51 captured in 1 is (u, v) →
Coordinate conversion of (x, y) = (+ u, + v) is performed.
【0043】次に、画像処理部29は、ステップS2に
おいて、半導体ウエハ11の4つの象限(51〜54)に
ついての画像取り込みが終了したか否かを判定し、未だ
画像を取り込んでいない象限がある場合(ステップS2
がN)には、ステップS3に進む。この段階では、半導
体ウエハ11の第2象限52についての画像取り込みを
行うため、ステップS3に進む。Next, in step S2, the image processing unit 29 determines whether or not the image capturing for the four quadrants (51 to 54) of the semiconductor wafer 11 has been completed, and there is a quadrant in which no image has been captured yet. If there is (step S2
Is N), the process proceeds to step S3. At this stage, since the image of the second quadrant 52 of the semiconductor wafer 11 is captured, the process proceeds to step S3.
【0044】ステップS3において、画像処理部29
は、第1象限51と第2象限52との境界線上に位置す
る2つの指標マーク61,62のxy位置を計測する。
そして、ステップS4において、半導体ウエハ11を9
0度だけ回転させる(図3,図9(b)の状態)。次に、
画像処理部29は、先ほどxy位置を計測した指標マー
ク61,62のxy位置を再度計測し(ステップS
5)、半導体ウエハ11の回転誤差および中心11eの
位置ずれ(位置補正量)を算出し(ステップS6)、得
られた位置補正量に基づいて半導体ウエハ11の回転誤
差と中心11eの位置ずれとを補正する(ステップS
7)。In step S3, the image processing unit 29
Measures the xy positions of the two index marks 61, 62 located on the boundary between the first quadrant 51 and the second quadrant 52.
Then, in step S4, the semiconductor wafer 11 is
It is rotated by 0 degree (state of FIG. 3 and FIG. 9B). next,
The image processing unit 29 again measures the xy positions of the index marks 61 and 62 whose xy positions have been measured previously (step S
5) The rotation error of the semiconductor wafer 11 and the position shift (position correction amount) of the center 11e are calculated (step S6), and the rotation error of the semiconductor wafer 11 and the position shift of the center 11e are calculated based on the obtained position correction amount. Is corrected (step S
7).
【0045】その後、画像処理部29は、ステップS1
に戻り、半導体ウエハ11の第2象限52のパターン画
像を順次に取り込んでいく(図9(b))。このとき得ら
れる第2象限52のパターン画像は、uv座標系での画
像データとなる。この第2象限52のuv座標系での画
像データには、後述するステップS8において、(u,
v)→(x,y)=(−v,+u)の座標変換が施される。After that, the image processing unit 29 determines in step S1.
Returning to, the pattern images of the second quadrant 52 of the semiconductor wafer 11 are sequentially captured (FIG. 9B). The pattern image of the second quadrant 52 obtained at this time becomes image data in the uv coordinate system. The image data of the second quadrant 52 in the uv coordinate system has (u,
v) → (x, y) = (− v, + u) coordinate transformation is performed.
【0046】次に、画像処理部29は、半導体ウエハ1
1の第3象限53についての画像取り込みを行うため
(ステップS2がN)、上記と同様、ステップS3に進
み、第2象限52と第3象限53との境界線上に位置す
る2つの指標マーク63,64のxy位置を計測する。
そして、ステップS4において、半導体ウエハ11を9
0度だけ回転させ(図4,図9(c)の状態)、指標マー
ク63,64のxy位置を再度計測し(ステップS
5)、半導体ウエハ11の位置補正量を算出し(ステッ
プS6)、得られた位置補正量に基づいて半導体ウエハ
11の回転誤差と中心11eの位置軸ずれとを補正する
(ステップS7)。Next, the image processing unit 29 determines the semiconductor wafer 1
In order to capture the image of the first quadrant 53 (N in step S2), the process proceeds to step S3 in the same manner as above, and the two index marks 63 located on the boundary line between the second quadrant 52 and the third quadrant 53. , 64 xy positions are measured.
Then, in step S4, the semiconductor wafer 11 is
It is rotated by 0 degree (state of FIGS. 4 and 9C), and the xy positions of the index marks 63 and 64 are measured again (step S
5) The position correction amount of the semiconductor wafer 11 is calculated (step S6), and the rotation error of the semiconductor wafer 11 and the position axis shift of the center 11e are corrected based on the obtained position correction amount.
(Step S7).
【0047】その後、画像処理部29は、ステップS1
に戻り、半導体ウエハ11の第3象限53のパターン画
像を順次に取り込んでいく(図9(c))。このとき得ら
れる第3象限52のパターン画像は、uv座標系での画
像データとなる。この第3象限53のuv座標系での画
像データには、後述するステップS8において、(u,
v)→(x,y)=(−u,−v)の座標変換が施される。After that, the image processing section 29 determines in step S1.
Then, the pattern images of the third quadrant 53 of the semiconductor wafer 11 are sequentially captured (FIG. 9C). The pattern image of the third quadrant 52 obtained at this time becomes image data in the uv coordinate system. In the image data of the third quadrant 53 in the uv coordinate system, (u,
v) → (x, y) = (− u, −v) coordinate transformation is performed.
【0048】次に、画像処理部29は、半導体ウエハ1
1の第4象限54についての画像取り込みを行うため
(ステップS2がN)、上記と同様、ステップS3に進
み、第3象限53と第4象限54との境界線上に位置す
る2つの指標マーク65,66のxy位置を計測する。
そして、ステップS4において、半導体ウエハ11を9
0度だけ回転させ(図5,図9(d)の状態)、指標マー
ク65,66のxy位置を再度計測し(ステップS
5)、半導体ウエハ11の位置補正量を算出し(ステッ
プS6)、得られた位置補正量に基づいて半導体ウエハ
11の回転誤差と中心11eの位置軸ずれとを補正する
(ステップS7)。Next, the image processing unit 29 determines the semiconductor wafer 1
In order to capture the image of the first quadrant 54 (N in step S2), the process proceeds to step S3 similarly to the above, and two index marks 65 located on the boundary line between the third quadrant 53 and the fourth quadrant 54. , 66 xy positions are measured.
Then, in step S4, the semiconductor wafer 11 is
It is rotated by 0 degree (state of FIG. 5 and FIG. 9D), and the xy positions of the index marks 65 and 66 are measured again (step S
5) The position correction amount of the semiconductor wafer 11 is calculated (step S6), and the rotation error of the semiconductor wafer 11 and the position axis shift of the center 11e are corrected based on the obtained position correction amount.
(Step S7).
【0049】その後、画像処理部29は、ステップS1
に戻り、半導体ウエハ11の第4象限54のパターン画
像を順次に取り込んでいく(図9(d))。このとき得ら
れる第4象限54のパターン画像は、uv座標系での画
像データとなる。この第4象限54のuv座標系での画
像データには、後述するステップS8において、(u,
v)→(x,y)=(+v,−u)の座標変換が施される。After that, the image processing unit 29 determines in step S1.
Then, the pattern images of the fourth quadrant 54 of the semiconductor wafer 11 are sequentially taken in (FIG. 9 (d)). The pattern image of the fourth quadrant 54 obtained at this time becomes image data in the uv coordinate system. In the image data of the fourth quadrant 54 in the uv coordinate system, (u,
The coordinate conversion of v) → (x, y) = (+ v, −u) is performed.
【0050】以上で半導体ウエハ11の4つの象限(5
1〜54)についての画像取り込みが終了するため、画
像処理部29は、ステップS2からステップS8に進
む。このステップS8では、4つの象限(51〜54)の
uv座標系での画像データに対して、それぞれ上記した
座標変換を施し、得られた4つの象限(51〜54)のx
y座標系での画像データに基づいてパターン画像を再構
成して、画像取り込み動作を終了する。As described above, the four quadrants (5
Since the image capturing for 1 to 54) is completed, the image processing unit 29 proceeds from step S2 to step S8. In this step S8, the above-mentioned coordinate conversion is applied to the image data in the uv coordinate system of the four quadrants (51 to 54), and the x of the four quadrants (51 to 54) obtained.
The pattern image is reconstructed based on the image data in the y coordinate system, and the image capturing operation is completed.
【0051】ステップS8におけるパターン画像の再構
成は、回転駆動部16による半導体ウエハ11の回転方
位(象限)の情報、および、u駆動部14,v駆動部1
5による半導体ウエハ11の水平位置(u,v)の情報に
基づいて行われる。その結果、半導体ウエハ11の全体
のxy座標系でのパターン画像を得ることができる。以
上説明したように、第1実施形態の基板検査装置10に
よれば、半導体ウエハ11を中心11eの周りに90度
間隔で回転させるとともに、この回転を停止させたとき
にuv方向に平行移動させるため、水平面(uv面)内で
の可動範囲Δu,Δv(図6)を半導体ウエハ11の半径
rと同程度に設定することができる。The reconstruction of the pattern image in step S8 is carried out by the information on the rotation direction (quadrant) of the semiconductor wafer 11 by the rotation driving unit 16 and the u driving unit 14, v driving unit 1.
5 based on the information on the horizontal position (u, v) of the semiconductor wafer 11 according to the step 5. As a result, a pattern image of the entire semiconductor wafer 11 in the xy coordinate system can be obtained. As described above, according to the substrate inspection apparatus 10 of the first embodiment, the semiconductor wafer 11 is rotated about the center 11e at intervals of 90 degrees, and when the rotation is stopped, the semiconductor wafer 11 is translated in the uv direction. Therefore, the movable ranges Δu and Δv (FIG. 6) in the horizontal plane (uv plane) can be set to the same extent as the radius r of the semiconductor wafer 11.
【0052】したがって、ホルダ駆動部(14〜16)の
底面寸法を半導体ウエハ11の直径の1.5倍程度に小
さくすることができる。その結果、基板検査装置10の
小型化が図られる。また、半導体ウエハ11の直径をΔ
φだけ大きくした場合には、ホルダ駆動部(14〜16)
の底面寸法を大きくしなければならないが、第1実施形
態の基板検査装置10では、ホルダ駆動部(14〜16)
の底面積の増分を「(1.5)2・((φ+Δφ)2−φ2)=
4.5φ・Δφ+2.25Δφ2」程度に、従来通りスト
ロークを大きくした場合の増分「8φ・Δφ+4Δ
φ2」に比べて、小さく抑えることができる。例えば、
φ=200mm,Δφ=100mmのとき、第1実施形
態の基板検査装置10による増分は112500mm2
であり、従来における増分は200000mm2であ
る。Therefore, the bottom surface dimension of the holder driving section (14-16) can be reduced to about 1.5 times the diameter of the semiconductor wafer 11. As a result, the substrate inspection apparatus 10 can be downsized. Also, let the diameter of the semiconductor wafer 11 be Δ
When φ is increased, holder drive (14-16)
Although the bottom dimension of the holder must be increased, in the board inspection apparatus 10 of the first embodiment, the holder drive unit (14 to 16)
The increment of the bottom area of "(1.5) 2 · ((φ + Δφ) 2 −φ 2 ) =
Incremental “8φ · Δφ + 4Δ” when the stroke is increased to about 4.5φ / Δφ + 2.25Δφ 2 ”
It can be kept small compared to φ 2 ”. For example,
When φ = 200 mm and Δφ = 100 mm, the increment by the substrate inspection apparatus 10 of the first embodiment is 112500 mm 2.
And the conventional increment is 200,000 mm 2 .
【0053】さらに、第1実施形態の基板検査装置10
では、半導体ウエハ11の回転を90度間隔で行うた
め、半導体ウエハ11に形成された回路パターン11
b,11c(図2〜図5)の直線方向を、常に、uv座
標系のu方向またはv方向に平行である状態を保つこと
ができる。つまり、回路パターン11b,11cの直線
方向がuv座標系のu方向またはv方向に対して斜めに
なることはない。Furthermore, the substrate inspection apparatus 10 of the first embodiment
Since the semiconductor wafer 11 is rotated at 90 ° intervals, the circuit pattern 11 formed on the semiconductor wafer 11 is
The linear directions of b and 11c (FIGS. 2 to 5) can always be kept parallel to the u direction or the v direction of the uv coordinate system. That is, the linear directions of the circuit patterns 11b and 11c are not inclined with respect to the u direction or the v direction of the uv coordinate system.
【0054】したがって、半導体ウエハ11の各象限
(51〜54)からパターンと画素の関係が同じ条件でパ
ターン画像を取り込むことができ、各象限(51〜54)
に形成された回路パターン11b,11cの検査を同じ
精度で行うことができる。また、第1実施形態の基板検
査装置10では、各象限(51〜54)の境界部分をオー
バーラップさせてパターン画像を取り込み、ウエハホル
ダ12の回転軸ずれや回転量誤差を補正しながら、各象
限(51〜54)のパターン画像を取り込むため、各象限
(51〜54)の境界部分にずれの無い良好なパターン画
像を取り込むことができる。Therefore, each quadrant of the semiconductor wafer 11 is
The pattern image can be captured from (51 to 54) under the condition that the relationship between the pattern and the pixel is the same, and each quadrant (51 to 54)
It is possible to inspect the circuit patterns 11b and 11c formed on the substrate with the same accuracy. Further, in the substrate inspection apparatus 10 of the first embodiment, the boundary portions of the quadrants (51 to 54) are overlapped to capture a pattern image, and the quadrants are corrected while correcting the rotation axis deviation and the rotation amount error of the wafer holder 12. In order to capture the pattern image of (51-54), each quadrant
It is possible to capture a good pattern image with no deviation in the boundary portion of (51 to 54).
【0055】なお、上記した第1実施形態では、半導体
ウエハ11の回転を停止させた状態でuv方向に平行移
動させる際、何れの各象限(51〜54)が画像取り込み
の対象となっているかに関わらず、常に、u方向への平
行移動時にパターン画像を取り込む例を説明した(図
9)が、本発明はこの構成に限らない。その他、第1象
限51が画像取り込みの対象となっている場合(図10
(a))と第3象限53が画像取り込みの対象となってい
る場合(図10(c))には、v方向への平行移動時にパ
ターン画像を取り込み、第2象限52が画像取り込みの
対象となっている場合(図10(b))と第4象限54が
画像取り込みの対象となっている場合(図10(d))に
は、u方向への平行移動時にパターン画像を取り込むよ
うに、各象限(51〜54)ごとに順次切り換える構成が
考えられる。In the above-described first embodiment, which quadrant (51 to 54) is the target of image capture when the semiconductor wafer 11 is translated in the uv direction while the rotation of the semiconductor wafer 11 is stopped. Regardless of this, an example has been described in which the pattern image is always taken in during parallel movement in the u direction (FIG. 9), but the present invention is not limited to this configuration. In addition, when the first quadrant 51 is the target of image capture (see FIG. 10).
(a)) and the third quadrant 53 are the target of image capturing (FIG. 10 (c)), the pattern image is captured during the parallel movement in the v direction, and the second quadrant 52 is the target of image capturing. In case of (FIG. 10 (b)) and in case of the fourth quadrant 54 being the object of image capturing (FIG. 10 (d)), the pattern image is captured during the parallel movement in the u direction. , A configuration in which the quadrants (51 to 54) are sequentially switched can be considered.
【0056】この構成によれば、パターン画像を取り込
む際の平行移動の方向は、半導体ウエハ11のxy座標
系に対して一定となる。つまり、半導体ウエハ11の表
面における走査方向が各象限(51〜54)によらず一定
となる。したがって、パターン画像の再構成を効率良く
行えると共に、再構成された全体的なパターン画像の精
度が向上する。According to this structure, the direction of parallel movement when capturing the pattern image is constant with respect to the xy coordinate system of the semiconductor wafer 11. That is, the scanning direction on the surface of the semiconductor wafer 11 is constant regardless of the quadrants (51 to 54). Therefore, the pattern image can be efficiently reconstructed, and the accuracy of the reconstructed overall pattern image is improved.
【0057】また、パターン画像を取り込む際の平行移
動の方向を各象限(51〜54)ごとに切り換える代わり
に、2次元撮像素子28の読み出し方向を各象限(51
〜54)ごとに切り換えても良い。この場合、画像処理
部29には、半導体ウエハ11の半分について、パター
ン画像の信号が一様に入ってくるので、複雑な座標変換
が不要となる。Further, instead of switching the direction of parallel movement when capturing the pattern image for each quadrant (51 to 54), the reading direction of the two-dimensional image pickup device 28 is changed to each quadrant (51).
Up to 54). In this case, since the signal of the pattern image uniformly enters the half of the semiconductor wafer 11 to the image processing unit 29, complicated coordinate conversion is unnecessary.
【0058】(第2実施形態)本発明の第2実施形態は、
請求項1〜請求項4に対応する。ここでは、上記した基
板検査装置10を用い、半導体ウエハ11における重ね
合わせ検査を行うために、半導体ウエハ11の表面の指
定された重ね合わせマークの画像を取り込む例を説明す
る。(Second Embodiment) The second embodiment of the present invention is
It corresponds to claims 1 to 4. Here, an example will be described in which the substrate inspection apparatus 10 described above is used to capture an image of a specified overlay mark on the surface of the semiconductor wafer 11 in order to perform an overlay inspection on the semiconductor wafer 11.
【0059】重ね合わせマークは、半導体ウエハ11の
表面に形成された下地パターンに対するレジストパター
ンの重ね合わせ状態を示すマークであり、通常、外側の
矩形マークと内側の矩形マークとで構成される。また、
重ね合わせマークは、一般に、半導体ウエハ11(図
2)の各ショット領域11aの四隅に形成されている。
画像取り込みの基本的な動作は、上記した図8のステッ
プS1〜S7と同じであり、半導体ウエハ11を図2の
回転状態で停止させたときに、uv方向に平行移動させ
ることで、第1象限51の中の重ね合わせマーク71
(図11(a))を撮像領域内に位置決めし、その重ね合
わせマーク71のパターン画像を画像処理部29に取り
込む。位置決め制御は、画像処理部29が行う。The overlay mark is a mark indicating the overlay state of the resist pattern on the base pattern formed on the surface of the semiconductor wafer 11, and is usually composed of an outer rectangular mark and an inner rectangular mark. Also,
The overlay marks are generally formed at the four corners of each shot area 11a of the semiconductor wafer 11 (FIG. 2).
The basic operation for capturing an image is the same as steps S1 to S7 in FIG. 8 described above. When the semiconductor wafer 11 is stopped in the rotating state in FIG. Overlay mark 71 in quadrant 51
(FIG. 11A) is positioned within the imaging area, and the pattern image of the overlay mark 71 is captured by the image processing unit 29. The image processing unit 29 performs the positioning control.
【0060】そして、同様に、半導体ウエハ11を図3
の回転状態で停止させたときに、第2象限52の中の重
ね合わせマーク72(図11(b))を撮像領域内に位置
決めし、その重ね合わせマーク72のパターン画像を画
像処理部29に取り込む。さらに、半導体ウエハ11を
図4,図5の回転状態で停止させたときに、第3象限5
3,第4象限54の中の重ね合わせマーク73,74(図
11(c),(d))を撮像領域内に位置決めし、各々の重
ね合わせマーク73,74のパターン画像を画像処理部
29に取り込む。Then, similarly, the semiconductor wafer 11 is formed as shown in FIG.
When it is stopped in the rotating state, the registration mark 72 (FIG. 11B) in the second quadrant 52 is positioned within the imaging area, and the pattern image of the registration mark 72 is displayed in the image processing unit 29. take in. Furthermore, when the semiconductor wafer 11 is stopped in the rotating state shown in FIGS.
The overlay marks 73 and 74 (FIGS. 11C and 11D) in the third and fourth quadrants 54 are positioned within the imaging area, and the pattern image of each overlay mark 73 and 74 is transferred to the image processing unit 29. Take in.
【0061】このようにして半導体ウエハ11の各象限
(51〜54)から重ね合わせマーク71〜74のパター
ン画像を取り込むと、画像処理部29は、各々の重ね合
わせマーク71〜74において、外側の矩形マークの中
心座標(x1,y1)と内側の矩形マークの中心座標(x2,y
2)との位置ずれ量および位置ずれ方向を重ね合わせずれ
量(Δx,Δy)として計算する。重ね合わせずれ量は、
半導体ウエハ11の表面の2次元ベクトルとして表され
る。In this way, each quadrant of the semiconductor wafer 11 is
When the pattern images of the overlay marks 71 to 74 are fetched from (51 to 54), the image processing unit 29 sets the center coordinates (x 1 , y 1 ) of the outer rectangular mark in each of the overlay marks 71 to 74. Center coordinates of the inner rectangular mark (x 2 , y
2 ) The positional shift amount and the positional shift direction are calculated as the overlay shift amount (Δx, Δy). The amount of overlay deviation is
It is represented as a two-dimensional vector on the surface of the semiconductor wafer 11.
【0062】また、上記のようにして重ね合わせずれ量
(Δx,Δy)を計算したあと、この重ね合わせずれ量(Δ
x,Δy)には、TIS(Tool Induced Shift)と呼ばれ
る補正値を用いた補正が施される。TISとは、基板検
査装置10の調整時に追い込みきれない装置起因の測定
誤差であり、半導体ウエハ11の各処理工程ごとに異な
る値が用いられる。In addition, the amount of overlay deviation as described above
After calculating (Δx, Δy), this overlay displacement (Δ
x, Δy) is corrected using a correction value called TIS (Tool Induced Shift). The TIS is a measurement error caused by an apparatus that cannot be driven in when adjusting the substrate inspection apparatus 10, and a different value is used for each processing step of the semiconductor wafer 11.
【0063】ここで、基板検査装置10において、TI
Sの値を決定するための動作を説明する。まず、半導体
ウエハ11を図2の回転状態で停止させたときに、半導
体ウエハ11の中心11e付近に位置する重ね合わせマ
ーク75(図12(a))のパターン画像を取り込み、次
に、半導体ウエハ11を180度回転させて、同じ重ね
合わせマーク75(図12(b))のパターン画像を取り
込む。Here, in the substrate inspection apparatus 10, the TI
The operation for determining the value of S will be described. First, when the semiconductor wafer 11 is stopped in the rotating state of FIG. 2, the pattern image of the overlay mark 75 (FIG. 12A) located near the center 11e of the semiconductor wafer 11 is captured, and then the semiconductor wafer 11 11 is rotated 180 degrees, and the pattern image of the same overlay mark 75 (FIG. 12B) is captured.
【0064】そして、画像処理部29は、図12(a)の
状態で取り込んだ重ね合わせマーク75のパターン画像
に基づいて重ね合わせずれ量(Δx0,Δy0)を計算する
と共に、図12(b)の状態で取り込んだ重ね合わせマー
ク75のパターン画像に基づいて重ね合わせずれ量(Δ
x180,Δy180)を計算し、これら2つの重ね合わせずれ
量の平均値をTISの値(TISu,TISv)として
決定する。Then, the image processing unit 29 calculates the overlay deviation amount (Δx 0 , Δy 0 ) based on the pattern image of the overlay mark 75 captured in the state of FIG. Based on the pattern image of the overlay mark 75 captured in the state of b), the overlay shift amount (Δ
x 180 , Δy 180 ) is calculated, and the average value of these two overlay displacement amounts is determined as the TIS value (TISu, TISv).
【0065】TISuは、基板検査装置10のu方向の
測定誤差であり、TISvは、v方向の測定誤差であ
る。次に、上記のようにして決定された基板検査装置1
0のTISの値(TISu,TISv)を用い、半導体
ウエハ11の各象限(51〜54)における重ね合わせマ
ーク71〜74(図11)の重ね合わせずれ量(Δx,Δ
y)を補正する処理について説明する。TISu is a measurement error in the u direction of the substrate inspection apparatus 10, and TISv is a measurement error in the v direction. Next, the board inspection apparatus 1 determined as described above
Using the TIS value of 0 (TISu, TISv), the overlay deviation amount (Δx, Δ) of the overlay marks 71 to 74 (FIG. 11) in each quadrant (51 to 54) of the semiconductor wafer 11
The process of correcting y) will be described.
【0066】TISの値(TISu,TISv)を用い
た補正処理は、半導体ウエハ11からパターン画像を取
り込むときのxy座標系の方位を考慮して行われる。図
11(a)に示すように、第1象限51のパターン画像を
取り込むとき、uv座標系に対するxy座標系の方位
は、(+x,+y)=(+u,+v)という関係にある。ま
た、第2象限52のパターン画像を取り込むとき、uv
座標系に対するxy座標系の方位は、(+x,+y)=(−
v,+u)という関係にある。The correction process using the TIS values (TISu, TISv) is performed in consideration of the orientation of the xy coordinate system when the pattern image is taken in from the semiconductor wafer 11. As shown in FIG. 11A, when the pattern image in the first quadrant 51 is captured, the azimuth of the xy coordinate system with respect to the uv coordinate system has a relationship of (+ x, + y) = (+ u, + v). In addition, when the pattern image of the second quadrant 52 is captured, uv
The orientation of the xy coordinate system with respect to the coordinate system is (+ x, + y) = (-
v, + u).
【0067】さらに、第3象限53のパターン画像を取
り込むとき、uv座標系に対するxy座標系の方位は、
(+x,+y)=(−u,−v)という関係にある。また、第
4象限54のパターン画像を取り込むとき、uv座標系
に対するxy座標系の方位は、(+x,+y)=(+v,−
u)という関係にある。したがって、半導体ウエハ11
の各象限(51〜54)における重ね合わせマーク71〜
74(図11)の重ね合わせずれ量(Δx,Δy)を補正
するためには、上記した各象限(51〜54)でのxy座
標系の方位を考慮して、以下の表1に示すように、x方
向の重ね合わせずれ量Δxに対する補正値Hxと、y方
向の重ね合わせずれ量Δyに対する補正値Hyとが、各
々設定される。Furthermore, when the pattern image of the third quadrant 53 is taken in, the orientation of the xy coordinate system with respect to the uv coordinate system is
(+ X, + y) = (-u, -v). Further, when the pattern image of the fourth quadrant 54 is captured, the azimuth of the xy coordinate system with respect to the uv coordinate system is (+ x, + y) = (+ v,-
u). Therefore, the semiconductor wafer 11
Registration marks 71-in each quadrant (51-54) of
In order to correct the overlay deviation amount (Δx, Δy) of 74 (FIG. 11), the orientation of the xy coordinate system in each of the above quadrants (51 to 54) is taken into consideration as shown in Table 1 below. Further, the correction value Hx for the overlay deviation amount Δx in the x direction and the correction value Hy for the overlay deviation amount Δy in the y direction are set.
【表1】
そして、表1に示す補正値Hx,Hyを用いて、各象限
(51〜54)の重ね合わせずれ量(Δx,Δy)を補正す
ることで、装置起因の測定誤差であるu方向のTISu
とv方向のTISvとが補正された正確な重ね合わせず
れ量(ΔX,ΔY)を得ることができる(ΔX=Δx+H
x,ΔY=Δy+Hy)。なお、上記した実施形態で
は、固定された光学系(26,27,…)に対して、ウエハ
ホルダ12をuv方向に平行移動させることで、半導体
ウエハ11の1/4に相当する1つの象限からパターン
画像を取り込む例を説明したが、本発明はこの構成に限
定されない。[Table 1] Then, using the correction values Hx and Hy shown in Table 1, each quadrant
By correcting the overlay displacement amount (Δx, Δy) of (51 to 54), the TISu in the u direction, which is a measurement error caused by the device, is corrected.
And TISv in the v direction can be corrected to obtain an accurate overlay deviation amount (ΔX, ΔY) (ΔX = Δx + H
x, ΔY = Δy + Hy). In the embodiment described above, the wafer holder 12 is moved in parallel in the uv direction with respect to the fixed optical system (26, 27, ...), so that the quadrant corresponding to ¼ of the semiconductor wafer 11 Although the example of capturing the pattern image has been described, the present invention is not limited to this configuration.
【0068】その他、ウエハホルダ12を固定し、光学
系(26,27,…)をuv方向に平行移動させることで、
半導体ウエハ11の1つの象限からパターン画像を取り
込んでも良い。また、ウエハホルダ12の平行移動と光
学系(26,27,…)の平行移動とを組み合わせて、半導
体ウエハ11の1つの象限からパターン画像を取り込ん
でも良い。Besides, by fixing the wafer holder 12 and moving the optical system (26, 27, ...) In parallel in the uv direction,
A pattern image may be captured from one quadrant of the semiconductor wafer 11. Further, the parallel movement of the wafer holder 12 and the parallel movement of the optical system (26, 27, ...) May be combined to capture the pattern image from one quadrant of the semiconductor wafer 11.
【0069】また、上記した実施形態では、ウエハホル
ダ12の回転軸ずれや回転量誤差を補正しながら、各象
限(51〜54)のパターン画像を取り込む例(図8)を
説明したが、本発明はこの手順に限定されない。その
他、図8のステップS7を省略した手順によって、全て
の象限(51〜54)のパターン画像を取り込み、ステッ
プS8でパターン画像を再構成するときに、ステップS
6で算出した位置補正量を用いて画像データのずれ補正
を行っても良い。Further, in the above-described embodiment, an example (FIG. 8) in which the pattern image of each quadrant (51 to 54) is captured while correcting the rotational axis deviation and the rotation amount error of the wafer holder 12 has been described. Is not limited to this procedure. In addition, when the pattern images of all quadrants (51 to 54) are taken in by the procedure omitting step S7 of FIG. 8 and the pattern images are reconstructed in step S8,
The image data shift correction may be performed using the position correction amount calculated in 6.
【0070】さらに、上記した実施形態では、2次元撮
像素子28として、複数の画素が正方格子状に配列され
た構成を用いたが、本発明では、複数の画素が3角格子
状に配列された2次元撮像素子にも、6角格子状に配列
された2次元撮像素子にも適用できる。その際には、画
像の検出方向と画素の方向を一致させるため、回転のス
テップを60°または30°にすることが望ましい。Further, in the above-described embodiment, the two-dimensional image pickup device 28 has a structure in which a plurality of pixels are arranged in a square lattice, but in the present invention, a plurality of pixels are arranged in a triangular lattice. Also, it can be applied to a two-dimensional image pickup device and a two-dimensional image pickup device arranged in a hexagonal lattice. At this time, it is desirable to set the rotation step to 60 ° or 30 ° so that the image detection direction and the pixel direction match.
【0071】また、上記した実施形態では、瞳分割され
たスリット像の間隔を測定して焦点ずれ量を検知するオ
ートフォーカス機構(焦点合わせ部(30〜41))を説
明したが、スリット像を斜めに投影して焦点ずれ量を検
知し、その焦点ずれ量に応じた分だけウエハホルダ12
を上下させるスリット像投影方式や、ウエハホルダ12
をz方向に移動させて取り込んだ画像のコントラストが
最大になるz位置を合焦位置として位置決めする画像処
理方式などを用いてもよい。In the above embodiment, the autofocus mechanism (focusing unit (30 to 41)) for measuring the gap between the slit images divided into the pupils to detect the amount of defocus is described. The amount of defocus is detected by projecting obliquely, and the wafer holder 12 is moved by an amount corresponding to the defocus amount.
Slit image projection method for moving up and down, and wafer holder 12
It is also possible to use an image processing method or the like in which is moved in the z direction to position the z position where the contrast of the captured image is maximum as the focus position.
【0072】[0072]
【発明の効果】以上説明したように、本発明によれば、
基板の大型化に伴う装置の大型化が確実に抑えられるた
め、クリーンルームの大型化を回避することができ、結
果として、コストが削減され、回路パターンの微細化に
も対応することができる。As described above, according to the present invention,
Since it is possible to reliably suppress the increase in the size of the device due to the increase in the size of the substrate, it is possible to avoid the increase in the size of the clean room, and as a result, it is possible to reduce the cost and deal with the miniaturization of the circuit pattern.
【図面の簡単な説明】[Brief description of drawings]
【図1】第1実施形態の基板検査装置10の全体構成図
である。FIG. 1 is an overall configuration diagram of a board inspection apparatus 10 according to a first embodiment.
【図2】半導体ウエハ11を説明する図である(回転角
0度)。FIG. 2 is a diagram illustrating a semiconductor wafer 11 (rotation angle 0 °).
【図3】半導体ウエハ11を説明する図である(回転角
90度)。FIG. 3 is a diagram illustrating a semiconductor wafer 11 (rotation angle 90 degrees).
【図4】半導体ウエハ11を説明する図である(回転角
180度)。FIG. 4 is a diagram illustrating a semiconductor wafer 11 (rotation angle 180 degrees).
【図5】半導体ウエハ11を説明する図である(回転角
270度)。FIG. 5 is a diagram illustrating a semiconductor wafer 11 (rotation angle 270 degrees).
【図6】ウエハホルダ12の可動範囲を説明する図であ
る。FIG. 6 is a diagram illustrating a movable range of a wafer holder 12.
【図7】半導体ウエハ11における4つの象限を説明す
る図である。FIG. 7 is a diagram illustrating four quadrants in the semiconductor wafer 11.
【図8】基板検査装置10における画像取り込み動作の
手順を示すフローチャートである。FIG. 8 is a flowchart showing a procedure of an image capturing operation in the board inspection device 10.
【図9】半導体ウエハ11の4つの象限からパターン画
像を取り込む動作を説明する図である。FIG. 9 is a diagram illustrating an operation of capturing a pattern image from four quadrants of the semiconductor wafer 11.
【図10】半導体ウエハ11の4つの象限からパターン
画像を取り込む別の動作を説明する図である。FIG. 10 is a diagram illustrating another operation for capturing a pattern image from the four quadrants of the semiconductor wafer 11.
【図11】半導体ウエハ11の4つの象限に形成された
重ね合わせマークを示す図である。11 is a diagram showing overlay marks formed in four quadrants of the semiconductor wafer 11. FIG.
【図12】基板検査装置10のTISの値を決定するた
めの動作を説明する図である。FIG. 12 is a diagram illustrating an operation for determining a TIS value of the board inspection apparatus 10.
10 基板検査装置 11 半導体ウエハ 12 ウエハホルダ 14 u駆動部 15 v駆動部 16 回転駆動部 26 対物レンズ 27 結像レンズ 28 2次元撮像素子 29 画像処理部 10 Board inspection device 11 Semiconductor wafer 12 Wafer holder 14 u drive 15v drive 16 rotary drive 26 Objective Lens 27 Imaging lens 28 Two-dimensional image sensor 29 Image processing unit
フロントページの続き (51)Int.Cl.7 識別記号 FI テーマコート゛(参考) // G01R 31/02 H01L 21/30 502V Fターム(参考) 2F065 AA03 BB02 BB03 BB27 CC19 DD02 FF04 JJ03 JJ09 JJ25 JJ26 LL04 LL12 LL22 LL30 LL46 MM02 MM03 PP12 QQ31 2G014 AA00 AB59 AC09 2G051 AA51 AB01 AB02 AB10 BB07 BB09 BB15 CA03 CB01 CB05 CC11 CC12 DA07 DA08 DA09 DA15 EA12 ED11 ED12 4M106 AA01 CA39 CA50 DB04 DB11 DB12 DB13 DJ04 DJ06 DJ07 DJ11 DJ19 Front page continuation (51) Int.Cl. 7 Identification code FI theme code (reference) // G01R 31/02 H01L 21/30 502V F term (reference) 2F065 AA03 BB02 BB03 BB27 CC19 DD02 FF04 JJ03 JJ09 JJ25 JJ26 LL04 LL12 LL22 LL30 LL46 MM02 MM03 PP12 QQ31 2G014 AA00 AB59 AC09 2G051 AA51 AB01 AB02 AB10 BB07 BB09 BB15 CA03 CB01 CB05 CC11 CC12 DA07 DA08 DA09 DA15 EA12 ED11 ED12 DB12 DB11 DB12 DJ11 DB12 DB04 DB11 DB12
Claims (4)
形成する光学系と、 前記被検査面の中心を通って前記被検査面に垂直な軸を
回転軸として、前記基板を90度間隔で回転させる回転
手段と、 前記回転手段による前記基板の回転が停止中に、前記基
板と前記光学系とを前記被検査面に沿って相対的に平行
移動させる平行移動手段とを備えたことを特徴とする基
板検査装置。1. An optical system for forming an image of a partial area on a surface to be inspected of a substrate, and an axis passing through the center of the surface to be inspected and perpendicular to the surface to be inspected as a rotation axis, the substrate is 90 degrees. Rotation means for rotating at intervals, and parallel movement means for relatively moving the substrate and the optical system in parallel along the surface to be inspected while the rotation of the substrate by the rotation means is stopped. Substrate inspection device characterized by.
て、 前記平行移動手段は、前記被検査面の1つの象限に相当
する範囲内で、前記基板と前記光学系とを相対的に平行
移動させることを特徴とする基板検査装置。2. The substrate inspection apparatus according to claim 1, wherein the parallel moving unit relatively moves the substrate and the optical system in parallel within a range corresponding to one quadrant of the surface to be inspected. A substrate inspection apparatus characterized by:
査装置において、 前記回転手段および前記平行移動手段を制御し、前記被
検査面に設けられた複数のパターン層の重ね合わせ状態
を示すマークを前記光学系の視野内に位置決めする位置
決め手段と、 前記光学系によって形成される前記マークの像を画像と
して取り込み、該画像に基づいて前記重ね合わせ状態を
検出する検出手段とを備えたことを特徴とする基板検査
装置。3. The substrate inspection apparatus according to claim 1 or 2, wherein the rotating means and the parallel moving means are controlled to show an overlapping state of a plurality of pattern layers provided on the surface to be inspected. Positioning means for positioning the mark within the field of view of the optical system, and detection means for capturing the image of the mark formed by the optical system as an image and detecting the overlapping state based on the image Substrate inspection device characterized by.
査面に垂直な軸を回転軸として、前記基板を90度間隔
で回転させるステップと、 前記基板の回転が停止中に、前記被検査面における一部
領域の像を形成する光学系と前記基板とを前記被検査面
に沿って相対的に平行移動させるステップとを備えたこ
とを特徴とする基板検査方法。4. A step of rotating the substrate at 90-degree intervals with an axis passing through the center of the surface to be inspected of the substrate and being perpendicular to the surface to be inspected as a rotation axis, the rotation of the substrate being stopped. A substrate inspection method, comprising: an optical system that forms an image of a partial area on a surface to be inspected; and a step of relatively moving the substrate in parallel along the surface to be inspected.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001200614A JP2003014438A (en) | 2001-07-02 | 2001-07-02 | Substrate inspection device and substrate inspection method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001200614A JP2003014438A (en) | 2001-07-02 | 2001-07-02 | Substrate inspection device and substrate inspection method |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2003014438A true JP2003014438A (en) | 2003-01-15 |
Family
ID=19037709
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001200614A Pending JP2003014438A (en) | 2001-07-02 | 2001-07-02 | Substrate inspection device and substrate inspection method |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2003014438A (en) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007225480A (en) * | 2006-02-24 | 2007-09-06 | Hitachi High-Technologies Corp | Surface inspection device |
JP2008305905A (en) * | 2007-06-06 | 2008-12-18 | Hitachi High-Technologies Corp | Contamination and defect inspection/observation system |
JP2016076611A (en) * | 2014-10-07 | 2016-05-12 | 東京エレクトロン株式会社 | Substrate inspection device and control method therefor |
WO2024155302A1 (en) * | 2023-01-18 | 2024-07-25 | Applied Materials, Inc. | Metrology system for packaging applications |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH1131229A (en) * | 1997-07-09 | 1999-02-02 | Nikon Corp | Inspection/measurement device and measurement method |
JP2000164658A (en) * | 1998-11-26 | 2000-06-16 | Tokyo Seimitsu Co Ltd | Review station for semiconductor wafer and visual inspection device |
JP2000349014A (en) * | 1999-06-04 | 2000-12-15 | Nikon Corp | Registration measuring device, and manufacture of semiconductor device using the device |
-
2001
- 2001-07-02 JP JP2001200614A patent/JP2003014438A/en active Pending
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH1131229A (en) * | 1997-07-09 | 1999-02-02 | Nikon Corp | Inspection/measurement device and measurement method |
JP2000164658A (en) * | 1998-11-26 | 2000-06-16 | Tokyo Seimitsu Co Ltd | Review station for semiconductor wafer and visual inspection device |
JP2000349014A (en) * | 1999-06-04 | 2000-12-15 | Nikon Corp | Registration measuring device, and manufacture of semiconductor device using the device |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007225480A (en) * | 2006-02-24 | 2007-09-06 | Hitachi High-Technologies Corp | Surface inspection device |
JP4668809B2 (en) * | 2006-02-24 | 2011-04-13 | 株式会社日立ハイテクノロジーズ | Surface inspection device |
JP2008305905A (en) * | 2007-06-06 | 2008-12-18 | Hitachi High-Technologies Corp | Contamination and defect inspection/observation system |
JP2016076611A (en) * | 2014-10-07 | 2016-05-12 | 東京エレクトロン株式会社 | Substrate inspection device and control method therefor |
TWI673503B (en) * | 2014-10-07 | 2019-10-01 | 日商東京威力科創股份有限公司 | Substrate inspection device and control method thereof |
WO2024155302A1 (en) * | 2023-01-18 | 2024-07-25 | Applied Materials, Inc. | Metrology system for packaging applications |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3224041B2 (en) | Exposure method and apparatus | |
JP4468696B2 (en) | Semiconductor wafer inspection equipment | |
KR100471524B1 (en) | Exposure method | |
US4737920A (en) | Method and apparatus for correcting rotational errors during inspection of reticles and masks | |
JPH08167558A (en) | Projection aligner | |
JPS6341023A (en) | Method and apparatus for aligning wafer with reticle | |
US7197176B2 (en) | Mark position detecting apparatus and mark position detecting method | |
US7528937B1 (en) | Dual-sided substrate measurement apparatus and methods | |
JP2003014438A (en) | Substrate inspection device and substrate inspection method | |
JPH0581046B2 (en) | ||
JP3254704B2 (en) | Exposure apparatus and exposure method | |
JPH11326229A (en) | Foreign matter inspection apparatus | |
JPH11195579A (en) | Aligner and method of exposure | |
JP3125534B2 (en) | Exposure apparatus and method of manufacturing semiconductor chip using the same | |
JP2003179122A (en) | Wafer inspection device | |
JP2004108957A (en) | Substrate inspection apparatus | |
JPH08181062A (en) | Positioning device and positioning method | |
JP4332891B2 (en) | Position detection apparatus, position detection method, exposure method, and device manufacturing method | |
JP4207689B2 (en) | Misalignment measuring device | |
JP2003068612A (en) | Apparatus for inspecting superposition | |
JPH0352207B2 (en) | ||
JPH01194322A (en) | Semiconductor printer | |
JPH10326739A (en) | Alignment method and exposure method | |
JP4214555B2 (en) | Pattern position measuring device | |
JP3287352B2 (en) | Exposure apparatus and method of manufacturing semiconductor chip using the same |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080616 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20101220 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110104 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110307 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110719 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20111122 |