JP2003007640A - Cleaning method and method of manufacturing semiconductor device - Google Patents
Cleaning method and method of manufacturing semiconductor deviceInfo
- Publication number
- JP2003007640A JP2003007640A JP2001187935A JP2001187935A JP2003007640A JP 2003007640 A JP2003007640 A JP 2003007640A JP 2001187935 A JP2001187935 A JP 2001187935A JP 2001187935 A JP2001187935 A JP 2001187935A JP 2003007640 A JP2003007640 A JP 2003007640A
- Authority
- JP
- Japan
- Prior art keywords
- cleaning
- film
- forming
- gate electrode
- source
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Weting (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
Description
【0001】[0001]
【発明の属する技術分野】本発明は、洗浄方法及び半導
体装置の製造方法に係わり、特に、ゲート電極とコンタ
クトプラグとのショート不良の発生を抑制した洗浄方法
及び半導体装置の製造方法に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a cleaning method and a method for manufacturing a semiconductor device, and more particularly to a cleaning method and a method for manufacturing a semiconductor device in which a short circuit between a gate electrode and a contact plug is suppressed.
【0002】[0002]
【従来の技術】図9は、従来の半導体装置の製造方法を
説明するための断面図である。まず、シリコン基板10
1の表面上にゲート酸化膜102を形成し、このゲート
酸化膜102の上にゲート電極103を形成する。次
に、ゲート電極103をマスクとしてシリコン基板10
1に不純物イオンをイオン注入する。これにより、シリ
コン基板101のLDD領域には低濃度不純物層104
が形成される。その後、ゲート電極103の側壁にサイ
ドウオール(側壁材)105を形成する。2. Description of the Related Art FIG. 9 is a sectional view for explaining a conventional method for manufacturing a semiconductor device. First, the silicon substrate 10
A gate oxide film 102 is formed on the surface of No. 1, and a gate electrode 103 is formed on the gate oxide film 102. Next, using the gate electrode 103 as a mask, the silicon substrate 10
Impurity ions are implanted at 1. As a result, the low concentration impurity layer 104 is formed in the LDD region of the silicon substrate 101.
Is formed. After that, a sidewall (sidewall material) 105 is formed on the sidewall of the gate electrode 103.
【0003】この後、ゲート電極103及びサイドウオ
ール105をマスクとしてシリコン基板101に不純物
イオンをイオン注入し、シリコン基板101に熱処理を
施す。これにより、シリコン基板101のソース/ドレ
イン領域には自己整合的にソース/ドレイン領域の拡散
層106,107が形成される。 次に、ゲート電極1
03、サイドウオール105、ソース/ドレイン領域の
拡散層106,107及び素子分離膜を含む全面上にス
パッタリングによりTi膜を形成する。After that, impurity ions are ion-implanted into the silicon substrate 101 by using the gate electrode 103 and the side wall 105 as a mask, and the silicon substrate 101 is heat-treated. As a result, the diffusion layers 106 and 107 of the source / drain regions are formed in the source / drain regions of the silicon substrate 101 in a self-aligned manner. Next, the gate electrode 1
03, the side wall 105, the diffusion layers 106 and 107 of the source / drain regions, and the element isolation film, a Ti film is formed on the entire surface by sputtering.
【0004】次に、Ti膜、ゲート電極103及びソー
ス/ドレイン領域の拡散層106,107を加熱処理す
る。この熱処理によってゲート電極103及び拡散層1
06,107中のシリコンとTi膜が反応することによ
り、ゲート電極103及び拡散層106,107それぞ
れの表面にはTiシリサイド膜109a〜109cが形
成される。Next, the Ti film, the gate electrode 103, and the diffusion layers 106 and 107 in the source / drain regions are heat-treated. By this heat treatment, the gate electrode 103 and the diffusion layer 1
By reacting the silicon in 06 and 107 with the Ti film, Ti silicide films 109a to 109c are formed on the surfaces of the gate electrode 103 and the diffusion layers 106 and 107, respectively.
【0005】この後、サイドウオール105の上にシリ
サイド化されずに残留するTi膜を除去する。次いで、
Tiシリサイド膜109a〜109c及びサイドウオー
ル105を含む全面上にSiO2からなる層間絶縁膜1
10をCVD法により堆積する。この後、この層間絶縁
膜110の上にフォトレジスト膜を塗布し、このフォト
レジスト膜を露光、現像することにより、層間絶縁膜1
10上にはレジストパターンが形成される。After that, the Ti film remaining on the sidewalls 105 without being silicidized is removed. Then
The interlayer insulating film 1 made of SiO 2 is formed on the entire surface including the Ti silicide films 109a to 109c and the sidewalls 105.
10 is deposited by the CVD method. After that, a photoresist film is applied on the interlayer insulating film 110, and the photoresist film is exposed and developed to form the interlayer insulating film 1.
A resist pattern is formed on the surface 10.
【0006】次いで、このレジストパターンをマスクと
して層間絶縁膜110をエッチングすることにより、層
間絶縁膜にはTiシリサイド膜109a〜109c上に
位置するコンタクトホールが形成される。次いで、レジ
ストパターンを剥離した後、コンタクトホール内にW膜
12を埋め込む。これにより、コンタクトホール内にW
プラグ112a〜112cが形成される。次に、Wプラ
グ112a〜112c上にAl合金配線113a〜11
3cを形成する。Then, the interlayer insulating film 110 is etched by using this resist pattern as a mask to form contact holes on the Ti silicide films 109a to 109c in the interlayer insulating film. Then, after removing the resist pattern, the W film 12 is embedded in the contact hole. As a result, the W
The plugs 112a to 112c are formed. Next, on the W plugs 112a to 112c, Al alloy wirings 113a to 11c are formed.
3c is formed.
【0007】[0007]
【発明が解決しようとする課題】ところで、上記従来の
半導体装置の製造方法では、ゲート電極103の表面に
形成されたTiシリサイド膜109aが横方向に成長す
ることがあり、ゲート電極103の上部にはTiシリサ
イド膜109aが横方向に延びた微小突起物114が形
成されることがある。この微小突起物114がゲート電
極103とコンタクトプラグ112b,112cとのシ
ョートの原因となる。つまり、半導体素子の微細化が進
み、ゲート電極とコンタクトプラグとの間隔が縮むこと
により、シリサイドゲート上の微小突起物によってゲー
ト電極とコンタクトプラグとのショート不良が発生する
ことがある。By the way, in the above-described conventional method for manufacturing a semiconductor device, the Ti silicide film 109a formed on the surface of the gate electrode 103 may grow laterally, and the Ti silicide film 109a may grow on the gate electrode 103. In some cases, a fine protrusion 114 in which the Ti silicide film 109a extends laterally may be formed. The minute protrusions 114 cause a short circuit between the gate electrode 103 and the contact plugs 112b and 112c. That is, as the semiconductor element becomes finer and the gap between the gate electrode and the contact plug is shortened, a short defect between the gate electrode and the contact plug may occur due to minute protrusions on the silicide gate.
【0008】本発明は上記のような事情を考慮してなさ
れたものであり、その目的は、シリサイドゲート上の微
小突起物を除去することにより、ゲート電極とコンタク
トプラグとのショート不良の発生を抑制した洗浄方法及
び半導体装置の製造方法を提供することにある。The present invention has been made in consideration of the above circumstances, and an object thereof is to remove short protrusions on a silicide gate to prevent a short circuit between a gate electrode and a contact plug. An object of the present invention is to provide a suppressed cleaning method and a semiconductor device manufacturing method.
【0009】[0009]
【課題を解決するための手段】上記課題を解決するた
め、本発明に係る洗浄方法は、サリサイドプロセスでサ
イドウオールにシリサイド化されずに残留する金属膜を
除去する洗浄方法において、アンモニア水及び過酸化水
素水を含む洗浄液に超音波を加えながら洗浄することを
特徴とする。In order to solve the above-mentioned problems, a cleaning method according to the present invention is a cleaning method for removing a metal film which is not silicided and remains in a sidewall in a salicide process. It is characterized in that cleaning is performed while applying ultrasonic waves to a cleaning solution containing hydrogen oxide water.
【0010】上記洗浄方法によれば、サリサイドプロセ
スにおいてサイドウオール上にシリサイド化されずに残
留する金属膜を選択的に除去する際、アンモニア水及び
過酸化水素水を含む洗浄液に超音波を加えながら洗浄す
ることにより、シリサイドゲート上の微小突起物を除去
することができる。従って、シリサイドゲートとコンタ
クトプラグとの間のショート不良の発生を抑制すること
ができる。According to the above-mentioned cleaning method, ultrasonic waves are applied to the cleaning solution containing ammonia water and hydrogen peroxide solution when selectively removing the metal film remaining on the sidewalls without being silicided in the salicide process. By cleaning, minute protrusions on the silicide gate can be removed. Therefore, the occurrence of a short circuit between the silicide gate and the contact plug can be suppressed.
【0011】本発明に係る洗浄方法は、サリサイドプロ
セスでサイドウオールにシリサイド化されずに残留する
金属膜を除去する洗浄方法において、アンモニア水及び
過酸化水素水を含む洗浄液により洗浄する工程と、超音
波を加えながら水洗する工程と、を具備することを特徴
とする。The cleaning method according to the present invention is a cleaning method for removing a metal film remaining without silicidation on sidewalls in a salicide process, in which a cleaning solution containing ammonia water and hydrogen peroxide water is used, And a step of washing with water while applying a sound wave.
【0012】上記洗浄方法によれば、サリサイドプロセ
スにおいてサイドウオール上にシリサイド化されずに残
留する金属膜を選択的に除去する際、アンモニア水及び
過酸化水素水を含む洗浄液により洗浄した後、超音波を
加えながら水洗することにより、シリサイドゲート上の
微小突起物を除去することができる。従って、シリサイ
ドゲートとコンタクトプラグとの間のショート不良の発
生を抑制することができる。According to the above cleaning method, when the metal film remaining on the sidewalls without being silicided is selectively removed in the salicide process, after cleaning with a cleaning solution containing ammonia water and hydrogen peroxide solution, By washing with water while applying a sound wave, minute protrusions on the silicide gate can be removed. Therefore, the occurrence of a short circuit between the silicide gate and the contact plug can be suppressed.
【0013】本発明に係る半導体装置の製造方法は、半
導体基板上にゲート電極を形成する工程と、半導体基板
のソース/ドレイン領域に拡散層を形成する工程と、こ
のゲート電極上及びソース/ドレイン領域の拡散層上に
金属膜を形成する工程と、この金属膜に熱処理を施すこ
とにより、ゲート電極上及びソース/ドレイン領域の拡
散層上に金属シリサイド膜を形成するシリサイド化工程
と、このシリサイド化工程でシリサイド化されずに残留
する金属膜を除去する洗浄工程であって、アンモニア水
及び過酸化水素水を含む洗浄液に超音波を加えながら洗
浄する工程と、金属シリサイド膜上に絶縁膜を形成する
工程と、この絶縁膜をエッチングすることにより、該絶
縁膜にゲート電極の上方に位置する第1の接続孔及びソ
ース/ドレイン領域の拡散層の上方に位置する第2の接
続孔を形成する工程と、第1及び第2の接続孔それぞれ
の内にコンタクトプラグを埋め込む工程と、を具備する
ことを特徴とする。A method of manufacturing a semiconductor device according to the present invention comprises a step of forming a gate electrode on a semiconductor substrate, a step of forming a diffusion layer in source / drain regions of the semiconductor substrate, and the step of forming the gate electrode and the source / drain. A step of forming a metal film on the diffusion layer in the region, and a silicidation step of forming a metal silicide film on the gate electrode and on the diffusion layer in the source / drain region by subjecting this metal film to a heat treatment; In the cleaning step of removing the metal film remaining without being silicidized in the oxidization step, the step of cleaning while applying ultrasonic waves to a cleaning solution containing ammonia water and hydrogen peroxide solution, and the step of cleaning the insulating film on the metal silicide film A step of forming the first insulating film and a first connection hole and a source / drain region located above the gate electrode in the insulating film by etching the insulating film; And a step of burying a contact plug in each of the first and second connection holes, and a step of forming a second connection hole located above the diffusion layer.
【0014】上記半導体装置の製造方法によれば、シリ
サイド化工程でシリサイド化されずに残留する金属膜を
選択的に除去する際、アンモニア水及び過酸化水素水を
含む洗浄液に超音波を加えながら洗浄することにより、
シリサイドゲート上の微小突起物を除去することができ
る。従って、シリサイドゲートとコンタクトプラグとの
間のショート不良の発生を抑制することができる。According to the method of manufacturing a semiconductor device described above, when the metal film remaining without being silicidized in the silicidation process is selectively removed, ultrasonic waves are applied to the cleaning liquid containing ammonia water and hydrogen peroxide water. By washing
It is possible to remove minute protrusions on the silicide gate. Therefore, the occurrence of a short circuit between the silicide gate and the contact plug can be suppressed.
【0015】本発明に係る半導体装置の製造方法は、半
導体基板上にゲート電極を形成する工程と、半導体基板
のソース/ドレイン領域に拡散層を形成する工程と、こ
のゲート電極上及びソース/ドレイン領域の拡散層上に
金属膜を形成する工程と、この金属膜に熱処理を施すこ
とにより、ゲート電極上及びソース/ドレイン領域の拡
散層上に金属シリサイド膜を形成するシリサイド化工程
と、このシリサイド化工程でシリサイド化されずに残留
する金属膜を除去する洗浄工程であって、アンモニア水
及び過酸化水素水を含む洗浄液により洗浄した後、超音
波を加えながら水洗する工程と、金属シリサイド膜上に
絶縁膜を形成する工程と、この絶縁膜をエッチングする
ことにより、該絶縁膜にゲート電極の上方に位置する第
1の接続孔及びソース/ドレイン領域の拡散層の上方に
位置する第2の接続孔を形成する工程と、第1及び第2
の接続孔それぞれの内にコンタクトプラグを埋め込む工
程と、を具備することを特徴とする。A method of manufacturing a semiconductor device according to the present invention comprises a step of forming a gate electrode on a semiconductor substrate, a step of forming a diffusion layer in a source / drain region of the semiconductor substrate, and the step of forming a gate electrode and a source / drain. A step of forming a metal film on the diffusion layer in the region, and a silicidation step of forming a metal silicide film on the gate electrode and on the diffusion layer in the source / drain region by subjecting this metal film to a heat treatment; A cleaning step of removing the metal film remaining without being silicidized in the oxidization step, the step of cleaning with a cleaning solution containing ammonia water and hydrogen peroxide solution, and then rinsing with water while applying ultrasonic waves; A step of forming an insulating film on the insulating film, and by etching the insulating film, a first connection hole and a saw located above the gate electrode are formed in the insulating film. Forming a second connection hole located above the diffusion layer in the drain / srain region, and first and second
And embedding a contact plug in each of the connection holes.
【0016】上記半導体装置の製造方法によれば、シリ
サイド化工程でシリサイド化されずに残留する金属膜を
選択的に除去する際、アンモニア水及び過酸化水素水を
含む洗浄液により洗浄した後、超音波を加えながら水洗
することにより、シリサイドゲート上の微小突起物を除
去することができる。従って、シリサイドゲートとコン
タクトプラグとの間のショート不良の発生を抑制するこ
とができる。According to the above method of manufacturing a semiconductor device, when the metal film remaining without being silicidized in the silicidation process is selectively removed, after cleaning with a cleaning liquid containing aqueous ammonia and hydrogen peroxide, By washing with water while applying a sound wave, minute protrusions on the silicide gate can be removed. Therefore, the occurrence of a short circuit between the silicide gate and the contact plug can be suppressed.
【0017】[0017]
【発明の実施の形態】以下、図面を参照して本発明の実
施の形態について説明する。図1〜図7は、本発明に係
る第1の実施の形態による半導体装置の製造方法を示す
断面図である。図8は、RCA洗浄装置の一例を示す構
成図である。BEST MODE FOR CARRYING OUT THE INVENTION Embodiments of the present invention will be described below with reference to the drawings. 1 to 7 are cross-sectional views showing a method for manufacturing a semiconductor device according to the first embodiment of the present invention. FIG. 8 is a configuration diagram showing an example of the RCA cleaning device.
【0018】まず、図1に示すように、シリコン基板1
の表面上に図示せぬ素子分離膜を形成し、素子分離膜の
相互間のシリコン基板1上にゲート絶縁膜であるゲート
酸化膜2を熱酸化法により形成する。素子分離膜として
は、LOCOS、セミリセスLOCOS、シャロートレ
ンチなどの構造を用いることができる。First, as shown in FIG. 1, a silicon substrate 1
An element isolation film (not shown) is formed on the surface of, and a gate oxide film 2 which is a gate insulating film is formed on the silicon substrate 1 between the element isolation films by a thermal oxidation method. A structure such as LOCOS, semi-recessed LOCOS, and shallow trench can be used as the element isolation film.
【0019】この後、ゲート酸化膜2の上にCVD(Che
mical Vapor Deposition)法により多結晶シリコン膜を
堆積する。次に、この多結晶シリコン膜上にフォトレジ
スト膜(図示せず)を塗布し、このフォトレジスト膜を
露光、現像することにより、多結晶シリコン膜上にはレ
ジストパターンが形成される。この後、このレジストパ
ターンをマスクとして多結晶シリコン膜をエッチングす
ることにより、ゲート酸化膜2の上には多結晶シリコン
からなるゲート電極3が形成される。After that, CVD (Che
A polycrystalline silicon film is deposited by the mical vapor deposition method. Next, a photoresist film (not shown) is applied on this polycrystalline silicon film, and this photoresist film is exposed and developed to form a resist pattern on the polycrystalline silicon film. Then, the polycrystalline silicon film is etched by using this resist pattern as a mask to form the gate electrode 3 made of polycrystalline silicon on the gate oxide film 2.
【0020】次に、ゲート電極3及び素子分離膜をマス
クとしてシリコン基板1に不純物イオンをイオン注入す
る。これにより、シリコン基板1のLDD(Lightly Dop
ed Drain)領域には低濃度不純物層4が形成される。そ
の後、ゲート電極3を含む全面上に例えばシリコン窒化
膜をCVD法により堆積する。次に、このシリコン窒化
膜をエッチバックすることにより、ゲート電極3の側壁
にはサイドウオール(側壁材)5が形成される。Next, impurity ions are ion-implanted into the silicon substrate 1 using the gate electrode 3 and the element isolation film as a mask. As a result, the LDD (Lightly Dop
The low concentration impurity layer 4 is formed in the ed drain region. Then, for example, a silicon nitride film is deposited on the entire surface including the gate electrode 3 by the CVD method. Next, by etching back this silicon nitride film, a side wall (side wall material) 5 is formed on the side wall of the gate electrode 3.
【0021】この後、ゲート電極3及びサイドウオール
5をマスクとしてシリコン基板1に不純物イオンをイオ
ン注入し、シリコン基板1に熱処理を施す。これによ
り、シリコン基板1のソース/ドレイン領域には自己整
合的にソース/ドレイン領域の拡散層6,7が形成され
る。 次に、ゲート電極3、サイドウオール5、ソース
/ドレイン領域の拡散層6,7及び素子分離膜を含む全
面上にスパッタリングによりTi膜8を形成する。After that, impurity ions are ion-implanted into the silicon substrate 1 using the gate electrode 3 and the side walls 5 as a mask, and the silicon substrate 1 is heat-treated. As a result, the diffusion layers 6 and 7 of the source / drain regions are formed in the source / drain regions of the silicon substrate 1 in a self-aligned manner. Next, a Ti film 8 is formed by sputtering on the entire surface including the gate electrode 3, the sidewall 5, the diffusion layers 6 and 7 of the source / drain regions, and the element isolation film.
【0022】次に、図2に示すように、Ti膜8、ゲー
ト電極3及びソース/ドレイン領域の拡散層6,7を加
熱処理する。この熱処理によってゲート電極3及び拡散
層6,7中のシリコンとTi膜8が反応することによ
り、ゲート電極3及び拡散層6,7それぞれの表面には
Tiシリサイド膜9a〜9cが形成される。このとき、
ゲート電極3の表面に形成されたTiシリサイド膜9a
は横方向に成長することがあり、Tiシリサイド膜9a
がゲート電極3の上部横方向に延びた微小突起物14が
形成される。Next, as shown in FIG. 2, the Ti film 8, the gate electrode 3, and the diffusion layers 6 and 7 in the source / drain regions are heat-treated. By this heat treatment, the silicon in the gate electrode 3 and the diffusion layers 6 and 7 reacts with the Ti film 8 to form Ti silicide films 9a to 9c on the surfaces of the gate electrode 3 and the diffusion layers 6 and 7, respectively. At this time,
Ti silicide film 9a formed on the surface of the gate electrode 3
May grow laterally, and the Ti silicide film 9a
A microprojection 14 extending in the lateral direction above the gate electrode 3 is formed.
【0023】この後、サイドウオール5及び素子分離膜
の上にシリサイド化されずに残留するTi膜8を図8に
示すRCA洗浄装置により除去する。この洗浄装置は、
RCA洗浄処理を行う装置であって、例えばアンモニア
水に過酸化水素水を加えたRCA洗浄液で満たされたR
CA洗浄槽21、水洗処理する水洗槽22、リンス処理
するリンス槽23及び乾燥処理する乾燥機24などから
構成されている。RCA洗浄槽21には、洗浄液に超音
波を発生させる超音波発生装置25が接続されている。
以下、この洗浄装置を用いてシリコン基板を洗浄処理す
る具体的方法について説明する。After that, the Ti film 8 which is not silicided and remains on the sidewall 5 and the element isolation film is removed by the RCA cleaning device shown in FIG. This cleaning device
An apparatus for performing an RCA cleaning process, for example, an R filled with an RCA cleaning liquid obtained by adding hydrogen peroxide solution to ammonia water.
The CA cleaning tank 21, a water washing tank 22 for performing a water washing treatment, a rinse tank 23 for performing a rinse treatment, a dryer 24 for performing a drying treatment, and the like. An ultrasonic wave generation device 25 for generating ultrasonic waves in the cleaning liquid is connected to the RCA cleaning tank 21.
Hereinafter, a specific method of cleaning the silicon substrate using this cleaning apparatus will be described.
【0024】シリコン基板1を搬送機(図示せず)によ
りRCA洗浄槽21に搬送し、このRCA洗浄槽21内
でシリコン基板に対して35分間程度洗浄処理を行う。
この後、シリコン基板を搬送機によりRCA洗浄槽21
から水洗槽22に搬送し、この水洗槽22内でシリコン
基板に対して所定時間水洗処理を行う。次に、シリコン
基板を搬送機により水洗槽22からリンス槽23に搬送
し、このリンス槽23内でシリコン基板に対して所定時
間リンス処理を行う。この後、シリコン基板を搬送機に
よりリンス槽23から乾燥機24に搬送し、この乾燥機
24内でシリコン基板に対して所定時間乾燥処理を行
う。The silicon substrate 1 is transferred to the RCA cleaning tank 21 by a transfer machine (not shown), and the silicon substrate is cleaned in the RCA cleaning tank 21 for about 35 minutes.
After that, the silicon substrate is transferred to the RCA cleaning tank 21 by a carrier.
From the above to the washing tank 22 and the silicon substrate is washed in the washing tank 22 for a predetermined time. Then, the silicon substrate is transferred from the water washing tank 22 to the rinse tank 23 by the transfer machine, and the silicon substrate is rinsed in the rinse tank 23 for a predetermined time. After that, the silicon substrate is transferred from the rinse tank 23 to the dryer 24 by the transfer machine, and the silicon substrate is dried in the dryer 24 for a predetermined time.
【0025】次いで、シリコン基板を搬送機により乾燥
機24からRCA洗浄槽21に搬送し、超音波発生装置
25によりRCA洗浄槽21内の洗浄液に超音波を印加
する。これにより、シリコン基板に対して超音波洗浄を
行いながらRCA洗浄処理を10分間程度行う。次い
で、シリコン基板を搬送機によりRCA洗浄槽21から
水洗槽22に搬送し、この水洗槽22内でシリコン基板
に対して所定時間水洗処理を行う。次に、シリコン基板
を搬送機により水洗槽22からリンス槽23に搬送し、
このリンス槽23内でシリコン基板に対して所定時間リ
ンス処理を行う。この後、シリコン基板を搬送機により
リンス槽23から乾燥機24に搬送し、この乾燥機24
内でシリコン基板に対して所定時間乾燥処理を行う。こ
のように超音波洗浄を行いながらRCA洗浄を行うこと
により、ゲート電極3の上部に形成されたTiシリサイ
ドの突起物14を除去することができる。Next, the silicon substrate is transferred from the dryer 24 to the RCA cleaning tank 21 by the transfer machine, and ultrasonic waves are applied to the cleaning liquid in the RCA cleaning tank 21 by the ultrasonic wave generator 25. As a result, the RCA cleaning process is performed for about 10 minutes while ultrasonically cleaning the silicon substrate. Then, the silicon substrate is transferred from the RCA cleaning tank 21 to the water washing tank 22 by a carrier, and the silicon substrate is subjected to a water washing treatment for a predetermined time in the water washing tank 22. Next, the silicon substrate is transferred from the washing tank 22 to the rinse tank 23 by a transfer machine,
The silicon substrate is rinsed in the rinse tank 23 for a predetermined time. After that, the silicon substrate is transferred from the rinse tank 23 to the dryer 24 by the transfer machine, and the dryer 24
A silicon substrate is subjected to a drying process for a predetermined time inside. By performing the RCA cleaning while performing the ultrasonic cleaning in this way, the Ti silicide protrusions 14 formed on the gate electrode 3 can be removed.
【0026】この後、図3に示すように、Tiシリサイ
ド膜9a〜9c及びサイドウオール5を含む全面上にS
iO2からなる層間絶縁膜10をCVD法により堆積す
る。この後、この層間絶縁膜10の上にフォトレジスト
膜を塗布し、このフォトレジスト膜を露光、現像するこ
とにより、層間絶縁膜10上にはレジストパターン11
が形成される。After that, as shown in FIG. 3, S is formed on the entire surface including the Ti silicide films 9a to 9c and the sidewalls 5.
The interlayer insulating film 10 made of iO 2 is deposited by CVD. After that, a photoresist film is applied on the interlayer insulating film 10, and the photoresist film is exposed and developed to form a resist pattern 11 on the interlayer insulating film 10.
Is formed.
【0027】次いで、図4に示すように、このレジスト
パターン11をマスクとして層間絶縁膜10をエッチン
グすることにより、層間絶縁膜にはTiシリサイド膜9
a〜9c上に位置するコンタクトホール10a〜10c
が形成される。Next, as shown in FIG. 4, the inter-layer insulating film 10 is etched by using this resist pattern 11 as a mask to form a Ti silicide film 9 on the inter-layer insulating film.
Contact holes 10a to 10c located on a to 9c
Is formed.
【0028】次に、図5に示すように、レジストパター
ン11を剥離した後、コンタクトホール10a〜10c
内及び層間絶縁膜10上にスパッタリングによりW膜1
2を形成する。Next, as shown in FIG. 5, after removing the resist pattern 11, contact holes 10a to 10c are formed.
The W film 1 is formed on the inner and interlayer insulating films 10 by sputtering.
Form 2.
【0029】この後、図6に示すように、このW膜12
を層間絶縁膜10の表面が露出するまでCMP(Chemica
l Mechanical Polishing)により研磨するか、又はエッ
チバックする。これにより、コンタクトホール10a〜
10c内にW膜が埋め込まれ、Wプラグ12a〜12c
が形成される。After this, as shown in FIG.
CMP (Chemica) until the surface of the interlayer insulating film 10 is exposed.
l Mechanical polishing) or polishing back. As a result, the contact holes 10a-
W film is embedded in 10c, and W plugs 12a to 12c
Is formed.
【0030】次に、図7に示すように、Wプラグ12a
〜12cを含む全面上にAl合金膜をスパッタリングに
より堆積し、このAl合金膜をパターニングすることに
より、Wプラグ上にはAl合金配線13a〜13cが形
成される。Al合金配線13aはWプラグ12aを介し
てゲート電極3に電気的に接続され、Al合金配線13
bはWプラグ12bを介して拡散層6に電気的に接続さ
れ、Al合金配線13cはWプラグ12cを介して拡散
層7に電気的に接続される。Next, as shown in FIG. 7, the W plug 12a
Al alloy films 13a to 13c are formed on the W plug by depositing an Al alloy film on the entire surface including .about.12c by sputtering and patterning the Al alloy film. The Al alloy wiring 13a is electrically connected to the gate electrode 3 via the W plug 12a.
b is electrically connected to the diffusion layer 6 via the W plug 12b, and the Al alloy wiring 13c is electrically connected to the diffusion layer 7 via the W plug 12c.
【0031】上記第1の実施の形態によれば、サリサイ
ドプロセスにおいてサイドウオール5及び素子分離膜の
上にシリサイド化されずに残留するTi膜8を選択的に
除去する際、RCA洗浄に超音波洗浄を追加することに
より、シリサイドゲート上の微小突起物を除去すること
ができる。従って、シリサイドゲートとコンタクトプラ
グ12b,12cとの間のショート不良の発生を抑制す
ることができる。According to the first embodiment described above, ultrasonic waves are used for RCA cleaning when selectively removing the Ti film 8 which is not silicided and remains on the sidewall 5 and the element isolation film in the salicide process. By adding cleaning, minute protrusions on the silicide gate can be removed. Therefore, it is possible to suppress the occurrence of a short circuit defect between the silicide gate and the contact plugs 12b and 12c.
【0032】次に、本発明に係る第2の実施の形態につ
いて説明する。なお、第1の実施の形態と同様の部分の
説明は省略する。Next, a second embodiment according to the present invention will be described. The description of the same parts as those in the first embodiment will be omitted.
【0033】第1の実施の形態では、RCA洗浄槽21
の洗浄液に超音波を印加して超音波洗浄を行っている
が、第2の実施の形態では、図8に示す水洗槽22に超
音波を印加して水洗しながら超音波洗浄を行う。In the first embodiment, the RCA cleaning tank 21 is used.
While ultrasonic cleaning is performed by applying ultrasonic waves to the cleaning liquid of No. 2, in the second embodiment, ultrasonic cleaning is performed while applying ultrasonic waves to the washing tank 22 shown in FIG.
【0034】すなわち、シリコン基板1をRCA洗浄槽
21により洗浄処理を行った後、水洗槽22内で水洗処
理を行い、次に、リンス槽23内でリンス処理を行い、
次に、乾燥機24内で乾燥処理を行った後、シリコン基
板を水洗槽22に超音波を印加しながら水洗槽22内で
水洗処理を行う。次いで、リンス槽23内でシリコン基
板にリンス処理を行い、乾燥機24内で乾燥処理を行
う。That is, after the silicon substrate 1 is cleaned in the RCA cleaning tank 21, it is rinsed in the rinse tank 22 and then rinsed in the rinse tank 23.
Next, after performing a drying treatment in the dryer 24, the silicon substrate is subjected to a washing treatment in the washing bath 22 while applying ultrasonic waves to the washing bath 22. Next, the silicon substrate is rinsed in the rinse tank 23 and dried in the dryer 24.
【0035】上記第2の実施の形態においても第1の実
施の形態と同様にゲート電極の上部の突起物14をある
程度除去することが可能である。従って、シリサイドゲ
ートとコンタクトプラグとの間のショート不良の発生を
抑制することができる。In the second embodiment, as in the first embodiment, it is possible to remove the protrusion 14 above the gate electrode to some extent. Therefore, the occurrence of a short circuit between the silicide gate and the contact plug can be suppressed.
【0036】次に、本発明に係る第3の実施の形態につ
いて説明する。なお、第1の実施の形態と同様の部分の
説明は省略する。Next, a third embodiment according to the present invention will be described. The description of the same parts as those in the first embodiment will be omitted.
【0037】第1の実施の形態では、RCA洗浄槽2
1、水洗槽22、リンス槽23、乾燥機24の順に処理
した後、RCA洗浄槽21で超音波洗浄を行い、その
後、水洗槽22、リンス槽23、乾燥機24の順に処理
しているが、第3の実施の形態では、RCA洗浄槽21
で超音波洗浄を行い、その後、水洗槽22、リンス槽2
3、乾燥機24の順に処理するものである。In the first embodiment, the RCA cleaning tank 2
1, the washing tank 22, the rinse tank 23, and the dryer 24 are processed in this order, then ultrasonic cleaning is performed in the RCA cleaning tank 21, and then the washing tank 22, the rinse tank 23, and the dryer 24 are processed in this order. In the third embodiment, the RCA cleaning tank 21
Ultrasonic cleaning with, and then rinse tank 22, rinse tank 2
3 and the dryer 24 are processed in this order.
【0038】上記第3の実施の形態においても第1の実
施の形態と同様にゲート電極の上部の突起物14を除去
することが可能である。従って、シリサイドゲートとコ
ンタクトプラグとの間のショート不良の発生を抑制する
ことができる。In the third embodiment as well, it is possible to remove the protrusion 14 above the gate electrode as in the first embodiment. Therefore, the occurrence of a short circuit between the silicide gate and the contact plug can be suppressed.
【0039】次に、本発明に係る第4の実施の形態につ
いて説明する。なお、第1の実施の形態と同様の部分の
説明は省略する。Next, a fourth embodiment according to the present invention will be described. The description of the same parts as those in the first embodiment will be omitted.
【0040】第1の実施の形態では、RCA洗浄槽2
1、水洗槽22、リンス槽23、乾燥機24の順に処理
した後、RCA洗浄槽21で超音波洗浄を行い、その
後、水洗槽22、リンス槽23、乾燥機24の順に処理
しているが、第4の実施の形態では、RCA洗浄槽21
で洗浄処理を行った後、水洗槽22の純水に超音波を印
加して水洗しながら超音波洗浄を行い、次いで、リンス
槽23、乾燥機24の順に処理するものである。In the first embodiment, the RCA cleaning tank 2
1, the washing tank 22, the rinse tank 23, and the dryer 24 are processed in this order, then ultrasonic cleaning is performed in the RCA cleaning tank 21, and then the washing tank 22, the rinse tank 23, and the dryer 24 are processed in this order. In the fourth embodiment, the RCA cleaning tank 21
After the cleaning process is performed, the ultrasonic cleaning is performed while applying ultrasonic waves to the pure water in the water washing tank 22 to wash with water, and then the rinse tank 23 and the dryer 24 are sequentially processed.
【0041】上記第4の実施の形態においても第1の実
施の形態と同様にゲート電極の上部の突起物14をある
程度除去することが可能である。従って、シリサイドゲ
ートとコンタクトプラグとの間のショート不良の発生を
抑制することができる。In the fourth embodiment, the protrusion 14 on the gate electrode can be removed to some extent as in the first embodiment. Therefore, the occurrence of a short circuit between the silicide gate and the contact plug can be suppressed.
【0042】尚、本発明は上記実施の形態に限定され
ず、種々変更して実施することが可能である。例えば、
上記実施の形態では、ゲート電極3及びソース/ドレイ
ン領域の拡散層6,7それぞれの上にTiシリサイド膜
9a〜9cを形成しているが、Tiシリサイド膜に限ら
ず、他のシリサイド膜を形成することも可能であり、例
えばゲート電極及びソース/ドレイン領域の拡散層それ
ぞれの上にWシリサイド膜、Coシリサイド膜又はNi
シリサイド膜を形成することも可能である。The present invention is not limited to the above embodiment, and can be implemented with various modifications. For example,
In the above-described embodiment, the Ti silicide films 9a to 9c are formed on the gate electrode 3 and the diffusion layers 6 and 7 in the source / drain regions, respectively, but not limited to the Ti silicide film, other silicide films are formed. For example, a W silicide film, a Co silicide film or a Ni film may be formed on each of the diffusion layers of the gate electrode and the source / drain regions.
It is also possible to form a silicide film.
【0043】[0043]
【発明の効果】以上説明したように本発明によれば、サ
リサイドプロセスにおいてサイドウオール上にシリサイ
ド化されずに残留する金属膜を選択的に除去する際、ア
ンモニア水及び過酸化水素水を含む洗浄液に超音波を加
えながら洗浄する。したがって、シリサイドゲート上の
微小突起物を除去することができ、それにより、ゲート
電極とコンタクトプラグとのショート不良の発生を抑制
した洗浄方法及び半導体装置の製造方法を提供すること
ができる。As described above, according to the present invention, a cleaning liquid containing ammonia water and hydrogen peroxide water is used when selectively removing a metal film which is not silicided and remains on the sidewall in the salicide process. Wash while applying ultrasonic waves. Therefore, it is possible to provide the cleaning method and the semiconductor device manufacturing method in which the minute protrusions on the silicide gate can be removed, thereby suppressing the occurrence of a short circuit defect between the gate electrode and the contact plug.
【図1】本発明に係る第1の実施の形態による半導体装
置の製造方法を示す断面図である。FIG. 1 is a cross-sectional view showing a method of manufacturing a semiconductor device according to a first embodiment of the present invention.
【図2】本発明に係る第1の実施の形態による半導体装
置の製造方法を示すものであり、図1の次の工程を示す
断面図である。FIG. 2 is a cross-sectional view showing the method of manufacturing a semiconductor device according to the first embodiment of the invention, and showing the next step of FIG.
【図3】本発明に係る第1の実施の形態による半導体装
置の製造方法を示すものであり、図2の次の工程を示す
断面図である。FIG. 3 is a cross-sectional view showing the method of manufacturing the semiconductor device according to the first embodiment of the invention, and showing the next step of FIG. 2.
【図4】本発明に係る第1の実施の形態による半導体装
置の製造方法を示すものであり、図3の次の工程を示す
断面図である。FIG. 4 is a sectional view showing the method of manufacturing the semiconductor device according to the first embodiment of the present invention, showing the step subsequent to that of FIG. 3;
【図5】本発明に係る第1の実施の形態による半導体装
置の製造方法を示すものであり、図4の次の工程を示す
断面図である。FIG. 5 is a sectional view showing the method of manufacturing the semiconductor device according to the first embodiment of the present invention, showing the step subsequent to that of FIG. 4;
【図6】本発明に係る第1の実施の形態による半導体装
置の製造方法を示すものであり、図5の次の工程を示す
断面図である。FIG. 6 is a cross-sectional view showing the method of manufacturing the semiconductor device according to the first embodiment of the present invention, showing the step subsequent to FIG. 5;
【図7】本発明に係る第1の実施の形態による半導体装
置の製造方法を示すものであり、図6の次の工程を示す
断面図である。FIG. 7 is a cross-sectional view showing the method of manufacturing the semiconductor device according to the first embodiment of the invention, and showing the next step of FIG. 6.
【図8】RCA洗浄装置の一例を示す構成図である。FIG. 8 is a configuration diagram showing an example of an RCA cleaning device.
【図9】従来の半導体装置の製造方法を説明するための
断面図である。FIG. 9 is a cross-sectional view for explaining the conventional method for manufacturing a semiconductor device.
1,101…シリコン基板
2,102…ゲート酸化膜
3,103…ゲート電極
4,104…低濃度不純物層
5,105…サイドウオール
6,7,106,107…ソース/ドレイン領域の拡散
層
8…Ti膜
9a〜9c,109a〜109c…Tiシリサイド膜
10,110…層間絶縁膜
10a〜10c…コンタクトホール
11…レジストパターン
12…W膜
12a〜12c,112a〜112c…Wプラグ
13a〜13c,113a〜113c…Al合金配線
14,114…微小突起物
21…RCA洗浄槽
22…水洗槽
23…リンス槽
24…乾燥機
25…超音波発生装置1, 101 ... Silicon substrate 2, 102 ... Gate oxide film 3, 103 ... Gate electrode 4, 104 ... Low concentration impurity layer 5, 105 ... Side walls 6, 7, 106, 107 ... Diffusion layer 8 of source / drain region ... Ti films 9a-9c, 109a-109c ... Ti silicide films 10, 110 ... Interlayer insulating films 10a-10c ... Contact holes 11 ... Resist pattern 12 ... W films 12a-12c, 112a-112c ... W plugs 13a-13c, 113a- 113c ... Al alloy wiring 14, 114 ... Micro projection 21 ... RCA cleaning tank 22 ... Water cleaning tank 23 ... Rinse tank 24 ... Dryer 25 ... Ultrasonic generator
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 FI テーマコート゛(参考) H01L 21/336 H01L 21/88 C 29/43 29/78 301P 29/78 Fターム(参考) 4M104 AA01 BB01 BB02 BB18 BB20 BB21 BB25 BB28 BB40 CC05 DD04 DD16 DD22 DD37 DD43 DD64 DD65 DD75 DD78 DD84 EE14 GG09 GG10 GG14 HH20 5F033 HH04 HH25 HH27 HH28 JJ19 KK25 LL04 MM07 PP06 PP15 QQ09 QQ11 QQ19 QQ31 QQ48 QQ58 QQ65 QQ70 QQ73 QQ91 RR04 SS11 VV06 XX31 5F043 AA22 BB15 BB27 5F140 AA14 BA01 BE07 BF04 BF11 BF18 BF60 BG08 BG14 BG28 BG30 BG34 BG37 BG45 BG52 BG53 BH15 BJ08 BJ11 BJ17 BJ18 BJ27 BK02 BK13 BK21 BK26 BK29 BK34 BK39 BK40 CB01 CB04 CC03 CC12 CE07 CF04 CF05 ─────────────────────────────────────────────────── ─── Continuation of front page (51) Int.Cl. 7 Identification code FI theme code (reference) H01L 21/336 H01L 21/88 C 29/43 29/78 301P 29/78 F term (reference) 4M104 AA01 BB01 BB02 BB18 BB20 BB21 BB25 BB28 BB40 CC05 DD04 DD16 DD22 DD37 DD43 DD64. BB15 BB27 5F140 AA14 BA01 BE07 BF04 BF11 BF18 BF60 BG08 BG14 BG28 BG30 BG34 BG37 BG45 BG52 BG53 BH15 BJ08 BJ11 BJ17 BJ18 BJ27 BK02 CF13 CB03 CB13 CB01 CB34 CB01 CB40 CB34 CB01 CB40 CB39 CE04
Claims (4)
シリサイド化されずに残留する金属膜を除去する洗浄方
法において、 アンモニア水及び過酸化水素水を含む洗浄液に超音波を
加えながら洗浄することを特徴とする洗浄方法。1. A cleaning method for removing a metal film remaining without silicidation on sidewalls in a salicide process, characterized in that cleaning is performed while applying ultrasonic waves to a cleaning liquid containing ammonia water and hydrogen peroxide water. Cleaning method.
シリサイド化されずに残留する金属膜を除去する洗浄方
法において、 アンモニア水及び過酸化水素水を含む洗浄液により洗浄
する工程と、 超音波を加えながら水洗する工程と、 を具備することを特徴とする洗浄方法。2. A cleaning method for removing a metal film remaining without being silicided in sidewalls in a salicide process, a step of cleaning with a cleaning solution containing ammonia water and hydrogen peroxide solution, and a method of cleaning with ultrasonic waves. A cleaning method comprising the steps of:
程と、 半導体基板のソース/ドレイン領域に拡散層を形成する
工程と、 このゲート電極上及びソース/ドレイン領域の拡散層上
に金属膜を形成する工程と、 この金属膜に熱処理を施すことにより、ゲート電極上及
びソース/ドレイン領域の拡散層上に金属シリサイド膜
を形成するシリサイド化工程と、 このシリサイド化工程でシリサイド化されずに残留する
金属膜を除去する洗浄工程であって、アンモニア水及び
過酸化水素水を含む洗浄液に超音波を加えながら洗浄す
る工程と、 金属シリサイド膜上に絶縁膜を形成する工程と、 この絶縁膜をエッチングすることにより、該絶縁膜にゲ
ート電極の上方に位置する第1の接続孔及びソース/ド
レイン領域の拡散層の上方に位置する第2の接続孔を形
成する工程と、 第1及び第2の接続孔それぞれの内にコンタクトプラグ
を埋め込む工程と、 を具備することを特徴とする半導体装置の製造方法。3. A step of forming a gate electrode on a semiconductor substrate, a step of forming a diffusion layer in a source / drain region of the semiconductor substrate, and a metal film on the diffusion layer of the gate electrode and the source / drain region. A step of forming, a silicidation step of forming a metal silicide film on the gate electrode and the diffusion layers of the source / drain regions by performing a heat treatment on the metal film, and a step of remaining without being silicidized in the silicidation step. Which is a cleaning step for removing the metal film, which is performed by applying ultrasonic waves to a cleaning solution containing ammonia water and hydrogen peroxide solution, a step of forming an insulating film on the metal silicide film, and a step of forming the insulating film. By etching, the insulating film is provided with a first contact hole located above the gate electrode and a second contact hole located above the diffusion layer of the source / drain region. Forming a connection hole, the semiconductor device manufacturing method characterized by comprising the step of filling a contact plug within the respective first and second connection holes, a.
程と、 半導体基板のソース/ドレイン領域に拡散層を形成する
工程と、 このゲート電極上及びソース/ドレイン領域の拡散層上
に金属膜を形成する工程と、 この金属膜に熱処理を施すことにより、ゲート電極上及
びソース/ドレイン領域の拡散層上に金属シリサイド膜
を形成するシリサイド化工程と、 このシリサイド化工程でシリサイド化されずに残留する
金属膜を除去する洗浄工程であって、アンモニア水及び
過酸化水素水を含む洗浄液により洗浄した後、超音波を
加えながら水洗する工程と、 金属シリサイド膜上に絶縁膜を形成する工程と、 この絶縁膜をエッチングすることにより、該絶縁膜にゲ
ート電極の上方に位置する第1の接続孔及びソース/ド
レイン領域の拡散層の上方に位置する第2の接続孔を形
成する工程と、 第1及び第2の接続孔それぞれの内にコンタクトプラグ
を埋め込む工程と、を具備することを特徴とする半導体
装置の製造方法。4. A step of forming a gate electrode on a semiconductor substrate, a step of forming a diffusion layer in a source / drain region of the semiconductor substrate, and a metal film on the diffusion layer of the gate electrode and the source / drain region. A step of forming, a silicidation step of forming a metal silicide film on the gate electrode and the diffusion layers of the source / drain regions by performing a heat treatment on the metal film, and a step of remaining without being silicidized in the silicidation step. A cleaning step for removing the metal film, which comprises: cleaning with a cleaning solution containing ammonia water and hydrogen peroxide solution, followed by washing with ultrasonic waves; and a step of forming an insulating film on the metal silicide film, By etching the insulating film, the insulating film is formed above the first connection hole located above the gate electrode and above the diffusion layer in the source / drain region. Process and method of manufacturing a semiconductor device characterized by comprising a step of filling a contact plug within the respective first and second connection holes, the forming the second connecting hole located.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001187935A JP2003007640A (en) | 2001-06-21 | 2001-06-21 | Cleaning method and method of manufacturing semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001187935A JP2003007640A (en) | 2001-06-21 | 2001-06-21 | Cleaning method and method of manufacturing semiconductor device |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008015737A Division JP4924451B2 (en) | 2008-01-28 | 2008-01-28 | Cleaning method and semiconductor device manufacturing method |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2003007640A true JP2003007640A (en) | 2003-01-10 |
Family
ID=19027146
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001187935A Pending JP2003007640A (en) | 2001-06-21 | 2001-06-21 | Cleaning method and method of manufacturing semiconductor device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2003007640A (en) |
-
2001
- 2001-06-21 JP JP2001187935A patent/JP2003007640A/en active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7863191B2 (en) | Manufacturing method of semiconductor device | |
JP3887257B2 (en) | Improved formation method of salicide structure | |
US7501672B2 (en) | Method and structure for a self-aligned silicided word line and polysilicon plug during the formation of a semiconductor device | |
JP2004128463A (en) | Manufacturing method of semiconductor element | |
JP2010206056A (en) | Method of manufacturing semiconductor integrated circuit device | |
KR100769415B1 (en) | Method of fabricating semiconductor device | |
JP2006216854A (en) | Manufacturing method for semiconductor device | |
US6074938A (en) | Method of forming a semiconductor device comprising a dummy polysilicon gate electrode short-circuited to a dummy element region in a substrate | |
US20110212610A1 (en) | Methods of forming dual gate of semiconductor device | |
KR100829597B1 (en) | Method of cleaning semiconductor device and manufacturing the same | |
US7268048B2 (en) | Methods for elimination of arsenic based defects in semiconductor devices with isolation regions | |
JP4924451B2 (en) | Cleaning method and semiconductor device manufacturing method | |
JP2003007640A (en) | Cleaning method and method of manufacturing semiconductor device | |
JP4087172B2 (en) | Manufacturing method of semiconductor device | |
JP2000188292A (en) | Semiconductor device and its manufacture | |
US6642592B2 (en) | Semiconductor device and method for fabricating same | |
KR100361572B1 (en) | a manufacturing method of a contact structure of a semiconductor device | |
US20070082498A1 (en) | Method of cleaning a wafer | |
KR100190060B1 (en) | Silicide forming method | |
TW426935B (en) | Manufacturing process of salicide gate device capable of preventing the isolation oxide layer from over etching | |
JP2004095625A (en) | Method of washing electronic device and method of manufacturing the same | |
US6486048B1 (en) | Method for fabricating a semiconductor device using conductive oxide and metal layer to silicide source + drain | |
JP2003332424A (en) | Method for manufacturing semiconductor device | |
JP2003197635A (en) | Manufacturing method for semiconductor device | |
JPH1117173A (en) | Manufacturing for semiconductor device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040618 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050201 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071127 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080128 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20080318 |