JP2002544667A - Method of cleaning silicon substrate surface and use for producing integrated electronic components - Google Patents

Method of cleaning silicon substrate surface and use for producing integrated electronic components

Info

Publication number
JP2002544667A
JP2002544667A JP2000617487A JP2000617487A JP2002544667A JP 2002544667 A JP2002544667 A JP 2002544667A JP 2000617487 A JP2000617487 A JP 2000617487A JP 2000617487 A JP2000617487 A JP 2000617487A JP 2002544667 A JP2002544667 A JP 2002544667A
Authority
JP
Japan
Prior art keywords
ions
silicon substrate
cleaning
contamination
silicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000617487A
Other languages
Japanese (ja)
Inventor
コル−ヴィン−ポロスキ,ミシェル
ラザーリ,ジャン−ピエール
ボルソニ,ジル
フロマン,ミシェル
Original Assignee
エキシオン
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by エキシオン filed Critical エキシオン
Publication of JP2002544667A publication Critical patent/JP2002544667A/en
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008Making conductor-insulator-semiconductor electrodes
    • H01L21/28017Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158Making the insulator
    • H01L21/28167Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28194Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation by deposition, e.g. evaporation, ALD, CVD, sputtering, laser deposition
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/02Elements
    • C30B29/06Silicon
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B33/00After-treatment of single crystals or homogeneous polycrystalline material with defined structure
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51Insulating materials associated therewith
    • H01L29/517Insulating materials associated therewith the insulating material comprising a metallic compound, e.g. metal oxide, metal silicate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51Insulating materials associated therewith
    • H01L29/511Insulating materials associated therewith with a compositional variation, e.g. multilayer structures

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Organic Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Metallurgy (AREA)
  • Materials Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Cleaning Or Drying Semiconductors (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

(57)【要約】 【課題】 完全に汚染がなく、全く凸凹のない平坦化シリコン表面を形成することを目的とする。 【解決手段】 研磨後、低エネルギーかつ所定の密度の中程度の荷電正イオン流を生成し、このイオン流をシリコン基板の表面に指向されることによって、及び、イオンの運動エネルギーを、イオンの速度が表面から所定の距離で実質的にゼロになるように制御することによって、清浄化を真空下行って、汚染及び欠陥内に充分な大きさの斥力を生じさせて、基板表面に存在する汚染のみを放出させ、およびスポット結晶欠陥を排除して、精密に平坦な表面を得ることからなる、集積電子部品のための100方位を有する単結晶シリコン基板の表面の清浄化方法。 (57) [Problem] To provide a planarized silicon surface which is completely free from contamination and has no unevenness. SOLUTION: After polishing, a low-energy, moderately charged positive ion stream of a predetermined density is generated, and this ion stream is directed to the surface of a silicon substrate, and the kinetic energy of the ions is reduced. By controlling the speed to be substantially zero at a predetermined distance from the surface, the cleaning is performed under vacuum to create a sufficiently large repulsion within the contamination and defects to be present at the substrate surface. A method for cleaning a surface of a single-crystal silicon substrate having 100 orientations for integrated electronic components, comprising obtaining a precisely flat surface by releasing only contamination and eliminating spot crystal defects.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】 この発明は、シリコン基板表面を清浄化する方法に関し、その方法は集積電子
部品の製造に適用することができる。 この発明は、シリコン基板上のマイクロエレクトロニクスの分野に関し、より
詳しくは、非常に高い集積密度での集積回路及びメモリの製造に関する。それは
、ダイオード又はトランジスタのような、そのような回路における集積電子部品
、または非常に高い集積密度のメモリに適用される。
The present invention relates to a method for cleaning a silicon substrate surface, and the method can be applied to the manufacture of integrated electronic components. The present invention relates to the field of microelectronics on silicon substrates, and more particularly to the manufacture of integrated circuits and memories at very high integration densities. It applies to integrated electronic components in such circuits, such as diodes or transistors, or to very high integration density memories.

【0002】 単結晶シリコンは、マイクロエレクトロニクスの分野で広く用いられている。
それは、シリコンバーから切り出されたウェーハの形態で入手できる。通常、切
り出しは、100方位を有する結晶学面で、即ち、座標1;0;1を有するベク
ターに垂直に行われ、ウェーハは100方位であると言われる。切り出された後
、基板は研磨され、次いで清浄化される。 清浄化段階は、集積回路を製造する様々な工程の実行に先立って、基板表面に
存在する汚染を取り除くためである。
[0002] Single crystal silicon is widely used in the field of microelectronics.
It is available in the form of wafers cut from silicon bars. Typically, the cut is made on a crystallographic plane with 100 orientations, ie, perpendicular to the vector with coordinates 1; 0; 1, and the wafer is said to be in 100 orientations. After being cut, the substrate is polished and then cleaned. The cleaning step is to remove contaminants present on the substrate surface prior to performing various processes for manufacturing the integrated circuit.

【0003】 一般的に、そのような汚染は、酸化シリコン、一酸化シリコン、洗浄液からの
有機残留物又は様々なシリコン系SiX化合物(Xは、窒素、炭素等の基)のよ
うな誘電物質からなる。シリコン表面には、また、その構造中に平坦性、即ち、
「平面性」を損なう、「ダイマー」、即ち、互いに強く結合しているが結晶格子
にはそれほど強く結合していない2つのシリコン原子の群のようなスポット欠陥
が存在することもある。 従来、使用される清浄化方法は、RCAタイプの化学エッチング法である(こ
こでRCAとはこの方法を開発した会社の名前である)。それは、フッ化水素酸
浴への浸漬と脱イオン水での洗浄からなる。
[0003] In general, such contamination is caused by dielectric materials such as silicon oxide, silicon monoxide, organic residues from cleaning solutions or various silicon-based SiX compounds (X is a group such as nitrogen, carbon, etc.). Become. The silicon surface also has a flatness in its structure,
There may also be spot defects, such as two dimers, that impair "planarity", that is, "dimers", i.e., two silicon atoms that are strongly bonded to each other but not so strongly bonded to the crystal lattice. Conventionally, the cleaning method used is an RCA type chemical etching method (where RCA is the name of the company that developed this method). It consists of immersion in a hydrofluoric acid bath and washing with deionized water.

【0004】 それらの方法は、比較的選択性であるが、いくつかの欠点もある: −シリコン表面がエッチングされることによって、凸凹がかなり増す; −フッ化水素酸のような強酸、即ち、毒性の高い酸の使用は、面倒で高価な対
策を必要とする: −有機残留物が、使用される洗浄液のため存在する可能性がある;及び −水性媒体中での反応が精密に再現可能とは必ずしも保証できず、また乾燥が
常に困難である。
[0004] These methods are relatively selective, but also have some disadvantages:-etching of the silicon surface considerably increases the roughness;-strong acids such as hydrofluoric acid, ie The use of highly toxic acids requires cumbersome and expensive measures:-organic residues may be present due to the washing solution used; and-the reaction in aqueous media is precisely reproducible Cannot always be guaranteed, and drying is always difficult.

【0005】 本発明の目的は、完全に汚染のないシリコン表面を得ることである。 他の目的は、全く凸凹のない平坦化シリコン表面を形成することである。 これらの目的を達成するために、本発明は、中程度の荷電イオンと清浄化すべ
き100方位シリコン表面との間の特定のリモート(remote)相互作用で、イオ
ンの表面への侵入なく、表面に存在する汚染、例えば誘電物質を除去し、ダイマ
ー型の結晶欠陥を除くことを提案する。 イオンは単結晶表面に作用も侵入もしないので、誘電物質とのリモート選択的
相互作用は、表面の質を無傷に保つことを可能にする。
It is an object of the present invention to obtain a silicon surface that is completely free of contamination. Another object is to form a planarized silicon surface without any irregularities. To achieve these objectives, the present invention is directed to a specific remote interaction between moderately charged ions and a 100-oriented silicon surface to be cleaned, wherein the ions enter the surface without penetrating the surface. It is proposed to remove any existing contamination, such as dielectric material, and to remove dimer-type crystal defects. Remote selective interaction with the dielectric material allows the surface quality to remain intact, since the ions do not act or penetrate the single crystal surface.

【0006】 リモート・アルゴンイオン相互作用を利用する方法は、仏国特許出願第FR9
6/16288号に記載されている。この方法は、予め水素化したシリコン基板
上に飽和SiO2層を形成するために、基板表面の水素結合を開裂(open)させ
ることを意図しているので、上記の問題とは根本的に異なる問題の解決を図るも
のである。それは、高電荷アルゴンイオン(Ar17+又はAr18+)と111方位
を有するシリコン表面を利用する。 100シリコン基板の清浄化に適用した場合、このような方法は、シリコン表
面を破損させるであろう。100方位面のSi−H結合は、111方位面より開
裂させにくいので、そのような高電荷イオンは、シリコン凝集の周りに静電像を
作り、そのような凝集間結合を弱め、それらを除去させ、それによって「クーロ
ン」破裂効果によってクレーターを形成する。
A method utilizing remote argon ion interaction is described in French patent application FR 9
No. 6/16288. This method is fundamentally different from the above problem because it is intended to open hydrogen bonds on the surface of the substrate in order to form a saturated SiO 2 layer on a previously hydrogenated silicon substrate. It is intended to solve the problem. It utilizes highly charged argon ions (Ar 17+ or Ar 18+ ) and a silicon surface with 111 orientation. When applied to the cleaning of a 100 silicon substrate, such a method would damage the silicon surface. Such highly charged ions create an electrostatic image around the silicon agglomerates, weakening such interaggregate bonds and removing them, as the Si-H bonds in the 100 plane are less likely to be cleaved than the 111 plane. And thereby form a crater by the "Coulomb" burst effect.

【0007】 これに対して、本発明は、完全に清浄化され、平坦化された表面を提供するこ
とを意図する。 より具体的には、本発明は、研磨後、低エネルギーかつ所定の密度の中程度の
荷電正のイオン流を生成し、このイオン流をシリコン基板の表面に指向させるこ
とによって、及び、イオンの運動エネルギーを、イオンの速度が表面から所定の
距離で実質的にゼロになるように制御することによって、清浄化を真空下行って
、汚染及び欠陥内に充分な大きさの斥力を生じさせて、基板表面に存在する汚染
のみを放出させ、およびスポット結晶欠陥を排除して、精密に平坦な表面を得る
ことからなる、集積電子部品のための100方位を有する単結晶シリコン基板の
表面の清浄化方法を提供する。
[0007] In contrast, the present invention aims to provide a completely cleaned and planarized surface. More specifically, the present invention provides, after polishing, a low-energy, moderately-charged, moderately-charged positive ion stream of predetermined density, and directing this ion stream to the surface of the silicon substrate, and By controlling the kinetic energy such that the velocity of the ions is substantially zero at a given distance from the surface, the cleaning is performed under vacuum to create a sufficient repulsion within the contamination and defects. Cleaning the surface of a single-crystal silicon substrate with 100 orientations for integrated electronic components, consisting of releasing only the contamination present on the substrate surface and eliminating spot crystal defects to obtain a precisely flat surface. Provide a method of conversion.

【0008】 好ましい特徴によれば: −イオン生成は、引出し電圧を印加することによって密度(単位面積及び単位
時間あたりのイオン数)を、質量/電荷比の関数として磁気的選別によって、方
向を制御する; −イオンは、速度及び方向について、フィルタリングによって、つまり、それ
ぞれ、帯域又は高域型電界フィルタリング及びコリメーション、例えば、一連の
ダイアフラムによって選択される; −イオンは、表面に接近すると適切な電圧を印加することによって減速される
; −生成されたイオンは、アルゴンイオン、特にAr8+〜Ar12+、ネオン又は
クリプトンイオンのような均一な電荷をもつ希ガスイオンである; −イオンの密度は、1平方センチメートル、1秒あたり108イオン(ion
s/cm2.s)〜1015ions/cm2.sの範囲である。
According to preferred features: the ion generation controls the density (number of ions per unit area and unit time) by applying an extraction voltage and the direction by magnetic sorting as a function of the mass / charge ratio The ions are selected in terms of velocity and direction by filtering, i.e. by band or high-pass field filtering and collimation, for example, by a series of diaphragms; The applied ions are slowed down by application; the ions produced are rare gas ions with a uniform charge, such as argon ions, in particular Ar 8+ to Ar 12+ , neon or krypton ions; 1 square centimeter, 10 8 ions per second (ion
s / cm 2 . s) to 10 15 ions / cm 2 . s.

【0009】 本発明の方法は、シリコンに損傷を与えることなく汚染を選択的に除去し得る
かぎりにおいて、「平坦化」であることに利点がある。いったん汚染が除去され
れば、続くイオンの連続的供給は、シリコンバルク由来の自由電子を引き抜くこ
とになる。従って、清浄化された表面領域、即ち、汚染を有しない領域は、イオ
ンに見合ったいかなる電荷をも蓄積することがなく、物質を引き抜く過程は決し
て始まらない。同様に、この方法は、結晶欠陥を消失させる点で平坦化するもの
である。 しかも、上記の段落に述べた理由で、この方法は、汚染のすべて又は表面欠陥
のすべてが排除されるとすぐイオン−物質(ion-matter)相互作用が止まるので
、自己停止する。 具体的な用途において、本発明の方法は、トランジスタやダイオードのような
集積電子部品の拡散バリアとして用いることができるSiO2薄膜層の形成を可
能にする。
[0009] The method of the present invention has the advantage of being "planarized" insofar as contamination can be selectively removed without damaging the silicon. Once the contamination is removed, the subsequent continuous supply of ions will extract free electrons from the silicon bulk. Thus, the cleaned surface area, i.e., the area having no contamination, does not accumulate any charge that is commensurate with the ions, and the process of extracting material never begins. Similarly, this method planarizes in terms of eliminating crystal defects. Moreover, for the reasons mentioned in the above paragraph, the method is self-stopping as soon as all contamination or all surface defects are eliminated, the ion-matter interaction ceases. In a specific application, the method of the present invention allows for the formation of SiO 2 thin film layers that can be used as diffusion barriers for integrated electronic components such as transistors and diodes.

【0010】 例として、金属−酸化物−半導体(MOS)型のトランジスタは、単結晶シリ
コン基板の形態をとっている。シリコンは、2つの電極、即ち、ソース及びドレ
インを構成する、高濃度でn+がドープされた2つの領域を有する。これらの領
域の厚さは約1マイクロメーター(μm)〜3μmである。これらの電極間で、
基板の上には、100方位シリコンウェーハに形成されたグリッドが存在する。
基板と接するグリッドの底部は、グリッド酸化物を形成するチタンやタンタルの
ような高融点金属の酸化物の層で構成されている。グリッド酸化物は、通常、カ
ソードスパッタリング又はイオンビーム蒸着(IBD)によって作られる。その
酸化物は高い誘電率を有するので、トランジスタを破壊し得る短絡を生じる「ピ
ンホール」の形成をさけるために、絶縁体の厚さを増加することが可能である。
As an example, a metal-oxide-semiconductor (MOS) transistor takes the form of a single crystal silicon substrate. Silicon has two electrodes, two heavily n + doped regions that make up the source and drain. The thickness of these regions is about 1 micrometer (μm) to 3 μm. Between these electrodes,
On the substrate is a grid formed on a 100-oriented silicon wafer.
The bottom of the grid in contact with the substrate is formed of a layer of a high melting point metal oxide such as titanium or tantalum which forms the grid oxide. Grid oxides are typically made by cathode sputtering or ion beam deposition (IBD). Because the oxide has a high dielectric constant, it is possible to increase the thickness of the insulator to avoid the formation of "pinholes" that cause short circuits that can destroy the transistor.

【0011】 このような部品において、主要な問題点は、高融点金属の酸化物を使う時に現
れる。基板にいったん蒸着されると、これらの酸化物は、時を経て単結晶シリコ
ンと合金を形成し、対応する高融点金属のシリサイドを構成する。グリッドの直
下に形成されるこのシリサイドは、部品の性能に非常に有害である。 高融点金属酸化物の直下に精密に平坦なSiO2薄膜層を形成することによっ
て、酸化物/シリコン相互作用によって有害なシリサイドを形成しやすい物質の
漏れを生じる経路がなくなるため、上記酸化物の拡散に対して効果的なバリアが
提供される。
In such components, a major problem appears when using an oxide of a high melting point metal. Once deposited on the substrate, these oxides form alloys with the monocrystalline silicon over time, forming the corresponding refractory metal silicide. This silicide formed directly under the grid is very detrimental to component performance. By forming a precisely flat SiO 2 thin film layer directly below the refractory metal oxide, there is no path for leakage of a substance that easily forms harmful silicide due to oxide / silicon interaction. An effective barrier against diffusion is provided.

【0012】 このような酸化シリコン層を形成するために、本発明は、上述の方法と、それ
に続く、酸化イオン流とシリコン基板表面間の真空下でのリモート相互作用工程
(イオンの運動エネルギーは、その速度が上記表面から所定の距離、例えば、1
0オングストローム(Å)〜20Åの距離で実質的にゼロになるよう制御される
)とによって行われる予備清浄化工程で、高融点金属酸化物を納めるシリコン基
板を準備することを提案する。 具体的な実施態様条件において、酸化イオンは、選択され、指向され、減速さ
れたO+イオンであり、シリコン基板は、500℃より低い、好ましくは200
℃〜500℃の範囲の温度に維持される。 別の実施態様において、上述の方法を用いる清浄化工程に続いて、フッ化水素
酸とアンモニウムイオン浴を用いる水素化によって表面を不動態化する工程を行
う。この結果の不動態化は、公知の方法を用いてBell Telephone Inc.によって
開発されたタイプのものである。
In order to form such a silicon oxide layer, the present invention provides a method as described above, followed by a remote interaction step under vacuum between the oxide ion stream and the silicon substrate surface (the kinetic energy of the ions is The speed is a predetermined distance from the surface, for example 1
(Controlled to be substantially zero at a distance of 0 Angstroms (Å) to 20Å), it is proposed to prepare a silicon substrate containing the refractory metal oxide. In specific embodiment conditions, the oxidizing ions are selected, directed, moderated O + ions, and the silicon substrate is below 500 ° C., preferably 200 ° C.
It is maintained at a temperature in the range of from 500C to 500C. In another embodiment, the cleaning step using the method described above is followed by a step of passivating the surface by hydrogenation using a hydrofluoric acid and ammonium ion bath. The resulting passivation is of the type developed by Bell Telephone Inc. using known methods.

【0013】 水素化工程に続いて、中程度の荷電イオンと真空下でリモート相互作用をさせ
てSi−H結合を開裂させ、続いて開裂結合を酸素ガスで満たす酸化工程を行う
。 真空下で選択されるイオンは、好ましくは、中程度の荷電アルゴンイオン、例
えば、均一な電荷を示しAr4+〜Ar8+の範囲にあり、酸化が、制御された圧力
下で酸素ガスを導入することによって行われる。 他の好ましい特徴によれば、シリコン基板の温度を200℃〜500℃の範囲
に維持し、他の中程度の荷電の希ガス(ネオン、クリプトン、キセノン等)を用
いることができる。シリコン基板は高融点酸化物を蒸着されるために真空下に維
持される。 本発明の他の特徴及び利点は、制限するものではない実施態様に関する下記の
詳細なる記述を添付図面を参照して読めば明らかになるであろう。
[0013] Following the hydrogenation step, a remote interaction with moderately charged ions under vacuum is performed to cleave the Si-H bond, followed by an oxidation step of filling the cleaved bond with oxygen gas. Ion selected under vacuum, preferably, a medium charged argon ions, for example, in the range of Ar 4+ to Ar 8+ showed a uniform charge, oxidation, a controlled oxygen gas under pressure It is done by introducing. According to another preferred feature, the temperature of the silicon substrate is maintained in the range of 200 ° C. to 500 ° C. and other moderately charged noble gases (neon, krypton, xenon, etc.) can be used. The silicon substrate is kept under vacuum to deposit the high melting point oxide. Other features and advantages of the present invention will become apparent from the following detailed description of non-limiting embodiments, taken in conjunction with the accompanying drawings.

【0014】 本発明の清浄化を行う前に、100面に配向したシリコン基板を、まず、その
表面に形成された天然の酸化物を大まかに除去するためにエッチングする。 次いで、超真空ポンプ手段のような従来のポンプ手段で生成した約10-11
リバール(mbar)から10-13mbarの高真空下の反応室に基板を入れる
。反応室は、電子サイクロトロン共鳴(ECR)型のイオン源のようなイオン源
からのAr12+アルゴンイオン流を生成する生成器に納められる。 イオン源は、1電荷につき数キロ電子ボルト(keV/q、qは1イオンにつ
いての電荷数)、一般的に1keV/q〜20keV/qの範囲、本実施態様で
は10keV/qの低い運動エネルギーを有するイオンを生成する。イオン源は
、この場合では、10キロボルト(kV)に等しい引出し電圧を印加することに
よって調整される。イオンは、所定の値より大きな横向きの速度成分を有するイ
オンを除く選別磁石によって方向が制御される。
Before performing the cleaning according to the present invention, a silicon substrate having a 100-plane orientation is first etched to roughly remove a natural oxide formed on the surface. The substrate is then placed in a reaction chamber under a high vacuum of about 10 −11 mbar (mbar) to 10 −13 mbar generated by conventional pumping means such as ultra-vacuum pumping means. The reaction chamber is housed in a generator that produces a stream of Ar12 + argon ions from an ion source, such as an electron cyclotron resonance (ECR) type ion source. The ion source has a low kinetic energy of several kiloelectron volts per charge (keV / q, q is the number of charges per ion), typically in the range of 1 keV / q to 20 keV / q, in this embodiment 10 keV / q. To produce an ion having The ion source is tuned in this case by applying an extraction voltage equal to 10 kilovolts (kV). The direction of the ions is controlled by a sorting magnet except for ions having a lateral velocity component larger than a predetermined value.

【0015】 速度と方向の双方を選択する手段もまた、処理のためにイオン源とシリコン基
板の間のイオン進路に設けられている。これらの手段は、フィルター手段であっ
て、下記のものの組み合せで構成される: −イオンの運動エネルギーの関数としてイオンを選択する当業者に公知の帯域
又は高域型電界フィルター、約10keV/qに等しい運動エネルギーを有する
イオンがこの実施態様では選択される;及び −約ミリメートル直径を有する一連のダイヤフラムの形態の流れコリメータ手
段。
Means for selecting both speed and direction are also provided in the ion path between the ion source and the silicon substrate for processing. These means are filter means and consist of a combination of the following: a band or high-pass field filter known to those skilled in the art for selecting ions as a function of the kinetic energy of the ions, about 10 keV / q. Ions with equal kinetic energy are selected in this embodiment; and-Flow collimator means in the form of a series of diaphragms having a diameter of about millimeters.

【0016】 選択手段のもう1つの機能は、イオンをシリコン基板の方に導くことである。 減速電界は、イオンがシリコン基板に接近するにつれて、その速度がゼロに近
づくか等しくなるようにその速度を抑える。この電界は、電位差計と組み合せた
プレーンキャパシタによって印加される。この印加は、数電子ボルト(eV)か
らゼロの範囲にある各イオンエネルギーを与えるのに役立つ減速電圧によって制
御される。 減速電圧の大きさは、この実施態様では10kVに等しいが、イオンの接近距
離と、アルゴンイオンとシリコン基板表面に存在する汚染との相互作用領域の大
きさを決定する。
Another function of the selection means is to direct ions towards the silicon substrate. The deceleration field slows the ions as they approach the silicon substrate so that their velocities approach or equal zero. This electric field is applied by a plain capacitor combined with a potentiometer. This application is controlled by a deceleration voltage that helps provide each ion energy ranging from a few electron volts (eV) to zero. The magnitude of the deceleration voltage is equal to 10 kV in this embodiment, but determines the approach distance of the ions and the size of the interaction area between the argon ions and the contamination present on the silicon substrate surface.

【0017】 図1において、この汚染は、単結晶シリコン基板20の表面21を部分的に覆
う、SiO2層10及びSiCで構成される有機物質11の小片の形態で示され
る。 Ar12+イオン30が層10に接近すると、イオン30に対向するこの層の領
域12の原子価結合が弱められる。同時に、イオンはこの領域に静電像を誘導す
る。誘導された電荷は、負で、物質の凝集力より大きい斥力を生み出す:こうし
て正の凝集物質13は放出されるが、誘電物質は表面に留まる。 斥力の大きさは、イオン流の特性に依存し、特に、108イオン/cm2.s〜
1015イオン/cm2.sの範囲にあり得る電荷密度に依存する。
In FIG. 1, this contamination is shown in the form of small pieces of organic substance 11 composed of SiO 2 layer 10 and SiC, partially covering surface 21 of single crystal silicon substrate 20. As the Ar12 + ions 30 approach the layer 10, the valence bonds in the region 12 of this layer facing the ions 30 are weakened. At the same time, the ions induce an electrostatic image in this area. The induced charge is negative, creating a repulsion greater than the cohesive force of the material: the positive cohesive material 13 is thus released, but the dielectric material remains on the surface. The magnitude of the repulsive force depends on the characteristics of the ion flow, and in particular, 10 8 ions / cm 2 . s ~
10 15 ions / cm 2 . It depends on the charge density, which can be in the range of s.

【0018】 実施態様では、 −イオンビームは、120マイクロアンペア(μA)の電流を示し、1cm2
の断面積を有する; −入射イオンの密度は、6×1013イオン/cm2.sである; −温度は、300℃に等しくなるように設定する。 同様に、凝集物質14は、アルゴンイオン30がこのタイプの汚染に接近する
と、有機物質11から放出される。
In embodiments: the ion beam exhibits a current of 120 microamps (μA) and 1 cm 2
The density of the incident ions is 6 × 10 13 ions / cm 2 . -set temperature equal to 300 ° C. Similarly, agglomerated material 14 is released from organic material 11 when argon ions 30 approach this type of contamination.

【0019】 これに対し、イオン30が、領域21aのようなシリコン表面21の汚染され
ていない領域に接近すると、イオンは、シリコン基板20の深い所から引き抜か
れた電子31を引き抜き、そうでなければ凝集シリコンを基板表面から引き抜く
かもしれない電荷の存在を避ける。 従って、シリコン基板表面に汚染が存在する限り、荷電イオンは汚染を放出さ
せるが、汚染が排除されるとすぐ物質の排除は終わるので、この過程は実際、自
己停止するものである。
On the other hand, when the ions 30 approach a non-contaminated area of the silicon surface 21 such as the area 21 a, the ions extract electrons 31 that have been extracted from deep in the silicon substrate 20, otherwise. Avoid the presence of charges that might pull aggregated silicon from the substrate surface. Thus, as long as contamination is present on the silicon substrate surface, the charged ions will release the contamination, but the elimination of the substance will end as soon as the contamination is eliminated, so this process is in fact self-terminating.

【0020】 正に荷電し、放出された凝集は、静電スクリーンに引き寄せられる。このスク
リーン上の電荷を測定することによって、電荷が一定になるためにイオンの効果
が止んだとき、即ち、清浄化が終わったときを検出することができる。 この方法は、また、汚染が表面から排除されるという点と、図2に示すように
結晶格子表面のダイマー型の欠陥を排除することを可能にするという点の両方か
ら平坦化するものである。この図において、ダイマー40は、結合した2つのシ
リコン原子41と42の形態である。
The positively charged and released agglomerates are attracted to the electrostatic screen. By measuring the charge on the screen, it is possible to detect when the effect of the ions has stopped because the charge has become constant, that is, when the cleaning has been completed. The method also planarizes both in that contamination is eliminated from the surface and in that it makes it possible to eliminate dimer-type defects in the crystal lattice surface as shown in FIG. . In this figure, the dimer 40 is in the form of two bonded silicon atoms 41 and 42.

【0021】 ダイマーの各原子は、また、参照番号51と53及び52と54との2つの他
のシリコン原子とそれぞれ結合し、これらの4つの原子が矩形の連続する頂点に
位置している。ダイマーの各原子と矩形の原子間の結合は、矩形の中心に向かう
三角形を形成し、ダイマー41〜42は、4つの原子51〜54が位置する平面
Pに重なる。これは、結晶格子の100面からの離脱を構成し、表面の不揃いを
示す。これはそうであり得たほど平坦ではないことを意味する。 このようなダイマーの各原子は3つの原子としか結合しないので、ダイマーは
、構造的な不安定を示す。従って、原子41及び42は、ダイマーと結晶格子の
原子51及び54との間の一組の結合から離れて伸びる、開裂結合(open bond
)を形成する懸垂結合(hanging bond)61及び62を有する。アルゴンイオン
30がダイマーに接近すると、結晶格子との結合が弱まり、開裂する:次にダイ
マー41〜42は、シリコン基板の100結晶面から放出される。
Each atom of the dimer also binds to two other silicon atoms, respectively, 51 and 53 and 52 and 54, with these four atoms located at successive vertices of the rectangle. The bond between each atom of the dimer and the rectangular atom forms a triangle toward the center of the rectangle, and the dimers 41-42 overlap the plane P where the four atoms 51-54 are located. This constitutes a detachment of the crystal lattice from the 100 plane, indicating an irregular surface. This means that it is not as flat as it could be. Since each atom of such a dimer bonds only to three atoms, the dimer exhibits structural instability. Thus, atoms 41 and 42 are open bond bonds extending away from the set of bonds between the dimer and the atoms 51 and 54 of the crystal lattice.
) To form hanging bonds 61 and 62. As the argon ions 30 approach the dimer, the bond with the crystal lattice weakens and cleaves: dimers 41-42 are then released from the 100 crystal face of the silicon substrate.

【0022】 このタイプ、トリマー、シリコン以外の原子(例えば、OやX)を含み得る他
の不規則な配座のいずれの結晶欠陥も、必然的に、結晶面の残りのものより弱い
結合の原因になり、従ってスポット結晶欠陥を構成するが、これらの欠陥も同様
にリモート・イオン相互作用によって排除される。 本発明の方法の具体的な用途は、集積電子部品のためのシリコン基板上に精密
に平坦なSiO2薄膜層を得ることにある。このSiO2層は、特に高融点金属酸
化物の拡散に対するバリアとして使用することができる。 このような酸化シリコン層を作るために、シリコン基板の表面は、まず、EC
R生成器に納められた反応室中で上述の方法を用いた清浄化工程で、注意深く準
備される。
[0022] Any crystal defects of this type, trimer, or other irregular conformation that may include atoms other than silicon (eg, O and X) necessarily result in weaker bonds than the rest of the crystal plane. Cause and thus constitute spot crystal defects, which are also eliminated by remote ionic interactions. A specific application of the method of the invention is to obtain a precisely flat SiO 2 thin film layer on a silicon substrate for integrated electronic components. This SiO 2 layer can be used in particular as a barrier against the diffusion of the refractory metal oxide. To make such a silicon oxide layer, the surface of the silicon substrate must first be EC
It is carefully prepared in a cleaning step using the method described above in a reaction chamber housed in an R generator.

【0023】 1つの酸化例において、上記表面は、次いで、真空下で酸化イオン流、具体的
にはO+イオン流とシリコン基板表面との間のリモート相互作用に付される。こ
うしてアルゴンガスは、反応室中で酸素ガスによって置換され、反応室構成のパ
ラメータは当業者によって適切な値に再設定される: −アルゴンバルブは閉じられ、酸素バルブを開ける; −注入高周波パワーを調整する; −イオンをその質量/電荷比の関数として選択するイオン選別磁石の磁場を、
印加電圧を設定することによって調整する; −ダイアフラムの開口を調整する; ・引出し電圧及び減速電圧は変更しない。
In one oxidation example, the surface is then subjected to a remote interaction between an oxidizing ion stream, specifically an O + ion stream, and the silicon substrate surface under vacuum. The argon gas is thus replaced by oxygen gas in the reaction chamber and the parameters of the reaction chamber configuration are reset to appropriate values by a person skilled in the art:-the argon valve is closed and the oxygen valve is opened; Adjusting the magnetic field of the ion selection magnet, which selects the ions as a function of their mass / charge ratio,
Adjust by setting the applied voltage;-Adjust the diaphragm opening;-Do not change the draw voltage and deceleration voltage.

【0024】 O+イオンは、反射フィルターを用いる磁気フィルタリングによって、速度で
選別され、シリコン基板の方に指向される。その後、イオンは、約10Å〜20
Åに等しい表面からの所定の距離でその速度がゼロに等しいか近づくように、減
速電圧を印加することによって減速させる。シリコン基板は、500℃より低い
温度に保つ。この実施例では300℃に等しい。 SiO2が成長する速さは、漸近的にゼロに向かう傾向がある。これは、酸化
物の厚さの制御をより簡単にする。 酸化の別の例では、清浄化工程に続いて、フッ化水素酸とアンモニウムイオン
浴を用いる水素化によって表面を不動態化する工程を行う。その結果の不動態化
は、公知の方法を用いてBell Telephone Inc.によって開発されたタイプのもの
である。
O + ions are sorted at a rate by magnetic filtering using a reflection filter and directed towards the silicon substrate. After that, the ions are about 10Å to 2020.
Decelerate by applying a deceleration voltage such that its velocity is equal to or near zero at a predetermined distance from the surface equal to Å. The silicon substrate is kept at a temperature lower than 500 ° C. In this embodiment, it is equal to 300 ° C. The rate at which SiO 2 grows tends to asymptotically go to zero. This makes the control of the oxide thickness easier. In another example of oxidation, the cleaning step is followed by a step of passivating the surface by hydrogenation using a hydrofluoric acid and ammonium ion bath. The resulting passivation is of the type developed by Bell Telephone Inc. using known methods.

【0025】 シリコン表面は、シリコン表面とSi−H結合を形成する単層の水素原子で覆
われる。10-9Pa〜10-10Paの高真空下の反応室で、これらの結合は、中
程度の荷電アルゴンイオンAr4+〜Ar8+、この実施例では具体的にAr8+との
相互作用によって開裂させ、酸素ガスの供給によって満たされる。 アルゴンイオンとのリモート相互作用は、清浄化過程について上述したのと同
様の手法で行なわれる。酸化は、この実施例では約10-6Torrの制御された
圧力で酸素ガスを導入することによって行なわれる。 ただし、Si−H結合が開裂するのを促進し、酸化を促進するために、シリコ
ン基板を200℃〜500℃の範囲の温度に、この実施例では具体的に300℃
に維持する。
The silicon surface is covered with a single layer of hydrogen atoms forming a Si—H bond with the silicon surface. In a reaction chamber under a high vacuum of 10 −9 Pa to 10 −10 Pa, these bonds form a mutual interaction with moderately charged argon ions Ar 4+ to Ar 8+ , in this example specifically Ar 8+. It is cleaved by action and filled by the supply of oxygen gas. Remote interaction with argon ions is performed in a manner similar to that described above for the cleaning process. Oxidation is performed in this embodiment by introducing oxygen gas at a controlled pressure of about 10 -6 Torr. However, in order to promote cleavage of the Si—H bond and promote oxidation, the silicon substrate is heated to a temperature in the range of 200 ° C. to 500 ° C., specifically, 300 ° C. in this embodiment.
To maintain.

【0026】 先の工程中に、非常に平坦な表面の上に形成された水素の単層の懸垂結合上に
酸化物層が形成されるため、酸化物層の厚さは予め決定され、均一でから、この
実施例は、自己停止する。 上述の実施例の1つかその他に従って酸化物を提供しつつ、シリコン基板上に
高融点酸化物の層を重ねて蒸着するために、基板は、依然として真空下に保ちな
がら、別の反応チャンバに運ばれる。このチャンバで基板はそのような蒸着が行
われる。
During the previous step, the thickness of the oxide layer is predetermined and uniform since the oxide layer is formed on the dangling bonds of a monolayer of hydrogen formed on a very flat surface. Then, this embodiment self-stops. The substrate is transported to another reaction chamber, while still under vacuum, to deposit an overlying layer of refractory oxide on a silicon substrate while providing the oxide in accordance with one or the other embodiments described above. It is. In this chamber the substrate is subjected to such deposition.

【0027】 本発明は、記載し、図示した実施態様に限定されない。例えば、記載した第1
の実施態様で他の種類の酸化イオン、例えば、水蒸気由来のイオンを、第2の実
施態様で他の中程度の荷電イオン、例えは、酸化温度(最も荷電されないイオン
については500℃まで上げられる)で希ガス(ネオン、クリプトン等)のイオ
ンを用いることが可能である。さらに、反応室中に酸素ガスが、イオンの生成の
始めから、あるいは、最初のイオンがシリコンに表面に接近してすぐ存在しても
よい。
The invention is not limited to the embodiments described and illustrated. For example, the first
In one embodiment, other types of oxide ions, such as water vapor-derived ions, may be used in the second embodiment, and other moderately charged ions, such as oxidation temperatures (up to 500 ° C. for the least charged ions). ), Ions of a rare gas (neon, krypton, etc.) can be used. Further, oxygen gas may be present in the reaction chamber from the beginning of ion generation or as soon as the first ions approach the surface of the silicon.

【図面の簡単な説明】[Brief description of the drawings]

【図1】 本発明の方法を適用することによって如何に不要な物質が単結晶
シリコン基板から引き抜かれるかを示す断面図である。
FIG. 1 is a cross-sectional view showing how unnecessary substances are extracted from a single crystal silicon substrate by applying a method of the present invention.

【図2】 結晶格子中のダイマー型表面欠陥の斜視図である。FIG. 2 is a perspective view of a dimer-type surface defect in a crystal lattice.

───────────────────────────────────────────────────── フロントページの続き (81)指定国 EP(AT,BE,CH,CY, DE,DK,ES,FI,FR,GB,GR,IE,I T,LU,MC,NL,PT,SE),OA(BF,BJ ,CF,CG,CI,CM,GA,GN,GW,ML, MR,NE,SN,TD,TG),AP(GH,GM,K E,LS,MW,SD,SL,SZ,TZ,UG,ZW ),EA(AM,AZ,BY,KG,KZ,MD,RU, TJ,TM),AE,AG,AL,AM,AT,AU, AZ,BA,BB,BG,BR,BY,CA,CH,C N,CR,CU,CZ,DE,DK,DM,DZ,EE ,ES,FI,GB,GD,GE,GH,GM,HR, HU,ID,IL,IN,IS,JP,KE,KG,K P,KR,KZ,LC,LK,LR,LS,LT,LU ,LV,MA,MD,MG,MK,MN,MW,MX, NO,NZ,PL,PT,RO,RU,SD,SE,S G,SI,SK,SL,TJ,TM,TR,TT,TZ ,UA,UG,US,UZ,VN,YU,ZA,ZW (72)発明者 ラザーリ,ジャン−ピエール フランス、エフ−38700 コラン、シュマ ン ド マラノ、45 (72)発明者 ボルソニ,ジル フランス、エフ−91190 ジフ シュル イヴェット、リュ デ ジュネ、25 (72)発明者 フロマン,ミシェル フランス、エフ−91290 ラ ノルヴィル、 サンティエ デュ パルク、5ビス Fターム(参考) 5F058 BC01 BC02 BE10 BF14 BF73──────────────────────────────────────────────────続 き Continuation of front page (81) Designated country EP (AT, BE, CH, CY, DE, DK, ES, FI, FR, GB, GR, IE, IT, LU, MC, NL, PT, SE ), OA (BF, BJ, CF, CG, CI, CM, GA, GN, GW, ML, MR, NE, SN, TD, TG), AP (GH, GM, KE, LS, MW, SD, SL, SZ, TZ, UG, ZW), EA (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM), AE, AG, AL, AM, AT, AU, AZ, BA, BB, BG, BR, BY, CA, CH, CN, CR, CU, CZ, DE, DK, DM, DZ, EE, ES, FI, GB, GD, GE, GH, GM, HR , HU, ID, IL, IN, IS, JP, KE, KG, KP, KR, KZ, LC, LK, LR, LS, LT, LU, LV, MA, MD, MG, MK, MN, MW, MX, NO, NZ, PL, PT, RO, RU, SD, SE, SG, SI, SK, SL, TJ, TM, TR, TT, TZ, UA, UG, US, UZ, VN, YU, ZA Lazari, Jean-Pierre France, F.-38700 Corin, Shmand Marano, 45 (72) Inventor Bolson, Jill France, F.-91190 Gif-sur-Yvette, Rue des Genet, 25 (72) Inventor Fromman, Michelle France, F-91290 La Norville, Santier du Parc, 5bis F-term (reference) 5F058 BC01 BC02 BE10 BF14 BF73

Claims (10)

【特許請求の範囲】[Claims] 【請求項1】 研磨後、 低エネルギーかつ所定の密度の中程度に荷電した正のイオン(30)流を生成
し、このイオン流をシリコン基板(20)の表面(21)に指向させることによ
って、及び、イオン(30)の運動エネルギーを、イオンの速度が表面から所定
の距離で実質的にゼロになるように制御することによって、清浄化を真空下行っ
て、 汚染及び欠陥内に充分な大きさの斥力を生じさせて、基板表面に存在する汚染
(10、11)のみを放出させ、およびスポット結晶欠陥(40)を排除して、
精密に平坦な表面を得ることからなる 集積電子部品のための100方位を有する単結晶シリコン基板の表面の清浄化
方法。
After polishing, a stream of low energy, moderately charged positive ions (30) of predetermined density is generated and directed to the surface (21) of the silicon substrate (20). And by controlling the kinetic energy of the ions (30) such that the velocities of the ions are substantially zero at a predetermined distance from the surface, the cleaning is performed under vacuum to provide sufficient contamination and contamination. A magnitude repulsion is generated to release only the contamination (10, 11) present on the substrate surface and to eliminate spot crystal defects (40),
A method for cleaning a surface of a single-crystal silicon substrate having 100 orientations for an integrated electronic component, comprising obtaining a precisely flat surface.
【請求項2】 イオン生成は、引出し電圧を印加することによって密度を、
磁気的選別によって方向を制御され、イオンが表面に接近すると適切な電圧を印
加することによって減速される請求項1の方法。
2. Ion generation is achieved by applying an extraction voltage to increase density.
2. The method of claim 1 wherein the direction is controlled by magnetic sorting and as the ions approach the surface, they are decelerated by applying an appropriate voltage.
【請求項3】 イオンが、帯域又は高域型電界によってシリコン基板に向か
う速度について、コリメーションによって方向についてフィルタリングすること
によって選択される請求項2の方法。
3. The method of claim 2, wherein the ions are selected by filtering in direction by collimation for the velocity towards the silicon substrate by a band or high field electric field.
【請求項4】 生成されたイオンが、均一な電荷を有する希ガスイオンであ
る請求項1の方法。
4. The method according to claim 1, wherein the generated ions are rare gas ions having a uniform charge.
【請求項5】 生成されたイオンがAr8+〜Ar12+の範囲の電荷を有する
アルゴンイオンである請求項4の方法。
5. The method of claim 4, wherein the ions produced are argon ions having a charge in the range of Ar 8+ to Ar 12+ .
【請求項6】 請求項1に従ってシリコン基板を準備し、次いで、酸化イオ
ン流とシリコン基板の表面とを真空下にて相互作用させることからなり、イオン
の速度が表面から所定の距離で実質的にゼロになるようにイオンの運動エネルギ
ーが制御され、特に、集積電子部品への拡散に対するバリアとして使用するため
に、100面で切り出したシリコン基板の表面にSiO2層を形成するための請
求項1の清浄化方法の使用。
6. A method for preparing a silicon substrate according to claim 1, comprising: interacting a stream of oxide ions with a surface of the silicon substrate under vacuum, wherein the velocity of the ions is substantially at a predetermined distance from the surface. Kinetic energy of ions is controlled so as to be zero, and in particular, a SiO 2 layer is formed on a surface of a silicon substrate cut out in 100 planes for use as a barrier against diffusion to integrated electronic components. Use of the cleaning method of 1.
【請求項7】 酸化イオンが、選択され、指向され、減速されたO+イオン
であり、シリコン基板が、500℃より低い、好ましくは200℃〜500℃の
範囲の温度に維持される請求項6の使用。
7. The oxide ions are selected, directed, decelerated O + ions and the silicon substrate is maintained at a temperature below 500 ° C., preferably in the range of 200 ° C. to 500 ° C. Use of 6.
【請求項8】 清浄化工程に続いて、フッ化水素酸とアンモニウムイオン浴
を用いる水素化によって表面を不動態化する工程を行い、それに続いて、中程度
の荷電不活性ガスのイオンと真空下、リモート相互作用させ、Si−H結合を開
裂させ、開裂結合を酸素ガスで満たす酸化工程を行う、特に、集積電子部品への
拡散に対するバリアとして使用するために、100面で切り出したシリコン基板
の表面にSiO2層を形成するための請求項1の清浄化方法の使用。
8. The cleaning step is followed by a step of passivating the surface by hydrogenation using a hydrofluoric acid and ammonium ion bath, followed by moderately charged inert gas ions and vacuum. Below, a silicon substrate cut out in 100 planes to perform an oxidizing step of remotely interacting, cleaving Si-H bonds and filling the cleaved bonds with oxygen gas, especially as a barrier against diffusion into integrated electronic components Use of the cleaning method according to claim 1 for forming a SiO 2 layer on the surface of a substrate.
【請求項9】 中程度の荷電イオンが、Ar4+〜Ar8+の範囲の均一電荷の
アルゴンイオンであり、酸素ガスが圧力を制御される請求項8の使用。
9. Use according to claim 8, wherein the moderately charged ions are argon ions of uniform charge ranging from Ar 4+ to Ar 8+ and the oxygen gas is pressure controlled.
【請求項10】 酸素ガスが圧力を制御され、シリコン基板の温度が200
℃〜500℃の範囲の値に維持され、シリコン基板が高融点酸化物を蒸着させる
ために真空下に維持される請求項8の使用。
10. The pressure of oxygen gas is controlled, and the temperature of the silicon substrate is set to 200.
9. Use according to claim 8, maintained at a value in the range of <RTIgt;
JP2000617487A 1999-05-07 2000-05-03 Method of cleaning silicon substrate surface and use for producing integrated electronic components Pending JP2002544667A (en)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
FR99/05835 1999-05-07
FR9905835A FR2793264B1 (en) 1999-05-07 1999-05-07 METHOD FOR CLEANING A SURFACE OF A SILICON SUBSTRATE AND APPLICATION TO THE MANUFACTURE OF INTEGRATED ELECTRONIC COMPONENTS
PCT/FR2000/001182 WO2000068984A1 (en) 1999-05-07 2000-05-03 Method for cleaning a silicon substrate surface and use for making integrated electronic components

Publications (1)

Publication Number Publication Date
JP2002544667A true JP2002544667A (en) 2002-12-24

Family

ID=9545339

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000617487A Pending JP2002544667A (en) 1999-05-07 2000-05-03 Method of cleaning silicon substrate surface and use for producing integrated electronic components

Country Status (5)

Country Link
EP (1) EP1183720A1 (en)
JP (1) JP2002544667A (en)
AU (1) AU4411900A (en)
FR (1) FR2793264B1 (en)
WO (1) WO2000068984A1 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6554950B2 (en) 2001-01-16 2003-04-29 Applied Materials, Inc. Method and apparatus for removal of surface contaminants from substrates in vacuum applications
FR2949237B1 (en) * 2009-08-24 2011-09-30 Ecole Polytech METHOD OF CLEANING THE SURFACE OF A SILICON SUBSTRATE

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2662321B2 (en) * 1991-05-31 1997-10-08 科学技術振興事業団 Surface treatment method using ultra-slow cluster ion beam
JPH09199457A (en) * 1996-01-22 1997-07-31 Hitachi Ltd Cleaning method and cleaner
FR2757881B1 (en) * 1996-12-31 1999-04-09 Univ Paris Curie PROCESS FOR TREATING A SURFACE OF A SEMICONDUCTOR, CORRESPONDING DEVICE AND ASSOCIATED SEMICONDUCTOR
FR2764110B1 (en) * 1997-05-28 1999-08-20 Univ Paris Curie DEVICE AND METHOD FOR ION ETCHING

Also Published As

Publication number Publication date
FR2793264B1 (en) 2001-06-15
EP1183720A1 (en) 2002-03-06
FR2793264A1 (en) 2000-11-10
AU4411900A (en) 2000-11-21
WO2000068984A1 (en) 2000-11-16

Similar Documents

Publication Publication Date Title
JP3237888B2 (en) Semiconductor substrate and method of manufacturing the same
US8617962B2 (en) Method for finishing a substrate of the semiconductor-on-insulator type
JP3395661B2 (en) Method for manufacturing SOI wafer
EP1872388B1 (en) A method of bonding two wafers made out of materials selected from semiconductor materials
JP3762144B2 (en) Method for manufacturing SOI substrate
JP4407384B2 (en) Manufacturing method of SOI substrate
US7776719B2 (en) Method for manufacturing bonded wafer
US20060049399A1 (en) Germanium-on-insulator fabrication utilizing wafer bonding
US20070170503A1 (en) Composite substrate and method of fabricating the same
JP3900741B2 (en) Manufacturing method of SOI wafer
JP2004533726A (en) Film or layer made of semiconductor material and method for producing film or layer
JP7115297B2 (en) Polycrystalline diamond free-standing substrate and its manufacturing method
JP2001274368A (en) Producing method for semiconductor bonding wafer and semiconductor bonding wafer produced by the same
TWI242796B (en) Substrate and manufacturing method therefor
US8273636B2 (en) Process for the transfer of a thin layer formed in a substrate with vacancy clusters
JP2004511102A (en) The process of revealing crystal defects and / or stress fields at the molecular bonding interface of two solid materials
JP3611290B2 (en) Method for producing semiconductor substrate and semiconductor substrate
JPS63117423A (en) Method of etching silicon dioxide
Tsutsumi et al. Fabrication technology of ultrafine SiO 2 masks and Si nanowires using oxidation of vertical sidewalls of a poly-Si layer
JP3921823B2 (en) Manufacturing method of SOI wafer and SOI wafer
JP2002544667A (en) Method of cleaning silicon substrate surface and use for producing integrated electronic components
JP2006179917A (en) Semiconductor wafer having semiconductor layer and electric insulating layer below that and method for manufacturing the same
JPH10308355A (en) Manufacture of semiconductor substrate
JP2002270801A (en) Method for manufacturing semiconductor substrate, and the semiconductor substrate
JP2002544665A (en) Method for growing silicon oxide thin film on silicon substrate surface and apparatus having two reactors