JP2002541579A - 循環バッファを提供する装置と方法 - Google Patents

循環バッファを提供する装置と方法

Info

Publication number
JP2002541579A
JP2002541579A JP2000611157A JP2000611157A JP2002541579A JP 2002541579 A JP2002541579 A JP 2002541579A JP 2000611157 A JP2000611157 A JP 2000611157A JP 2000611157 A JP2000611157 A JP 2000611157A JP 2002541579 A JP2002541579 A JP 2002541579A
Authority
JP
Japan
Prior art keywords
buffer
logical block
block number
information
module
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000611157A
Other languages
English (en)
Inventor
トーマス ケイ ワン
パナジオティス ツィリゴティス
ラジーブ チャウラ
オミッド アマディアン
サンジャイ アール ラディア
Original Assignee
サンマイクロシステムズ インコーポレーテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by サンマイクロシステムズ インコーポレーテッド filed Critical サンマイクロシステムズ インコーポレーテッド
Publication of JP2002541579A publication Critical patent/JP2002541579A/ja
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F5/00—Methods or arrangements for data conversion without changing the order or content of the data handled
    • G06F5/06—Methods or arrangements for data conversion without changing the order or content of the data handled for changing the speed of data flow, i.e. speed regularising or timing, e.g. delay lines, FIFO buffers; over- or underrun control therefor
    • G06F5/10—Methods or arrangements for data conversion without changing the order or content of the data handled for changing the speed of data flow, i.e. speed regularising or timing, e.g. delay lines, FIFO buffers; over- or underrun control therefor having a sequence of storage locations each being individually accessible for both enqueue and dequeue operations, e.g. using random access memory

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Information Retrieval, Db Structures And Fs Structures Therefor (AREA)

Abstract

(57)【要約】 循環バッファは、バッファの物理ブロック番号に対応する論理ブロックを用いて、実行される。論理ブロックは循環ブロックの物理ブロックにマップされ、バッファへのインデックスを作成するのに使用される。インデックス内の各エントリはバッファ内の一つ以上のブロックに対応し、バッファブロックとそれぞれ関連する論理ブロック番号を持つ。バッファから情報がアクセスされると、リクエストされた情報がバッファに記憶されているかどうかを判断するため、インデックスが参照される。この情報がバッファに記憶されている場合には、この情報に対応する論理ブロック番号がエントリから検索され、対応する物理ブロック番号に翻訳される。論理ブロック番号を用いることにより、バッファブロックが有効かどうか、バッファブロックがどれほど新しいかを簡単に判断できる。

Description

【発明の詳細な説明】
【０００１】 （技術分野） 本発明は、概してバッファ、詳しくは循環バッファを作成および維持するため
の装置と方法に関連する。
【０００２】 （背景技術） バッファとは、二つのエンティティ間で転送される情報を記憶するのに使用さ
れるメモリ領域である。バッファから読み取られるプロセスとバッファに書き込
まれるプロセスとが、異なる速度で、またはバッファ内に記憶される情報のブロ
ックサイズが異なって機能するように、同時に実行しているソフトウェアプロセ
スを切り離すのに、バッファが用いられることが多い。バッファ内の、情報を書
き込むロケーションを特定するには、入力ポインタが使用される。
【０００３】 循環バッファは、循環アドレス指定方式を用いる特殊なタイプのバッファであ
る。データは、入力ポインタによって指し示されたバッファロケーションでバッ
ファに入力される。データがバッファに入力されるたびに入力ポインタは増分さ
れる。入力ポインタがバッファの最後に達すると、バッファの最初にラップアラ
ウンドされる。ゆえにラップアラウンドが発生すると、バッファの最初のデータ
が上書きされ始めるのである。
【０００４】 循環バッファは一般的に、サイズの等しいブロックを含む。バッファのサイズ
は、バッファ内のブロックの数である。循環バッファは、入力ポインタとサイク
ル番号とを用いて実行される。入力ポインタは、新しい入力情報が記憶されるバ
ッファ内のブロックを指し、サイクル番号は、入力ポインタがバッファをラップ
アラウンドした回数を示す。各サイクルは世代と呼ばれる。ゆえに入力ポインタ
がすでにバッファを２回循環した場合、次のサイクルに追加される情報は第３世
代情報と見なされる。
【０００５】 バッファに情報を追加する前に、バッファに入力される情報を保持するために
適当な数のブロックを割り当てる必要がある。ある循環バッファ方法では、割り
当てられたブロックはバッファ内で連続していなければならないため、バッファ
の一番下と一番上からは割り当てることができない。バッファをラップアラウン
ドする領域を循環バッファに割り当てるのは不可能である。ゆえに、入力ポイン
タから循環バッファの最後までＮ個のブロックがある場合、Ｎ個以上のブロック
の割当ては、ブロック番号０から開始しなければならない。このようなバッファ
スペースの使用は、非効率的である。
【０００６】 即座に検索されなければならない情報を記憶するのに、循環バッファは有益で
ある。例えばＵＳＥＮＥＴニュース記事を記憶するのに、循環バッファが使用さ
れる。Fritchie, Scott L.の「The Cyclic News Filesystem：Getting INN to D
o More with Less」第11回システム管理会議議事録（LISA 197）参照。
【０００７】 循環バッファはまた、比較的短時間で消える情報を記憶するのに有益である。
循環バッファのサイズが大きい場合には、上書きされる情報はすでに消えている
。
【０００８】 循環バッファに記憶された情報を突き止めるのに、インデックスが用いられる
ことが多い。循環バッファのインデックステーブルは、一つ以上のインデックス
エントリの集合である。各インデックスエントリ（またはインデックス）は、特
定の情報とバッファ内におけるこの情報のロケーションとを特定するキー値から
成る。バッファ内のある情報を発見するには、所望の情報と関連したキー値を持
つインデックスエントリを発見するため、最初にインデックステーブルが走査さ
れる。正しいキーを持つインデックスエントリが発見されると、エントリ内の情
報ロケーションを用いて、バッファ内の情報が突き止められる。情報がバッファ
に追加されるかバッファから消去されるたびに、インデックスは修正されなけれ
ばならない。例えば消去された情報のインデックスエントリは除去されるか、旧
物と識別される。
【０００９】 情報は循環バッファに連続的に追加されるので、旧情報は決して更新されない
。代わりに情報の新しいコピーが循環バッファに書き込まれ、この情報を特定す
るインデックスのロケーション情報が、新ロケーションを指すように更新される
。そのうえ、情報が上書きされると、上書きされた情報のインデックスエントリ
は除去されるか、旧物と識別されなければならない。インデックスエントリに占
められているメモリスペースを回復するには、旧物インデックスを除去すること
が望ましい。不都合なことに、循環バッファに記憶されて上書きされた情報のイ
ンデックスを突き止めることはかなり複雑で、かなりの時間を浪費する。ゆえに
参照された時に旧物インデックスを特定できる方法を用いることが望ましい。
【００１０】 バッファブロックが上書きされたかどうかを判断するため、インデックスエン
トリのロケーション情報は、バッファブロックが割り当てられる時の循環バッフ
ァのサイクル番号を含まなければならない。インデックスが参照されると、次に
、インデックスのサイクル番号と、循環バッファの現在サイクル番号を用いて、
バッファブロックが上書きされたかどうかが判断される。
【００１１】 ゆえに、従来の循環バッファでは、ブロックのコンテンツが上書きされたかど
うかを決定するには、サイクル番号（または世代番号）とブロックのブロック番
号の両方を必要とする。サイクル番号とブロック番号の両方が必要であることと
、これらを使用するため実行されなければならないアルゴリズムのため、従来の
循環バッファは非常に扱いにくい。そのため、単純で、実行の際に必要とするス
ペースが小さく、ブロックがバッファをラップアラウンドできる循環バッファの
必要性が存在する。
【００１２】 （発明の開示） 本発明によるシステムと方法では、論理ブロックを用いる循環バッファを維持
及び使用する。論理ブロックと物理ブロックは同じサイズを持つ。バッファに情
報を記憶しバッファから情報を検索するため、バッファマネージャは、論理バッ
ファブロックを物理バッファブロックにマップする。
【００１３】 バッファに記憶された新データは、連続論理ブロックの列に配置される。この
ような列はセルと呼ばれる。実行可能番号が最も高い論理ブロックを第１列が含
み、実行可能番号が最も低い論理ブロックを第２列が含む場合には、セルが正確
に２列の連続論理ブロックで構成されるという例外的なケースが生じる。
【００１４】 セルの第１論理ブロックの論理ブロック番号と、バイトで表したセルのサイズ
とは、新データを特定する情報とともにインデックステーブルに記憶される。
【００１５】 バッファマネージャは、インデックスを参照して所望の情報に関連する論理ブ
ロックを決定することによりバッファコンテンツにアクセスし、論理ブロック番
号を物理バッファブロックにマップする。論理ブロック番号によりバッファマネ
ージャは、ブロックが旧物であるかどうかだけでなく、論理バッファブロックの
新しさを簡単に決定できる。
【００１６】 このようなシステムと方法は、上述した従来の循環バッファの問題を克服する
。発明の付加的な長所は、以下の説明から明らかになり、発明の実施により理解
できるだろう。上述した全体的説明と以下の詳細な説明は例示的な説明のための
ものに過ぎず、請求される発明を限定するものではないことを理解すべきである
。
【００１７】 （発明を実施するための最良の形態） ここに開示される改良循環バッファによるシステムおよび方法では、連続通し
番号が付けられた論理ブロックを循環バッファの物理バッファブロックにマップ
するのに、インデックスを用いる。循環バッファへのインデックスは、論理ブロ
ック番号を用いて実行される。循環バッファに新情報が追加される時には、この
情報に次の論理ブロック番号が割り当てられる。新論理ブロック番号は物理循環
バッファブロックに対応する。次に新論理ブロック番号と情報に関連するキーと
がインデックスに追加される。論理ブロック番号から物理ブロック番号へのマッ
ピングは、論理ブロック番号と物理ブロック番号の関係を定義する数式に過ぎな
い。
【００１８】 循環バッファから情報を検索するには、この情報に関連するキーを持つインデ
ックスエントリが存在するかどうかを判断するため、最初にインデックスが走査
される。このようなキーが存在する場合、このキーに関連する論理ブロック番号
を決定するためエントリがアクセスされる。論理ブロック番号は次に、物理ブロ
ック番号にマップされ、物理ブロック番号は循環バッファにアクセスするのに使
用される。
【００１９】 一方法では、論理ブロック番号Ｃをバッファ内のブロック数Ｎで割った（つま
りＣ／Ｎ）余りを求めることにより、ブロック番号Ｃが物理ブロック番号に変換
される。ブロックが有効であるかどうかだけでなく、どのブロックが最新である
かを判断するのに論理ブロック番号を使用できる。最新ブロックとは、最高の論
理ブロック番号を持つブロックである。リクエストされた論理ブロック番号が、
バッファの実行に現在用いられている論理ブロック番号の範囲内であれば、その
ブロックは有効ブロックである。ゆえに論理ブロック番号は、循環バッファ内の
ブロックを特定するだけでなく、ブロックが上書きされた（つまり無効である）
かどうかを決定するのに使用される。
【００２０】 本発明による循環バッファの一方法では、キャッシュプロクシサーバが、ネッ
トワークから情報を検索し、論理ブロックバッファ制御機構を用いて循環バッフ
ァに情報を記憶する。これにより、後でネットワークから検索しなくても、その
情報にアクセスできる。
【００２１】システム 図１は、本発明の原理による論理ブロック循環バッファが実行されるシステム
を示すブロック図である。プロクシサーバ１１０は、ローカルエリアネットワー
ク（ＬＡＮ）１１４と、ワイドエリアネットワークつまりインターネットなどの
ネットワーク１１６との間に接続されている。ユーザ１１８はＬＡＮ１１４に接
続されている。ユーザ１１８から情報のリクエストを受けると、プロクシサーバ
１１０は、パス１２０を介してネットワーク１１６から情報を検索し、パス１２
２とＬＡＮ１１４とを介してこの情報をリクエスト者１１８に転送する。ネット
ワーク１１６から検索された情報はまた、後で使用するためプロクシサーバ１１
０によってバッファリングされる。情報をバッファリングすることにより、プロ
クシサーバ１１０は、後でその情報が再度リクエストされた場合にこの情報を即
座に提供できる。
【００２２】 図２は、プロクシサーバ１１０をより詳細に示すブロック図である。プロクシ
サーバ１１０は、当該技術では周知のようにコンピュータを用いて実行される。
図２に示されたブロックは、ハードウェア、ソフトウェア、ハードウェアとソフ
トウェアの組合せで実行される。
【００２３】 プロクシサーバ１１０は、バッファ制御装置２１４に接続されたプロクシサー
バ制御装置２１０によって制御される。バッファ制御装置２１４は、インデック
ステーブル２１２とバッファ２１８と永久記憶装置２１６とに接続されている。
プロクシサーバ制御装置２１０は、ＬＡＮ１１４に接続されたユーザ１１８から
、パス１２２を介して情報のリクエストを受け取る。プロクシサーバ制御装置２
１０は、このリクエストをバッファ制御装置２１４に送る。バッファ制御装置２
１４は、リクエストされた情報がバッファ２１８に存在するかどうかを決定する
ため、インデックステーブル２１２にアクセスする。この情報がバッファ２１８
に存在することをインデックステーブル２１２のエントリが示している場合、バ
ッファ制御装置２１４はバッファ２１８から情報を検索して、これをプロクシサ
ーバ制御装置２１０に戻す。今度はプロクシサーバ制御装置２１０が、情報をリ
クエストしたユーザ１１８にこの情報を戻す。
【００２４】 バッファ制御装置２１４がインデックステーブル２１２から、リクエストされ
た情報をバッファ２１８が含まないと判断すると、情報はバッファリングされて
いないという指示がプロクシサーバ制御装置２１０に送られる。プロクシサーバ
制御装置２１０は、この指示を受けて、リクエストされた情報をネットワーク１
１６からパス１２０を介して検索する。リクエストされた情報をネットワーク１
１６から受け取ると、プロクシサーバ制御装置２１０は、リクエストされた情報
を、この情報をリクエストしたユーザ１１８にパス１２２を介して戻す。プロク
シサーバ制御装置２１０はまた、情報をバッファ制御装置２１４に転送する。バ
ッファ制御装置２１４は、情報をバッファ２１８に記憶し、バッファ２１８内の
新情報を反映させるためインデックステーブル２１２を更新する。
【００２５】 バッファ制御装置２１４は、クラッシュやシャットダウン時など、システムが
停止した時に、インデックステーブル２１２とバッファ２１８とに記憶された情
報をバックアップするため、永久記憶装置２１６を用いる。これにより、システ
ムが停止してもバッファとインデックスの情報が保持される。システムが再始動
すると、バッファ制御装置２１４は、インデックステーブル２１２とバッファ２
１８の各々に、セーブされたインデックスとバッファの情報を永久記憶装置２１
６からロードすることにより、インデックステーブル２１２とバッファ２１８の
コンテンツを復元する。これによってプロクシサーバ１１０は、シャットダウン
前の状態で再始動できる。
【００２６】 一方法において、バッファ制御装置２１４は論理ブロック循環バッファを実行
し、バッファ２１８に記憶された情報に応じてインデックステーブル２１２を維
持する。インデックステーブル２１２は、本発明の原理による論理ブロック番号
を用いて更新される。
【００２７】論理ブロック 図３は、論理ブロック番号範囲３１２とバッファ２１８内のバッファブロック
との関係を示すブロック図である。論理ブロック番号範囲３１２は２ｙに等しく
、ｙは論理ブロック番号を表すのに用いられるビットの数である。図３に示され
たように、論理ブロック番号範囲３１２内の特定の論理ブロック番号グループ（
「スライディングウィンドウ」）は、常にバッファ２１８の各ブロックを表し、
これにマップされる。バッファ２１８のブロックに新情報が記憶されると、図３
で「入力ポインタ」と示された次の論理ブロック番号が、この論理ブロック番号
を表すのに用いられる。このようにして、ブロック番号範囲３１２内のある論理
ブロック番号は、バッファ２１８内の各ブロックを表し、これにマップされるの
である。したがって、スライディングウィンドウ内の論理ブロック番号は、バッ
ファ２１８内の対応ブロックにすべてマップされるため、唯一の有効論理ブロッ
ク番号である。
【００２８】 図４は、図３に示された、論理ブロック番号とバッファ２１８の物理ブロック
との関係を示すブロック図である。すなわち図４は、０からＮ−１の数字が付け
られた一連のブロックとして配列されたバッファ２１８を示すのである。連続ブ
ロック番号はバッファ２１８内の連続する各ブロックを表し、循環バッファを形
成するようにバッファ制御装置２１４によって管理される。Ｎ〜２Ｎ−１と２Ｎ
〜３Ｎ−１の２列の連続論理ブロック番号は、バッファ２１８の各ブロックにマ
ップする。ゆえに図３のように、Ｎ個の論理ブロック番号は常にＮ個のブロック
にそれぞれマップする。
【００２９】論理ブロックインデックス 図５は、インデックステーブル２１２のインデックスエントリを示すブロック
図である。各インデックスエントリは、キーフィールド５１０とサイズフィール
ド５１２と論理ブロック番号フィールド５１４とから成る。キー５１０は、バッ
ファ２１８に記憶された特定の情報を特定する情報から成る。例えばＩＤはユニ
フォームリソースロケータ（ＵＲＬ）の形式でよい。サイズフィールド５１２は
、バッファ２１８に記憶された特定情報グループのサイズを定義する情報から成
り、ブロック番号５１４はバッファ２１８に記憶された物理ブロックに対応する
論理ブロック番号である。ブロック番号５１４は例えば、バッファ２１８内のブ
ロックの物理ブロック番号に翻訳される３２ビット数である。
【００３０】 論理ブロック番号５１４は、バッファ２１８内における情報のロケーションを
特定するため、インデックステーブル２１２で用いられる。情報がバッファ２１
８に記憶されると、新情報を反映するようにインデックステーブル２１２が更新
されなければならない。バッファ２１８から情報が検索されると、第一に、この
情報がバッファ２１８に記憶されているかどうか、記憶されている場合には、第
二に、情報の論理ブロック番号を決定するのにインデックステーブル２１２が用
いられる。ブロックにアクセスするため、論理ブロック番号は対応する物理バッ
ファブロック番号に翻訳される。これらのプロセスとサポートする装置について
、以下、より詳細に説明する。
【００３１】情報の挿入 図６は、入力ポインタＩＰが最大値Ｍに達した時にＩＰのラップアラウンドを
用いて、プロクシサーバ制御装置２１０によりネットワーク１１６から検索され
た情報をバッファ２１８に挿入する、バッファ制御装置２１４のプロセスを示す
流れ図である。ＩＰの値は、新情報の記憶が可能な次の利用可能論理ブロックの
番号である。バッファ制御装置２１４は、ＵＲＬとこのＵＲＬに対応する情報と
をプロクシサーバ制御装置２１０から受け取る（ステップ６１０）。次にバッフ
ァ制御装置２１４は情報のサイズと（ステップ６１２）、情報を記憶するのに必
要なバッファ２１８のブロック数とを決定する。
【００３２】 最大範囲Ｍは、入力ポインタＩＰが最高数２ｙ−１に達してゼロに戻るという
条件を回避するため、論理バッファのサイズに対する任意のリミットとして用い
られる。最大範囲ＭはバッファサイズＮの整数倍であり、Ｍ＋Ｎ＞２ｙ−１とな
るように選択される。入力ポインタＩＰが最大範囲Ｍに達することがあり得る。
バッファを管理する際には、この条件を検討しなければならない。
【００３３】 〈旧入力ポインタＩＰ＋情報の記憶に必要なブロック数〉が最大範囲Ｍより大
きくない場合（ステップ６１４）、新入力ポインタＩＰは単純に、〈旧入力ポイ
ンタＩＰ＋情報の記憶に必要なブロック数〉に設定される（ステップ６１６）。
情報は、旧入力ポインタの値によって特定されたブロックから始まるバッファ２
１８の連続ブロックに記憶される。
【００３４】 新入力ポインタＩＰが最大範囲Ｍより大きく、入力ポインタＩＰが論理バッフ
ァの最初にラップアラウンドすることを意味する場合には、〈情報の記憶に必要
なブロック数−最大範囲Ｍと旧入力ポインタとの差〉に、新入力ポインタが設定
される（ステップ６１８）。情報は、２列の連続論理ブロックとして記憶される
（ステップ６２０）。第１列は、旧入力ポインタの値から始まる論理ブロックか
ら、論理ブロックＭ−１までの範囲である。第２列は、０から、新入力ポインタ
によって特定された論理ブロックまで（これを含まない）の、論理ブロック範囲
である。
【００３５】 次にバッファ制御装置２１４は、インデックステーブル２１２にＵＲＬがすで
に記憶されているかどうかを判断するため、インデックステーブル２１２を走査
する（ステップ６２２）。このＵＲＬに対応するインデックステーブル２１２に
エントリがあれば、このエントリに関連する論理ブロック番号が、この情報の旧
入力ポインタ番号と新サイズとで置換され（ステップ６２４）、プロセスが終了
する。ＵＲＬに対応するインデックスエントリがインデックステーブル２１２に
ない場合、図５に示されたタイプの新インデックスエントリが作成され（ステッ
プ６２６）、プロセスから出る。
【００３６】バッファアクセス 図７は、プロクシサーバ制御装置２１０からのリクエストを受けてバッファ２
１８から情報を検索するバッファ制御装置２１４の一部を示すブロック図である
。バッファ制御装置２１４は、キー分析手段７１０と、論理ブロック番号確認手
段７１２と、論理ブロック番号−物理ブロック番号マップ７１４（図３のマップ
３１０に対応）と、バッファアクセス７１６とから成る。キー分析手段７１０は
、プロクシサーバ制御装置２１０からＵＲＬを含むリクエストを受け取り、この
ＵＲＬに対応するブロック番号をインデックステーブル２１２から決定する。Ｕ
ＲＬがインデックステーブル２１２に見つからない場合には、バッファが情報を
含まないとの指示が、パス７１８を介してプロクシサーバ制御装置２１０に戻さ
れる。
【００３７】 キー分析手段７１０は、インデックステーブル２１２内にＵＲＬを発見した場
合、論理ブロック番号とサイズフィールドとをブロック番号確認手段７１２に転
送する。論理ブロック番号確認手段７１２は、バッファ２１８のブロックを表す
のに現在使用されている有効論理ブロック番号のウィンドウ内に論理ブロック番
号があるかどうか判断するため、この論理ブロック番号に関するアルゴリズムを
実行する。論理ブロック番号がウィンドウ内にない場合、パス７２０を介して無
効指示がプロクシサーバ制御装置２１０に送られる。論理ブロック番号が有効な
場合、論理ブロック番号とサイズとが論理ブロック番号−物理ブロック番号マッ
プ３１０に転送され、ここで論理ブロック番号がバッファ２１８の対応する物理
ブロック番号に変換される。物理ブロック番号とサイズは、バッファアクセス７
１６に転送される。バッファアクセス７１６は、物理ブロック番号（サイズフィ
ールドにより、次のブロックも）の情報をバッファ２１８から検索して、検索さ
れた情報をパス７２２を介してプロクシサーバ制御装置２１０に戻す。
【００３８】 図８は、論理ブロック番号確認手段７１２をより詳細に示すブロック図である
。論理ブロック番号確認手段７１２は、入力ポインタ８１０と、バッファサイズ
８１２と、論理ブロック番号範囲計算手段８１４とから成る。論理ブロック番号
範囲計算手段８１４は、論理ブロック番号（ＣＮ）と、キー分析手段７１０によ
りインデックステーブル２１２で発見されたＵＲＬに対応するサイズとを受け取
る。現在入力ポインタ８１０とバッファサイズ８１２とに基づいて、論理ブロッ
ク番号範囲計算手段８１４は、キー分析手段７１０から受け取られた論理ブロッ
ク番号が有効かどうかを決定する。この計算では、現在論理ブロック番号ＣＮが
有効かどうかを決定するのに、入力ポインタ（ＩＰ）８１０とバッファサイズ（
Ｎ）８１２とを用いる。ＣＮは、図３の「スライディングウィンドウ」で示され
た、現在入力ポインタとバッファサイズとの間のウィンドウになければならない
。
【００３９】 通常、入力ポインタＩＰは、バッファにデータが追加されるたびに増分される
に過ぎない。しかし入力ポインタＩＰが単純に増分されない例もある。一例は、
入力ポインタＩＰがＮにリセットされる時である。これは、システムがクラッシ
ュした時や、任意のリミットに達した時など、様々な状況で発生する。入力ポイ
ンタＩＰが単純に増分されない別の例は、入力ポインタＩＰが最大範囲Ｍに達し
て、ゼロにラップアラウンドする時である。
【００４０】 論理ブロック番号の最大範囲が十分に大きい場合、論理循環バッファの最後に
決して達しない可能性がある。例えば、装置の寿命中に必要とされるブロック数
よりも最大範囲Ｍが大きい場合、任意のリミット最大範囲Ｍに達することは決し
てない。論理ブロック番号のサイズが３２ビットの整数で表される場合、論理ブ
ロック番号の最大値は２３２−１、つまり約４０億である。６４ビットのブロッ
ク番号が使用される場合、論理循環バッファの最後に決して到達しない可能性が
非常に高い。
【００４１】 同様に、システムクラッシュ時や他の何らかの事象が起きた際に入力ポインタ
ＩＰが周期的にリセットされるようにバッファが実行される場合、最大範囲Ｍに
達しない可能性がある。しかし、入力ポインタＩＰがバッファの最初にリセット
される必要のある状況が見られる。この場合にバッファ制御装置２１４は、論理
ブロックの入力ポインタをＮの初期値にリセットすることにより、インデックス
テーブル全体を周期的にパージする。こうしてバッファを効果的に消去できる。
例えば図３では、スライディングウィンドウは、有効論理ブロック番号の集合Ｉ
Ｐ−Ｎを示す。現在入力ポインタＩＰがＮよりはるかに大きい場合、スライディ
ングウィンドウを最初（つまり開始論理ブロック番号Ｎ）まで移動させることに
より、現在の論理ブロック番号の集合が旧物となる。
【００４２】 一実施例では、状況に応じて入力ポインタＩＰが二つの方法で管理される。第
一の場合、例えば入力ポインタＩＰが論理バッファのサイズ最大範囲Ｍにごく近
い時や、新ブロックが追加される時に、入力ポインタＩＰはバッファの最初まで
ラップアラウンドする。この場合、入力ポインタＩＰは０とＮの間の値を持つ。
第二の場合、システムが周期的に入力ポインタＩＰにリセットする時や、システ
ムクラッシュその他の事象で入力ポインタＩＰをリセットする時には、入力ポイ
ンタＩＰはＮにリセットされる。
【００４３】 リクエストが有効な論理ブロック番号についてのものかどうかを決定する際に
は、入力ポインタＩＰの処理、リセット、ラップアラウンドの各方法を考慮に入
れなければならない。より詳しく述べると、論理ブロック番号が有効かどうかを
判断する際に、入力ポインタＩＰがゼロにラップアラウンドするかＮにリセット
されるかどうかを検討しなければならないのである。
【００４４】 図９は、論理ブロック番号確認手段７１２によって実行される処理を示す流れ
図である。ラップアラウンドの条件は、ＩＰ＜Ｎで示される（ステップ９１０）
。ＩＰ＜Ｎの場合、論理ブロック番号がＩＰより小さいかＭ−（Ｎ−ＩＰ）以上
ならば有効であると見なされる（ステップ９１４）。第二に、ラップアラウンド
でない場合、ＩＰ＞＝Ｎの時、論理ブロック番号の値がＩＰ−Ｎ以上でＩＰ未満
であれば、論理ブロック番号は有効である（ステップ９１２）。
【００４５】 検査の結果に基づいて、論理ブロック番号確認手段７１２は有効指示（ステッ
プ９１６）または無効指示（ステップ９１８）を戻す。論理ブロック番号が有効
でない場合、論理ブロック番号確認手段７１２は、パス７２０を介してプロクシ
サーバ制御装置２１０に無効指示を与える。論理ブロック番号が有効である場合
、論理ブロック番号を物理バッファブロック数に分析するため、論理ブロック番
号とサイズが論理ブロック番号−物理ブロック番号マップ３１０に転送される。
【００４６】 要約すると、従来の循環バッファでは、ブロックの有効性と新しさを決定する
のに、ブロックの世代番号とブロック番号とを必要とする。ここに開示された本
発明の原理による装置と方法では、従来の世代番号とブロック番号とを、ブロッ
クの有効性と新しさとを決定するのに用いられる一つの論理ブロック番号に単純
化することにより、結果的に、循環バッファアルゴリズムがより単純になる。
【００４７】 （産業上の利用可能性）結論 本発明の原理によるネットワークアクセス装置と方法には、発明の範囲と趣旨
から逸脱しない様々な変形と変更が可能であることは、当業者には自明であろう
。幾つかの実施例について上述したが、本発明の原理による趣旨と範囲に包含さ
れる他の変更が可能である。
【００４８】 循環バッファの形で本発明を説明したが、この原理はいかなるタイプのバッフ
ァにも適用される。論理ブロックの柔軟性により、従来のバッファリングシステ
ムで必要とされるオーバヘッド処理の複雑さが低下する。
【００４９】 ここに開示された論理ブロックバッファは、プロクシサーバ以外の環境でも使
用できる。例えば、論理ブロックバッファは、バッファが必要とされるいかなる
環境でも使用される。
【００５０】 ここに開示された装置は、この装置によって実行されるプロセスをサポートす
るものと理解すべきであり、同様に、ここに開示されたプロセスは、プロセスの
ステップを実行するのに必要な装置をサポートするものと理解すべきである。さ
らに、ここで開示された装置と方法は、ハードウェアのみ、ソフトウェアのみ、
ハードウェアとソフトウェアの組合せで実行されることを理解すべきである。
【００５１】 ここに開示された本発明による装置と方法は、循環バッファの維持と使用に関
連している。ここに説明された装置と方法を実施するプロクシサーバ１１０によ
って実行される一つ以上の命令シーケンスにより、バッファの全体または一部が
実行される。この命令は、記憶装置などのコンピュータ読取り可能な媒体から、
プロクシサーバ１１０によって読み取られる。プロクシサーバ１１０による命令
シーケンスの実行により、ここで説明した本発明によるプロセスステップが実行
される。プロクシサーバ１１０による命令シーケンスの実行は、プロセスステッ
プを実施する装置要素を実行することであると考えられる。ソフトウェア命令の
代わりに、またはソフトウェアと組み合わせて、配線による回路を使用して、本
発明を実行してもよい。ゆえに本発明の実施例は、ハードウェア回路とソフトウ
ェアの特定組合せには限定されない。
【００５２】 ここで使用された「コンピュータ使用可能媒体」の語は、実行のための命令を
記憶する何らかの媒体を指す。このような媒体は、不揮発性メモリ媒体、揮発性
メモリ媒体、伝送媒体を含むが、これらに限定されるわけではない。不揮発性メ
モリ媒体は、例えば光学または磁気ディスクを含む。揮発性メモリ媒体はＲＡＭ
を含む。伝送媒体は例えば、同軸ケーブル、銅線、光ファイバ、電線を含む。伝
送媒体は、電波や赤外線データ通信の際に発生するものなど、音波や光波の形を
取る。
【００５３】 コンピュータ読取り可能媒体に共通する形態は、例えば、フロッピー（登録商 標）ディスク、フレキシブルディスク、ハードディスク、磁気テープその他の磁 気記憶媒体、ＣＤ−ＲＯＭその他の光学媒体、パンチカード、紙テープその他の 孔パターンを持つ物理媒体、ＲＡＭ、ＰＲＯＭ、ＥＰＲＯＭ、ＦＬＡＳＨ−ＥＰ ＲＯＭその他のメモリチップやカートリッジ、後述する搬送波、その他のコンピ ュータによる読取りと使用が可能な媒体を含む。
【００５４】 ここに説明された循環バッファの全体または一部を実行するための一つ以上の
実行命令シーケンスを実施する際には、様々な形態のコンピュータ読取り媒体が
必要とされる。例えば命令は最初に、磁気ディスクや遠隔コンピュータで実施さ
れる。遠隔コンピュータは命令をダイナミックメモリにロードし、モデムを介し
た電話回線により命令を送る。コンピュータシステムのローカルなモデムは、電
話回線でデータを受け取り、赤外線送信機を用いてデータを赤外線信号に変換す
る。適当な回路に結合された赤外線検出手段は、赤外線信号で搬送されたデータ
を受け取り、このデータをバスに載せる。バスはデータをメモリに搬送し、ここ
からプロセッサが命令を検索および実行する。メモリに受け取られた命令は、プ
ロセッサによる実行の前後に、任意で記憶装置に記憶される。
【００５５】 明細書を検討し開示された実施例を実施すれば、発明の他の実施例は当業者に
は自明だろう。明細書と実施例は単なる例に過ぎず、発明の真の範囲と趣旨は以
下の請求項とその均等物とによって画定される。
【図面の簡単な説明】
【図１】 本発明の原理による循環バッファが実行されるシステムを示すブロック図であ
る。
【図２】 プロクシサーバ１１０をより詳細に示すブロック図である。
【図３】 論理ブロック番号とバッファ２１８内の物理ブロックとの関係を示すブロック
図である。
【図４】 論理ブロック番号とバッファ２１８内の物理ブロックとの関係を示す別のブロ
ック図である。
【図５】 インデックステーブル２１２のインデックスエントリを示すブロック図である
。
【図６】 ネットワーク１１６からプロクシサーバ制御装置２１０によって検索された新
情報をバッファ２１８に挿入する時のバッファ制御装置２１４のプロセスを示す
流れ図である。
【図７】 バッファ２１８から情報を検索するバッファ制御装置２１４の一部を示すブロ
ック図である。
【図８】 ブロック番号確認手段７１２をより詳細に示すブロック図である。
【図９】 ブロック番号確認手段７１２によって実行される処理を示す流れ図である。
【符号の説明】
１１０ プロクシサーバ ２１０ プロクシサーバ制御装置 ２１２ インデックステーブル ２１４ バッファ制御装置 ２１８ バッファ ３１０ 論理ブロック番号の物理ブロックへのマップ
───────────────────────────────────────────────────── フロントページの続き (81)指定国 ＥＰ(ＡＴ，ＢＥ，ＣＨ，ＣＹ， ＤＥ，ＤＫ，ＥＳ，ＦＩ，ＦＲ，ＧＢ，ＧＲ，ＩＥ，Ｉ Ｔ，ＬＵ，ＭＣ，ＮＬ，ＰＴ，ＳＥ)，ＯＡ(ＢＦ，ＢＪ ，ＣＦ，ＣＧ，ＣＩ，ＣＭ，ＧＡ，ＧＮ，ＧＷ，ＭＬ， ＭＲ，ＮＥ，ＳＮ，ＴＤ，ＴＧ)，ＡＰ(ＧＨ，ＧＭ，Ｋ Ｅ，ＬＳ，ＭＷ，ＳＤ，ＳＬ，ＳＺ，ＴＺ，ＵＧ，ＺＷ )，ＥＡ(ＡＭ，ＡＺ，ＢＹ，ＫＧ，ＫＺ，ＭＤ，ＲＵ， ＴＪ，ＴＭ)，ＡＥ，ＡＧ，ＡＬ，ＡＭ，ＡＴ，ＡＵ， ＡＺ，ＢＡ，ＢＢ，ＢＧ，ＢＲ，ＢＹ，ＣＡ，ＣＨ，Ｃ Ｎ，ＣＵ，ＣＺ，ＤＥ，ＤＫ，ＤＺ，ＥＥ，ＥＳ，ＦＩ ，ＧＢ，ＧＤ，ＧＥ，ＧＨ，ＧＭ，ＨＲ，ＨＵ，ＩＤ， ＩＬ，ＩＮ，ＩＳ，ＪＰ，ＫＥ，ＫＧ，ＫＰ，ＫＲ，Ｋ Ｚ，ＬＣ，ＬＫ，ＬＲ，ＬＳ，ＬＴ，ＬＵ，ＬＶ，ＭＤ ，ＭＧ，ＭＫ，ＭＮ，ＭＷ，ＭＸ，ＮＯ，ＮＺ，ＰＬ， ＰＴ，ＲＯ，ＲＵ，ＳＤ，ＳＥ，ＳＧ，ＳＩ，ＳＫ，Ｓ Ｌ，ＴＪ，ＴＭ，ＴＲ，ＴＴ，ＵＡ，ＵＧ，ＵＺ，ＶＮ ，ＹＵ，ＺＡ，ＺＷ (72)発明者 チャウラ ラジーブ アメリカ合衆国、94555、カリフォルニア 州、フレモント、ナイランダー テラス 34459、 (72)発明者 アマディアン オミッド アメリカ合衆国、94025、カリフォルニア 州、メンロ パーク、シダー ストリート 2040 (72)発明者 ラディア サンジャイ アール アメリカ合衆国、94539、カリフォルニア 州、フレモント、ボア サークル 883 Ｆターム(参考） 5B060 AB20 AC19 5B082 BA02 FA02 FA05

Claims (39)

    【特許請求の範囲】
  1. 【請求項１】 バッファから情報のリクエストを受け取るための受取手段と
    、 前記リクエストに基づいて論理ブロック番号を決定するための決定手段と、 前記論理ブロック番号を前記バッファの物理ブロック番号に翻訳するための翻
    訳手段と、 前記物理ブロック番号を用いて前記情報にアクセスするためのバッファアクセ
    ス手段と、 から成る、バッファから情報を検索するための装置。
  2. 【請求項２】 前記決定手段が、 前記バッファへのインデックスを記憶するための記憶装置と、 前記インデックスにアクセスして、前記リクエストに関連した前記論理ブロッ
    ク番号を決定するためインデックスアクセス手段と、 から成る、請求項１に記載の装置。
  3. 【請求項３】 さらに、 前記論理ブロック番号を確認するための確認手段、 から成る、請求項１に記載の装置。
  4. 【請求項４】 前記確認手段が、 前記論理ブロック番号が前記バッファを現在画定している論理ブロック番号の
    範囲内にあるかどうかを判断するための範囲装置、 から成る、請求項３に記載の装置。
  5. 【請求項５】 前記確認手段がさらに、 情報を保持する次のブロックを表す論理ブロック番号を明確にする入力ポイン
    タを記憶するための入力ポインタ記憶装置と、 前記バッファのサイズのインジケータを記憶するためのインジケータ記憶装置
    と、 から成る、請求項４に記載の装置。
  6. 【請求項６】 前記確認手段が、 ラップアラウンドが発生したかどうかを判断するためのラップアラウンド判断
    手段、 から成る、請求項３に記載の装置。
  7. 【請求項７】 前記確認手段がさらに、 ラップアラウンド条件が発生したかどうかによりリクエストが有効かどうかを
    決定するための範囲確認手段、 から成る、請求項３に記載の装置。
  8. 【請求項８】 前記翻訳手段が、 論理ブロック番号をブロックで表された前記バッファサイズで割る除算手段、
    から成る、請求項１に記載の装置。
  9. 【請求項９】 前記バッファに情報を記憶するリクエストを受け取るための
    リクエスト受取手段と、 論理ブロック番号入力ポインタに基づいて前記情報を記憶するためのバッファ
    ブロックを選択するための選択手段と、 前記情報を前記バッファブロックに記憶するための記憶手段と、 から成る、バッファに情報を記憶するための装置。
  10. 【請求項１０】 前記選択手段が、 前記論理ブロック番号入力ポインタから物理ブロック番号を計算するための手
    段、 から成る、請求項９に記載の装置。
  11. 【請求項１１】 さらに、 前記バッファブロックに対応する論理ブロック番号を記憶するための論理ブロ
    ック記憶装置、 から成る、請求項９に記載の装置。
  12. 【請求項１２】 前記論理ブロック記憶装置が、 前記情報に対応するインデックスエントリが前記インデックスにすでに記憶さ
    れているかどうかを判断するキー分析手段、 から成る、請求項１１に記載の装置。
  13. 【請求項１３】 さらに、 前記情報を前記バッファに記憶するのに必要なブロックの数を決定するための
    サイズ決定手段と、 前記情報を前記バッファに記憶するのに必要なブロックの数に基づいて、次の
    論理ブロック番号入力ポインタを新しい番号に設定するための論理ブロック番号
    入力ポインタ設定手段と、 から成る、請求項９に記載の装置。
  14. 【請求項１４】 バッファから情報のリクエストを受け取る段階と、 前記リクエストに関連する論理ブロック番号を決定する段階と、 前記論理ブロック番号を前記バッファの物理ブロック番号に翻訳する段階と、 前記物理ブロック番号を用いて前記情報を検索する段階と、 から成る、バッファ管理方法。
  15. 【請求項１５】 論理ブロック番号を決定する段階が、 記憶されたインデックスにアクセスする段階、 を含む、請求項１４に記載の方法。
  16. 【請求項１６】 さらに、 前記論理ブロック番号を確認する段階、 を含む、請求項１４に記載の方法。
  17. 【請求項１７】 前記論理ブロック番号を確認する段階が、 前記論理ブロック番号が前記バッファを現在画定している論理ブロック番号の
    範囲内であるかどうかを判断する段階、 を含む、請求項１６に記載の方法。
  18. 【請求項１８】 前記確認段階が、ラップアラウンドが発生したかどうかを
    判断する段階を含む、請求項１６に記載の方法。
  19. 【請求項１９】 前記確認段階がさらに、ラップアラウンド条件が発生した
    かどうかによりリクエストが有効かどうかを判断する段階を含む、請求項１８に
    記載の方法。
  20. 【請求項２０】 前記論理ブロック番号を翻訳する段階が、 論理ブロック番号をブロックで表されたバッファサイズで割る段階、 を含む、請求項１４に記載の方法。
  21. 【請求項２１】 バッファに情報を記憶するリクエストを受け取る段階と、 論理ブロック番号入力ポインタに基づいて前記情報を記憶するためのバッファ
    ブロックを選択する段階と、 前記論理ブロック番号入力ポインタに対応するバッファブロックに前記情報を
    記憶する段階と、 から成る、バッファ管理方法。
  22. 【請求項２２】 バッファブロックを選択する前記段階が、 前記論理ブロック番号入力ポインタから物理ブロック番号を計算する、 段階を含む、請求項２１に記載の方法。
  23. 【請求項２３】 さらに、 前記バッファブロックに対応する論理ブロック番号を記憶する、 段階を含む、請求項２１に記載の方法。
  24. 【請求項２４】 論理ブロック番号を記憶する前記段階が、 前記情報に対応するインデックスエントリが前記インデックスにすでに記憶さ
    れているかどうかを判断する、 段階を含む、請求項２３に記載の方法。
  25. 【請求項２５】 さらに、 前記情報を前記バッファに記憶するのに必要なブロックの数を決定する、 段階を含む、請求項２１に記載の方法。
  26. 【請求項２６】 さらに、 前記情報を前記バッファに記憶するのに必要なブロックの数に基づいて、前記
    論理ブロック番号入力ポインタを新しい数に設定する、 段階を含む、請求項２５に記載の方法。
  27. 【請求項２７】 バッファを管理するためのコンピュータ読取コードが組み
    込まれたコンピュータ使用可能媒体、 から成り、該コンピュータ使用可能媒体が、 バッファから情報のリクエストを受け取るように構成された受取モジュールと
    、 前記リクエストに関連する論理ブロック番号を決定するための決定モジュール
    と、 前記論理ブロック番号を前記バッファの物理ブロック番号に翻訳するための翻
    訳モジュールと、 前記物理ブロック番号を用いて前記情報を検索するための検索モジュールと、 から成る、コンピュータプログラム生成物。
  28. 【請求項２８】 さらに、 記憶されたインデックスにアクセスするためのアクセスモジュール、 から成る、請求項２７に記載のコンピュータプログラム生成物。
  29. 【請求項２９】 さらに、 前記論理ブロック番号を確認するための確認モジュール、 から成る、請求項２７に記載のコンピュータプログラム生成物。
  30. 【請求項３０】 前記確認モジュールが、 ラップアラウンドが発生したかどうかを判断するためのラップアラウンド判断
    モジュール、 から成る、請求項２９に記載のコンピュータプログラム生成物。
  31. 【請求項３１】 前記確認モジュールがさらに、 ラップアラウンド条件が発生したかどうかによりリクエストが有効かどうかを
    決定するための範囲確認モジュール、 から成る、請求項３０に記載のコンピュータプログラム生成物。
  32. 【請求項３２】 さらに、 前記論理ブロック番号が前記バッファにより現在画定されている論理ブロック
    番号の範囲内にあるかどうかを判断するための判断モジュール、 から成る、請求項２９に記載のコンピュータプログラム生成物。
  33. 【請求項３３】 さらに、 論理ブロック番号をブロックで表された前記バッファサイズで割るための除算
    モジュール、 から成る、請求項２３に記載のコンピュータプログラム生成物。
  34. 【請求項３４】 バッファを管理するためのコンピュータ読取可能コードが
    組み込まれたコンピュータ使用可能媒体、 から成り、該コンピュータ使用媒体が、 前記バッファに情報を記憶するリクエストを受け取るための受取モジュールと
    、 論理ブロック番号入力ポインタに基づいて前記情報を記憶するためのバッファ
    ブロックを選択するための選択モジュールと、 前記論理ブロック番号入力ポインタに対応するバッファブロックに前記情報を
    記憶するための記憶モジュールと、 から成る、コンピュータプログラム生成物。
  35. 【請求項３５】 さらに、 前記論理ブロック番号入力ポインタから物理ブロック番号を計算するための計
    算モジュール、 から成る、請求項３４に記載のコンピュータプログラム生成物。
  36. 【請求項３６】 さらに、 前記バッファブロックに対応する論理ブロック番号を記憶するための記憶モジ
    ュール、 から成る、請求項３４に記載のコンピュータプログラム生成物。
  37. 【請求項３７】 さらに、 前記情報に対応するインデックスエントリが前記インデックスにすでに記憶さ
    れているかどうかを判断するための判断モジュール、 から成る、請求項３４に記載のコンピュータプログラム生成物。
  38. 【請求項３８】 さらに、 前記情報を前記バッファに記憶するのに必要なブロックの数を決定するための
    決定モジュール、 から成る、請求項３４に記載のコンピュータプログラム生成物。
  39. 【請求項３９】 さらに、 前記情報を前記バッファに記憶するのに必要なブロックの数に基づいて前記論
    理ブロック番号入力ポインタを新しい番号に設定するための設定モジュール、 から成る、請求項３８に記載のコンピュータプログラム生成物。
JP2000611157A 1999-04-08 2000-04-06 循環バッファを提供する装置と方法 Pending JP2002541579A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US09/288,023 1999-04-08
US09/288,023 US6807615B1 (en) 1999-04-08 1999-04-08 Apparatus and method for providing a cyclic buffer using logical blocks
PCT/US2000/008989 WO2000062154A1 (en) 1999-04-08 2000-04-06 Apparatus and method for providing a cyclic buffer

Publications (1)

Publication Number Publication Date
JP2002541579A true JP2002541579A (ja) 2002-12-03

Family

ID=23105425

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000611157A Pending JP2002541579A (ja) 1999-04-08 2000-04-06 循環バッファを提供する装置と方法

Country Status (6)

Country Link
US (1) US6807615B1 (ja)
EP (1) EP1181639B1 (ja)
JP (1) JP2002541579A (ja)
AU (1) AU4072500A (ja)
DE (1) DE60006957D1 (ja)
WO (1) WO2000062154A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008097107A (ja) * 2006-10-06 2008-04-24 Seiko Epson Corp データ記録装置及びその制御方法
JP2015026243A (ja) * 2013-07-26 2015-02-05 アズビル株式会社 記録データ処理方法および情報処理装置

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7269608B2 (en) * 2001-05-30 2007-09-11 Sun Microsystems, Inc. Apparatus and methods for caching objects using main memory and persistent memory
US7856660B2 (en) * 2001-08-21 2010-12-21 Telecommunication Systems, Inc. System for efficiently handling cryptographic messages containing nonce values
US7187689B1 (en) * 2001-10-29 2007-03-06 Juniper Networks, Inc. Self-cleaning mechanism for error recovery
US20030126196A1 (en) * 2001-12-27 2003-07-03 Todd Lagimonier System for optimizing the invocation of computer-based services deployed in a distributed computing environment
US6941441B2 (en) * 2003-03-12 2005-09-06 Intel Corporation Method and apparatus for handling cyclic buffer access
US7894174B2 (en) * 2004-08-23 2011-02-22 Monolithic Power Systems, Inc. Method and apparatus for fault detection scheme for cold cathode fluorescent lamp (CCFL) integrated circuits
US7788463B2 (en) * 2007-02-13 2010-08-31 Microsoft Corporation Cyclic buffer management
CN101453818B (zh) 2007-11-29 2014-03-19 杭州茂力半导体技术有限公司 放电灯的电路保护和调节装置
US9037788B2 (en) * 2010-09-30 2015-05-19 Micron Technology, Inc. Validating persistent memory content for processor main memory
US8613074B2 (en) 2010-09-30 2013-12-17 Micron Technology, Inc. Security protection for memory content of processor main memory
US20120198181A1 (en) * 2011-01-31 2012-08-02 Srinjoy Das System and Method for Managing a Memory as a Circular Buffer
US9236064B2 (en) * 2012-02-15 2016-01-12 Microsoft Technology Licensing, Llc Sample rate converter with automatic anti-aliasing filter
US10055351B1 (en) 2016-06-29 2018-08-21 EMC IP Holding Company LLC Low-overhead index for a flash cache
US10089025B1 (en) 2016-06-29 2018-10-02 EMC IP Holding Company LLC Bloom filters in a flash memory
US10261704B1 (en) 2016-06-29 2019-04-16 EMC IP Holding Company LLC Linked lists in flash memory
US10146438B1 (en) 2016-06-29 2018-12-04 EMC IP Holding Company LLC Additive library for data structures in a flash memory
US10331561B1 (en) * 2016-06-29 2019-06-25 Emc Corporation Systems and methods for rebuilding a cache index
US10037164B1 (en) 2016-06-29 2018-07-31 EMC IP Holding Company LLC Flash interface for processing datasets
WO2019060386A2 (en) 2017-09-19 2019-03-28 Bae Systems Controls Inc. SYSTEM AND METHOD FOR MANAGING MULTI-HEART ACCESS TO SHARED PORTS
US10944697B2 (en) * 2019-03-26 2021-03-09 Microsoft Technology Licensing, Llc Sliding window buffer for minimum local resource requirements

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4482952A (en) * 1980-12-15 1984-11-13 Nippon Electric Co., Ltd. Virtual addressing system using page field comparisons to selectively validate cache buffer data on read main memory data
WO1988009014A2 (en) 1987-05-14 1988-11-17 Ncr Corporation Memory addressing system
KR920001282B1 (ko) * 1987-10-02 1992-02-10 가부시키가이샤 히타치세이사쿠쇼 버퍼메모리 제어장치
US5603008A (en) * 1992-09-30 1997-02-11 Amdahl Corporation Computer system having cache memories with independently validated keys in the TLB
CA2134061A1 (en) * 1993-10-28 1995-04-29 Aaron William Ogus Frame buffering of network packets
US5574944A (en) * 1993-12-15 1996-11-12 Convex Computer Corporation System for accessing distributed memory by breaking each accepted access request into series of instructions by using sets of parameters defined as logical channel context
JP2550921B2 (ja) * 1994-08-26 1996-11-06 日本電気株式会社 環状バッファ制御装置
JP2842313B2 (ja) * 1995-07-13 1999-01-06 日本電気株式会社 情報処理装置
US5923900A (en) * 1997-03-10 1999-07-13 International Business Machines Corporation Circular buffer with n sequential real and virtual entry positions for selectively inhibiting n adjacent entry positions including the virtual entry positions

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008097107A (ja) * 2006-10-06 2008-04-24 Seiko Epson Corp データ記録装置及びその制御方法
JP2015026243A (ja) * 2013-07-26 2015-02-05 アズビル株式会社 記録データ処理方法および情報処理装置

Also Published As

Publication number Publication date
AU4072500A (en) 2000-11-14
US6807615B1 (en) 2004-10-19
EP1181639B1 (en) 2003-12-03
EP1181639A1 (en) 2002-02-27
DE60006957D1 (de) 2004-01-15
WO2000062154A1 (en) 2000-10-19

Similar Documents

Publication Publication Date Title
JP2002541579A (ja) 循環バッファを提供する装置と方法
US7908276B2 (en) Filesystem having a filename cache
US7269608B2 (en) Apparatus and methods for caching objects using main memory and persistent memory
US6766418B1 (en) Methods and apparatus for accessing data using a cache
KR100330576B1 (ko) 컴퓨터네트워크로부터월드와이드웹상의페이지위치을파악하고문서위치를파악하는시스템및방법
US6052697A (en) Reorganization of collisions in a hash bucket of a hash table to improve system performance
US8521790B2 (en) Increasing efficiency of data storage in a file system
US7191289B2 (en) Method and system for an atomically updated, central cache memory
US7802070B2 (en) Approach for de-fragmenting physical memory by grouping kernel pages together based on large pages
JP4317531B2 (ja) 複数のメモリ・バッファ・サイズを均衡させるためのシステムおよび方法
JP2002511616A (ja) 高性能オブジェクト・キャッシュ
EP1358575A2 (en) High performance efficient subsystem for data object storage
JPH10133950A (ja) ページテーブル更新方法および装置
CN115994122B (zh) 快速缓存信息的方法、系统、设备及储存介质
US20050240716A1 (en) System and method for interfacing index based and interator based application programming interfaces
US7200731B2 (en) Memory leak detection
US20070050551A1 (en) Cache method and cache system for storing file's data in memory blocks divided from cache memory
CN112115002A (zh) 从损坏或不可信机械硬盘恢复文件的方法及装置
US7509461B1 (en) Method and apparatus for intelligent buffer cache pre-emption
US7765378B1 (en) Utilization of memory storage
US6618792B1 (en) Method and apparatus for locating data in computer systems
US20020184441A1 (en) Apparatus and methods for caching objects using main memory and persistent memory
US8028011B1 (en) Global UNIX file system cylinder group cache
US6834330B2 (en) Pre-fetch of records identified by an I/O trace
US20010011335A1 (en) Data processing system having a network and method for managing memory by storing discardable pages in a local paging device