JP2002539558A - ローカルバスノードを備えたマルチプレクサバス - Google Patents

ローカルバスノードを備えたマルチプレクサバス

Info

Publication number
JP2002539558A
JP2002539558A JP2000605899A JP2000605899A JP2002539558A JP 2002539558 A JP2002539558 A JP 2002539558A JP 2000605899 A JP2000605899 A JP 2000605899A JP 2000605899 A JP2000605899 A JP 2000605899A JP 2002539558 A JP2002539558 A JP 2002539558A
Authority
JP
Japan
Prior art keywords
bus
circuit
data signal
transmitting
control signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000605899A
Other languages
English (en)
Inventor
フーフ マーティン
Original Assignee
インフィネオン テクノロジース アクチエンゲゼルシャフト
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by インフィネオン テクノロジース アクチエンゲゼルシャフト filed Critical インフィネオン テクノロジース アクチエンゲゼルシャフト
Publication of JP2002539558A publication Critical patent/JP2002539558A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
    • H04L12/44—Star or tree networks
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
    • H04L12/40—Bus networks

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Bus Control (AREA)
  • Small-Scale Networks (AREA)
  • Time-Division Multiplex Systems (AREA)

Abstract

(57)【要約】 複数の送受信回路（２）を接続するために、送受信回路がローカルに分散されたバスノード（１）に接続され、このバスノードがさらに別の送受信回路または別のバスノード（１）へ接続される。これらのバスノード（１）はデータ信号と並列に制御信号が送信される場合にデータ信号を転送するための第１の回路（２０）と、制御信号を転送するための第２の回路（３１〜３４）とを有している。

Description

【発明の詳細な説明】
【０００１】 本発明は請求項１の上位概念記載のマルチプレクサ回路装置に関する。
【０００２】 ここで示される回路は特に複数の送受信回路を相互接続して相互に通信できる
状態にするために用いられる。この課題はいわゆるトライステートバスによって
解決されることが多いが、これには幾つかの欠点が存在する。バス線路の容量負
荷は（バス加入者の送信回路の遮断に起因して）送信しようとしているバス加入
者の送信出力に比例する。送信出力と容量負荷との比は設計措置によって所望に
合わせて改善することはできず、テクノロジパラメータおよび所定の送受信回路
の数に依存して変動してしまう。所定のテクノロジでは達成可能な伝送速度は接
続された送受信回路の数の関数となる。特にバス加入者の増大時には伝送速度が
低下する。
【０００３】 さらにトライステートバスを使用することにより比較的複雑な駆動論理回路が
必要となる。２つのバス加入者が同時に送信することは短絡と同意になってしま
うので、決して２つの送受信回路が同時に信号をバスへ出力しないように保証し
なければならない。１つの送受信回路から他の送受信回路への切り換えを行う際
には、いずれの場合にもアクティブなバス加入者が全くないポーズを挿入し、そ
の際にこのポーズを中央のクロックを介して同期しなければならない。複雑なバ
スシステムでは特に、クロック信号を全ての送受信回路で同時に受信することが
保証されないという問題が発生する。したがってポーズは相応にこの種のクロッ
ク信号の伝搬時間差があっても２つのバス加入者が同時に送信を行わないことが
補償される大きさに定めなければならない。さらにトライステートバスを開発す
る際の設計および検証は既存のＣＡＤツールによってはきわめて不充分にしかサ
ポートされない。
【０００４】 こうした欠点を回避するために、トライステートバスに替えてマルチプレクサ
も使用される。基本的にはこの場合に等価な２つの問題解決手段が知られている
。第１のケースでは各送受信回路の入力側に固有のマルチプレクサが設けられて
おり、これによりどの送受信回路から信号を受信したいかを定めることができる
。第２のケースでは各送受信回路は信号を中央に配置された分配回路へ送信し、
この分配回路によって到来する信号のうち１つを選択して接続された全ての送受
信回路へ転送する。
【０００５】 ２つの手段とも幾つかの問題点を有している。特にこれら２つの解決手段は面
積上最適のものではなく、比較的大きな空間領域を必要とする。なぜならきわめ
て多数の接続線路を個々の送受信回路ないしこれに属するマルチプレクサ間に配
設しなければならないからである。必要面積は等価のトライステートバスの場合
の数倍を超えることもしばしばである。さらに許容される構造は所定数の送受信
回路に制限され、きわめて柔軟性に乏しく拡張しにくいものとなる。更なるバス
加入者が加わる場合には、接続線路の構造全体を新たな状況に適合させなければ
ならない。
【０００６】 本発明の課題は、複数の送受信回路を接続するマルチプレクサ装置をできる限
り小さな必要面積およびコストで加入者の種々の数の送受信回路へ適用できるよ
うにすることである。
【０００７】 この課題は請求項１の特徴を有する回路によって解決される。本発明の回路は
特に、種々の送受信回路間の接続をローカルに分散された複数のバスノードを介
して行い、中央の交換回路を介さないことを特徴とする。個々の送受信回路は最
も近傍に位置するバスノードのみと直接に接続されており、バスノードは別の送
受信回路または別のバスノードへの接続線路を有している。
【０００８】 このようにして比較的小さなデータ線路の全長が達成され、バス回路の必要面
積は周知のマルチプレクサバスの場合よりも格段に低減される。さらに有利には
全てのバスノードの構造がほぼ同一であり、このために比較的複雑なバス回路お
よびこれに接続される多数の送受信回路のコストが小さくなる。この解決手段の
モジュラ構造に基づいて局所的な変更を行うことも問題なく可能であり、その際
にバス回路の他の領域には影響はない。特に加入者の送受信回路の数を増大させ
たり低減させたりすることも容易に可能である。
【０００９】 本発明の別の実施形態は従属請求項に記載されている。個々のバスノードは例
えば簡単に製造可能な唯一のＡＮＤ／ＯＲゲートによって形成される。
【００１０】 本発明を以下に添付図面の図に即して詳細に説明する。図１には接続された４
つの送受信回路ないしバスノードを備えた本発明によるバスノードの回路図が示
されている。図２にはバス回路およびこれに接続された１４個の送受信回路の実
施例が概略的に示されている。図３には中央バスノードとこれに接続された別の
２つのバスノードおよび２つの送受信回路との間のデータ信号線路および制御信
号線路が概略的に示されている。図４には相互に接続された３つのバスノード間
のデータ線路の特性が示されている。図５には図１に示されたバスノードの別の
実施例が示されている。
【００１１】 図１に即してまず個々のバスノードの構造および機能を説明する。バスノード
はこの実施例では４つの近傍エレメントに接続されている。近傍エレメントはこ
こでは同種の別のバス回路または送受信回路であってもよい。このようなバスノ
ードの中央回路素子はＡＮＤ／ＯＲゲート２０である。このＡＮＤ／ＯＲゲート
２０はノードに接続された近傍エレメントに対してそれぞれ１つずつＡＮＤ段２
１、２２、２３、２４を有しており、このＡＮＤ段の２つの入力側はデータ信号
入力線路と制御信号入力線路とに接続されている。図示の実施例では、例えば第
１のＡＮＤ段２１の入力側はデータ信号入力線路Ｄ１ｉと第１の近傍エレメント
の制御信号入力線路Ｃ１ｉとに接続されている。さらに各近傍エレメントにはそ
れぞれ１つずつデータ信号出力線路Ｄ１ｏ〜Ｄ４ｏと制御信号入力線路Ｃ１ｏ〜
Ｃ４ｏとが接続されている。
【００１２】 概略的に線で示されているだけのデータ信号入力線路およびデータ信号出力線
路は一貫して並列に延在する複数の線路からバスの幅に相応に形成されることを
指摘しておく。このケースではこの種のバスノードは並列のデータ線路ごとに固
有のＡＮＤ／ＯＲゲートを有し、さらに個々の線路から成る制御線路はＡＮＤ／
ＯＲゲートへ分岐している。これは制御信号が常に１つのバス信号全体に相当す
るからである。ただしここでは簡単化のためにデータ線路は個別の線路から成っ
ているものとする。
【００１３】 近傍エレメントはデータ信号入力線路Ｄ１ｉ〜Ｄ４ｉを介して図示のバスノー
ドへデータ信号を送信するたびに同時に制御信号も制御信号入力線路Ｃ１ｉ〜Ｃ
４ｉを介して送信するように構成されている。これに対して近傍エレメントが制
御信号出力線路Ｃ１ｏ〜Ｃ４ｏを介して信号を受信する場合、これは同時に信号
がそれぞれデータ信号出力線路Ｄ１ｏ〜Ｄ４ｏを介して近傍エレメントへ送信さ
れることを意味する。
【００１４】 以下に第１の近傍エレメントのみが線路Ｄ１ｉ、Ｃ１ｉを介して信号をバスノ
ードへ送信し、他の３つの近傍エレメントは送信を行わない場合を考察する。つ
まり３つの制御信号入力線路Ｃ２ｉ、Ｃ３ｉ、Ｃ４ｉには信号が印加されないの
で、相応に３つのＡＮＤ段２２、２３、２４は阻止され、ＡＮＤ段２１は制御信
号入力線路Ｃ１ｉのセットによりイネーブルされる。ＡＮＤ／ＯＲゲート２０の
出力側は線路Ｄ１ｉを介して到来する第１の近傍エレメントのデータ信号に相応
する。
【００１５】 ＡＮＤ／ＯＲゲート２０の出力側はさらに４つのデータ信号出力線路Ｄ１ｏ〜
Ｄ４ｏへ分岐しており、このためデータ信号は４つの近傍エレメントの全てへ転
送される。ただしこれらのエレメントがデータ信号を実際に受信すべき信号とし
て受け入れ、（別のバスノードが存在する場合に）最も近い近傍エレメントまた
は送受信回路へこれを転送するためには、制御信号を同時に受信する必要がある
。このことは制御信号入力線路Ｃ１ｉがＡＮＤ段２１の前方で分岐され、他の３
つの近傍エレメントの制御信号入力線路Ｃ２ｏ、Ｃ３ｏ、Ｃ４ｏへ入線されるこ
とにより達成される。
【００１６】 図１に示された回路図からわかるように、各制御信号出力線路Ｃ１ｏ〜Ｃ４ｏ
にはそれぞれ１つずつＯＲゲート３１、３２、３３、３４が前置接続されており
、それぞれ他の３つの近傍エレメントの制御信号入力線路の分岐線へ入線してい
る。したがって図示のバスノードではデータ信号出力線路Ｄ１ｏ〜Ｄ４ｏ内を伝
搬するデータ信号が接続された他の３つのエレメントの１つに由来するか否かの
みが判別される。接続された第１のエレメントのみが送信を行い、相応の制御信
号出力線路Ｃ１ｏが更なる制御信号を受信しないこのケースでは、データ信号の
再度の転送は行われない。このようにして送信を行っている個々の送受信回路の
信号がつねに一方向にしか伝搬されず、不所望なフィードバックループのかたち
では進行しないことが保証される。
【００１７】 図２には図１に即して説明したバスノード（４つの近傍エレメントへの端子を
備えたノード）と同様に、１４個の送受信回路間のバス接続が具体的に実現され
ている。参照番号１で前述のバスノードが示されており、送受信回路には参照番
号２が付されている。バスノード１ないし送受信回路２の間の接続線路は全部で
４つ、すなわちデータ信号入力線路、データ信号出力線路、制御信号入力線路、
および制御信号出力線路である。バスシステム全体は送受信回路２のうちの１つ
から送信された信号が装置全体にわたって分配され、他の全ての送受信回路２で
受信されるように構成されている。
【００１８】 上述のようにバスノード１にとっては到来するデータ信号および制御信号が隣
接の別のバスノード１または接続された送受信回路２から直接に来たものである
か否かは重要ではないので、バスノード１に直接に接続される送受信回路２の数
は種々に異なる。図示の星形の装置では中央に配置されたバスノード１が少数の
送受信回路２に直接に接続されており（部分的にはそうでないところもある）、
縁部領域に存在するバスノード１は多数が送受信回路へ直接に接続されている。
【００１９】 図２を見るとわかるように、このような本発明のマルチプレクサバスの実施例
は周知の解決手段より著しく小さい。特に接続線路の全長は各送受信回路２が他
の全ての送受信回路２へ直接に接続されるケースに比べて数分の１の大きさにな
っている。
【００２０】 図３にはさらに、中央バスノード１とこれに接続された２つの別のバスノード
１および２つの送受信回路２との間のデータ信号線路および制御信号線路の特性
が拡大された概略図で示されている。ここで使用されている種々の線路の参照番
号は図１の参照番号に相応している。
【００２１】 相互に接続された３つのバスノード間のデータ線路３の実際の特性は図４に示
されている。この図に基づいてさらにわかるように、バスの任意の延長方向には
最大で２個のデータ線路３が延在しており、第２のデータ線路は反対方向でのデ
ータ輸送のために設けられている。外部に配置された２つのバスノード１を接続
するのに別のデータ線路は必要ない。
【００２２】 このようなバスノード１を使用する際の更なる利点は信号がＡＮＤ／ＯＲゲー
ト２０によってつねに“リフレッシュ”されることである。中断のない線路では
信号伝搬時間は線路長が増大するにつれて自乗的に増大するので、ここで提案し
ているバスシステムでは信号伝搬時間の短縮も達成される。この効果は付加的に
ＡＮＤ／ＯＲゲート２０の後方に配置された（図示されない）バッファによって
支援される。
【００２３】 上述したように、この手段では接続されたバス加入者の数を容易に変更するこ
とができる。図２に示されたバス回路にさらに送受信回路２を付加するためには
、例えば送受信回路２のうちの１つをバスノード１と置換して、置換された送受
信回路２と新たな回路とを接続するだけでよい。装置の他の領域における残りの
送受信回路２にはこの変更は適用されない。システム全体は従来周知のマルチプ
レクサバスの実施例に比べて格段に柔軟に扱うことができるようになる。
【００２４】 使用されるバスノード１はもちろん４つの近傍エレメントへの接続線路のみに
限定されない。これとは異なる数の接続線路もいずれの場合にも可能であり、バ
スを３次元的に構成するときには特に６つの近傍エレメントが適用される。同様
に近傍エレメントへの線路の数も個々のバスシステムの内部で変更可能であり、
その場合に全く同種のバスノード１から構成することにより構造全体がさらに簡
単化される。また送受信回路２およびバスノード１を図示のような星形に配置し
なくてもよい。１４個の送受信回路２を接続する手段は多数考えられ、例えばチ
ェーン状、ツリー状、またはピラミッド状の装置を構成することができる。全シ
ステムをきわめて柔軟に構成可能なので、これにより例えば所定の空間領域を最
適に利用できる。しかも図２に示された装置によれば、相互に最も離れて配置さ
れた送受信回路２間の線路長であってもチェーン状の構成に比べて相対的に短く
て済むので有利である。
【００２５】 これまでは所定の時点でそのつど１つの送受信回路２のみがデータ信号をバス
へ送信する理想的なケースのみを扱ってきた。これは例えば中央の制御論理回路
が全ての送受信回路２を監視し、どの送受信回路２が現時点で送信を行えるかを
決定することにより達成される。制御論理回路のタスクはここではトライステー
トバスを使用するケースと全く同じなので、ここから周知の制御論理回路をここ
で提案している本発明のマルチプレクサバスにおいて使用することができる。た
だしバス全体を制御する他の手段も可能である。制御論理回路は例えば送受信回
路２に代えてバスノード１への影響を監視し、種々のＡＮＤ段の分離を制御する
。この制御部は中央に配置してもよいし、ローカルに分散させてもよい。また信
号が所定の方向ないし所定のバス領域のみに転送されるように制御論理回路を構
成してもよい。
【００２６】 このような制御論理回路を使用すれば一般に２つの送受信回路２が同時に信号
をバスへ送信する事態には決していたらない。ただしいったんこの事態が生じる
と、所定の期間にわたって同時性により誤った結果がもたらされることがある。
例えば少なくとも１つの送受信回路２が１を送信すると、そのデータ線路上の全
てのバス加入者が同様にこの１を受信する。これは同様に送信を行っている他の
送受信回路２のデータ信号とは無関係に行われる。トライステートバスとは異な
り、これは短絡にはいたらない。
【００２７】 ただし２つの送受信回路２が同時に送信を行うとフィードバックループが生じ
ることがあり、これによりデータ信号が２つの隣接するバスノード間で連続的に
交換されることになる。このケースではその間に再び全ての送受信回路２が０を
送信しても一度送信された１がバスのデータ線路上にとどまったままとなる。こ
の状態は制御信号を送出するのが１つの送受信回路２のみとなるまでとどまる。
この種のフィードバックループは当該の駆動状態、すなわち唯一の送受信回路２
が送信を行う場合には決してアクティブにならない。しかしこれは理論上は発生
しうるのでＣＡＤツールを用いて新たに構想された構造のテストの際には問題が
生じる。
【００２８】 図５に示されたバスノードの実施例を用いればこの種のフィードバックループ
の発生を回避することができる。この実施例は図１の中央のＡＮＤ／ＯＲゲート
２０に代えて４つのＡＮＤ／ＯＲゲート２０１〜２０４を使用し、これらのゲー
トが４つのデータ信号出力線路Ｄ１ｏ〜Ｄ４ｏのうちそれぞれ１つに接続される
ことを特徴とする。ただしＡＮＤ／ＯＲゲート２０１〜２０４内のＡＮＤ段の数
は近傍エレメントの数よりも１だけ低く、ここで所定のＡＮＤ／ＯＲゲートのＡ
ＮＤ段の入力信号は出力側が近傍エレメントのうち１つに通じるデータ信号出力
線路に接続された残りの近傍エレメントに由来し、当該のエレメントそのものに
は由来しない。図５に示された実際の実施例では、これは具体的にデータ信号出
力線路Ｄ１ｏに属するＡＮＤ／ＯＲゲート２０１が第２、第３ないし第４の近傍
エレメントのデータ信号入力線路に接続されることを意味する。
【００２９】 これにより図１の回路のように制御信号が送信を行う近傍エレメントへ戻って
しまうことが回避されるだけでなく、データ信号の戻り伝搬も回避される。２つ
の送受信回路２が同時に制御信号を送出したとしても、データ信号は１度だけ１
方向のみに伝搬し、２つのバスノード１の間で循環しない。それぞれ唯一の送受
信回路２のみがアクティブであるノーマルな駆動状態では、示されている２つの
回路は同値である。
【００３０】 データ信号線路が並列に延在する複数の線路から成る場合には、バスシステム
を修正し、送受信回路２にどのバス加入者がその時点で送信を行っているかを識
別させることができる。これは例えば幾つかのデータ信号線路に優先性を割当て
ることによって行われ、その際に送受信回路２はそのつど優先性を有する線路へ
付加的に１を送信する。受信した送受信回路２ではどこから相応の信号が来たか
、優先性の決定が導出できるかが検出される。
【００３１】 さらにバス線路が並列に延在する複数の線路から成る場合に複数のバス加入者
が全ての線路を要求するわけではないことが考慮される。例えば８つの線路のう
ち第１の線路をメモリアドレスの引き渡しのみに使用する場合、複数のバス加入
者は機能に相応して決してデータ信号の送受信を行わない。他方では基本的に送
受信のみしか行わない別のバス加入者が存在する。このケースでは信号をバスノ
ードによって所定の方向から受信するか、所定の方向へ転送できれば充分である
。計算を行うためにバスノードの構造を使用することができる。例えばＡＮＤ／
ＯＲゲートで相応にオーバーフローしたＡＮＤ段または図５のバスノード全体の
ＡＮＤ／ＯＲゲートを省略することができる。
【００３２】 さらに指摘すべきは、本発明の個々のバスノードの作用を別の論理回路（例え
ばＮＡＮＤ／ＮＡＮＤ構造）により図示のＡＮＤ／ＯＲゲート２０；２０１〜２
０４に代えて実現できるということである。例えばバスシステム全体を負の論理
回路として構成し、ＡＮＤ／ＯＲゲートに相応するＯＲ／ＡＮＤゲートないしＮ
ＯＲ／ＮＯＲ構造を使用することもできる。
【図面の簡単な説明】
【図１】 本発明によるバスノードの回路図である。
【図２】 １４個の送受信回路の実施例を示す図である。
【図３】 中央バスノードとこれに接続された別の２つのバスノードおよび２つの送受信
装置との間のデータ信号線路および制御信号線路を示す図である。
【図４】 相互に接続された３つのバスノード間のデータ線路の特性を示す図である。
【図５】 図１に示されたバスノードの別の実施例を示す図である。

Claims (12)

    【特許請求の範囲】
  1. 【請求項１】 データ信号とデータ信号を表す制御信号とを送受信するため
    の接続線路を介して送受信回路（２）を接続する マルチプレクサから成るバス回路において、 送受信回路（２）は接続線路を介して１つのバスノード（１）のみに接続され
    ており、該バスノード自体は別の送受信回路（２）または別のバスノード（１）
    へ接続されており、 各バスノード（１）は ａ）データ信号およびデータ信号を表す制御信号を接続された送受信回路（２）
    またはバスノード（１）から受信するデータ信号入力線路（Ｄ１ｉ〜Ｄ４ｉ）お
    よびこれに属する制御信号入力線路（Ｃ１ｉ〜Ｃ４ｉ）と、 ｂ）データ信号およびデータ信号を表す制御信号を接続された送受信回路（２）
    またはバスノード（１）へ送信するデータ信号出力線路（Ｄ１ｏ〜Ｄ４ｏ）およ
    びこれに属する制御信号出力線路（Ｃ１ｏ〜Ｃ４ｏ）と、 ｃ）所属の制御信号入力線路（Ｃ１ｉ〜Ｃ４ｉ）上のデータ信号と同時に制御信
    号が受信される場合に受信データ信号を接続された送受信回路（２）またはバス
    ノード（１）へ転送する第１の回路と、 ｄ）制御信号を受信する送受信回路（２）またはバスノード（１）以外で接続さ
    れた全ての送受信回路（２）またはバスノード（１）へ受信制御信号を転送する
    第２の回路と を有する、 ことを特徴とするマルチプレクサから成るバス回路。
  2. 【請求項２】 第１の回路はデータ信号を接続された全ての送受信回路（２
    ）またはバスノード（１）へ転送するように構成されている、請求項１記載のバ
    ス回路。
  3. 【請求項３】 第１の回路はＡＮＤ／ＯＲゲート（２０）によって形成され
    ており、該ゲートの入力側はデータ信号入力線路（Ｄ１ｉ〜Ｄ４ｉ）および制御
    信号入力線路（Ｃ１ｉ〜Ｃ４ｉ）に接続されており、ゲートの出力側は全てのデ
    ータ信号出力線路（Ｄ１ｏ〜Ｄ４ｏ）に接続されている、請求項２記載のバス回
    路。
  4. 【請求項４】 第１の回路は制御信号を受信する送受信回路（２）またはバ
    スノード（１）以外の接続された全ての送受信回路（２）またはバスノード（１
    ）へデータ信号を転送するように構成されている、請求項１記載のバス回路。
  5. 【請求項５】 第１の回路はＡＮＤ／ＯＲゲート（２０１〜２０４）によっ
    て形成されており、該ゲートの出力側はそれぞれ（所定の送受信回路（２）また
    はバスノード（１）へ接続された）データ信号出力線路（Ｄ１ｏ〜Ｄ４ｏ）に接
    続されており、ゲートの入力側は別の送受信回路（２）またはバスノード（１）
    から来るデータ信号入力線路（Ｄ１ｉ〜Ｄ４ｉ）および制御信号入力線路（Ｃ１
    ｉ〜Ｃ４ｉ）のみに接続されている、請求項４記載のバス回路。
  6. 【請求項６】 第２の回路は複数のＯＲゲート（３１〜３４）によって形成
    されている、請求項１から５までのいずれか１項記載のバス回路。
  7. 【請求項７】 所定の時点でそのつど唯一の送受信回路（２）のみが信号を
    送信することを保証する制御論理回路が設けられている、請求項１から６までの
    いずれか１項記載のバス回路。
  8. 【請求項８】 データ信号の転送を制御する制御論理回路がバスノード（１
    ）内に設けられている、請求項１から７までのいずれか１項記載のバス回路。
  9. 【請求項９】 各バスノード（１）に対して接続された送受信回路（２）ま
    たはバスノード（１）の数は等しい、請求項１から８までのいずれか１項記載の
    バス回路。
  10. 【請求項１０】 バスノード（１）は星形に配置されている、請求項１から
    ９までのいずれか１項記載のバス回路。
  11. 【請求項１１】 データ信号出力線路（Ｄ１ｏ〜Ｄ４ｏ）内にバッファが設
    けられている、請求項１から１０までのいずれか１項記載のバス回路。
  12. 【請求項１２】 データ信号の送信時に送信を行っている送受信回路（２）
    を表す特徴が設けられている、請求項１から１１までのいずれか１項記載のバス
    回路。
JP2000605899A 1999-03-17 2000-03-01 ローカルバスノードを備えたマルチプレクサバス Pending JP2002539558A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE19911954A DE19911954A1 (de) 1999-03-17 1999-03-17 Multiplexer-Bus mit lokalen Bus-Knoten
DE19911954.6 1999-03-17
PCT/DE2000/000594 WO2000055737A2 (de) 1999-03-17 2000-03-01 Multiplexer-bus mit lokalen bus-knoten

Publications (1)

Publication Number Publication Date
JP2002539558A true JP2002539558A (ja) 2002-11-19

Family

ID=7901339

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000605899A Pending JP2002539558A (ja) 1999-03-17 2000-03-01 ローカルバスノードを備えたマルチプレクサバス

Country Status (7)

Country Link
US (1) US7061933B2 (ja)
EP (1) EP1161816B1 (ja)
JP (1) JP2002539558A (ja)
KR (1) KR20010102573A (ja)
CN (1) CN1360777A (ja)
DE (2) DE19911954A1 (ja)
WO (1) WO2000055737A2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004510229A (ja) * 2000-09-22 2004-04-02 ジステモニック・アクチエンゲゼルシヤフト プロセッサバス構成

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10042380C1 (de) 2000-08-29 2002-02-21 Infineon Technologies Ag Basiselement für eine Multiplexerstruktur sowie entsprechende Multiplexerstruktur
DE10319561B4 (de) * 2003-04-30 2005-05-04 Siemens Ag Verfahren zum Betreiben einer digitalen Schnittstellenanordnung sowie digitale Schnittstellenanordnung zum Austausch von Daten
US7707266B2 (en) * 2004-11-23 2010-04-27 Intel Corporation Scalable, high-performance, global interconnect scheme for multi-threaded, multiprocessing system-on-a-chip network processor unit
CN105847214B (zh) * 2006-01-13 2020-10-27 高通股份有限公司 用于局部化及分布式分配多路复用及控制的方法和设备

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1561962A (en) * 1977-04-29 1980-03-05 Int Computers Ltd Data processing systems
DE3766979D1 (de) * 1986-02-17 1991-02-07 Siemens Ag Schaltungsanordnung zur seriellen datenuebertragung zwischen mehreren teilnehmerstellen.
US5155387A (en) * 1989-12-28 1992-10-13 North American Philips Corp. Circuit suitable for differential multiplexers and logic gates utilizing bipolar and field-effect transistors
US5127067A (en) * 1990-09-10 1992-06-30 Westinghouse Electric Corp. Local area network with star topology and ring protocol
US5339307A (en) * 1991-06-28 1994-08-16 Digital Equipment Corporation Data communication system with a local network interface
US5740174A (en) * 1995-11-02 1998-04-14 Cypress Semiconductor Corp. Method and apparatus for performing collision detection and arbitration within an expansion bus having multiple transmission repeater units

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004510229A (ja) * 2000-09-22 2004-04-02 ジステモニック・アクチエンゲゼルシヤフト プロセッサバス構成

Also Published As

Publication number Publication date
DE19911954A1 (de) 2000-09-28
US7061933B2 (en) 2006-06-13
WO2000055737A3 (de) 2001-02-22
EP1161816A2 (de) 2001-12-12
KR20010102573A (ko) 2001-11-15
WO2000055737A2 (de) 2000-09-21
EP1161816B1 (de) 2005-02-09
DE50009479D1 (de) 2005-03-17
US20020067734A1 (en) 2002-06-06
CN1360777A (zh) 2002-07-24

Similar Documents

Publication Publication Date Title
US8284766B2 (en) Multi-core processor and method of communicating across a die
US5349654A (en) Fault tolerant data exchange unit
CA1248209A (en) Reliable synchronous inter-node communication in a self-routing network
TWI759585B (zh) 異步多時鐘域資料流接合及再同步系統及方法
JP2533223B2 (ja) 多段通信ネットワ―ク
JP5731391B2 (ja) 自己タイミング型時分割多重化バスを使用した相互接続
JP4824111B2 (ja) バス上で単純かつ高い信頼度の分散アービトレーションを行うための回路、方法及び装置
US7296105B2 (en) Method and apparatus for configuring an interconnect to implement arbitration
KR20070003969A (ko) 트랜잭션 철회를 위한 집적회로와 방법
CN103577379B (zh) 一种检测片上网络中死锁的方法
JP2002539558A (ja) ローカルバスノードを備えたマルチプレクサバス
JPS63193741A (ja) デジタル信号スイッチおよびこれを含むネットワーク並びに複数のデジタル装置の相互接続を構成する方法
US20140314417A1 (en) Reconfiguration of an optical connection infrastructure
CN101488911B (zh) 一种可信模块的可变优先权通讯装置及其控制方法
US7360007B2 (en) System including a segmentable, shared bus
JP3599095B2 (ja) ネットワーク装置
US20090113084A1 (en) Controlling transmission on an asynchronous bus
EP0461816B1 (en) Communication network node used for network interconnection
US6185646B1 (en) Method and apparatus for transferring data on a synchronous multi-drop
WO2007037384A1 (ja) 自己同期型の処理ユニットを有するシステム
JPH11212927A (ja) 競合調停方法
KR100970615B1 (ko) 동기 입출력 포트 확장 장치
JPH07101883B2 (ja) 信号路二重化ループバックシステム
JPH02193250A (ja) コンピュータ接続方式
Khan et al. Design and implementation of an interface control unit for rapid prototyping

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050114

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20050616