JP2002538683A - 走査速度変調の制御 - Google Patents
走査速度変調の制御Info
- Publication number
- JP2002538683A JP2002538683A JP2000601832A JP2000601832A JP2002538683A JP 2002538683 A JP2002538683 A JP 2002538683A JP 2000601832 A JP2000601832 A JP 2000601832A JP 2000601832 A JP2000601832 A JP 2000601832A JP 2002538683 A JP2002538683 A JP 2002538683A
- Authority
- JP
- Japan
- Prior art keywords
- svm
- scanning speed
- deflection signal
- speed modulation
- signal generator
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N3/00—Scanning details of television systems; Combination thereof with generation of supply voltages
- H04N3/10—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical
- H04N3/30—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical otherwise than with constant velocity or otherwise than in pattern formed by unidirectional, straight, substantially horizontal or vertical lines
- H04N3/32—Velocity varied in dependence upon picture information
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Details Of Television Scanning (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Abstract
(57)【要約】
走査速度変調偏向信号生成器は、前記走査速度変調偏向信号生成器に接続された可変伝導装置を有する。第一の状況において、可変伝導装置は、走査速度変調偏向信号を制御するフィードバック・パスを提供し、第二の状況において、可変伝導装置は、該フィードバック・パスを中断させ、上記走査速度変調偏向信号の生成を妨げる。
Description
【０００１】 本発明は、ピクチャ・シャープネスを強調する走査速度変調（ＳＶＭ）システ
ムに係り、特に、ＳＶＭシステムに一体化された走査速度変調制御回路に関する
。
ムに係り、特に、ＳＶＭシステムに一体化された走査速度変調制御回路に関する
。
【０００２】 （発明の背景） ＳＶＭシステムは、ビデオ・ディスプレイ信号の輝度成分から導かれる微分さ
れた映像信号若しくはＳＶＭ信号に基づいて電子ビームの走査速度を変調するこ
とによって、陰極線管ピクチャ・シャープネスを強調し得ることはよく知られて
いる。電子ビームの走査速度を遅くすると、ディスプレイの特定の点により多く
の電子が着地するため、ディスプレイ上の特定の位置におけるピクチャをより明
るくする。対照的に、電子ビームの速度を増やすと、より少ない電子がディスプ
レイに衝突し、よって特定の位置におけるピクチャがより暗くなる。このような
変調の正味効果は、ピクチャのエッジ・トランジッションについてディスプレイ
強度を変えるため、よって向上されたピクチャ・シャープネスが知覚される。し
かし、例えば、チャネルが変更され、コンピュータ画像が表示された場合、又は
、オンスクリーン表示メッセージ（ＯＳＤ）信号が表示されるために生成された
場合、などの特定の状況下では、ＳＶＭ処理を非稼動状態とすることが望ましい
。加えて、ＳＶＭ回路の出力ステージは、それらステージにおける余分な損失（
過剰な温度）を防ぐように制御されなければならない。
れた映像信号若しくはＳＶＭ信号に基づいて電子ビームの走査速度を変調するこ
とによって、陰極線管ピクチャ・シャープネスを強調し得ることはよく知られて
いる。電子ビームの走査速度を遅くすると、ディスプレイの特定の点により多く
の電子が着地するため、ディスプレイ上の特定の位置におけるピクチャをより明
るくする。対照的に、電子ビームの速度を増やすと、より少ない電子がディスプ
レイに衝突し、よって特定の位置におけるピクチャがより暗くなる。このような
変調の正味効果は、ピクチャのエッジ・トランジッションについてディスプレイ
強度を変えるため、よって向上されたピクチャ・シャープネスが知覚される。し
かし、例えば、チャネルが変更され、コンピュータ画像が表示された場合、又は
、オンスクリーン表示メッセージ（ＯＳＤ）信号が表示されるために生成された
場合、などの特定の状況下では、ＳＶＭ処理を非稼動状態とすることが望ましい
。加えて、ＳＶＭ回路の出力ステージは、それらステージにおける余分な損失（
過剰な温度）を防ぐように制御されなければならない。
【０００３】 これらの目的を達成するために、多様なスキームが用いられてきた。例えば、
出力ステージ装置を保護する制御回路とＯＳＤ処理中にＳＶＭ回路を非稼動状態
にする非可動化回路とを有するＳＶＭシステムが知られている。出力ステージ装
置における過剰な損失を防ぐために、出力ステージ電流に基づいてＳＶＭ信号振
幅を制御することも知られている。しかし、このようなシステムは、複数の欠点
を有する。しかし、ＳＶＭ抑制及び余分な損失の防止は、非常に多くの構成要素
と増加されたコストとを導く個別の独立したシステムによって促進される。
出力ステージ装置を保護する制御回路とＯＳＤ処理中にＳＶＭ回路を非稼動状態
にする非可動化回路とを有するＳＶＭシステムが知られている。出力ステージ装
置における過剰な損失を防ぐために、出力ステージ電流に基づいてＳＶＭ信号振
幅を制御することも知られている。しかし、このようなシステムは、複数の欠点
を有する。しかし、ＳＶＭ抑制及び余分な損失の防止は、非常に多くの構成要素
と増加されたコストとを導く個別の独立したシステムによって促進される。
【０００４】 このように、これら重要な目的の両方を最小限の構成要素を用いて達成するＳ
ＶＭ制御回路が必要とされている。ＳＶＭシステムをうまく操作するために必要
とされる部品の数を減らすことで、コストを下げることができる。
ＶＭ制御回路が必要とされている。ＳＶＭシステムをうまく操作するために必要
とされる部品の数を減らすことで、コストを下げることができる。
【０００５】 （発明の開示） 走査速度変調偏向信号生成器は、前記走査速度変調偏向信号生成器に接続され
た可変伝導装置を有する。第一の状況において、可変伝導装置は、走査速度変調
偏向信号を制御するフィードバック・パスを提供し、第二の状況において、可変
伝導装置は、該フィードバック・パスを中断させ、上記走査速度変調偏向信号の
生成を妨げる。
た可変伝導装置を有する。第一の状況において、可変伝導装置は、走査速度変調
偏向信号を制御するフィードバック・パスを提供し、第二の状況において、可変
伝導装置は、該フィードバック・パスを中断させ、上記走査速度変調偏向信号の
生成を妨げる。
【０００６】 （実施形態） 図１において、輝度映像信号Ｌは、（図示しない）走査電子ビームの速度を変
調するＳＶＭ偏向信号を生成するＳＶＭ回路１００に適用される。ＳＶＭ制御回
路２００は、ＳＶＭ回路１００の出力ステージにおける余分な損失を防ぐように
ＳＶＭ回路１００を制御すると共に、ＳＶＭディスプレイ強調を要求しないディ
スプレイ状況を感知したときにＳＶＭ回路１００を稼動化若しくは非稼動化させ
る。特に、輝度映像信号Ｌは、微分器回路２に接続された増幅器ステージ１に入
り、よって輝度映像信号Ｌは増幅され、微分される。次に、微分された映像信号
若しくはＳＶＭ信号は、全通過イコライザ１及び２を通す遅延ステージ３に適用
される。遅延ステージ３は、ＳＶＭ信号を遅延させ、その対応する表示された輝
度信号を有する出力ステージ８における同期を提供する。ＳＶＭ信号が一旦遅延
されると、それは、ＳＶＭ信号を増幅し、下流の構成要素を保護するためにその
ピーク間電圧を制限する制限増幅器ステージ４に入る。ＳＶＭ信号は、次いで、
出力ステージ８を駆動し、ノイズ・コアリングを提供するプレドライバ・ステー
ジ５に適用される。ドライバ６は、次いで、ＳＶＭ信号を、ＳＶＭコイル７を駆
動するのに用いられるＳＶＭ偏向信号へ変換する。
調するＳＶＭ偏向信号を生成するＳＶＭ回路１００に適用される。ＳＶＭ制御回
路２００は、ＳＶＭ回路１００の出力ステージにおける余分な損失を防ぐように
ＳＶＭ回路１００を制御すると共に、ＳＶＭディスプレイ強調を要求しないディ
スプレイ状況を感知したときにＳＶＭ回路１００を稼動化若しくは非稼動化させ
る。特に、輝度映像信号Ｌは、微分器回路２に接続された増幅器ステージ１に入
り、よって輝度映像信号Ｌは増幅され、微分される。次に、微分された映像信号
若しくはＳＶＭ信号は、全通過イコライザ１及び２を通す遅延ステージ３に適用
される。遅延ステージ３は、ＳＶＭ信号を遅延させ、その対応する表示された輝
度信号を有する出力ステージ８における同期を提供する。ＳＶＭ信号が一旦遅延
されると、それは、ＳＶＭ信号を増幅し、下流の構成要素を保護するためにその
ピーク間電圧を制限する制限増幅器ステージ４に入る。ＳＶＭ信号は、次いで、
出力ステージ８を駆動し、ノイズ・コアリングを提供するプレドライバ・ステー
ジ５に適用される。ドライバ６は、次いで、ＳＶＭ信号を、ＳＶＭコイル７を駆
動するのに用いられるＳＶＭ偏向信号へ変換する。
【０００７】 可変伝導スイッチ９は、制限増幅器ステージ４の入力及び出力ステージ８にお
けるドライバ６の出力においてＳＶＭ回路１００に接続される。可変伝導スイッ
チ９は、制御信号ＣＳ１に感応してＳＶＭ信号振幅を制御し、よってＳＶＭ信号
の一部を回路１００からグラウンドに導くことにより出力ステージ８における余
分な損失を防ぐ可変導電性装置として、動作し得る。加えて、可変伝導スイッチ
９は、ＳＶＭ回路１００を稼動化若しくは非稼動化させる制御信号ＣＳ２によっ
て制御される。制御回路１０がＳＶＭがＯＦＦであると判断する場合、又は、例
えばチャネル変更、入力信号選択若しくはＯＳＤメッセージ挿入などＳＶＭ強調
状況ではないと判断する場合、制御ブロック１０はＳＶＭ ＯＮ／ＯＦＦ制御信
号の状態を変える。ＳＶＭ ＯＦＦ若しくは非ＳＶＭ強調状況が終了すると、Ｓ
ＶＭ ＯＮ／ＯＦＦ状態は切り替えられ、ＳＶＭ回路１００操作を再構築し、出
力電力損失のフィードバック制御を復活させる。スイッチＳＷ１は、スイッチン
グ機能は制御器１０内で若しくは外部スイッチング装置を用いて促進され得るこ
とを示すために破線で輪郭が示される。
けるドライバ６の出力においてＳＶＭ回路１００に接続される。可変伝導スイッ
チ９は、制御信号ＣＳ１に感応してＳＶＭ信号振幅を制御し、よってＳＶＭ信号
の一部を回路１００からグラウンドに導くことにより出力ステージ８における余
分な損失を防ぐ可変導電性装置として、動作し得る。加えて、可変伝導スイッチ
９は、ＳＶＭ回路１００を稼動化若しくは非稼動化させる制御信号ＣＳ２によっ
て制御される。制御回路１０がＳＶＭがＯＦＦであると判断する場合、又は、例
えばチャネル変更、入力信号選択若しくはＯＳＤメッセージ挿入などＳＶＭ強調
状況ではないと判断する場合、制御ブロック１０はＳＶＭ ＯＮ／ＯＦＦ制御信
号の状態を変える。ＳＶＭ ＯＦＦ若しくは非ＳＶＭ強調状況が終了すると、Ｓ
ＶＭ ＯＮ／ＯＦＦ状態は切り替えられ、ＳＶＭ回路１００操作を再構築し、出
力電力損失のフィードバック制御を復活させる。スイッチＳＷ１は、スイッチン
グ機能は制御器１０内で若しくは外部スイッチング装置を用いて促進され得るこ
とを示すために破線で輪郭が示される。
【０００８】 図２は、図１の回路を示し、ＳＶＭ回路１００及びＳＶＭ制御回路２００の詳
細な実施形態を含む。図２において、輝度映像信号Ｌは、トランジスタＱ２によ
って増幅され、インダクタＬ１によってコレクタ回路において微分される。トラ
ンジスタＱ２のエミッタ電極は、レジスタＲ７を経由して、グラウンドに接続さ
れ、コレクタは、レジスタＲ８を通じて、例えば１２ボルトである動作電位＋Ｖ
Ａのソースに接続される。動作電位＋ＶＡは、レジスタＲ９によって、デカップ
リング・コンデンサＣ４と直列に分離される。トランジスタＱ２のコレクタ電極
は、更に、トランジスタＱ３のベース電極に接続される。トランジスタＱ３、コ
ンデンサＣ５、インダクタＬ２、及び、レジスタＲ１１、Ｒ１２は、補助的全通
過イコライザ１を形成し、トランジスタＱ４、コンデンサＣ６、インダクタＬ３
、及び、レジスタＲ１４、Ｒ１５は、補助的全通過イコライザ２を形成する。全
通過イコライザ１の出力は、トランジスタＱ４のベース電極に接続される。全通
過イコライザ１及び２は、一体となって、（図示しない）輝度処理回路によって
ＳＶＭ信号の対応する輝度成分内に導入された遅延を補償するためにＳＶＭ信号
を２７０ｎｓ遅延する遅延ステージ３を形成する。トランジスタＱ３のエミッタ
電極は、レジスタＲ１０を通じて、供給電圧＋ＶＡへ接続され、トランジスタＱ
４のコレクタ電極は、レジスタＲ１３を通じて、供給電圧＋ＶＡへ接続される。
電力供給＋ＶＡは、更に、レジスタＲ３２によって、デカップリング・コンデン
サＣ６と直列に分離される。
細な実施形態を含む。図２において、輝度映像信号Ｌは、トランジスタＱ２によ
って増幅され、インダクタＬ１によってコレクタ回路において微分される。トラ
ンジスタＱ２のエミッタ電極は、レジスタＲ７を経由して、グラウンドに接続さ
れ、コレクタは、レジスタＲ８を通じて、例えば１２ボルトである動作電位＋Ｖ
Ａのソースに接続される。動作電位＋ＶＡは、レジスタＲ９によって、デカップ
リング・コンデンサＣ４と直列に分離される。トランジスタＱ２のコレクタ電極
は、更に、トランジスタＱ３のベース電極に接続される。トランジスタＱ３、コ
ンデンサＣ５、インダクタＬ２、及び、レジスタＲ１１、Ｒ１２は、補助的全通
過イコライザ１を形成し、トランジスタＱ４、コンデンサＣ６、インダクタＬ３
、及び、レジスタＲ１４、Ｒ１５は、補助的全通過イコライザ２を形成する。全
通過イコライザ１の出力は、トランジスタＱ４のベース電極に接続される。全通
過イコライザ１及び２は、一体となって、（図示しない）輝度処理回路によって
ＳＶＭ信号の対応する輝度成分内に導入された遅延を補償するためにＳＶＭ信号
を２７０ｎｓ遅延する遅延ステージ３を形成する。トランジスタＱ３のエミッタ
電極は、レジスタＲ１０を通じて、供給電圧＋ＶＡへ接続され、トランジスタＱ
４のコレクタ電極は、レジスタＲ１３を通じて、供給電圧＋ＶＡへ接続される。
電力供給＋ＶＡは、更に、レジスタＲ３２によって、デカップリング・コンデン
サＣ６と直列に分離される。
【０００９】 全通過イコライザ２の出力は、コンデンサＣ７を通じて、高利得制限増幅器と
して動作するトランジスタＱ５のベース電極へ、ＡＣ接続される。レジスタＲ１
６は、トランジスタのバイアスを設定する。制限増幅器ステージ４は、ＳＶＭ信
号のピーク間電圧を制限し、これによってＳＶＭ回路１００における連続したト
ランジスタに対する余分な保護を提供する。トランジスタＱ１は、コンデンサＣ
３を経由して、制限増幅器４の入力へＡＣ接続され、その上、以下でより詳細に
説明するように、出力ステージ８における余分な損失を防ぐために負のフィード
バックを提供し、加えて、ＳＶＭ回路１００に対するオン／オフ若しくは抑制ス
イッチとしても機能する。トランジスタＱ５のコレクタ電極は、レジスタＲ１８
を通じて、供給電圧＋ＶＡへ接続され、更に、プレドライバ・ステージ５の入力
へ接続される。バイパス・コンデンサＣ８は、レジスタＲ１７と共に、ＳＶＭ信
号の周波数が増加したときに、増加された電圧利得を提供する。
して動作するトランジスタＱ５のベース電極へ、ＡＣ接続される。レジスタＲ１
６は、トランジスタのバイアスを設定する。制限増幅器ステージ４は、ＳＶＭ信
号のピーク間電圧を制限し、これによってＳＶＭ回路１００における連続したト
ランジスタに対する余分な保護を提供する。トランジスタＱ１は、コンデンサＣ
３を経由して、制限増幅器４の入力へＡＣ接続され、その上、以下でより詳細に
説明するように、出力ステージ８における余分な損失を防ぐために負のフィード
バックを提供し、加えて、ＳＶＭ回路１００に対するオン／オフ若しくは抑制ス
イッチとしても機能する。トランジスタＱ５のコレクタ電極は、レジスタＲ１８
を通じて、供給電圧＋ＶＡへ接続され、更に、プレドライバ・ステージ５の入力
へ接続される。バイパス・コンデンサＣ８は、レジスタＲ１７と共に、ＳＶＭ信
号の周波数が増加したときに、増加された電圧利得を提供する。
【００１０】 プレドライバ・ステージ５は、補助的タイプの、エミッタフォロワ・トランジ
スタＱ６及びＱ７を有し、トランジスタＱ６のベース電極はトランジスタＱ７の
ベース電極に接続され、両ベース電極はトランジスタＱ５のコレクタ電極へ接続
されている。トランジスタＱ６のエミッタ電極は、レジスタＲ１９を経由して、
トランジスタＱ７のエミッタ電極へ接続されている。トランジスタＱ６及びＱ７
は、クラスＢ増幅器を形成する。該増幅器は、出力ステージ８を駆動するように
動作すると共に、ノイズ・コアリングを提供する。すなわち、クラスＢ構成のた
めに、換言するとＳＶＭ信号から除去されるべき低レベル・ノイズ成分を生じさ
せるため、約±０．７ボルトより大きいＳＶＭ信号のみを接続する。
スタＱ６及びＱ７を有し、トランジスタＱ６のベース電極はトランジスタＱ７の
ベース電極に接続され、両ベース電極はトランジスタＱ５のコレクタ電極へ接続
されている。トランジスタＱ６のエミッタ電極は、レジスタＲ１９を経由して、
トランジスタＱ７のエミッタ電極へ接続されている。トランジスタＱ６及びＱ７
は、クラスＢ増幅器を形成する。該増幅器は、出力ステージ８を駆動するように
動作すると共に、ノイズ・コアリングを提供する。すなわち、クラスＢ構成のた
めに、換言するとＳＶＭ信号から除去されるべき低レベル・ノイズ成分を生じさ
せるため、約±０．７ボルトより大きいＳＶＭ信号のみを接続する。
【００１１】 プレドライバ・ステージ５の出力は、ＲＦＩを減らすためにレジスタＲ２０及
びコンデンサＣ１２によってフィルタリングされると共に、コンデンサＣ１０及
びＣ１１を通じて、トランジスタＱ８及びＱ９のベース電極へＡＣ接続される。
トランジスタＱ８のエミッタ電極は、レジスタＲ２６を通じて、一般的には１２
０〜１８０ボルトの範囲である動作電位＋ＶＢの比較的高いソースへ向けられる
。供給電圧＋ＶＢは、レジスタＲ２５によって、デカップリング・コンデンサＣ
９と直列に分離される。レジスタＲ２１、Ｒ２２、Ｒ２３、及びＲ２４は、供給
電圧＋ＶＢとグラウンドとの間を接続する直列接続された電位分割器を形成する
。トランジスタＱ８及びＱ９は、抵抗分割器Ｒ２１、Ｒ２２、Ｒ２３、及びＲ２
４によってカットオフにおいてバイアスされたベースを有するクラスＢ増幅器と
して動作する。レジスタＲ２６及びＲ２７は、それぞれ、トランジスタＱ８及び
Ｑ９に対する起動電圧を設定し、出力ステージ８における電力損失を制限する。
レジスタＲ２８及びコンデンサＣ１３は、トランジスタＱ８のエミッタ電極へ接
続され、同様に、レジスタＲ２９及びコンデンサＣ１６は、トランジスタＱ９の
エミッタ電極ヘ接続される。これらフィードバック・パスは、望まれない、無関
係な漏話成分を制限するために、主に出力ステージ８内で、パルス電流を循環さ
せるように構成される。トランジスタＱ８がオンのとき、電流は、レジスタＲ２
８、コンデンサＣ１３、及びＳＶＭコイル７を通って流れ、走査速度変調の一極
性に対する必要な偏向フィールドを生成する。逆に、トランジスタＱ９がオンの
とき、レジスタＲ２９、コンデンサＣ１６、及びＳＶＭコイル７を通る電流の流
れは、反対の極性の偏向フィールドを生成する。望まれないＳＶＭコイル７にお
ける共振を防ぐために、レジスタＲ３０及びコンデンサＣ１５は、該コイルと短
絡接続される。クランピング・ダイオードＤ１及びＤ２は、トランジスタＱ８及
びＱ９のピーク間最大出力が過剰となるのを防ぎ、トランジスタＱ８及びＱ９の
コレクタ電極上に配置されたフェライト・ビードは出力ステージ８におけるスプ
リアス・ラディエーションを制限するのに役立つ。
びコンデンサＣ１２によってフィルタリングされると共に、コンデンサＣ１０及
びＣ１１を通じて、トランジスタＱ８及びＱ９のベース電極へＡＣ接続される。
トランジスタＱ８のエミッタ電極は、レジスタＲ２６を通じて、一般的には１２
０〜１８０ボルトの範囲である動作電位＋ＶＢの比較的高いソースへ向けられる
。供給電圧＋ＶＢは、レジスタＲ２５によって、デカップリング・コンデンサＣ
９と直列に分離される。レジスタＲ２１、Ｒ２２、Ｒ２３、及びＲ２４は、供給
電圧＋ＶＢとグラウンドとの間を接続する直列接続された電位分割器を形成する
。トランジスタＱ８及びＱ９は、抵抗分割器Ｒ２１、Ｒ２２、Ｒ２３、及びＲ２
４によってカットオフにおいてバイアスされたベースを有するクラスＢ増幅器と
して動作する。レジスタＲ２６及びＲ２７は、それぞれ、トランジスタＱ８及び
Ｑ９に対する起動電圧を設定し、出力ステージ８における電力損失を制限する。
レジスタＲ２８及びコンデンサＣ１３は、トランジスタＱ８のエミッタ電極へ接
続され、同様に、レジスタＲ２９及びコンデンサＣ１６は、トランジスタＱ９の
エミッタ電極ヘ接続される。これらフィードバック・パスは、望まれない、無関
係な漏話成分を制限するために、主に出力ステージ８内で、パルス電流を循環さ
せるように構成される。トランジスタＱ８がオンのとき、電流は、レジスタＲ２
８、コンデンサＣ１３、及びＳＶＭコイル７を通って流れ、走査速度変調の一極
性に対する必要な偏向フィールドを生成する。逆に、トランジスタＱ９がオンの
とき、レジスタＲ２９、コンデンサＣ１６、及びＳＶＭコイル７を通る電流の流
れは、反対の極性の偏向フィールドを生成する。望まれないＳＶＭコイル７にお
ける共振を防ぐために、レジスタＲ３０及びコンデンサＣ１５は、該コイルと短
絡接続される。クランピング・ダイオードＤ１及びＤ２は、トランジスタＱ８及
びＱ９のピーク間最大出力が過剰となるのを防ぎ、トランジスタＱ８及びＱ９の
コレクタ電極上に配置されたフェライト・ビードは出力ステージ８におけるスプ
リアス・ラディエーションを制限するのに役立つ。
【００１２】 トランジスタＱ１のコレクタ電極は、コンデンサＣ３を経由して、制限増幅器
ステージ４の入力へＡＣ接続され、エミッタ電極は、レジスタＲ３１を経由して
、レジスタＲ２９及びコンデンサＣ１６の接点において、出力ステージ８へ接続
される。該エミッタ電極は、更に、レジスタＲ６を通じて、トランジスタＱ１に
電流源を供給する供給電圧＋ＶＡへ接続される。コンデンサＣ２は、該エミッタ
電極へ接続され、レジスタＲ３１と共に、ＳＶＭコイル・ドライバステージ８か
らの高周波成分及びノイズをフィルタリングするための低域通過フィルタを形成
する。出力ステージ８における高いＳＶＭ偏向信号レベルに起因する高出力電力
は、レジスタＲ２７を通る電流の流れを高電流にし、これによってトランジスタ
Ｑ１のエミッタにおける電圧が上昇する。トランジスタＱ１がオンになると、制
限増幅器負テー時４の入力におけるＳＶＭ信号の一部を、コンデンサＣ３及びＣ
２を通じて、グラウンドへ導く。この動作は、ＳＶＭ偏向信号のレベルを下げる
ため、よって出力ステージ８における電力レベルも下がり、結果としてトランジ
スタＱ１のエミッタにおける電圧も下がる。出力電力のレベルにより、トランジ
スタＱ１は、安定した状態動作を達成するか、又は、カットオフ・ステージに入
る。出力電力が増加し続けている場合、エミッタにおける電圧は上がり続け、従
って、トランジスタＱ１は、より多くのＳＶＭ信号を、コンデンサＣ３及びＣ２
を通じて、グラウンドへ導き、こうして出力ステージ８における余分な損失を防
ぐ。レジスタＲ６及びレジスタＲ３１の値は、出力ステージ８における出力装置
の最大許容温度を制御するように選ばれ、レジスタＲ５の値は、均整よくＳＶＭ
信号レベルを弱めるように選ばれる。
ステージ４の入力へＡＣ接続され、エミッタ電極は、レジスタＲ３１を経由して
、レジスタＲ２９及びコンデンサＣ１６の接点において、出力ステージ８へ接続
される。該エミッタ電極は、更に、レジスタＲ６を通じて、トランジスタＱ１に
電流源を供給する供給電圧＋ＶＡへ接続される。コンデンサＣ２は、該エミッタ
電極へ接続され、レジスタＲ３１と共に、ＳＶＭコイル・ドライバステージ８か
らの高周波成分及びノイズをフィルタリングするための低域通過フィルタを形成
する。出力ステージ８における高いＳＶＭ偏向信号レベルに起因する高出力電力
は、レジスタＲ２７を通る電流の流れを高電流にし、これによってトランジスタ
Ｑ１のエミッタにおける電圧が上昇する。トランジスタＱ１がオンになると、制
限増幅器負テー時４の入力におけるＳＶＭ信号の一部を、コンデンサＣ３及びＣ
２を通じて、グラウンドへ導く。この動作は、ＳＶＭ偏向信号のレベルを下げる
ため、よって出力ステージ８における電力レベルも下がり、結果としてトランジ
スタＱ１のエミッタにおける電圧も下がる。出力電力のレベルにより、トランジ
スタＱ１は、安定した状態動作を達成するか、又は、カットオフ・ステージに入
る。出力電力が増加し続けている場合、エミッタにおける電圧は上がり続け、従
って、トランジスタＱ１は、より多くのＳＶＭ信号を、コンデンサＣ３及びＣ２
を通じて、グラウンドへ導き、こうして出力ステージ８における余分な損失を防
ぐ。レジスタＲ６及びレジスタＲ３１の値は、出力ステージ８における出力装置
の最大許容温度を制御するように選ばれ、レジスタＲ５の値は、均整よくＳＶＭ
信号レベルを弱めるように選ばれる。
【００１３】 トランジスタＱ１のベース電極は、レジスタＲ１、Ｒ２、Ｒ４、及びＲ５を通
じて、通常は５ボルトである動作電位＋ＶＣのソースへ接続される。レジスタＲ
１、Ｒ２、Ｒ３、及びＲ４は、レジスタＲ５と共にトランジスタＱ１のベースに
おける電流を部分的に決定する電位分割器を形成する。コンデンサＣ１は、レジ
スタＲ５及びＲ４の間の点に接続され、デカップリングを提供し、トランジスタ
Ｑ１の不慮のスイッチングを防ぐ。制御回路１０は、例えばチャネル変更、入力
選択、若しくはＯＳＤメッセージ挿入などのＳＶＭ動作が抑制されるディスプレ
イ状況を検知する。制御回路１０は、あらゆるスイッチング可能な論理若しくは
制御回路でよい。例えば、ディスプレイ制御マイクロプロセッサは、ディスプレ
イ装置の動作を制御し、ＳＶＭ抑制を要求する動作状況を識別し得る。更に、コ
ントローラ１０は、例えば、スイッチＳＷ１によって示されるようなグラウンド
された低インピーダンス状況若しくは高インピーダンス状況を提供するスイッチ
ング機能を提供し得るか、或いは、物理的なスイッチング装置ＳＷ１を稼動化若
しくは非稼動化する適切な制御信号ＳＶＭ ＯＮ／ＯＦＦを出力し得る。好まし
い実施形態によれば、制御回路１０はマイクロプロセッサである。通常の動作に
おいて、コントローラ１０は、高インピーダンス状況において、ＳＶＭ ＯＮ／
ＯＦＦ制御信号を出力する。ＳＶＭ ＯＮ／ＯＦＦ制御信号は、図示するように
、レジスタＲ１及びＲ２の接点に直接接続されてもよく、物理的なスイッチング
装置ＳＷ１を制御するように接続されてもよい。このようにして、高インピーダ
ンス状況におけるＳＶＭ ＯＮ／ＯＦＦ制御信号によって、又は、スイッチＳＷ
１が開かれることによって、＋ＶＣからのバイアス電圧が、レジスタＲ１、Ｒ２
、Ｒ４、及びＲ３によって形成される電位分割器を経由して、トランジスタＱ１
のベースに適用される。出力ステージ８における電力損失が低い場合、トランジ
スタＱ１はカットオフのまま維持され、トランジスタＱ５のベースにおけるＳＶ
Ｍ信号は影響を受けない。
じて、通常は５ボルトである動作電位＋ＶＣのソースへ接続される。レジスタＲ
１、Ｒ２、Ｒ３、及びＲ４は、レジスタＲ５と共にトランジスタＱ１のベースに
おける電流を部分的に決定する電位分割器を形成する。コンデンサＣ１は、レジ
スタＲ５及びＲ４の間の点に接続され、デカップリングを提供し、トランジスタ
Ｑ１の不慮のスイッチングを防ぐ。制御回路１０は、例えばチャネル変更、入力
選択、若しくはＯＳＤメッセージ挿入などのＳＶＭ動作が抑制されるディスプレ
イ状況を検知する。制御回路１０は、あらゆるスイッチング可能な論理若しくは
制御回路でよい。例えば、ディスプレイ制御マイクロプロセッサは、ディスプレ
イ装置の動作を制御し、ＳＶＭ抑制を要求する動作状況を識別し得る。更に、コ
ントローラ１０は、例えば、スイッチＳＷ１によって示されるようなグラウンド
された低インピーダンス状況若しくは高インピーダンス状況を提供するスイッチ
ング機能を提供し得るか、或いは、物理的なスイッチング装置ＳＷ１を稼動化若
しくは非稼動化する適切な制御信号ＳＶＭ ＯＮ／ＯＦＦを出力し得る。好まし
い実施形態によれば、制御回路１０はマイクロプロセッサである。通常の動作に
おいて、コントローラ１０は、高インピーダンス状況において、ＳＶＭ ＯＮ／
ＯＦＦ制御信号を出力する。ＳＶＭ ＯＮ／ＯＦＦ制御信号は、図示するように
、レジスタＲ１及びＲ２の接点に直接接続されてもよく、物理的なスイッチング
装置ＳＷ１を制御するように接続されてもよい。このようにして、高インピーダ
ンス状況におけるＳＶＭ ＯＮ／ＯＦＦ制御信号によって、又は、スイッチＳＷ
１が開かれることによって、＋ＶＣからのバイアス電圧が、レジスタＲ１、Ｒ２
、Ｒ４、及びＲ３によって形成される電位分割器を経由して、トランジスタＱ１
のベースに適用される。出力ステージ８における電力損失が低い場合、トランジ
スタＱ１はカットオフのまま維持され、トランジスタＱ５のベースにおけるＳＶ
Ｍ信号は影響を受けない。
【００１４】 制御回路１０がＳＶＭ抑制状況を検知すると、コントローラ１０は、低インピ
ーダンスとなるＳＶＭ ＯＮ／ＯＦＦ制御信号の状態をグラウンドへ変える。こ
のようにして、ＳＶＭ ＯＮ／ＯＦＦ制御信号は、レジスタＲ１及びＲ２の接点
を直敵的にグラウンドし得るか、或いは、スイッチＳＷ１を閉じ得る。よって、
トランジスタＱ１のベース電圧は低く下げられる。結果として、トランジスタＱ
１はオンとなり、ＳＶＭ信号を、コンデンサＣ３及びＣ２更にはより少ない程度
にＣ１を通じて、グラウンドに導き、このようにして、トランジスタＱ５のベー
スからＳＶＭをほぼ除去し、ＳＶＭ動作を抑制する。ＳＶＭオフ状況が一旦終了
すると、ＳＶＭ ＯＮ／ＯＦＦ制御信号は、高インピーダンス状況に戻り、スイ
ッチＳＷ１を効率良く開き、トランジスタＱ１のベースにおける電圧を上げるこ
とができ、出力電力が低く留まっている限り、トランジスタＱ１をオフに維持さ
れる。
ーダンスとなるＳＶＭ ＯＮ／ＯＦＦ制御信号の状態をグラウンドへ変える。こ
のようにして、ＳＶＭ ＯＮ／ＯＦＦ制御信号は、レジスタＲ１及びＲ２の接点
を直敵的にグラウンドし得るか、或いは、スイッチＳＷ１を閉じ得る。よって、
トランジスタＱ１のベース電圧は低く下げられる。結果として、トランジスタＱ
１はオンとなり、ＳＶＭ信号を、コンデンサＣ３及びＣ２更にはより少ない程度
にＣ１を通じて、グラウンドに導き、このようにして、トランジスタＱ５のベー
スからＳＶＭをほぼ除去し、ＳＶＭ動作を抑制する。ＳＶＭオフ状況が一旦終了
すると、ＳＶＭ ＯＮ／ＯＦＦ制御信号は、高インピーダンス状況に戻り、スイ
ッチＳＷ１を効率良く開き、トランジスタＱ１のベースにおける電圧を上げるこ
とができ、出力電力が低く留まっている限り、トランジスタＱ１をオフに維持さ
れる。
【００１５】 図３は、出力電力が低く、ＳＶＭ ＯＮ／ＯＦＦが低インピーダンスである若
しくはスイッチＳＷ１が閉じているときの、ＳＶＭ制御システム２００の動作を
示す。トランジスタＱ１のベース電圧が低いため、トランジスタＱ１はオンにな
り、制御増幅器トランジスタＱ５の入力からのＳＶＭ信号を、コンデンサＣ３及
びＣ２若しくはＣ１を通じて、グラウンドへ接続する。これは、コンピュータ画
像表示、チャネル変更、若しくはＯＳＤメッセージ表示の間、ＳＶＭ回路１００
におけるＳＶＭ動作を抑制する。図４は、ＳＶＭ制御回路２００の通常の動作を
示す。出力電力は低く留まっており、ここで、スイッチＳＷ１は開かれ、これに
よってより高いバイアス電圧がトランジスタＱ１のベースに適用できる。出力電
力が低いため、エミッタにおける電圧がトランジスタＱ１をオンにするほぼ十分
に高くなく、ＳＶＭ回路は稼動化される。図５においてスイッチＳＷ１は開かれ
、ＳＶＭ回路は作動中である。出力ステージ８における高出力電力がレジスタＲ
２７を通る電流を増やし、トランジスタＱ１のエミッタにおける電圧が上昇し始
める。最終的に、トランジスタＱ１はオンになり、トランジスタＱ５の入力から
の電流を、コンデンサＣ３及びＣ２を通じて、グラウンドへ可変的に導き始める
。トランジスタＱ１のエミッタにおける電圧が上昇し続けている時、トランジス
タはＳＶＭ回路１００からのより大きな電流を、グラウンドへ導く。
しくはスイッチＳＷ１が閉じているときの、ＳＶＭ制御システム２００の動作を
示す。トランジスタＱ１のベース電圧が低いため、トランジスタＱ１はオンにな
り、制御増幅器トランジスタＱ５の入力からのＳＶＭ信号を、コンデンサＣ３及
びＣ２若しくはＣ１を通じて、グラウンドへ接続する。これは、コンピュータ画
像表示、チャネル変更、若しくはＯＳＤメッセージ表示の間、ＳＶＭ回路１００
におけるＳＶＭ動作を抑制する。図４は、ＳＶＭ制御回路２００の通常の動作を
示す。出力電力は低く留まっており、ここで、スイッチＳＷ１は開かれ、これに
よってより高いバイアス電圧がトランジスタＱ１のベースに適用できる。出力電
力が低いため、エミッタにおける電圧がトランジスタＱ１をオンにするほぼ十分
に高くなく、ＳＶＭ回路は稼動化される。図５においてスイッチＳＷ１は開かれ
、ＳＶＭ回路は作動中である。出力ステージ８における高出力電力がレジスタＲ
２７を通る電流を増やし、トランジスタＱ１のエミッタにおける電圧が上昇し始
める。最終的に、トランジスタＱ１はオンになり、トランジスタＱ５の入力から
の電流を、コンデンサＣ３及びＣ２を通じて、グラウンドへ可変的に導き始める
。トランジスタＱ１のエミッタにおける電圧が上昇し続けている時、トランジス
タはＳＶＭ回路１００からのより大きな電流を、グラウンドへ導く。
【図１】 ＳＶＭ回路を採用し、本発明に係るＳＶＭ制御装置を有するＳＶＭシステムの
ブロック図である。
ブロック図である。
【図２】 図１のＳＶＭシステムの詳細な回路図である。
【図３】 非稼動化された図２のＳＶＭ回路と出力ステージにおける低出力電力とを有す
る図２のＳＶＭ制御回路の回路図である。
る図２のＳＶＭ制御回路の回路図である。
【図４】 稼動化された図２のＳＶＭ回路と出力ステージにおける低出力電力とを有する
図２のＳＶＭ制御回路の回路図である。
図２のＳＶＭ制御回路の回路図である。
【図５】 稼動化された図２のＳＶＭ回路と出力ステージにおける高出力電力とを有する
図２のＳＶＭ制御回路の回路図である。
図２のＳＶＭ制御回路の回路図である。
【手続補正書】特許協力条約第３４条補正の翻訳文提出書
【提出日】平成１３年２月１３日（２００１．２．１３）
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】特許請求の範囲
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】０００３
【補正方法】変更
【補正の内容】
【０００３】 これらの目的を達成するために、多様なスキームが用いられてきた。例えば、
出力ステージ装置を保護する制御回路とＯＳＤ処理中にＳＶＭ回路を非稼動状態
にする非可動化回路とを有するＳＶＭシステムが知られている。出力ステージ装
置における過剰な損失を防ぐために、出力ステージ電流に基づいてＳＶＭ信号振
幅を制御することも知られている。 欧州特許ＥＰ ０４６９ ５６７Ａ２には、走査ビーム速度変調によってＣＲ Ｔ画像の主観的シャープネスを強調する装置が開示されている。この特許は、出 力ドライバ電力損失に感応してＳＶＭ信号の大きさを制御するための負のフィー ドバック・ループの使用を教える。出力ドライバ電流は、微分増幅器における電 流源を制御し、よってＳＶＭ出力信号の振幅制御を提供するために、接続される 。加えて、ＥＰ ０４６９ ５６７Ａ２は、ディスプレイ画像内へ挿入されたＯ ＳＤ文字のＳＶＭ強調に起因する望まれない視覚的アーティファクトを識別する 。欧州特許ＥＰ ０４６９ ５６７Ａ２は、微分増幅器の電流源からベース電流 を効果的に除去し、よってＳＶＭ出力信号をほぼ取り除き、シャープネス強調を 抑制するトランジスタ・スイッチを用いた、ＯＳＤ文字挿入中のＳＶＭ強調の選 択的非稼動化を教える。 しかし、このようなシステムは、複数の欠点を有する。しかし、ＳＶＭ抑制及
び余分な損失の防止は、非常に多くの構成要素と増加されたコストとを導く個別
の独立したシステムによって促進される。
出力ステージ装置を保護する制御回路とＯＳＤ処理中にＳＶＭ回路を非稼動状態
にする非可動化回路とを有するＳＶＭシステムが知られている。出力ステージ装
置における過剰な損失を防ぐために、出力ステージ電流に基づいてＳＶＭ信号振
幅を制御することも知られている。 欧州特許ＥＰ ０４６９ ５６７Ａ２には、走査ビーム速度変調によってＣＲ Ｔ画像の主観的シャープネスを強調する装置が開示されている。この特許は、出 力ドライバ電力損失に感応してＳＶＭ信号の大きさを制御するための負のフィー ドバック・ループの使用を教える。出力ドライバ電流は、微分増幅器における電 流源を制御し、よってＳＶＭ出力信号の振幅制御を提供するために、接続される 。加えて、ＥＰ ０４６９ ５６７Ａ２は、ディスプレイ画像内へ挿入されたＯ ＳＤ文字のＳＶＭ強調に起因する望まれない視覚的アーティファクトを識別する 。欧州特許ＥＰ ０４６９ ５６７Ａ２は、微分増幅器の電流源からベース電流 を効果的に除去し、よってＳＶＭ出力信号をほぼ取り除き、シャープネス強調を 抑制するトランジスタ・スイッチを用いた、ＯＳＤ文字挿入中のＳＶＭ強調の選 択的非稼動化を教える。 しかし、このようなシステムは、複数の欠点を有する。しかし、ＳＶＭ抑制及
び余分な損失の防止は、非常に多くの構成要素と増加されたコストとを導く個別
の独立したシステムによって促進される。
【手続補正３】
【補正対象書類名】図面
【補正対象項目名】図２
【補正方法】変更
【補正の内容】
【図２】
───────────────────────────────────────────────────── フロントページの続き (81)指定国 ＥＰ(ＡＴ，ＢＥ，ＣＨ，ＣＹ， ＤＥ，ＤＫ，ＥＳ，ＦＩ，ＦＲ，ＧＢ，ＧＲ，ＩＥ，Ｉ Ｔ，ＬＵ，ＭＣ，ＮＬ，ＰＴ，ＳＥ)，ＯＡ(ＢＦ，ＢＪ ，ＣＦ，ＣＧ，ＣＩ，ＣＭ，ＧＡ，ＧＮ，ＧＷ，ＭＬ， ＭＲ，ＮＥ，ＳＮ，ＴＤ，ＴＧ)，ＡＰ(ＧＨ，ＧＭ，Ｋ Ｅ，ＬＳ，ＭＷ，ＳＤ，ＳＬ，ＳＺ，ＴＺ，ＵＧ，ＺＷ )，ＥＡ(ＡＭ，ＡＺ，ＢＹ，ＫＧ，ＫＺ，ＭＤ，ＲＵ， ＴＪ，ＴＭ)，ＡＥ，ＡＬ，ＡＭ，ＡＴ，ＡＵ，ＡＺ， ＢＡ，ＢＢ，ＢＧ，ＢＲ，ＢＹ，ＣＡ，ＣＨ，ＣＮ，Ｃ Ｒ，ＣＵ，ＣＺ，ＤＥ，ＤＫ，ＤＭ，ＥＥ，ＥＳ，ＦＩ ，ＧＢ，ＧＤ，ＧＥ，ＧＨ，ＧＭ，ＨＲ，ＨＵ，ＩＤ， ＩＬ，ＩＮ，ＩＳ，ＪＰ，ＫＥ，ＫＧ，ＫＰ，ＫＲ，Ｋ Ｚ，ＬＣ，ＬＫ，ＬＲ，ＬＳ，ＬＴ，ＬＵ，ＬＶ，ＭＡ ，ＭＤ，ＭＧ，ＭＫ，ＭＮ，ＭＷ，ＭＸ，ＮＯ，ＮＺ， ＰＬ，ＰＴ，ＲＯ，ＲＵ，ＳＤ，ＳＥ，ＳＧ，ＳＩ，Ｓ Ｋ，ＳＬ，ＴＪ，ＴＭ，ＴＲ，ＴＴ，ＴＺ，ＵＡ，ＵＧ ，ＵＳ，ＵＺ，ＶＮ，ＹＵ，ＺＡ，ＺＷ
Claims (7)
- 【請求項１】 走査速度変調偏向信号生成器であって、 前記走査速度変調偏向信号生成器に接続され、 第一の状況において、走査速度変調偏向信号を制御するフィードバック・パス
を提供し、 第二の状況において、前記フィードバック・パスを中断させ、前記走査速度変
調偏向信号の生成を妨げる可変伝導装置を有することを特徴とする走査速度変調
偏向信号生成器。 - 【請求項２】 請求項１記載の走査速度変調偏向信号生成器であって、 前記第一の状況の間、前記可変伝導装置は、前記走査速度変調偏向信号の大き
さに従って伝導性を変えることを特徴とする走査速度変調偏向信号生成器。 - 【請求項３】 請求項２記載の走査速度変調偏向信号生成器であって、 前記可変伝導装置は、前記走査速度変調偏向信号の大きさに従って走査速度変
調信号を可変的に弱めるように伝導性を変えることを特徴とする走査速度変調偏
向信号生成器。 - 【請求項４】 請求項１記載の走査速度変調偏向信号生成器であって、 前記第二の状況の間、前記可変伝導装置は、走査速度変調抑制信号に感応して
完全に伝導性を有することを特徴とする走査速度変調偏向信号生成器。 - 【請求項５】 請求項１記載の走査速度変調偏向信号生成器であって、 前記第二の状況の間、前記可変伝導装置は、完全に伝導性を有し、走査速度変
調信号を弱め、前記走査速度変調偏向信号の生成を抑制することを特徴とする走
査速度変調偏向信号生成器。 - 【請求項６】 請求項１記載の走査速度変調偏向信号生成器であって、 前記第二の状況の間、前記可変伝導装置は、前記走査速度変調偏向信号から独
立して、完全に伝導性を有することを特徴とする走査速度変調偏向信号生成器。 - 【請求項７】 請求項１記載の走査速度変調偏向信号生成器であって、 前記可変伝導装置は、トランジスタであることを特徴とする走査速度変調偏向
信号生成器。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US12197199P | 1999-02-26 | 1999-02-26 | |
| US60/121,971 | 1999-02-26 | ||
| PCT/US2000/003032 WO2000051340A1 (en) | 1999-02-26 | 2000-02-04 | Control of scanning velocity modulation |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002538683A true JP2002538683A (ja) | 2002-11-12 |
Family
ID=22399810
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000601832A Withdrawn JP2002538683A (ja) | 1999-02-26 | 2000-02-04 | 走査速度変調の制御 |
Country Status (8)
| Country | Link |
|---|---|
| EP (1) | EP1155568A1 (ja) |
| JP (1) | JP2002538683A (ja) |
| KR (1) | KR100755246B1 (ja) |
| CN (1) | CN1214618C (ja) |
| AU (1) | AU2871700A (ja) |
| MX (1) | MXPA01008627A (ja) |
| TR (1) | TR200102433T2 (ja) |
| WO (1) | WO2000051340A1 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1574043A2 (en) * | 2002-11-04 | 2005-09-14 | Koninklijke Philips Electronics N.V. | Generating a scan velocity modulation signal |
| US8680937B2 (en) * | 2010-11-17 | 2014-03-25 | Freescale Semiconductor, Inc. | Differential equalizers with source degeneration and feedback circuits |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5072300A (en) * | 1990-08-02 | 1991-12-10 | Thomson Consumer Electronics, Inc. | Beam scan velocity modulation apparatus with disabling circuit |
| KR950004960A (ko) * | 1993-07-20 | 1995-02-18 | 배순훈 | 대형텔레비전의 영상신호간섭제거회로 |
-
2000
- 2000-02-04 JP JP2000601832A patent/JP2002538683A/ja not_active Withdrawn
- 2000-02-04 WO PCT/US2000/003032 patent/WO2000051340A1/en active Application Filing
- 2000-02-04 MX MXPA01008627A patent/MXPA01008627A/es not_active IP Right Cessation
- 2000-02-04 TR TR2001/02433T patent/TR200102433T2/xx unknown
- 2000-02-04 AU AU28717/00A patent/AU2871700A/en not_active Abandoned
- 2000-02-04 KR KR1020017010914A patent/KR100755246B1/ko not_active IP Right Cessation
- 2000-02-04 EP EP00907180A patent/EP1155568A1/en not_active Withdrawn
- 2000-02-04 CN CNB008043108A patent/CN1214618C/zh not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| MXPA01008627A (es) | 2002-03-14 |
| KR20010108268A (ko) | 2001-12-07 |
| TR200102433T2 (tr) | 2002-01-21 |
| WO2000051340A1 (en) | 2000-08-31 |
| CN1342363A (zh) | 2002-03-27 |
| CN1214618C (zh) | 2005-08-10 |
| KR100755246B1 (ko) | 2007-09-06 |
| AU2871700A (en) | 2000-09-14 |
| EP1155568A1 (en) | 2001-11-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0469567B1 (en) | Beam scan velocity modulation apparatus with disabling circuit | |
| KR100241039B1 (ko) | 빔 주사속도 변조장치 | |
| EP0472121B1 (en) | Signal adaptive beam scan velocity modulation | |
| JP3527323B2 (ja) | 走査速度変調回路 | |
| US5528312A (en) | Beam scan velocity modulation apparatus with SVM disabling circuit | |
| JP2002538683A (ja) | 走査速度変調の制御 | |
| JP3686131B2 (ja) | 電子ビーム偏向用の装置 | |
| EP1098513B1 (en) | Signal processing circuit for scanning beam velocity modulation | |
| US6876398B1 (en) | Control of scanning velocity modulation | |
| KR950010881B1 (ko) | 비디오 신호처리 및 표시장치 | |
| JP2001177735A (ja) | 走査ビーム速度変調に伴う放出の制御 | |
| JP2600290B2 (ja) | スイッチ回路 | |
| KR100468297B1 (ko) | 포커스-샤프니스 보상회로를 포함하는 영상신호 제어회로 | |
| KR100241048B1 (ko) | 빔 주사 속도 변조 장치 | |
| JP2001175208A (ja) | 放射制御を有するビデオ表示装置 | |
| JP2001513961A (ja) | カスコード・トランジスタを含むビデオ信号ドライバ | |
| JPS63272175A (ja) | 走査速度変調回路 | |
| JP2001184008A (ja) | 放射制御を有するビデオ表示装置及び制御方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20061219 |
|
| A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20080512 |