KR100241048B1 - 빔 주사 속도 변조 장치 - Google Patents

Abstract

텔레비젼 수상기용 빔 주사속도변조(SVM) 시스템에 있어서, 비디오 신호(Y)는 미분 회로(31)와 그 다음에 이어지는 리미팅 증폭기(32)에 인가된다.

리미팅 증폭기에 연결된 구동 증폭기(33)는 SVM 코일(26)에 전류를 공급하는 출력 증폭기(34)를 구동한다. 고주파 성분의 어떤 비디오 신호는 출력단의 장치에서 과도한 손실을 발생하는 경향이 있다. 이를 방지하기 위하여, 차동 증폭기의 전류원을 전류 샘플링 저항(116)으로부터 구한 전압에 의해 제어된다. 전류원의 크기는 출력 디바이스의 과손실을 방지하는 리미팅 증폭기로부터의 피크 대 피크 신호 출력을 가변하도록 전류 피드백 회로(35)에 의해서 가변된다. 구동 증폭기는 가변 리미팅에 의해서 영향을 받지 않는 코어리 동작을 수행한다.

Description

빔 주사 속도 변조 장치

본 발명은 화상의 선명도를 개선하기 위해 채용된 빔 주사 속도 변조(scan velocity modulation : SVM) 시스템에 관한 것으로서, 특히 SVM 시스템에 채용된 출력 전류 리미팅 장치에 관한 것이다.

외관상 화상 해상도의 개선은 빔세기를 제어하는 비디오 신호의 도함수에 따라서 빔 주사속도를 변조함으로써 달성될 수 있음을 잘 알려져 있다. 이러한 비디오 신호를 휘도 신호라고 하며, 휘도 신호의 도함수를 이용하여 빔세기를 제어한다. 화상의 선명도를 향상하기 위한 피킹 방법(peaking approach)에 의한 이점은 피크된 백색 화소(white picture element)의 촛점 퍼짐(blooming)을 회피할 수 있다는 것이다.

한쌍의 임계 회로(threshold circuit)와 결합하는 더블 앤디드 리미터(double ended limiter)의 입력에 차동 비디오 신호를 인가하는 것은 종래 기술에서 공지되어 있다. 리미터는 두 개의 분할 차동 증폭기로 구성되며, 각 증폭기는 코어링(coring)과 더블 앤디드 리미팅을 제공하도록 제각기 바이어스된다. 리미터 장치는 선택된 임계 크기 이하에 놓여 있는 차동 신호의 진행 부분에 응답하지 않는 이중으로 클리핑된 신호 출력을 발생한다. 이처럼 리미터는 빠른 전이로 과도한 보조 빔 편향을 배제하면서 느린 전이에 대해서 선명도 향상을 제공한다. 리미터 장치의 코어링에 의해 잡음 가시도의 가능성이 현저히 감소한다.

그러나, 단일 차동 증폭기단을 사용하는 것이 바람직하며, 단일 차동 증폭기단에 이어서 코어링 기능을 제공하는 또 다른 단(stage)이 이어진다. 이러한 구성에 있어서, 평탄한 군(그룹) 지연 응답(flat group delay response)의 요건에 부합하는 저렴하고 효율적인 회로를 설계하는 것이 보다 용이해질 수 있다.

전술한 바와 같이, 빔 주사 속도 변조를 제공하기 위하여, 비디오 신호를 미분한다. 미분회로는 주파수가 증가함에 따라 증가하는 출력을 가진다. 이처럼, 입력 비디오 신호가 정상적인 고주파수 성분보다 높으면, 리니어 시스템은 정상 출력 전류보다 높은 전류를 전달하여 출력단에서 정상 전력 보다 높은 전력을 손실한다. 이러한 종래 기술의 시스템에 있어서, 고주파 성분의 특정 비디오 신호에 응답함으로써 빔주사 속도 변조 시스템의 출력단에서 과 손실이 있을 가능성이 있다.

신호 리미팅을 제공하는 것 이외에, 출력단에서 전력 손실을 줄이는 회로들이 종래 기술에서 공지되어 있다. 이러한 회로들에 있어서, 출력 전력 증폭기에 흐르는 전류가 검출되어 선행단의 전치 증폭기의 이득을 제어하기 위해 사용되는 제어 신호로 제공된다. 이러한 조치에 의해 어떤 주파수 특성의 비디오 신호가 수신되는 경우 출력 전력 증폭기에서 전력 손실의 증가가 억압된다. 미분된 신호의 코어링이 공급되지 않음에 따라, 잡음 발생시 열악한 동작을 보이게 된다. 게다가, 출력 전력의 함수로서 신호 이득이 피드백에 의해 감소되기 때문에, 전반적인 SVM 동작이 저하되어, 만족스럽지 못한 시각 효과를 발생하는 경향이 있다.

또한, SVM 출력단에서 손실된 전력을 제한하도록 상이한 방식으로 동작하는 다른 회로들이 공지되어 있다. 이러한 회로들에 있어서, 긴 시정수를 갖는 병렬의 저항과 캐패시터의 결합 회로가 제공된다. 이러한 RC 결합은 ,SVM 시스템의 출력 전력 증폭기로 이용되는 트랜지스터의 에미터 전극과 직렬이다. 이 트랜지스터는 그의 입력 파형의 반주기에서 전도하는 상위 트랜지스터와 나머지 반주기에서 전도하는 하위 트랜지스터를 가진 B급 모드로 동작한다.

이러한 방법을 이용하면, 베이스 에미터 접합의 바이어스는 텔레비젼 화상에서 상세 고주파(high frequency detail)(영상의 윤곽 부분을 강조하기 위해 원시 영상에 부가되는 강조 주파수를 일컬음)의 평균량의 함수가 됨으로써, 바람직하지 않게 화면 정보에 따라서 신호의 출력단 코어링을 도입한다. 게다가. 이러한 방법은 고가며 용적이 큰 비교적 큰 크기의 고전압 캐패시터를 필요로 한다.

일례로서, 사용된 캐패시터는 47［㎌］이며, 저항은 20［Ω］이다.

캐패시터에 대한 전압 요건은 150 볼트를 초과할 수 있다. 그러므로, 캐패시터는 용적이 커져, 전술한 바와 같이 비교적 값이 비싸지게 된다.

본 발명의 구성에 따르면, 제1 증폭기는 입력 비디오 신호에 응답하여 피크 대 피크 리미팅을 제공한다. 구동 증폭기는 버퍼 증폭기를 통해 제한된 신호를 수신하여 리미팅에 잇따르는 잡음 코어링을 제공한다. 구동 증폭기에 결합된 출력 증폭기는 제한된 잡음 코어링된 비디오 신호에 따라서 주사 속도 변조 회로를 동작시킨다.

또 다른 본 발명의 구성에 따르면, 주사 속도 변조 회로는 SVM 회로의 출력단에서 전류를 감시하고 감시된 전류에 따라서 선행단의 차동 증폭기의 동작을 제어하는 수단을 포함한다. 이로써 출력단에서 과손실을 방지할 수 있다.

제1도는 본 발명의 빔 주사속도 변조 시스템을 채용한 칼라 텔레비젼 수상기의 블록도.

제2도는 제1도의 빔 주사속도 변조 시스템의 상세 회로도.

제3(a)도 내지 제3(d)도는 제2도에 도시한 회로 동작을 설명하는데 유용한 일련의 파형도.

제4도는 제3도의 리미팅 증폭기(limiting amplifier)의 동작을 설명하는데 유용한 그래프.

제5도는 리미팅 증폭기의 동작을 설명하는데 유용한 또 다른 그래프.

* 도면의 주요부분에 대한 부호의 설명

20 : 키네스코프 구동 회로 26 : SVM 코일

31 : 미분 회로 32 : 리미팅 증폭기

제1도는 빔주사 속도 변조 기능을 가진 칼라 텔레비젼 수상기(10)의 블록도를 도시한다. 텔레비젼 안테나(11)는 통상적으로 튜너(12)에 결합되고, 튜너의 출력은 IF 단(13)에 인가된다. IF 단(13)의 기저대 복합 칼라 출력은 비디오 프로세서(14)에 연결된다. 비디오 프로세서(14)는 휘도 및 색도 성분을 분리하고 색도 성분을 색차 신호로 변조하며, R.G.B 출력 신호를, 생성하도록 색도 및 색차 신호를 조합한다. R.G.B 출력 신호는 키네스코프 구동 회로(20)에 인가되며, 구동 회로는 종래의 칼라 텔레비젼 수상기와 연관된 키네스코프(21)를 구동한다.

키네스코프(21)는 수평 및 수직 편향 권선으로 이루어진 주(主) 편향 요크에 결합되며, 각 권선은 키네스코프(21)의 가시 화면상에서 주사선의 라스터를 발생하는 수평 및 수직 편향 회로(도시 안됨)에 의해 여자된다. 각 빔을 보조 편향이 주사 속도 변조를 제공하도록 동작하는 보조 편향 코일인 SVM 코일(26)에 의해서 공급된다. SVM 코일(26)은 복수 권선을 가지는 코일 또는 단일 코일이다.

SVM 코일(26)의 여자는 본 발명을 구현하는 주사 속도 변조(SVM)회로(15)에 의해서 이루어진다. 휘도 비디오 신호 Y 는 비디오 프로세서(14)에 의해서 생성되어 SVM 회로(15)의 입력 증폭기(30)의 입력에 인가 된다. 입력 증폭기(30)의 출력은 미분 회로(31)의 입력에 연결되며, 이에 따라 증폭된 비디오 신호가 미분된다. 증폭되고 미분된 비디오 또는 화상 표시 신호는, 리미팅 증폭기(32)의 입력에 인가된다. 이후 설명되는 바와 같이, 리미팅 증폭기(32)는 제어 가능한 정전류원을 이용하는 단일 차동 증폭기이다. 리미팅 증폭기는 정 및 부의 두 방향으로 미분된 비디오 신호를 제한하도록 동작한다. 리미팅 증폭기(32)의 출력은 구동 증폭기(33)의 입력에 인가되며, 구동 증폭기는 코어링 기능을 가지고 있다. 구동 증폭기(33)의 출력은 인가 전압을 출력 전류로 변환하는 출력 증폭기(34)의 입력에 연결된다. 이 전류는 미분된 비디오 신호와 관계되며, 주사 속도 변조(SVM) 코일(26)을 구동하는데 사용된다.

이해할 수 있는 바와 같이 SVM 회로의 출력은 가시 화상에 직접 영향을 미친다. 그러므로 희로는 비디오 회로 급전 키네스코프(21)의 것과 부합하는 군 지연 특성과 대역폭을 가져야 한다.

전술한 바와 같이, 미분 회로(31)는 주파수가 증가함에 따라 출력이 증가한다. 비디오 신호가 정상적이 고주파 성분 이상의 신호로 구성되면, SVM 회로는 출력 증폭기(34)를 통해 정상 출력 전류보다 큰 전류를 전달하며, 이에 따라 출력 증폭기는 정상 전력 이상의 손실이 있게 된다. 따라서 츨력단을 과손실케하고 특정 비디오 신호에 응답하는 회로를 갖게 되어 출력 트랜지스터가 손상케 된다.

본 발명의 바람직한 일 형태는 출력 증폭기단의 과손실을 방지하도록 동작하는 SVM 회로이다. 제1도에 도시한 바와 같이, 피드백을 제한하는 전류를 제공하는 전류 피드백 회로(35)가 있다. 상세히 설명될 회로는 출력 증폭기(34)를 흐르는 평균 전류에 연관된 제어 신호를 발생한다. 리미팅 증폭기(32)의 차동 증폭기부와 결합된 제어 가능한 전류원에는 제어 신호가 인가된다. 이와 같이, 미분된 입력 비디오 신호가 많은 신호 성분을 가지는 경우에는 제어 전압에 의해 리미팅 증폭기에 흐르는 에미터 전류량에 영향을 미쳐서 리미팅을 증폭기로부터의 피크 대 피크 신호가 감소케 된다. 이런 식으로 리미팅 증폭기의 리미팅 레벨은 전류원을 흐르는 전류에 의해 제어된다. 이러한 동작은 폐쇄 루프 동작이며 출력 증폭기(34)에 결합된 출력 장치에 흐르는 최대 평균 전류를 제한한다.

바람직한 구성으로서, 리미팅 증폭기는 트랜지스터와 같은 가변 가능한 정 전류원을 포함하는 차동 증폭기이며, 트랜지스터의 베이스 전극은 출력단에 흐르는 평균 전류에 따라 전류를 제어하는 제어 신호를 수신한다. 리미팅 증폭기는 소정 임계 이상의 정 및 부의 신호 진행 부분에 대해 미분된 비디오 신호를 제한한다. 출력 증폭기단의 전류가 소정 값을 초과하는 경우에는 전류 피드백으로 제어되는 바와 같이 전류원은 차동 리미팅 증폭기의 피크 대 피크 출력을 감소한다.

최적 동작을 얻기 위하여 리미팅 증폭기 뒤와 출력 증폭기단 앞의 분리단에서 코어링이 실행된다. 따라서 코어링은 설명한 바와 같이 폐쇄 루프 동작에 의해 영향을 받지 않는다.

제2도는 본 발명의 형태들을 구체화하는 주사 속도 변조(SVM) 회로(15)의 상세 회로도이다. 제2도에서 도면 부호들 이외에 구성 요소 값들이 주어진다.

제2도에서, 제1도의 휘도 비디오 신호 Y 는 SVM 회로(15)의 비디오 입력 단자(39)에 연결된다. 설명된 입력 휘도 비디오 신호 Y 가 제3(a)도에 도시된다. 이 신호는 사인 스퀘어 펄스 및 바입력 신호를 보여주는 비디오 신호이다. 저항(41)을 거쳐 입력 증폭기(30)단에는 비디오 신호 Y 가 인가된다. 저항(41)은 공통 베이스 구성으로 배열되는 트랜지스터(42)의 에미터 전극에 연결된다. 공통 베이스 트랜지스터의 바이어스는 동작 전압원 +VA 와 접지간 직렬 저항(43, 44)으로 구성된 전압 디바이더(분압기)에 의해 이루어진다.

바이패스 캐패시터(45)는 트랜지스터(42)의 베이스 전극에 연결된다. 동작 전압 +VA 는 +12 V DC 전압원으로부터 얻어지며, 저항(51)과 캐패시터(70)의 전압원 +VB에 연결된 다른 부하의 영향으로부터 필터된다.

트랜지스터(42)의 콜렉터 전극은 부하 저항(46)을 통해 동작 전압원 +VA 에 연결된다. 트랜지스터(42)의 콜렉터 전극은 또한 에미터 폴로워 구성으로 배열된 트랜지스터(48)의 베이스 전극에 직접 연결된다. 트랜지스터의 콜렉터 전극은 동작 전압원 +VA 에 연결된다. 트랜지스터(48)의 에미터 전극은 저항(49)을 통해 접지에 연결된다. 에미터 전극은 또한 캐패시터(50)를 통해 트랜지스터(51)의 베이스 전극에 결합된다. 트랜지스터(51)와 트랜지스터(52)는 본 발명에 의한 리미팅 증폭기(32)를 구성한다.

캐패시터(55)를 포함하는 미분 회로(31)는 에미터 폴로워의 출력 에미터와 트랜지스터(51)의 베이스에 연결된다. 저항(53)은 탱크 회로(38)의 단자에 연결된 한 단자와 저항(71, 72, 73)으로 구성된 전압 디바이더의 저항(71, 72) 사이의 접합점에 연결된 다른 단자를 가지며, 설명되는 바와 같이, 차동 리미팅 증폭기를 바이어스하는 역할을 한다.

탱크 회로(38)는 캐패시터(55)와 병렬인 인덕터(54)로 구성된다. 탱크 회로는 미분회로의 고주파 응답에 대한 보상을 제공하기 위해 미분회로 동작을 고려하여 평탄한 군 지연을 제공하도록 동작한다. 이처럼 탱크 회로는 고주파수 동작과 관련하여 미분회로 출력의 직선성을 개선한다. 트랜지스터(51)의 베이스 전극은 차동 증폭기 입력 단자(37)에서 미분된 비디오 신호 VDF를 수신하며, 그 미분된 신호는 제3(b)도에 도시된다.

트랜지스터(51)에 에미터 전극은 이득 감소 저항(62)을 통해 트랜지스터(65)의 콜렉터 전극에 결합된다. 트랜지스터(65)는 저항(66)과 직렬인 트랜지스터(65)를 포함하는 제어 가능한 전류원(17)의 일부이다.

유사하게, 트랜지스터(52)는 이득 감소 저항(63)을 통해 전류원 트랜지스터(65)의 콜렉터 전극에 결합된 에미터 전극을 가진다. 저항(62)과 저항 (63)은 같은 크기이다. 트랜지스터(52)의 콜렉터 전극은 콜렉터 부하 저항(68)을 거쳐 동작 전압 +VA 점에 연결된다. 트랜지스터(52)의 콜렉터 전극은 리미팅 증폭기(32)의 출력 단자(16)를 구성한다. 단자(16)에서 제한된 SVM 신호 VLIM 가 제3(c)도에 도시된다.

차동 증폭기의 DC 바이어스는 동작 전압원 +VA 와 접지 사이의 전압 디바이더를 형성하는 저항(71, 72 및 73)을 거쳐 이루어진다. 트랜지스터(52)의 베이스 전극은 저항(60)을 거쳐 저항(71, 72)의 접합점에 연결된다. 트랜지스터(52)의 베이스 전극은 고주파 신호 성분의 바이패스로 동작하는 캐패시터(61)를 거쳐 접지에 연결된다. 트랜지스터(51)의 DC 바이어서는 저항(71, 72) 사이의 접합점에 저항(53)의 한 단자를 접속하고, 또 다른 단자를 션트 탱크 회로에 접속함으로써 인덕터(54)는 DC 단락 회로로서 작용한다. 저항(60)과 저항(53)은 트랜지스터 (51, 52)가 그들의 베이스에 균등히 바이어스되도록 동일한 크기이다.

차동 증폭기를 흐르는 전류는 제어 가능한 전류원(17)에 의해서 정해진다. 제어 가능한 전류원(17)의 트랜지스터(65)의 베이스 전극은 전압 디바이더의 저항(72, 73) 사이의 접합점에 연결되며, 설명되는 바와 같이, 리미팅단의 전류를 제어하는 저항(119)을 통해 제어 트랜지스터(118)의 콜렉터 전극에 연결된다. 이러한 제어 트랜지스터는 좀더 설명되는 바와 같이 리미팅단의 피크 대 피크 출력 신호에 영향을 미친다.

리미팅 증폭기(32)는 더블 앤디드 리미팅을 제공한다. 제3(c)도는 트랜지스터(52)의 콜렉터 전극의 출력을 나타내며, 도시된 바와 같이 리미팅된 피크 대 피크 값을 가진 파형이다. 트랜지스터(51,52)로 구성된 차동쌍의 클리핑 레벨은 제어 가능한 전류원(17)의 전류 함수이다. 제3(c)도의 점선은 이후 설명되는 바와 같이 제어 가능한 전류원(7)에 의해서 허용된 제어이다.

트랜지스터(52)의 콜렉터 전극은 에미터 폴로워 트랜지스터(80)의 베이스 전극에 직접 연결된다. 에미터 폴로워 트랜지스터(80)의 콜렉터 전극은 동작 전압원 ＋VB에 연결된다. 동작 전압 ＋VB는 저항(86)과 캐패시터(83)에 의해 필터된다. 트랜지스터(80)의 출력 에미터 전극은 이후 설명되는 바와 같이 잡음 코어링을 제공하는 구동 증폭기(33)에 연결된다. 에미터 폴로워 트랜지스터(80)는 리미팅 증폭기(32)와 구동 증폭기(33) 사이의 버퍼 증폭기로서 작용한다.

구동 증폭기(33)는 NPN 트랜지스터(85)와 상보형 PNP 트랜지스터(88)로 구성되며, 트랜지스터(88)의 베이스는 트랜지스터(80)의 에미터에 직접 결합되며 트랜지스터(85)의 베이스는 다이오드(81)를 통해 트랜지스터(80)의 에미터에 결합된다. 다이오드(81)는 두 개의 구동 트랜지스터의 베이스 사이에 직접 결합된다. 저항(87)은 트랜지스터(85,88)의 에미터 사이에 결합되며, 저항(82)은 트랜지스터(88)의 베이스와 접지 사이에 연결된다.

트랜지스터(85,88)는 출력 증폭기(34)를 구동하도록 동작하는 B급 증폭기를 형성한다. B급 증폭기는 또한 저 레벨의 잡음 코어링 기능을 제공한다.

B급 구동 증폭기(33)의 트랜지스터(85,88)의 에미터 전극은 출력 증폭기(34)에서 상보형 트랜지스터(111,113)의 각 베이스 전극에 AC결합된다. 트랜지스터(85,88)의 에이터 전극은 각 캐패시터(91,92)와 직렬로 각 저항(89,90)을 통해 AC 결합된다. 트랜지스터(111)의 에미터 전극은 저항(122)을 경유 동작 전압원 ＋VC에 저항(110)을 통해 연결된다. DC 공급 필터 캐패시터(121)는 저항(122,100)의 접합점에 연결된다. 전압원 ＋VC는 약 14 볼트인 전압원＋VB와 비교하여 135 볼트의 비교적 높은 DC 전압원이다. 이는 출력 증폭기(34)로 하여금 SVM 코일(26)을 통해 고주파 전류를 구동하는 것을 가능케 한다.

트랜지스터(111)의 콜렉터 전극은 주사 속도 변조(SVM) 코일(26)의 한 단자에 연결된다. 트랜지스터(111)의 콜렉터 전극은 또한 트랜지스터(113)의 콜렉터 전극에 연결되며, 이에 따라 콜렉터 전극의 접합에서 출력 단자(18)를 갖는 B급 출력단을 형성한다. 트랜지스터(113)의 에미터 전극은 저항(114)과 전류 샘플링 저항(116)을 거쳐 접지에 연결된다. 저항(116)은 필터 캐패시터(115)에 의해서 분로(션트)된다. 트랜지스터(111,113)로 구성되는 출력 증폭기(34)를 통해 흐르는 평균 전류는 저항(116)을 통해 흐른다.

출력단의 바이어스는 저항(100,101)의 접합점에 연결된 트랜지스터(111)의 베이스 전극과, 저항(100,101)의 접합점에 연결된 트랜지스터(111)의 베이스 전극을 갖는 저항(100, 101, 102 및 103)으로 구성된 전압 디바이더로부터 얻어진다.

SVM 코일(26)의 한 단부는 출력 단자(18)에 연결되고, 다른 단부는 접지된 캐패시터(105)에 연결된다. 이처럼 SVM 코일은 출력 증폭기에 AC 결합되며, 코일에 흐르는 DC 전류는 없게 된다. 댐핑 저항(109)은 SVM 코일(26) 양단간 접속된다. SVM 코일(26)의 접합점과 캐패시터(105)를 저항(101, 102)의 접합점에 결합함으로써 DC 안정화가 제공된다.

리미팅 증폭기(32)와 이어지는 양 구동 증폭기(33) 및 증폭기 출력 증폭기(34)에 잡음 코일링이 제공된다.

우선 구동 증폭기(33)에 의해서 제공된 코어링 동작을 고려한다. DC 차단 캐패시터(91,92)에 의해 출력단 트랜지스터(111,113)의 베이스 전극의 DC 전압이 구동 트랜지스터(85,88)의 에미터 전극으로 역전달되는 것이 방지된다. 리미팅 증폭기(32)의 신호 출력은 진폭과 지속 기간에 있어서 대칭이며, 트랜지스터(85,88)의 베이스와 에미터에서 DC 전압의 평균값은 동작간 일정하다. 다이오드(81)에 의해 도입된 바이어스로 인해, 트랜지스터(88)의 베이스에서 DC 전압은 트랜지스터(85)의 베이스에서의 전압 보다 작은 하나의 다이오드에서의 전압 강하된 전압이다. 정상적인 소신호 동작하에서, 저항(87) 양단간 전압 강하는 트랜지스터(85,88)의 에미터 전압을 대략 동일하게 함으로써 매우 작아진다. 이러한 조건하에서, 트랜지스터(85,88)에 대한 베이스-에미터 전압의 평균값은 다이오드(81)의 다이오드 강하의 절반이다. 신호가 없으면 트랜지스터(85,88)를 도통시키기에는 불충분하다. 트랜지스터(80)의 에미터에서 피크 대 피크 신호가 하나의 다이오드 강하를 초과하는 경우에만 트랜지스터(85,88)는 전도하기 시작하며, 이로써 코어링 오프셋 레벨이 제공된다. 일례로서, 트랜지스터(80)의 에미터에서 피크 대 피크 신호 스윙이 10 볼트이고, 다이오드 전압과 트랜지스터 문턱 전압이 0.7 볼트이며, 이단의 퍼센트 코어링은 100 또는 7 퍼센트의 (0.7/10) 배이다. 접합점의 전압대 전류 특성의 비직선성에 의해 실제로, 코어링은 다소 낮다.

이제, 출력 증폭기(34)에 의해 제공된 코어링 동작을 살펴보기로 한다. 저항(116) 양단간 전압 강하는 +VC (135 볼트)에 비해 작기 때문에, 트랜지스터(111,113)의 베이스-에미터 접합의 DC 바이어스는 저항(100, 101, 102 및 103)으로 구성된 전압 디바이더와 전압 VC에 의해서 결정된다. 이 값은 인가된 신호없이 트랜지스터(113,113)가 V 바이어스의 바이어스 값으로 오프되도록 선택된다. 진폭과 지속 기간이 대칭인 신호가 인가되면, 피크 신호가 V 바이어스 이하의 접합 문턱(약 0.6 볼트)을 초과하는 경우 이 트랜지스터는 도통한다. 이러한 작용으로 신호의 코어링이 발생된다. 일례로서 피크 입력 신호가 5 볼트, V 바이어스=0.4볼트, 트랜지스터의 베이스-에미터 문턱 전압이 0.6 볼트이며, 신호의 퍼센트 코어링은 100 또는 4 퍼센트의 (0.6-0.4)/5 배이다.

출력 증폭기(34)에서 전력 손실을 제한하기 위하여 리미팅 증폭기(32)의 제어 가능한 전류원(17)과 출력단 사이에 전류 피드백 회로(35)가 결합된다. 전류 피드백 회로(35)는 샘플링 저항(116), 저항(116)과 병렬인 필터 패캐시터(115), 반전 피드백하여 제어하는 제어 트랜지스터(118)로 구성되며, 저항(120)을 거쳐 샘플링 저항(116)에 연결된 입력 베이스 전극과, 저항(72, 73)을 분할하는 전압의 접합점에서 저항(119)을 거쳐 트랜지스터(65)의 베이스에 연결된 출력 콜렉터 전극을 가진다. 바이패스 캐패시터(117)는 트랜지스터(118)의 베이스에 연결된다.

제2도 회로의 리미터 동작은 일반적으로 다음과 같다. 리미팅 증폭기(32)의 클리핑 레벨은 제어 가능한 전류원(17)을 흐르는 전류에 의해서 제어된다. 제어 가능한 전류원(17)의 전류는 트랜지스터(65)의 베이스 전압에 의해 제어되며, 전류 피드백 회로(35)의 동작에 의해서 출력 증폭기(34)의 평균 전력 또는 전류에 종속된다. +VC 공급 전압으로부터 전류의 DC 경로는 트랜지스터(111,113)와 샘플링 저항(116)을 통한 전류 경로이다. 저항(116) 양단간 필터 전압은 출력 디바이스를 흐르는 평균 전류의 측정치이다. 저항(116)과 결합한 캐패시터(115)는 수백의 수평선 주기의 필터링 시정수를 제공하며, 전류 피드백 회로(35)는 수평 주파수에서 전류 변동에 응답치 않는다. 트랜지스터(118)의 베이스 전극에 직접 연결된 바이패스 캐패시터(117)에 의해 전류 피드백 회로(35)는 고주파수 신호와 잡음에 응답하지 않게 된다.

입력 비디오 신호가 고주파수 성분을 가지는 경우, 저항(116) 양단간 전압으로 인하여 트랜지스터(118)가 전도하도록 저항(116) 값이 선택된다. 트랜지스터(118)가 전도하는 경우에는, 트랜지스터(65)로부터 분로(션트)되므로써, 베이스 전류는 트랜지스터의 전도를 감소시킨다. 제어 가능한 전류원(17) 크기는 감소되며, 이에 따라 리미팅 증폭기(32)로부터의 피크 대 피크 신호 출력이 감소된다. 이것이 가변 리미팅이 없는 실선의 리미팅 파형과 가변 리미팅의 점선의 파형과 비교하여 제3(c)도에 도시된다.

제4도는 케이스 1로 표시된 10밀리 암페어의 전류 I1과 케이스 2로 표시된 5밀리 암페어의 전류 I1의 리미팅 상태를 도시한다. 케이스 1에서, 10밀리 암페어의 전류 I1은 비교적 적은 고 주파수 비디오 성분 상태와, 이에 따른 제2도의 출력 증폭기(34)를 흐르는 비교적 낮은 평균 전류의 상태를 나타낸다. 이 상태에서, 트랜지스터는 차단되고 전류원 트랜지스터(65)는 최대로 전도한다. 케이스 2에서, 5밀리 암페어의 전류 I1은 비교적 많은 고 주파수 비디오 성분과 이에 따른 출력 증폭기(34)를 흐르는 비교적 높은 평균 전류 상태를 나타낸다. 이 상태에서, 트랜지스터(118)는 최대로 전도되고 전류원 트랜지스터(65)는 최소로 전도한다.

제4도로부터 알 수 있는 바와 같이, 양의 방향으로 리미팅하는 경우, 두 케이스에 있어 VLIM은 트랜지스터(52)가 도통하지 않고, 저항(68)이 +VA 공급 레일에 풀업(pull up)되는 경우에는, 출력 전압 레벨인 12 볼트이다. 이는 DC 레벨 이상의 +0.25 볼트의 미분된 입력 신호에 대한 케이스 2와 0.5 볼트의 입력 신호에 대해 케이스 1에서 발생한다. 음의 방향으로 리미팅하는 경우, 트랜지스터(52)는 최대로 전도하고, 케이스 1에서 +2 볼트의 출력 전압 VLIM은 -0.5 볼트의 입력 신호에 대해 제공되고, 케이스 2에서 +7 볼트의 출력 전압은 -0.25 볼트의 입력 신호에 대해 제공된다.

이와 같이, 전류원 트랜지스터(65)에서 흐르는 전류 I1에 따라 피크 대 피크 클리핑 레벨에서 변화가 있다. 1 볼트 또는 그 이상의 피크 대 피크 값을 가지는 입력 신호 VDF에 대한 케이스 1에서, 차동 증폭기는 10 볼트로 리미팅된 피크 대 피크 값을 가진 출력 신호를 발생한다. 5 볼트 또는 그 이상의 피크 대 피크 값을 가지는 입력 신호 VDF에 대한 케이스 2에서, 증폭기는 5볼트로 리미팅된 출력 피크 대 피크 값을 발생할 것이다.

리미팅 증폭기(32)는 에미터 폴로워 트랜지스터(80)를 거쳐 구동 증폭기(33)의 B급 동작 트랜지스터(85, 88)에 DC 결합된다. 그러나, 이때 구동 증폭기(33)의 출력은 출력 증폭기(34)에 AC 결합된다. 이와 같이 제5도는 출력 구동 증폭기와의 AC 결합에 따른 제4도의 두 케이스를 도시한다. 즉, 제5도는 전압 ALIM에서 DC 성분을 제거하는 효과를 도시한다. 이처럼 제4도와 제5도로부터 확인할 수 있는 바와 같이, 피크 대 피크 또는 AC 클리핑된 레벨이 출력 전류 피드백 회로(35)에 의해 제어되는 바와 같이 제어 가능한 전류원(17)에 흐르는 전류량의 함수이다.

본 발명의 일 형태를 구현하는 리미팅 증폭기(32)를 사용함으로써, 가변 AC 대칭 리미팅이 달성된다. 피크 대 피크 미분 출력 신호는 높은 평균 전류하에서 감소된다. 동시에, 리미팅점에 도달하는데 필요한 피크 대 피크 미분 입력 신호 VDF의 진폭 또한 감소된다.

또 다른 이점으로서, 리미팅 증폭기(32)의 소신호 이득은 제2도의 전류 피드백 회로(35)에 의해 도입된 가변 리미팅에 의해 변화하지 않는다. 이처럼, 제5도와 같이, 각 리미팅점 앞까지 케이스 1과 2의 출력대 입력 커브는 동일한 기울기이다. 이로 인하여 짧은 지속 기간의 낮은 진폭 입력 신호에 대한, 후속의 구동 증폭기(33)단에서 수행된 코어링 작용은 높은 평균 출력단의 전류 레벨 동안에 피드백 동작에 의해 영향을 받지 않게 된다.

Claims (1)

1. 주사 속도 변조 장치로, 비디오 신호원과, 상기 비디오 신호의 주파수를 표시하는 입력 신호를 발생하기 위한 입력 신호 발생 수단과, 상기 입력 신호에 응답하여 피크 대 피크 진폭 클리핑된 주파수 표시 신호를 제공하며, 에미터 전극에서 서로 차동 연결된 제1 트랜지스터와 제2 트랜지스터를 포함하는 차동 증폭기와, 상기 피크 대 피크 진폭 클리핑된 신호에 응답하여 화상관에서 전자 빔의 주사 속도를 변조하는 주사 속도 변조 수단을 여자시키는 출력 증폭기와, 상기 차동 증폭기와 상기 주파 속도 변조 수단 사이에 배치되어 상기 피크대 피크 진폭 클리핑된 신호를 잡음 코어링하기 위한 잡음 코어링 수단과, 상기 차동 증폭기에 연결되며, 상기 차동 증폭기의 입력에서 진폭 클리핑이 도달되는 신호의 레벨을 설정하고, 상기 차동 증폭기의 입력에서 상기 잡음 코어링 수단에 의해서 코어링이 행해지는 신호의 레벨 이하로 상기 차동 증폭기의 이득을 감소시키기 위한 수단을 포함하는 주사 속도 변조 장치.