JP2002530885A - 半導体製造における金属形状のパターニングのためのシランベース酸化物反射防止膜 - Google Patents

半導体製造における金属形状のパターニングのためのシランベース酸化物反射防止膜

Info

Publication number
JP2002530885A
JP2002530885A JP2000584517A JP2000584517A JP2002530885A JP 2002530885 A JP2002530885 A JP 2002530885A JP 2000584517 A JP2000584517 A JP 2000584517A JP 2000584517 A JP2000584517 A JP 2000584517A JP 2002530885 A JP2002530885 A JP 2002530885A
Authority
JP
Japan
Prior art keywords
oxide
deposition
forming
layer
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2000584517A
Other languages
English (en)
Inventor
サン,スィ−ピン
バン・ンゴウ,ミン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advanced Micro Devices Inc
Original Assignee
Advanced Micro Devices Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advanced Micro Devices Inc filed Critical Advanced Micro Devices Inc
Publication of JP2002530885A publication Critical patent/JP2002530885A/ja
Withdrawn legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274Photolithographic processes
    • H01L21/0276Photolithographic processes using an anti-reflective coating
    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/004Photosensitive materials
    • G03F7/09Photosensitive materials characterised by structural details, e.g. supports, auxiliary layers
    • G03F7/091Photosensitive materials characterised by structural details, e.g. supports, auxiliary layers characterised by antireflection means or light filtering or absorbing means, e.g. anti-halation, contrast enhancement
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105After-treatment
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321After treatment
    • H01L21/3213Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks

Landscapes

  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Architecture (AREA)
  • Structural Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Chemical Vapour Deposition (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

(57)【要約】 小さな寸法(たとえば0.18ミクロンまたはそれ未満)および大きなアスペクト比を有する金属配線をパターニングするための反射防止膜で用いるため、約300nmまたはそれ未満の厚みを有するシランベース酸化物(40)が形成される。酸化物(40)は、それが一般的な深紫外フォトレジスト(38)と反応しないように形成される。「足部形成」(18)として知られる反応は、意図された特徴寸法の喪失という結果を生じ得る。この方法の1つの実施例では、シランベース酸化物(40)は、シラン用の非窒素キャリアガスを用いて堆積される。代替的な実施例では、窒素キャリアガスが用いられ、酸化物(40)はその後N2Oプラズマ(2)に露出される。結果として生じる酸化物(40)は、他の酸化物形成法と比較して、低コスト、高スループットおよび欠点の少ないプロセスを用いて作ることができる。

Description

【発明の詳細な説明】
【0001】
【発明の背景】
1.技術分野 この発明は、集積回路の作製に関し、より特定的には、0.18ミクロンまた
はそれ未満の寸法を有する配線などの高アスペクト比金属形状をパターニングす
るための方法に関する。
【0002】 2.背景技術 集積回路は、モノリシック半導体基板に作製された多数のトランジスタを含む
。個別のトランジスタを互いから電気的に分離するのに、フィールド酸化膜また
は浅いトレンチ誘電体などの分離構造が用いられる。次にトランジスタは他のト
ランジスタまたはコンタクトパッドに選択的に結合され、パターニングされた導
体層を用いることにより所望の回路を達成する。導体は、誘電体によって互いか
らおよび下にある導電素子から分離され、好適な誘電体は、たとえば二酸化ケイ
素(酸化物)である。これにより、導体は半導体地形構造にわたってリソグラフ
ィックにパターニングされ、地形構造は半導体基板上に置かれた誘電体を含む。
導体は導電材料から作られ、好適な材料は、金属、ドープされたポリシリコン、
金属シリサイドまたはその組合せを含む。導体で形成される配線のタイプが導電
材料の選択に部分的に影響するのが一般的である。近隣のトランジスタ間の接続
などの比較的短い接続に用いられる導体は、しばしば「ローカル配線」と称され
る。ローカル配線は、ドープされたポリシリコンまたは金属シリサイドなどの材
料から形成されてもよい。集積回路中でおよびそれにわたってより長い距離に延
びる導体は、しばしば「グローバル配線」と呼ばれる。グローバル配線は、ロー
カル配線を含む層よりも上の層に一般的に存在し、グローバル配線導体の長さの
ために、アルミニウムまたは、より最近では銅などの低抵抗率の材料からそれら
が形成されることが重要になっている。
【0003】 アルミニウムなどの金属の層がパターニングされて導体を形成するとき、金属
の上にフォトレジストの層が形成されるのが典型的である。フォトレジストは、
技術分野で周知の技術を用いて、その後マスクを通して露光されかつ現像される
。しかしながら、金属層の高い反射率により、金属の上に堆積したフォトレジス
トの露光は複雑になる。金属層がフォトレジストを通して露光の光を反射し返し
、露光の間にフォトレジスト内に定在波を発生させてしまうことがある。これは
、現像されたレジスト形状の側壁の垂直方向の起伏をもたらし、その結果、エッ
チングプロセスの間に、金属へのマスクパターンの不正確な転写を生じ得る。こ
の問題を扱うため、フォトリソグラフィ/エッチングシーケンスに先立って、金
属層上に反射防止膜(ARC)が典型的に堆積される。ARCは典型的に、露光
の間にレジストを通過する放射の大部分を吸収することにより働き、それにより
レジストに放射が反射し返されるのを防ぐ。一般的に用いられるARC材料は窒
化チタン(TiN)である。
【0004】 特定のARC材料の好適性は、用いられる特定のフォトレジストに依存するこ
とがある。用いられるフォトレジストは露光波長に依存し、これはマスク形状の
寸法に依存するものである。1.0ミクロン未満またはより特定的には0.18
ミクロン未満の寸法を有する形状には、深紫外(DUV)フォトレジストが典型
的に必要である。DUVフォトレジストの化学的性質は、より大きな形状をパタ
ーニングするのに用いられる近紫外および中間紫外フォトレジストとは大きく異
なり得る。極小の形状をパターニングするのに望ましいとわかっているDUVフ
ォトレジストの1つは、シプレイ社(Shipley Company)から入手可能な、UV
5として知られる製品である。しかしながら、このフォトレジストはTiN A
RC層と反応して、TiN層に隣接するフォトレジストの一部がTiNに結合さ
れ、現像液で取除かれないことがわかった。この結果、図1の部分断面図に示さ
れるように、現像されかつパターニングされたフォトレジスト形状の底部に沿っ
て現われる、フォトレジストの余分の「足部(foot)」が生じてしまう。
【0005】 図1の半導体基板10は、配線金属層12およびTiN ARC層14で覆わ
れる。次にUV5フォトレジストの層が回転で作られ、露光されおよび現像され
て、フォトレジスト形状16を形成する。TiNとのインターフェイスにおける
フォトレジストの「足部形成(footing)」は、(破線で形状16と分けられる
)フォトレジスト延長部18を生じる結果となる。足部形成は、意図された形状
幅diよりも大きな実際の形状幅daを結果的に生じてしまう。この増加した形状
幅はその後のエッチングステップの間に金属層に転写され、それにより意図され
た配線幅が実現されなくなってしまう。
【0006】 したがって、上述の足部形成の問題を避けるため、TiNとUV5レジスト間
のコンタクトに関わらないARCを開発することが必要である。TiN層の上に
薄い酸化物層を含む2層のARCを用いるのは魅力ある方策である。このように
すると、TiNの放射吸収特性を保持しながら、なおかつUV5フォトレジスト
はTiNとコンタクトしない。パターニングのために金属の上に堆積されるAR
Cは、金属がパターニングされた後に保持されるのが典型的である。金属/AR
C配線パターンは、最終パシベーション層またはさらなる配線層のための中間レ
ベル誘電体のいずれかとして機能し得る誘電体層で覆われる。配線の幅および配
線導体間の間隔が小さく作られるときには、金属/ARC配線導体の過剰な厚み
を避けるように注意しなければならない。エッチングプロセスにより導体間に形
成されるチャネルのアスペクト比(高さ対幅の比)が大きすぎれば、その後に堆
積された誘電体はチャネルを完全に埋めず、ボイドを残してしまうことがある。
誘電体膜中のボイドは、たとえば、後に不所望の反応を引起し得る気体を閉じ込
めることにより、信頼性の問題を引起し得る。金属層の厚みは、約0.6ミクロ
ンから約1ミクロンの範囲であってもよく、TiN ARC層は典型的に約80
nmから120nmの間の厚みである。金属/TiN/酸化物配線の厚みを制限
するには、酸化物層は、約30nmまたはそれ未満の厚みに制限されるのが好ま
しい。
【0007】 オルト珪酸テトラエチル(TEOS)の分解を用いて成長する酸化物層が、上
述の薄い酸化物層の可能な候補の1つである。TEOS堆積された酸化物は、非
常に絶縁保護的(conformal)であることが知られており、分離トレンチを埋め
るおよびトランジスタ地形構造の上に中間レベル誘電体を形成するなどの用途に
対するTEOS酸化物の人気を高めている。しかしながら、薄い酸化物形成につ
いては、TEOSに関連する問題が存在する。他の酸化物形成反応についてより
も、厚みの制御を達成するのが困難なため、TEOS酸化物を薄く(100nm
未満)成長させるのは困難である。厚みの制御を困難にする要因には、TEOS
分圧に対する堆積速度の依存、チャンバ洗浄周波数および、より高い温度での、
温度に対する堆積速度の指数関数的な依存が含まれる。TEOS堆積プロセスは
、チャンバの取付具および壁の上へのかなりの堆積も生じ得る。したがって、堆
積チャンバをしばしば洗浄する必要があり得、その結果ダウンタイムが増加しか
つスループットがより低くなってしまう。さらに、チャンバの壁および取付具の
熱特性および反応特性の、洗浄後にそれらが再被覆される間の変化により、各洗
浄の後に堆積状態が安定するのが困難になり得る。全体的には、TEOSベース
の酸化物ARCは、他の堆積プロセスを用いて形成された酸化物と比較して、よ
り低いスループット、より少ない欠点およびより高いコストをもたらす結果にな
り得る。
【0008】 したがって、小さな特徴寸法および高アスペクト比を有する配線をパターニン
グするためのARCの一部として、より低コストでより高スループットの薄い酸
化物を形成するための方法を開発することが望ましい。所望の酸化物は、UV5 DUVフォトレジストまたは、TiN ARCと反応し得る他のフォトレジス
トの足部形成を引起してはならない。酸化物堆積プロセス(すなわち速度および
厚み)の正確な制御もまた有利である。
【0009】
【発明の開示】
上に概略が述べられた問題は、シランベースの薄い酸化物を形成することによ
り大部分が扱われる。本明細書中に記載の態様で形成されるとき、小さな幅およ
び大きなアスペクト比を有する金属配線をパターニングするためのARCプロセ
スでこの酸化物が用いられてもよく、これはUV5フォトレジストの足部形成を
引起さない。この方法は、たとえば、超小型電子機械システム(MEMS)に見
られるような、他の小さな金属形状のパターニングにも有用であろう。
【0010】 絶縁層が基板の上に堆積され、その上およびその中にトランジスタが形成され
る。配線金属が絶縁層上に堆積され、ARC、好ましくはTiNが配線金属上に
堆積される。次に、シランベースCVDプロセスを用いて、薄い(約50nmま
たはそれ未満)酸化物層が形成される。酸化物は、好ましくは、プラズマCVD
(PECVD)を用いて堆積され、これは約200℃から約500℃の間の温度
での堆積を可能にする。低温での酸化物層の堆積は、下にある金属層をアルミニ
ウムなどの低抵抗、低融点の金属から形成するのを可能にする。酸化物向けのシ
ランベースCVDプロセスは、特徴が明確でありかつ制御可能であるため、大き
な困難なしに薄い層が成長し得る。本明細書中に記載の、ARC向けの酸化物の
シランベースCVDもまた、TEOS酸化物を形成するよりも低コストでかつ高
スループットであると考えられている。上記および本明細書中のいずれかに記載
のプラズマ励起成長は、以下に記載されるN2Oプラズマを用いたプラズマ処理
とは区別されることに留意すべきである。本明細書中で用いられる「プラズマ処
理」という語は、本明細書中に記載の方法の実施例で行なわれる、N2Oプラズ
マへの堆積後露出を指している。
【0011】 本明細書中に記載の方法の1つの実施例では、非窒素キャリアガスを用いてシ
ランベース酸化物が成長される。シランは発火性が高くかつ空気に晒されると燃
焼するため、窒素またはアルゴンなどの不活性キャリアガス中に希釈された形で
供給されるのが典型的である。窒素は、他の不活性ガスと比較した低コストのた
めに非常に人気のあるキャリアガスである。残念ながら、窒素キャリアガス中で
シランを用いて成長した酸化物は、TiNがフォトレジストとコンタクトすると
きに発生する足部形成と同様に、UV5フォトレジストの足部形成を生じる結果
になることがわかっている。そのようなシランベースの酸化物中に窒素−水素(
N−H)結合が検出されており、これらのN−H結合からの窒素がUV5フォト
レジストと反応して足部形成を引起すと考えられる。アルゴンまたはヘリウムな
どの非窒素キャリアガスをシラン源に用いることは、堆積された酸化物層中の窒
素を実質的に排除し、それにより足部形成のもとを排除すると考えられている。
【0012】 本明細書中に記載の方法の代替的な実施例では、シランベース酸化物はシラン
源用の窒素キャリアガスを用いて堆積される。この酸化物堆積の後に、短い(約
2分未満)N2Oプラズマ処理が行なわれる。約240Paから425Paの範
囲のプラズマ圧が用いられる。このN2Oプラズマ処理は、おそらくは窒素の酸
素パシベーションにより、酸化物表面上のいずれの窒素と、上にあるUV5フォ
トレジストとの反応も実質的に排除すると考えられる。プラズマ処理は、シラン
ベース酸化物層の表面上のいずれのN−H結合も破壊し得る。N2Oプラズマ処
理の使用は、酸化物堆積で用いられるシラン用のより安価な窒素キャリアガスの
使用を可能にする。
【0013】 上記実施例のいずれかに従う、シランベースの薄い酸化物層の形成の後、DU
Vフォトレジスト、好ましくはUV5フォトレジストの層で酸化物層が被覆され
てもよい。次にフォトレジストは露光されかつ現像されて、フォトレジスト中に
配線パターンを発生する。この態様で形成されるフォトレジスト形状は、上述の
足部形成を示さないと考えられる。上にある膜の表面での、UV5フォトレジス
トと窒素との反応により、足部形成が引起されると仮定される。シランベースの
薄い酸化物を形成するための、本明細書中に記載の方法は、酸化物からの窒素と
フォトレジストとの反応を実質的に排除すると考えられる。非窒素シランキャリ
アガスを用いて酸化物が成長する実施例では、窒素自体が排除されると考えられ
る。成長した酸化物がN2Oプラズマで処理される実施例では、酸化物表面上の
いずれの窒素の反応性も減じられると考えられる。ドライエッチングプロセスを
用いて、酸化物、ARCおよび金属層をエッチングすることにより、その後フォ
トレジスト中の配線パターンを金属に転写し得る。この態様で、極小の特徴寸法
および高アスペクト比を有する配線が形成され得る。
【0014】 本明細書中に記載のシランベース酸化物の堆積および、ある実施例でのプラズ
マ処理は、半導体産業で用いられる「クラスターツール」と関連付けられるCV
Dチャンバの中で典型的に行なわれる。クラスターツールは、ともにグループ化
されたチャンバを含むため、プロセスの間に基板を室内の空気に晒すことなく、
複数の堆積、エッチングまたは他のプロセスを順に行なうことができる。CVD
チャンバは、複数の(たとえば6つの)基板マウント位置を有することがしばし
ばである。チャンバ内のマウント位置の各々にある基板で堆積の一部が行なわれ
るように、基板は堆積の間に異なる位置に順に動かされる。たとえば、基板はチ
ャンバの第1の基板位置に入れられてもよく、その後堆積の1/6が行なわれる
。次に基板は第2の基板位置に動かされ、第2の基板がチャンバ内にもたらされ
て第1の位置に入れられる。別の1/6の堆積が行なわれ、隣接する位置への2
つの基板の移動とともにおよび第3の基板がチャンバに入るのとともに、プロセ
スが継続する。このタイプのシステムは、複数の基板向けの重なる堆積シーケン
スを可能にすることによりスループットを増すだけでなく、チャンバの場所に依
存するばらばらなプロセスの違いを平均することにより、堆積された層の、基板
にわたる均一性を向上させるように設計される。
【0015】 プラズマ処理が行なわれる、本明細書中に記載の方法の実施例については、こ
のシーケンスは好ましくは変更され、酸化物層の堆積は、1つを除きすべての基
板マウント位置の間で分割され、最後のマウント位置上の基板でプラズマ処理が
行われる。たとえば、上述の6つのマウント位置を有するチャンバを用いると、
基板マウント位置1から5を用いて酸化物層が堆積されてもよく、マウント位置
6上の基板でプラズマ処理が行なわれてもよい。このように、酸化物堆積の後、
基板を室内の空気に晒すことなくプラズマ処理を行なうことができる。これが望
ましいのは、室内の空気に晒すことで粒子の汚染および/または不所望の酸化を
引起すことがあるためである。
【0016】 上述のものなどのCVD堆積システムは、各々の基板マウント位置の上に位置
された「シャワーヘッド」をさらに含むのが典型的である。シャワーヘッドは孔
のアレイを典型的に含み、それを通して堆積の間に基板上の領域に反応ガスが供
給される。シャワーヘッド構造は金属表面も含み、それに対して無線周波数(R
F)電圧が印加されて、プラズマ励起プロセスのためにグロー放電を生成する。
プラズマ励起成長の場合、このシステム構成は、約13.56MHzの周波数を
典型的に有する高周波数(HF)RF電圧がシャワーヘッドに印加されるような
ものであるのが典型的である。このタイプの堆積システムの中で行なわれれば、
このRF接続構成は、PECVD酸化物堆積と本明細書中に記載のN2Oプラズ
マ処理との両者に用いられる。1MHz未満の周波数を典型的に有する低周波数
(LF)RF電圧が用いられれば、それはチャンバの金属基板マウント表面に印
加されるのが典型的である。本明細書中に記載の堆積およびプラズマ処理プロセ
スは、好ましくはHF電力しか用いない。このタイプのCVDシステムが本明細
書中に記載のプラズマ処理に用いられるとき、プラズマ処理のためのHF電力は
約500ワットから約1100ワットの範囲であってもよく、プラズマ処理に用
いられるN2O流量は約500標準立法センチメートル毎秒(sccm)から約
2000sccmの間であってもよい。
【0017】 この発明の他の目的および利点は、以下の詳細な説明を読みかつ添付の図面を
参照して明らかになるであろう。
【0018】 この発明はさまざまな変更および代替的な形が可能であるが、その特定の実施
例が例示の目的で図面に示されかつ本明細書中に詳細に説明される。しかしなが
ら、図面およびそれらについての詳細な説明は、開示された特定の形にこの発明
を限定することを意図するものではないことが理解されなければならない。これ
に対して、意図するものは、この発明の精神および範囲内に入るすべての変更、
均等物および代替物を対象とすることである。
【0019】
【この発明を実施するためのモード】
図面を参照すると、図2は、半導体基板20の上に配置されたゲート導体24
およびゲート誘電体22を含むトランジスタの部分断面図を示す。ゲート導体2
4に隣接して誘電体スペーサ26が形成されてもよい。ゲート導体24に自己整
列された、薄くドープされた不純物分布およびスペーサ26の側面に自己整列さ
れた、濃くドープされた不純物分布を用いて、ソースおよびドレイン領域28が
形成されてもよい。ソースおよびドレイン領域28の形成の後に、技術分野で周
知の態様でサリサイドプロセスが行なわれて、ソースおよびドレイン領域28な
らびにゲート導体24の上部表面上にシリサイド30を形成してもよい。スペー
サ26の形成は、チャネルのドレイン端で生じた最大電界を弱め得る、スペーサ
下の薄くドープされた領域を形成する能力を含む理由のために有利であろう。こ
の弱められた電界は、ドレイン/基板接合でのおよびゲート誘電体へのキャリア
の注入の際のアバランシェ降伏などのホットキャリア効果の厳しさを減じ得る。
サリサイドプロセスが行われ得るように、ソース/ドレイン領域とゲート領域と
の間に分離をもたらすことにより、スペーサ26もまた有利であろう。
【0020】 基板20の上に中間レベル誘電体32がその後堆積されてもよく、次に平坦化
されてもよい。平坦化は、たとえば化学機械研磨またはエッチバック技術を用い
て行なわれてもよい。ソースおよびドレイン領域28ならびにゲート導体24へ
のコンタクトのため、誘電体中に開口が形成される。開口は導電材料34で埋め
られる。たとえば、開口を1列に並べるように接着層が堆積されかつ次に開口を
埋めるようにタングステンが堆積されるタングステンプラグプロセスが用いられ
てもよい。ソース、ドレインおよびゲートが回路の他の領域に接続される配線を
形成するために、金属層36が堆積される。金属層36上にTiNなどのARC
層38が堆積される。上述のように、上にあるフォトレジスト中での定在波の形
成を避けるため、金属をパターニングするときにはARCが典型的に必要である
【0021】 半導体基板20は好ましくは単結晶シリコンであり、n型またはp型のいずれ
かにドープされる。より特定的には、基板20は、単結晶シリコン基板上に成長
したエピタキシャルシリコン層または単結晶シリコン基板中に形成されたn型も
しくはp型のウェル領域であってもよい。図示されないが、隣接するトランジス
タを分離する基板20中に誘電体分離領域が形成されてもよい。そのような分離
領域を形成し得る1つの方法は、堆積された誘電体で後に埋められるトレンチの
形成であり、用い得る別の方法は、窒化ケイ素を用いて、トランジスタが形成さ
れるべき活性領域をマスクする、局所的な基板の酸化である。ゲート誘電体22
は、酸化環境において約700℃よりも大きい温度に基板20を加熱して二酸化
ケイ素を成長させることにより成長するのが好ましい。しかしながら、窒化ケイ
素、窒化された二酸化ケイ素、シリコンオキシナイトライドおよび堆積された二
酸化ケイ素を含む、他のゲート誘電体を用いてもよい。ゲート導体24は、たと
えばシラン源からシリコンの化学気相成長法(CVD)を用いて堆積されるポリ
シリコン層からパターニングされるポリシリコンゲート導体であることが好まし
い。そのようなCVDプロセスは、特に、低い基板温度が用いられれば、アモル
ファスシリコン層を代替的にもたらす結果となり得る。アモルファスシリコン層
もパターニングされてゲート導体24を形成してもよく、(ソースおよびドレイ
ン領域を形成するのに必要なものなどの)その後の処理に耐えることができる他
の材料も用いられてもよい。
【0022】 ソースおよびドレイン領域28を形成する不純物分布は、イオン注入を用いて
導入されるのが好ましく、かつ基板20とは反対の型である。nチャネルトラン
ジスタについては、たとえば基板20はp型であり、ソースおよびドレイン領域
28はn型である。典型的なn型ドーパントはヒ素およびリンを含み、ホウ素は
典型的なp型ドーパントである。ソースおよびドレイン領域28がイオン注入に
よって導入されれば、その後のアニールは、不純物を活性化しかつ基板20に対
する損傷を修復するように行なわれる。スペーサ26は、絶縁保護二酸化ケイ素
層のCVDおよびスペーサを形成する層の異方性エッチングにより形成された二
酸化ケイ素であるのが典型的である。スペーサ26は、窒化ケイ素またはシリコ
ンオキシナイトライドなどの他の誘電体からも形成されてもよい。シリサイド3
0は典型的にはチタンシリサイドまたはコバルトシリサイドであるが、たとえば
、タンタル、ニッケル、タングステン、モリブデンおよびプラチナを含む、他の
金属を用いて形成されてもよい。
【0023】 中間レベル誘電体32は典型的に、CVDを用いて形成された酸化物層である
が、異なる誘電体から形成することができる。誘電体32は、シランベースCV
Dを用いて形成されるかまたは代替的にTEOSの分解により形成されてもよい
。堆積は、約200℃から500℃の間の温度でPECVDを用いて行なわれる
のが好ましいが、減圧CVD(LPCVD)および常圧CVD(APCVD)な
どの他の方法も用いてもよい。誘電体32は、誘電体の残余のものとは異なる組
成を有するエッチストップ層も含んでもよい。導電材料34は、上に注記された
ように、タングステンプラグからなってもよくまたは、異なる金属もしくはドー
プされたポリシリコンなどの別の導体であってもよい。導電材料34は、接着層
および/または拡散バリア層も含んでもよい。金属層36は典型的にはアルミニ
ウムまたはアルミニウム合金であるが、銅または配線に用いられる他の材料から
も形成されてもよい。導電材料34について、金属層36は、接着層および/ま
たは拡散バリア層も含んでもよい。金属層36が基板20の上の第1の配線レベ
ルにある図2に示された場合では、層36の厚みは典型的には約0.6ミクロン
から約1.8ミクロンの範囲である。本明細書中に記載の方法は、より高レベル
の配線のために実行することもできる。上部配線レベルについては、金属層の厚
みは典型的に約0.8ミクロンから2.0ミクロンの間である。ARC層38は
好ましくはTiNであり、これは半導体処理において特徴が明確な材料である。
TiNは、ARC層だけでなく接着層および拡散バリア層にも一般的に用いられ
る。TiNから形成されるとき、ARC層38は、約60nmから約140nm
の間の厚みを有し得る。
【0024】 金属36の下にある構造は、本明細書中に記載の方法の有用性を変更すること
がなければ、いくつかの点で図2のものとは異なってもよい。図2に示されるト
ランジスタは異なる態様で形成されてもよい。たとえば、スペーサ26およびシ
リサイド30は省略されてもよい。本明細書中に記載の方法をバイポーラ回路に
も適用してもよいため、バイポーラトランジスタは、図2に示された金属酸化物
半導体(MOS)電界効果トランジスタよりもむしろ金属36の下にある。これ
に代えて、配線を形成するのとは異なる目的のためにこの方法を金属層のパター
ニングに適用してもよく、その場合、トランジスタが基板20上に形成されない
ことがある。そのような場合の例が、MEMSデバイス作製のための半導体基板
上での金属構造の形成であろう。MOS回路における使用のためですら、金属3
6の下にある構造は、さらなる配線層をその中に含んでもよいという点において
異なり得る。ローカル配線層またはグローバル配線層のいずれかが金属層36の
下に形成されてもよい。
【0025】 図3に示されるように、ARC層38の上に酸化物40がその後堆積される。
酸化物40はシランベースのプロセスを用いて堆積される。シランはCVD反応
器の中で酸素含有気体と反応される。酸素含有気体は好ましくはO2であるが、
2Oなどの他の気体も用いてもよい。酸化物は、PECVDを用いて約400
℃の基板温度で堆積されるのが好ましい。PECVD堆積はまた、約200℃か
ら約500℃の範囲の温度で行われてもよい。金属36がアルミニウムまたは銅
などの低融点金属であるときには、そのような低い堆積温度が必要である。タン
グステンなどのより高温の金属が、金属36および下にある他のどの金属層に対
しても用いられれば、LPCVDなどのより高温の堆積法が用いられてもよい。
酸化物40はわずか約30nmの厚みであるのが好ましい。
【0026】 本明細書中に記載の方法の1つの実施例では、酸化物40は、アルゴンまたは
ヘリウムなどの非窒素シランキャリアガスを用いて堆積される。これは、窒素キ
ャリアガスが用いられるときに観察されるUV5フォトレジスト足部形成のもと
であると考えられる、堆積された酸化物層中の窒素を実質的に排除すると考えら
れる。この酸化物層の堆積の後、図5に示されたようにかつ以下にさらに論じら
れるように、DUVフォトレジスト層を塗布しかつパターニングすることができ
る。
【0027】 酸化物40が窒素キャリアガスを用いて堆積される、この方法の代替的な実施
例では、図4に示されるように、酸化物層40にプラズマ処理2がその後適用さ
れる。プラズマ処理2は、約2分またはそれ未満の持続時間の間、基板20をN 2 Oプラズマに露出することにより行なわれる。プラズマ処理2の間の基板温度
は好ましくは約400℃であるが、約380℃から約430℃の範囲であっても
よい。ノベラス社(Novellus)のコンセプトII(Concept II)堆積チャンバなど
の複数の基板マウント位置を有する堆積チャンバの中で酸化物40が堆積されか
つプラズマ処理2が行なわれてもよい。この場合、プラズマ処理2に用いられる
プラズマ圧は約240Paから約425Paの間であり、N2Oの流量は500
標準立法センチメートル毎秒(sccm)から2000sccmの間である。こ
の実施例は、約500ワットから約1100ワットの間のHF RF電力をさら
に用いる。本明細書中に記載の方法のこの実施例では、LF電力はプラズマプロ
セス2に必要ではないが、この方法の有用性を変更しなければLF電力を含んで
もよいと考えられる。さらに、非窒素キャリアガスが酸化物40の堆積に用いら
れる実施例ではプラズマ処理2が必要ないと考えられるが、この場合、酸化物4
0の性能を損なわなければプラズマ処理を適用してもよいと考えられる。
【0028】 図5を参照すると、酸化物40の上にDUVフォトレジスト層42がその後堆
積される。DUVフォトレジストは、約300nmよりも小さい波長を有する露
光放射に応答する。フォトレジスト層42はシプレイ社のUV5フォトレジスト
から形成されることが好ましい。図6に示されたように、フォトレジスト層42
は、その後、マスクを通して露光されかつ現像されて、フォトレジスト形状44
を形成する。フォトレジスト形状44は、図1のフォトレジスト形状16で示さ
れたものなどの足部形成とは無縁であると考えられる。酸化物40の中またはそ
の上での窒素とフォトレジストとの一切の反応の実質的な排除により、足部形成
がなくなると考えられる。酸化物40が非窒素キャリアガスを用いて堆積される
上述の実施例では、酸化物40中の窒素の不在が、フォトレジストと窒素との一
切の反応を妨げると考えられる。窒素キャリアガスを用いた酸化物40の堆積の
後にプラズマ処理2が続く上述の実施例では、酸化物の表面上に存在する一切の
窒素がフォトレジストと反応しないようにされると考えられる。したがって、露
光マスクのパターン寸法は形状44によって再現され、エッチングプロセスを介
して金属36にその後転写することができる。
【0029】 図7を参照すると、例示的な堆積チャンバ46の断面の上面図が示される。図
7に示されたものなどの半導体産業用の堆積チャンバは、たとえばノベラス社が
製造している。基板マウント面48は、複数の基板またはウェハマウント位置(
この場合は6個)を含む。破線の矢印は、堆積用チャンバに入る基板がとる経路
を示す。堆積される層の第1の部分は第1のマウント位置50上の基板で形成さ
れる。次に基板は層の第2の部分の堆積のために第2のマウント位置52に動か
される。堆積プロセスは典型的に、第6のマウント位置56上の基板で第6の部
分が堆積されるまで各マウント位置上で継続し、次に基板は堆積チャンバから取
出される。堆積後プラズマ処理が用いられる、本明細書中に記載の方法の実施例
では、このシーケンスは若干変更される。図3に示されたように、酸化物40の
堆積は、チャンバ中の基板マウント位置の1つを除くすべての間で分割される。
したがって、図7のチャンバについては、酸化物堆積は初めは位置50で始まり
、第5の位置54で終了する。次に残余の基板マウント位置(図7のチャンバ内
では第6の位置)が、図4に示されたN2Oプラズマ処理2に用いられる。プラ
ズマ処理2の完了の後、基板はフォトレジスト塗布のためにチャンバ46から除
去される。
【0030】 チャンバ46を通って移動する際のシーケンスが1つの基板について説明され
たが、図7に示される堆積システムの典型的な動作の間に新しい基板が第1のマ
ウント位置50に動かされ、堆積の各部分の後、完成した基板はチャンバから除
去されることに留意しなければならない。言換えれば、6つの基板は同時に堆積
を経験することができ、チャンバの1つの部分の各基板が合計堆積量の一部を受
ける。または、プラズマ処理を含む実施例の場合は、1つの基板がプラズマ処理
を経験する間、5つの基板が同時に堆積を経験していてもよい。図7に示されて
いない典型的なチャンバの部品は、基板ハンドリングメカニズム、基板ヒータ、
反応ガス供給用の配管、プラズマ生成のための電極および1つまたはそれ以上の
真空ポンプを含む。6つの基板マウント位置が図7のチャンバの中に示されるが
、異なる数の位置を用いることができる。
【0031】 図8を参照すると、図7のチャンバ46などの堆積チャンバの基板マウント位
置でのガス供給およびRF接続レイアウトを図示する断面図が示される。基板5
8はマウント面48の基板マウント位置にマウントされ、その一部が図8に示さ
れる。シャワーヘッド60が基板58の上に位置付けられるため、基板58の近
傍に反応ガス62を供給することができる。ガス線64は、典型的には孔のアレ
イを通して散布用シャワーヘッド60に反応ガスを送る。HF RF電圧は、チ
ャンバ壁の外部にあるHF発生器66を用いてシャワーヘッド60の金属部分に
接続されるのが典型的である。HF電圧は典型的に、電気的に一致するネットワ
ークを介して接続される。LF電圧が用いられる場合、それは金属基板マウント
面48に接続されるのが典型的である。ノベラス社のコンセプト2などのチャン
バを用いる、本明細書中に記載の方法の実施例では、LF電力は、シランベース
酸化物堆積またはN2Oプラズマ処理に必要ない。
【0032】 図7および図8に示されたものなどの装置を用いる、本明細書中に記載の方法
を実行するための手順が図9のフローチャートに与えられる。図7および図8に
示される装置の部品に対する参照標識を用いて、フローチャートの手順が以下に
説明される。基板58上での薄い酸化物ARC形成のための、本明細書中に記載
のプロセスを実行するため、堆積チャンバ46の第1の基板マウント位置50上
に基板が置かれる。酸化物堆積に用いられるマウント位置の数は、シランに窒素
キャリアガスが用いられるか否かに依存する。窒素キャリアガスが用いられれば
、酸化物堆積の後にプラズマ処理がチャンバ内で行なわれる。したがって、この
場合、図7に示されたように、チャンバ46の初めの5つの基板マウント位置を
通して基板を移動させることにより、5つの部分で酸化物が堆積される。この酸
化物は、図3に示された酸化物40に対応する。図9のフローチャートに説明さ
れたように、基板は堆積温度に加熱され、反応ガス62が導入される前に温度が
安定するようになる。反応ガス62は、シランおよび酸素含有化学物質、好まし
くはO2を含む。酸化物層のPECVD堆積のためには、各マウント位置ごとに
シャワーヘッド60などの対応するシャワーヘッドにHF電圧が印加されるのが
典型的である。このプロセスは堆積の各部分ごとに繰返される。
【0033】 第5のマウント位置54での酸化物の最終部分の堆積の後、基板58はN2
プラズマ処理のために第6のマウント位置56に移動される。このプラズマ処理
は図4で示されたプラズマ処理2に対応する。図9のフローチャートに示された
ように、基板はプラズマ処理温度にもたらされる。ノベラス社のコンセプト2な
どのチャンバでは、プラズマ処理温度と酸化物堆積温度とは同じである。これは
、チャンバ内に、すべての基板を同じ温度にもたらす1つのヒータが存在するた
めである。基板58がプラズマ処理を受ける間に他の基板が堆積を経験するのが
典型的であるため、堆積および処理は同じ温度で行なわれる。堆積およびプラズ
マ処理のために独立した基板温度制御を有し得る他の装置が用いられる場合、こ
れらのプロセスを異なる基板温度で行うことができる。第6の基板マウント位置
56に対応してシャワーヘッドにHF電圧が印加され、1つまたはそれ以上のガ
ス線64を通してN2Oが供給される。この態様でグロー放電が生じるため、反
応ガス62はN2O分子だけでなくN2Oから形成されたイオンおよびラジカルを
含む。約10秒から約2分の範囲の時間の間N2Oプラズマに露出された後、基
板58はフォトレジスト塗布のために堆積チャンバ46から除去される。
【0034】 非窒素キャリアガスが用いられる実施例では、上述のプラズマ処理は必要でな
いと考えられる。この場合、酸化物40の堆積は、図9のフローチャートに示さ
れたように、堆積チャンバ内のすべてのマウント位置の間で分割される。酸化物
40の最後の部分がチャンバ46の第6のマウント位置56上で堆積されること
を除き、堆積は上述のように進行する。次にフォトレジスト塗布のために基板5
8はチャンバ46から除去される。
【0035】 フォトレジスト塗布およびその後の処理は、クラスタツール構成の一部として
チャンバ46に接続されたさらなるチャンバ内で行なわれてもよい。これに代え
て、さらなる処理のために基板を別個のチャンバに動かす必要があり得る。上記
図7の説明で指摘されたように、第1のマウント位置が空くとすぐに新しい基板
が各チャンバに導かれるのが典型的であるため、いずれの所与の時間にも複数の
基板がプロセスを通して移動している。図7の場合のように、基板ヒータおよび
真空ポンプを含む、実際のチャンバのいくつかの局面は図8には示されていない
【0036】 3.産業上の適用可能性 この発明は、半導体回路製造および超小型電子機械システム製造の分野を含む
、しかしそれらに限定されない、多数の産業用用途に好適である。この開示の利
点を有する技術分野の当業者には、この発明が、小さな特徴寸法および大きなア
スペクト比を有する金属配線のパターニングのためのARCの一部として用いら
れるべき薄い酸化物を形成するための方法を提供すると考えられることが認めら
れるであろう。この説明を考慮する当該技術分野の当業者には、この発明のさま
ざまな局面のさらなる変更および代替的な実施例が明らかであろう。たとえば、
本明細書中に記載のプロセスを実施するのに、本明細書中に記載の堆積チャンバ
以外の装置を用いることができる。用い得る他のタイプの堆積チャンバは、水平
管LPCVD反応器を含む。添付の請求項がすべてのそのような修正および変更
を含むと解釈され、したがって、明細書および図面が制限的な意味というよりは
むしろ例示的な意味とみなされるべきことが意図される。
【図面の簡単な説明】
【図1】 金属およびTiN層が形成されかつフォトレジスト形状がパター
ニングされる半導体基板を含む半導体地形構造の部分断面図である。
【図2】 トランジスタが形成され、中間レベル誘電体を介してトランジス
タへのコンタクトが作られかつ金属層およびARC層が堆積される、半導体地形
構造の部分断面図である。
【図3】 図2のARC層堆積の後、薄い酸化物層がARC層の上に形成さ
れる、半導体地形構造の部分断面図である。
【図4】 図3の酸化物堆積の後、プラズマ処理が行なわれる、半導体地形
構造の部分断面図である。
【図5】 図3の酸化物堆積または図4のプラズマ処理の後、DUVフォト
レジスト層が酸化物層の上に堆積される、半導体地形構造の部分断面図である。
【図6】 図5のフォトレジスト堆積の後、フォトレジスト形状がパターニ
ングされる、半導体地形構造の部分断面図である。
【図7】 例示的な堆積システムの基板マウント位置レイアウトを示す上面
図である。
【図8】 例示的な堆積システムの基板マウント位置でのガス供給およびR
F接続レイアウトを示す平面図である。
【図9】 本明細書中に記載の方法の実施例のためのプロセスシーケンスの
フローチャートの図である。
【手続補正書】特許協力条約第34条補正の翻訳文提出書
【提出日】平成12年10月13日(2000.10.13)
【手続補正1】
【補正対象書類名】明細書
【補正対象項目名】特許請求の範囲
【補正方法】変更
【補正内容】
【特許請求の範囲】
【手続補正2】
【補正対象書類名】明細書
【補正対象項目名】0002
【補正方法】変更
【補正内容】
【0002】 2.背景技術 US−A−5807660は、集積回路デバイスの作製における、下にある誘
電体層への、フォトレジスト層の接着を改良するための方法を開示している。誘
電体層は、N2O、窒素またはアルゴンのプラズマ処理で処理される。誘電体層
に与えられるプラズマは、上部酸化物層の表面特徴を変更することがあり、これ
はその後に堆積されるフォトレジスト層の接着を大幅に改良する。 EP−A−0840361は、反射防止膜の上に酸化ケイ素膜を堆積し、その
後に塗布されるフォトレジスト層の足部形成を減じるための方法を開示している
。これは、反射防止膜の上に酸化物キャッピング層または硬いマスクを堆積する
ことにより達成される。この参考文献は請求項1のプリアンブルに記載された形
状を開示している。 WO−A−87/07309は、半導体ウェハ用の複数のマウント位置を備え
る、化学気相成長プロセスにおいて用いるための堆積装置を開示している。 集積回路は、モノリシック半導体基板に作製された多数のトランジスタを含む
。個別のトランジスタを互いから電気的に分離するのに、フィールド酸化膜また
は浅いトレンチ誘電体などの分離構造が用いられる。次にトランジスタは他のト
ランジスタまたはコンタクトパッドに選択的に結合され、パターニングされた導
体層を用いることにより所望の回路を達成する。導体は、誘電体によって互いか
らおよび下にある導電素子から分離され、好適な誘電体は、たとえば二酸化ケイ
素(酸化物)である。これにより、導体は半導体地形構造にわたってリソグラフ
ィックにパターニングされ、地形構造は半導体基板上に置かれた誘電体を含む。
導体は導電材料から作られ、好適な材料は、金属、ドープされたポリシリコン、
金属シリサイドまたはその組合せを含む。導体で形成される配線のタイプが導電
材料の選択に部分的に影響するのが一般的である。近隣のトランジスタ間の接続
などの比較的短い接続に用いられる導体は、しばしば「ローカル配線」と称され
る。ローカル配線は、ドープされたポリシリコンまたは金属シリサイドなどの材
料から形成されてもよい。集積回路中でおよびそれにわたってより長い距離に延
びる導体は、しばしば「グローバル配線」と呼ばれる。グローバル配線は、ロー
カル配線を含む層よりも上の層に一般的に存在し、グローバル配線導体の長さの
ために、アルミニウムまたは、より最近では銅などの低抵抗率の材料からそれら
が形成されることが重要になっている。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 バン・ンゴウ,ミン アメリカ合衆国、94538 カリフォルニア 州、フレモント、ザルディーノ・ドライ ブ、39219、アパートメント・266 Fターム(参考) 2H025 AA03 AB16 AC04 DA30 DA34 4K030 AA06 BA44 CA04 CA12 DA05 FA10 JA10 5F033 HH04 HH08 HH09 HH11 HH17 HH19 HH25 HH27 HH28 HH29 HH30 JJ04 JJ19 KK04 KK25 KK27 KK28 KK29 KK30 LL01 MM05 MM13 NN02 NN07 PP06 QQ02 QQ03 QQ04 QQ08 QQ09 QQ10 QQ11 QQ25 QQ31 QQ37 QQ48 QQ58 QQ65 RR04 RR06 RR07 RR08 SS02 SS04 SS12 SS13 SS15 TT08 VV06 WW00 WW01 WW03 WW05 WW06 XX01 XX03 XX04 5F046 PA03 PA05 PA13 5F058 BC02 BD01 BD04 BD15 BF07 BF23 BF29 BH16 BJ02

Claims (10)

    【特許請求の範囲】
  1. 【請求項1】 半導体基板(20)上に形状をパターニングするための方法
    であって、 半導体地形構造の上に酸化物(40)を形成するステップと、 亜酸化窒素を用いて形成されたプラズマ(2)に前記酸化物(40)を露出す
    るステップと、 前記酸化物層(40)上にフォトレジスト層(42)を形成するステップとを
    含む、方法。
  2. 【請求項2】 酸化物(40)を形成する前記ステップは、 前記半導体地形構造の上およびその中にトランジスタを形成するステップと、 前記トランジスタの上に絶縁層(32)を形成するステップと、 前記絶縁層(32)上に金属層(36)を形成するステップと、 前記金属層(36)上に反射防止膜(38)を形成するステップとをさらに含
    む、請求項1に記載の方法。
  3. 【請求項3】 前記反射防止膜(38)は窒化チタンを含む、請求項2に記
    載の方法。
  4. 【請求項4】 酸化物(40)を形成する前記ステップは、約200℃から
    約500℃の範囲の堆積温度でシランを酸素含有化学物質と反応させることによ
    り、プラズマ励起化学気相成長させるステップを含む、請求項1に記載の方法。
  5. 【請求項5】 露出の前記ステップは、約13.56MHzの周波数を備え
    る、約500ワットから約1100ワットの範囲の高周波数電力および約500
    標準立法センチメートル毎秒(sccm)から約2000sccmの範囲の亜酸
    化窒素の流量を用いて、約240Paから約425Paの範囲の圧力を有するプ
    ラズマ(2)を形成するステップを含み、露出の前記ステップは、約380℃か
    ら約430℃の範囲の基板温度で約2分未満の持続時間の間行なわれる、請求項
    1に記載の方法。
  6. 【請求項6】 フォトレジスト層(42)を形成する前記ステップは、約3
    00nm未満またはそれと等しい波長を有する放射による露光のために設計され
    たフォトレジストを堆積するステップを含む、請求項1に記載の方法。
  7. 【請求項7】 半導体基板(20)上に形状をパターニングするための方法
    であって、 複数の基板マウント位置を有する堆積チャンバ(46)の第1の基板マウント
    位置(50)に前記半導体基板を置くステップと、 堆積温度が維持されるまで、約200℃から約500℃の範囲の堆積温度に前
    記半導体基板(20)を加熱するステップと、 前記堆積チャンバ(46)に反応ガス(62)を導入して酸化物(40)の一
    部を堆積するステップと、 各基板マウント位置での前記酸化物(40)の別の部分の堆積のために、前記
    堆積チャンバ(46)中の残りのマウント位置の1つを除くすべてに前記半導体
    基板(20)を順に移動させて、完全な酸化物を堆積するステップと、 前記堆積チャンバ(46)中の前記1つの残りのマウント位置(56)に前記
    半導体基板(20)を順に移動させるステップと、 約380℃から約430℃の範囲のプラズマ処理温度に前記半導体基板(20
    )を加熱するステップと、 亜酸化窒素を用いて形成されたプラズマ(2)に、約2分未満の持続時間の間
    前記半導体基板(20)を露出するステップと、 前記堆積チャンバ(46)から前記半導体基板(20)を除去するステップと
    、 前記酸化物(40)上にフォトレジスト層(42)を形成するステップとを含
    む、方法。
  8. 【請求項8】 反応ガス(62)を導入する前記ステップは、シランおよび
    酸素含有化学物質を導入するステップを含み、前記堆積チャンバ(46)の導電
    面(60)に無線周波数電力を与えてグロー放電を形成するステップをさらに含
    む、請求項7に記載の方法。
  9. 【請求項9】 露出の前記ステップは、約500ワットから約1100ワッ
    トの範囲の高周波数電力および約500sccmから約2000sccmの範囲
    の亜酸化窒素の流量を用いて、約240Paから約425Paの範囲の圧力を有
    するプラズマ(2)を形成するステップを含む、請求項7に記載の方法。
  10. 【請求項10】 半導体基板(20)上に形状をパターニングするための方
    法であって、 前記半導体基板(20)上に堆積された金属層(36)上に窒化チタン反射防
    止膜(38)を形成するステップと、 前記反射防止膜(38)上に酸化物層(40)を堆積するステップとを特徴と
    し、前記酸化物(40)は、シランおよび酸素を用いた化学気相成長によって堆
    積され、前記酸化物(40)の堆積のために堆積チャンバ(46)に導入された
    ガスは実質的に窒素を含まず、さらに 前記酸化物層(40)の上にフォトレジスト層(42)を形成するステップを
    特徴とし、前記フォトレジスト層(42)は、約300nm未満の波長を有する
    放射を用いた露光のために設計される、方法。
JP2000584517A 1998-11-25 1999-06-28 半導体製造における金属形状のパターニングのためのシランベース酸化物反射防止膜 Withdrawn JP2002530885A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US19993698A 1998-11-25 1998-11-25
US09/199,936 1998-11-25
PCT/US1999/014599 WO2000031782A1 (en) 1998-11-25 1999-06-28 Silane-based oxide anti-reflective coating for patterning of metal features in semiconductor manufacturing

Publications (1)

Publication Number Publication Date
JP2002530885A true JP2002530885A (ja) 2002-09-17

Family

ID=22739630

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000584517A Withdrawn JP2002530885A (ja) 1998-11-25 1999-06-28 半導体製造における金属形状のパターニングのためのシランベース酸化物反射防止膜

Country Status (4)

Country Link
EP (1) EP1133788A1 (ja)
JP (1) JP2002530885A (ja)
KR (1) KR20010086053A (ja)
WO (1) WO2000031782A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007500443A (ja) * 2003-07-28 2007-01-11 フリースケール セミコンダクター インコーポレイテッド 有機反射防止膜(arc)を有する半導体装置及びその方法
JP2007511073A (ja) * 2003-11-06 2007-04-26 東京エレクトロン株式会社 基板上に材料を堆積させる方法。

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6656643B2 (en) 2001-02-20 2003-12-02 Chartered Semiconductor Manufacturing Ltd. Method of extreme ultraviolet mask engineering
US6582861B2 (en) 2001-03-16 2003-06-24 Applied Materials, Inc. Method of reshaping a patterned organic photoresist surface
DE10229463B4 (de) * 2002-07-01 2008-12-11 Qimonda Ag Halbleiteranordnung und Verfahren zu ihrer Herstellung
US20040185674A1 (en) * 2003-03-17 2004-09-23 Applied Materials, Inc. Nitrogen-free hard mask over low K dielectric

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1987007309A1 (en) * 1986-05-19 1987-12-03 Novellus Systems, Inc. Deposition apparatus with automatic cleaning means and method of use
TW349185B (en) * 1992-08-20 1999-01-01 Sony Corp A semiconductor device
US5726102A (en) * 1996-06-10 1998-03-10 Vanguard International Semiconductor Corporation Method for controlling etch bias in plasma etch patterning of integrated circuit layers
US6562544B1 (en) * 1996-11-04 2003-05-13 Applied Materials, Inc. Method and apparatus for improving accuracy in photolithographic processing of substrates
US5807660A (en) * 1997-02-03 1998-09-15 Taiwan Semiconductor Manufacturing Company Ltd. Avoid photoresist lifting by post-oxide-dep plasma treatment

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007500443A (ja) * 2003-07-28 2007-01-11 フリースケール セミコンダクター インコーポレイテッド 有機反射防止膜(arc)を有する半導体装置及びその方法
JP4677407B2 (ja) * 2003-07-28 2011-04-27 フリースケール セミコンダクター インコーポレイテッド 有機反射防止膜(arc)を有する半導体装置の製造方法
US8039389B2 (en) 2003-07-28 2011-10-18 Freescale Semiconductor, Inc. Semiconductor device having an organic anti-reflective coating (ARC) and method therefor
JP2007511073A (ja) * 2003-11-06 2007-04-26 東京エレクトロン株式会社 基板上に材料を堆積させる方法。

Also Published As

Publication number Publication date
EP1133788A1 (en) 2001-09-19
KR20010086053A (ko) 2001-09-07
WO2000031782A1 (en) 2000-06-02

Similar Documents

Publication Publication Date Title
US7001850B2 (en) Method of depositing dielectric films
US7955510B2 (en) Oxide etch with NH4-NF3 chemistry
KR100878170B1 (ko) 실리콘카바이드층의 이중 주파수 플라즈마 화학기상증착
US6537733B2 (en) Method of depositing low dielectric constant silicon carbide layers
US8759223B2 (en) Double patterning etching process
US20210175075A1 (en) Oxygen radical assisted dielectric film densification
JP2023106406A (ja) 3dnand応用のためのメモリセルの製造
EP1135796B1 (en) PROCESS FOR FORMING A SiON/SiO2 INTERLEVEL DIELECTRIC WITH AFTER-TREATMENT OF THE CVD SILICIUM OXYNITRIDE LAYER
JP2002530885A (ja) 半導体製造における金属形状のパターニングのためのシランベース酸化物反射防止膜
US20020197835A1 (en) Anti-reflective coating and methods of making the same
TWI687535B (zh) 用於形成互連結構的蓋頂保護的方法
KR100695420B1 (ko) 반도체 소자의 컨택 플러그 형성방법

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20060905