JP2002525945A - コンフィグレーション可能なハードウェアブロック - Google Patents
コンフィグレーション可能なハードウェアブロックInfo
- Publication number
- JP2002525945A JP2002525945A JP2000571362A JP2000571362A JP2002525945A JP 2002525945 A JP2002525945 A JP 2002525945A JP 2000571362 A JP2000571362 A JP 2000571362A JP 2000571362 A JP2000571362 A JP 2000571362A JP 2002525945 A JP2002525945 A JP 2002525945A
- Authority
- JP
- Japan
- Prior art keywords
- hardware block
- configurable
- hardware
- signal
- unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F15/00—Digital computers in general; Data processing equipment in general
- G06F15/76—Architectures of general purpose stored program computers
- G06F15/78—Architectures of general purpose stored program computers comprising a single central processing unit
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/30003—Arrangements for executing specific machine instructions
- G06F9/30007—Arrangements for executing specific machine instructions to perform operations on data operands
- G06F9/3001—Arithmetic instructions
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F15/00—Digital computers in general; Data processing equipment in general
- G06F15/76—Architectures of general purpose stored program computers
- G06F15/78—Architectures of general purpose stored program computers comprising a single central processing unit
- G06F15/7867—Architectures of general purpose stored program computers comprising a single central processing unit with reconfigurable architecture
Abstract
(57)【要約】
本発明はコンフィグレーション可能なハードウェアブロックに関する。このハードウェアブロックはそのコンフィグレーションに依存して記憶装置に格納されているデータを読み出し、読み出されたデータを算術的および／または論理的に処理し、処理結果を表すデータを前記記憶装置に書き込むように設計されている。本発明によるハードウェアブロックの特徴は、これが外部のハードウェアと相互作用し合えるようになることである。これによりフレキシブルかつ汎用的に利用可能なハードウェアブロックが得られる。
Description
【０００１】 本発明は、請求項１の上位概念に記載の装置すなわちコンフィグレーション可
能なハードウェアブロックに関する。このハードウェアブロックはそのコンフィ
グレーションに依存して記憶装置に格納されているデータを読み出し、読み出さ
れたデータを算術的および／または論理的に処理し、処理結果を表すデータを前
記記憶装置に書き込むように設計されている。
能なハードウェアブロックに関する。このハードウェアブロックはそのコンフィ
グレーションに依存して記憶装置に格納されているデータを読み出し、読み出さ
れたデータを算術的および／または論理的に処理し、処理結果を表すデータを前
記記憶装置に書き込むように設計されている。
【０００２】 コンフィグレーション可能なハードウェアブロック（Hardware-Block）は、以
前から多数の実施形態として知られている。それらの実施形態として挙げられる
のはたとえば、ＰＡＬ（programmable array logic）、ＧＡＬ（Generic array
logic）などいわゆるフィールドプログラミング可能なロジックコンポーネント
である。
前から多数の実施形態として知られている。それらの実施形態として挙げられる
のはたとえば、ＰＡＬ（programmable array logic）、ＧＡＬ（Generic array
logic）などいわゆるフィールドプログラミング可能なロジックコンポーネント
である。
【０００３】 コンフィグレーション可能なハードウェアブロックをプログラム制御されるユ
ニットにおいて使用することもでき、これをいわゆる＞Ｓ＜ｐｕｔｅｒにおいて
使用することが知られている。
ニットにおいて使用することもでき、これをいわゆる＞Ｓ＜ｐｕｔｅｒにおいて
使用することが知られている。
【０００４】 マイクロプロセッサ、マイクロコントローラなどプログラム制御されるユニッ
トは最近までほとんどもっぱら、周知のフォン・ノイマン・モデルに従って構想
されていた。たしかに（たとえばハーバードモデルなどにおいては）別個のコー
ド記憶領域とデータ記憶領域を設けてそれから離れてはいるが、命令の実行（そ
れに付随するアクションもしくはオペレーション）自体は現在のところ依然とし
てほとんどもっぱら単純にシーケンシャルに行われている。
トは最近までほとんどもっぱら、周知のフォン・ノイマン・モデルに従って構想
されていた。たしかに（たとえばハーバードモデルなどにおいては）別個のコー
ド記憶領域とデータ記憶領域を設けてそれから離れてはいるが、命令の実行（そ
れに付随するアクションもしくはオペレーション）自体は現在のところ依然とし
てほとんどもっぱら単純にシーケンシャルに行われている。
【０００５】 命令をシーケンシャルに実行することで、命令を処理することのできる最大レ
ートが制約される。
ートが制約される。
【０００６】 いわゆるＲＩＳＣプロセッサによって格別高いレートを実現することができる
。ＲＩＳＣプロセッサは短縮された命令セットを有しておりこれによって、実行
すべき命令を通例はデコーディングして実行するマイクロプログラムを固定的に
配線されたハードウェアに置き換えることができる。そしてこのことで、きわめ
て高速かつ効率的に動作する命令パイプラインおよび命令実行ユニットを実現す
ることができ、その結果、平均すればプロセッササイクルごとに１つの命令まで
実行させることができる。しかし依然としてシーケンシャルな処理やシーケンシ
ャルな結果が存在することから、ＲＩＳＣプロセッサといえでもプロセッササイ
クルごとに１つよりも多くの命令を実行することはできない。
。ＲＩＳＣプロセッサは短縮された命令セットを有しておりこれによって、実行
すべき命令を通例はデコーディングして実行するマイクロプログラムを固定的に
配線されたハードウェアに置き換えることができる。そしてこのことで、きわめ
て高速かつ効率的に動作する命令パイプラインおよび命令実行ユニットを実現す
ることができ、その結果、平均すればプロセッササイクルごとに１つの命令まで
実行させることができる。しかし依然としてシーケンシャルな処理やシーケンシ
ャルな結果が存在することから、ＲＩＳＣプロセッサといえでもプロセッササイ
クルごとに１つよりも多くの命令を実行することはできない。
【０００７】 プロセッササイクルごとに１つよりも多くの命令を実行できるプログラム制御
ユニットは、すでに挙げた＞Ｓ＜ｐｕｔｅｒである。この種の＞Ｓ＜ｐｕｔｅｒ
についてはたとえば EP 0 825 540 A1 に記載されている。
ユニットは、すでに挙げた＞Ｓ＜ｐｕｔｅｒである。この種の＞Ｓ＜ｐｕｔｅｒ
についてはたとえば EP 0 825 540 A1 に記載されている。
【０００８】 図３には＞Ｓ＜ｐｕｔｅｒの基本構造が示されており、これについて次にこの
図を参照しながら説明する。
図を参照しながら説明する。
【０００９】 念のためここで述べておくと、＞Ｓ＜ｐｕｔｅｒ殊にその命令実行部は部分的
にしか（本出願で詳しく考察するコンフィグレーション可能なハードウェアブロ
ックにとって重要なことについてだけしか）描かれていないし説明しない。
にしか（本出願で詳しく考察するコンフィグレーション可能なハードウェアブロ
ックにとって重要なことについてだけしか）描かれていないし説明しない。
【００１０】 図３に示されている＞Ｓ＜ｐｕｔｅｒはプリデコードユニット（predecode un
it）１、命令バッファ（instruction buffer）２、デコード・リネーム＆ロード
ユニット（decode, rename & load unit）３、ｓ−パラダイムユニット（s-unit
）４、データキャッシュ（data cache）５、ならびにメモリインタフェース（me
mory interface）６を有しており、ここでｓユニット４は、ストラクチャプログ
ラミングバッファ（programmable structure）４１、プログラミング可能なスト
ラクチャを備えたファンクションユニット（functional unit with programmabl
e structure）４２、整数／アドレス命令バッファ（integer/address instructi
on buffer）４３、およびレジスタブロック（integer register file）４４から
成る。
it）１、命令バッファ（instruction buffer）２、デコード・リネーム＆ロード
ユニット（decode, rename & load unit）３、ｓ−パラダイムユニット（s-unit
）４、データキャッシュ（data cache）５、ならびにメモリインタフェース（me
mory interface）６を有しており、ここでｓユニット４は、ストラクチャプログ
ラミングバッファ（programmable structure）４１、プログラミング可能なスト
ラクチャを備えたファンクションユニット（functional unit with programmabl
e structure）４２、整数／アドレス命令バッファ（integer/address instructi
on buffer）４３、およびレジスタブロック（integer register file）４４から
成る。
【００１１】 ＞Ｓ＜ｐｕｔｅｒの特殊性は殊にそのｓユニット４にあり、さらに詳しくいえ
ばそのファンクションユニット４２にある。ファンクションユニット４２は構造
化可能なハードウェアであって、これは＞Ｓ＜ｐｕｔｅｒにより実行すべき命令
または命令列に基づき、それらの命令または命令列によってまえもって定められ
たアクションまたはオペレーションを実行できるよう、ダイナミックにコンフィ
グレーション可能である。
ばそのファンクションユニット４２にある。ファンクションユニット４２は構造
化可能なハードウェアであって、これは＞Ｓ＜ｐｕｔｅｒにより実行すべき命令
または命令列に基づき、それらの命令または命令列によってまえもって定められ
たアクションまたはオペレーションを実行できるよう、ダイナミックにコンフィ
グレーション可能である。
【００１２】 ＞Ｓ＜ｐｕｔｅｒにより実行すべき命令（より正確にはそれらを表すコードデ
ータ）は、図示されていないメモリからメモリインタフェース６を介してプリデ
コードユニット１へ到達し、そこにおいてプリデコーディングされる。その際、
コードデータにたとえばデコード・リネーム＆ロードユニットにおける後続のデ
コーディングを軽減する情報を付加することができる。ついでコードデータは命
令バッファ２を介してデコード・リネーム＆ロードユニット３に到達し、そこに
おいてコードデータにより表される命令の実行が前処理される。この前処理には
コードデータのデコーディング、ファンクションユニット４２のコンフィグレー
ションもしくは構造化、整数レジスタファイル４４の初期化もしくは管理、なら
びに要求に従いコンフィグレーションされたファンクションユニット４２のスタ
ートが含まれる。
ータ）は、図示されていないメモリからメモリインタフェース６を介してプリデ
コードユニット１へ到達し、そこにおいてプリデコーディングされる。その際、
コードデータにたとえばデコード・リネーム＆ロードユニットにおける後続のデ
コーディングを軽減する情報を付加することができる。ついでコードデータは命
令バッファ２を介してデコード・リネーム＆ロードユニット３に到達し、そこに
おいてコードデータにより表される命令の実行が前処理される。この前処理には
コードデータのデコーディング、ファンクションユニット４２のコンフィグレー
ションもしくは構造化、整数レジスタファイル４４の初期化もしくは管理、なら
びに要求に従いコンフィグレーションされたファンクションユニット４２のスタ
ートが含まれる。
【００１３】 ファンクションユニット４２の構造化ないしはコンフィグレーションは、所望
のコンフィグレーションにより表されるコンフィグレーションデータを使用する
ことで行われ、それらのデータはデコード・リネーム＆ロードユニット３により
プログラミング可能なストラクチャバッファ４１に書き込まれる。所望のコンフ
ィグレーションを表すそれらのコンフィグレーションデータは、デコード・リネ
ーム＆ロードユニット３においてクリエートされる。しかしそれらのデータを、
すでに符号化されたかたちでコードデータに含めてもよい。
のコンフィグレーションにより表されるコンフィグレーションデータを使用する
ことで行われ、それらのデータはデコード・リネーム＆ロードユニット３により
プログラミング可能なストラクチャバッファ４１に書き込まれる。所望のコンフ
ィグレーションを表すそれらのコンフィグレーションデータは、デコード・リネ
ーム＆ロードユニット３においてクリエートされる。しかしそれらのデータを、
すでに符号化されたかたちでコードデータに含めてもよい。
【００１４】 ファンクションユニット４２は、データをレジスタファイル４４および／また
はデータキャッシュ５から読み出し、読み出されたデータを算術的および／また
は論理的に処理し、処理結果を表すデータをレジスタファイル４４および／また
はデータキャッシュ５へ書き込むように設計されている。したがってこれは（フ
ァンクションユニット４２は）、請求項１の上位概念に記載のコンフィグレーシ
ョン可能なハードウェアブロックである。
はデータキャッシュ５から読み出し、読み出されたデータを算術的および／また
は論理的に処理し、処理結果を表すデータをレジスタファイル４４および／また
はデータキャッシュ５へ書き込むように設計されている。したがってこれは（フ
ァンクションユニット４２は）、請求項１の上位概念に記載のコンフィグレーシ
ョン可能なハードウェアブロックである。
【００１５】 レジスタファイル４４を適切に初期化しファンクションユニット４２を適切に
コンフィグレーションすることで、ファンクションユニット４２の動作によりア
クションないしはオペレーションが実施され、それらはレジスタファイル４４お
よびファンクションユニット４２のコンフィグレーションの基礎を成した命令の
実行により行うことができる。
コンフィグレーションすることで、ファンクションユニット４２の動作によりア
クションないしはオペレーションが実施され、それらはレジスタファイル４４お
よびファンクションユニット４２のコンフィグレーションの基礎を成した命令の
実行により行うことができる。
【００１６】 相応にコンフィグレーションされたハードウェア（ファンクションユニット４
２）が命令実行により引き起こすべきアクションの実施は周知のように、慣用の
プログラム制御されるユニットの「通常の」算術論理ユニット（ＡＬＵ）におけ
る命令実行よりも非常に高速である。このことは殊にハードウェア（ファンクシ
ョンユニット４２）が、その動作により複数の相前後する命令（あるいは複数の
命令を含む１つのマクロ命令）の実行に相応する結果が達成できるよう、コンフ
ィグレーションされているときにあてはまる。
２）が命令実行により引き起こすべきアクションの実施は周知のように、慣用の
プログラム制御されるユニットの「通常の」算術論理ユニット（ＡＬＵ）におけ
る命令実行よりも非常に高速である。このことは殊にハードウェア（ファンクシ
ョンユニット４２）が、その動作により複数の相前後する命令（あるいは複数の
命令を含む１つのマクロ命令）の実行に相応する結果が達成できるよう、コンフ
ィグレーションされているときにあてはまる。
【００１７】 ＞Ｓ＜ｐｕｔｅｒ構造、機能ならびに動作の詳細については、前述の EP 0 82
5 540 A1 を参照されたい。
5 540 A1 を参照されたい。
【００１８】 念のため記しておくと、＞Ｓ＜ｐｕｔｅｒにより実施すべき命令により引き起
こすべきすべてのアクションをファンクションユニット４２により実行できるわ
けではない。たとえばプログラムシーケンス制御ないしはコントロールフロー制
御に用いられる命令実例としては分岐命令、ジャンプ命令、ノーオペレーション
命令、ウェイト命令、ストップ命令などのような命令は通常、慣用のやり方で実
行される。
こすべきすべてのアクションをファンクションユニット４２により実行できるわ
けではない。たとえばプログラムシーケンス制御ないしはコントロールフロー制
御に用いられる命令実例としては分岐命令、ジャンプ命令、ノーオペレーション
命令、ウェイト命令、ストップ命令などのような命令は通常、慣用のやり方で実
行される。
【００１９】 それにもかかわらず、ファンクションユニット４２などのようなコンフィグレ
ーション可能なハードウェアブロックを使用することによって一般に、実行すべ
き命令によって引き起こすことのできるアクションの単位時間あたりの個数を、
慣用のプログラム制御されるユニットよりも多くすることができ、つまりプロセ
ッササイクルごとに１つよりも多くの命令を実行できるようになる。
ーション可能なハードウェアブロックを使用することによって一般に、実行すべ
き命令によって引き起こすことのできるアクションの単位時間あたりの個数を、
慣用のプログラム制御されるユニットよりも多くすることができ、つまりプロセ
ッササイクルごとに１つよりも多くの命令を実行できるようになる。
【００２０】 しかしながら、実行可能なアクションの単位時間あたりの個数を既述の形式の
ハードウェアブロックを設けることによっても高めることのできない用途もある
。
ハードウェアブロックを設けることによっても高めることのできない用途もある
。
【００２１】 したがって本発明の課題は、請求項１の上位概念に記載のハードウェアブロッ
クにおいて、従来よりもフレキシブルおよび／または汎用的に使用できるように
することである。
クにおいて、従来よりもフレキシブルおよび／または汎用的に使用できるように
することである。
【００２２】 本発明によればこの課題は、請求項１の特徴部分に記載の構成により解決され
る。
る。
【００２３】 本発明によれば、ハードウェアブロックを外部のハードウェアと相互に作用し
合えるようになる。
合えるようになる。
【００２４】 これによりハードウェアブロックの性能が高まりその可用性が拡がる。これに
よりハードウェアブロックは、このような形式の慣用のハードウェアブロックよ
りもいっそうフレキシブルかつ汎用的に使用することができる。
よりハードウェアブロックは、このような形式の慣用のハードウェアブロックよ
りもいっそうフレキシブルかつ汎用的に使用することができる。
【００２５】 従属請求項、以下の説明ならびに図面には本発明の有利な実施形態が示されて
いる。次に、図面を参照しながら実施例に基づき本発明について詳しく説明する
。
いる。次に、図面を参照しながら実施例に基づき本発明について詳しく説明する
。
【００２６】 図１には、以下で詳しく説明するハードウェアブロックの基本構造が示されて
いる。
いる。
【００２７】 図２には、ある特定の用途のために構造化された状態における図１によるハー
ドウェアブロックが示されている。
ドウェアブロックが示されている。
【００２８】 図３には、＞Ｓ＜ｐｕｔｅｒの基本構造が示されている。
【００２９】 以下で詳しく説明するハードウェアブロックはコンフィグレーション可能なハ
ードウェアブロックであり、これは次のように設計されている。すなわちこのハ
ードウェアブロックはそのコンフィグレーションに依存して、記憶装置内に格納
されているデータを読み出し、読み出されたデータを算術的および／または論理
的に処理し、処理結果を表すデータを記憶装置に書き込む。さらにこのハードウ
ェアブロックは自立的に外部のハードウェアと相互に作用し合えるようになり、
これによりこのハードウェアブロックを、プログラム制御されるユニット（たと
えば＞Ｓ＜ｐｕｔｅｒのファンクションユニットなど）あるいはその他の機構内
においても独立した（上位または下位のユニットがなくてもよい）ユニット内に
おいても、フレキシブルかつ汎用的に使用することができ、したがってこのブロ
ックのことを以下ではＵＣＢ（Universal Configurable Block）と称する。
ードウェアブロックであり、これは次のように設計されている。すなわちこのハ
ードウェアブロックはそのコンフィグレーションに依存して、記憶装置内に格納
されているデータを読み出し、読み出されたデータを算術的および／または論理
的に処理し、処理結果を表すデータを記憶装置に書き込む。さらにこのハードウ
ェアブロックは自立的に外部のハードウェアと相互に作用し合えるようになり、
これによりこのハードウェアブロックを、プログラム制御されるユニット（たと
えば＞Ｓ＜ｐｕｔｅｒのファンクションユニットなど）あるいはその他の機構内
においても独立した（上位または下位のユニットがなくてもよい）ユニット内に
おいても、フレキシブルかつ汎用的に使用することができ、したがってこのブロ
ックのことを以下ではＵＣＢ（Universal Configurable Block）と称する。
【００３０】 ＵＣＢデータを読み出したりＵＣＢデータを書き込んだりする記憶装置を、Ｕ
ＣＢ内部またはＵＣＢ外部に設けることができる。以下で考察する実施例では記
憶装置は、図３に示されている＞Ｓ＜ｐｕｔｅｒのレジスタファイル４４により
形成される。
ＣＢ内部またはＵＣＢ外部に設けることができる。以下で考察する実施例では記
憶装置は、図３に示されている＞Ｓ＜ｐｕｔｅｒのレジスタファイル４４により
形成される。
【００３１】 記憶装置に対するＵＣＢの書き込みアクセスおよび読み出しアクセスは、有利
にはクロック制御により実行される。ＵＣＢ自体は、記憶装置の出力側と入力側
との間にある非同期の回路網である。ＵＣＢの各コンポーネントは非同期で互い
に結合されている。
にはクロック制御により実行される。ＵＣＢ自体は、記憶装置の出力側と入力側
との間にある非同期の回路網である。ＵＣＢの各コンポーネントは非同期で互い
に結合されている。
【００３２】 記憶装置は、有利にはＵＣＢの外部からその稼働前に初期化可能である。なお
、ＵＣＢが記憶装置の初期化自体を指令したり実行したりすることも考えられる
。ＵＣＢの基本構造が図１に示されている。
、ＵＣＢが記憶装置の初期化自体を指令したり実行したりすることも考えられる
。ＵＣＢの基本構造が図１に示されている。
【００３３】 図示されているＵＣＢは１つまたは複数の算術ユニットＡＵ１，ＡＵ２、第１
のタイプの１つまたは複数の比較ユニットＣＵＡ、第１のタイプの１つまたは複
数のマルチプレクサＭＵＸＡ１，ＭＵＸＡ２，ＭＵＸＡ３、第２のタイプの１つ
または複数のマルチプレクサＭＵＸＢ，１つまたは複数のデマルチプレクサＤＥ
ＭＵＸ，１つまたは複数のクロック発生ユニットＴＧＵ、ならびに１つまたは複
数のシグナリングユニットＳＵを有している。なお、この実施例ではシグナリン
グユニットＳＵには、第１のタイプのマルチプレクサＭＵＸＡ４と第２のタイプ
の比較ユニットＣＵＢが含まれている。
のタイプの１つまたは複数の比較ユニットＣＵＡ、第１のタイプの１つまたは複
数のマルチプレクサＭＵＸＡ１，ＭＵＸＡ２，ＭＵＸＡ３、第２のタイプの１つ
または複数のマルチプレクサＭＵＸＢ，１つまたは複数のデマルチプレクサＤＥ
ＭＵＸ，１つまたは複数のクロック発生ユニットＴＧＵ、ならびに１つまたは複
数のシグナリングユニットＳＵを有している。なお、この実施例ではシグナリン
グユニットＳＵには、第１のタイプのマルチプレクサＭＵＸＡ４と第２のタイプ
の比較ユニットＣＵＢが含まれている。
【００３４】 算術ユニットＡＵ１，ＡＵ２はこの実施例では２つの入力端子、１つの出力端
子および１つの制御端子を有している。算術ユニットＡＵ１，ＡＵ２は、それら
の入力端子を介して入力された入力信号を算術的および／または論理的に処理す
る役割を受けもつ。算術ユニットＡＵ１，ＡＵ２によりにより実行可能なオペレ
ーションは、固定的にまえもって定めておくこともできるし、あるいは個々に設
定可能（コンフィグレーション可能）であってもよい。それらのオペレーション
にはたとえば、加算、減算、乗算、除算などの算術演算、ＡＮＤ結合、ＯＲ結合
、反転、補数形成等の論理結合、算術的および論理的シフト演算やデータ転送（
出力端子への入力信号のスイッチング）が含まれる。算術ユニットＡＵ１，ＡＵ
２は、マイクロプロセッサやマイクロコントローラなど慣用のプログラム制御さ
れるユニットの算術／論理ユニット（ＡＬＵ）と同一のものとみなすことができ
る。それらによって実行可能なオペレーションは制約されているので、算術ユニ
ットＡＵ１，ＡＵ２の構造を比較的簡単なものとしておくことができる。算術ユ
ニットＡＵ１，ＡＵ２の制御端子を介して、該当する算術ユニットがそのユニッ
トにより実行されるべきオペレーションを実行しているか否かを判定することが
できる。これにより、特定の条件の存在に依存して実行される命令を実践に移す
ことができる。この条件をたとえば特定のフラグの状態とすることができる。こ
の場合、フラグがセットされているならば、該当する算術ユニットが担うタスク
（たとえば加算）が実行され、そうでなければ実行されない（あるいはこの逆）
。以下では「条件付き命令」と称するこのような命令によって、取り扱いにくい
条件付きジャンプ命令をなくすることができる。これについてはあとでもっと詳
しく説明する。
子および１つの制御端子を有している。算術ユニットＡＵ１，ＡＵ２は、それら
の入力端子を介して入力された入力信号を算術的および／または論理的に処理す
る役割を受けもつ。算術ユニットＡＵ１，ＡＵ２によりにより実行可能なオペレ
ーションは、固定的にまえもって定めておくこともできるし、あるいは個々に設
定可能（コンフィグレーション可能）であってもよい。それらのオペレーション
にはたとえば、加算、減算、乗算、除算などの算術演算、ＡＮＤ結合、ＯＲ結合
、反転、補数形成等の論理結合、算術的および論理的シフト演算やデータ転送（
出力端子への入力信号のスイッチング）が含まれる。算術ユニットＡＵ１，ＡＵ
２は、マイクロプロセッサやマイクロコントローラなど慣用のプログラム制御さ
れるユニットの算術／論理ユニット（ＡＬＵ）と同一のものとみなすことができ
る。それらによって実行可能なオペレーションは制約されているので、算術ユニ
ットＡＵ１，ＡＵ２の構造を比較的簡単なものとしておくことができる。算術ユ
ニットＡＵ１，ＡＵ２の制御端子を介して、該当する算術ユニットがそのユニッ
トにより実行されるべきオペレーションを実行しているか否かを判定することが
できる。これにより、特定の条件の存在に依存して実行される命令を実践に移す
ことができる。この条件をたとえば特定のフラグの状態とすることができる。こ
の場合、フラグがセットされているならば、該当する算術ユニットが担うタスク
（たとえば加算）が実行され、そうでなければ実行されない（あるいはこの逆）
。以下では「条件付き命令」と称するこのような命令によって、取り扱いにくい
条件付きジャンプ命令をなくすることができる。これについてはあとでもっと詳
しく説明する。
【００３５】 第１のタイプの比較ユニットＣＵＡは、この実施例では２つの入力端子と１つ
の出力端子を有している。比較ユニットＣＵＡは、入力端子に加わる信号または
データに対し比較演算を実施する役割を受けもつ。比較ユニットＣＵＡにより実
行可能なオペレーションは固定的にまえもって定めておいてもよいし、あるいは
個々に設定可能（コンフィグレーション可能）にしてもよい。それらのオペレー
ションにはたとえば、大きい、大きい／等しい／小さい、小さい／等しい、等し
い、等しくないことについての比較や、真（ＴＲＵＥ）偽（ＦＡＬＳＥ）のチェ
ックなどが含まれる。比較ユニットＣＵＡの出力端子は、以下で詳しく説明する
ようにデマルチプレクサＤＥＭＵＸを介して算術ユニットＡＵ１，ＡＵ２の制御
端子と接続されている。つまり算術ユニットＡＵ１，ＡＵ２がそれらにより実行
されるべきオペレーションを実行するか否かは、比較ユニットＣＵＡにおいて実
行される演算の結果に依存する。
の出力端子を有している。比較ユニットＣＵＡは、入力端子に加わる信号または
データに対し比較演算を実施する役割を受けもつ。比較ユニットＣＵＡにより実
行可能なオペレーションは固定的にまえもって定めておいてもよいし、あるいは
個々に設定可能（コンフィグレーション可能）にしてもよい。それらのオペレー
ションにはたとえば、大きい、大きい／等しい／小さい、小さい／等しい、等し
い、等しくないことについての比較や、真（ＴＲＵＥ）偽（ＦＡＬＳＥ）のチェ
ックなどが含まれる。比較ユニットＣＵＡの出力端子は、以下で詳しく説明する
ようにデマルチプレクサＤＥＭＵＸを介して算術ユニットＡＵ１，ＡＵ２の制御
端子と接続されている。つまり算術ユニットＡＵ１，ＡＵ２がそれらにより実行
されるべきオペレーションを実行するか否かは、比較ユニットＣＵＡにおいて実
行される演算の結果に依存する。
【００３６】 第１のタイプのマルチプレクサＭＵＸＡ１，ＭＵＸＡ２，ＭＵＸＡ３，ＭＵＸ
Ａ４、第２のタイプのマルチプレクサＭＵＸＢ、デマルチプレクサＤＥＭＵＸは
、データソースおよび／または信号ソースならびにデータおよび／または信号の
宛先を選択するために用いられる。詳しくは以下のために用いられる。すなわち
、 −マルチプレクサＭＵＸＡ１は、算術ユニットＡＵ１の入力端子に供給されるデ
ータおよび／または信号のソースを選択するために用いられる（考えられるデー
タソースおよび／または信号ソースはこの実施例ではレジスタファイル４４なら
びに他の算術ユニット）。
Ａ４、第２のタイプのマルチプレクサＭＵＸＢ、デマルチプレクサＤＥＭＵＸは
、データソースおよび／または信号ソースならびにデータおよび／または信号の
宛先を選択するために用いられる。詳しくは以下のために用いられる。すなわち
、 −マルチプレクサＭＵＸＡ１は、算術ユニットＡＵ１の入力端子に供給されるデ
ータおよび／または信号のソースを選択するために用いられる（考えられるデー
タソースおよび／または信号ソースはこの実施例ではレジスタファイル４４なら
びに他の算術ユニット）。
【００３７】 −マルチプレクサＭＵＸＡ２は、算術ユニットＡＵ２の入力端子に供給されるデ
ータおよび／または信号のソースを選択するために用いられる（考えられるデー
タソースおよび／または信号ソースはこの実施例ではレジスタファイル４４なら
びに他の算術ユニット）、 −マルチプレクサＭＵＸＡ３は、比較ユニットＣＵＡの入力端子に供給されるデ
ータおよび／または信号のソースを選択するために用いられる（考えられるデー
タソースおよび／または信号ソースはこの実施例ではレジスタファイル４４なら
びに算術ユニット）、 −マルチプレクサＭＵＸＡ４は、比較ユニットＣＵＢの入力端子に供給されるデ
ータおよび／または信号のソースを選択するために用いられる（考えられるデー
タソースおよび／または信号ソースはこの実施例ではレジスタファイル４４なら
びに算術ユニット）、 −マルチプレクサＭＵＸＢは、レジスタファイルに供給されるデータおよび／ま
たは信号のソースを選択するために用いられる（考えられるデータソースおよび
／または信号ソースはこの実施例では算術ユニット、レジスタファイル自身およ
びこの実施例ではいわゆるロード／ストアパイプラインＬＰＬ、ＳＰＬを介した
外部のハードウェア）、 −マルチプレクサＤＥＭＵＸは、比較ユニットＣＵＡから送出されるデータおよ
び／または信号の宛先を選択するために用いられる（考えられるデータの宛先お
よび／または信号の宛先はこの実施例では算術ユニット）。
ータおよび／または信号のソースを選択するために用いられる（考えられるデー
タソースおよび／または信号ソースはこの実施例ではレジスタファイル４４なら
びに他の算術ユニット）、 −マルチプレクサＭＵＸＡ３は、比較ユニットＣＵＡの入力端子に供給されるデ
ータおよび／または信号のソースを選択するために用いられる（考えられるデー
タソースおよび／または信号ソースはこの実施例ではレジスタファイル４４なら
びに算術ユニット）、 −マルチプレクサＭＵＸＡ４は、比較ユニットＣＵＢの入力端子に供給されるデ
ータおよび／または信号のソースを選択するために用いられる（考えられるデー
タソースおよび／または信号ソースはこの実施例ではレジスタファイル４４なら
びに算術ユニット）、 −マルチプレクサＭＵＸＢは、レジスタファイルに供給されるデータおよび／ま
たは信号のソースを選択するために用いられる（考えられるデータソースおよび
／または信号ソースはこの実施例では算術ユニット、レジスタファイル自身およ
びこの実施例ではいわゆるロード／ストアパイプラインＬＰＬ、ＳＰＬを介した
外部のハードウェア）、 −マルチプレクサＤＥＭＵＸは、比較ユニットＣＵＡから送出されるデータおよ
び／または信号の宛先を選択するために用いられる（考えられるデータの宛先お
よび／または信号の宛先はこの実施例では算術ユニット）。
【００３８】 第１のタイプのマルチプレクサは複数の入力端子と２つの出力端子を有してお
り、第２のタイプのマルチプレクサは複数の入力端子と１つの出力端子を、また
、デマルチプレクサは１つの入力端子と複数の出力端子を有している。
り、第２のタイプのマルチプレクサは複数の入力端子と１つの出力端子を、また
、デマルチプレクサは１つの入力端子と複数の出力端子を有している。
【００３９】 マルチプレクサとデマルチプレクサは図１には示されていない制御端子を有し
ており、それらの制御端子を介してどの入力データおよび／または入力信号をど
の出力端子へ通すのかを設定することができる。制御端子の個数は、種々の割り
当てコンビネーションの必要数に依存する。３２個の入力端子と２つの出力端子
であれば、任意の入力端子に加わる信号および／またはデータを任意の出力端子
に通すことができるようにする目的で、たとえば１０個の制御端子が必要である
。図３による＞Ｓ＜ｐｕｔｅｒ内のファンクションユニット４２としてＵＣＢを
使用した場合、有利には制御信号端子はプログラミング可能なストラクチャバッ
ファ４１と接続されており、したがってそれらに書き込まれたコンフィグレーシ
ョンデータを実質的にそのままマルチプレクサ制御に利用できる。プログラミン
グ可能なストラクチャバッファ４１内に格納されているコンフィグレーションデ
ータには有利には、算術ユニットＡＵ１，ＡＵ２、比較ユニットＣＵＡ，ＣＵＢ
、クロック発生ユニットＴＧＵおよび／またはシグナリングユニットＳＵの個々
の機能を定めるためのコンフィグレーションデータも含まれている。
ており、それらの制御端子を介してどの入力データおよび／または入力信号をど
の出力端子へ通すのかを設定することができる。制御端子の個数は、種々の割り
当てコンビネーションの必要数に依存する。３２個の入力端子と２つの出力端子
であれば、任意の入力端子に加わる信号および／またはデータを任意の出力端子
に通すことができるようにする目的で、たとえば１０個の制御端子が必要である
。図３による＞Ｓ＜ｐｕｔｅｒ内のファンクションユニット４２としてＵＣＢを
使用した場合、有利には制御信号端子はプログラミング可能なストラクチャバッ
ファ４１と接続されており、したがってそれらに書き込まれたコンフィグレーシ
ョンデータを実質的にそのままマルチプレクサ制御に利用できる。プログラミン
グ可能なストラクチャバッファ４１内に格納されているコンフィグレーションデ
ータには有利には、算術ユニットＡＵ１，ＡＵ２、比較ユニットＣＵＡ，ＣＵＢ
、クロック発生ユニットＴＧＵおよび／またはシグナリングユニットＳＵの個々
の機能を定めるためのコンフィグレーションデータも含まれている。
【００４０】 算術ユニットＡＵ１，ＡＵ２、第１のタイプの比較ユニットＣＵＡ、第１のタ
イプのマルチプレクサＭＵＸＡ１，ＭＵＸＡ２，ＭＵＸＡ３、第２のタイプのマ
ルチプレクサＭＵＸＢ、ならびにデマルチプレクサＤＥＭＵＸによってＵＣＢは
、記憶装置内（レジスタファイル４４内）に格納されているデータを読み出し、
読み出されたデータを算術的および／または論理的に処理し、処理の結果を表す
データを記憶装置（レジスタファイル４４）に書き込むことができるようになる
。
イプのマルチプレクサＭＵＸＡ１，ＭＵＸＡ２，ＭＵＸＡ３、第２のタイプのマ
ルチプレクサＭＵＸＢ、ならびにデマルチプレクサＤＥＭＵＸによってＵＣＢは
、記憶装置内（レジスタファイル４４内）に格納されているデータを読み出し、
読み出されたデータを算術的および／または論理的に処理し、処理の結果を表す
データを記憶装置（レジスタファイル４４）に書き込むことができるようになる
。
【００４１】 最初に述べたようにＵＣＢはさらに、自立的に外部のハードウェアと相互に作
用し合えるようになる。この実施例では相互作用は以下の通りである。すなわち
、 −ＵＣＢは記憶装置に対し、特定の結果に対し応答して外部のハードウェアから
供給されるデータを引き継ぐよう指令可能、 −ＵＣＢはデータおよび／または信号を外部のハードウェアへ送出可能。
用し合えるようになる。この実施例では相互作用は以下の通りである。すなわち
、 −ＵＣＢは記憶装置に対し、特定の結果に対し応答して外部のハードウェアから
供給されるデータを引き継ぐよう指令可能、 −ＵＣＢはデータおよび／または信号を外部のハードウェアへ送出可能。
【００４２】 外部のハードウェアはこの実施例では、別のＵＣＢおよび／または上位あるい
は下位の制御装置および／またはＵＣＢを含むシステムにおけるその他のコンポ
ーネント（たとえばセンサ、Ａ／Ｄコンバータ、Ｄ／Ａコンバータ、タイマ、割
込コントローラ、制御すべき装置など）から成る。
は下位の制御装置および／またはＵＣＢを含むシステムにおけるその他のコンポ
ーネント（たとえばセンサ、Ａ／Ｄコンバータ、Ｄ／Ａコンバータ、タイマ、割
込コントローラ、制御すべき装置など）から成る。
【００４３】 ＵＣＢと外部のハードウェアとの相互作用は基本的に（しかし図２に示されて
いるように限定されるわけではないが）、少なくとも１つのクロック発生ユニッ
トＴＧＵおよび少なくとも１つのシグナリングユニットＳＵによって行われる。
いるように限定されるわけではないが）、少なくとも１つのクロック発生ユニッ
トＴＧＵおよび少なくとも１つのシグナリングユニットＳＵによって行われる。
【００４４】 少なくとも１つのクロック発生ユニットＴＧＵおよび少なくとも１つのシグナ
リングユニットＳＵは、外部のハードウェアに対するインタフェースを成してい
る。あとになってもっとよくわかるように、ＵＣＢはこれによって自立的に（上
位の制御装置が間に介在することなく）外部のハードウェアと相互に作用し合え
るようになる。
リングユニットＳＵは、外部のハードウェアに対するインタフェースを成してい
る。あとになってもっとよくわかるように、ＵＣＢはこれによって自立的に（上
位の制御装置が間に介在することなく）外部のハードウェアと相互に作用し合え
るようになる。
【００４５】 クロック発生ユニットＴＧＵは、ＵＣＢの内部および／または外部からの信号
および／またはデータに基づき、周期的または非周期的なクロック信号を生成す
る役割を受けもつ。入力信号はこの実施例では、ＵＣＢを含むシステムの周期的
なマスタクロックＭＣＬＫと、ＵＣＢと共働すべき外部のハードウェアコンポー
ネントのイネーブル信号ＥＮＡＢＬＥである。しかしながら基本的に、任意の個
数の任意のソースから到来する入力信号をクロック信号発生に利用することがで
きる。フレキシビリティを高めるため、クロック発生ユニットＴＧＵの入力側に
マルチプレクサを前置接続することができ、このようにすればクロック発生ユニ
ットに供給された入力信号を、可能性のある多数の入力信号からアプリケーショ
ン固有に選択することができる。クロック発生ユニットＴＧＵから発せられたク
ロック信号ＣＬＫはこの実施例の場合、レジスタファイル４４から成る記憶装置
のためのクロック信号として用いられる。レジスタファイルはこの場合、データ
の書き込みおよび／またはデータの読み出しがクロック信号のクロックで実行さ
れるように設計されている。これにより以下のことが可能となる。すなわち、 −外部のハードウェアから（たとえばＡ／Ｄコンバータから）直接、または間接
的に（たとえば既述のロード／ストア・パイプラインＬＰＬ，ＳＰＬを介して）
供給されるデータを、クロック発生ユニットから発せられるクロック信号のタイ
ミングで、つまり精確に規定された時点で（たとえばＡ／Ｄコンバータの変換終
了をシグナリングする信号ＡＤＣ＿ＲＥＡＤＹに応じて）、レジスタファイル４
４へ供給することができる、および／または、 −レジスタファイル４４内に格納されたデータを直接、または間接的に（たとえ
ばロード／ストア・パイプラインＬＰＬ，ＳＰＬを介して）外部のハードウェア
へ（たとえば図３による＞Ｓ＜ｐｕｔｅｒにおけるデータキャッシュ５のような
外部のメモリへ）送出することができる。
および／またはデータに基づき、周期的または非周期的なクロック信号を生成す
る役割を受けもつ。入力信号はこの実施例では、ＵＣＢを含むシステムの周期的
なマスタクロックＭＣＬＫと、ＵＣＢと共働すべき外部のハードウェアコンポー
ネントのイネーブル信号ＥＮＡＢＬＥである。しかしながら基本的に、任意の個
数の任意のソースから到来する入力信号をクロック信号発生に利用することがで
きる。フレキシビリティを高めるため、クロック発生ユニットＴＧＵの入力側に
マルチプレクサを前置接続することができ、このようにすればクロック発生ユニ
ットに供給された入力信号を、可能性のある多数の入力信号からアプリケーショ
ン固有に選択することができる。クロック発生ユニットＴＧＵから発せられたク
ロック信号ＣＬＫはこの実施例の場合、レジスタファイル４４から成る記憶装置
のためのクロック信号として用いられる。レジスタファイルはこの場合、データ
の書き込みおよび／またはデータの読み出しがクロック信号のクロックで実行さ
れるように設計されている。これにより以下のことが可能となる。すなわち、 −外部のハードウェアから（たとえばＡ／Ｄコンバータから）直接、または間接
的に（たとえば既述のロード／ストア・パイプラインＬＰＬ，ＳＰＬを介して）
供給されるデータを、クロック発生ユニットから発せられるクロック信号のタイ
ミングで、つまり精確に規定された時点で（たとえばＡ／Ｄコンバータの変換終
了をシグナリングする信号ＡＤＣ＿ＲＥＡＤＹに応じて）、レジスタファイル４
４へ供給することができる、および／または、 −レジスタファイル４４内に格納されたデータを直接、または間接的に（たとえ
ばロード／ストア・パイプラインＬＰＬ，ＳＰＬを介して）外部のハードウェア
へ（たとえば図３による＞Ｓ＜ｐｕｔｅｒにおけるデータキャッシュ５のような
外部のメモリへ）送出することができる。
【００４６】 シグナリングユニットＳＵはこの実施例では第１のタイプのマルチプレクサＭ
ＵＸ４と第２のタイプの比較ユニットＣＵＢから成る。このユニットは、ＵＣＢ
の内部および／または外部から到来する信号に基づき、１つまたは複数の特定の
状態または結果をシグナリングする信号（以下ではと称する）を発生する役割を
受けもっている。図１に示されているＵＣＢの場合、ただ１つの通報信号だけが
生成される。この１つの通報信号は比較ユニットＣＵＢの出力信号であって、こ
れは比較ユニットＣＵＢに入力側で前置接続されているマルチプレクサＭＵＸ４
の２つの出力信号を比較する。マルチプレクサＭＵＸＡ４が設けられていること
により通報信号発生の基礎を成す信号をアプリケーション固有に、そのために使
用可能な多数の信号の中から選択することができる。通報信号発生の基礎を成す
信号にはこの実施例の場合、たとえば算術ユニットＡＵ２の出力信号とレジスタ
ファイル４４の出力信号が含まれている。付加的にまたは択一的に、通報信号発
生の基礎として他の任意の信号を用いることができる。
ＵＸ４と第２のタイプの比較ユニットＣＵＢから成る。このユニットは、ＵＣＢ
の内部および／または外部から到来する信号に基づき、１つまたは複数の特定の
状態または結果をシグナリングする信号（以下ではと称する）を発生する役割を
受けもっている。図１に示されているＵＣＢの場合、ただ１つの通報信号だけが
生成される。この１つの通報信号は比較ユニットＣＵＢの出力信号であって、こ
れは比較ユニットＣＵＢに入力側で前置接続されているマルチプレクサＭＵＸ４
の２つの出力信号を比較する。マルチプレクサＭＵＸＡ４が設けられていること
により通報信号発生の基礎を成す信号をアプリケーション固有に、そのために使
用可能な多数の信号の中から選択することができる。通報信号発生の基礎を成す
信号にはこの実施例の場合、たとえば算術ユニットＡＵ２の出力信号とレジスタ
ファイル４４の出力信号が含まれている。付加的にまたは択一的に、通報信号発
生の基礎として他の任意の信号を用いることができる。
【００４７】 シグナリングユニットにより生成される通報信号は、外部のハードウェアに対
し特定の状態または結果をシグナリングする目的で使われる。これによりたとえ
ばＲＥＡＤＹ信号により、ＵＣＢが実施すべきオペレーションの実行終了を通報
することができる。ＵＣＢが実施すべきオペレーションが、繰り返し行うべきル
ープの実行中に実施しなければならないオペレーションであるならば、実行すべ
きループの終了もこの通報信号によってシグナリングすることができる。つまり
比較ユニットＣＵＢはたとえば、ＵＣＢにより実施すべきオペレーションが実行
すべきループに対応する回数にわたり実行されたときにシグナリングを行うルー
プカウンタとして用いることもできる。さらにたとえばこの通報信号を、割込リ
クエストとして用いることもできる。
し特定の状態または結果をシグナリングする目的で使われる。これによりたとえ
ばＲＥＡＤＹ信号により、ＵＣＢが実施すべきオペレーションの実行終了を通報
することができる。ＵＣＢが実施すべきオペレーションが、繰り返し行うべきル
ープの実行中に実施しなければならないオペレーションであるならば、実行すべ
きループの終了もこの通報信号によってシグナリングすることができる。つまり
比較ユニットＣＵＢはたとえば、ＵＣＢにより実施すべきオペレーションが実行
すべきループに対応する回数にわたり実行されたときにシグナリングを行うルー
プカウンタとして用いることもできる。さらにたとえばこの通報信号を、割込リ
クエストとして用いることもできる。
【００４８】 比較ユニットＣＵＢはその他の点では第１のタイプの比較ユニットＣＵＡにか
なり対応しており、相違点といえば実質的に、出力信号のレベルの標準設定をＦ
ＡＬＳＥとしておくことができること、出力信号のレベルの標準設定を有利には
アプリケーション固有に設定できることぐらいである。
なり対応しており、相違点といえば実質的に、出力信号のレベルの標準設定をＦ
ＡＬＳＥとしておくことができること、出力信号のレベルの標準設定を有利には
アプリケーション固有に設定できることぐらいである。
【００４９】 図１に示されておりそれを参照して説明したＵＣＢは、基礎を成す構造を説明
するために想定されたものにすぎない。実際には算術ユニット、比較ユニット、
マルチプレクサ、デマルチプレクサは、さらに場合によってはクロック発生ユニ
ットやシグナリングユニットも、図１に示した実施例の場合よりもかなり多くの
個数で設けられる。ＵＣＢに対し有利には、あとで詳しく説明するいわゆるハイ
パーブロック（Hyperbolock）により行うことのできるすべてのオペレーション
を一度にプログラミングすることができる。
するために想定されたものにすぎない。実際には算術ユニット、比較ユニット、
マルチプレクサ、デマルチプレクサは、さらに場合によってはクロック発生ユニ
ットやシグナリングユニットも、図１に示した実施例の場合よりもかなり多くの
個数で設けられる。ＵＣＢに対し有利には、あとで詳しく説明するいわゆるハイ
パーブロック（Hyperbolock）により行うことのできるすべてのオペレーション
を一度にプログラミングすることができる。
【００５０】 ＵＣＢ内に設けられているデータ経路および／または信号経路を個々の線また
はバスによって形成することができ、その際、ＵＣＢの個々のコンポーネントあ
るいはバスシステムにおいて、どのくらいの本数のバスラインをおよび／または
どのバスラインを考慮すべきかをコンフィグレーションできると有利であること
がわかった。
はバスによって形成することができ、その際、ＵＣＢの個々のコンポーネントあ
るいはバスシステムにおいて、どのくらいの本数のバスラインをおよび／または
どのバスラインを考慮すべきかをコンフィグレーションできると有利であること
がわかった。
【００５１】 既述の形式のＵＣＢは、慣用のコンフィグレーション可能なハードウェアブロ
ック（フィールドプログラミング可能なロジック）よりも多くの点で有利である
ことがわかった。
ック（フィールドプログラミング可能なロジック）よりも多くの点で有利である
ことがわかった。
【００５２】 最初の利点は、データの結合を行うＵＣＢのユニットが複合的なオペレーショ
ンを実施できることである。つまり少なくとも部分的にＤＮＦ（乗法標準形）に
基づくまたはテーブル指向の論理結合の放棄が行われ、算術ユニット（ＡＵ）ご
とに１つあるいはそれどころか複数の算術論理結合を実現することができる。
ンを実施できることである。つまり少なくとも部分的にＤＮＦ（乗法標準形）に
基づくまたはテーブル指向の論理結合の放棄が行われ、算術ユニット（ＡＵ）ご
とに１つあるいはそれどころか複数の算術論理結合を実現することができる。
【００５３】 しかもＵＣＢ（その算術ユニット）において実施可能なオペレーションは、た
とえばＦＰＧＡ（field programmable gate array）の場合のよりも広範囲にわ
たっている（大ざっばにブロックされている）。このことで個々の算術ユニット
により実行可能なオペレーションが高速、簡単かつ確実に、プログラム制御され
るユニットのための命令またはアルゴリズムによりもたらされるべきアクション
と一致するようになる。そしてこれによって、プログラム制御されるユニットに
おいて実行すべきプログラムまたはプログラム部分を最低限の手間でコンフィグ
レーションデータに変換することができ、このコンフィグレーションデータによ
ってＵＣＢはその動作の結果として、該当するプログラムまたはプログラム部分
の実行によりもたらされるべきアクションが生じるようにコンフィグレーション
される。
とえばＦＰＧＡ（field programmable gate array）の場合のよりも広範囲にわ
たっている（大ざっばにブロックされている）。このことで個々の算術ユニット
により実行可能なオペレーションが高速、簡単かつ確実に、プログラム制御され
るユニットのための命令またはアルゴリズムによりもたらされるべきアクション
と一致するようになる。そしてこれによって、プログラム制御されるユニットに
おいて実行すべきプログラムまたはプログラム部分を最低限の手間でコンフィグ
レーションデータに変換することができ、このコンフィグレーションデータによ
ってＵＣＢはその動作の結果として、該当するプログラムまたはプログラム部分
の実行によりもたらされるべきアクションが生じるようにコンフィグレーション
される。
【００５４】 最初に述べたようにＵＣＢが優れている点は、自立的に外部のハードウェアと
共働できることであり、その際にたとえば計算を行うユニットとのコネクション
にあたり、外部のハードウェアとの結合を少なくとも部分的にいわゆるロード／
ストア・パイプラインを介して行うと有利であることがわかった。
共働できることであり、その際にたとえば計算を行うユニットとのコネクション
にあたり、外部のハードウェアとの結合を少なくとも部分的にいわゆるロード／
ストア・パイプラインを介して行うと有利であることがわかった。
【００５５】 さらに有利には、ＵＣＢの同期合わせを行う素子つまり記憶装置（この実施例
ではレジスタファイル４４）が、外部のハードウェアに対するコネクションをも
っている。
ではレジスタファイル４４）が、外部のハードウェアに対するコネクションをも
っている。
【００５６】 図１の実施形態によるハードウェアブロックは命令または命令列に基づきコン
フィグレーション可能であり、そのようにすると有利である。命令または命令列
をハードウェアブロックストラクチャに変換すると、そのようにコンフィグレー
ションされたハードウェアブロックをシーケンシャルな命令列の実行ユニットと
して利用できる。ハードウェアブロックコンフィグレーションのこのような形態
を、以下ではストラクチャ手続プログラミング（struktur-prozedurale Program
iierung）と称する。
フィグレーション可能であり、そのようにすると有利である。命令または命令列
をハードウェアブロックストラクチャに変換すると、そのようにコンフィグレー
ションされたハードウェアブロックをシーケンシャルな命令列の実行ユニットと
して利用できる。ハードウェアブロックコンフィグレーションのこのような形態
を、以下ではストラクチャ手続プログラミング（struktur-prozedurale Program
iierung）と称する。
【００５７】 ストラクチャ手続プログラミングの出発点を、たとえばＣ，Ｃ＋＋などのよう
な高レベル言語で記述されたプログラムとすることができる。このプログラムは
コンパイラによりコンパイルされ、それにより得られたコードが（有利にはハイ
パーブロックごとに）ストラクチャ情報に変換され、それに基づきコンフィグレ
ーションすべきハードウェアをコンフィグレーションすることができる。ハイパ
ーブロックとは何かについては、あとで詳しく説明する。
な高レベル言語で記述されたプログラムとすることができる。このプログラムは
コンパイラによりコンパイルされ、それにより得られたコードが（有利にはハイ
パーブロックごとに）ストラクチャ情報に変換され、それに基づきコンフィグレ
ーションすべきハードウェアをコンフィグレーションすることができる。ハイパ
ーブロックとは何かについては、あとで詳しく説明する。
【００５８】 当然ながら、ストラクチャ手続プログラミングのための出発点をアセンブラで
記述したプログラムとしてもよいし、他のプログラムであってもよい。プログラ
ミングの種類や形式（関数型、インペラティブ、オブジェクト指向．．．）につ
いても何ら制約を受けるものではない。
記述したプログラムとしてもよいし、他のプログラムであってもよい。プログラ
ミングの種類や形式（関数型、インペラティブ、オブジェクト指向．．．）につ
いても何ら制約を受けるものではない。
【００５９】 有利であると判明したのは、ストラクチャ情報に変換すべきコードつまりコン
パイラまたは他のやり方で生成された機械語命令が実質的にもっぱら５つの機械
語命令タイプだけをもつようにすることであり、つまり無条件命令、条件命令、
述語命令、Ｌｏｏｐｘｘ命令、Ｉｎｔｘｘ命令だけをもつようにすることである
。この場合、一般的に、ただ１つのエントリポイントとただ１つのイグジットポ
イントだけをもつ非常に長い（非常に多い命令を含む）命令ブロックを形成する
ことができる。ただ１つのエントリポイントとただ１つのイグジットポイントし
かもたないできるかぎり長い命令ブロックを生成できるということは、とても重
要なことである。それというのも、同じ命令ブロックに属する命令、しかも１つ
の単位として（複数の命令がまとめられたマイクロ命令として）取り扱うことの
できる命令は、１つの共通のハードウェアブロックストラクチャに変換され、一
度に実行できるからである。それぞれ厳密に１つのそのような単位をハードウェ
アブロックのコンフィグレーションの基礎とすれば（そしてそのようにコンフィ
グレーションできるようにするためにハードウェアブロックが十分な大きさであ
れば）、プログラムの実行に必要とされる再コンフィグレーションまたはハード
ウェアブロックの再コンフィグレーションの個数を、最低限に抑えることができ
る。目下生成が優遇されており既述の命令グループによって形成も可能な命令ブ
ロックは、先に挙げたハイパーブロックである。
パイラまたは他のやり方で生成された機械語命令が実質的にもっぱら５つの機械
語命令タイプだけをもつようにすることであり、つまり無条件命令、条件命令、
述語命令、Ｌｏｏｐｘｘ命令、Ｉｎｔｘｘ命令だけをもつようにすることである
。この場合、一般的に、ただ１つのエントリポイントとただ１つのイグジットポ
イントだけをもつ非常に長い（非常に多い命令を含む）命令ブロックを形成する
ことができる。ただ１つのエントリポイントとただ１つのイグジットポイントし
かもたないできるかぎり長い命令ブロックを生成できるということは、とても重
要なことである。それというのも、同じ命令ブロックに属する命令、しかも１つ
の単位として（複数の命令がまとめられたマイクロ命令として）取り扱うことの
できる命令は、１つの共通のハードウェアブロックストラクチャに変換され、一
度に実行できるからである。それぞれ厳密に１つのそのような単位をハードウェ
アブロックのコンフィグレーションの基礎とすれば（そしてそのようにコンフィ
グレーションできるようにするためにハードウェアブロックが十分な大きさであ
れば）、プログラムの実行に必要とされる再コンフィグレーションまたはハード
ウェアブロックの再コンフィグレーションの個数を、最低限に抑えることができ
る。目下生成が優遇されており既述の命令グループによって形成も可能な命令ブ
ロックは、先に挙げたハイパーブロックである。
【００６０】 ハイパーブロックが優れている点は殊に、あとで詳しく説明するいわゆるｉｆ
コンバージョンを用いることで条件付きジャンプ命令が排除されることである。
コンバージョンを用いることで条件付きジャンプ命令が排除されることである。
【００６１】 ハイパーブロックに対する他の詳細な点、そのほかの命令ブロックならびにそ
れらに関連するテーマに関しては、 − Wen-Mei, W. Hwu 等による "Compiler Technology for Future Microprocess
ors", Invited Papaer in Proceedings of the IEEE, Vol. 83 (12), 12. 1995,
Special Issue on Microprocessors, p. 1625-1640 - Henk Neefs, Jan van Campenhout : "A Microarchitecture for a Fixed Leng
th Block Structured Instruction Set Architecture", Proceedings of the Ei
ghth IASTED International Conference on Parallel and Distributed Computi
ng and Systems, p. 38-42, IASTED/ACTA Press, 1996 - Richard H. Littin, J.A. David McWha, Murray W. Pearson, John G. Cleary
: "Block Based Execution and Task Level Parallelism", in: John Morris (
Ed.), "Computer Architecture 98", Proceedings of the 3rd Australasian Co
mputer Architecture Conference, ACAC' 98, Perth, 2-3 2. 1998, Australian
Computer Science Communications, Vol. 20, No. 4, p. 57 - 66, Springer,
Singapore を参照されたい。
れらに関連するテーマに関しては、 − Wen-Mei, W. Hwu 等による "Compiler Technology for Future Microprocess
ors", Invited Papaer in Proceedings of the IEEE, Vol. 83 (12), 12. 1995,
Special Issue on Microprocessors, p. 1625-1640 - Henk Neefs, Jan van Campenhout : "A Microarchitecture for a Fixed Leng
th Block Structured Instruction Set Architecture", Proceedings of the Ei
ghth IASTED International Conference on Parallel and Distributed Computi
ng and Systems, p. 38-42, IASTED/ACTA Press, 1996 - Richard H. Littin, J.A. David McWha, Murray W. Pearson, John G. Cleary
: "Block Based Execution and Task Level Parallelism", in: John Morris (
Ed.), "Computer Architecture 98", Proceedings of the 3rd Australasian Co
mputer Architecture Conference, ACAC' 98, Perth, 2-3 2. 1998, Australian
Computer Science Communications, Vol. 20, No. 4, p. 57 - 66, Springer,
Singapore を参照されたい。
【００６２】 すでに触れたようにハードウェアブロックは有利には、それらのコンフィグレ
ーションをハイパーブロック方式で行うことができ、つまりできるならば常にハ
イパーブロック全体を対応するハードウェアブロックストラクチャに変換できる
ように設計されている。
ーションをハイパーブロック方式で行うことができ、つまりできるならば常にハ
イパーブロック全体を対応するハードウェアブロックストラクチャに変換できる
ように設計されている。
【００６３】 既述の無条件命令は、データをある記憶領域から別の記憶領域へ（あるレジス
タから別のレジスタへ）コピーすることも含めて、データを無条件で処理する命
令である。これらの命令を以下ではノーマル命令と称する。これらの命令は、新
たな値に対する各データ間の算術的および論理的結合と、レジスタ内容のコピー
のためのいわゆるＭｏｖｅ命令を有している。これらの命令の一般的なフォーマ
ットは次の通りである：＜ニーモニック＞＜ターゲットレジスタ＞、＜ソースレ
ジスタ１＞、＜ソースレジスタ２＞。この種の命令を実行するため、ハードウェ
アブロックの算術ユニットが必要とされる。
タから別のレジスタへ）コピーすることも含めて、データを無条件で処理する命
令である。これらの命令を以下ではノーマル命令と称する。これらの命令は、新
たな値に対する各データ間の算術的および論理的結合と、レジスタ内容のコピー
のためのいわゆるＭｏｖｅ命令を有している。これらの命令の一般的なフォーマ
ットは次の通りである：＜ニーモニック＞＜ターゲットレジスタ＞、＜ソースレ
ジスタ１＞、＜ソースレジスタ２＞。この種の命令を実行するため、ハードウェ
アブロックの算術ユニットが必要とされる。
【００６４】 条件付き命令は、特定の条件（コンディション）が存在したときにデータを処
理する命令である。これらの命令により実行すべきアクションもしくはオペレー
ションは、ノーマル命令により実行可能なアクションもしくはオペレーションと
合致するが、該当するアクションの実行はまえもって定められた条件に依存する
。条件が満たされると命令により指定された膜ションが実行され、条件が満たさ
れていなければ実行されない（このとき該当命令はＮＯＰ命令のようになる）。
これらの命令を以下ではコンディショナル命令と称する。これらの命令の一般的
なフォーマットは次の通りである：＜ニーモニック＞ｐ ＜ターゲットレジスタ
＞、＜ソースレジスタ１＞、＜ソースレジスタ２＞ ＜ｐ−フラグ＞、この場合
、ニーモニックの終わりのｐは命令の実行が条件に依存している合図であり、所
定のフラグ（ｐフラグ）の特定の状態により条件が定義される。この種の命令に
より指定されるアクションを実行するために、ハードウェアブロックの算術ユニ
ットが必要とされる。また、条件チェックのため比較ユニットが必要とされ、比
較ユニットの出力側には算術ユニットの制御入力側が接続されている。
理する命令である。これらの命令により実行すべきアクションもしくはオペレー
ションは、ノーマル命令により実行可能なアクションもしくはオペレーションと
合致するが、該当するアクションの実行はまえもって定められた条件に依存する
。条件が満たされると命令により指定された膜ションが実行され、条件が満たさ
れていなければ実行されない（このとき該当命令はＮＯＰ命令のようになる）。
これらの命令を以下ではコンディショナル命令と称する。これらの命令の一般的
なフォーマットは次の通りである：＜ニーモニック＞ｐ ＜ターゲットレジスタ
＞、＜ソースレジスタ１＞、＜ソースレジスタ２＞ ＜ｐ−フラグ＞、この場合
、ニーモニックの終わりのｐは命令の実行が条件に依存している合図であり、所
定のフラグ（ｐフラグ）の特定の状態により条件が定義される。この種の命令に
より指定されるアクションを実行するために、ハードウェアブロックの算術ユニ
ットが必要とされる。また、条件チェックのため比較ユニットが必要とされ、比
較ユニットの出力側には算術ユニットの制御入力側が接続されている。
【００６５】 述語命令は、条件付き命令で用いられる条件フラグ（ｐフラグ）の状態を決め
る命令である。この決定はプログラム進行中、２つのデータの比較に基づき行わ
れる。これらの命令を以下ではｐｘｘ命令と称する。この命令の一般的なフォー
マットは次の通りである：ｐｘｘ＜ソースレジスタ１＞、＜ソースレジスタ２＞
、＜ｐフラグ＞。ここでｘｘは実行すべき比較オペレーションを指定するもので
あり、ｇｔ（より大きい）、ｇｅ（より大きいか等しい）、ｅｑ（等しい）、ｎ
ｅ（等しくない）、ｌｅ（小さいか等しい）またはｌｔ（より小さい）によって
補うことができる。ｐｘｘ命令は通常の分岐命令と同等のものであり、いわゆる
ｉｆコンバージョンの使用によりそれを補うために用いられる（これについては
先に挙げた Wen-Mei W. Hwu 等による論文を参照されたい）。
る命令である。この決定はプログラム進行中、２つのデータの比較に基づき行わ
れる。これらの命令を以下ではｐｘｘ命令と称する。この命令の一般的なフォー
マットは次の通りである：ｐｘｘ＜ソースレジスタ１＞、＜ソースレジスタ２＞
、＜ｐフラグ＞。ここでｘｘは実行すべき比較オペレーションを指定するもので
あり、ｇｔ（より大きい）、ｇｅ（より大きいか等しい）、ｅｑ（等しい）、ｎ
ｅ（等しくない）、ｌｅ（小さいか等しい）またはｌｔ（より小さい）によって
補うことができる。ｐｘｘ命令は通常の分岐命令と同等のものであり、いわゆる
ｉｆコンバージョンの使用によりそれを補うために用いられる（これについては
先に挙げた Wen-Mei W. Hwu 等による論文を参照されたい）。
【００６６】 Ｌｏｏｐｘｘ命令は、１つのハイパーブロックの終わりにおいてループ反復に
用いられる命令である。これによれば、命令中で指定されている条件が満たされ
ているならば、該当するハイパーブロックの冒頭にジャンプして戻るよう指示さ
れる。条件が満たされていないならば、シグナリングユニットＳＵにより行われ
るべきＲＥＡＤＹ信号の生成が指示される。この条件は比較演算の所定の結果に
より規定される。これらの命令の一般的なフォーマットは次の通りである：ｌｏ
ｏｐｘｘ＜ソースレジスタ１＞、＜ソースレジスタ２＞、ここでｘｘは実行すべ
き比較演算を指定するものである。
用いられる命令である。これによれば、命令中で指定されている条件が満たされ
ているならば、該当するハイパーブロックの冒頭にジャンプして戻るよう指示さ
れる。条件が満たされていないならば、シグナリングユニットＳＵにより行われ
るべきＲＥＡＤＹ信号の生成が指示される。この条件は比較演算の所定の結果に
より規定される。これらの命令の一般的なフォーマットは次の通りである：ｌｏ
ｏｐｘｘ＜ソースレジスタ１＞、＜ソースレジスタ２＞、ここでｘｘは実行すべ
き比較演算を指定するものである。
【００６７】 Ｉｎｔｘｘ命令は、外部のハードウェアに送出すべき信号を生成するための命
令である。これはループｘｘ命令の一般化を成すものである。つまりこれによれ
ば、任意の動機から任意の意味内容を有する信号を、ＵＣＢを含むシステムにお
ける任意の外部のコンポーネントに送出することができる。これらの命令の一般
的なフォーマットは次の通りである：ｉｎｔｘｘ＜ソースレジスタ１＞、＜ソー
スレジスタ２＞、＜ｉｎｔ＿Ｓｉｇｎａｌ＞、ここでｘｘは実行すべき比較演算
を指定するものであり、”ｉｎｔ＿Ｓｉｇｎａｌ”は（シグナリングユニットＳ
Ｕ）を生成して送出すべき通報信号を指定するものである。
令である。これはループｘｘ命令の一般化を成すものである。つまりこれによれ
ば、任意の動機から任意の意味内容を有する信号を、ＵＣＢを含むシステムにお
ける任意の外部のコンポーネントに送出することができる。これらの命令の一般
的なフォーマットは次の通りである：ｉｎｔｘｘ＜ソースレジスタ１＞、＜ソー
スレジスタ２＞、＜ｉｎｔ＿Ｓｉｇｎａｌ＞、ここでｘｘは実行すべき比較演算
を指定するものであり、”ｉｎｔ＿Ｓｉｇｎａｌ”は（シグナリングユニットＳ
Ｕ）を生成して送出すべき通報信号を指定するものである。
【００６８】 ＵＣＢは、先に挙げて説明した命令タイプにより指定されているオペレーショ
ンを実行することができることで、著しく多種多様に使用可能なコンポーネント
が得られる。これにより多くのプログラムまたはプログラム部分を、完全にＵＣ
Ｂにより実行可能である。この場合、ＵＣＢを程度の差こそあれプログラム制御
されるユニットに完全に見合ったものとして利用することができ、あるいはそれ
がプログラム制御されるユニットの構成部分であったり、それらのユニットと共
働する場合には、それらの性能を格段に高めることができる。
ンを実行することができることで、著しく多種多様に使用可能なコンポーネント
が得られる。これにより多くのプログラムまたはプログラム部分を、完全にＵＣ
Ｂにより実行可能である。この場合、ＵＣＢを程度の差こそあれプログラム制御
されるユニットに完全に見合ったものとして利用することができ、あるいはそれ
がプログラム制御されるユニットの構成部分であったり、それらのユニットと共
働する場合には、それらの性能を格段に高めることができる。
【００６９】 次に、命令をどのようにして対応するＵＣＢストラクチャに変換できるのか（
シーケンシャルな命令ストリームからどのようにしてＵＣＢのセルコンフィグレ
ーションが行われるのか）について、念のため手短に説明しておく。ここでは変
換の基本原理だけしか説明しないつもりであるので、以下の説明をノーマル命令
、条件付き命令およびｐｘｘ命令の変換に絞る。他の命令厳密にいえばＬｏｏｐ
ｘｘ命令とＩｎｔｘｘ命令は場合によっては特別な処理を必要とするけれども、
以下の説明を知っていれば困難なことにはならない。
シーケンシャルな命令ストリームからどのようにしてＵＣＢのセルコンフィグレ
ーションが行われるのか）について、念のため手短に説明しておく。ここでは変
換の基本原理だけしか説明しないつもりであるので、以下の説明をノーマル命令
、条件付き命令およびｐｘｘ命令の変換に絞る。他の命令厳密にいえばＬｏｏｐ
ｘｘ命令とＩｎｔｘｘ命令は場合によっては特別な処理を必要とするけれども、
以下の説明を知っていれば困難なことにはならない。
【００７０】 ＵＣＢ厳密にいえばそのサブユニット（算術ユニット、比較ユニット、マルチ
プレクサ、デマルチプレクサ．．．）および各サブユニット間の接続は、この実
施例では所望のコンフィグレーションを表すコンフィグレーションデータ（コン
フィグレーションビット）によりコンフィグレーションされる。したがってあと
で説明する変換方法の役割は、（有利には規定どおりにまえもって占有された）
コンフィグレーションビットもしくはそれを含むビットストリームを、ＵＣＢコ
ンフィグレーションの基礎を成す命令または命令列に基づき生成あるいは修正す
ることである。
プレクサ、デマルチプレクサ．．．）および各サブユニット間の接続は、この実
施例では所望のコンフィグレーションを表すコンフィグレーションデータ（コン
フィグレーションビット）によりコンフィグレーションされる。したがってあと
で説明する変換方法の役割は、（有利には規定どおりにまえもって占有された）
コンフィグレーションビットもしくはそれを含むビットストリームを、ＵＣＢコ
ンフィグレーションの基礎を成す命令または命令列に基づき生成あるいは修正す
ることである。
【００７１】 殊にＵＣＢのサブユニットがコンフィグレーション可能であるならば、この（
物理的な）サブユニットに論理ユニットつまり仮想ユニットが割り当てられ、こ
こで仮想ユニットは物理的なサブユニットの種々の機能が表される。物理的なサ
ブユニットである「第１の算術ユニットＡＵ１」に対し、それがコンフィグレー
ション可能であるかぎり、たとえば仮想ユニットである加算器、減算器などを割
り当てることができる。１つの仮想ユニットは正確に１つの物理的サブユニット
に割り当てられるが、１つの物理的なサブユニットに複数の仮想ユニットを割り
当てることができる。すての仮想ユニットは有利には１つのテーブルまたはリス
トにおいて管理される。個々のエントリには仮想ユニットに対する情報のほかに
、どの物理的なサブユニットに個々の仮想ユニットが割り当てられているのか、
仮想ユニットにより表されているファンクションを付与する目的で、どのコンフ
ィグレーションビットを介してどのようにその物理的なサブユニットを必要に応
じてコンフィグレーションする必要があるのか、に関する情報も含まれている。
物理的な）サブユニットに論理ユニットつまり仮想ユニットが割り当てられ、こ
こで仮想ユニットは物理的なサブユニットの種々の機能が表される。物理的なサ
ブユニットである「第１の算術ユニットＡＵ１」に対し、それがコンフィグレー
ション可能であるかぎり、たとえば仮想ユニットである加算器、減算器などを割
り当てることができる。１つの仮想ユニットは正確に１つの物理的サブユニット
に割り当てられるが、１つの物理的なサブユニットに複数の仮想ユニットを割り
当てることができる。すての仮想ユニットは有利には１つのテーブルまたはリス
トにおいて管理される。個々のエントリには仮想ユニットに対する情報のほかに
、どの物理的なサブユニットに個々の仮想ユニットが割り当てられているのか、
仮想ユニットにより表されているファンクションを付与する目的で、どのコンフ
ィグレーションビットを介してどのようにその物理的なサブユニットを必要に応
じてコンフィグレーションする必要があるのか、に関する情報も含まれている。
【００７２】 ＵＣＢ構造化情報への命令の変換は、実質的に３つのステップで行われる。
【００７３】 第１のステップにおいてまずはじめに、どのタイプの仮想ユニット（加算器、
減算器、乗算器．．．）が変換すべき命令を実行するために必要とされるのか、
およびそのような仮想ユニットがまだ利用できるかが求められる。必要とされる
タイプの仮想ユニットがまだ空いているならば、それらがまたはそれらのうちの
１つが該当する命令を実行するために選択される。その後、コンフィグレーショ
ンまたはその準備処理と、選択された仮想ユニットに割り当てられている物理的
なサブユニットの予約が行われる。コンフィグレーションのためには単に、該当
する物理的なサブユニットに割り当てられているコンフィグレーションビットが
セットまたはリセットされるだけである。このことによっても困難はもたらされ
ない。それというのも、どの物理的なサブユニットに選択された仮想ユニットが
割り当てられているのか、どのコンフィグレーションビットを介してどのように
その物理的なサブユニットを必要に応じてコンフィグレーションすべきであるの
かに関する情報は、仮想ユニットによっていっしょに管理されるからである。選
択された仮想ユニットに割り当てられている物理的なサブユニットの予約は、該
当する物理的なサブアブユニットを何重にも用いることができてしまうのを避け
るために必要である。この実施例ではこのことは、特定の目的で物理的なサブユ
ニットが付与されるごとに、該当する物理的なサブユニットに割り当てられるす
べての仮想ユニットを封鎖することで実現される。
減算器、乗算器．．．）が変換すべき命令を実行するために必要とされるのか、
およびそのような仮想ユニットがまだ利用できるかが求められる。必要とされる
タイプの仮想ユニットがまだ空いているならば、それらがまたはそれらのうちの
１つが該当する命令を実行するために選択される。その後、コンフィグレーショ
ンまたはその準備処理と、選択された仮想ユニットに割り当てられている物理的
なサブユニットの予約が行われる。コンフィグレーションのためには単に、該当
する物理的なサブユニットに割り当てられているコンフィグレーションビットが
セットまたはリセットされるだけである。このことによっても困難はもたらされ
ない。それというのも、どの物理的なサブユニットに選択された仮想ユニットが
割り当てられているのか、どのコンフィグレーションビットを介してどのように
その物理的なサブユニットを必要に応じてコンフィグレーションすべきであるの
かに関する情報は、仮想ユニットによっていっしょに管理されるからである。選
択された仮想ユニットに割り当てられている物理的なサブユニットの予約は、該
当する物理的なサブアブユニットを何重にも用いることができてしまうのを避け
るために必要である。この実施例ではこのことは、特定の目的で物理的なサブユ
ニットが付与されるごとに、該当する物理的なサブユニットに割り当てられるす
べての仮想ユニットを封鎖することで実現される。
【００７４】 ｐｘｘ命令においてＵＣＢの構造に応じて、ｐフラグに依存して１つの比較ユ
ニット全体を選択する必要のある場合もある。
ニット全体を選択する必要のある場合もある。
【００７５】 条件付き命令において、特定の命令が特定のフラグによってのみ可能なとき、
つまり条件付き命令についてサブ命令セット内で完全な直交性が存在していない
とき、ｐフラグは仮想的／物理的ユニットの選択に対してのみ影響が及ぼされる
。
つまり条件付き命令についてサブ命令セット内で完全な直交性が存在していない
とき、ｐフラグは仮想的／物理的ユニットの選択に対してのみ影響が及ぼされる
。
【００７６】 ＵＣＢコンフィグレーションの第２のステップにおいて、選択された物理的サ
ブユニットに前置接続されたおよび／または後置接続されたマルチプレクサがコ
ンフィグレーションされる。この目的は、データソースおよび／または信号ソー
スならびにデータ宛先および／または信号宛先を、変換すべき命令の決定に従い
設定するためである。マルチプレクサおよび変換すべき命令のフォーマットは、
理想的には次のように互いに整合されている。すなわち、データソースおよび／
または信号ソースならびにデータ宛先および／または信号宛先を決定する命令の
部分を、マルチプレクサのコンフィグレーションを行うコンフィグレーションビ
ットとしてそのまま引き継ぐことができるようにされている。どのような理由か
らにしろ常にこれが不可能であったりあるいは望ましくないならば、マルチプレ
クサのコンフィグレーションを行うコンフィグレーションビットを、たとえば次
のようなテーブルから取り出すことができる。すなわちこのテーブルには、デー
タソースおよび／または信号ソースとデータ宛先および／または信号宛先を決定
する命令部分と、マルチプレクサのコンフィグレーションを行うコンフィグレー
ションビットとの対応関係が格納されている。特定のデータソースおよび／また
は信号ソースおよび／または特定のデータ宛先および／または信号宛先への接続
を確立するために必要とされるコンフィグレーションは、有利にはすべてのマル
チプレクサについて同じである。
ブユニットに前置接続されたおよび／または後置接続されたマルチプレクサがコ
ンフィグレーションされる。この目的は、データソースおよび／または信号ソー
スならびにデータ宛先および／または信号宛先を、変換すべき命令の決定に従い
設定するためである。マルチプレクサおよび変換すべき命令のフォーマットは、
理想的には次のように互いに整合されている。すなわち、データソースおよび／
または信号ソースならびにデータ宛先および／または信号宛先を決定する命令の
部分を、マルチプレクサのコンフィグレーションを行うコンフィグレーションビ
ットとしてそのまま引き継ぐことができるようにされている。どのような理由か
らにしろ常にこれが不可能であったりあるいは望ましくないならば、マルチプレ
クサのコンフィグレーションを行うコンフィグレーションビットを、たとえば次
のようなテーブルから取り出すことができる。すなわちこのテーブルには、デー
タソースおよび／または信号ソースとデータ宛先および／または信号宛先を決定
する命令部分と、マルチプレクサのコンフィグレーションを行うコンフィグレー
ションビットとの対応関係が格納されている。特定のデータソースおよび／また
は信号ソースおよび／または特定のデータ宛先および／または信号宛先への接続
を確立するために必要とされるコンフィグレーションは、有利にはすべてのマル
チプレクサについて同じである。
【００７７】 実行すべきオペレーションの基礎となるデータが少なくとも部分的に命令コー
ド中に含まれている定数から成るときには、特別な処理が必要とされる。この場
合、 −空いている（定数）レジスタを探し、 −そのレジスタをデータソースおよび／または信号ソースとして用い、 −命令コード中に含まれている定数をＵＣＢの稼働前、選択されたレジスタに書
き込む必要がある。
ド中に含まれている定数から成るときには、特別な処理が必要とされる。この場
合、 −空いている（定数）レジスタを探し、 −そのレジスタをデータソースおよび／または信号ソースとして用い、 −命令コード中に含まれている定数をＵＣＢの稼働前、選択されたレジスタに書
き込む必要がある。
【００７８】 該当する定数がすでに（定数）レジスタに格納されているか否かを事前にチェ
ックするよう構成できる。その際、すでに定数を含む（定数）レジスタが存在し
ていることが判明したならば、すでに存在しているその（定数）レジスタをデー
タソースおよび／または信号ソースとして用いることができる。
ックするよう構成できる。その際、すでに定数を含む（定数）レジスタが存在し
ていることが判明したならば、すでに存在しているその（定数）レジスタをデー
タソースおよび／または信号ソースとして用いることができる。
【００７９】 さらに述べておくと、変換すべき命令は種々異なる多数のデータソースおよび
／または信号ソースならびにデータ宛先および／または信号宛先を有している。
／または信号ソースならびにデータ宛先および／または信号宛先を有している。
【００８０】 なお、データ宛先および／または信号宛先として用いられるレジスタは占有さ
れたものとしてマーキングされる。なぜならば１つのハイパーブロック内では２
回目の占有は許可されておらず、スーパースカラアーキテクチャにおいて知られ
ているテクノロジーのいわゆる（ランタイム）レジスタ・リネーミングによりそ
れを避けなければならないからである。
れたものとしてマーキングされる。なぜならば１つのハイパーブロック内では２
回目の占有は許可されておらず、スーパースカラアーキテクチャにおいて知られ
ているテクノロジーのいわゆる（ランタイム）レジスタ・リネーミングによりそ
れを避けなければならないからである。
【００８１】 （すべての命令に共通する）この第２のステップ後、個々の命令タイプのため
に特別なサブステップが挿入される。それらのサブステップは個々の特殊性から
生じるものである。
に特別なサブステップが挿入される。それらのサブステップは個々の特殊性から
生じるものである。
【００８２】 殊に条件付き命令の場合、条件の存在をチェックする比較ユニットを確認する
必要があり、その出力信号をそれに属するデマルチプレクサを介して、演算を実
行する算術ユニットへスイッチングしなければならない。さらにその際、どのよ
うな種類の条件であるのかを考慮する必要がある。
必要があり、その出力信号をそれに属するデマルチプレクサを介して、演算を実
行する算術ユニットへスイッチングしなければならない。さらにその際、どのよ
うな種類の条件であるのかを考慮する必要がある。
【００８３】 条件付きＭｏｖｅ命令であればこれに加えて、命令が実行されないときにはタ
ーゲットレジスタの内容が変えられないよう配慮しなければならない。
ーゲットレジスタの内容が変えられないよう配慮しなければならない。
【００８４】 ＵＣＢコンフィグレーションの第２のステップの後にそれを終了させてＵＣＢ
をスタートさせてもよいのであるが、以下で述べるステップ実行後にはじめてそ
れを行うのがよい。
をスタートさせてもよいのであるが、以下で述べるステップ実行後にはじめてそ
れを行うのがよい。
【００８５】 ＵＣＢコンフィグレーションにおけるこの第３のステップでは、いわゆるデー
タフォワーディング（data forwarding）が実現される。これによればデータソ
ースおよび／または信号ソースとして単に命令中に示されているデータソースお
よび／または信号ソースがそのまま用いられるのではなく、可能であれば、該当
するデータソースおよび／または信号ソースを個々のハイパーブロック内に事前
に記述すべきであった物理的なサブユニットが用いられる。これは２通りの観点
で有利であると判明した。すなわち一方では、場合によっては僅かなレジスタし
か必要とされないためであり（命令中でで示されるデータソースおよび／または
信号ソースがそのようなものとして用いられなければ、それらを記述する必要は
なく、場合によってはまったく省略できる）、他方では、必要とされるデータを
それを生成するサブユニット（たとえば算術ユニット）から取ってくる場合、そ
れを最初にレジスタに書き込みそこから取ってこなければならないときよりも早
く利用できる。データフォワーディングはすべての命令において使用することが
でき、平均して格段に有利であることがわかった。
タフォワーディング（data forwarding）が実現される。これによればデータソ
ースおよび／または信号ソースとして単に命令中に示されているデータソースお
よび／または信号ソースがそのまま用いられるのではなく、可能であれば、該当
するデータソースおよび／または信号ソースを個々のハイパーブロック内に事前
に記述すべきであった物理的なサブユニットが用いられる。これは２通りの観点
で有利であると判明した。すなわち一方では、場合によっては僅かなレジスタし
か必要とされないためであり（命令中でで示されるデータソースおよび／または
信号ソースがそのようなものとして用いられなければ、それらを記述する必要は
なく、場合によってはまったく省略できる）、他方では、必要とされるデータを
それを生成するサブユニット（たとえば算術ユニット）から取ってくる場合、そ
れを最初にレジスタに書き込みそこから取ってこなければならないときよりも早
く利用できる。データフォワーディングはすべての命令において使用することが
でき、平均して格段に有利であることがわかった。
【００８６】 次に、ＵＣＢの使用についての実例について説明する。
【００８７】 この実例は、データのアナログ／ディジタル変換であり、詳しくいえば以下の
通りである。
通りである。
【００８８】 −８ｂｉｔの変換幅をもつＡ／Ｄコンバータがタイマにより始動される、 −Ａ／Ｄ変換の結果が１２ｂｉｔのカウントマークとともに記憶される、 −Ａ／Ｄ変換の結果が所定の限界値を上回ることおよび下回ることについて監視
され、その際、結果が限界値を上回ったときまたは下回ったとき、特定のルーチ
ンに分岐することになる。
され、その際、結果が限界値を上回ったときまたは下回ったとき、特定のルーチ
ンに分岐することになる。
【００８９】 −２０４８の測定後にこの過程が中止される。
【００９０】 このような適用事例は、純粋なソフトウェアによる解法であるとかなりの手間
を必要とする。典型的なＡ／Ｄコンバータ（たとえばマイクロコントローラに集
積されたＡ／Ｄコンバータ）は通例、結果を自発的に供給することはないので、
つまりいわゆるフラッシュコンバータ（Flasch-Wandler）として動作し数ｍｓの
範囲の変換時間をもつので、アプリケーションの仕様を精確に実行する場合には
以下の手段のうち１つの手段をとらなければならない。すなわち、 １）タイマにより割り込みがトリガされる。割り込みサービスルーチンによりＡ
／Ｄ変換が開始され、その後、終了する。Ａ／Ｄコンバータは変換終了時にも割
り込みをトリガする。それに基づき実行される割り込みサービスルーチンにより
Ａ／Ｄ変換結果が読み出されて処理される。
を必要とする。典型的なＡ／Ｄコンバータ（たとえばマイクロコントローラに集
積されたＡ／Ｄコンバータ）は通例、結果を自発的に供給することはないので、
つまりいわゆるフラッシュコンバータ（Flasch-Wandler）として動作し数ｍｓの
範囲の変換時間をもつので、アプリケーションの仕様を精確に実行する場合には
以下の手段のうち１つの手段をとらなければならない。すなわち、 １）タイマにより割り込みがトリガされる。割り込みサービスルーチンによりＡ
／Ｄ変換が開始され、その後、終了する。Ａ／Ｄコンバータは変換終了時にも割
り込みをトリガする。それに基づき実行される割り込みサービスルーチンにより
Ａ／Ｄ変換結果が読み出されて処理される。
【００９１】 ２）タイマにより割り込みがトリガされる。それに基づき実行される割り込みサ
ービスルーチンにおいてＡ／Ｄ変換が開始され、変換終了を待ち、ついで（変換
終了後）Ａ／Ｄ変換結果が読み出されて処理される。
ービスルーチンにおいてＡ／Ｄ変換が開始され、変換終了を待ち、ついで（変換
終了後）Ａ／Ｄ変換結果が読み出されて処理される。
【００９２】 変換時間が割り込み待ち時間よりも短ければ、２番目のバリエーションのほう
がよい。そうでなければ１番目のバリエーションのほうが有利である。しかしな
がら、いずれにせよ「通常の」マイクロプロセッサあるいはマイクロコントロー
ラにおいて実行されるのであれば、一般には次の第３のバリエーションが最も好
適である。
がよい。そうでなければ１番目のバリエーションのほうが有利である。しかしな
がら、いずれにせよ「通常の」マイクロプロセッサあるいはマイクロコントロー
ラにおいて実行されるのであれば、一般には次の第３のバリエーションが最も好
適である。
【００９３】 ３）タイマにより割り込みがトリガされる。それに基づき実行される割り込みサ
ービスルーチンにおいて直前のＡ／Ｄ変換結果が読み出され、次のＡ／Ｄ変換が
開始され、読み出されたＡ／Ｄ変換結果が評価される。
ービスルーチンにおいて直前のＡ／Ｄ変換結果が読み出され、次のＡ／Ｄ変換が
開始され、読み出されたＡ／Ｄ変換結果が評価される。
【００９４】 とはいえこの場合、Ａ／Ｄ変換結果の読み出しならびに評価は通例、本来可能
であるよりもあとで行われる。
であるよりもあとで行われる。
【００９５】 Ａ／Ｄ変換結果の読み出し、評価ならびに記憶を１つのＵＣＢによって片づけ
ようとするならば、有利には以下のＣプログラムに従いそれをコンフィグレーシ
ョンすることになる。あとになればさらにいっそうよく理解できるようになるが
、これによって最低限の手間とＵＣＢを含むシステムの最小限の負荷でＡ／Ｄ変
換終了後ただちに始まるＡ／Ｄ変換結果の読み出し、評価ならびに記憶を実行す
ることができる。以下のＣプログラムにおいて新しいキーワードである "hardwa
re＿thread" が用いられる。もちろん他のどのような名前でもよいがこのキーワ
ードによって、Ｃプログラムのコンパイルを行うコンパイラに対し、該当するプ
ログラムまたは該当するプログラムセクションは、生成されるコードがＵＣＢに
おいてできりかぎり効率的に実行可能であるようコンパイルせよ、という合図が
送られる。しかしこのようなキーワードを必ず使わなければならないわけではな
い。コンパイラ自体がもともと、コンパイルすべきプログラムがＵＣＢにおいて
実行できるよう、そのプログラムをコンパイルできるように構成されていてもよ
い。
ようとするならば、有利には以下のＣプログラムに従いそれをコンフィグレーシ
ョンすることになる。あとになればさらにいっそうよく理解できるようになるが
、これによって最低限の手間とＵＣＢを含むシステムの最小限の負荷でＡ／Ｄ変
換終了後ただちに始まるＡ／Ｄ変換結果の読み出し、評価ならびに記憶を実行す
ることができる。以下のＣプログラムにおいて新しいキーワードである "hardwa
re＿thread" が用いられる。もちろん他のどのような名前でもよいがこのキーワ
ードによって、Ｃプログラムのコンパイルを行うコンパイラに対し、該当するプ
ログラムまたは該当するプログラムセクションは、生成されるコードがＵＣＢに
おいてできりかぎり効率的に実行可能であるようコンパイルせよ、という合図が
送られる。しかしこのようなキーワードを必ず使わなければならないわけではな
い。コンパイラ自体がもともと、コンパイルすべきプログラムがＵＣＢにおいて
実行できるよう、そのプログラムをコンパイルできるように構成されていてもよ
い。
【００９６】
【外１】
【００９７】 このソースコードは、先に挙げた命令タイプを使用すれば以下のようなアセン
ブラコードに変換することができる：
ブラコードに変換することができる：
【００９８】
【外２】
【００９９】 この場合、最初の６つの命令はレジスタの初期化に係わり、あとの（ラベルＬ
０からの）命令は、上述のＣプログラムにより行われるべきアクションの実行に
係わる。
０からの）命令は、上述のＣプログラムにより行われるべきアクションの実行に
係わる。
【０１００】 たしかにアセンブラコード中には、ＡＤＣ＿ＲＥＡＤＹ信号が存在していると
きのみループを実行してよい、という条件が欠けているけれども、このアセンブ
ラプログラムのＵＣＢストラクチャへの変換ならびにＵＣＢによる実行において
は、慣用のマイクロプロセッサまたはマイクロコントローラにおいてＣプログラ
ムを「通常どおり」コンパイルしてそれを実行したときと同じ結果が得られる。
つまりアセンブラコードに欠けている条件はいわば、ＵＣＢのクロック発生ユニ
ットＴＧＵへ供給されるイネーブル信号ＥＮＡＢＬＥによっても実現可能なトリ
ガリングを成している。
きのみループを実行してよい、という条件が欠けているけれども、このアセンブ
ラプログラムのＵＣＢストラクチャへの変換ならびにＵＣＢによる実行において
は、慣用のマイクロプロセッサまたはマイクロコントローラにおいてＣプログラ
ムを「通常どおり」コンパイルしてそれを実行したときと同じ結果が得られる。
つまりアセンブラコードに欠けている条件はいわば、ＵＣＢのクロック発生ユニ
ットＴＧＵへ供給されるイネーブル信号ＥＮＡＢＬＥによっても実現可能なトリ
ガリングを成している。
【０１０１】 行うべきアクションを実行するＵＣＢストラクチャへアセンブラコードを変換
すると、図２に示されているようなＵＣＢストラクチャが得られる。
すると、図２に示されているようなＵＣＢストラクチャが得られる。
【０１０２】 図２に示されているＵＣＢは、加算器としてコンフィグレーションされた４つ
の算術ユニットＡＵ１，ＡＵ２，ＡＵ３，ＡＵ４と、クロック発生ユニットＴＧ
Ｕと、３つの比較ユニットＣＵＢ１，ＣＵＢ２，ＣＵＢ３を含むシグナリングユ
ニットＳＵとを有している。この図からわかるようにこのＵＣＢストラクチャは
、図１に示した一般的なＵＣＢストラクチャをベースとしており、この場合には
実際の適用事例に対する整合がなされているにすぎない。図２それ自体で、ＵＣ
Ｂにおける各サブユニットの結線ならびにそれらの入出力信号がわかるので、こ
れ以上の説明は不要である。コンフィグレーションされたＵＣＢが上述のアセン
ブラコード（前述のＣプログラム）により規定されていることを正確に実行する
ことは、容易に理解できる。
の算術ユニットＡＵ１，ＡＵ２，ＡＵ３，ＡＵ４と、クロック発生ユニットＴＧ
Ｕと、３つの比較ユニットＣＵＢ１，ＣＵＢ２，ＣＵＢ３を含むシグナリングユ
ニットＳＵとを有している。この図からわかるようにこのＵＣＢストラクチャは
、図１に示した一般的なＵＣＢストラクチャをベースとしており、この場合には
実際の適用事例に対する整合がなされているにすぎない。図２それ自体で、ＵＣ
Ｂにおける各サブユニットの結線ならびにそれらの入出力信号がわかるので、こ
れ以上の説明は不要である。コンフィグレーションされたＵＣＢが上述のアセン
ブラコード（前述のＣプログラム）により規定されていることを正確に実行する
ことは、容易に理解できる。
【０１０３】 このようにコンフィグレーションされたＵＣＢによれば、片づけるべき課題を
完全に自立的に（上位または下位の制御装置の負担なく）かつ慣用のマイクロプ
ロセッサまたはマイクロコントローラよりも格段に高速に実行可能であることは
自明である。また、ＵＣＢの使用についてこれまで説明してきた実例に限定され
るものではないことも自明である。当然ながら、ＵＣＢを無数の他の目的で使用
することができる。その他の可能な利用法として殊に際立っているのは、チップ
テストでの利用あるいは暗号や識別の用途である。ＵＣＢを用いることでこのよ
うな役割を非常にわずかな手間で、それと同時に格別フレキシブルに実現できる
。
完全に自立的に（上位または下位の制御装置の負担なく）かつ慣用のマイクロプ
ロセッサまたはマイクロコントローラよりも格段に高速に実行可能であることは
自明である。また、ＵＣＢの使用についてこれまで説明してきた実例に限定され
るものではないことも自明である。当然ながら、ＵＣＢを無数の他の目的で使用
することができる。その他の可能な利用法として殊に際立っているのは、チップ
テストでの利用あるいは暗号や識別の用途である。ＵＣＢを用いることでこのよ
うな役割を非常にわずかな手間で、それと同時に格別フレキシブルに実現できる
。
【０１０４】 ここで言及したチップテストとはたとえば、テストすべき集積回路に収容され
たテストモジュールを用いて行われるようなチップテストのことであって、つま
りたとえば、セルフテストにおけるメモリ・ビルド（Memory Build in Selftest
, MBIST）、リニア・フィードバック・シフトレジスタ（Linear Feedback Shift
Register, LFSR）、マルチプル・インプット・シグネーチャレジスタ（Multipl
e Input Signature Register, MISR）、セルフリペアにおけるメモリ・ビルド（
Memory Build in Self Repair, MBISR）、（たとえばアナログ／ディジタルコン
バータにおける）アナログＢＩＳＴ、オンチップ・モニタ（On Chip Monitore
たとえば IDDQ のための電流測定モニタ）などである。この場合、テストすべき
集積回路は任意の集積回路とすることができ、たとえばマイクロプロセッサ、マ
イクロコントローラ、メモリコンポーネント、Ａ／Ｄコンバータなどとすること
ができる。テストすべきチップに専用のテストモジュールを設ける必要のある上
述のテスト手法ならびにその他のテスト手法は、そのようなテストモジュールを
テストすべきチップに集積するために（チップ面積の拡大、製造価格の増加等）
ただならぬ手間がかかることから、現在のところまだそれほど普及していない。
この場合、ＵＣＢを用いればチップテスト実行にあたっての困難を取り除くこと
ができる。つまりチップテスト実行のために用いられるＵＣＢ（チップテストモ
ジュールとして用いられるＵＣＢ）は、チップテストの前および／または後に他
の役割を担うことができ、たとえばシリアルインタフェースおよび／またはパラ
レルインタフェースとしてコンフィグレーションすることができる。このように
すれば、テストすべきチップに専用のチップセットモジュールを設けることなく
、上述のチップテストあるいはその他のチップテストを実施することができる。
ＵＣＢの適切な形成と選定にあたり、チップテストは何ら制約を受けない。チッ
プテストに関するＵＣＢの機能を、専用のチップセットモジュールの機能と完全
に一致させることができる。しかもＵＣＢを用いたチップテストは一般に、専用
のチップテストモジュールを用いたチップテストよりも高速に実施することがで
きる。その理由は、専用のチップテストモジュールはスペースやコスト上の理由
からできるかぎり簡単な構造をもっており、それによりチップテストを時として
最大限の速さで実行することができないからである。チップテストを実行するた
めに用いられるＵＣＢはこれとは違う。ＵＣＢはもともと汎用的な利用のために
設計されており、そのため一般に特別な形成を行わなくても委ねられた役割にそ
のつど最適に整合させることができる。ＵＣＢにより基本的に任意のアナログ回
路、同期ディジタル回路および非同期ディジタル回路を実現することができる。
しかもチップテストのためにＵＣＢを使用することは、このようにすればいつで
も問題なくテスト手法を変更できることから有利であることがわかった。たとえ
ば、テスト手法におけるエラーをなくしたりテスト手法を最新のレベルにする目
的で、変更が必要になる可能性がある。なお、チップテストのために用いられる
ＵＣＢ自体は、たとえばいわゆるスキャンテストによってテストすることができ
る。スタティックＲＡＭ用のＭＢＩＳＴコントローラを１つのＵＣＢによって実
現した実際のテストがすでに実施されている。そしてその結果は傑出したもので
あった。
たテストモジュールを用いて行われるようなチップテストのことであって、つま
りたとえば、セルフテストにおけるメモリ・ビルド（Memory Build in Selftest
, MBIST）、リニア・フィードバック・シフトレジスタ（Linear Feedback Shift
Register, LFSR）、マルチプル・インプット・シグネーチャレジスタ（Multipl
e Input Signature Register, MISR）、セルフリペアにおけるメモリ・ビルド（
Memory Build in Self Repair, MBISR）、（たとえばアナログ／ディジタルコン
バータにおける）アナログＢＩＳＴ、オンチップ・モニタ（On Chip Monitore
たとえば IDDQ のための電流測定モニタ）などである。この場合、テストすべき
集積回路は任意の集積回路とすることができ、たとえばマイクロプロセッサ、マ
イクロコントローラ、メモリコンポーネント、Ａ／Ｄコンバータなどとすること
ができる。テストすべきチップに専用のテストモジュールを設ける必要のある上
述のテスト手法ならびにその他のテスト手法は、そのようなテストモジュールを
テストすべきチップに集積するために（チップ面積の拡大、製造価格の増加等）
ただならぬ手間がかかることから、現在のところまだそれほど普及していない。
この場合、ＵＣＢを用いればチップテスト実行にあたっての困難を取り除くこと
ができる。つまりチップテスト実行のために用いられるＵＣＢ（チップテストモ
ジュールとして用いられるＵＣＢ）は、チップテストの前および／または後に他
の役割を担うことができ、たとえばシリアルインタフェースおよび／またはパラ
レルインタフェースとしてコンフィグレーションすることができる。このように
すれば、テストすべきチップに専用のチップセットモジュールを設けることなく
、上述のチップテストあるいはその他のチップテストを実施することができる。
ＵＣＢの適切な形成と選定にあたり、チップテストは何ら制約を受けない。チッ
プテストに関するＵＣＢの機能を、専用のチップセットモジュールの機能と完全
に一致させることができる。しかもＵＣＢを用いたチップテストは一般に、専用
のチップテストモジュールを用いたチップテストよりも高速に実施することがで
きる。その理由は、専用のチップテストモジュールはスペースやコスト上の理由
からできるかぎり簡単な構造をもっており、それによりチップテストを時として
最大限の速さで実行することができないからである。チップテストを実行するた
めに用いられるＵＣＢはこれとは違う。ＵＣＢはもともと汎用的な利用のために
設計されており、そのため一般に特別な形成を行わなくても委ねられた役割にそ
のつど最適に整合させることができる。ＵＣＢにより基本的に任意のアナログ回
路、同期ディジタル回路および非同期ディジタル回路を実現することができる。
しかもチップテストのためにＵＣＢを使用することは、このようにすればいつで
も問題なくテスト手法を変更できることから有利であることがわかった。たとえ
ば、テスト手法におけるエラーをなくしたりテスト手法を最新のレベルにする目
的で、変更が必要になる可能性がある。なお、チップテストのために用いられる
ＵＣＢ自体は、たとえばいわゆるスキャンテストによってテストすることができ
る。スタティックＲＡＭ用のＭＢＩＳＴコントローラを１つのＵＣＢによって実
現した実際のテストがすでに実施されている。そしてその結果は傑出したもので
あった。
【０１０５】 ＵＣＢにより実現される回路をいつでも問題なく変更できるということから、
ＵＣＢは暗号や識別の用途のためにも有用なものとなっている。つまりこれによ
り、必要とされる識別データの変更および／または（たとえばハッカーによる攻
撃後に）必要とされる暗号コード変更を、単にＵＣＢの再コンフィグレーション
によって実施することができ、つまりきわめて簡単なやり方で実施できる。エン
ドユーザのところにあるスマートカード、Mitfare （自動料金徴収機構） また
は盗難阻止機構を取り替える必要がない。
ＵＣＢは暗号や識別の用途のためにも有用なものとなっている。つまりこれによ
り、必要とされる識別データの変更および／または（たとえばハッカーによる攻
撃後に）必要とされる暗号コード変更を、単にＵＣＢの再コンフィグレーション
によって実施することができ、つまりきわめて簡単なやり方で実施できる。エン
ドユーザのところにあるスマートカード、Mitfare （自動料金徴収機構） また
は盗難阻止機構を取り替える必要がない。
【０１０６】 暗号や識別の用途のためにＵＣＢを利用することのさらに別の利点は、たとえ
ばいわゆるＦＰＧＡなどのような他のコンフィグレーション可能なハードウェア
よりも高速かついっそう頻繁にＵＣＢをプログラミングしなおすことができるこ
とである。しかもＵＣＢはＦＰＧＡよりも小さくかつ面積効率もよい。
ばいわゆるＦＰＧＡなどのような他のコンフィグレーション可能なハードウェア
よりも高速かついっそう頻繁にＵＣＢをプログラミングしなおすことができるこ
とである。しかもＵＣＢはＦＰＧＡよりも小さくかつ面積効率もよい。
【０１０７】 また、当然ながらＵＣＢを他の用途のために使用することもでき、その際、用
途の種類とは無関係にＵＣＢを含む装置の様々な動作フェーズにおいて種々の機
能を満たすことができる。この場合、各機能をコンフィグレーションデータもし
くはコンフィグレーションデータ列の相応の決定により、最低限の煩雑さでユー
ザの個々の要求に整合させることができる。したがってたとえば、任意に多くの
実例のうち１つだけを挙げるとすれば、ＵＣＢを含むチップのスイッチオン後に
ＵＣＢがチップテストモジュールとして用いられ、その後、つまりチップの「通
常の」動作中は選択的にシリアルインタフェースまたはインテリジェントパラレ
ルインタフェースとして用いられるように構成することができる。
途の種類とは無関係にＵＣＢを含む装置の様々な動作フェーズにおいて種々の機
能を満たすことができる。この場合、各機能をコンフィグレーションデータもし
くはコンフィグレーションデータ列の相応の決定により、最低限の煩雑さでユー
ザの個々の要求に整合させることができる。したがってたとえば、任意に多くの
実例のうち１つだけを挙げるとすれば、ＵＣＢを含むチップのスイッチオン後に
ＵＣＢがチップテストモジュールとして用いられ、その後、つまりチップの「通
常の」動作中は選択的にシリアルインタフェースまたはインテリジェントパラレ
ルインタフェースとして用いられるように構成することができる。
【０１０８】 ＵＣＢの実際の使用にあたり有利であると判明したのは、ＵＣＢが一時的なデ
ータの中間記憶を利用できるようにすることである。このため有利にはＵＣＢ内
部にメモリたとえば書き込み／読み出しメモリ（ＲＡＭ）が設けられている。こ
のメモリは有利にはランダムアアクセスメモリまたはスタックメモリとして構成
されており、それを含むＵＣＢからのみアクセスできればよいものである。もち
ろん必要に応じて、ＵＣＢを含むシステムにおける他のコンポーネントがそのメ
モリにアクセスできるように構成してもよい。
ータの中間記憶を利用できるようにすることである。このため有利にはＵＣＢ内
部にメモリたとえば書き込み／読み出しメモリ（ＲＡＭ）が設けられている。こ
のメモリは有利にはランダムアアクセスメモリまたはスタックメモリとして構成
されており、それを含むＵＣＢからのみアクセスできればよいものである。もち
ろん必要に応じて、ＵＣＢを含むシステムにおける他のコンポーネントがそのメ
モリにアクセスできるように構成してもよい。
【０１０９】 たとえばＶＨＤＬなどのような回路記述言語を用いて、ＵＣＢの合成を行うこ
とができる。ＵＣＢの所望のコンフィグレーションのためのコンフィグレーショ
ンデータをたとえばアセンブラプログラム、Ｃプログラムまたは（ＶＨＤＬなど
の回路記述言語でもなされる）回路記述に基づき生成することができる。
とができる。ＵＣＢの所望のコンフィグレーションのためのコンフィグレーショ
ンデータをたとえばアセンブラプログラム、Ｃプログラムまたは（ＶＨＤＬなど
の回路記述言語でもなされる）回路記述に基づき生成することができる。
【０１１０】 これまで説明してきたハードウェアブロック（ＵＣＢ）は、それにもかかわら
ず数多くの観点で有利であることがわかった。これは考察した形式の慣用のハー
ドウェアブロックにおいて該当するよりも高性能でいっそうフレキシブルかつ汎
用的に使うことができる。
ず数多くの観点で有利であることがわかった。これは考察した形式の慣用のハー
ドウェアブロックにおいて該当するよりも高性能でいっそうフレキシブルかつ汎
用的に使うことができる。
【図１】 ハードウェアブロックの基本構造を示す図である。
【図２】 ある特定の用途のために構造化された状態における図１によるハードウェアブ
ロックを示す図である。
ロックを示す図である。
【図３】 ＞Ｓ＜ｐｕｔｅｒの基本構造を示す図である。
１ プリデコードユニット ２ 命令バッファ ３ デコード・リネーム＆ロードユニット ４ ｓユニット ５ データキャッシュ ６ メモリインタフェース ４１ プログラミング可能なストラクチャバッファ ４２ プログラミング可能なストラクチャをもつファンクションユニット ４３ 整数／アドレス命令バッファ ４４ 整数レジスタファイル Ａｕｘ 算術ユニット ＣＵＡ 第１のタイプの比較ユニット ＣＵＢｘ 第２のタイプの比較ユニット ＤＥＭＵＸ デマルチプレクサ ＭＵＸＡｘ 第１のタイプのマルチプレクサ ＭＵＸＢ 第２のタイプのマルチプレクサ ＴＧＵ クロック発生ユニット ＳＵ シグナリングユニット ＭＣＬＫ マスタクロック ＥＮＡＢＬＥ イネーブル信号 ＡＤＣ＿ＲＥＡＤＹ Ａ／Ｄコンバータのレディ信号 ＣＬＫ ＴＧＵが発生するクロック信号 ＲＥＡＤＹ ハードウェアブロックのレディ信号 ＩＮＴ１ ハードウェアブロックの割り込みリクエスト１ ＩＮＴ２ ハードウェアブロックの割り込みリクエスト２ ＬＰＬ ロードパイプライン ＳＰＬ ストアパイプライン Ａ アドレス Ｄ データ
───────────────────────────────────────────────────── フロントページの続き (72)発明者 クリスティアン ジーマース ドイツ連邦共和国 ヒルデスハイム ザン クト−ゴーデハルト シュトラーセ 18 Ｆターム(参考） 5B076 EB02 5J042 AA10 BA04 CA00 CA17 CA18 CA19 CA20 CA22 CA23 DA04
Claims (25)
- 【請求項１】 コンフィグレーション可能なハードウェアブロックにおいて
、該ハードウェアブロックはそのコンフィグレーションに依存して記憶装置（４
４）に格納されているデータを読み出し、読み出されたデータを算術的および／
または論理的に処理し、処理結果を表すデータを前記記憶装置に書き込むように
設計されていて、 該ハードウェアブロックは外部のハードウェアと相互に作用し合うことを特徴
とする、 コンフィグレーション可能なハードウェアブロック。 - 【請求項２】 外部のハードウェアとの相互作用において、前記記憶装置（
４４）は特定の結果に応答して外部のハードウェアから供給されたデータを受け
入れるよう指示される、請求項１記載のコンフィグレーション可能なハードウェ
アブロック。 - 【請求項３】 外部のハードウェアとの相互作用において、データおよび／
または信号が外部のハードウェアへ送出される、請求項１または２記載のコンフ
ィグレーション可能なハードウェアブロック。 - 【請求項４】 前記外部のハードウェアは、別のコンフィグレーション可能
なハードウェアブロックおよび／または上位または下位の制御装置および／また
はコンフィグレーション可能なハードウェアブロックを含むシステムにおけるそ
の他のユニットから成る、請求項１から３のいずれか１項記載のコンフィグレー
ション可能なハードウェアブロック。 - 【請求項５】 前記外部のハードウェアに送出されるデータおよび／または
信号は、特定の状態または結果を通報するデータおよび／または信号である、請
求項３または４記載のコンフィグレーション可能なハードウェアブロック。 - 【請求項６】 前記記憶装置（４４）のためのクロック信号（ＣＬＫ）を発
生させるクロック発生ユニット（ＴＧＵ）が設けられている、請求項１から５の
いずれか１項記載のコンフィグレーション可能なハードウェアブロック。 - 【請求項７】 前記クロック発生ユニット（ＴＧＵ）はクロック信号（ＣＬ
Ｋ）を、１つまたは複数の周期的または非周期的な信号（ＭＣＬＫ，ＥＮＡＢＬ
ＫＥ；ＭＣＬＫ，ＡＤＣ＿ＲＥＡＤ）に依存して生成し、該信号は少なくとも部
分的に外部のハードウェアから到来する、請求項６記載のコンフィグレーション
可能なハードウェアブロック。 - 【請求項８】 外部のハードウェアのために通報信号（ＲＥＡＤＹ，ＩＮＴ
１，ＩＮＴ２）を生成するシグナリングユニット（ＳＵ）が設けられている、請
求項１から７のいずれか１項記載のコンフィグレーション可能なハードウェアブ
ロック。 - 【請求項９】 前記通報信号（ＲＥＡＤＹ，ＩＮＴ１，ＩＮＴ２）により、
コンフィグレーション可能なハードウェアブロックにおけるまえもって定められ
た状態および／または結果がシグナリングされる、請求項８記載のコンフィグレ
ーション可能なハードウェアブロック。 - 【請求項１０】 前記シグナリングユニット（ＳＵ）は、該ユニットから発
せられる通報信号（ＲＥＡＤＹ，ＩＮＴ１，ＩＮＴ２）により、ハードウェアブ
ロック内で繰り返し実行されるオペレーションまたはオペレーション列が所望の
回数だけ実施されたことがシグナリングされるよう設計されている、請求項８ま
たは９記載のコンフィグレーション可能なハードウェアブロック。 - 【請求項１１】 前記シグナリングユニット（ＳＵ）は、プログラミング制
御されるユニットのための割り込みリクエストとして使用可能な通報信号（ＲＥ
ＡＤＹ，ＩＮＴ１，ＩＮＴ２）を必要に応じて発生するように設計されている、
請求項８から１０のいずれか１項記載のコンフィグレーション可能なハードウェ
アブロック。 - 【請求項１２】 前記通報信号（ＲＥＡＤＹ，ＩＮＴ１，ＩＮＴ２）は、少
なくとも１つの比較ユニット（ＣＵＢ；ＣＵＢ１，ＣＵＢ２，ＣＵＢ３）の出力
信号である、請求項８から１１のいずれか１項記載のコンフィグレーション可能
なハードウェアブロック。 - 【請求項１３】 前記比較ユニット（ＣＵＢ；ＣＵＢ１，ＣＵＢ２，ＣＵＢ
３）は少なくとも部分的にコンフィグレーション可能な比較ユニットであり、該
比較ユニットは入力された信号に対し、選択可能な比較演算および／または真お
よび／または偽についてのチェックを行う、請求項１２記載のコンフィグレーシ
ョン可能なハードウェアブロック。 - 【請求項１４】 前記の選択可能な比較演算には、より大きい、大きい／等
しい、等しい、等しくない、より小さい、および／または小さい／等しいという
比較を含む、請求項１３記載のコンフィグレーション可能なハードウェアブロッ
ク。 - 【請求項１５】 前記比較ユニット（ＣＵＢ；ＣＵＢ１，ＣＵＢ２，ＣＵＢ
３）に対し少なくとも部分的に入力側にマルチプレクサ（ＭＵＸＡ４）が前置接
続されており、該マルチプレクサにより、どの信号を比較ユニットへ入力信号と
して供給するのかが決定される、請求項１２から１４のいずれか１項記載のコン
フィグレーション可能なハードウェアブロック。 - 【請求項１６】 コンフィグレーション可能なハードウェアブロックは機能
的にコンフィグレーション可能なサブユニット（ＡＵｘ，ＣＵｘ，ＤＥＭＵＸ，
ＭＵＸｘ）および／またはコンフィグレーション可能なデータ経路および／また
は信号経路を有する、請求項１から１５のいずれか１項記載のコンフィグレーシ
ョン可能なハードウェアブロック。 - 【請求項１７】 外部のハードウェアに対するコンフィグレーション可能な
データ経路および／または信号経路が設けられているかあるいは形成可能である
、請求項１６記載のコンフィグレーション可能なハードウェアブロック。 - 【請求項１８】 前記記憶装置（４４）は多数のレジスタを含むレジスタブ
ロックである、請求項１から１７のいずれか１項記載のコンフィグレーション可
能なハードウェアブロック。 - 【請求項１９】 前記ハードウェアブロックは命令または命令列に基づきコ
ンフィグレーション可能であり、該命令または命令列により所定のオペレーショ
ンまたはオペレーション列を実行可能である、請求項１から１８のいずれか１項
記載のコンフィグレーション可能なハードウェアブロック。 - 【請求項２０】 前記ハードウェアブロックは、そのコンフィグレーション
をハイパーブロック方式で行えるように構成されている、請求項１９記載のコン
フィグレーション可能なハードウェアブロック。 - 【請求項２１】 前記ハードウェアブロックは、専用回路の代替として使用
できるように構成されておりコンフィグレーション可能である、請求項１から２
０のいずれか１項記載のコンフィグレーション可能なハードウェアブロック。 - 【請求項２２】 前記ハードウェアブロックは、種々の専用回路の代替とし
て使用できるように構成されておりコンフィグレーション可能である、請求項１
から２１のいずれか１項記載のコンフィグレーション可能なハードウェアブロッ
ク。 - 【請求項２３】 前記ハードウェアブロックは、該ブロックを含む集積回路
をテストするために用いられる、請求項２１または２２記載のコンフィグレーシ
ョン可能なハードウェアブロック。 - 【請求項２４】 前記ハードウェアブロックは暗号および／または識別の用
途に用いられる、請求項２１から２３のいずれか１項記載のコンフィグレーショ
ン可能なハードウェアブロック。 - 【請求項２５】 前記ハードウェアブロックは中間結果を格納するためのメ
モリを有する、請求項１から２４のいずれか１項記載のコンフィグレーション可
能なハードウェアブロック。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE19843663.7 | 1998-09-23 | ||
| DE19843663A DE19843663A1 (de) | 1998-09-23 | 1998-09-23 | Konfigurierbarer Hardware-Block |
| PCT/DE1999/002891 WO2000017772A2 (de) | 1998-09-23 | 1999-09-10 | Konfigurierbarer hardware-block |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002525945A true JP2002525945A (ja) | 2002-08-13 |
Family
ID=7881996
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000571362A Pending JP2002525945A (ja) | 1998-09-23 | 1999-09-10 | コンフィグレーション可能なハードウェアブロック |
Country Status (7)
| Country | Link |
|---|---|
| US (1) | US7028162B2 (ja) |
| EP (1) | EP1116129B1 (ja) |
| JP (1) | JP2002525945A (ja) |
| KR (1) | KR20010075322A (ja) |
| CN (1) | CN1321276A (ja) |
| DE (2) | DE19843663A1 (ja) |
| WO (1) | WO2000017772A2 (ja) |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7757069B2 (en) * | 2005-03-31 | 2010-07-13 | The Board Of Regents Of The University Of Oklahoma | Configuration steering for a reconfigurable superscalar processor |
| CN101685389B (zh) * | 2008-09-28 | 2012-10-24 | 北京大学深圳研究生院 | 一种处理器 |
| US20110231634A1 (en) * | 2010-03-22 | 2011-09-22 | Fishel Liran | System and method for grouping alternative possibilities in an unknown instruction path |
| CN102298516B (zh) * | 2011-09-20 | 2013-11-20 | 北京航天自动控制研究所 | 一种plc梯形图硬件处理器 |
| US9378055B1 (en) | 2012-08-22 | 2016-06-28 | Societal Innovations Ipco Limited | Configurable platform architecture and method for use thereof |
| KR102238650B1 (ko) * | 2014-04-30 | 2021-04-09 | 삼성전자주식회사 | 저장 장치, 상기 저장 장치를 포함하는 컴퓨팅 시스템 및 상기 저장 장치의 동작 방법 |
| US10154095B2 (en) | 2014-05-21 | 2018-12-11 | N.Io Innovation, Llc | System and method for aggregating and acting on signals from one or more remote sources in real time using a configurable platform instance |
| AU2015263042B2 (en) | 2014-05-21 | 2018-08-09 | N.Io Innovation, Llc | System and method for fully configurable real time processing |
| US9891893B2 (en) | 2014-05-21 | 2018-02-13 | N.Io Innovation, Llc | System and method for a development environment for building services for a platform instance |
| WO2016151398A1 (en) * | 2015-03-23 | 2016-09-29 | Societal Innovations Ipco Limited | System and method for configuring a platform instance at runtime |
Family Cites Families (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4760518A (en) * | 1986-02-28 | 1988-07-26 | Scientific Computer Systems Corporation | Bi-directional databus system for supporting superposition of vector and scalar operations in a computer |
| US5452231A (en) * | 1988-10-05 | 1995-09-19 | Quickturn Design Systems, Inc. | Hierarchically connected reconfigurable logic assembly |
| US5377129A (en) * | 1990-07-12 | 1994-12-27 | Massachusetts Institute Of Technology | Particle interaction processing system |
| US5765011A (en) * | 1990-11-13 | 1998-06-09 | International Business Machines Corporation | Parallel processing system having a synchronous SIMD processing with processing elements emulating SIMD operation using individual instruction streams |
| US5361373A (en) * | 1992-12-11 | 1994-11-01 | Gilson Kent L | Integrated circuit computing device comprising a dynamically configurable gate array having a microprocessor and reconfigurable instruction execution means and method therefor |
| JPH0736858A (ja) * | 1993-07-21 | 1995-02-07 | Hitachi Ltd | 信号処理プロセッサ |
| US6152613A (en) * | 1994-07-08 | 2000-11-28 | California Institute Of Technology | Circuit implementations for asynchronous processors |
| US6077315A (en) * | 1995-04-17 | 2000-06-20 | Ricoh Company Ltd. | Compiling system and method for partially reconfigurable computing |
| US5794062A (en) | 1995-04-17 | 1998-08-11 | Ricoh Company Ltd. | System and method for dynamically reconfigurable computing using a processing unit having changeable internal hardware organization |
| US5592488A (en) * | 1995-06-07 | 1997-01-07 | Micron Technology, Inc. | Method and apparatus for pipelined multiplexing employing analog delays for a multiport interface |
| GB2304438A (en) * | 1995-08-17 | 1997-03-19 | Kenneth Austin | Re-configurable application specific device |
| US5603047A (en) * | 1995-10-06 | 1997-02-11 | Lsi Logic Corporation | Superscalar microprocessor architecture |
| US5784636A (en) * | 1996-05-28 | 1998-07-21 | National Semiconductor Corporation | Reconfigurable computer architecture for use in signal processing applications |
| US6023742A (en) * | 1996-07-18 | 2000-02-08 | University Of Washington | Reconfigurable computing architecture for providing pipelined data paths |
| DE19634031A1 (de) * | 1996-08-23 | 1998-02-26 | Siemens Ag | Prozessor mit Pipelining-Aufbau |
| US6381692B1 (en) * | 1997-07-16 | 2002-04-30 | California Institute Of Technology | Pipelined asynchronous processing |
| US6163836A (en) * | 1997-08-01 | 2000-12-19 | Micron Technology, Inc. | Processor with programmable addressing modes |
-
1998
- 1998-09-23 DE DE19843663A patent/DE19843663A1/de not_active Withdrawn
-
1999
- 1999-09-10 JP JP2000571362A patent/JP2002525945A/ja active Pending
- 1999-09-10 EP EP99969515A patent/EP1116129B1/de not_active Expired - Lifetime
- 1999-09-10 CN CN99811316A patent/CN1321276A/zh active Pending
- 1999-09-10 DE DE59914378T patent/DE59914378D1/de not_active Expired - Lifetime
- 1999-09-10 KR KR1020017003726A patent/KR20010075322A/ko not_active Application Discontinuation
- 1999-09-10 WO PCT/DE1999/002891 patent/WO2000017772A2/de active IP Right Grant
-
2001
- 2001-03-23 US US09/816,926 patent/US7028162B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| DE19843663A1 (de) | 2000-03-30 |
| CN1321276A (zh) | 2001-11-07 |
| DE59914378D1 (de) | 2007-07-26 |
| US20020013891A1 (en) | 2002-01-31 |
| EP1116129B1 (de) | 2007-06-13 |
| US7028162B2 (en) | 2006-04-11 |
| EP1116129A2 (de) | 2001-07-18 |
| WO2000017772A2 (de) | 2000-03-30 |
| KR20010075322A (ko) | 2001-08-09 |
| WO2000017772A3 (de) | 2000-07-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10942737B2 (en) | Method, device and system for control signalling in a data path module of a data stream processing engine | |
| US6775766B2 (en) | Methods and apparatus to dynamically reconfigure the instruction pipeline of an indirect very long instruction word scalable processor | |
| US7293159B2 (en) | Coupling GP processor with reserved instruction interface via coprocessor port with operation data flow to application specific ISA processor with translation pre-decoder | |
| US9405552B2 (en) | Method, device and system for controlling execution of an instruction sequence in a data stream accelerator | |
| WO1990014629A2 (en) | Parallel multithreaded data processing system | |
| WO2001016717A1 (fr) | Unite de commande et support d'enregistrement | |
| JP2002525945A (ja) | コンフィグレーション可能なハードウェアブロック | |
| JP3706397B2 (ja) | データ駆動型情報処理装置 | |
| US7472257B2 (en) | Rerouting VLIW instructions to accommodate execution units deactivated upon detection by dispatch units of dedicated instruction alerting multiple successive removed NOPs | |
| US6070218A (en) | Interrupt capture and hold mechanism | |
| EP1502182B1 (en) | Automatic task distribution in scalable processors | |
| US7823033B2 (en) | Data processing with configurable registers | |
| JP2004334429A (ja) | 論理回路及びその論理回路上で実行するプログラム | |
| KR101154077B1 (ko) | 시간 고정형 프로세서 및 그의 제어 방법 | |
| JP2004503872A (ja) | 共同利用コンピュータシステム | |
| US20090055632A1 (en) | Emulation Scheme for Programmable Pipeline Fabric | |
| EP3017363B1 (en) | System and method for an asynchronous processor with pipelined arithmetic and logic unit | |
| US9830154B2 (en) | Method, apparatus and system for data stream processing with a programmable accelerator | |
| US9495316B2 (en) | System and method for an asynchronous processor with a hierarchical token system | |
| Siemers et al. | Reconfigurable computing based on universal configurable blocks-a new approach for supporting performance-and realtime-dominated applications | |
| US20060271610A1 (en) | Digital signal processor having reconfigurable data paths | |
| JP2002287956A (ja) | マイクロコンピュータ | |
| Libby et al. | An Embedded Implementation of the Microsoft Common Language Infrastructure | |
| Chalk et al. | Reduced instruction set computers | |
| Brandolese et al. | Discrete-event modeling and simulation of superscalar microprocessor architectures |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20040310 |