JP2002520781A - 回路装置 - Google Patents
回路装置Info
- Publication number
- JP2002520781A JP2002520781A JP2000558698A JP2000558698A JP2002520781A JP 2002520781 A JP2002520781 A JP 2002520781A JP 2000558698 A JP2000558698 A JP 2000558698A JP 2000558698 A JP2000558698 A JP 2000558698A JP 2002520781 A JP2002520781 A JP 2002520781A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- voltage
- unidirectional
- circuit device
- coupled
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
- H05B41/00—Circuit arrangements or apparatus for igniting or operating discharge lamps
- H05B41/14—Circuit arrangements
- H05B41/26—Circuit arrangements in which the lamp is fed by power derived from dc by means of a converter, e.g. by high-voltage dc
- H05B41/28—Circuit arrangements in which the lamp is fed by power derived from dc by means of a converter, e.g. by high-voltage dc using static converters
- H05B41/282—Circuit arrangements in which the lamp is fed by power derived from dc by means of a converter, e.g. by high-voltage dc using static converters with semiconductor devices
- H05B41/285—Arrangements for protecting lamps or circuits against abnormal operating conditions
- H05B41/2851—Arrangements for protecting lamps or circuits against abnormal operating conditions for protecting the circuit against abnormal operating conditions
- H05B41/2856—Arrangements for protecting lamps or circuits against abnormal operating conditions for protecting the circuit against abnormal operating conditions against internal abnormal circuit conditions
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
- H05B41/00—Circuit arrangements or apparatus for igniting or operating discharge lamps
- H05B41/14—Circuit arrangements
- H05B41/26—Circuit arrangements in which the lamp is fed by power derived from dc by means of a converter, e.g. by high-voltage dc
- H05B41/28—Circuit arrangements in which the lamp is fed by power derived from dc by means of a converter, e.g. by high-voltage dc using static converters
Landscapes
- Circuit Arrangements For Discharge Lamps (AREA)
- Circuit Arrangement For Electric Light Sources In General (AREA)
- Discharge-Lamp Control Circuits And Pulse- Feed Circuits (AREA)
Abstract
(57)【要約】
電力フィードバックと、前記電力フィードバックを一部の時間の間無効にするアンチブーストスイッチとを具える、ランプを作動させる回路装置において、前記アンチブーストスイッチの制御を、きわめて簡単で、したがって、安価な制御回路によって実現する。
Description
【０００１】 本発明は、 交流電圧源の端子に接続する入力端子と、 前記入力端子に結合され、出力端子を有し、前記交流電圧源によって印可され
た交流電圧を整流する整流手段と、 前記整流手段の出力端子を相互接続し、第１単一方向素子および第１容量性手
段の直列配置を具える第１ブランチと、 前記第１容量性手段をシャントし、第１および第２スイッチング素子の直列配
置を具える第２ブランチと、 前記第１および第２スイッチング素子を導通および非導通にする第１制御回路
と、 ランプを収容する端子を有し、その第１端を前記第１および第２スイッチング
素子の共通点Ｎ１に結合し、その第２端を前記整流手段の出力端子の１つに結合
した負荷回路と、 前記負荷回路の点Ｎ６を、前記整流手段の出力端子の１つと前記第１単一方向
素子との間の点Ｎ７に接続する第３ブランチと、 前記第１単一方向素子をシャントし、第３スイッチング素子を具える第４ブラ
ンチと、 前記第３スイッチング素子を導通および非導通にする第２制御回路とを具える
、ランプに給電する回路装置に関する。
た交流電圧を整流する整流手段と、 前記整流手段の出力端子を相互接続し、第１単一方向素子および第１容量性手
段の直列配置を具える第１ブランチと、 前記第１容量性手段をシャントし、第１および第２スイッチング素子の直列配
置を具える第２ブランチと、 前記第１および第２スイッチング素子を導通および非導通にする第１制御回路
と、 ランプを収容する端子を有し、その第１端を前記第１および第２スイッチング
素子の共通点Ｎ１に結合し、その第２端を前記整流手段の出力端子の１つに結合
した負荷回路と、 前記負荷回路の点Ｎ６を、前記整流手段の出力端子の１つと前記第１単一方向
素子との間の点Ｎ７に接続する第３ブランチと、 前記第１単一方向素子をシャントし、第３スイッチング素子を具える第４ブラ
ンチと、 前記第３スイッチング素子を導通および非導通にする第２制御回路とを具える
、ランプに給電する回路装置に関する。
【０００２】 この形式の回路装置は、非公開の欧州特許出願明細書第９７２０２１２２．４
号から既知である。この既知の回路装置において、第１単一方向手段および第３
ブランチは、電力フィードバック手段の一部を形成する。これらの電力フィード
バック手段の援助によって、前記負荷回路によって前記ランプの作動中に消費さ
れる電力の一部は、前記整流手段の出力部にフィードバックされる。これにより
、比較的安価に、前記回路装置によって給電されるランプの公称光束における前
記回路装置の力率を比較的高くすることができる。
号から既知である。この既知の回路装置において、第１単一方向手段および第３
ブランチは、電力フィードバック手段の一部を形成する。これらの電力フィード
バック手段の援助によって、前記負荷回路によって前記ランプの作動中に消費さ
れる電力の一部は、前記整流手段の出力部にフィードバックされる。これにより
、比較的安価に、前記回路装置によって給電されるランプの公称光束における前
記回路装置の力率を比較的高くすることができる。
【０００３】 しかしながら、前記ランプの光束が、前記ランプによって消費される電力が減
少することによって減少すると、前記負荷回路によって消費される電力と、フィ
ードバック電力との比は、前記第３スイッチング素子および第２制御回路が前記
回路装置の一部を形成しない場合、変化する。
少することによって減少すると、前記負荷回路によって消費される電力と、フィ
ードバック電力との比は、前記第３スイッチング素子および第２制御回路が前記
回路装置の一部を形成しない場合、変化する。
【０００４】 したがって、前記第１容量性手段の両端間の電圧は、例えば、前記第１および
第２スイッチング素子の損傷を引き起こすかもしれないほどに上昇するかもしれ
ない。しかしながら、前記既知の回路装置において、前記負荷回路によって消費
される電力と、前記フィードバック電力との比は、前記第３スイッチング素子の
デューティサイクルを調節することによって調節される。前記第３スイッチング
素子が導通している場合、前記電力フィードバック手段はスイッチオフする。前
記第１容量性手段に結合され、前記第２制御回路の一部を形成する制御ループに
よって、前記第３スイッチング素子のデューティサイクルは、前記第１容量性素
子の両端間の電圧が前記ランプの光束に実質的に依存しないように調節される。
前記ランプの減光中に生じる前記回路装置の損傷は、このようにして回避される
。しかしながら、この既知の回路装置の欠点は、前記第２制御回路が比較的複雑
であり、したがって高価でもあることである。
第２スイッチング素子の損傷を引き起こすかもしれないほどに上昇するかもしれ
ない。しかしながら、前記既知の回路装置において、前記負荷回路によって消費
される電力と、前記フィードバック電力との比は、前記第３スイッチング素子の
デューティサイクルを調節することによって調節される。前記第３スイッチング
素子が導通している場合、前記電力フィードバック手段はスイッチオフする。前
記第１容量性手段に結合され、前記第２制御回路の一部を形成する制御ループに
よって、前記第３スイッチング素子のデューティサイクルは、前記第１容量性素
子の両端間の電圧が前記ランプの光束に実質的に依存しないように調節される。
前記ランプの減光中に生じる前記回路装置の損傷は、このようにして回避される
。しかしながら、この既知の回路装置の欠点は、前記第２制御回路が比較的複雑
であり、したがって高価でもあることである。
【０００５】 本発明の目的は、前記ランプを広い範囲で減光することができる比較的高い力
率を有する、比較的簡単で、したがって安価なランプ駆動用回路装置を提供する
ことである。
率を有する、比較的簡単で、したがって安価なランプ駆動用回路装置を提供する
ことである。
【０００６】 この目的のため、序章において記載したような本発明による回路装置は、前記
第２制御回路が、入力部を点Ｎ１に結合し、出力部を前記第３スイッチング素子
の制御電極にコンパレータを経て結合した微分回路を具え、前記コンパレータを
、基準電圧Ｖｒｅｆを発生する第１回路部分にも結合したことを特徴とする。
第２制御回路が、入力部を点Ｎ１に結合し、出力部を前記第３スイッチング素子
の制御電極にコンパレータを経て結合した微分回路を具え、前記コンパレータを
、基準電圧Ｖｒｅｆを発生する第１回路部分にも結合したことを特徴とする。
【０００７】 前記ランプの作動中、前記微分回路の入力部は、前記第１容量性手段の両端間
の電圧に等しい振幅と、ランプ電流の周波数に等しい周波数とを有する方形波信
号を伝達する。したがって、前記ランプの作動中、前記微分回路の出力部は、前
記第１容量性手段の両端間の電圧に依存する振幅と、前記ランプ電流の周波数に
等しい周波数とを有する信号を伝達する。前記コンパレータの出力部は、前記第
３スイッチング素子を、前記微分回路の出力部における信号が基準電圧Ｖｒｅｆ
より高い場合、導通させる。本回路装置によって給電されるランプを、前記第１
容量性手段の両端間の電圧が本回路装置の損傷を引き起こすほど高い値になるこ
となく、広い範囲で減光させることができることがわかっている。
の電圧に等しい振幅と、ランプ電流の周波数に等しい周波数とを有する方形波信
号を伝達する。したがって、前記ランプの作動中、前記微分回路の出力部は、前
記第１容量性手段の両端間の電圧に依存する振幅と、前記ランプ電流の周波数に
等しい周波数とを有する信号を伝達する。前記コンパレータの出力部は、前記第
３スイッチング素子を、前記微分回路の出力部における信号が基準電圧Ｖｒｅｆ
より高い場合、導通させる。本回路装置によって給電されるランプを、前記第１
容量性手段の両端間の電圧が本回路装置の損傷を引き起こすほど高い値になるこ
となく、広い範囲で減光させることができることがわかっている。
【０００８】 前記第１ブランチが第２単一方向素子を具え、前記点Ｎ７を前記第１および第
２単一方向素子の共通点によって構成した場合、有利であることが証明されてい
る。このような第２単一方向素子を、あまり厳しくない条件しか前記整流手段に
負わさなくてもすむように選択してもよい。本回路装置に、前記第１端単一方向
素子および第２単一方向素子の直列配置をシャントする第３および第４単一方向
素子の直列配置を具える第５ブランチを設け、前記第３および第４単一方向素子
の共通点Ｎ２を前記負荷回路の第２端に接続し、前記第４単一方向素子を第２容
量性手段によってシャントすると有利であることも証明されている。前記第２容
量性手段と一緒に、前記第２単一方向素子および第４単一方向素子は、本回路装
置の力率のさらなる改善を実現する他の電力フィードバック手段を共同して構成
する。
２単一方向素子の共通点によって構成した場合、有利であることが証明されてい
る。このような第２単一方向素子を、あまり厳しくない条件しか前記整流手段に
負わさなくてもすむように選択してもよい。本回路装置に、前記第１端単一方向
素子および第２単一方向素子の直列配置をシャントする第３および第４単一方向
素子の直列配置を具える第５ブランチを設け、前記第３および第４単一方向素子
の共通点Ｎ２を前記負荷回路の第２端に接続し、前記第４単一方向素子を第２容
量性手段によってシャントすると有利であることも証明されている。前記第２容
量性手段と一緒に、前記第２単一方向素子および第４単一方向素子は、本回路装
置の力率のさらなる改善を実現する他の電力フィードバック手段を共同して構成
する。
【０００９】 前記第４ブランチは、好適には、第４単一方向素子を具える。さらに特に、前
記第３スイッチング素子をＭＯＳＦＥＴとして実現した場合、このスイッチング
素子のダイオード接合を形成する部分は、前記第３スイッチング素子の両端間の
電圧が急激に変化する場合において、望まない瞬時において導通するかもしれな
い。これを、前記第５単一方向素子によって回避する。
記第３スイッチング素子をＭＯＳＦＥＴとして実現した場合、このスイッチング
素子のダイオード接合を形成する部分は、前記第３スイッチング素子の両端間の
電圧が急激に変化する場合において、望まない瞬時において導通するかもしれな
い。これを、前記第５単一方向素子によって回避する。
【００１０】 本発明による回路装置のきわめて簡単な実施形態において、前記微分回路は、
第３容量性手段および２個のオーム抵抗の直列配置を具える。
第３容量性手段および２個のオーム抵抗の直列配置を具える。
【００１１】 電源電圧が交流電圧であるという事実によって、前記第１容量性手段の両端間
の電圧は、前記交流電圧の周波数の２倍に等しい周波数において変調される。こ
の変調は、前記第２制御回路によって抑制され、これは、本回路装置の動作にお
ける不安定さを招くかもしれない。この不安定さを相当の程度に制限するために
、前記基準電圧を、好適には、前記第１容量性手段の両端間の電圧に直接比例さ
せる。このような基準電圧を使用する場合、本回路装置に、前記交流電圧の各半
サイクルにおいて、基準電圧Ｖｒｅｆの最高値に等しい電圧Ｖｒｅｆｍａｘを発
生し、Ｖｒｅｆｍａｘを前記微分回路の出力部における電圧に加える第２回路部
分を設けることが有利であることが証明されている。
の電圧は、前記交流電圧の周波数の２倍に等しい周波数において変調される。こ
の変調は、前記第２制御回路によって抑制され、これは、本回路装置の動作にお
ける不安定さを招くかもしれない。この不安定さを相当の程度に制限するために
、前記基準電圧を、好適には、前記第１容量性手段の両端間の電圧に直接比例さ
せる。このような基準電圧を使用する場合、本回路装置に、前記交流電圧の各半
サイクルにおいて、基準電圧Ｖｒｅｆの最高値に等しい電圧Ｖｒｅｆｍａｘを発
生し、Ｖｒｅｆｍａｘを前記微分回路の出力部における電圧に加える第２回路部
分を設けることが有利であることが証明されている。
【００１２】 本発明のこれらおよび他の態様は、以下に記載の実施形態の参照から、より明
らかになる。
らかになる。
【００１３】 図１において、参照符Ｋ１およびＫ２は、交流電圧源の端子に接続する端子を
示す。端子Ｋ１を端子Ｋ２に、インダクタＬ２、キャパシタＣ３およびインダク
タＬ２′の直列配置によって接続する。この直列配置は、前記交流電圧源によっ
て印可された交流電圧の高周波妨害を制限する入力フィルタとして動作する。キ
ャパシタＣ３の個々の側を、ダイオードＤ１−Ｄ４によって構成されたダイオー
ドブリッジの個々の入力端子に接続する。この実施形態において、このダイオー
ドブリッジは、前記交流電圧源によって印可された交流電圧を整流する整流手段
を構成する。前記ダイオードブリッジの第１出力端子Ｎ３を、第２出力端子Ｎ５
に、ダイオードＤ７、ダイオードＤ８およびキャパシタＣ４の直列配置によって
接続する。この実施形態において、ダイオードＤ８およびＤ７は、第１および第
２単一方向素子を各々構成する。キャパシタＣ４は、第１容量性手段を構成する
。ダイオードＤ８を、この実施形態において第４ブランチを構成するダイオード
Ｄ９およびスイッチング素子Ｓの直列配置によってシャントする。ダイオードＤ
９は第５単一方向素子を構成し、スイッチング素子Ｓは第３スイッチング素子を
構成する。キャパシタＣ４を、第１スイッチング素子Ｑ１および第２スイッチン
グ素子Ｑ２の直列配置によって構成された第２ブランチによってシャントする。
前記第１および第２スイッチング素子の個々の制御電極を、前記第１および第２
スイッチング素子を導通および非導通にする第１制御回路ＳＣ１の個々の出力部
に接続する。スイッチング素子Ｓを、第２制御回路ＳＣ２の出力部に結合する。
第２制御回路ＳＣ２の入力部を、前記第１および第２スイッチング素子の共通点
Ｎ１に結合する。前記第２制御回路のこれらの結合の双方を、図１において破線
で示す。第１スイッチング素子Ｑ１を、コイルＬ１、キャパシタＣ２、端子Ｋ３
、ランプＬＡおよび端子Ｋ４の直列配置によってシャントする。この実施形態に
おいて、これらの直列配置は負荷回路を構成し、Ｋ３およびＫ４を、ランプを収
容する端子とする。キャパシタＣ２および端子Ｋ３の共通点Ｎ６を、この実施形
態において第３ブランチを構成するキャパシタＣ５を経て、単一方向素子Ｄ７お
よびＤ８の共通点Ｎ７に結合する。
示す。端子Ｋ１を端子Ｋ２に、インダクタＬ２、キャパシタＣ３およびインダク
タＬ２′の直列配置によって接続する。この直列配置は、前記交流電圧源によっ
て印可された交流電圧の高周波妨害を制限する入力フィルタとして動作する。キ
ャパシタＣ３の個々の側を、ダイオードＤ１−Ｄ４によって構成されたダイオー
ドブリッジの個々の入力端子に接続する。この実施形態において、このダイオー
ドブリッジは、前記交流電圧源によって印可された交流電圧を整流する整流手段
を構成する。前記ダイオードブリッジの第１出力端子Ｎ３を、第２出力端子Ｎ５
に、ダイオードＤ７、ダイオードＤ８およびキャパシタＣ４の直列配置によって
接続する。この実施形態において、ダイオードＤ８およびＤ７は、第１および第
２単一方向素子を各々構成する。キャパシタＣ４は、第１容量性手段を構成する
。ダイオードＤ８を、この実施形態において第４ブランチを構成するダイオード
Ｄ９およびスイッチング素子Ｓの直列配置によってシャントする。ダイオードＤ
９は第５単一方向素子を構成し、スイッチング素子Ｓは第３スイッチング素子を
構成する。キャパシタＣ４を、第１スイッチング素子Ｑ１および第２スイッチン
グ素子Ｑ２の直列配置によって構成された第２ブランチによってシャントする。
前記第１および第２スイッチング素子の個々の制御電極を、前記第１および第２
スイッチング素子を導通および非導通にする第１制御回路ＳＣ１の個々の出力部
に接続する。スイッチング素子Ｓを、第２制御回路ＳＣ２の出力部に結合する。
第２制御回路ＳＣ２の入力部を、前記第１および第２スイッチング素子の共通点
Ｎ１に結合する。前記第２制御回路のこれらの結合の双方を、図１において破線
で示す。第１スイッチング素子Ｑ１を、コイルＬ１、キャパシタＣ２、端子Ｋ３
、ランプＬＡおよび端子Ｋ４の直列配置によってシャントする。この実施形態に
おいて、これらの直列配置は負荷回路を構成し、Ｋ３およびＫ４を、ランプを収
容する端子とする。キャパシタＣ２および端子Ｋ３の共通点Ｎ６を、この実施形
態において第３ブランチを構成するキャパシタＣ５を経て、単一方向素子Ｄ７お
よびＤ８の共通点Ｎ７に結合する。
【００１４】 図１に示す実施形態は、以下のように動作する。入力端子Ｋ１およびＫ２を交
流電圧源の端子に接続すると、前記交流電圧源によって印可される交流電圧は、
前記ダイオードブリッジによって、キャパシタＣ４の両端間に存在する直流電圧
に整流される。スイッチング素子Ｑ１およびＱ２を、第１制御回路ＳＣ１によっ
て、周波数ｆにおいて交互に導通および非導通にし、その結果、周波数ｆの方形
波電圧が点Ｎ１において存在し、周波数ｆの交流電流が前記負荷回路を流れるよ
うにする。第３スイッチング素子Ｓも、第２制御回路ＳＣ２によって、周波数ｆ
において導通および非導通になる。前記負荷回路によって消費される電力の一部
は、点Ｎ７にキャパシタＣ５を経てフィードバックされる。
流電圧源の端子に接続すると、前記交流電圧源によって印可される交流電圧は、
前記ダイオードブリッジによって、キャパシタＣ４の両端間に存在する直流電圧
に整流される。スイッチング素子Ｑ１およびＱ２を、第１制御回路ＳＣ１によっ
て、周波数ｆにおいて交互に導通および非導通にし、その結果、周波数ｆの方形
波電圧が点Ｎ１において存在し、周波数ｆの交流電流が前記負荷回路を流れるよ
うにする。第３スイッチング素子Ｓも、第２制御回路ＳＣ２によって、周波数ｆ
において導通および非導通になる。前記負荷回路によって消費される電力の一部
は、点Ｎ７にキャパシタＣ５を経てフィードバックされる。
【００１５】 このフィードバックは、スイッチング素子が導通している場合、スイッチオフ
される。本回路装置を、前記ランプがその通常の電力消費を有する場合、力率が
比較的高くなるように寸法決めする。前記ランプを、例えば、周波数ｆを上げる
ことによって減光することができる。周波数ｆのより高い値において、前記ラン
プは、より少ない電力消費を有し、その結果、より少ない光束を有する。
される。本回路装置を、前記ランプがその通常の電力消費を有する場合、力率が
比較的高くなるように寸法決めする。前記ランプを、例えば、周波数ｆを上げる
ことによって減光することができる。周波数ｆのより高い値において、前記ラン
プは、より少ない電力消費を有し、その結果、より少ない光束を有する。
【００１６】 前記周波数のこれらのより高い値において、しかしながら、前記負荷回路によ
って消費される電力と、点Ｎ７にキャパシタＣ５を経てフィードバックされるこ
の電力の一部との比が異なる。このスイッチング素子Ｓの制御が同じままである
場合、この変化した比は、例えば、キャパシタＣ４の両端間の電圧の、スイッチ
ング素子Ｑ１およびＱ２とキャパシタＣ４の寿命をかなり短くするかもしれない
ほど強い上昇を生じさせるかもしれない。しかしながら、第２制御回路ＳＣ２は
、スイッチング素子Ｓの制御を、前記ランプの電力消費の変化に応じて変化させ
、キャパシタＣ４の両端間の電圧が変化しないように、または、制限された程度
までしか変化しないようにする。
って消費される電力と、点Ｎ７にキャパシタＣ５を経てフィードバックされるこ
の電力の一部との比が異なる。このスイッチング素子Ｓの制御が同じままである
場合、この変化した比は、例えば、キャパシタＣ４の両端間の電圧の、スイッチ
ング素子Ｑ１およびＱ２とキャパシタＣ４の寿命をかなり短くするかもしれない
ほど強い上昇を生じさせるかもしれない。しかしながら、第２制御回路ＳＣ２は
、スイッチング素子Ｓの制御を、前記ランプの電力消費の変化に応じて変化させ
、キャパシタＣ４の両端間の電圧が変化しないように、または、制限された程度
までしか変化しないようにする。
【００１７】 図２において、図１に示す実施形態の回路の構成要素および部分に対応する本
回路の構成要素および部分を、同じ符号で示す。図２に示す実施形態の構造のよ
り大きい部分は、図１に示す実施形態と同様である。しかしながら、図２に示す
実施形態は、ダイオードＤ５およびＤ６とキャパシタＣ１とによって構成された
第２電力フィードバックを具える。ダイオードＤ５およびＤ６の直列回路によっ
て構成された第５ブランチは、前記第１および第２単一方向素子の直列回路をシ
ャントする。ダイオードＤ５およびＤ６は、第３および第４単一方向素子を構成
する。ダイオードＤ５およびＤ６の共通点Ｎ２を、前記負荷回路の一方の端を構
成する端子Ｋ４に接続する。ダイオードＤ６を、この実施形態において第２容量
性手段を構成するキャパシタＣ１によってシャントする。図２に示す実施形態の
動作中、キャパシタＣ５を経て点Ｎ７への電力フィードバックだけでなく、前記
負荷回路全体を経て点Ｎ２への電力フィードバックが存在する。力率のさらなる
改善がこれによって得られる。しかしながらこの第２のフィードバックは、前記
ランプの減光中、キャパシタＣ４の両端間の電圧のいかなる上昇も生じないか、
きわめてわずかしか生じない。この理由のため、前記第２の電流フィードバック
を、前記ランプの減光中、前記第１のフィードバックを第３スイッチング素子Ｓ
および第２制御回路ＳＣ２によって制限したのと同様に制限する必要はない。図
２に示す実施形態の動作は、図１に示す実施形態の動作に対応し、したがって、
さらに詳細には説明しない。
回路の構成要素および部分を、同じ符号で示す。図２に示す実施形態の構造のよ
り大きい部分は、図１に示す実施形態と同様である。しかしながら、図２に示す
実施形態は、ダイオードＤ５およびＤ６とキャパシタＣ１とによって構成された
第２電力フィードバックを具える。ダイオードＤ５およびＤ６の直列回路によっ
て構成された第５ブランチは、前記第１および第２単一方向素子の直列回路をシ
ャントする。ダイオードＤ５およびＤ６は、第３および第４単一方向素子を構成
する。ダイオードＤ５およびＤ６の共通点Ｎ２を、前記負荷回路の一方の端を構
成する端子Ｋ４に接続する。ダイオードＤ６を、この実施形態において第２容量
性手段を構成するキャパシタＣ１によってシャントする。図２に示す実施形態の
動作中、キャパシタＣ５を経て点Ｎ７への電力フィードバックだけでなく、前記
負荷回路全体を経て点Ｎ２への電力フィードバックが存在する。力率のさらなる
改善がこれによって得られる。しかしながらこの第２のフィードバックは、前記
ランプの減光中、キャパシタＣ４の両端間の電圧のいかなる上昇も生じないか、
きわめてわずかしか生じない。この理由のため、前記第２の電流フィードバック
を、前記ランプの減光中、前記第１のフィードバックを第３スイッチング素子Ｓ
および第２制御回路ＳＣ２によって制限したのと同様に制限する必要はない。図
２に示す実施形態の動作は、図１に示す実施形態の動作に対応し、したがって、
さらに詳細には説明しない。
【００１８】 図３は、前記第２制御回路および第３スイッチング素子Ｓの第１実施形態を示
す。キャパシタＣ６とオーム抵抗Ｒ１およびＲ２の直列回路は、微分回路を構成
し、その入力部を点Ｎ１に接続する。キャパシタＣ６は、第３容量性手段を構成
する。オーム抵抗Ｒ１およびＲ２の共通点Ｎ４によって構成された前記微分回路
の出力部を、コンパレータＣＯＭＰの第１入力部に接続する。コンパレータＣＯ
ＭＰの出力部を、第３スイッチング素子Ｓの制御電極に接続する。コンパレータ
ＣＯＭＰの第２入力部を、基準電圧Ｖｒｅｆを発生する第１回路部分ＶｒｅｆＧ
の出力部に接続する。図３に示す第２制御回路の動作中、前記微分回路の入力部
は、周波数ｆにおける方形波電圧を伝達する。この方形波電圧の振幅は、キャパ
シタＣ４の両端間の電圧に等しい。図３に示す形状を有する周波数ｆの交流電圧
が、前記微分回路の出力端子Ｎ４において存在する。点Ｎ４において存在する電
圧のスティープエッジのピーク間振幅は、キャパシタＣ４の両端間の電圧に依存
する。２つの連続するスティープエッジ間の出力部Ｎ４における電圧の変化は、
前記微分回路のＲＣ時間によって決定する。第１回路部分ＶｒｅｆＧは、動作中
、一定の基準電圧Ｖｒｅｆを発生する。前記第３スイッチング素子は、出力部Ｎ
４における電圧が基準電圧Ｖｒｅｆより高い時間間隔中、周波数ｆにおけるコン
パレータＣＯＭＰの出力によって導通する。キャパシタＣ４の両端間の電圧が前
記ランプの減光によって上昇すると、出力部Ｎ４において存在する信号のスティ
ープエッジのピーク間振幅も、その結果上昇する。結果として、出力部Ｎ４にお
ける電圧が基準電圧Ｖｒｅｆより高い時間間隔も、より長くなる。したがって、
前記第３スイッチング素子は、より長い時間導通し、キャパシタＣ４の両端間の
電圧の上昇が防止される。
す。キャパシタＣ６とオーム抵抗Ｒ１およびＲ２の直列回路は、微分回路を構成
し、その入力部を点Ｎ１に接続する。キャパシタＣ６は、第３容量性手段を構成
する。オーム抵抗Ｒ１およびＲ２の共通点Ｎ４によって構成された前記微分回路
の出力部を、コンパレータＣＯＭＰの第１入力部に接続する。コンパレータＣＯ
ＭＰの出力部を、第３スイッチング素子Ｓの制御電極に接続する。コンパレータ
ＣＯＭＰの第２入力部を、基準電圧Ｖｒｅｆを発生する第１回路部分ＶｒｅｆＧ
の出力部に接続する。図３に示す第２制御回路の動作中、前記微分回路の入力部
は、周波数ｆにおける方形波電圧を伝達する。この方形波電圧の振幅は、キャパ
シタＣ４の両端間の電圧に等しい。図３に示す形状を有する周波数ｆの交流電圧
が、前記微分回路の出力端子Ｎ４において存在する。点Ｎ４において存在する電
圧のスティープエッジのピーク間振幅は、キャパシタＣ４の両端間の電圧に依存
する。２つの連続するスティープエッジ間の出力部Ｎ４における電圧の変化は、
前記微分回路のＲＣ時間によって決定する。第１回路部分ＶｒｅｆＧは、動作中
、一定の基準電圧Ｖｒｅｆを発生する。前記第３スイッチング素子は、出力部Ｎ
４における電圧が基準電圧Ｖｒｅｆより高い時間間隔中、周波数ｆにおけるコン
パレータＣＯＭＰの出力によって導通する。キャパシタＣ４の両端間の電圧が前
記ランプの減光によって上昇すると、出力部Ｎ４において存在する信号のスティ
ープエッジのピーク間振幅も、その結果上昇する。結果として、出力部Ｎ４にお
ける電圧が基準電圧Ｖｒｅｆより高い時間間隔も、より長くなる。したがって、
前記第３スイッチング素子は、より長い時間導通し、キャパシタＣ４の両端間の
電圧の上昇が防止される。
【００１９】 図４は、前記第２制御回路および第３スイッチング素子Ｓの第２実施形態を示
す。図３に示す実施形態の回路の部分および構成要素に対応する回路の部分およ
び構成要素を、同じ符号で示す。図４に示す実施形態において、前記基準電圧は
、キャパシタＣ４の両端間の電圧に直接比例する。この基準電圧を、キャパシタ
Ｃ４をシャントするオーム抵抗Ｒ４およびＲ５の直列回路によって構成された第
１回路部分によって発生する。前記第１回路部分の出力部を、オーム抵抗Ｒ４お
よびＲ５の共通点によって構成し、コンパレータＣＯＭＰの第２入力部に接続す
る。この第２実施形態は、入力端子Ｋ１およびＫ２間に存在する交流電圧の各半
サイクルにおける基準電圧Ｖｒｅｆの最高値に等しい電圧Ｖｒｅｆｍａｘを発生
する第２回路部分も具える。この第２回路部分を、前記第１回路部分、ダイオー
ドＤ１０、キャパシタＣ７およびオーム抵抗Ｒ３によって構成する。ダイオード
Ｄ１０およびキャパシタＣ７の直列回路は、オーム抵抗Ｒ５をシャントする。キ
ャパシタＣ７およびダイオードＤ１０の共通点を、コンパレータＣＯＭＰの第１
入力部にオーム抵抗Ｒ３を経て接続する。この第１入力部を、図３に示す実施形
態における微分回路と同じように構成された微分回路の出力部にも接続する。し
たがって、この実施形態の動作中、コンパレータＣＯＭＰの第１入力部は、Ｖｒ
ｅｆｍａｘと前記微分回路によって発生された信号との和に等しい信号を伝達す
る。
す。図３に示す実施形態の回路の部分および構成要素に対応する回路の部分およ
び構成要素を、同じ符号で示す。図４に示す実施形態において、前記基準電圧は
、キャパシタＣ４の両端間の電圧に直接比例する。この基準電圧を、キャパシタ
Ｃ４をシャントするオーム抵抗Ｒ４およびＲ５の直列回路によって構成された第
１回路部分によって発生する。前記第１回路部分の出力部を、オーム抵抗Ｒ４お
よびＲ５の共通点によって構成し、コンパレータＣＯＭＰの第２入力部に接続す
る。この第２実施形態は、入力端子Ｋ１およびＫ２間に存在する交流電圧の各半
サイクルにおける基準電圧Ｖｒｅｆの最高値に等しい電圧Ｖｒｅｆｍａｘを発生
する第２回路部分も具える。この第２回路部分を、前記第１回路部分、ダイオー
ドＤ１０、キャパシタＣ７およびオーム抵抗Ｒ３によって構成する。ダイオード
Ｄ１０およびキャパシタＣ７の直列回路は、オーム抵抗Ｒ５をシャントする。キ
ャパシタＣ７およびダイオードＤ１０の共通点を、コンパレータＣＯＭＰの第１
入力部にオーム抵抗Ｒ３を経て接続する。この第１入力部を、図３に示す実施形
態における微分回路と同じように構成された微分回路の出力部にも接続する。し
たがって、この実施形態の動作中、コンパレータＣＯＭＰの第１入力部は、Ｖｒ
ｅｆｍａｘと前記微分回路によって発生された信号との和に等しい信号を伝達す
る。
【００２０】 キャパシタＣ４の両端間の電圧は、入力端子Ｋ１およびＫ２間に存在する交流
電圧の周波数の２倍に等しい周波数において変調される。図３に示すような第２
制御回路の実施形態は、不安定さを招くかもしれないキャパシタＣ４の両端間の
電圧のこの変調を抑制する。図４の実施形態における基準電圧Ｖｒｅｆは、キャ
パシタＣ４の両端間における電圧の瞬時の値に直接比例するため、前記第２制御
回路の動作が、前記交流電圧の振幅に比較的少ない程度しか依存しないことが達
成される。
電圧の周波数の２倍に等しい周波数において変調される。図３に示すような第２
制御回路の実施形態は、不安定さを招くかもしれないキャパシタＣ４の両端間の
電圧のこの変調を抑制する。図４の実施形態における基準電圧Ｖｒｅｆは、キャ
パシタＣ４の両端間における電圧の瞬時の値に直接比例するため、前記第２制御
回路の動作が、前記交流電圧の振幅に比較的少ない程度しか依存しないことが達
成される。
【００２１】 図４に示すような第２制御回路を具える図２に示す回路装置の実用的な実施形
態を、以下のように寸法決めする。Ｃ４は、１０μＦのキャパシタンスを有する
。Ｌ１は、１ｍＨのインダクタンスを有する。前記回路配置によって給電される
ランプを、５８Ｗの公称出力を有する低圧水銀蒸気放電ランプとする。Ｒ１＝２
．２ｋΩ、Ｒ２＝２２０ｋΩ、Ｒ４＝２２０ｋΩ、Ｒ５＝２．２ｋΩ。Ｃ６およ
びＣ７は、６８０ｐＦおよび１μＦのキャパシタンスを各々有する。
態を、以下のように寸法決めする。Ｃ４は、１０μＦのキャパシタンスを有する
。Ｌ１は、１ｍＨのインダクタンスを有する。前記回路配置によって給電される
ランプを、５８Ｗの公称出力を有する低圧水銀蒸気放電ランプとする。Ｒ１＝２
．２ｋΩ、Ｒ２＝２２０ｋΩ、Ｒ４＝２２０ｋΩ、Ｒ５＝２．２ｋΩ。Ｃ６およ
びＣ７は、６８０ｐＦおよび１μＦのキャパシタンスを各々有する。
【００２２】 前記ランプの電力消費を２Ｗおよび５０Ｗ間で調節した場合、キャパシタンス
Ｃ４の両端間の電圧は、３４５および４０５Ｖ間の値をとり、この値において、
前記ランプのより多い電力消費は、キャパシタンスＣ４の両端間のより低い電圧
に対応する。力率は、前記ランプの電力消費のこの範囲を通じて比較的高く、Ｉ
ＥＣ １０００−３−２、クラスＣにおいて規定された条件に従うことも分かっ
ている。
Ｃ４の両端間の電圧は、３４５および４０５Ｖ間の値をとり、この値において、
前記ランプのより多い電力消費は、キャパシタンスＣ４の両端間のより低い電圧
に対応する。力率は、前記ランプの電力消費のこの範囲を通じて比較的高く、Ｉ
ＥＣ １０００−３−２、クラスＣにおいて規定された条件に従うことも分かっ
ている。
【図１】 図１は、本発明による回路装置の第１実施形態と、これに接続された
ランプとを示す。
ランプとを示す。
【図２】 図２は、本発明による回路装置の第２実施形態と、これに接続された
ランプとを示す。
ランプとを示す。
【図３】 図３は、図１の実施形態の一部をより詳細に示す。
【図４】 図４は、図２の実施形態の一部をより詳細に示す。
───────────────────────────────────────────────────── フロントページの続き (71)出願人 Ｇｒｏｅｎｅｗｏｕｄｓｅｗｅｇ １， 5621 ＢＡ Ｅｉｎｄｈｏｖｅｎ， Ｔｈ ｅ Ｎｅｔｈｅｒｌａｎｄｓ (72)発明者 エフェラールト エム イェー エーンデ ケルク オランダ国 5656 アーアー アインドー フェン プロフ ホルストラーン ６ Ｆターム(参考） 3K072 AA01 BA03 BC01 BC03 CA11 CA16 FA05 GA03 GB12 GC04 3K098 CC41 CC51 CC56 CC61 DD22 DD35 DD42 EE32 【要約の続き】
Claims (7)
- 【請求項１】 交流電圧源の端子に接続する入力端子と、 前記入力端子に結合され、出力端子を有し、前記交流電圧源によって印可され
た交流電圧を整流する整流手段と、 前記整流手段の出力端子を相互接続し、第１単一方向素子および第１容量性手
段の直列配置を具える第１ブランチと、 前記第１容量性手段をシャントし、第１および第２スイッチング素子の直列配
置を具える第２ブランチと、 前記第１および第２スイッチング素子を導通および非導通にする第１制御回路
と、 ランプを収容する端子を有し、その第１端を前記第１および第２スイッチング
素子の共通点に結合し、その第２端を前記整流手段の出力端子の１つに結合した
負荷回路と、 前記負荷回路の点を、前記整流手段の出力端子の１つと前記第１単一方向素子
との間の点に接続する第３ブランチと、 前記第１単一方向素子をシャントし、第３スイッチング素子を具える第４ブラ
ンチと、 前記第３スイッチング素子を導通および非導通にする第２制御回路とを具える
、ランプに給電する回路装置において、前記第２制御回路が、入力部を前記第１
および第２スイッチング素子の共通点に結合し、出力部を前記第３スイッチング
素子の制御電極にコンパレータを経て結合した微分回路を具え、前記コンパレー
タを、基準電圧を発生する第１回路部分にも結合したことを特徴とする回路装置
。 - 【請求項２】 請求項１に記載の回路装置において、前記第１ブランチが、第２
単一方向素子を具え、前記整流手段の出力端子の１つと前記第１単一方向素子と
の間の点を、前記第１および第２単一方向素子の共通点によって構成したことを
特徴とする回路装置。 - 【請求項３】 請求項２に記載の回路装置において、前記第１端単一方向素子お
よび第２単一方向素子の直列配置をシャントする第３および第４単一方向素子の
直列配置を具える第５ブランチを設け、前記第３および第４単一方向素子の共通
点を前記負荷回路の第２端に接続し、前記第４単一方向素子を第２容量性手段に
よってシャントすることを特徴とする回路装置。 - 【請求項４】 請求項１、２または３に記載の回路装置において、前記第４部ラ
ンチが、第５単一方向素子を具えることを特徴とする回路装置。 - 【請求項５】 請求項１、２、３または４に記載の回路装置において、前記微分
回路が、第３容量性手段および２個のオーム抵抗を具えることを特徴とする回路
装置。 - 【請求項６】 請求項１、２、３、４または５に記載の回路装置において、前記
第１回路部分が、前記基準電圧を前記第１容量性手段の両端間の電圧に直接比例
させる手段を具えることを特徴とする回路装置。 - 【請求項７】 請求項６に記載の回路装置において、前記交流電圧の各半サイク
ルにおいて、前記基準電圧の最高値に等しい電圧を発生し、この電圧を前記微分
回路の出力部における電圧に加える第２回路部分を具えることを特徴とする回路
装置。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| EP98202217.0 | 1998-07-01 | ||
| EP98202217 | 1998-07-01 | ||
| PCT/IB1999/001126 WO2000002422A2 (en) | 1998-07-01 | 1999-06-17 | Circuit arrangement |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002520781A true JP2002520781A (ja) | 2002-07-09 |
Family
ID=8233878
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000558698A Pending JP2002520781A (ja) | 1998-07-01 | 1999-06-17 | 回路装置 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US6101110A (ja) |
| EP (1) | EP1040734A2 (ja) |
| JP (1) | JP2002520781A (ja) |
| CN (1) | CN1299578A (ja) |
| WO (1) | WO2000002422A2 (ja) |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB2159360B (en) * | 1982-02-20 | 1986-04-23 | Transtar Limited | Power supplies |
| AU6531690A (en) * | 1990-07-23 | 1992-02-18 | Henri Courier De Mere | Self-integration voltage converter |
| DE4129430A1 (de) * | 1991-09-04 | 1993-03-11 | Patent Treuhand Ges Fuer Elektrische Gluehlampen Mbh | Schaltungsanordnung zum betrieb einer lampe |
| US5382882A (en) * | 1993-04-20 | 1995-01-17 | General Electric Company | Power supply circuit for a gas discharge lamp |
| US5396153A (en) * | 1993-12-09 | 1995-03-07 | Motorola Lighting, Inc. | Protection circuit for electronic ballasts which use charge pump power factor correction |
| US5406177A (en) * | 1994-04-18 | 1995-04-11 | General Electric Company | Gas discharge lamp ballast circuit with compact starting circuit |
| US5619106A (en) * | 1996-06-24 | 1997-04-08 | General Electric Company | Diodeless start circiut for gas discharge lamp having a voltage divider connected across the switching element of the inverter |
| TW379515B (en) * | 1997-07-10 | 2000-01-11 | Koninkl Philips Electronics Nv | Circuit arrangement |
| WO1999052329A1 (en) * | 1998-04-02 | 1999-10-14 | Koninklijke Philips Electronics N.V. | Circuit arrangement |
-
1999
- 1999-06-17 EP EP99923809A patent/EP1040734A2/en not_active Withdrawn
- 1999-06-17 WO PCT/IB1999/001126 patent/WO2000002422A2/en not_active Application Discontinuation
- 1999-06-17 JP JP2000558698A patent/JP2002520781A/ja active Pending
- 1999-06-17 CN CN99801061.8A patent/CN1299578A/zh active Pending
- 1999-06-29 US US09/342,823 patent/US6101110A/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| WO2000002422A2 (en) | 2000-01-13 |
| EP1040734A2 (en) | 2000-10-04 |
| WO2000002422A3 (en) | 2000-02-24 |
| CN1299578A (zh) | 2001-06-13 |
| US6101110A (en) | 2000-08-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9124171B2 (en) | Adaptive current limiter and dimmer system including the same | |
| JP3882156B2 (ja) | 放電灯点灯装置 | |
| EP2528418B1 (en) | Dimming signal generation device and illumination control system using same | |
| EP1168893B1 (en) | Ballast for discharge lamp | |
| EP0765107B1 (en) | circuit arrangement for avoiding striations | |
| JP4518475B2 (ja) | 容量性負荷の作動のためのインターフェース回路 | |
| JPH10513309A (ja) | 回路配置 | |
| JP3401274B2 (ja) | 放電ランプ作動用回路 | |
| US6509698B1 (en) | Operating apparatus of discharge lamp | |
| US5986408A (en) | Discharge lamp with heating electrode circuit | |
| TWI223575B (en) | Method and apparatus for driving a gas discharge lamp | |
| JP2002520781A (ja) | 回路装置 | |
| KR102070445B1 (ko) | 플리커를 저감하기 위한 led 디밍 제어장치 및 방법 | |
| US5917717A (en) | Ballast dimmer with passive power feedback control | |
| EP0734640B1 (en) | Circuit arrangement for a lamp comprising a first and second circuit branch connected to the lamp | |
| JP2021529422A (ja) | 高周波電子安定器と共に使用するためのｌｅｄドライバ及びｌｅｄ照明システム | |
| KR100634481B1 (ko) | 형광등의 구동방법 및 이를 수행하기 위한 안정기 회로 | |
| JP2003510794A (ja) | 高圧放電ランプを動作させる回路装置 | |
| JP3272575B2 (ja) | 放電ランプ点灯装置 | |
| JPH01186789A (ja) | 低圧放電ランプ駆動用回路装置 | |
| JPH04133297A (ja) | 電源装置 | |
| WO2001039556A1 (en) | Circuit device for operating a discharge lamp by means of a high-frequency current | |
| JP2003510793A (ja) | 高圧ガス放電ランプに用いられる回路装置 | |
| JPS63218198A (ja) | 螢光灯等の放電灯の高周波調光装置 | |
| JP2000209873A (ja) | 電源装置、放電灯点灯装置および照明装置 |