JP2002506243A - 擬似ランダムシーケンス生成器及び生成方法 - Google Patents

擬似ランダムシーケンス生成器及び生成方法

Info

Publication number
JP2002506243A
JP2002506243A JP2000535117A JP2000535117A JP2002506243A JP 2002506243 A JP2002506243 A JP 2002506243A JP 2000535117 A JP2000535117 A JP 2000535117A JP 2000535117 A JP2000535117 A JP 2000535117A JP 2002506243 A JP2002506243 A JP 2002506243A
Authority
JP
Japan
Prior art keywords
memory
polynomial
windmill
word
arbitrary
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2000535117A
Other languages
English (en)
Other versions
JP2002506243A5 (ja
JP4652568B2 (ja
Inventor
ベルンハルト， ヤン， マリー スミーツ，
Original Assignee
テレフオンアクチーボラゲット エル エム エリクソン（パブル）
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by テレフオンアクチーボラゲット エル エム エリクソン（パブル） filed Critical テレフオンアクチーボラゲット エル エム エリクソン（パブル）
Publication of JP2002506243A publication Critical patent/JP2002506243A/ja
Publication of JP2002506243A5 publication Critical patent/JP2002506243A5/ja
Application granted granted Critical
Publication of JP4652568B2 publication Critical patent/JP4652568B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
    • H04L9/06—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols the encryption apparatus using shift registers or memories for block-wise or stream coding, e.g. DES systems or RC4; Hash functions; Pseudorandom sequence generators
    • H04L9/065—Encryption by serially and continuously modifying data stream elements, e.g. stream cipher systems, RC4, SEAL or A5/3
    • H04L9/0656—Pseudorandom key sequence combined element-for-element with data sequence, e.g. one-time-pad [OTP] or Vernam's cipher
    • H04L9/0662—Pseudorandom key sequence combined element-for-element with data sequence, e.g. one-time-pad [OTP] or Vernam's cipher with particular pseudorandom sequence generator
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L2209/00—Additional information or applications relating to cryptographic mechanisms or cryptographic arrangements for secret or secure communication H04L9/00
    • H04L2209/12—Details relating to cryptographic hardware or logic circuitry
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y04—INFORMATION OR COMMUNICATION TECHNOLOGIES HAVING AN IMPACT ON OTHER TECHNOLOGY AREAS
    • Y04S—SYSTEMS INTEGRATING TECHNOLOGIES RELATED TO POWER NETWORK OPERATION, COMMUNICATION OR INFORMATION TECHNOLOGIES FOR IMPROVING THE ELECTRICAL POWER GENERATION, TRANSMISSION, DISTRIBUTION, MANAGEMENT OR USAGE, i.e. SMART GRIDS
    • Y04S40/00—Systems for electrical power generation, transmission, distribution or end-user application management characterised by the use of communication or information technologies, or communication or information technology specific aspects supporting them
    • Y04S40/20—Information technology specific aspects, e.g. CAD, simulation, modelling, system security

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Security & Cryptography (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Mobile Radio Communication Systems (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Wind Motors (AREA)
  • Arrangements For Transmission Of Measured Signals (AREA)
  • Stored Programmes (AREA)
  • Testing Of Devices, Machine Parts, Or Other Structures Thereof (AREA)
  • Input From Keyboards Or The Like (AREA)
  • Measuring Or Testing Involving Enzymes Or Micro-Organisms (AREA)
  • Manipulation Of Pulses (AREA)

Abstract

(57)【要約】 擬似乱数シーケンスを生成するための方法及び生成装置。任意のウィンドミル多項式の為に互換性のあるウィンドミル生成器（１００）の構成を決定する。ウィンドミル生成器（１００）は、ワード志向のメモリーエレメント（１０４）を利用することで実現される。メモリーエレメント（１０４）に格納されたワードは、擬似乱数シーケンスの一部を構成するために選択的に出力される。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は一般には、例えば暗号化処理において利用されるような擬似乱数シー
ケンスの生成に関連する。より詳細には、本発明は、任意のウィンドミル多項式
により生成されたシーケンスに一致する擬似乱数シーケンスを生成するための擬
似乱数シーケンス生成器及び、生成方法に関連する。本発明は、さらには、ウィ
ンドミル多項式ベースの擬似乱数シーケンス生成器の異なる構成間の互換性を決
定する方法と関連する。
【０００２】 ワード志向のメモリーエレメントは擬似乱数シーケンスを形成するワードを格
納するために利用される。メモリーワードのサイズは、ウィンドミル生成器の代
替的な互換性のある構成に一致する、同一の擬似乱数シーケンスの生成を増加促
進するために、継続的な反復動作の間にウィンドミルによって生成されるシーケ
ンス部が直ちに増加するように選択される。
【０００３】 本発明の実施形態により生成される擬似乱数シーケンスは、セルラー通信シス
テムの移動局と無線基地局の間で形成されるような、無線リンクを介して通信さ
れるデータを暗号化するためにシステムの一部として有益に利用される。本発明
の実施形態の作用により生成される擬似乱数シーケンスはまた、スペクトル拡散
通信（ＣＤＭＡ）、自動レンジングシステム、音声信号圧縮方法、及びレーダー
システムにおいて有益に利用される。
【０００４】
【従来の技術】
[発明の背景] 通信システムは、送信局と受信局の間で通信チャネル方法により情報通信を行
うことができる。有線通信システムでは、通信チャネルが送受信局の間で固定的
な接続により形成されている。そして、無線通信システムでは、通信チャネルは
電磁波周波数スペクトラムの一部を形成する。無線通信システムの送受局間で通
信チャネルを形成するのに固定的な接続は必要とされないので、送受信局間での
固定的な接続が実用的でない場合にも通信が可能となる。
【０００５】 ディジタル通信システムは、送信局から受信局に通信される情報がディジタル
化される通信システムである。ディジタル通信システムは、有線通信システム及
び無線通信システムの両方で実現できる。ディジタル通信システムは、送受信局
間に及ぶ通信チャネルのより効果的な利用を可能とし、これにより通信システム
の通信容量は従来のアナログ通信システムよりも増加することになる。
【０００６】 送受信局間の通信は時には必然的に秘密であることが要求される。即ち、通信
信号を送受信する当事者が、送受信当事者のみが通信信号の情報の内容にアクセ
スできることを意図することがある。特に、通信チャネルが無線通信システムの
無線通信チャネルである場合は、送受信局間の通信プライバシーには問題が多い
。無線チャネルは元来全く公のものであるので、通信チャネルにより転送される
通信信号は、通信信号の範囲内の、無線チャネルに同調されたいかなる受信局に
よっても検出できる。不許可のパーティーは、例えば、無線受信機を通信信号が
伝送される無線チャネルの周波数に同調させることができ、これにより通信信号
を受信できる。同様のセキュリティー問題は、不許可のパーティーによる有線通
信チャネルへのアクセスが増加する状況では、有線通信システムにおける考慮事
項でもある。
【０００７】 通信システムにおける通信の安全性を改善する一つの手法は、通信信号を形成
する情報を暗号化することである。許可されたパーティーのみが暗号化された通
信信号を復号化できるとすると、不許可のパーティーは通信チャネルで伝送され
る通信信号の情報内容を理解できない。これにより、通信の秘密がより保証され
ることになる。
【０００８】 ディジタル情報信号は特に暗号化処理と相性がよい。ディジタル情報信号は、
ビットシーケンスで形成され、要求があれば、情報信号の各ビットは送信局にお
いて通信チャネルでの伝送前に暗号化される。情報信号の暗号化方法を知らない
不許可のパーティーは、受信信号を復号化して伝送信号の情報内容を復元するこ
とができない。暗号化された信号を復号化できる受信局のみが、受信信号の情報
内容を復元できる。
【０００９】 さまざまな手法がディジタル情報信号を暗号化するために利用されている。セ
ルラー通信において用いられるような典型的な暗号化手法は、情報信号のディジ
タルビットが擬似乱数シーケンス生成器により生成される擬似乱数シーケンスの
ビットと結合される暗号化手法を利用している。擬似乱数シーケンス生成器は、
対称暗号化方式において、送信局及び許可された受信局に既知な秘密鍵と結合し
て実現される。秘密鍵は許可された受信局で受信した暗号化信号を復号化するの
に利用され、それにより伝送信号の情報内容が復元される。
【００１０】 擬似乱数シーケンスは場合によっては、ウィンドミル多項式の計算から導出さ
れる。ハードウェアやソフトウェアで実装されようと、擬似乱数シーケンスをこ
の手法で生成する構成は、ウィンドミル生成器として引用されることがある。ウ
ィンドミル生成器により生成される出力ビットは、とりわけ情報信号を暗号化す
るために利用される擬似乱数シーケンスを形成する。ウィンドミル生成器は、あ
る有限体ＧＦ(q)上の選択された原始多項式に直接関連する。q=2の場合、有限体
GF(2)は、バイナリケースとして引用され、ディジタル通信において特に重要で ある。ウィンドミル生成器を導く原始多項式の数は、多項式の多くの制約により
制限される。特にバイナリケースにおいて、出力に必要な処理を最小にするため
に、多項式のノンゼロ係数がわずかでなければならない場合は、ウィンドミル多
項式を形成するために利用される適切な多項式の数は制限される。多項式のノン
ゼロ係数の数は、多項式の重みとして引用される。
【００１１】 ＧＦ(2)のバイナリケースならば、３つまたは５つのノンゼロ係数及び５００ ０次までの次数を有する多項式のような、原始多項式をリストするテーブルが存
在する。
【００１２】 重み３のバイナリウィンドミル多項式で生成される、ここでしばしｎタプルと
して引用される出力のランダム性は一般に乏しく、出力のランダム性を増加させ
るために高い重みの多項式が必要となる。しかし、そのような改善されたランダ
ム性は、処理要求の増大による出費の原因となる。既存のテーブルは、擬似乱数
シーケンスを導くためのウィンドミル多項式を選択するのに必ずしも利用するこ
とができない。というのも、そのような既存のテーブルが３つまたは５つのノン
ゼロ係数を伴う全ての原始多項式を必ずしも示す訳ではないからである。特に、
擬似乱数シーケンスが暗号化処理に利用される場合には、有限体GF(2)での任意 の次数の全てのウィンドミル多項式が分かっていることは価値がある。しかし、
そのような知識を導くための方法はない。代わりに、従来、Knuth Allanenテス トのような原始的であるかどうかのテストを含む検証プロセスが実施される。
【００１３】 従来のウィンドミル生成器から得られるヴェインは、生成器で形成された出力
のビットサイズ、即ち、nタプルを決定する。処理速度のより高い処理装置の連 続的な発生と共に処理性能が改善されるので、膨大なヴェインを有する従来ウィ
ンドミル生成器はいよいよ実用的なものとなる。多数のヴェインを有するウィン
ドミル生成器からは、より大きなビットサイズの出力を得ることができる。ゆえ
に、擬似乱数シーケンスをより早く生成することができる。
【００１４】 ウィンドミル生成器が他のウィンドミル生成器と互換性のある構成の場合、同
一擬似乱数シーケンスは各構成の生成器で生成される。そのような互換性は、異
なる構成のウィンドミル生成器を利用する装置及び方法から同一結果を得るため
に一般に必要とされる。
【００１５】 しかしながら、ウィンドミル生成器の異なる構成の互換性を簡単に決定する方
法は存在しない。従来、分離構成間の互換性は、ある構成のある初期状態を別の
構成のそれに写像することによってのみ実現された。しかし、そのような写像は
、膨大な操作を必要とした。しかしながら、特別のウィンドミル多項式は、構成
間の実に単純な変換を可能とする。
【００１６】 従って、共通の擬似乱数シーケンスを生成するためのウィンドミル生成器の代
替的構成の互換性を決定する方法を提供することは有効である。
【００１７】 さらに、単純化された構成であって、任意のウィンドミル多項式に一致する擬
似乱数シーケンスを生成するだけでなく、要求があれば代替構成に簡単に変換す
ることができるウィンドミル生成器を提供することは有効である。
【００１８】 擬似乱数シーケンスの生成に関連するこの発明の背景を考慮して、本発明の重
要な改良点を以下に説明する。
【００１９】 [発明の要約] 本発明は、共通の擬似乱数シーケンスを生成するウィンドミル生成器の代替構
成の互換性を決定する方法を提供するものである。
【００２０】 本発明は、さらに、単純化された構成であって、選択されたウィンドミル多項
式に一致する擬似乱数シーケンスを生成するだけでなく、要求があれば代替構成
に変換することができるウィンドミル生成器を提供することができる。
【００２１】 ウィンドミル生成器の構成は、任意の初期状態で初期化された場合、同一の擬
似乱数シーケンスを形成するnタプルを生成するものと同一視される。同一視さ れた構成は、単純な関係をお互いに有する。即ち、同一擬似乱数シーケンスを生
成する異なる構成操作において、任意の関係の結果の初期状態値を単にコピーす
ることによって同一視される。そのようなコピーは、状態空間内の次元、即ち生
成する多項式の次数で線形複雑度を有し、従来ある初期状態を等価な状態に写像
することを必要とするに二次元複雑度を有しない。
【００２２】 一の実施態様では、本発明の実施形態であるウィンドミル生成器により生成さ
れる擬似乱数シーケンスは、受信局へ送信局から伝送される情報の暗号化のため
の補助構成部分として利用される。典型的な実施形態において、通信システムは
、セルラー通信システムを構成し、移動局とセルラー通信システムのネットワー
クインフラとの間で通信される情報は、ウィンドミル生成器によって生成された
擬似乱数を利用して暗号化される。受信信号の復号化は、同様にまたウィンドミ
ル生成器によって生成された擬似乱数シーケンスを利用して行われる。
【００２３】 本発明の別の側面では、特定の最長シーケンス及びフルレングスシーケンスに
おける擬似ランダムノイズシーケンスの有効な一貫性のあるブロックを生成する
ことにより能率的な方法を提供する。擬似乱数シーケンスを生成するためにワー
ド志向のメモリーを利用しているので、そのようなシーケンスはすばやく生成さ
れ、膨大な計算量を必要とすることもない。そして、メモリーワードサイズを適
切に選択することで、ウィンドミル生成器の代替構成が実現され、擬似乱数シー
ケンスは互換性を有することとなる。
【００２４】 これらの側面において、方法及び関連する装置は、擬似ランダムノイズシーケ
ンスを生成する。メモリーエレメントのセットは、セットのメモリーエレメント
のそれぞれが、その任意のワードプレーンのメモリーワードを格納する。メモリ
ーエレメントのそれぞれは、初期状態値によって初期化される。メモリーエレメ
ントそれぞれの初期化に用いられる初期状態値は、そこに格納されるメモリーワ
ードを構成する。少なくとも一つのメモリーエレメントに格納される少なくとも
一つのメモリーワードが、出力シーケンスを生成するために選択される。出力シ
ーケンスは、擬似ランダムノイズシーケンスの一部を構成する。少なくとも一つ
の新規メモリーワードが、メモリーエレメントセットの少なくとも一つのメモリ
ーエレメントに格納されるために選択される。新規メモリーワードは、メモリー
エレメントセットのメモリーエレメントに格納されたメモリーワードの任意の結
合から構成される。新規メモリーワードの少なくとも一つの数は、出力シーケン
スを形成するために選択されたメモリーワードの数と一致する。
【００２５】 本発明のより完全な理解及び範囲は、以下に簡単な概要を示した添付図面、発
明の好適な実施形態に係る以下の詳細な説明、及び、請求の範囲の記載より得る
ことができる。
【００２６】 [発明の実施形態] 最初に図１を参照すると、１０で示される典型的なウィンドミル生成器は、複
数の遅延要素１２で形成され、かつ、ヴェインｖのセットに分割されている。こ
こで、各ヴェインは長さLiを有し、各ヴェインｖは加算器１６の入力端と接続さ
れる帰還ループ１４を含む。右端のヴェインｖは左端のヴェインの入力端と帰還
ループ１８によって更に接続される。
【００２７】 タップ２２は、ヴェインｖの各々からとられ、かつ、タップ２２から提供され
るシーケンスについて順列を行う順列器へ提供される。順列器２４で形成された
出力シーケンスは、ライン２６上に生成される出力エンドタプルを形成し、図中
Ｓ3j、Ｓ3j+1、Ｓ3j+2で表される。
【００２８】 各ヴェインｖの長さＬは、Ｌi（i=0,1,...v-1）で定義される。Ｌ0からＬv-1 の長さのセットは、既知の手法によって決定される。Ｌ＝Ｌ0＋Ｌ1＋.....Ｌv-1 の場合は、以下の式を満たす。
【００２９】 Ｌ＝１ mod v (Lをｖで割った余りが１) 又は Ｌ＝(v-1) mod v 上記第一の式に従えば、順列器２４によって行われる順列を、同一順列、即ち
0,1,...v-1を0,1,...v-1に写像するように選ぶことができる。この場合、長さＬ i は、次式を満たす。 Ｌ0＝...＝Ｌv-2＝(Ｌ-1)/ｖ、Ｌv-1＝１+(Ｌ-1)/ｖ 出力タップ２２は各(Ｌ-1)/v番目の遅延要素１２の後得られる。
【００３０】 上記第二の式を考慮すれば、順列の選択を、0,1,...v-1をv-1,...1,0に写像す
る、“逆順”にすることができる。長さＬは、この場合、次式によって定義され
る。 Ｌ0＝...＝Ｌv-2＝(Ｌ+1)/ｖ、Ｌv-1＝-１+(Ｌ+1)/ｖ 各ヴェインｖから得られた出力タップ２２は、p番目の遅延要素１２の後ろに 配置される。ここでpは、最大許容互換ｖ値に依存する数である。ウィンドミル 生成器１０の初期状態ｖとウィンドミル生成器１０の初期状態ｖ'との間に、両 ウィンドミル生成器１０が同一の出力シーケンスを生成するための単純な写像関
係があれば、ｖ及びｖ'の二つの値は互換性を有する。即ち、ウィンドミル生成 器１０の出力は、次式を満たす。
【００３１】 Ｓj＝ｆ1Ｓ(j-1)＋ｆ2Ｓ(j-2)＋...＋ｆLＳ(j-L) ここで、j=n,n+1,... また
、+は有限体GF(2)における加算を意味し、f(x)=1-f1xL-...-fL-1xL-1-fLxL 図２は、ウィンドミル生成器１０の９時限j=0-8の連続的な反復操作を行った 場合の、遅延要素１２における値をリストしたテーブルを示す。テーブル２８の
右側は、ウィンドミル生成器１０によってライン２２上に生成された出力をリス
トしたものであり、順列器２４による同一順列によってライン２６上でも同順で
ある。
【００３２】 図３は、ヴェインｖのグループ、遅延要素１２、帰還ループ１４、加算器１６
からなるウィンドミル生成器を示す図である。帰還ループ１８はまた、右端ヴェ
インｖと左端ヴェインｖとの間でも形成される。タップ２２は、再度ヴェインv から取られている。ここで、ウィンドミル生成器１０が６つのヴェインを包含す
るように、生成器１０は６つのタップ２２を包含する。同一順列で順列を行う順
列器２４及び、そこからの出力２６が再度図示されている。
【００３３】 図４は、テーブル２８と類似するリストを含むテーブル３４を図示するが、こ
こでは、図３の６ヴェインウィンドミル生成器の遅延要素１２の状態値も示して
いる。右端列は、タップ２２によってタップされ、ライン２６上に生成された値
を示す。図１と図３及びテーブル２８及び３４に示されたウィンドミル生成器１
０のシーケンス出力を比較するとその共通性が分かる。
【００３４】 図１のウィンドミル生成器１０のそれぞれのヴェインｖは、同一の帰還接続を
持っている。同様に、図３のウィンドミル生成器１０の各ヴェインｖも同一の帰
還接続を含んでおり、これは、ウィンドミル多項式f(x)から導かれる。ウィンド
ミル多項式f(x)は、第一の多項式部分と第二の多項式部分に書き換えることがで
きる。それは以下のようになる。
【００３５】 f(x)=1-f1x1-...-fL-1xL-1-xL (fiは,GF(q)の要素である。) =b(xv)-xL 多項式f(x)がこれにより再度特徴付けられる時、ヴェインｖにおけるフィード
バックは、多項式b(x)によって特定される。
【００３６】 バイナリの場合、即ち、有限体がGF(2)で、f(x)が以下で表される場合は、 f(x)=1+f1x1...+fL-1xL-1+xL ７次のウィンドミル多項式は、 f(x)=x7+x6+1 となる。
【００３７】 これにより図１及び図３に示されたウィンドミル生成器を実現し、ウィンドミ
ル多項式は以下のように書き換えることができる。 f(x)=b(x3)+x7 ここで、b(x)=1+x2。F(x)はまた、他の方法によっても書き換えることができ 、二つの独立多項式部により形成され、例えば、 f(x)=b(x6)+x7 ここで、b(x)=1+x and v=6 図１及び図３に示されたウィンドミル生成器の遅延要素１２のそれぞれの初期
状態値の適切な選択を通じて、ウィンドミル生成器の独立構成により、生成器１
０のそれぞれの構成のライン２６上の連続的なエンドタプルから形成される同一
擬似乱数シーケンスの生成が可能となり得る。Ｌ次のウィンドミル多項式は、ウ
ィンドミル生成器１０を許容し、ｖ１ヴェインまたはｖ２ヴェインを有し、上記
等式（1=L mod v1=L mod v2, v-1=L mod v1=L mod v2）を満たす場合、初期状態
値の簡単な写像は、同一の擬似乱数シーケンスを生成する異なる構成を許容する
。
【００３８】 図５は、典型的な７次のウィンドミル多項式における写像を示す。上段は、初
期状態値を図示するもので、図１のウィンドミル生成器１０のヴェイン２、ヴェ
イン１、ヴェイン０における文字a,b,c,d,e,f及びxで示されている。下段は、図
３に示されたウィンドミル生成器１０のヴェイン５、ヴェイン４、ヴェイン３、
ヴェイン２、ヴェイン１、ヴェイン０の６ヴェインｖに写像された初期状態値を
図示するものである。図示された初期値の写像は、同一擬似ランダム出力シーケ
ンスを生成するための図１及び図３それぞれのウィンドミル生成器１０の独立の
構成を許容する。
【００３９】 v1-1=Ｌ mod v1,v2-1=L mod v2の時、互換値ｖの簡単な写像、異なる構成のウ
ィンドミル生成器の形成は、以下の等式で決定される。ここでｐは、例えば、ｐ
番目の遅延要素のように使用されるが、最大許容互換ｖ値に依存する数である。
【００４０】 p=(L+1-vmax)/v ここで、vmaxは、あるウィンドミル多項式についてのｖの最大互換値である。
【００４１】 例えば、７次のウィンドミル多項式ならば、ｆ(ｘ)=x17+x12+1、vmax=6 かつp
=4となる。
【００４２】 図６は、上記二つの場合における出力エンドタプルを示す。図の左部において
、各ヴェインにおける出力タップを形成するビットは、ｐで示される列から取ら
れる。その一方で、図の右部は、vmaxの値により異なる列から取られた出力ビッ
トを示す。
【００４３】 図７は、バイナリ３タプルのブロックを生成するために利用される１２７次ま
でのウィンドミル多項式のテーブルを示す。各３タプルは６３nタプルまでの同 一ウィンドミル多項式を導くことができるウィンドミル生成器によって生成され
るような８値の整数番号を表す。図７のテーブルはさらに、同一擬似乱数シーケ
ンスを生成できるウィンドミル生成器の異なる構成をもたらすヴェインｖの許容
値を示す。
【００４４】 図８は、各ウィンドミル多項式についての許容ｖ値を生成する、一般に５２に
おいて示される方法を図示する。方法５２は、選択されたウィンドミル多項式に
ついて、共通の擬似乱数シーケンスを生成するウィンドミル多項式生成器の代替
構成の互換性を決定することができる。第一に、ブロック５４に示されているよ
うに、選択されたウィンドミル多項式は、第一の多項式部分及び第二の多項式部
分によって特徴付けられる。即ち、ウィンドミル多項式ｆ(ｘ)は、b(xv)-xLによ
って上述のように特徴付けられ、ｆ(ｘ)は原始的かどうかをチェックされる。そ
して、ブロック５６に示されるように、第二の多項式部分の特性は、第一の多項
式部分と足し合わされると、任意のウィンドミル多項式を構成する。第二の多項
式部分のそれぞれの特性は、ウィンドミル生成器の独立した構成と結びつく。す
なわち、b(xv)の異なる値が選択される。
【００４５】 そして、ブロック５８に示されているように、b(xv)の特性のそれぞれが任意 の基準を満たすかどうかが決定される。即ち、選択された基準は1=L mod v又は
v-1=L mod vのいずれかを満たすことを要求する。
【００４６】 最後に、ブロック６２に示されているように、ウィンドミル生成器の特徴は、
もし任意の基準をその特徴が満足するならば、互換性のある代替構成として識別
される。
【００４７】 図９は、本発明の実施形態に基づくウィンドミル生成器（１００）を示す。ウ
ィンドミル生成器１００は、図１及び図３に示されたウィンドミル生成器１０と
機能的に等価であるが、ここではワード用メモリを使って実現されている。ここ
で、メモリーエレメント１０４のスタック１０２が形成されている。メモリーエ
レメント１０４のそれぞれは、任意のワード長を有し、スタック１０２はメモリ
ーエレメント１０４の任意の数Ｍから構成される。
【００４８】 Ｍの値は、以下の式の一に従って決定される。 M=2+(l-1)/v M=1+(L+1)/v
【００４９】 メモリーエレメント１０４のコンテンツは、イニシャライザ１０８、出力シー
ケンスセレクタ１０２、及び新規メモリーワードセレクタ１１４によって表され
るアプリケーションを実行することができる処理部１０６の操作を通じて選択的
に作用する。イニシャライザ１０８は、メモリーエレメントを初期状態値のメモ
リーワードに初期化することができる。出力シーケンスセレクタ１０２は、nタ プル出力シーケンスを構成するための、任意のメモリーワードの読出しを行うこ
とができる。新規メモリーワードセレクタは、生成器１００の動作中に任意の1 以上のメモリーエレメント１０４に書込まれる新規メモリーワードの選択を行う
ことができる。
【００５０】 図１０は、本発明の実施形態の動作中におけるメモリーワードの写像を示すも
のである。メモリーエレメントがイニシャライザ１０８の動作により初期状態値
で1度初期化されると、メモリーワードは図の１１８で示される矢印に従って反 復的にシフトされる。出力シーケンス生成器１１２の動作を介して、メモリーワ
ードの一つがメモリーエレメントから読出されエンドタプル出力を形成する。そ
して、メモリーエレメント１０４中の任意部分に格納されたメモリーワード部分
の任意のコンビネーションで形成される、新規入力ワードは、新規メモリーワー
ドセレクタ１１４の動作を介して利用可能なメモリーエレメント１０４へ挿入さ
れる。図に示されるように、メモリーエレメント１０４に格納されているメモリ
ーワードの要素の内容は列方向に写像される。そして、新規入力ワードセレクタ
１１４の動作を介して、新規メモリーワードが利用可能なメモリーエレメント１
０４へ挿入される。メモリーワードの連続的なシフト、任意のnタプルの出力及 び新規入力ワードの形成は、擬似乱数シーケンスの生成を可能とする。ウィンド
ミル生成器１００のワード志向により、もしより多くのnタプル出力が必要であ れば、複数のメモリーエレメント１０４に格納された複数のメモリーワードの出
力nタプルを生成器１００の動作の反復の間に出力することができる。
【００５１】 図１１は、図９、図１０に示されたメモリーエレメント１０４のスタック１０
２を図示する。ここでは、新規メモリーワードセレクタが利用可能なメモリーエ
レメントに挿入される新規メモリーワードの値を形成する手法を示す。メモリー
ワードが1度出力され出力nタプルが形成されると、矢印１２８と１３２で示され
るように、各ヴェインの最後のdエレメントの値が利用される。その後、矢印１ ３４でしめすように、行成分が巡回的に同一の場所で回転する。その後、矢印１
３６で示すように、加算的フィードバックが行われる。そして、矢印１３８で示
すように、形成されたワードがコラム方向に上へシフトされる。
【００５２】 図１２は、本発明の別の実施形態のウィンドミル生成器１００を示すものであ
る。ここでは、メモリーエレメント１０４のスタック１０２が同様に形成され、
メモリーエレメントには長さＭのメモリーワードが同様に格納されている。そし
て、同様に、処理部１０６は、イニシャライザ１０８、出力シーケンスセレクタ
１１２及び新規メモリーワードセレクタ１１４で表されるアプリケーションを実
行することができる。ここでは、生成器１００のそれぞれの動作の反復の間にメ
モリーワードの内容をシフトするのではなく、矢印１４８で表される新規入力ワ
ードポインタが巡回的にスタック１０２を形成するＭワードの間を移動する。即
ち、新規入力ワードの位置がメモリーワードの間で巡回的に再識別される。低消
費電力が操作における重要な目的であるならば、ポインタ１４８の再配置で消費
する電力は、スタック１０２全体を各メモリーワードがシフトするよりもより少
なくなる。
【００５３】 図１３は、図１２に類似するウィンドミル生成器１００の実施形態を示すもの
である。しかし、ここでは唯一の周期的な更新ポインタ１４８が利用され、セッ
トだけが、データが読出されるか又は格納されるべき、メモリにおけるワードの
正確な位置にポイントをオフセットする。
【００５４】 本発明の様々な実施形態の動作により、任意のウィンドミル多項式のためのウ
ィンドミル生成器の互換性のある構成が決定される。任意のメモリーワードを連
続的な生成器の反復動作の間に単に連続的に読出すことにより擬似乱数シーケン
スを簡単に生成するワード志向のウィンドミル生成器が実現される。
【００５５】 これまでの記載は、発明の実施のための最適な実施形態に関するもので、発明
の範囲はこの記載に必ずしも限定されるべきではない。発明の範囲は、請求の範
囲に基づき定義されるものである。
【図面の簡単な説明】
【図１】 ３タプル出力を生成可能な第一の構成におけるウィンドミル生成器のブロック
図を示す。
【図２】 図１に示すウィンドミル生成器の遅延要素における値及び、ウィンドミル生成
器の反復生成された３タプルの出力のテーブルリストを示す図である。
【図３】 ６タプルの出力を生成可能な第二の構成におけるウィンドミル生成器のブロッ
ク図を示す。
【図４】 図３に示すウィンドミル生成器の遅延要素における値及び、ウィンドミル生成
器の反復生成された６タプルの出力のテーブルリストを示す図である。
【図５】 図１及び図３に示すウィンドミル生成器の構成のための初期状態値及び、両構
成が同一の擬似乱数出力シーケンスを生成できるようにするためのその間の写像
を示す。
【図６】 二つの手法において決められる出力エンドタップを示す図である。
【図７】 １２７次までのウィンドミル多項式及び、本名発明の実施形態の操作において
計算される許容値ｖを示すテーブルを表す図である。
【図８】 図７における許容値を決定するためのステップを示す、フローチャートである
。
【図９】 本発明の実施形態に基づくウインドミル生成器のブロック図である。
【図１０】 図９に示すウィンドミル生成器の操作におけるメモリーワードの写像を示す図
である。
【図１１】 図９に示すウィンドミル生成器の操作における新規入力ワードの生成手法を示
す図である。
【図１２】 本発明の別の実施形態に基づくウィンドミル生成器のブロック図である。
【図１３】 本発明の別の実施形態に基づくウィンドミル生成器のブロック図である。
───────────────────────────────────────────────────── フロントページの続き (81)指定国 ＥＰ(ＡＴ，ＢＥ，ＣＨ，ＣＹ， ＤＥ，ＤＫ，ＥＳ，ＦＩ，ＦＲ，ＧＢ，ＧＲ，ＩＥ，Ｉ Ｔ，ＬＵ，ＭＣ，ＮＬ，ＰＴ，ＳＥ)，ＯＡ(ＢＦ，ＢＪ ，ＣＦ，ＣＧ，ＣＩ，ＣＭ，ＧＡ，ＧＮ，ＧＷ，ＭＬ， ＭＲ，ＮＥ，ＳＮ，ＴＤ，ＴＧ)，ＡＰ(ＧＨ，ＧＭ，Ｋ Ｅ，ＬＳ，ＭＷ，ＳＤ，ＳＺ，ＵＧ，ＺＷ)，ＥＡ(ＡＭ ，ＡＺ，ＢＹ，ＫＧ，ＫＺ，ＭＤ，ＲＵ，ＴＪ，ＴＭ) ，ＡＬ，ＡＭ，ＡＴ，ＡＵ，ＡＺ，ＢＡ，ＢＢ，ＢＧ， ＢＲ，ＢＹ，ＣＡ，ＣＨ，ＣＮ，ＣＵ，ＣＺ，ＤＥ，Ｄ Ｋ，ＥＥ，ＥＳ，ＦＩ，ＧＢ，ＧＤ，ＧＥ，ＧＨ，ＧＭ ，ＨＲ，ＨＵ，ＩＤ，ＩＬ，ＩＮ，ＩＳ，ＪＰ，ＫＥ， ＫＧ，ＫＰ，ＫＲ，ＫＺ，ＬＣ，ＬＫ，ＬＲ，ＬＳ，Ｌ Ｔ，ＬＵ，ＬＶ，ＭＤ，ＭＧ，ＭＫ，ＭＮ，ＭＷ，ＭＸ ，ＮＯ，ＮＺ，ＰＬ，ＰＴ，ＲＯ，ＲＵ，ＳＤ，ＳＥ， ＳＧ，ＳＩ，ＳＫ，ＳＬ，ＴＪ，ＴＭ，ＴＲ，ＴＴ，Ｕ Ａ，ＵＧ，ＵＺ，ＶＮ，ＹＵ，ＺＷ 【要約の続き】

Claims (18)

    【特許請求の範囲】
  1. 【請求項１】 擬似ランダムノイズシーケンスを生成する方法であって、 各メモリーエレメントが任意のワード長のメモリーワードを格納するための、
    メモリーエレメントのセットを形成する工程と、 前記形成工程で形成された各メモリーエレメントを初期状態値で初期化する工
    程であって、各メモリーエレメントの初期化に用いられる前記初期状態値がそこ
    に格納されるメモリーワードを形成する工程と、 出力シーケンスを形成するために、少なくとも一つの前記メモリーエレメント
    に格納された少なくとも一つの前記メモリーワードを選択する工程であって、前
    記出力シーケンスは、擬似ランダムノイズシーケンスの一部を形成する工程と、 前記メモリーエレメントのセットの少なくとも一つの前記メモリーエレメント
    に格納される少なくとも一つの新規のメモリーワードを選択する工程であって、
    前記新規メモリーワードは、前記メモリーエレメントセット内の前記メモリーエ
    レメントに格納された前記メモリーワードの任意の結合で構成され、前記少なく
    とも一つの新規メモリーワードの数は、前記出力シーケンスを形成するために選
    択されたメモリーワードの数と一致する工程と を備えることを特徴とする生成方法。
  2. 【請求項２】 前記擬似ランダムノイズシーケンスが任意の次数のウィンドミル
    多項式によって生成された値と一致する値を有し、前記任意の次数は、少なくと
    も部分的に、前記形成工程において形成された前記メモリーエレメントセットの
    前記メモリーエレメントの数に限定されることを特徴とする請求項１に記載の方
    法。
  3. 【請求項３】 前記メモリーエレメントセットのメモリーエレメントの数が、さ
    らに前記各メモリーワードを形成する任意のワード長に対応することを特徴とす
    る、請求項２に記載の方法。
  4. 【請求項４】 前記メモリーエレメントセットを形成するメモリーエレメントの
    数が、選択された次数に直接的に比例し、かつ、各メモリーワードを形成するワ
    ード長に間接的に比例することを特徴とする請求項３に記載の方法。
  5. 【請求項５】 前記形成工程において形成された前記メモリーエレメントセット
    が、出力メモリーエレメントを形成するために選択された複数メモリーエレメン
    トのスタックのうちの少なくとも一つのメモリーエレメントである、メモリーワ
    ードのスタックを形成する、前記メモリーエレメントの論理的に連続したグルー
    プを備え、少なくとも一つの前記メモリーワードを選択する前記工程において選
    択されたメモリーワードの少なくとも一つが、出力メモリーエレメントに格納さ
    れた少なくとも一つのメモリーワードを備えることを特徴とする請求項２に記載
    の方法。
  6. 【請求項６】 前記メモリーエレメントの論理的に連続グループの連続が列を定
    義し、かつ、メモリーワードを列方向に、メモリーエレメントのスタックを通し
    てシフトする付加的な工程を備えることを特徴とする請求項５に記載の方法。
  7. 【請求項７】 前記少なくとも一つの新規メモリーワードを選択する工程におい
    て選択された前記少なくとも一つの新規メモリーワードが、前記任意の次数のウ
    ィンドミル多項式によって生成された帰還値に一致する値のメモリーワードを備
    えることを特徴とする請求項６に記載の方法。
  8. 【請求項８】 前記メモリーエレメントの任意の少なくとも一つに、少なくとも
    一つの巡回更新ポインタを割り当てる付加的工程を備えることを特徴とする請求
    項１に記載の方法。
  9. 【請求項９】 前記割り当ての工程において割り当てられた前記少なくとも一つ
    の巡回更新ポインタが、前記選択工程において選択されたメモリーワードが格納
    されている少なくとも一つの前記メモリーエレメントを識別することを特徴とす
    る請求項８に記載の方法。
  10. 【請求項１０】 前記割り当て工程において割り当てられた前記少なくとも一つ
    の巡回更新ポインタが、少なくとも一つの新規メモリーワードを選択する前記工
    程において選択され、前記少なくとも一つの新規メモリーワードが格納される、
    少なくとも一つのメモリーエレメントを識別することを特徴とする請求項９に記
    載の方法。
  11. 【請求項１１】 前記形成工程において形成されたメモリーエレメントのそれぞ
    れに格納されている前記メモリーワードのそれぞれの任意のワード長が、互換性
    のあるワード長を形成する任意のワード長の少なくとも一つの倍数となるように
    選択され、前記選択工程において選択された少なくとも一つのメモリーワードが
    、少なくとも一つの単一メモリーワードの倍数を備えることを特徴とする請求項
    ２に記載の方法。
  12. 【請求項１２】 前記出力シーケンスを構成するために前記メモリーワードの少
    なくとも一つを選択し、かつ、前記新規メモリーワードの少なくとも一つを選択
    する工程が、反復的に実施されることを特徴とする請求項１に記載の方法。
  13. 【請求項１３】 任意のウィンドミル多項式の為に、共通の擬似ランダムシーケ
    ンスを生成するためのウィンドミル多項式生成器の代替構成の互換性を決定する
    方法であって、前記任意のウィンドミル多項式がウィンドミル多項式次元及び、
    ウィンドミル多項式重みによって識別される方法が、 第一の多項式部分と、第二の多項式部分とによって任意の多項式を特徴付ける
    工程であって、第一の多項式部の次数の前記第一の多項式部分、前記第一の多項
    式部分の次数が任意のウィンドミル多項式のウィンドミル多項式次数に一致する
    工程と、 前記第二の多項式部分の特性を決定する工程であって、前記第二の多項式部分
    は、前記第一の多項式部分と結合して、任意のウィンドミル多項式を形成し、前
    記各特性がウィンドミル生成器の分離構成を識別する工程と、 前記第二の多項式部分の特性のそれぞれが任意の基準を満たすかどうかを決定
    する工程と、 前記特性が前記任意の基準を満たしている場合に互換性のある代替構成として
    ウィンドミル生成器の特性を識別する工程と を備えることを特徴とする方法。
  14. 【請求項１４】 前記第二の多項式の各特性が、ワードサイズを識別する設計べ
    き指数と関連することを特徴とする、請求項１３に記載の方法。
  15. 【請求項１５】 前記第二の多項式部分が前記任意の基準を満たすかどうかを決
    定するための前記任意の基準が、等式１=L mod vを備え、ここで、Ｌが前記任意
    のウィンドミル多項式の次数であり、ｖが前記第二の多項式に関連する設計べき
    指数であることを特徴とする請求項１３に記載の方法。
  16. 【請求項１６】 前記任意の基準を前記特性のそれぞれが満たすかどうかを決定
    するための前記任意の基準が、等式 v-1=L mod vを備え、ここで、Ｌが前記任意
    のウィンドミル多項式の次数であり、ｖが前記第二の多項式に関連する設計べき
    指数であることを特徴とする請求項１４に記載の方法。
  17. 【請求項１７】 擬似ランダムノイズシーケンスを生成するための擬似ランダム
    ノイズ生成器であって、 任意のワード長の任意のメモリーワードをそれぞれのメモリーエレメントに格
    納するためのメモリーエレメントセットと、 前記セットの各メモリーエレメントを初期状態値で初期化するためのイニシャ
    ライザと、 前記セットのメモリーエレメントの少なくとも一つに格納されている、少なく
    とも一つのメモリーワードを選択するための出力シーケンスセレクタであって、
    前期出力シーケンスが擬似ランダムノイズシーケンスの一部を構成する出力シー
    ケンスセレクタと、 前記セットのメモリーエレメントの少なくとも一つに格納される、少なくとも
    一つの新規メモリーワードを選択するための新規メモリーワードセレクタであっ
    て、 前記新規メモリーワードが、前記メモリーエレメントのセットのメモリーエレメ
    ントに格納されたメモリーワードの任意の結合から構成されており、少なくとも
    一つの新規メモリーワードの数が出力シーケンスを構成するために選択されたメ
    モリーワードの数と一致する、新規メモリーワードセレクタと を備えることを特徴とする擬似ランダムノイズ生成器。
  18. 【請求項１８】 任意のウィンドミル多項式のために、共通擬似ランダムシーケ
    ンスを生成するための、ウィンドミル多項式生成器の代替構成の互換性を決定す
    る装置であって、前記任意のウィンドミル多項式が、ウィンドミル多項式次数及
    びウィンドミル多項式重みシーケンスによって識別される装置が、 任意の多項式の指示を受けるために組み合わされた特性を与える手段であって
    、前記手段が第一の多項式部分と第二の多項式部分で任意の多項式の特性を与え
    るための手段であり、前記第一の多項式部分の次数は、前記任意のウィンドミル
    多項式のウィンドミル多項式次数と一致する手段と、 前記特性を与える手段の指示を受けるために組み合わされた決定手段であって
    、前記決定手段が、前記第一の多項式と結合することで任意のウィンドミル多項
    式を構成する前記第二の多項式部分の特性を決定する手段であり、各特性により
    ウィンドミル生成器の分離構成が識別され、任意の基準を前記第二の多項式部分
    の各特性が満たすかどうかを決定する手段と、 前記任意の基準を前記特性が満たす場合には、互換性のある交番構成としてウ
    ィンドミル生成器の特性を識別するための識別手段と を備えることを特徴とする決定装置。
JP2000535117A 1998-03-06 1999-02-09 擬似ランダムシーケンス生成器及び生成方法 Expired - Lifetime JP4652568B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US09/036,390 US6339645B2 (en) 1998-03-06 1998-03-06 Pseudo-random sequence generator and associated method
US09/036,390 1998-03-06
PCT/SE1999/000172 WO1999045673A1 (en) 1998-03-06 1999-02-09 Pseudo-random sequence generator and associated method

Publications (3)

Publication Number Publication Date
JP2002506243A true JP2002506243A (ja) 2002-02-26
JP2002506243A5 JP2002506243A5 (ja) 2006-03-30
JP4652568B2 JP4652568B2 (ja) 2011-03-16

Family

ID=21888355

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000535117A Expired - Lifetime JP4652568B2 (ja) 1998-03-06 1999-02-09 擬似ランダムシーケンス生成器及び生成方法

Country Status (18)

Country Link
US (1) US6339645B2 (ja)
EP (1) EP1060591B1 (ja)
JP (1) JP4652568B2 (ja)
KR (1) KR100607376B1 (ja)
CN (2) CN1236582C (ja)
AR (2) AR018140A1 (ja)
AT (1) ATE536677T1 (ja)
AU (1) AU752443B2 (ja)
BR (1) BR9908582A (ja)
CO (1) CO4830487A1 (ja)
DK (1) DK1060591T3 (ja)
EE (1) EE200000515A (ja)
ES (1) ES2377553T3 (ja)
HK (1) HK1037821A1 (ja)
IL (2) IL138277A0 (ja)
MY (1) MY125641A (ja)
TR (1) TR200002566T2 (ja)
WO (1) WO1999045673A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007029330A1 (ja) * 2005-09-09 2007-03-15 Mitsubishi Denki Kabushiki Kaisha 擬似乱数生成装置
JP2009533705A (ja) * 2006-04-10 2009-09-17 フランス テレコム ソシエテ アノニム 擬似ランダムストリングを生成するための方法及びデバイス

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7170996B1 (en) * 1999-10-18 2007-01-30 Qualcomm Incorporated Random number generation for encrypting cellular communications
ATE403272T1 (de) * 1999-12-22 2008-08-15 Ericsson Telefon Ab L M Verfahren und elektrische vorrichtung für die leistungsfähige generierung von mehrfachraten- pseudozufallsfolgen
JP3735670B2 (ja) * 2003-03-19 2006-01-18 独立行政法人情報通信研究機構 乱数列生成装置、暗号化復号化装置、乱数列生成方法、暗号化復号化方法、ならびに、プログラム
US7097107B1 (en) 2003-04-09 2006-08-29 Mobile-Mind, Inc. Pseudo-random number sequence file for an integrated circuit card
US7194496B2 (en) * 2003-05-02 2007-03-20 Spirent Communications Of Rockville, Inc. System and method for producing functions for generating pseudo-random bit sequences
US20080281892A1 (en) * 2004-09-22 2008-11-13 Erwin Hemming Method and Apparatus for Generating Pseudo Random Numbers
WO2006048703A1 (en) * 2004-11-05 2006-05-11 Synaptic Laboratories Limited Process of and apparatus for encoding a signal
CN100446483C (zh) * 2006-05-12 2008-12-24 华为技术有限公司 一种相关性序列码的产生方法及装置
EP2001154A1 (fr) * 2007-06-05 2008-12-10 Nicolas Reffe Procédé et dispositif de chiffrement/déchiffrement d'une séquence de données d'entrée
US8161329B2 (en) * 2009-11-11 2012-04-17 International Business Machines Corporation Generating random sequences based on stochastic generative model having multiple random variates
US20120031343A1 (en) * 2010-08-03 2012-02-09 Deluze James Robert Multi-factorial electronic shark repellant
CN103440119B (zh) * 2013-07-08 2016-03-23 中国航空无线电电子研究所 一种基于m序列发生器的本原多项式伪随机序列发生器
CN114999504A (zh) * 2022-05-12 2022-09-02 中国矿业大学 基于风车变换的音频置乱方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0243594A (ja) * 1988-08-03 1990-02-14 Matsushita Electric Ind Co Ltd 二元擬似乱数発生器

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
ES523432A0 (es) 1982-08-03 1984-06-01 Stefani & C G Pernumia Perfeccionamientos en los dispositivos de seguridad para aparatos de calentamiento por gas
US4755987A (en) * 1987-06-05 1988-07-05 Bell Communications Research, Inc. High speed scrambling at lower clock speeds
FR2619976A1 (fr) 1987-09-01 1989-03-03 Mouly Michel Generateur de sequence de caractere pseudo-aleatoire de grande longueur
US5228054A (en) * 1992-04-03 1993-07-13 Qualcomm Incorporated Power-of-two length pseudo-noise sequence generator with fast offset adjustment
US5377270A (en) * 1993-06-30 1994-12-27 United Technologies Automotive, Inc. Cryptographic authentication of transmitted messages using pseudorandom numbers
US5438622A (en) * 1994-01-21 1995-08-01 Apple Computer, Inc. Method and apparatus for improving the security of an electronic codebook encryption scheme utilizing an offset in the pseudorandom sequence
FR2721414B1 (fr) 1994-06-15 1996-08-09 Inst Nat Rech Inf Automat Générateur de code quasi-aléatoire.
US5745522A (en) * 1995-11-09 1998-04-28 General Instrument Corporation Of Delaware Randomizer for byte-wise scrambling of data
US5859912A (en) * 1996-03-22 1999-01-12 General Electric Company Digital information privacy system

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0243594A (ja) * 1988-08-03 1990-02-14 Matsushita Electric Ind Co Ltd 二元擬似乱数発生器

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007029330A1 (ja) * 2005-09-09 2007-03-15 Mitsubishi Denki Kabushiki Kaisha 擬似乱数生成装置
GB2444567A (en) * 2005-09-09 2008-06-11 Mitsubishi Electric Corp Pseudo random number generation device
GB2444567B (en) * 2005-09-09 2011-01-05 Mitsubishi Electric Corp Pseudo-random number generator
JP4718455B2 (ja) * 2005-09-09 2011-07-06 三菱電機株式会社 擬似乱数生成装置及び擬似乱数生成方法及び擬似乱数生成プログラム
US8443020B2 (en) 2005-09-09 2013-05-14 Mitsubishi Electric Corporation Pseudo random number generator
JP2009533705A (ja) * 2006-04-10 2009-09-17 フランス テレコム ソシエテ アノニム 擬似ランダムストリングを生成するための方法及びデバイス

Also Published As

Publication number Publication date
IL138277A (en) 2006-09-05
IL138277A0 (en) 2001-10-31
AR018140A1 (es) 2001-10-31
US6339645B2 (en) 2002-01-15
CN1236582C (zh) 2006-01-11
ES2377553T3 (es) 2012-03-28
CN100340081C (zh) 2007-09-26
EP1060591A1 (en) 2000-12-20
EE200000515A (et) 2002-02-15
AU752443B2 (en) 2002-09-19
HK1037821A1 (en) 2002-02-15
KR20010041651A (ko) 2001-05-25
WO1999045673A1 (en) 1999-09-10
AU2751299A (en) 1999-09-20
EP1060591B1 (en) 2011-12-07
US20010012363A1 (en) 2001-08-09
KR100607376B1 (ko) 2006-08-02
DK1060591T3 (da) 2012-04-02
BR9908582A (pt) 2000-11-21
MY125641A (en) 2006-08-30
CN1540917A (zh) 2004-10-27
TR200002566T2 (tr) 2001-02-21
JP4652568B2 (ja) 2011-03-16
ATE536677T1 (de) 2011-12-15
CO4830487A1 (es) 1999-08-30
CN1299543A (zh) 2001-06-13
AR025517A1 (es) 2002-12-04

Similar Documents

Publication Publication Date Title
US5113444A (en) Random choice cipher system and method
US5757913A (en) Method and apparatus for data authentication in a data communication environment
JP4652568B2 (ja) 擬似ランダムシーケンス生成器及び生成方法
AU2008327506B2 (en) Method and system for encryption of data
Ostrovsky et al. Private searching on streaming data
Pieprzyk et al. Design of hashing algorithms
US20060123073A1 (en) Random number generators
WO2014109828A2 (en) Method for secure substring search
US20090113213A1 (en) System and method for searching encrypted numerical data
CN109740362B (zh) 一种基于熵编码的密文索引生成与检索方法及系统
JP2003516552A (ja) 暗号通信方法および装置
US20040096056A1 (en) Method of encryption using multi-key process to create a variable-length key
US8122075B2 (en) Pseudorandom number generator and encryption device using the same
CN115333777B (zh) 数据加密方法、系统、装置及存储介质
US20120027198A1 (en) System and method for cryptographic communications using permutation
CN113407966B (zh) 具有密钥更新与密文分享功能的可搜索公钥加密方法和系统
US7587046B2 (en) Method and apparatus for generating keystream
AU5360499A (en) Efficient hashing method
US10917232B1 (en) Data enciphering or deciphering using a hierarchical assignment system
US8126140B2 (en) Generation of a pseudorandom data sequence
Xua et al. A novel block cipher based on chaotic maps
Jiang et al. On the CLD Attack to a Statistical Model of a Key Stream Generator.
CN116702190A (zh) 一种支持多方的隐匿查询方法
Suwais et al. New classification of existing stream ciphers
Sklavos et al. Area-Optimized Architectures & Implementation of PELICAN MAC Function

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060206

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060206

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7426

Effective date: 20060206

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20060206

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090629

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20090924

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20091001

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091225

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100813

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101110

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20101203

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20101216

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131224

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term