JP2002367877A - Method for forming resist pattern, method for forming wiring, and electronic component - Google Patents
Method for forming resist pattern, method for forming wiring, and electronic componentInfo
- Publication number
- JP2002367877A JP2002367877A JP2001168116A JP2001168116A JP2002367877A JP 2002367877 A JP2002367877 A JP 2002367877A JP 2001168116 A JP2001168116 A JP 2001168116A JP 2001168116 A JP2001168116 A JP 2001168116A JP 2002367877 A JP2002367877 A JP 2002367877A
- Authority
- JP
- Japan
- Prior art keywords
- resist pattern
- forming
- substrate
- photoresist
- region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Photosensitive Polymer And Photoresist Processing (AREA)
- Materials For Photolithography (AREA)
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】本願発明は、基板上に、リフ
トオフ法により配線パターンや電極パターンなどを形成
する場合に用いられるレジストパターンの形成方法、配
線形成方法、及び該レジストパターンを用いて製造され
る電子部品に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method of forming a resist pattern, a method of forming a wiring, and a method of manufacturing a wiring pattern, which are used when forming a wiring pattern or an electrode pattern on a substrate by a lift-off method. Electronic components.
【０００２】[0002]
【従来の技術】半導体基板、誘電体基板、焦電性基板な
どの各種基板上に金属配線（配線パターンや電極パター
ンなどを含む）を形成する方法の一つとして、リフトオ
フ法が広く用いられている。このリフトオフ法は、基板
上に所定のレジストパターンを形成した後に、配線材料
（金属材料）を蒸着法やスパッタリング法などの方法に
より基板上に成膜した後、レジストパターン上の不要な
配線材料を、レジストパターンとともに除去することに
より、基板上に所望のパターンの金属配線を形成する方
法である。2. Description of the Related Art A lift-off method is widely used as one of methods for forming metal wiring (including a wiring pattern and an electrode pattern) on various substrates such as a semiconductor substrate, a dielectric substrate, and a pyroelectric substrate. I have. In the lift-off method, after a predetermined resist pattern is formed on a substrate, a wiring material (metal material) is formed on the substrate by a method such as an evaporation method or a sputtering method, and then unnecessary wiring material on the resist pattern is removed. And removing the resist pattern together with the resist pattern to form a metal wiring of a desired pattern on the substrate.
【０００３】このようなリフトオフ法により、基板上に
金属配線を形成する場合、金属配線と、レジストパター
ン上の不要な配線材料とを分離し、剥離しやくするため
に、図６に模式的に示すように、基板５１の表面に、断
面形状において、レジスト５２の側面（内壁部）５３が
オーバーハング状で、アンダーカット部５４を備えたレ
ジストパターンを形成することが必要になる。When a metal wiring is formed on a substrate by such a lift-off method, a schematic diagram of FIG. 6 is used to separate the metal wiring from an unnecessary wiring material on the resist pattern and to make it easy to peel off. As shown in the figure, it is necessary to form a resist pattern on the surface of the substrate 51 having a cross-sectional side surface (inner wall portion) 53 of the resist 52 with an overhang shape and an undercut portion 54.
【０００４】ところで、従来のレジストパターンの形成
方法の一つに、レジスト現像液に溶解する有機膜を用い
たレジストパターンの形成方法が特公平７−６０５８号
に開示されている。すなわち、この方法においては、以
下の手順により、レジストパターンの形成が行われる。Japanese Patent Publication No. 7-6058 discloses a method of forming a resist pattern using an organic film dissolved in a resist developer as one of the conventional methods of forming a resist pattern. That is, in this method, a resist pattern is formed by the following procedure.
【０００５】(1)まず、図７(ａ)に示すように、基板６
１上に有機膜６２を塗布し、さらに有機膜６２の上にポ
ジ型フォトレジスト６３を塗布した後、マスク６４を通
して紫外線を露光する。 (2)それから、図７(ｂ)に示すように、レジスト現像液
により現像を行うことにより、ポジ型フォトレジスト６
３の露光領域６５を、現像液６６により溶解除去する。 (3)それから、図７(ｃ)に示すように、オーバー現像を
実施することにより、有機膜６２の、ポジ型フォトレジ
スト６３の露光領域６５の下側に位置する領域６７を、
レジスト現像液６６により溶解除去する。 (4)そして、図７(ｄ)に示すように、さらなるオーバー
現像を実施することにより、ポジ型フォトレジスト６３
の未露光領域６８の下側に位置する有機膜側面部６９を
レジスト現像液６６により溶解除去する。 (5)その後、現像を終了し、基板を洗浄することによ
り、図７(ｅ)に示すように、リフトオフ工程に適した、
側面（内壁部）７１がオーバーハング状で、アンダーカ
ット部７２を備えたレジストパターン７３が形成され
る。(1) First, as shown in FIG.
An organic film 62 is applied on the substrate 1, and a positive photoresist 63 is applied on the organic film 62, and then exposed to ultraviolet light through a mask 64. (2) Then, as shown in FIG. 7 (b), the positive photoresist 6 is developed by developing with a resist developer.
The third exposure region 65 is dissolved and removed by the developer 66. (3) Then, as shown in FIG. 7C, by performing over-development, a region 67 of the organic film 62 located below the exposure region 65 of the positive photoresist 63 is removed.
The resist is dissolved and removed with a resist developer 66. (4) Then, as shown in FIG. 7 (d), by further performing over-development, the positive photoresist 63
The organic film side surface portion 69 located below the unexposed area 68 is dissolved and removed by the resist developer 66. (5) Thereafter, the development is completed, and the substrate is washed, so as to be suitable for the lift-off step, as shown in FIG.
A side surface (inner wall portion) 71 is overhanged, and a resist pattern 73 having an undercut portion 72 is formed.
【０００６】[0006]
【発明が解決しようとする課題】しかしながら、上記従
来のレジストパターンの形成方法においては、ＬｉＴａ
Ｏ3、ＬｉＮｂＯ3のような誘電体からなる基板上にレジ
ストパターンを形成する場合、基板裏面からの反射光に
より、フォトレジストの未露光領域が感光して、現像時
に溶失してしまい、マスク設計の際に意図したレジスト
未露光領域寸法よりも平面形状寸法の小さなレジストパ
ターンが形成されてしまうという問題点がある。However, in the above conventional method for forming a resist pattern, LiTa
When a resist pattern is formed on a substrate made of a dielectric material such as O 3 or LiNbO 3 , an unexposed region of the photoresist is exposed to light from the back surface of the substrate and is lost during development. There is a problem that a resist pattern having a planar shape smaller than the dimension of the unexposed resist area intended at the time of design is formed.
【０００７】また、図８(ａ)に示すように、マスク６４
の遮光領域６４ａと透光領域６４ｂが密に配設されてい
る部分（すなわち、ポジ型フォトレジスト６３の露光領
域と未露光領域が密に存在する部分）では、基板６１の
裏面からの反射光量が大きくなり、レジストパターンの
平面形状寸法はマスク設計寸法より小さくなるのに対し
て、図８(ｂ)に示すように、マスク６４の透光領域６４
ｂが、遮光部分６４ａに対して粗に配設されている部分
（すなわち、ポジ型フォトレジスト６３の露光領域が粗
である部分）では、基板６１の裏面からの反射光量が小
さくなり、レジストパターンの平面形状寸法とマスク設
計寸法との誤差が小さくなる。その結果、同じ基板６１
上でも、レジストパターンの密度により形成されるレジ
ストパターンの寸法が異なってしまうという問題点があ
る。Further, as shown in FIG.
In a portion where the light-shielding region 64a and the light-transmitting region 64b are densely arranged (that is, a portion where the exposed region and the unexposed region of the positive photoresist 63 exist densely), the amount of light reflected from the back surface of the substrate 61 8B, the planar shape dimension of the resist pattern becomes smaller than the mask design dimension, whereas, as shown in FIG.
In a portion where b is coarsely arranged with respect to the light shielding portion 64a (that is, a portion where the exposure region of the positive photoresist 63 is rough), the amount of light reflected from the back surface of the substrate 61 is small, and the resist pattern The error between the planar shape and the mask design dimension is reduced. As a result, the same substrate 61
Even above, there is a problem that the size of the formed resist pattern varies depending on the density of the resist pattern.
【０００８】本願発明は、上記問題点を解決するもので
あり、基板の裏面からの反射光に起因するレジストパタ
ーンの寸法誤差や面内分布の発生を抑制して、所望のレ
ジストパターンを形成することが可能なレジストパター
ンの形成方法、該レジストパターンを用いた配線形成方
法、及び該レジストパターンを用いて製造される電子部
品を提供することを目的とする。The present invention solves the above-mentioned problem, and forms a desired resist pattern by suppressing a dimensional error and an in-plane distribution of the resist pattern caused by light reflected from the back surface of the substrate. It is an object to provide a method of forming a resist pattern, a method of forming a wiring using the resist pattern, and an electronic component manufactured using the resist pattern.
【０００９】[0009]
【課題を解決するための手段】上記目的を達成するため
に、本願発明（請求項１）のレジストパターンの形成方
法は、レジストパターンを形成すべき基板上に、レジス
ト現像液に溶解する反射防止膜を形成する反射防止膜形
成工程と、前記基板上に配設された反射防止膜の上にフ
ォトレジストを配設するフォトレジスト配設工程と、前
記フォトレジストを露光する露光工程と、露光された前
記フォトレジストを現像する現像工程と、前記フォトレ
ジストの現像後に、さらに現像を行うオーバー現像工程
とを具備することを特徴としている。In order to achieve the above object, a method for forming a resist pattern according to the present invention (claim 1) comprises an anti-reflection solution dissolved in a resist developer on a substrate on which a resist pattern is to be formed. Forming an anti-reflection film, forming a film, providing a photoresist on the anti-reflection film provided on the substrate, providing a photoresist, exposing the photoresist, exposing the photoresist, A developing step of developing the photoresist, and an over-developing step of performing further development after developing the photoresist.
【００１０】基板上に、レジスト現像液に溶解する反射
防止膜を形成した後、反射防止膜の上にフォトレジスト
を配設し、露光を行うことにより、基板の裏面からの反
射を反射防止膜により防止して、露光量のばらつきによ
るレジストパターン寸法誤差や面内分布の発生を抑制す
ることが可能になる。また、Ｓｉ基板の表面からの反射
光による定在波効果を抑制することが可能になり、１μ
m未満の微細なレジストパターンを形成することが可能
になる。また、フォトレジストを現像した後、さらに現
像（オーバー現像）を行うことにより、反射防止膜の、
フォトレジストが現像工程で除去された領域に対応する
領域を溶解除去することが可能になり、寸法誤差の少な
いレジストパターンを形成することが可能になる。な
お、オーバー現像は、フォトレジストの現像と一連の工
程で行うことが可能であり、工程の複雑化を招くことは
ない。After forming an anti-reflection film that dissolves in a resist developing solution on a substrate, a photoresist is disposed on the anti-reflection film, and exposure is performed so that reflection from the back surface of the substrate is prevented. This makes it possible to suppress the occurrence of resist pattern dimensional errors and in-plane distribution due to variations in the exposure amount. Further, it is possible to suppress the standing wave effect due to the light reflected from the surface of the Si substrate.
It is possible to form a fine resist pattern of less than m. In addition, after developing the photoresist, by further performing development (over development),
It is possible to dissolve and remove the region corresponding to the region where the photoresist has been removed in the developing step, and it is possible to form a resist pattern with a small dimensional error. Note that over-development can be performed in a series of steps with the development of the photoresist, and does not complicate the steps.
【００１１】また、請求項２のレジストパターンの形成
方法は、前記オーバー現像工程が、(ａ)反射防止膜の、
フォトレジストが現像工程で除去された領域に対応する
領域を溶解除去する工程と、(ｂ)さらにオーバー現像を
行って、反射防止膜の溶解除去された領域の内壁部を溶
解除去することにより、アンダーカット部を形成する工
程とを備えていることを特徴としている。Further, in the method for forming a resist pattern according to claim 2, the over-developing step comprises the steps of:
A step of dissolving and removing the area corresponding to the area where the photoresist has been removed in the developing step, and (b) further performing over-development to dissolve and remove the inner wall of the dissolved and removed area of the antireflection film, Forming an undercut portion.
【００１２】オーバー現像工程において、反射防止膜の
フォトレジストが現像工程で除去された領域に対応する
領域を溶解除去した後、さらに、オーバー現像を行っ
て、反射防止膜の、溶解除去領域の内壁部を溶解除去す
ることにより、リフトオフ工程に適した、側面（内壁
部）がオーバーハング状で、アンダーカット部を備えた
レジストパターンを効率よく形成することが可能にな
る。In the over-development step, after the area corresponding to the area where the photoresist of the anti-reflection film has been removed in the development step is dissolved and removed, the over-development is further performed, and the inner wall of the dissolution-removed area of the anti-reflection film is removed. By dissolving and removing the portion, it becomes possible to efficiently form a resist pattern having an overhanging side surface (inner wall portion) and having an undercut portion, which is suitable for the lift-off process.
【００１３】また、本願発明（請求項３）の配線形成方
法は、請求項１又は２記載の方法により基板上に形成さ
れたレジストパターンを介して、基板上に金属配線を形
成する工程を具備することを特徴としている。Further, the wiring forming method of the present invention (claim 3) includes a step of forming a metal wiring on a substrate via a resist pattern formed on the substrate by the method of claim 1 or 2. It is characterized by doing.
【００１４】本願の請求項１又は２記載の方法により基
板上に形成されたレジストパターンを介して、基板上に
金属配線を形成することにより、所望の配線パターン
や、電極パターンを確実に形成することが可能になる。By forming a metal wiring on the substrate through the resist pattern formed on the substrate by the method according to claim 1 of the present application, a desired wiring pattern and an electrode pattern are reliably formed. It becomes possible.
【００１５】また、請求項４の電子部品は、伝送線路、
薄膜回路基板、インダクタ、帯域フィルター、表面弾性
波素子及び誘電体共振器からなる群より選ばれるいずれ
か一つの電子部品であって、請求項１又は２記載の方法
により形成されたレジストパターンを介して、基板上に
金属配線を形成する工程を経て製造されたものであるこ
とを特徴としている。The electronic component according to claim 4 is a transmission line,
An electronic component selected from the group consisting of a thin film circuit board, an inductor, a bandpass filter, a surface acoustic wave device, and a dielectric resonator, wherein the electronic component is formed via a resist pattern formed by the method according to claim 1 or 2. And is manufactured through a process of forming a metal wiring on a substrate.
【００１６】本願発明の電子部品は、請求項１又は２記
載の方法で形成されたレジストパターンを用いて基板上
に金属配線が形成されており、所望のパターンの配線を
備えた信頼性の高い電子部品を提供することができるよ
うになる。In the electronic component of the present invention, a metal wiring is formed on a substrate by using the resist pattern formed by the method of claim 1 or 2, and a highly reliable metal wiring having a desired pattern is provided. Electronic components can be provided.
【００１７】[0017]
【発明の実施の形態】以下、本願発明の実施の形態を示
して、その特徴とするところをさらに詳しく説明する。BEST MODE FOR CARRYING OUT THE INVENTION Hereinafter, embodiments of the present invention will be described, and features thereof will be described in more detail.
【００１８】［実施形態１］この実施形態では、リフト
オフ工法により配線を形成するのに用いるレジストパタ
ーンを形成する場合を例にとって説明する。[Embodiment 1] In this embodiment, a case where a resist pattern used for forming a wiring is formed by a lift-off method will be described as an example.
【００１９】(1)まず、図１(ａ)に示すように、Ｓｉ基
板１上に、レジスト現象液に溶解する反射防止膜（ＸＬ
Ｘ：Ｂｒｅｗｅｒ Ｓｃｉｅｎｃｅ Ｉｎｃ製）２を２
００nmの厚さに塗布した後、１７３℃のホットプレート
上で６０秒間ベークする。(2)それから、反射防止膜２
上にポジ型フォトレジスト（Ｆｉ−ＳＰ２：富士フィル
ムオーリン社製）３を３３５nmの厚さに塗布した後、９
０℃のホットプレート上で９０秒間ベークする。(3)次
に、図１(ｂ)に示すように、上記の反射防止膜２、ポジ
型フォトレジスト３を塗布したＳｉ基板１を、幅が０．
５μmのスリット状透光部と遮蔽部が交互に、かつ平行
に形成されたマスク（０．５μmＬ／Ｓのマスク）４を
用いて露光する。露光条件は以下の通りである。 (a)露光量：２３５mJ／cm2 (b)フォーカスオフセット：＋０．５０ (c)NA：０．６０ (d)σ：０．７０ (4)露光終了後、レジスト現像液（テトラメチルアンモ
ニウムハイドロオキサイド（ＴＭＡＨ）２．３８％水溶
液）にて、Ｓｉ基板１を８０秒間パドル現像する。(1) First, as shown in FIG. 1A, an antireflection film (XL) dissolved in a resist phenomenon liquid is formed on a Si substrate 1.
X: 2 from Brewer Science Inc.
After coating to a thickness of 00 nm, it is baked on a hot plate at 173 ° C. for 60 seconds. (2) Then, anti-reflection film 2
After a positive photoresist (Fi-SP2: manufactured by Fuji Film Ohlin Co., Ltd.) 3 is applied on the top to a thickness of 335 nm, 9
Bake on a hot plate at 0 ° C. for 90 seconds. (3) Next, as shown in FIG. 1 (b), the Si substrate 1 on which the antireflection film 2 and the positive photoresist 3 are applied has a width of 0.
Exposure is performed using a mask (0.5 μm L / S mask) 4 in which slit-shaped light transmitting portions and shielding portions of 5 μm are formed alternately and in parallel. The exposure conditions are as follows. (a) Exposure amount: 235 mJ / cm 2 (b) Focus offset: +0.50 (c) NA: 0.60 (d) σ: 0.70 (4) After completion of exposure, a resist developer (tetramethylammonium hydro The Si substrate 1 is paddle-developed with oxide (TMAH) (a 2.38% aqueous solution) for 80 seconds.
【００２０】なお、この現像工程は、(a)ポジ型フォト
レジスト３を現像して、図１(ｃ)に示すように、露光部
３ａ（図１(ｂ)）を溶解除去する工程、(b)その後にさ
らに現像を続行して、図１(ｄ)に示すように、ポジ型フ
ォトレジスト３の下側に位置する反射防止膜２の、ポジ
型フォトレジスト３が現像により除去された領域５に対
応する領域６を溶解除去する工程（オーバー現像工
程）、及び、(c)さらにオーバー現像を行って、図１
(ｅ)に示すように、反射防止膜２の溶解除去領域６の側
面（内壁部）７を溶解除去することにより、アンダーカ
ット部８を形成する工程の３つの工程を備えている。In this development step, (a) a step of developing the positive photoresist 3 to dissolve and remove the exposed portions 3a (FIG. 1 (b)) as shown in FIG. b) Thereafter, the development is further continued, and as shown in FIG. 1D, the area of the antireflection film 2 located under the positive photoresist 3 where the positive photoresist 3 has been removed by development. The step of dissolving and removing the region 6 corresponding to 5 (over-developing step) and (c) further over-developing,
As shown in FIG. 3E, three steps of forming an undercut portion 8 by dissolving and removing the side surface (inner wall portion) 7 of the dissolution removal region 6 of the antireflection film 2 are provided.
【００２１】上述の(1)〜(4)の工程を実施することによ
り、Ｓｉ基板１上に、０．５μmＬ／Ｓのレジストパタ
ーンが形成される。By performing the above steps (1) to (4), a resist pattern of 0.5 μm L / S is formed on the Si substrate 1.
【００２２】この実施形態１の場合のように、Ｓｉ基板
１上に、レジスト現像液に溶解する反射防止膜２を形成
し、その上に、ポジ型フォトレジスト３を塗布して露光
を行うことにより、Ｓｉ基板１の裏面からの反射を反射
防止膜２により遮り、反射光に起因する露光量のばらつ
きを抑制して、レジストパターンの寸法誤差や面内分布
の発生を防止することが可能になる。As in the case of Embodiment 1, an antireflection film 2 that dissolves in a resist developer is formed on a Si substrate 1, and a positive photoresist 3 is applied thereon and exposed. Accordingly, the reflection from the back surface of the Si substrate 1 is blocked by the antireflection film 2, the variation in the exposure amount due to the reflected light can be suppressed, and the dimensional error and the in-plane distribution of the resist pattern can be prevented. Become.
【００２３】また、Ｓｉ基板１の表面からの反射光によ
る定在波効果を抑制することが可能になり、１μm未満
の微細なレジストパターンを形成することが可能にな
る。Further, the standing wave effect due to the reflected light from the surface of the Si substrate 1 can be suppressed, and a fine resist pattern of less than 1 μm can be formed.
【００２４】また、ポジ型フォトレジスト３を現像した
後、さらに現像（オーバー現像）を行うことにより、反
射防止膜２の、ポジ型フォトレジスト３が現像工程で除
去された領域５に対応する領域６を確実に溶解除去する
ことが可能になり、寸法誤差の少ないレジストパターン
を形成することが可能になる。After the positive photoresist 3 is developed, further development (over-development) is performed, so that the area of the antireflection film 2 corresponding to the area 5 where the positive photoresist 3 has been removed in the developing step. 6 can be reliably dissolved and removed, and a resist pattern with small dimensional errors can be formed.
【００２５】また、現像工程において、反射防止膜２
の、ポジ型フォトレジスト３が現像工程で除去された領
域５に対応する領域６を溶解除去した後、さらに、オー
バー現像を行って、反射防止膜２の、溶解除去領域６の
内壁部７を溶解除去するようにしているので、リフトオ
フ工程に適した、側面（内壁部）７がオーバーハング状
で、アンダーカット部８を備えたレジストパターンを効
率よく形成することができる。In the developing step, the anti-reflection film 2
After dissolving and removing the region 6 corresponding to the region 5 in which the positive photoresist 3 has been removed in the developing step, over-development is further performed to remove the inner wall portion 7 of the dissolution removing region 6 of the antireflection film 2. Since the resist pattern is dissolved and removed, a resist pattern having an overhanging side surface (inner wall portion) 7 and an undercut portion 8 suitable for a lift-off process can be efficiently formed.
【００２６】［実施形態２］ＬｉＮｂＯ3からなる基板
上に、上記実施形態１の方法により、０．５μmＬ／Ｓ
のレジストパターンを形成した後、上層電極膜であるＡ
ｌ膜（膜厚：１００nm）及び下層電極膜であるＴｉ膜
（膜厚：１０nm）を、蒸着・リフトオフして、図２に示
すように、基板１０の表面に、電極（ＩＤＴ電極）１１
と、リフレクタ用電極１２，１３が配設された構造を有
する２ＧＨｚ帯ＨＦＳＡＷフィルターを作製した。[Embodiment 2] On a substrate made of LiNbO 3 , 0.5 μm L / S was formed by the method of Embodiment 1 described above.
After forming the resist pattern of A, the upper electrode film A
1 film (thickness: 100 nm) and a Ti film (thickness: 10 nm) as a lower electrode film are deposited and lifted off, and an electrode (IDT electrode) 11 is formed on the surface of the substrate 10 as shown in FIG.
And a 2 GHz band HFSAW filter having a structure in which reflector electrodes 12 and 13 are provided.
【００２７】以下、この２ＧＨｚ帯ＨＦＳＡＷフィルタ
ーの製造方法について説明する。 (1)まず、図３に示すように、ＬｉＮｂＯ3からなる基板
１０上に、上記実施形態１の方法により、反射防止膜２
及びポジ型フォトレジスト３からなるレジストパターン
２０を形成する。 (2)それから、図４に示すように、レジストパターン２
０の上から、蒸着法により、下層電極膜であるＴｉ膜１
４と、上層電極膜であるＡｌ膜１５を成膜する。なお、
電極膜の密着性を向上させるために、レジストパターン
２０の形成後に、ＵＶオゾンアッシングや、酸素プラズ
マ処理を行ってから、下層電極膜であるＴｉ膜１４と、
上層電極膜であるＡｌ膜１５を蒸着するように構成する
ことも可能である。 (3)次に、基板１０を、溶剤（レジスト剥離液）に浸漬
して、レジスト（レジストパターン）２０を溶解させ、
基板１０からリフトオフすることにより、レジスト及び
不要の電極膜を除去して、図５に示すように、Ｔｉ膜１
４とＡｌ膜１５からなる２層構造のＩＤＴ電極１１（あ
るいはリフレクタ用電極１２，１３）を形成する。これ
により、図２に示すような２ＧＨｚ帯ＨＦＳＡＷフィル
ターが得られる。Hereinafter, a method of manufacturing the 2 GHz band HFSAW filter will be described. (1) First, as shown in FIG. 3, an antireflection film 2 is formed on a substrate 10 made of LiNbO 3 by the method of the first embodiment.
Then, a resist pattern 20 made of the positive photoresist 3 is formed. (2) Then, as shown in FIG.
0 from above, a Ti film 1 serving as a lower electrode film is formed by a vapor deposition method.
4 and an Al film 15 as an upper electrode film. In addition,
In order to improve the adhesion of the electrode film, after forming the resist pattern 20, UV ozone ashing or oxygen plasma treatment is performed, and then the Ti film 14 as the lower electrode film is formed.
It is also possible to constitute so that the Al film 15 which is the upper electrode film is deposited. (3) Next, the substrate 10 is immersed in a solvent (resist stripper) to dissolve the resist (resist pattern) 20.
By lifting off the substrate 10, the resist and unnecessary electrode films are removed, and as shown in FIG.
An IDT electrode 11 (or reflector electrodes 12 and 13) having a two-layer structure composed of the AlN 4 and the Al film 15 is formed. Thereby, a 2 GHz band HFSAW filter as shown in FIG. 2 is obtained.
【００２８】なお、上記実施形態２では、下層電極膜が
Ｔｉ膜、上層電極膜がＡｌ膜である２層構造の電極膜を
形成する場合を例にとって説明したが、電極膜の構造や
構成材料などはこれに限定されるものではない。また、
上記実施形態では、基板として、ＬｉＮｂＯ3からなる
基板を用いているが、ＬｉＴａＯ3などの他の材料から
なる基板を用いる場合にも、本願発明を適用することが
可能である。In the second embodiment, the case of forming a two-layer electrode film in which the lower electrode film is a Ti film and the upper electrode film is an Al film has been described as an example. Is not limited to this. Also,
In the above embodiment, a substrate made of LiNbO 3 is used as the substrate, but the present invention can be applied to a case where a substrate made of another material such as LiTaO 3 is used.
【００２９】なお、この実施形態２では、上記実施形態
１の方法により形成された寸法精度や形状精度の高いレ
ジストパターンを用いて基板上に電極膜を形成するよう
にしているので、パターン精度の高い電極（ＩＤＴ電
極）と、リフレクタ用電極を備え、周波数ばらつき及び
損失が少なく、耐電力性に優れた２ＧＨｚ帯ＨＦＳＡＷ
フィルターを得ることが可能になる。In the second embodiment, the electrode film is formed on the substrate using the resist pattern having high dimensional accuracy and high shape accuracy formed by the method of the first embodiment. 2 GHz band HFSAW with high electrode (IDT electrode) and reflector electrode, low frequency variation and loss, and excellent power durability
It becomes possible to obtain a filter.
【００３０】また、上記実施形態１に示すような方法で
形成されたレジストパターンを用いて基板上に金属配線
を形成することにより、信頼性に優れた高品質の伝送線
路、薄膜回路基板、インダクタ、帯域フィルタなどを得
ることが可能になる。Further, by forming a metal wiring on a substrate using the resist pattern formed by the method shown in the first embodiment, a high quality transmission line, a thin film circuit substrate and an inductor having excellent reliability can be obtained. , A band-pass filter and the like can be obtained.
【００３１】なお、本願発明は、さらにその他の点にお
いても上記実施形態１及び２に限定されるものではな
く、レジストパターンの具体的な形状、基板の種類や形
状などに関し、発明の要旨の範囲内において、種々の応
用、変形を加えることが可能である。The present invention is not limited to the above-described first and second embodiments in other respects. The present invention relates to the specific shape of the resist pattern, the type and shape of the substrate, and the like. Within it, various applications and modifications can be made.
【００３２】[0032]
【発明の効果】上述のように、本願発明（請求項１）の
レジストパターンの形成方法は、基板上に、レジスト現
像液に溶解する反射防止膜を形成した後、反射防止膜の
上にフォトレジストを配設し、このフォトレジストに露
光を行うようにしているので、基板の裏面からの反射を
反射防止膜により防止して、露光量のばらつきによるレ
ジストパターン寸法誤差や面内分布の発生を抑制するこ
とができる。また、Ｓｉ基板の表面からの反射光による
定在波効果を抑制することが可能になり、１μm未満の
微細なレジストパターンを形成することができるように
なる。また、フォトレジストを現像した後、さらに現像
（オーバー現像）を行うことにより、反射防止膜の、フ
ォトレジストが現像工程で除去された領域に対応する領
域を溶解除去することが可能になり、寸法誤差の少ない
レジストパターンを形成することが可能になる。As described above, in the method of forming a resist pattern according to the present invention (claim 1), after forming an antireflection film soluble in a resist developer on a substrate, a photo resist is formed on the antireflection film. Since a resist is provided and this photoresist is exposed, reflection from the back surface of the substrate is prevented by an anti-reflection film, and the occurrence of resist pattern dimensional errors and in-plane distribution due to variations in exposure amount is prevented. Can be suppressed. Further, the standing wave effect due to the light reflected from the surface of the Si substrate can be suppressed, and a fine resist pattern of less than 1 μm can be formed. Further, after the photoresist is developed, by performing further development (over-development), it is possible to dissolve and remove an area of the antireflection film corresponding to the area where the photoresist has been removed in the developing step. It is possible to form a resist pattern with few errors.
【００３３】また、請求項２のレジストパターンの形成
方法のように、オーバー現像工程において、反射防止膜
のフォトレジストが現像工程で除去された領域に対応す
る領域を溶解除去した後、さらに、オーバー現像を行っ
て、反射防止膜の、溶解除去領域の内壁部を溶解除去す
るようにした場合、リフトオフ工程に適した、側面（内
壁部）がオーバーハング状で、アンダーカット部を備え
たレジストパターンを効率よく形成することができる。According to a second aspect of the present invention, in the over-developing step, after the area corresponding to the area where the photoresist of the antireflection film is removed in the developing step is dissolved and removed, the over-developing step is further performed. When the development is performed to dissolve and remove the inner wall portion of the dissolution removal region of the antireflection film, a resist pattern having an overhanging side surface (inner wall portion) and an undercut portion suitable for a lift-off process. Can be formed efficiently.
【００３４】また、本願発明（請求項３）の配線形成方
法は、上記の請求項１又は２記載の方法により基板上に
形成されたレジストパターンを介して、基板上に金属配
線を形成するようにしているので、所望の配線パターン
や、電極パターンを確実に形成することが可能になる。According to the wiring forming method of the present invention (claim 3), a metal wiring is formed on a substrate via a resist pattern formed on the substrate by the method of claim 1 or 2. Therefore, it is possible to reliably form a desired wiring pattern and electrode pattern.
【００３５】また、請求項４の電子部品は、請求項１又
は２記載の方法で形成されたレジストパターンを用いて
基板上に金属配線が形成されており、所望のパターンの
配線を備えた信頼性の高い電子部品を提供することがで
きる。According to a fourth aspect of the present invention, there is provided an electronic component in which a metal wiring is formed on a substrate using the resist pattern formed by the method according to the first or second aspect, and the electronic component has a wiring having a desired pattern. It is possible to provide an electronic component having high reliability.
【図１】(ａ)〜(ｅ)は本願発明の一実施形態（実施形態
１）にかかるレジストパターンの形成方法を示す図であ
る。FIGS. 1A to 1E are diagrams showing a method for forming a resist pattern according to an embodiment (Embodiment 1) of the present invention.
【図２】本願発明の実施形態（実施形態２）にかかる電
子部品（２ＧＨｚ帯ＨＦＳＡＷフィルター）を示す図で
ある。FIG. 2 is a diagram showing an electronic component (2 GHz band HFSAW filter) according to an embodiment (Embodiment 2) of the present invention.
【図３】実施形態２の２ＧＨｚ帯ＨＦＳＡＷフィルター
の製造工程を示す図である。FIG. 3 is a diagram illustrating a manufacturing process of a 2 GHz band HFSAW filter according to a second embodiment.
【図４】実施形態２の２ＧＨｚ帯ＨＦＳＡＷフィルター
の製造工程を示す図である。FIG. 4 is a diagram illustrating a manufacturing process of a 2 GHz band HFSAW filter according to a second embodiment.
【図５】実施形態２の２ＧＨｚ帯ＨＦＳＡＷフィルター
の製造工程を示す図である。FIG. 5 is a diagram illustrating a manufacturing process of a 2 GHz band HFSAW filter according to a second embodiment.
【図６】レジストパターンの構造の一例を示す図であ
る。FIG. 6 is a diagram illustrating an example of the structure of a resist pattern.
【図７】(ａ)〜(ｅ)は従来のレジストパターンの形成方
法を示す図である。FIGS. 7A to 7E are diagrams showing a conventional method of forming a resist pattern.
【図８】(ａ)，(ｂ)は従来のレジストパターンの形成方
法の問題点を説明する図である。FIGS. 8A and 8B are diagrams for explaining a problem of a conventional method of forming a resist pattern.
１ Ｓｉ基板 ２ 反射防止膜 ３ ポジ型フォトレジスト ３ａ 露光部 ４ マスク（０．５μmＬ／Ｓのマスク） ５ ポジ型フォトレジストの除去された領域 ６ 反射防止膜の溶解除去領域 ７ 反射防止膜の溶解除去領域の側面（内壁部） ８ アンダーカット部 １０ 基板 １１ 電極（ＩＤＴ電極） １２，１３ リフレクタ用電極 １４ Ｔｉ膜 １５ Ａｌ膜 ２０ レジストパターン Reference Signs List 1 Si substrate 2 Antireflection film 3 Positive photoresist 3a Exposure part 4 Mask (0.5 μm L / S mask) 5 Region where positive photoresist was removed 6 Dissolution removal region of antireflection film 7 Dissolution of antireflection film Side surface (inner wall portion) of removal area 8 Undercut portion 10 Substrate 11 Electrode (IDT electrode) 12, 13 Reflector electrode 14 Ti film 15 Al film 20 Resist pattern
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｈ０１Ｌ 21/3205 Ｈ０１Ｌ 21/30 ５７４ 41/18 ５７０ 41/22 21/88 Ｇ 41/22 Ｚ 41/18 １０１Ａ Ｆターム(参考） 2H025 AA03 AB15 AB16 AB17 AC01 AD03 DA34 FA03 FA17 FA40 FA44 2H096 AA25 AA26 AA27 BA09 CA06 EA02 GA08 HA17 HA28 JA04 4M104 AA01 AA10 DD68 DD71 HH14 5F033 QQ02 QQ42 XX03 5F046 LA14 LA18 PA07 ──────────────────────────────────────────────────続 き Continued on the front page (51) Int.Cl. 7 Identification symbol FI Theme coat ゛ (Reference) H01L 21/3205 H01L 21/30 574 41/18 570 41/22 21/88 G 41/22 Z 41/18 101A F-term (reference) 2H025 AA03 AB15 AB16 AB17 AC01 AD03 DA34 FA03 FA17 FA40 FA44 2H096 AA25 AA26 AA27 BA09 CA06 EA02 GA08 HA17 HA28 JA04 4M104 AA01 AA10 DD68 DD71 HH14 5F033 QQ02 QQ42 LA XX03 LA07
Claims (4)
レジスト現像液に溶解する反射防止膜を形成する反射防
止膜形成工程と、 前記基板上に配設された反射防止膜の上にフォトレジス
トを配設するフォトレジスト配設工程と、 前記フォトレジストを露光する露光工程と、 露光された前記フォトレジストを現像する現像工程と、 前記フォトレジストの現像後に、さらに現像を行うオー
バー現像工程とを具備することを特徴とするレジストパ
ターンの形成方法。1. A substrate on which a resist pattern is to be formed,
An anti-reflection film forming step of forming an anti-reflection film that dissolves in a resist developer; a photoresist disposing step of disposing a photoresist on the anti-reflection film disposed on the substrate; A method for forming a resist pattern, comprising: an exposing step of exposing; a developing step of developing the exposed photoresist; and an over-developing step of performing further development after developing the photoresist.
れた領域に対応する領域を溶解除去する工程と、 (ｂ)さらにオーバー現像を行って、反射防止膜の溶解除
去された領域の内壁部を溶解除去することにより、アン
ダーカット部を形成する工程とを備えていることを特徴
とする請求項１記載のレジストパターンの形成方法。2. The over-developing step includes: (a) dissolving and removing a region of the anti-reflection film corresponding to the region where the photoresist has been removed in the developing step; and (b) further performing over-developing; 2. A method for forming a resist pattern according to claim 1, further comprising the step of forming an undercut portion by dissolving and removing an inner wall portion of the region where the antireflection film has been dissolved and removed.
形成されたレジストパターンを介して、基板上に金属配
線を形成する工程を具備することを特徴とする配線形成
方法。3. A method for forming a wiring, comprising the step of forming a metal wiring on a substrate via a resist pattern formed on the substrate by the method according to claim 1.
域フィルター、表面弾性波素子及び誘電体共振器からな
る群より選ばれるいずれか一つの電子部品であって、請
求項１又は２記載の方法により形成されたレジストパタ
ーンを介して、基板上に金属配線を形成する工程を経て
製造されたものであることを特徴とする電子部品。4. The method according to claim 1, wherein the electronic component is selected from the group consisting of a transmission line, a thin film circuit board, an inductor, a bandpass filter, a surface acoustic wave device, and a dielectric resonator. An electronic component manufactured through a step of forming a metal wiring on a substrate via a resist pattern formed by the method.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001168116A JP2002367877A (en) | 2001-06-04 | 2001-06-04 | Method for forming resist pattern, method for forming wiring, and electronic component |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001168116A JP2002367877A (en) | 2001-06-04 | 2001-06-04 | Method for forming resist pattern, method for forming wiring, and electronic component |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002367877A true JP2002367877A (en) | 2002-12-20 |
Family
ID=19010392
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001168116A Withdrawn JP2002367877A (en) | 2001-06-04 | 2001-06-04 | Method for forming resist pattern, method for forming wiring, and electronic component |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2002367877A (en) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006303504A (en) * | 2005-03-23 | 2006-11-02 | Asml Netherlands Bv | Process of processing reduced pitch multiple exposures |
| JP2008294476A (en) * | 2008-08-25 | 2008-12-04 | Tokyo Electron Ltd | Development processing method and equipment of substrate |
| US7781149B2 (en) | 2005-03-23 | 2010-08-24 | Asml Netherlands B.V. | Reduced pitch multiple exposure process |
| US7906270B2 (en) | 2005-03-23 | 2011-03-15 | Asml Netherlands B.V. | Reduced pitch multiple exposure process |
| US8415092B2 (en) | 2003-12-18 | 2013-04-09 | Tokyo Electron Limited | Substrate developing method, substrate processing method and developing solution supply nozzle |
| JP2014106306A (en) * | 2012-11-26 | 2014-06-09 | Tokyo Ohka Kogyo Co Ltd | Formation method of plating molding object |
| WO2022038041A1 (en) * | 2020-08-21 | 2022-02-24 | Ams Ag | Method for forming a lift-off mask structure |
-
2001
- 2001-06-04 JP JP2001168116A patent/JP2002367877A/en not_active Withdrawn
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8415092B2 (en) | 2003-12-18 | 2013-04-09 | Tokyo Electron Limited | Substrate developing method, substrate processing method and developing solution supply nozzle |
| JP2006303504A (en) * | 2005-03-23 | 2006-11-02 | Asml Netherlands Bv | Process of processing reduced pitch multiple exposures |
| US7781149B2 (en) | 2005-03-23 | 2010-08-24 | Asml Netherlands B.V. | Reduced pitch multiple exposure process |
| JP4630839B2 (en) * | 2005-03-23 | 2011-02-09 | エーエスエムエル ネザーランズ ビー．ブイ． | Reduced pitch multiple exposure method |
| US7906270B2 (en) | 2005-03-23 | 2011-03-15 | Asml Netherlands B.V. | Reduced pitch multiple exposure process |
| US7981595B2 (en) | 2005-03-23 | 2011-07-19 | Asml Netherlands B.V. | Reduced pitch multiple exposure process |
| JP2008294476A (en) * | 2008-08-25 | 2008-12-04 | Tokyo Electron Ltd | Development processing method and equipment of substrate |
| JP2014106306A (en) * | 2012-11-26 | 2014-06-09 | Tokyo Ohka Kogyo Co Ltd | Formation method of plating molding object |
| WO2022038041A1 (en) * | 2020-08-21 | 2022-02-24 | Ams Ag | Method for forming a lift-off mask structure |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7358111B2 (en) | Imageable bottom anti-reflective coating for high resolution lithography | |
| CN101276778A (en) | Method for preparing air bridge using photosensitive subbing | |
| JP2002367877A (en) | Method for forming resist pattern, method for forming wiring, and electronic component | |
| JP3702723B2 (en) | Method for manufacturing piezoelectric vibrating piece | |
| EP1005066A2 (en) | Resist pattern, process for the information of the same, and process for the formation of wiring pattern | |
| JP3337020B2 (en) | Method for manufacturing semiconductor device | |
| JP2002076575A (en) | Method of manufacturing substrate for semiconductor device | |
| JP2002064054A (en) | Resist pattern, method for forming wiring, and electronic parts | |
| JP2001251038A (en) | Method for forming resist pattern of circuit board | |
| CN116073780B (en) | Elastic wave device manufacturing method, resonator and filter | |
| JPH10233641A (en) | Manufacture of surface acoustic wave element | |
| JP4182167B2 (en) | Resist pattern forming method, electrode pattern forming method, and surface acoustic wave device | |
| JP3421268B2 (en) | Pattern formation method | |
| JPS5950053B2 (en) | Photo engraving method | |
| JPH03118546A (en) | Photoresist processor | |
| JP2002217080A (en) | Method for forming electrode pattern | |
| JP3241809B2 (en) | Method for manufacturing photomask having phase shift layer | |
| JP2003158062A (en) | Forming method of resist pattern, wiring forming method and electronic component | |
| JPH0864931A (en) | Microelectrode forming method of electronic component | |
| JP2000181077A (en) | Wiring pattern forming method by lift-off method | |
| JP2626234B2 (en) | Method for manufacturing semiconductor device | |
| JP2002141259A (en) | Manufacturing method for semiconductor device | |
| JPH046284A (en) | Formation of thin-film pattern | |
| JP2000241990A (en) | Photoresist pattern forming method | |
| JPH05323564A (en) | Manufacture of mask |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20080805 |