JP2002366536A

JP2002366536A - プロセッサシステム

Info

Publication number: JP2002366536A
Application number: JP2002116062A
Authority: JP
Inventors: Satoshi Sato; 智佐藤
Original assignee: Fujitsu Ltd
Current assignee: Fujitsu Ltd
Priority date: 2002-04-18
Filing date: 2002-04-18
Publication date: 2002-12-20

Abstract

(57)【要約】【課題】試験プログラムにおける再現テストを加速
し、早期に障害を発見する。【解決手段】ＣＰＵ２，３〜４とメモリ５，６〜７を
有しマスタとして動作するマスタプロセッサ８とスレー
ブとして動作する複数のスレーブプロセッサ９，１０を
並列に接続し、試験プログラム１４〜１６の実行中に障
害を発見するプロセッサシステムにおいて、マスタプロ
セッサ８にエラーが発生したときのシード値をスレーブ
プロセッサ９，１０より収集するシード値収集手段（障
害早期発見プログラム７４内に収容）と、次回の試験で
は収集したシード値をもとに前記試験プログラムを起動
する試験プログラム起動手段（障害早期発見プログラム
７４内に収容）とを備えているため、試験プログラムが
シード値を基に起動され、再現テストが加速され、早期
に障害を発見できる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、ＣＰＵとメモリを
有するＰＥ（プロセッサエレメント（以下、プロセッサ
という））を並列に接続したプロセッサシステムおよび
全プロセッサを監視するプロセッサが走行不能に陥った
とき次のプロセッサを選択する選択プログラムに関す
る。

【０００２】プロセッサシステムとしては、共有メモリ
型のマルチプロセッサシステムと分散メモリ型のパラレ
ルプロセッサシステムがある。共有型のマルチプロセッ
サシステムは、複数のＣＰＵが１つの共有のメモリにそ
れぞれ接続されている（図４７、参照）。この共有メモ
リ型のマルチプロセッサシステムは、メモリが共有され
ていて、データのやりとりが容易であるが、反面独立性
が低い。

【０００３】一方、分散型のパラレルプロセッサシステ
ムは、ＣＰＵとメモリから構成される複数のプロセッサ
が高速ネットワークに並列に接続された構成である（図
４８、参照）。

【０００４】分散型のパラレルプロセッサシステムは、
共有メモリ型のマルチプロセッサと違い、プロセッサ間
の独立性が高いが、反面各プロセッサが独立してメモリ
を有しているため、互いにメモリのデータを見るために
は高速ネットワークを介して行わなくてはならないため
にプログラミングが難しくなっている。

【０００５】このようなパラレルプロセッサシステムに
おいて、試験プログラムを走行させ、監視する場合に
は、パラレルプロセッサシステムの１つのプロセッサが
全プロセッサを集中的に制御、監視するが、この制御、
監視するプロセッサが走行不能に陥った場合でも他のプ
ロセッサが試験プログラムの制御、監視を引き継ぎ、パ
ラレルプロセッサシステムが停止しないようにすること
が必要である。

【０００６】

【従来の技術】従来のパラレルプロセッサシステムとし
ては、例えば図４９に示すようなものがある。

【０００７】図４９において、１０１は高速ネットワー
クであり、高速ネットワーク１０１にはＣＰＵ１０２，
１０３，１０４とメモリ１０５，１０６，１０７を有す
る複数のプロセッサ１０８，１０９，１１０がそれぞれ
接続されている。

【０００８】マスタとなるマスタプロセッサ１０８のメ
モリ１０５にはマスタプログラム１１１と試験プログラ
ム１１２が格納されている。また、スレーブとなるスレ
ーブプロセッサ１０９，１１０のメモリ１０６，１０７
にはスレーブプログラム１１３，１１４と試験プログラ
ム１１５，１１６が格納されている。マスタプロセッサ
１０８、スレーブプロセッサ１０９，１１０はサービス
プロセッサ１１７を介して表示部を有する端末装置１１
８に接続されている。

【０００９】試験プログラム１１２，１１５，１１６
は、ランダムデータ列を生成し、ランダムデータ列から
命令列を作成し、命令列を実行することで自分自身を試
験する。

【００１０】試験プログラム１１２，１１５，１１６を
監視するときは、マスタプログラム１１１とスレーブプ
ログラム１１３，１１４がそれぞれ監視し、さらにマス
タプログラム１１１がスレーブプログラム１１３，１１
４を集中的に制御、監視する。すなわち、マスタプログ
ラム１１１は、スレーブプログラム１１３，１１４を管
理し、サービスプロセッサ１１７を介して端末装置１１
８にデータを表示する。また、データプログラム１１１
にはＨＭＩ（Human Machine Interface ）を制御する図
示しない制御プログラムが設けられている。

【００１１】

【発明が解決しようとする課題】しかしながら、このよ
うな従来のプロセッサシステムにあっては、マスタプロ
グラムが走行するプロセッサは、ＨＭＩを制御する制御
プログラムが走行できる環境が最低限保証できているこ
とを前提に構成されているため、マスタプログラムが走
行しているプロセッサに障害が生じて走行不能に陥った
場合、または他のプロセッサの障害の影響によってマス
タプログラムが走行不能に陥った場合には、プロセッサ
システム全体を制御することができなくなっている。ま
た、ＨＭＩを制御する制御プログラムが障害を含むマス
タプロセッサ上で走行されていて、これが停止した場
合、他の障害要因を保持していてもこれを伝達すること
でできないという問題もあった。

【００１２】本発明は、このような従来の問題に鑑みて
なされたものであって、マスタプロセッサに障害が発生
し、マスタプロセッサが走行不能に陥った場合でもただ
１つのプロセッサの障害のためにプロセッサシステムを
停止させず、試験を続行することができ、また、ＨＭＩ
制御プログラムが走行不能に陥った場合でも障害を伝達
することができるプロセッサシステムおよび選択プログ
ラムを記録した媒体を提供することを目的とする。

【００１３】

【課題を解決するための手段】この目的を達成するため
に、本発明は、次のように構成する（図１、参照）。

【００１４】本発明は、ＣＰＵ２〜４とメモリ５〜７を
有しマスタとして動作するマスタプロセッサ８とスレー
ブとして動作する複数のスレーブプロセッサ９，１０を
並列に接続し、試験プログラムの実行中に前記マスタプ
ロセッサ８が走行不能となったとき次のマスタプロセッ
サを選択するプロセッサシステムにおいて、前記マス
タプロセッサ８に、マスタプロセッサ８が走行不能とな
るエラーを検出するエラー検出処理手段２３と、前記ス
レーブプロセッサ９，１０の一つに、前記マスタプロセ
ッサ８が走行不能となることを監視する監視手段２６
と、前記マスタプロセッサ８内のマスタプログラム１１
をコピーしたマスタコピープログラム２７を設けた。

【００１５】本発明は、ＣＰＵとメモリを有しマスタと
して動作するマスタプロセッサとスレーブとして動作す
る複数のスレーブプロセッサを並列に接続し、試験プロ
グラムをそれぞれ実行するプロセッサシステムにおい
て、前記スレーブプロセッサは、自己のエラー数をカウ
ントするエラー数カウント手段と、カウントしたエラー
数を前記マスタプロセッサに通知するエラー数通知手段
と、マスタプロセッサからの指示によりマスタプロセッ
サのマスタプログラムをコピーするマスタプログラムコ
ピー手段と、を備え、前記マスタプロセッサは、前記ス
レーブプロセッサからのエラー数を受信し、自己のカウ
ントしたエラー数を含めてエラー数の少ないプロセッサ
を選択するプロセッサ選択手段と、自己のマスタプログ
ラムをエラー数の少ないプロセッサに移動するマスタプ
ログラム移動手段と、を備える。

【００１６】特に請求項１の発明は、ＣＰＵとメモリを
有しマスタとして動作するマスタプロセッサとスレーブ
として動作する複数のスレーブプロセッサを並列に接続
し、試験プログラムをそれぞれ実行して障害を発見する
プロセッサシステムにおいて、前記マスタプロセッサ
に、エラーが発生したときのシード値を前記スレーブプ
ロセッサより収集するシード値収集手段と、次回の試験
では収集したシード値をもとに前記試験プログラムを起
動する試験プログラム起動手段と、を備える。

【００１７】請求項２の発明は、ＣＰＵとメモリを有し
マスタとして動作するマスタプロセッサとスレーブとし
て動作する複数のスレーブプロセッサを並列に接続し、
試験プログラムをそれぞれ実行して障害を発見するプロ
セッサシステムにおいて、前記マスタプロセッサに、項
目ごとに決められた回数と同一のシード値を設定する項
目設定手段と、設定された項目ごとに試験プログラムを
起動する第３の試験プログラム起動手段と、試験した結
果発生したエラー回数を項目ごとに算出するエラー回数
算出手段と、算出された項目ごとのエラー回数を表示処
理する表示処理手段と、を備える。

【００１８】請求項３の発明は、ＣＰＵとメモリを有し
マスタとして動作するマスタプロセッサとスレーブとし
て動作する複数のスレーブプロセッサを並列に接続し、
試験プログラムをそれぞれ実行して障害を発見するプロ
セッサシステムにおいて、前記マスタプロセッサに、試
験プログラムを起動して所定の時間間隔でエラー回数を
前記スレーブプロセッサごとに収集するエラー回数収集
手段と、収集したエラー回数の累積値を前記スレーブプ
ロセッサごとに算出するエラー回数累積値算出手段と、
エラー回数累積値を前記スレーブプロセッサごとに表示
処理するエラー回数累積表示処理手段と、を備える。

【００１９】また本発明は、ＣＰＵとメモリを有しマス
タとして動作するマスタプロセッサとスレーブとして動
作する複数のスレーブプロセッサを並列に接続し、試験
プログラムの実行中に前記マスタプロセッサが走行不能
となったとき次のマスタプロセッサを選択するためにス
レーブプロセッサに設けられた選択プログラムを記録し
た媒体において、前記マスタプロセッサが走行不能とな
ったことを監視する監視手段と、前記マスタプロセッサ
内のマスタプログラムをコピーしたマスタプログラムを
設けたことを特徴とする選択プログラムを記録した媒体
よりなる。

【００２０】このような構成を備えた本発明によれば、
予めバックアップするプロセッサを１台決めておき、マ
スタプロセッサ、マスタプログラムが走行不能に陥った
場合には決めておいたプロセッサが処理を引き継ぐた
め、ただ１つのプロセッサの障害のためにプロセッサシ
ステム全体が停止せず、試験を続行することができる。
また、ＨＭＩ制御プロセッサが走行不能になった場合に
も、それまでの状態を伝達することができる。

【００２１】また、予めバックアップするプロセッサの
リストを決めておき、そのリストにしたがってバックア
ップするプロセッサを順次選択するため、複数のプロセ
ッサの障害のためにプロセッサシステム全体が停止する
ことがなく、試験を続行することができる。同様にＨＭ
Ｉ制御プロセッサが走行不能になった場合にもそれまで
の状態を伝達することができる。

【００２２】また、オペレータの指示によりバックアッ
プするプロセッサを決めるため、複数のプロセッサの障
害のためにプロセッサシステム全体が停止することがな
く、試験を続行することができる。同様にＨＭＩ制御プ
ログラムが走行不能のなった場合にもそれまでの状態を
伝達することができる。

【００２３】また、各プロセッサでエラー数をカウント
し、エラー数が少ないプロセッサを選択して、マスタプ
ログラムを移動させるため、プロセッサシステム全体の
安定走行を図ることができ、繰り返して走行する長時間
ランニング試験に有効である。

【００２４】また、エラーが発生したときのシード値を
収集し、次回の試験にこのシード値をもとに試験プログ
ラムを起動するため、再現テストを加速し、早期に障害
を発見することができる。

【００２５】また、次回の試験にシード値の中からエラ
ー回数が多いシード値の順に試験プログラムを起動する
ため、再現テストをさらに加速し、早期に障害を発見す
ることができる。

【００２６】また、項目ごとに決められ回数で同一のシ
ード値を設定して試験を行うため、どの項目が弱いか判
定することができる。

【００２７】さらに、一定時間間隔でプロセッサごとに
エラー回数累積値を算出するため、品質が良いプロセッ
サを判定することができ、特にメモリ試験に有効であ
る。

【００２８】

【発明の実施の形態】図２は本発明の第１の実施形態を
示す全体構成図である。

【００２９】図２において、１は高速ネットワークであ
り、高速ネットワーク１にはＣＰＵ２とメモリ５を有
し、マスタとして動作するマスタプロセッサ８、ＣＰＵ
３とメモリ６を有し、スレーブとして動作する動作する
スレーブプロセッサ９、ＣＰＵ４とメモリ７を有し、ス
レーブとして動作するスレーブプロセッサ１０が並列に
接続されている。スレーブプロセッサ９，１０は図示し
ていないがその他多数個高速ネットワーク１に接続され
ている。マスタプロセッサ８、スレーブプロセッサ９，
１０は、サービスプロセッサ１７を介して表示部を有す
る端末装置１８に接続されている。マスタプロセッサ８
が走行不能に陥った場合には、バックアップするプロセ
ッサを１台、ここではバックアップするプロセッサとし
てスレーブプロセッサ９を予め決めておき、このスレー
ブプロセッサ９がマスタプロセッサ８の処理を引き継ぐ
ようにしている。

【００３０】マスタプロセッサ８のＣＰＵ２内にはプロ
グラムカウンタ（ＰＣ）１９が設けられている。このプ
ログラムカウンタ１９は、制御レジスタであり、実行す
る命令アドレスが格納される。スレーブプロセッサ９，
１０のＣＰＵ３，４にもプログラムカウンタ２０，２１
が設けられている。マスタプロセッサ８のメモリ５内に
はマスタプログラム１１、ＰＣ格納領域１６および試験
プログラム１４がそれぞれ格納されている。

【００３１】試験プログラム１４は、ランダムデータ列
を生成し、命令列を生成し、命令列を実行することでマ
スタプロセッサ８の試験を行う。マスタプログラム１１
は試験プログラム１４の制御、監視を行うとともにスレ
ーブプログラム１２，１３の制御、監視を行う。マスタ
プログラム１１内にはＨＭＩ制御プログラム２２、エラ
ー検出処理ルーチン（エラー検出処理手段）としてのエ
ラー検出処理部２３、割込み処理ルーチン（割込み処理
手段）としての割込み処理部２４がそれぞれ格納されて
いる。

【００３２】エラー検出処理部２３がマスタプロセッサ
８の続行不可能なエラーを検出したら、現在のプログラ
ムカウンタデータ（ループする固定アドレス）をＰＣ格
納領域２５に格納する。また、割込み処理部２４による
割込み処理の先頭でもプログラム暴走の検出のために割
込み元のプログラムカウンタデータをＰＣ格納領域２５
に格納する。

【００３３】スレーブプロセッサ９，１０のメモリ６，
７内にはスレーブプログラム１２，１３および試験プロ
グラム１５，１６がそれぞれ設けられている。試験プロ
グラム１５，１６は、ランダムデータ列を生成し、命令
列を作成し、命令列を実行することで自分自身の試験を
行う。

【００３４】スレーブプログラム１２，１３は試験プロ
グラム１５，１６の制御、監視を行う。スレーブプログ
ラム１２，１３は、マスタプロセッサ８のマスタプログ
ラム１１により集中的に制御、監視される。

【００３５】スレーブプロセッサ９，１０のうちの一つ
のスレーブプロセッサ９のスレーブプログラム１２には
監視手段としての監視部２６およびマスタプログラム１
１をコピーしたマスタコピープログラム２７が格納され
ている。監視部２６はマスタプロセッサ８のＰＣ格納領
域２５を監視し、マスタプロセッサ８が走行不能に陥っ
たか監視する。監視部２６およびマスタコピープログラ
ム２７は、マスタプロセッサ８が走行不能に陥ったとき
次のマスタプロセッサを選択するための選択プログラム
２８を構成している。

【００３６】図３はエラー検出時の処理の説明図であ
る。

【００３７】図３において、マスタプログラム１１の走
行中にマスタプロセッサ８が走行不能となるようなエラ
ーを検出すると、エラーラベルに飛ぶ。このときのプロ
グラムカウンタ１９のプログラムカウントデータ（ＰＣ
データ）が例えば「１００」であるとする。次の命令１
０１でこのＰＣデータをＰＣ格納領域２５に格納するス
トア命令を実行する。ＰＣ格納領域２５には「１０１」
が格納される。次の命令１０２でエラーラベルに分岐す
る命令を実行する。したがって、無限ループが形成さ
れ、ループする固定アドレスとして例えば「１０１」が
ＰＣ格納領域２５に格納されることになる。

【００３８】図４はマスタプログラム１１のエラー検出
処理部２３の構成例を示す図である。

【００３９】図４において、エラー検出処理部２３は、
エラー検出起動手段としてのエラー検出起動部２９、エ
ラー検出実行手段としてのエラー検出実行部３０、エラ
ー認識手段としてのエラー認識部３１およびＰＣ格納処
理手段としてのＰＣ格納処理部３２により構成されてい
る。

【００４０】エラー検出起動部２９は、エラー検出処理
ルーチンを起動し、エラー検出実行部３０は、エラー検
出処理ルーチンを実行する。エラー認識部３１は、何ら
かの要因でマスタプロセッサ８が走行不能の陥ったこ
と、またはＨＭＩ制御プログラムが走行不能に陥ったこ
とを認識する。エラーが認識されると、ＰＣ格納処理部
３２は現在のプログラムカウンタデータ（ＰＣデータ）
をＰＣ格納領域２５に格納する。

【００４１】図５はマスタプログラム１１の割込み処理
部２４の構成例を示す図である。

【００４２】図５において、割込み処理部２４は、割込
み処理起動手段としての割込み処理起動部３３、割込み
元ＰＣ格納処理手段としての割込み元ＰＣ格納処理部３
４、割込み処理実行手段としての割込み処理実行部３５
および割込み元復帰手段としての割込み元復帰部３６に
より構成されている。

【００４３】割込み処理起動部３３は割込み処理ルーチ
ンを起動し、割込み元ＰＣ格納処理部３４は、割込み元
のプログラムカウンタデータ（ＰＣデータ）、例えば
「２００」をＰＣ格納領域２５に格納し、また、次の割
込み処理があったときは割込み元のプログラムカウンタ
データ、例えば「３００」をＰＣ格納領域２１に格納す
る。割込み処理実行部３５は割込み処理を実行し、プロ
グラムの暴走がなければ、割込み元復帰部３６により割
込み元に復帰する。

【００４４】図６はスレーブプログラム１２の監視部２
６の構成例を示す図である。

【００４５】図６において、監視部２６は、ＰＣデータ
監視手段としてのＰＣデータ監視部３７、データ正常異
常判別手段としてのデータ正常異常判別部３８、および
マスタコピープログラム起動手段としてのマスタコピー
プログラム起動部３９により構成されている。

【００４６】ＰＣデータ監視部３７は、ＰＣ格納領域２
５内に格納されたＰＣデータを監視し、データ正常異常
判別部３８はＰＣ格納領域２５に格納されたデータが正
常か異常か判別する。

【００４７】データ正常異常判別部３８はＰＣ格納領域
２５内に格納されたデータが例えばループする固定アド
レスであるときは、エラー検出処理により検出された異
常データであると判別し、また、ＰＣ格納領域２５内に
格納されたデータが変化しないようなときは、割込み処
理で生じたプログラム暴走による異常データであると判
別する。

【００４８】ＰＣデータが異常なときは、マスタコピー
プログラム起動部３９はマスタコピープログラム２７を
起動する。

【００４９】図７はエラー検出処理部２３の処理を説明
するフローチャートである。

【００５０】図７において、まず、ステップＳ１でＰＣ
格納領域２５をクリアし、初期化し、ステップＳ２でエ
ラー検出処理ルーチンを起動し、ステップＳ３でエラー
検出処理ルーチンを実行する。エラー検出実行中にステ
ップＳ５ではエラーが発生したか判別する。エラーが発
生しないときは、エラー検出処理ルーチンを終了とし、
エラーの発生が認識されたときは、ステップＳ５で所定
のエラーラベルに飛ぶ。例えば、プログラムカウンタ１
９のＰＣデータが「１００」のエラーラベルに飛ぶ。

【００５１】次に、ステップＳ１６で次の命令により現
在のプログラムカウントデータ、例えば「１０１」をＰ
Ｃ格納領域２５に格納する。次に、ステップＳ７で次の
命令でＰＣデータ「１００」のエラーラベルに分岐す
る。こうして、無限ループに入る（ステップＳ８）。こ
のように、エラーの発生が認識されたときは、ＰＣ格納
領域２５内にはループする固定アドレス、例えば「１０
１」が格納されることになる。

【００５２】図８は割込み処理部２３の処理を説明する
フローチャートである。

【００５３】図８において、まず、ステップＳ１１で割
込み処理ルーチンを起動し、この割込み処理の先頭で現
在の割込み元ＰＣデータ、例えば「２００」をＰＣ格納
領域２５内に格納する（ステップＳ１２、参照）。

【００５４】次に、ステップＳ１３で割込み処理ルーチ
ンを実行し、例えばステップＳ１４で割込み処理により
プログラム暴走が発生していないときは、ステップＳ１
５で割込み元に復帰する。ステップＳ１４で割込み処理
によりプログラム暴走が発生したようなときは、割込み
元に復帰できず、プログラム暴走が続く（ステップＳ１
６、参照）。割込み元に復帰して、次の割込み処理ルー
チンが起動されると、ＰＣ格納領域２５には割込み元Ｐ
Ｃデータ例えば「３００」が格納される。一方、プログ
ラム暴走が発生したときは、ＰＣ格納領域２５内のＰＣ
データは変化しない、例えば「２００」のままである。

【００５５】図９はスレーブプログラム１２の監視部２
６の処理を説明するフローチャートである。

【００５６】図９において、まず、ステップＳ２１でマ
スタプロセッサ８のＰＣ格納領域２５内のプログラムカ
ウントデータ（ＰＣデータ）を監視し、ステップＳ２２
でＰＣ格納領域２５内のデータが正常データか異常デー
タか判別する。ＰＣ格納領域２５内に格納されたデータ
がループしている固定アドレスである場合には、エラー
検出処理で検出された異常データであると判別し、ま
た、ＰＣ格納領域２５内に格納されたデータに変化がな
いときは、割込み処理により生じたプログラム暴走によ
る異常データであると判別する。正常データのときは、
ステップＳ２１に戻ってＰＣデータの監視を続行し、異
常データのときはステップＳ２３でマスタコピープログ
ラム２７を起動する。こうして、マスタプログラム１１
の処理をマスタコピープログラム２７で引き継ぐ。

【００５７】このように、マスタプロセッサ８が走行不
能に陥った場合、マスタプロセッサ８に代って指定され
た１つのスレーブプロセッサ９が処理を引き継ぐため、
ただ一つのマスタプロセッサ８の障害のためにプロセッ
サシステム全体が停止せず、試験を続行することができ
る。また、ＨＭＩ制御プログラム２２が走行不能に陥っ
た場合にも障害状態を伝達することができる。

【００５８】図１０は本発明の第２の実施形態を示す全
体構成図である。

【００５９】図１０において、図２に対して、スレーブ
プロセッサ１０のスレーブプログラム１３には監視部２
６Ａ、マスタコピープログラム２７Ａおよびバックリス
ト表示手段としてのバックリスト表示部４０Ａが追加し
て設けられ、スレーブプロセッサ９のスレーブプログラ
ム１２にはバックリスト表示手段としてのバックリスト
表示部４０が追加して設けられている。

【００６０】すなわち、スレーブプロセッサ９，１０の
スレーブプログラム１２，１３は監視部２６，２６Ａ、
マスタコピープログラム２７，２７Ａおよびバックリス
ト表示部４０，４１よりなる選択プログラム２８Ａ，２
８Ｂを有し、マスタプロセッサ８が走行不能に陥ったと
き、バックリスト表示部４０，４０Ａに従って、続けて
順次バックアップする。バックアップ表示部４０，４０
Ａには次にバックアップするプロセッサ番号が表示され
ており、表示されているプロセッサ番号の順番にバック
アップする。

【００６１】図１１はスレーブプロセッサ９，１０の監
視部２６，２６Ａの構成例を示す。

【００６２】図１１において、図６に対してバックリス
ト参照手段としてのバックリスト参照部４１が追加して
設けられている。データ正常異常判別部３８で異常デー
タを判別したとき、バックリスト参照部４１はバックリ
スト表示部４０，４０Ａを参照して次にバックアップす
るプロセッサを決める。

【００６３】図１２はスレーブプロセッサ９，１０の監
視部２６，２６Ａの処理を説明するフローチャートであ
る。

【００６４】図１２において、まず、ステップＳ２１で
ＰＣ格納領域２５内のＰＣデータを監視し、ステップＳ
２２でＰＣ格納領域２５内のデータが正常データか異常
データかを判別し、正常データのときはステップＳ２１
に戻って監視を続行し、異常データのときはステップＳ
２２Ａでバックリスト表示部４０，４０Ａを参照して次
にバックアップするプロセッサを決める。次に、ステッ
プＳ２３でバックアップするプロセッサのマスタコピー
プログラム２７，２７Ａを起動し、マスタプログラム１
１の処理を引き継ぐ。また、引き継いだスレーブプロセ
ッサ９，１０が走行不能になったときは、バックリスト
表示部４０，４０Ａを参照してさらに次にバックアップ
するプロセッサを決める。

【００６５】このように、マスタプロセッサ８が走行不
能に陥った場合、マスタプロセッサ８に代ってバックリ
スト表示部４０，４０Ａで表示されたプロセッサ番号の
順にスレーブプロセッサ９，１０が処理を引き継ぐた
め、ただ一つのマスタプロセッサ８の障害や引き継いだ
スレーブプロセッサ９，１０の障害のために、プロセッ
サシステム全体が停止せず、試験を続行することができ
る。また、ＨＭＩ制御プログラム２２が走行不能に陥っ
た場合にも続けて障害状態を伝達することができる。

【００６６】図１３は本発明の第３の実施形態を示す全
体構成図である。

【００６７】図１３において、図２に対して、スレーブ
プロセッサ１０のスレーブプログラム１３に監視部２６
Ａ、およびマスタコピープログラム２７Ａを追加して設
け、マスタプロセッサ８のマスタプログラム１１に選択
指示手段としての選択指示部４２を設けた。なお、監視
部２６Ａおよびマスタコピープログラム２７Ａは選択プ
ログラム２８Ｃを構成している。

【００６８】選択指示部４２は、マスタプロセッサ８の
走行前にオペレータ４３からの指示によりバックアップ
するスレーブプロセッサ９，１０の１つを選択してお
き、マスタプロセッサ８の異常が判別されたとき、走行
不能となる前にオペレータ４３の指示により次にバック
アップするスレーブプロセッサ９，１０の選択を指示す
る。

【００６９】図１４はスレーブプロセッサ９，１０の監
視部２６，２６Ａの構成例を示す図である。

【００７０】図１４において、図６に対してオペレータ
通知手段としてのオペレータ通知部４４が設けられてい
る。オペレータ通知部４４は、ＰＣ格納領域２５内に格
納されたＰＣデータが異常データであるとき、オペレー
タ４３に対して次にバックアップするプロセッサを選択
するよう通知する。

【００７１】図１５はマスタプログラム１１の選択指示
部４２の構成例を示す図である。

【００７２】図１５において、選択指示部４２は、オペ
レータ指示受信手段としてのオペレータ指示受信部４５
およびプロセッサ選択指示手段としてのプロセッサ選択
指示部４６により構成されている。

【００７３】オペレータ指示受信部４５は、オペレータ
４３から次に選択するプロセッサの指示を受ける。プロ
セッサ選択指示部４６は、オペレータ４３からの指示に
よりマスタプロセッサ８の走行前にバックアップするプ
ロセッサを１つに選択しておき、ＰＣ格納領域２５内に
格納されたＰＣデータが異常データであると判別された
とき、オペレータ４３の指示により次にバックアップす
るプロセッサの選択を指示する。

【００７４】図１６はスレーブプロセッサ９，１０の監
視部２６，２６Ａの処理を説明するフローチャートであ
る。

【００７５】図１６において、まずステップＳ２１でＰ
Ｃ格納領域２５のＰＣデータを監視し、ステップＳ２２
でＰＣ格納領域２５内のＰＣデータが異常データである
ときは、ステップＳ２２Ｂでオペレータ４３に次にバッ
クアップするプロセッサを選択するように通知する。次
に、ステップＳ２３でマスタプログラム１１の選択指示
部４２によりスレーブプロセッサ９，１０が選択され、
そのマスタコピープログラム２７，２７Ａを起動して、
処理を引き継ぐ。

【００７６】図１７は選択指示部４２の処理を説明する
フローチャートである。

【００７７】まず、ステップＳ３１でオペレータ４３に
よりマスタプログラム１１を走行させる前に最初の指示
を受信すると、ステップＳ３２でバックアップする１つ
のプロセッサ、例えばスレーブプロセッサ９を選択し、
スレーブプロセッサ９にバックアップするよう指示す
る。次に、ステップＳ３３でＰＣ格納領域２５内のデー
タが異常データであることを判別したとき（このときは
マスタプログラム１１はまだ停止していない状態）、オ
ペレータ４３より次の指示を受信すると、ステップＳ３
４で次のプロセッサ、例えばスレーブプロセッサ１０を
選択し、バックアップするよう指示する。

【００７８】このように、マスタプロセッサ８に異常が
あると判別され、まだ停止にならない場合、マスタプロ
セッサ１１に代ってオペレータ４３の指示で例えば１つ
のスレーブプロセッサ９を選択し、オペレータ４３の次
の指示で例えばスレーブプロセッサ１０を選択して、処
理を引き継ぐため、ただ一つのマスタプロセッサ８の障
害のためにプロセッサシステム全体が停止せず、２つの
スレーブプロセッサ９，１０で試験を続行することがで
きる。また、ＨＭＩ制御プログラム２２が走行不能に陥
った場合にも続けて障害状態を伝達することができる。

【００７９】図１８は本発明の第４の実施形態を示す全
体構成図である。

【００８０】図１８において、５１は高速ネットワーク
であり、高速ネットワーク５１には、マスタとして動作
するマスタプロセッサ５２、スレーブとして動作するが
マスタとして動作可能な複数のスレーブプロセッサ５３
Ａ〜５３Ｇがそれぞれ接続されている。

【００８１】マスタプロセッサ５２は、ＣＰＵ５４とメ
モリ５６を有し、メモリ５６内にはマスタプログラム５
８と試験プログラム６０がそれぞれ格納されている。ス
レーブプロセッサ５３Ａ〜５３Ｇは、ＣＰＵ５５Ａ〜５
５Ｇとメモリ５７Ａ〜５７Ｇを有し、メモリ５７Ａ〜５
７Ｇ内にはスレーブプログラム５９Ａ〜５９Ｇと試験プ
ログラム６１Ａ〜６１Ｇがそれぞれ格納されている。

【００８２】ここで、エラー数が最も少ないスレーブプ
ロセッサ、例えばスレーブプロセッサ５３Ｅにはマスタ
プログラム５８をコピーしたマスタコピープログラム６
２が作成され、格納される。

【００８３】各試験プログラム６０，６１Ａ〜６１Ｇは
ランダムデータ列を生成し、命令列を作成して命令列を
実行して自己自身のハードなどを試験する。マスタプロ
グラム５８およびスレーブプログラム５９Ａ〜５９Ｇ
は、それぞれの試験プログラム６０，６０Ａ〜６０Ｇを
制御し、監視し、マスタプログラム５８は集中的にスレ
ーブプログラム５９Ａ〜５９Ｇを制御し、監視する。

【００８４】マスタプロセッサ５２およびスレーブプロ
セッサ５３Ａ〜５３Ｇはサービスプロセッサ６３を介し
て表示部などを有する端末６４にそれぞれ接続されてい
る。

【００８５】図１９はスレーブプログラム５９Ａ〜５９
Ｇの構成例を示す図である。

【００８６】図１９において、スレーブプログラム５９
Ａ〜５９Ｇは、エラー数カウント手段としてのエラー数
カウント部６５、エラー数通知手段としてのエラー数通
知部６６、マスタプログラムコピー手段としてのマスタ
プログラムコピー部６７およびマスタコピープログラム
起動手段としてのマスタコピープログラム起動部６８を
有する。

【００８７】エラー数カウント部６５は自己のスレーブ
プロセッサ５３Ａ〜５３Ｇ内のエラー数をカウントす
る。すなわち、試験プログラム６１Ａ〜６１Ｇを実行し
た結果、検出したエラー数をカウントする。マスタプロ
セッサ５２およびスレーブプロセッサ５３Ａ〜５３Ｇで
カウントしたエラー数の例を図２１に示す。

【００８８】エラー数通知部６６はカウントしたエラー
数をマスタプログラム５８に通知する。マスタプログラ
ムコピー部６７は、マスタプログラム５８で選択したエ
ラー数が最も少ないスレーブプロセッサ、例えばスレー
ブプロセッサ５４Ｅ内でマスタプログラム５８をコピー
してマスタコピープログラム６２を作成する。マスタコ
ピープログラム起動部６８は、作成したマスタコピープ
ログラム６２を起動する。

【００８９】図２０は、マスタプログラム５８の構成例
を示す図である。

【００９０】図２０において、マスタプログラム５８
は、エラー数カウント手段としてのエラー数カウント部
６９、エラー数受信手段としてのエラー数受信部７０、
プロセッサ選択手段としてのプロセッサ選択部７１、マ
スタプログラム移動手段としてのマスタプログラム移動
部７２、およびスレーブプログラム起動手段としてのス
レーブプログラム起動部７３を有する。

【００９１】エラー数カウント部６９は、マスタプロセ
ッサ５８のエラー数をカウントする。エラー数受信部７
０は、図２１に示すような、自己のエラー数を含めたス
レーブプログラム５３Ａ〜５３Ｇからのエラー数を受信
する。プロセッサ選択部７１は、受信したエラー数のう
ちからエラー数が最も少ないプロセッサ、例えばスレー
ブプロセッサ５３Ｅを選択する。マスタプログラム移動
部７２はマスタプログラム５８をエラー数が最も少ない
プロセッサ、例えばスレーブプロセッサ５３Ｅにコピー
して移動する。スレーブプログラム起動部７３は、自己
のスレーブプログラムになったプログラムを起動する。

【００９２】図２２はマスタプログラム５８の処理を説
明するフローチャートである。

【００９３】まず、ステップＳ４１で自己のエラー数を
カウントしておく。図２１に示すように、例えばマスタ
プロセッサ５２のエラー数は「１」である。次に、ステ
ップＳ４２でスレーブプロセッサ５３Ａ〜５３Ｇからの
エラー数を受信し、ステップＳ４３で自己のエラー数お
よびスレーブプロセッサ５３Ａ〜５３Ｇからのエラー数
からエラー数が最も少ないプロセッサを選択する。図２
１に示すように、スレーブプロセッサ５３Ｅのエラー数
は「０」であり、このスレーブプロセッサ５３Ｅを選択
する。次に、ステップＳ４４で自分自分のマスタプログ
ラム５８をエラー数の最も少ないプロセッサ、例えばス
レーブプロセッサ５３Ｅにコピーして移動する。その
後、ステップＳ４５で自己のスレーブプログラムとなっ
たプログラムを起動する。

【００９４】図２３はスレーブプログラム５９Ａ〜５９
Ｇの処理を説明するフローチャートである。

【００９５】図２３において、まず、ステップＳ５１で
自己のスレーブプロセッサ５３Ａ〜５３Ｇ内のエラー数
をカウントする。例えば、図２１に示すように、スレー
ブプロセッサ５３Ａのエラー数は「０２」、スレーブプ
ロセッサ５３Ｂのエラー数は「０１」、スレーブプロセ
ッサ５３Ｃのエラー数は「０１」、スレーブプロセッサ
５３Ｄのエラー数は「０１」、スレーブプロセッサ５３
Ｅのエラー数は「００」、スレーブプロセッサ５３Ｆの
エラー数は「０１」、スレーブプロセッサ５３Ｇのエラ
ー数は「０１」である。

【００９６】次に、ステップＳ５２でカウントしたエラ
ー数をマスタプログラム５８に通知する。次に、エラー
数が最も少ないスレーブプロセッサ５３Ｅの場合には、
マスタプログラム５８をコピーしてマスタコピープログ
ラム６２を作成する。そして、ステップＳ５４でマスタ
コピープログラム６２を起動し、マスタプログラム５９
の処理を引き継ぐ。

【００９７】このように、スレーブプロセッサ５３Ａ〜
５３Ｇでエラー数をカウントしてマスタプログラム５８
に転送し、マスタプロセッサ５２では自己のエラー数を
含めてエラー数が最も少ないプロセッサ、例えばエラー
数が「００」のスレーブプロセッサ５３Ｅを選択して、
マスタプロセッサ５２が停止する前にスレーブプロセッ
サ５３Ｅにマスタプログラム５８をコピーして移動させ
るため、プロセッサシステム全体が停止することがな
く、試験を続行することができる。こうして、プロセッ
サシステム全体を安定動作させることができ、繰り返し
走行する長時間ランニング試験などに有効である。

【００９８】図２４は本発明の第５の実施形態を示す全
体構成図である。

【００９９】図２４は本実施形態の図２に対する適用例
を示しているが、これに限らず、本実施形態は図１０、
図１３、図１８および図４９にも適用できる。また、本
実施形態に続く他の実施形態も同様である。

【０１００】図２４において、図２に対して、マスタプ
ロセッサ８のマスタプログラム１１には障害を早期に発
見するための第１の障害早期発見プログラム７４が格納
され、また、スレーブプロセッサ９，１０から収集した
シード値７５が格納されている。また、スレーブプロセ
ッサ９，１０のスレーブプログラム１２，１３にはエラ
ー発生時のシード値をマスタプログラム１１に転送する
シード値転送部７６，７７が設けられた第１の障害早期
発見プログラム７４と同様のプログラム７８，７９が格
納されている。

【０１０１】ここで、試験プログラム１４，１５，１６
としては、ランダム試験プログラムを使用する。ランダ
ム試験は、命令の組合せによる障害を検出する試験であ
り、命令の組合せは、各種パイプライン、メモリアクセ
ス干渉条件、レジスタ種類などすべての組合せを試験項
目にすると、莫大なテスト項目量になってしまうのであ
る程度項目を絞り、その項目の範囲内でランダムに条件
を組み合わせる方法をとる。その組合せを決める手段と
してランダムデータを用いる。

【０１０２】テクノロジ障害の早期発見として、このラ
ンダムデータの特徴を生かし、各プロセッサ８，９，１
０ごとのエラー時のシード値をマスタプログラムが管理
し、次回このシード値を用いることで、エラーの再現テ
スト、障害修正のレベルダウンを１回の試験で確認でき
る。また、生産ラインから出てきて最初に試験を実行す
る時なども、今まで収集した、エラーした時のシード値
を指定すれば、早期にテクノロジ障害が発見できる。

【０１０３】エラーした時のシード値を指定すれば、早
期にテクノロジ障害が発見できる項目は、工場から生産
されたマシンは一般的に、テクノロジ的に弱い箇所、強
い箇所といった偏りがあり、以前１度エラーした箇所
は、また次でもエラーしやすいといえるからである。

【０１０４】たとえば、１０÷３の答を誤るマシンが生
産されたとすると、このマシンが生産された以降１０÷
３の答を誤るマシンが生産される可能性があるといえ
る。反対に、１＋１の答を誤るマシンが１台も生産され
てこなかったとするとこれからも１＋１の答を誤るマシ
ンは生産される可能性は低いということになる。

【０１０５】図２５は試験プログラム１４，１５，１６
の構成例を示す図である。

【０１０６】図２５において、試験プログラム１４，１
５，１６は、ランダムデータ生成手段としてのランダム
データ生成部８０、命令生成手段として命令生成部８
１、命令実行手段としての命令実行部８２およびデータ
比較手段としてのデータ比較部８３により構成される。

【０１０７】ランダムデータ生成部８０は、シード値か
らランダムデータ列を生成する。再現性があるので、類
似乱数データ列とも言える。命令生成部８１はランダム
データ生成部８０で生成されたランダムデータ列から命
令列を生成する。命令実行部８２は命令生成部８１で生
成した命令列を実行する。データ比較部８３は命令実行
部８２で実行して得られた結果と期待値を比較する。

【０１０８】図２６はランダムデータから命令列を生成
する一例を説明する説明図である。

【０１０９】図２６において、ランダムデータ８４から
データをマスクすることにより命令列８５を生成する。
すなわち、命令生成部８１ではランダムデータ８４から
命令になるように余分なビットをマスクして命令列８５
を生成する。なお、図中０ｘは１６進数を示す（以下、
同様）。

【０１１０】図２７はランダムデータから命令列を生成
する他の例を説明する説明図である。

【０１１１】図２７において、ランダムデータ８４を用
いて命令テーブルから命令列８５を選択して生成する。
すなわち、命令生成部８１は図示しない命令テーブルか
ら番号と命令を取り出し、ランダムデータ８４の順、０
ｘ０７，０ｘｄｂ，０ｘ４ｆ・・・に命令を選択して命
令列８５を生成する。

【０１１２】図２８はランダムデータ列を生成する関数
仕様を示す図である。

【０１１３】図２８において、ランダムデータ列の生成
ロジックをもつ関数は、以下の機能を備えている。

【０１１４】（１）シード値により一度生成したランダ
ムデータ列をいつでも生成できる。

【０１１５】（２）一度生成したランダムデータ列の続
きのランダムデータを生成できる。

【０１１６】図２９はシード値でランダムデータ列を生
成する一例を示す図である。

【０１１７】図２９において、監視時のシード値０ｘ１
２３４５６７８で１０個のランダムデータ列を生成して
いる。ランダムデータ列が１０個生成された終了時のラ
ンダムデータ列より終了時のシード値０ｘ６２８９９９
３７が得られる。この終了時のシード値を使用すると、
１１個目からのランダムデータ列を生成できる。

【０１１８】図３０はシード値でランダムデータ列を生
成した他の例を示す図である。

【０１１９】図３０において、図２９と同じシード値０
ｘ１２３４５６７８で２０個のランダムデータ列を生成
している。ランダムデータ列の１０個目までは図２９と
同じランダムデータ列が生成される。２０個目の終了時
ランダムデータ列より終了時のシード値０ｘ３８ｆｄ７
０３ｃが得られる。

【０１２０】図３１はシード値でランダムデータ列を生
成した更に他の例を示す図である。

【０１２１】図３１において、図２９の終了時のシード
値で１０個のランダムデータ列を生成している。開始の
シード値は、０ｘ６２８９９９３７であり、終了時のシ
ード値として０ｘ３８ｆｄ７０３ｃが得られる。開始シ
ード値として０ｘ６２８９９９７７を用いると、図３０
の１１個目のランダムデータ列から２０個目のランダム
データ列と同じランダムデータ列を生成できる。すなわ
ち、ランダムデータ列の続きを生成できる。したがっ
て、エラー発生時のシード値を用いて次のランダム試験
を行うと、試験回数を大幅に減少させることができ、再
現テストを加速することができる。

【０１２２】図３２は第１の障害早期発見プログラム７
４の構成例を示す図である。

【０１２３】図３２において、第１の障害早期発見プロ
グラム７４は、試験プログラム組込み手段としての試験
プログラム組込み部８６、シード値収集手段としてのシ
ード値収集部８７および第１の試験プログラム起動手段
としての第１の試験プログラム起動部８８により構成さ
れている。

【０１２４】試験プログラム組込み部８６は、ランダム
試験を行う試験プログラム１４をマスタプログラム１１
に組み込む。シード値収集部８７はスレーブプロセッサ
９，１０からエラーが発生したときのシード値を収集す
る。収集されたシード値は、例えば図３３に示される。
図３３中１〜９はエラー発生回数を示す。例えば、最初
にエラーが発生したときのシード値は、０ｘ０００００
０００であり、９個目のエラー発生時のシード値は０ｘ
００００００２０である。第１の試験プログラム起動部
８８は、次回の試験のとき収集されたシード値をもとに
試験プログラム１４を起動する。なお、スレーブプロセ
ッサ９，１０の第１の障害早期発見プログラム７４と同
様のプログラム７８，７９にはシード値収集部８７の代
りにシード値をマスタプログラム１１に転送するシード
値転送部７６，７７を設けている。

【０１２５】図３４はマスタプログラム１１の第１の障
害早期発見プログラム７４の処理を説明するフローチャ
ートである。

【０１２６】図３４において、まず、ステップＳ６１で
試験プログラム１４をマスタプログラム１１に組み込
み、ステップＳ６２でエラー発生時のシード値をスレー
ブプロセッサ９，１０から収集する。収集したシード値
７５は、例えば、図３３に示される。次に、ステップＳ
６３で次回の試験のとき収集したシード値７５をもとに
試験プログラム１４を起動する。なお、スレーブプロセ
ッサ９，１０においては、試験プログラム１５，１６を
スレーブプログラム１２，１３に組み込み、エラー発生
時のシード値をマスタプログラム１１に転送し、マスタ
プログラム１１からの指示により次回の試験のときはシ
ード値をもとに試験プログラム１５，１６を起動する。

【０１２７】このように、エラー発生時のシード値をも
とに次回の試験のとき試験プログラム１４，１５，１６
を実行するため、再現テストを加速することができる。
その結果、障害を早期に発見することができる。

【０１２８】図３５は本発明の第６の実施形態を示す全
体構成図である。

【０１２９】図３５において、図３４に対して、マスタ
プログラム１１には第２の障害早期発見プログラム８９
が格納され、また、エラーが発生したときのシード値の
エラー回数９０が格納されている。エラーしたときのシ
ード値として同じシード値があればそのエラー回数９０
を演算して、エラー発生頻度の高いシードから試験を実
行する。

【０１３０】図３６は第２の障害早期発見プログラム８
９の構成例を示す図である。

【０１３１】図３６において、図３２に対して試験プロ
グラム組込み部８６、シード値収集部８７に追加してエ
ラー回数演算手段としてのエラー回数演算部９１および
第２の試験プログラム起動手段としての第２の試験プロ
グラム起動部９２が設けられている。エラー回数演算部
９１は、図３７（Ａ）に示すシード値収集部８７で収集
したシード値７５に基づいて図３７（Ｂ）に示すように
エラーしたシード値のエラー回数を演算する。例えば、
シード値が０ｘ００００００１０のときエラー回数は５
回で一番エラー回数が多い。第２の試験プログラム起動
部９２は、エラー回数の多いシード値から試験プログラ
ム１４を起動する。

【０１３２】図３８はマスタプログラム１１の第２の障
害早期発見プログラム８９の処理を説明するフローチャ
ートである。

【０１３３】図３８において、まず、ステップＳ６１で
試験プログラム１４をマスタプログラム１１に組み込
み、ステップＳ６２でエラー発生時のシード値をスレー
ブプロセッサ１２，１３から収集する。収集したシード
値７５の例を図３７（Ａ）に示す。ステップＳ６２Ａで
収集したシード値７５から図３７（Ｂ）に示すようにエ
ラーしたシード値のエラー回数を演算し、ステップＳ６
３でエラー回数９０の多いシード値から順次試験プログ
ラム１４を起動する。

【０１３４】なお、スレーブプロセッサ１２，１３の第
２の障害早期プログラム８９と同様のプログラム７８，
７９においては、試験プログラム１４，１５をスレーブ
プログラム１２，１３に組み込み、エラー発生時のシー
ド値をマスタプログラム１１に転送し、マスタプログラ
ム１１からの指示によりエラー回数９０の多いシード値
から順次試験プログラム１５，１６を起動する。

【０１３５】このように、エラーしたシード値のエラー
回数９０が多いシード値から試験を実行するため、さら
に再現テストを加速することができる。したがって、障
害をさらに早期に発見することができる。

【０１３６】図３９は本発明の第７の実施形態を示す全
体構成図である。

【０１３７】図３９において、図２に対して、マスタプ
ログラム１１およびスレーブプログラム１２，１３には
第３の障害早期発見プログラム９３Ａ，９３Ｂ，９３Ｃ
が格納され、また、図４１に示すように、項目ごとに決
められた回数で同一のシード値で試験を行うための項目
９４Ａ，９４Ｂ，９４Ｃおよび項目９４Ａ，９４Ｂ，９
４Ｃごとのエラー回数９５Ａ，９５Ｂ，９５Ｃがそれぞ
れ格納される。

【０１３８】ここで量産試験では、マージン試験を行う
が、そのマージン項目ごとに決められた回数で同一のシ
ード値で試験を行い、結果を集計することによって障害
の早期発見が可能となる。

【０１３９】量産試験は工場で生産ラインから生産され
たマシンを対象として確認を行うために実施される。

【０１４０】マージン試験は、量産試験の過程の中で行
われ、品質を向上させるため、わざと通常使用する環境
より悪い条件で試験を行う。マージン試験は以下の項目
がある。

【０１４１】電圧マージン試験：電圧を規定の±１０％
ぐらい変化させ品質の確認を行うクロックマージン：マシンの動作クロック数を規定の±
１０％ぐらい変化させ品質の確認を行う温度マージン：常温より±１０℃ぐらい変化させ品
質の確認を行う

【０１４２】図４０はマスタプログラム１１およびスレ
ーブプログラム１２，１３の第３の障害早期発見プログ
ラム９３Ａ，９３Ｂ，９３Ｃの構成例を示す図である。

【０１４３】図４０において、第３の障害早期発見プロ
グラム９３Ａ，９３Ｂ，９３Ｃは試験プログラム組込み
手段としての試験プログラム組込み部９６Ａ、項目設定
手段としての項目設定部９６Ｂ、第３の試験プログラム
起動手段としての第３の試験プログラム起動部９６Ｃ、
エラー回数算出手段としてのエラー回数算出部９６Ｄお
よびエラー回数表示処理手段としてのエラー回数表示処
理部９６Ｅにより構成されている。

【０１４４】試験プログラム組込み部９６Ａは、試験プ
ログラム１４，１５，１６をマスタプログラム１１また
はスレーブプログラム１２，１３に組み込む。項目設定
部９６Ｂは、図４１（Ａ）に示すように、例えば電圧マ
ージン試験の場合には、電圧マージンの項目９４Ａ〜９
４Ｃごとに試験の回数を設定し、同一のシード値を設定
する。

【０１４５】第３の試験プログラム起動部９６Ｃは、項
目９４Ａ〜９４Ｃごとに決められた回数で同一のシード
値で試験プログラム１４，１５，１６を駆動する。

【０１４６】エラー回数算出部９６Ｄは、項目９４Ａ〜
９４Ｃを試験した結果生じたエラー回数９５Ａ〜９５Ｃ
を算出する。エラー回数表示処理部９６Ｃは項目９４Ａ
〜９４Ｃごとに算出したエラー回数９５Ａ〜９５Ｃを表
示処理する。

【０１４７】図４２はマスタプログラム１１およびスレ
ーブプログラム１２，１３の第３の障害早期発見プログ
ラム９３Ａ〜９３Ｃの処理を説明するフローチャートで
ある。

【０１４８】図４２において、まず、ステップＳ７１で
試験プログラム１４をマスタプログラム１１に組み込
み、また試験プログラム１５，１６をスレーブプログラ
ム１２，１３に組み込む。

【０１４９】次に、ステップＳ７２で項目９４Ａ〜９４
Ｃごとに決められた回数および同一のシード値を設定す
る。例えば、図４１（Ａ）に示すように、電圧マージン
＋１０％，＋５％，０％，−５％，−１０％の項目１〜
５に対して試験の回数として１０００，５００，１０
０，５００，１０００を設定し、同一のシード値として
０ｘ１２３４５６７８をそれぞれ設定する。

【０１５０】次に、ステップＳ７３でマスタプロセッサ
８で試験プログラム１４を起動し、スレーブプロセッサ
９，１０で試験プログラム１５，１６を起動する。項目
９４Ａ，９４Ｃを試験した結果、ステップＳ７４で発生
したエラー数９５Ａ〜９５Ｃを算出する。算出した結果
を図４１（Ｂ）に示す。項目１のエラー回数は１０、項
目２のエラー回数は５、項目３のエラー回数は０、項目
４のエラー回数は１、項目５のエラー回数は２である。

【０１５１】次にステップＳ７５で図４１（Ｂ）に示す
エラー回数を表示処理する。表示により＋方向のマージ
ンに弱いことがわかる。また、次回の試験ではエラー回
数９５Ａ〜９５Ｃの多い順に試験を行うと、再現テスト
を加速することができる。したがって、障害を早期に発
見することができ、どの項目にエラーが多いかわかる。

【０１５２】図４３は本発明の第８の実施形態を示す全
体構成図である。

【０１５３】図４３において、図２に対して、マスタプ
ロセッサ８のマスタプログラム１１には第４の障害早期
発見プログラム９７が格納され、また、図４５に示すよ
うに、時間別プロセッサ別のエラー回数累積値９８が格
納されている。スレーブプロセッサ９，１０のスレーブ
プログラム１２，１３には、一定時間間隔でエラー数を
マスタプログラム１１に転送するエラー回数転送部９９
Ａ，９９Ｂがそれぞれ設けられている。一定の時間間隔
でプロセッサごとにエラー累積値９８を算出し、表示処
理することによってテクノロジ強度を判定し、品質の良
いものを早期に判定する。

【０１５４】図４４はマスタプログラム１１の第４の障
害早期発見プログラム９７の構成例を示す図である。

【０１５５】図４４において、第４の障害早期発見プロ
グラム９７は試験プログラム組込み手段としての試験プ
ログラム組込み部９７Ａ、第４の試験プログラム起動手
段としての第４の試験プログラム起動部９７Ｂ、エラー
回数収集手段としてのエラー回数収集部９７Ｃ、エラー
回数累積算出手段としてのエラー回数累積産出部９７
Ｄ、およびエラー回数累積表示手段としてのエラー回数
累積表示処理部９７Ｅにより構成されている。

【０１５６】試験プログラム組込み部９７Ａは試験プロ
グラム１４をマスタプログラム１１に組み込む。第４の
試験プログラム起動部９７Ｂは試験プログラム１４を起
動する。なお、図示していないが、試験プログラム組込
み部、第４の試験プログラム起動部は、スレーブプログ
ラム１２，１３にも設けられており、スレーブプログラ
ム１２，１３は試験プログラム１５，１６をスレーブプ
ログラム１２，１３に組み込み、試験プログラム１５，
１６を起動する。

【０１５７】エラー回数収集部９７Ｃは、スレーブプロ
グラム１２，１３のエラー回数転送部９９Ａ，９９Ｂか
ら転送されてくるエラー回数を一定時間間隔で収集す
る。エラー回数累積算出部９７Ｄは、図４５に示すよう
に、一定時間間隔でプロセッサごとにエラー回数累積値
９８を算出する。エラー回数累積表示処理部９７Ｅは、
算出したエラー回数累積値９８を一定時間間隔でプロセ
ッサごとに表示処理する。

【０１５８】図４６は第４の障害早期発見プログラム９
７の処理を説明するフローチャートである。

【０１５９】図４６において、まず、ステップＳ８１で
試験プログラム１４をマスタプログラム１１に組み込
み、ステップＳ８２で試験プログラム１４を起動する。
そして、ステップＳ８２で図４５に示すように、例えば
１０分の時間間隔でスレーブプログラム１２，１３のエ
ラー回数転送部９９Ａ，９９Ｂから転送されてくるエラ
ー回数を収集し、ステップＳ８４でエラー回数累積値９
８を算出する。

【０１６０】図４５に示すように、例えばマスタプロセ
ッサ８では１２０分のエラー回数累積値は「４」、スレ
ーブプロセッサ９の１２０分のエラー回数累積値は「１
１」、スレーブプロセッサ１０の１２０分のエラー回数
累積値は「２」である。ステップＳ８５で算出したエラ
ー回数累積値９８を一定時間ごとプロセッサごとに表示
処理する。

【０１６１】表示処理された結果により、スレーブプロ
セッサ９が他のマスタプロセッサ８、スレーブプロセッ
サ１０に比べてテクノロジが弱いことがわかる。この実
施形態においては、メモリ試験に有効である。１ビット
エラーなどはハードが自分自身修復可能であり、エラー
が発生しても、たいして問題にならない。しかし、頻繁
に１ビットエラーが発生すると、修復不能な２ビットエ
ラーが発生する可能性があり、メモリを取り替える必要
がある。この実施形態においては、プロセッサごとに比
較できるので、試験者は特に弱いプロセッサ、例えばス
レーブプロセッサ９を知ることができる。

【０１６２】

【発明の効果】以上説明してきたように、本発明によれ
ば、予めバックアップするプロセッサを１台決めておく
か、またはバックアップするプロセッサのリストを決め
ておくか、またはオペレータの指示によりバックアップ
するプロセッサを決めるため、マスタプロセッサ、マス
タプログラムが走行不能に陥った場合には決めておいた
プロセッサが処理を引き継ぐため、ただ１つのプロセッ
サの障害のためにプロセッサシステム全体が停止せず、
試験を続行することができる。また、ＨＭＩ制御プロセ
ッサが走行不能になった場合にも、それまでの状態を伝
達することができる。

【０１６３】また、各プロセッサでエラー数をカウント
し、エラー数が少ないプロセッサを選択して、マスタプ
ログラムを移動させるため、プロセッサシステム全体の
安定走行を図ることができ、繰り返して走行する長時間
ランニング試験に有効である。

【０１６４】また、エラーが発生したときのシード値を
収集し、次回の試験にこのシード値をもとに試験プログ
ラムを起動するため、または、次回の試験にシード値の
中からエラー回数が多いシード値の順に試験プログラム
を起動するため、再現テストをさらに加速し、早期に障
害を発見することができる。

【０１６５】また、項目ごとに決められた回数で同一の
シード値を設定して試験を行うため、どの項目が弱いか
判定することができる。

【０１６６】さらに、一定時間間隔でプロセッサごとに
エラー回数累積値を算出するため、品質が良いプロセッ
サを判定することができ、特にメモリ試験に有効であ
る。

【図面の簡単な説明】

【図１】本発明の原理説明図

【図２】本発明の一実施形態を示す全体構成図

【図３】エラー検出処理の説明図

【図４】エラー検出処理部の構成例を示す図

【図５】割込み処理部の構成例を示す図

【図６】監視部の構成例を示す図

【図７】エラー検出処理部の処理を説明するフローチャ
ート

【図８】割込み処理部の処理を説明するフローチャート

【図９】監視部の処理を説明するフローチャート

【図１０】本発明の第２の実施形態を示す全体構成図

【図１１】図１０の監視部の構成例を示す図

【図１２】図１０の監視部の処理を説明するフローチャ
ート

【図１３】本発明の第３の実施形態を示す全体構成図

【図１４】図１３の監視部の構成例を示す図

【図１５】図１３の選択指示部の構成例を示す図

【図１６】図１３の監視部の処理を説明するフローチャ
ート

【図１７】図１３の選択指示部の処理を説明するフロー
チャート

【図１８】本発明の第４の実施形態を示す全体構成図

【図１９】スレーブプログラムの構成例を示す図

【図２０】マスタプログラムの構成例を示す図

【図２１】各プロセッサのエラー数を示す図

【図２２】マスタプログラムの処理を説明するフローチ
ャート

【図２３】スレーブプログラムの処理を説明するフロー
チャート

【図２４】本発明の第５の実施形態を示す全体構成図

【図２５】試験プログラムの構成例を示す図

【図２６】ランダムデータによる命令列生成の説明図
（その一）

【図２７】ランダムデータによる命令列生成の説明図
（その二）

【図２８】ランダムデータ列生成の関数仕様を示す図

【図２９】シード値によるランダムデータ列生成の説明
図（その一）

【図３０】シード値によるランダムデータ列生成の説明
図（その二）

【図３１】シード値によるランダムデータ列生成の説明
図（その三）

【図３２】第１の障害早期発見プログラムの構成例を示
す図

【図３３】収集したシード値を示す図

【図３４】第１の障害早期発見プログラムの処理を説明
するフローチャート

【図３５】本発明の第６の実施形態を示す全体構成図

【図３６】第２の障害早期発見プログラムの構成例を示
す図

【図３７】シード値とエラーしたシード値のエラー回数
を示す図

【図３８】第２の障害早期発見プログラムの処理を説明
するフローチャート

【図３９】本発明の第７の実施形態を示す全体構成図

【図４０】第３の障害早期発見プログラムの構成例を示
す図

【図４１】設定した項目とエラー回数を示す図

【図４２】第３の障害早期発見プログラムの処理を説明
するフローチャート

【図４３】本発明の第８の実施形態を示す全体構成図

【図４４】第４の障害早期発見プログラムの構成例を示
す図

【図４５】エラー回数累積値を示す図

【図４６】第４の障害早期発見プログラムの処理を説明
するフローチャート

【図４７】従来の共有メモリ型のマルチプロセッサシス
テムを示す図

【図４８】従来の分散メモリ型のパラレルプロセッサシ
ステムを示す図

【図４９】従来の全体構成図

【符号の説明】

１，５１：高速ネットワーク２〜４，５４，５５Ａ〜５５Ｇ：ＣＰＵ５〜７，５６，５７Ａ〜５７Ｇ：メモリ８，５２：マスタプロセッサ９，１０，５３Ａ〜５３Ｇ：スレーブプロセッサ１１，５８：マスタプログラム１２，１３，５９Ａ〜５９Ｇ：スレーブプログラム１４〜１６，６０，６０Ａ〜６０Ｇ：試験プログラム１７，６３：サービスプロセッサ１８，６４：端末装置１９〜２１：プログラムカウンタ２２：ＨＭＩ制御プログラム２３：エラー検出処理部（エラー検出処理手段）２４：割込み処理部（割込み処理手段）２５：ＰＣ格納領域２６，２６Ａ：監視部（監視手段）２７，２７Ａ，６２：マスタコピープログラム２８，２８Ａ〜２８Ｃ：選択プログラム２９：エラー検出起動部３０：エラー検出実行部３１：エラー認識部（エラー認識手段）３２：ＰＣ格納処理部（ＰＣ格納処理手段）３３：割込み処理起動部３４：割込み元ＰＣ格納処理部３５：割込み処理実行部３６：割込み元復帰部３７：ＰＣデータ監視部（ＰＣデータ監視手段）３８：データ正常異常判別部（データ正常異常判別手
段）３９：マスタコピープログラム起動部（マスタコピープ
ログラム起動手段）４０，４０Ａ：バックリスト表示部（バックリスト表示
手段）４１：バックリスト参照部（バックリスト参照手段）４２：選択指示部（選択指示手段）４３：オペレータ４４：オペレータ通知部（オペレータ通知手段）４５：オペレータ指示受信部４６：プロセッサ選択指示部６５，６９：エラー数カウント部（エラー数カウント手
段）６６：エラー数通知部（エラー数通知手段）６７：マスタプログラムコピー部（マスタプログラムコ
ピー手段）６８：マスタコピープログラム起動部（マスタコピープ
ログラム起動手段）７０：エラー数受信部７１：プロセッサ選択部（プロセッサ選択手段）７２：マスタプログラム移動部（マスタプログラム移動
手段）７３：スレーブプログラム起動部７４：第１の障害早期発見プログラム７５：シード値７６，７７：シード値転送部７８，７９：プログラム８０：ランダムデータ生成部８１：命令生成部８２：命令実行部８３：データ比較部８４：ランダムデータ８５：命令列８６，９６Ａ，９７Ａ：試験プログラム組込み部８７：シード値収集部（シード値収集手段）８８：第１の試験プログラム起動部（第１の試験プログ
ラム起動手段）８９：第２の障害早期発見プログラム９０，９５Ａ〜９５Ｃ：エラー回数９１：エラー回数演算部（エラー回数演算手段）９２：第２の試験プログラム起動部９３Ａ〜９３Ｃ：第３の障害早期発見プログラム９４Ａ〜９４Ｃ：項目９６Ｂ：項目設定部（項目設定手段）９６Ｃ：第３の試験プログラム起動部９６Ｄ：エラー回数算出部（エラー回数算出手段）９６Ｅ：エラー回数表示処理部（エラー回数表示処理手
段）９７：第４の障害早期発見プログラム９８：エラー回数累積値９９Ａ，９９Ｂ：エラー回数転送部９７Ｂ：第４の試験プログラム起動部９７Ｃ：エラー回数収集部（エラー回数収集手段）９７Ｄ：エラー回数累積算出部（エラー回数累積算出手
段）９７Ｅ：エラー回数累積表示処理部（エラー回数累積表
示処理手段）

Claims

【特許請求の範囲】

【請求項１】ＣＰＵとメモリを有しマスタとして動作す
るマスタプロセッサとスレーブとして動作する複数のス
レーブプロセッサを並列に接続し、試験プログラムをそ
れぞれ実行して障害を発見するプロセッサシステムにお
いて、前記マスタプロセッサに、エラーが発生したときのシード値を前記スレーブプロセ
ッサより収集するシード値収集手段と、次回の試験では収集したシード値をもとに前記試験プロ
グラムを起動する試験プログラム起動手段と、を備えた
ことを特徴とするプロセッサシステム。
【請求項２】ＣＰＵとメモリを有しマスタとして動作す
るマスタプロセッサとスレーブとして動作する複数のス
レーブプロセッサを並列に接続し、試験プログラムをそ
れぞれ実行して障害を発見するプロセッサシステムにお
いて、前記マスタプロセッサに、項目ごとに決められた回数と同一のシード値を設定する
項目設定手段と、設定された項目ごとに試験プログラムを起動する第３の
試験プログラム起動手段と、試験した結果発生したエラー回数を項目ごとに算出する
エラー回数算出手段と、算出された項目ごとのエラー回数を表示処理する表示処
理手段と、を備えたことを特徴とするプロセッサシステ
ム。
【請求項３】ＣＰＵとメモリを有しマスタとして動作す
るマスタプロセッサとスレーブとして動作する複数のス
レーブプロセッサを並列に接続し、試験プログラムをそ
れぞれ実行して障害を発見するプロセッサシステムにお
いて、前記マスタプロセッサに、試験プログラムを起動して所定の時間間隔でエラー回数
を前記スレーブプロセッサごとに収集するエラー回数収
集手段と、収集したエラー回数の累積値を前記スレーブプロセッサ
ごとに算出するエラー回数累積値算出手段と、エラー回数累積値を前記スレーブプロセッサごとに表示
処理するエラー回数累積表示処理手段と、を備えたこと
を特徴とするプロセッサシステム。