JP2002353971A - データ転送処理装置、データ転送処理方法およびデータ転送処理プログラム - Google Patents

データ転送処理装置、データ転送処理方法およびデータ転送処理プログラム

Info

Publication number
JP2002353971A
JP2002353971A JP2001154819A JP2001154819A JP2002353971A JP 2002353971 A JP2002353971 A JP 2002353971A JP 2001154819 A JP2001154819 A JP 2001154819A JP 2001154819 A JP2001154819 A JP 2001154819A JP 2002353971 A JP2002353971 A JP 2002353971A
Authority
JP
Japan
Prior art keywords
data
block size
packet
transfer processing
data transfer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2001154819A
Other languages
English (en)
Inventor
Tetsuya Aoki
徹也 青木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2001154819A priority Critical patent/JP2002353971A/ja
Publication of JP2002353971A publication Critical patent/JP2002353971A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Small-Scale Networks (AREA)
  • Information Transfer Systems (AREA)

Abstract

(57)【要約】 【課題】 アイソクロノス転送におけるデータのチャネ
ル変更を円滑に行う。 【解決手段】 制御部1は、IEEE1394シリアル
バスを介して送信側装置からアイソクロノス転送されて
くるストリームデータ(パケット)のCIPヘッダに配
置されているデータブロックサイズDBSを取り出す。
上記データブロックサイズDBSの値は、送信されるチ
ャネル数に応じて変化する。RAM制御部2により、デ
ータブロックサイズDBSの値に基づいて、リアルタイ
ムでFIFO3およびDBS−RAM4の読み書きアド
レスを制御する。したがって、送信側装置においてチャ
ンネルが切り替えられても、受信側装置においてFIF
O3をクリアしたり、ミュートパケットを転送したりし
てもらう必要がない。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、IEEE1394
シリアスバスを用いてアイソクロナス転送を行うデータ
転送処理装置、データ転送処理方法およびデータ転送処
理プログラムに関する。
【0002】
【従来の技術】従来より、ポータブルおよびデスクトッ
プ・コンピュータ環境や、オーディオ装置やビデオ装置
などの民生用機器に適したインターフェースとして、シ
リアルバス規格の1つであるIEEE(Institute of E
lectrical and Electronics Engineers)1394シリ
アスバスが知られている。IEEE1394規格による
通信は、データのアイソクロナス(isochronous)転送
を行うことができることから、画像や音声といったリア
ルタイムで再生する必要のあるデータの転送に適してお
り、大きく注目されている。
【0003】IEEE1394シリアルバスを介して接
続された機器どうしの間では、125μs(マイクロ
秒)周期で、最大で、100μsの伝送帯域を用いて、
データのアイソクロナス転送を行うことができる。ま
た、上述の伝送帯域の範囲内であれば、複数のチャンネ
ルで、アイソクロナス転送を行うことができる。
【0004】
【発明が解決しようとする課題】ところで、上記アイソ
クロノス転送では、予め、送信側装置と受信側装置とで
ネゴシエーションを行うことにより、どのチャネルを用
いてデータ転送するかを設定するようになっている。す
なわち、従来技術では、受信側装置の設定を、パケット
が到着する前に行う必要がある。また、チャンネル数の
切り換わり時には、受信側の内部FIFOを初期化、も
しくはミュートデータを転送しなければならないため、
音切れ、ミュート処理を行わなければならないという問
題がある。
【0005】そこで本発明は、アイソクロノス転送にお
けるデータのチャネル変更を円滑に行うことができるデ
ータ転送処理装置、データ転送処理方法およびデータ転
送処理プログラムを提供することを目的とする。
【0006】
【課題を解決するための手段】上記目的達成のため、請
求項1記載の発明によるデータ転送処理装置は、シリア
ルバスを介して送信側装置からアイソクロノス転送され
てくるパケットデータから、チャンネル数に応じて値が
変化する、パケットデータのブロックサイズを表す情デ
ータブロックサイズ報を抽出するデータブロックサイズ
抽出手段と、前記パケットデータからデータを抽出する
データ抽出手段と、読み書きアドレスに基づいて、前記
データ抽出手段により抽出されたデータを格納するとと
もに、後段へ出力する記憶手段と、前記データブロック
サイズ抽出手段により抽出されたデータブロックサイズ
に基づいて、前記記憶手段の読み書きアドレスを制御す
るアドレス制御手段とを具備することを特徴とする。
【0007】また、好ましい態様として、例えば請求項
2記載のように、請求項1記載のデータ転送処理装置に
おいて、データブロックサイズ抽出手段は、アイソクロ
ノス・パケットに含まれるヘッダ部に配置されている、
データブロックサイズを示す情報を抽出するようにして
もよい。
【0008】また、好ましい態様として、例えば請求項
3記載のように、請求項1記載のデータ転送処理装置に
おいて、前記シリアルバスは、IEEE1394シリア
ルバスであってもよい。
【0009】また、上記目的達成のため、請求項4記載
の発明によるデータ転送処理方法は、シリアルバスを介
して送信側装置からアイソクロノス転送されてくるパケ
ットデータから、チャンネル数に応じて値が変化する、
データのブロックサイズを表すブロックサイズ情報と、
データとを抽出し、読み書きアドレスに基づいて、前記
抽出されたデータを格納するとともに、後段へ出力する
際に、前記抽出されたデータブロックサイズに基づい
て、前記読み書きアドレスを制御することを特徴とす
る。
【0010】また、好ましい態様として、例えば請求項
5記載のように、請求項4記載のデータ転送処理方法に
おいて、前記ブロックサイズ情報は、アイソクロノス・
パケットに含まれるヘッダ部に配置されている、データ
ブロックサイズを示す情報であってもよい。
【0011】また、好ましい態様として、例えば請求項
6記載のように、請求項4記載のデータ転送処理方法に
おいて、前記シリアルバスは、IEEE1394シリア
ルバスであってもよい。
【0012】また、上記目的達成のため、請求項7記載
の発明によるデータ転送処理プログラムは、シリアルバ
スを介して送信側装置からアイソクロノス転送されてく
るパケットデータのヘッダ部から、チャンネル数に応じ
て値が変化する、データのブロックサイズを表すブロッ
クサイズ情報を抽出するステップと、前記パケットデー
タからデータとを抽出するステップと、読み書きアドレ
スに基づいて、前記抽出されたデータを格納するととも
に、後段へ出力するステップと、前記抽出されたデータ
を格納・出力する際に、前記抽出されたデータブロック
サイズに基づいて、前記読み書きアドレスを制御するス
テップとをコンピュータに実行させることを特徴とす
る。
【0013】この発明では、シリアルバスを介して送信
側装置からアイソクロノス転送されてくるパケットデー
タから、データブロックサイズ抽出手段により、チャン
ネル数に応じて値が変化する、パケットデータのブロッ
クサイズを表す情データブロックサイズ報を抽出し、デ
ータ抽出手段により、前記パケットデータからデータを
抽出する。アドレス制御手段は、前記データ抽出手段に
より抽出されたデータを、記憶手段に格納するととも
に、後段へ出力する際に、前記データブロックサイズ抽
出手段により抽出されたデータブロックサイズに基づい
て、前記記憶手段の読み書きアドレスを制御する。した
がって、アイソクロノス転送におけるデータのチャネル
変更を円滑に行うことが可能となる。
【0014】
【発明の実施の形態】以下、本発明の実施の形態を、図
面を参照して説明する。 A.実施形態の構成 図1は、本発明の実施形態によるデータ受信装置の構成
を示すブロック図である。制御部1は、IEEE139
4シリアルバスを介して送信側装置からアイソクロノス
転送されてくるストリームデータを受信し、後述するC
IP(Common Isochronous Packet)ヘッダに配置され
ているデータブロックサイズDBS(Data Block Size
in quadlets)を取り出し、データブロックサイズDB
SをDBS−RAM4へ供給するとともに、データ部を
FIFO3へ供給する。上記データブロックサイズDB
Sの値は、送信されるチャネル数に応じて変化する。な
お、データブロックサイズDBSの詳細については後述
する。
【0015】RAM制御部2は、上記データブロックサ
イズDBSの値に従って、1バンクの大きさを常に
「8」とし、2チャネル時には0〜3をカウントし、4
〜7をスキップするように(読み書き時)、FIFO3
のアドレスを制御する。同様に、DBS−RAM4のア
ドレスも制御する。上述したように、上記データブロッ
クサイズDBSの値は、送信されるチャネル数に応じて
変化する。そこで、本実施形態では、データブロックサ
イズDBSを抽出し、該データブロックサイズDBSに
基づいてFIFOのバンクを自動的に切り分けるように
している(アドレス制御)。
【0016】FIFO3は、上記RAM制御部2による
アドレス制御に従って、バンク単位で制御部1からの音
楽データを格納するとともに、順次、Rx−オーディオ
インターフェース5へ送出する。
【0017】DBS−RAM4は、上記RAM制御部2
からのアドレス制御に従って、制御部1により取り出さ
れたデータブロックサイズDBSを格納するとともに、
FIFO3からのデータ出力タイミングに同期させて、
チャンネル情報としてデータブロックサイズDBSをR
x−オーディオインターフェース5へ供給する。
【0018】Rx−オーディオインターフェース5は、
DBS−RAM4からのチャンネル情報に従って、FI
FO3からの、使用チャンネルの音楽データを出力し、
使用チャネル以外をミュート(Mute)出力とする。
【0019】図2は、アイソクロノス転送時に用いられ
るアイソクロノス・パケットの構成を示す概念図であ
る。アイソクロノス・パケットは、1394ヘッダ、ヘ
ッダCRC、CIPヘッダ1、CIPヘッダ2、デー
タ、データCRCからなる。
【0020】1394ヘッダには、このヘッダの2クワ
ドレッド以降に入るデータのサイズを表すデータ長(da
ta_length)、データフィールド(data_field)中にC
IPヘッダが付加されているか否かを表すタグ(ta
g)、送信側のチャネルを表すチャネル(channel)、処
理のコードを示すトランザクションコード(tcode:tra
nsaction code)、およびシンクロナイジェーションコ
ード(sy)が配置されている。ヘッダCRC(header
_CRC)は、ヘッダ内における誤りの検出符号である。
【0021】CIPヘッダは、パケット転送中のデータ
ブロック消失を検知するためのブロックのカウント値
や、データコードを示すフラグなどの情報を含む。より
具体的には、CIPヘッダは、図3に示すように、SI
D(Source node ID)、データブロックサイズDBS、
FN(Fraction Number)、QPC(Quadlet Padding C
ount)、SPH(SourcePacket Header flag)、Rsv
(reserved)、DBC(Data Block Continuity counte
r)が配置される。
【0022】SIDは、送信元のノードIDを示す。デ
ータブロックサイズDBSは、データのブロックサイズ
を表す。FNは、1つのソースパケットが分割されてい
るブロックの数を表している。QPCは、付加されたダ
ミークワドレッドの数を示している。次のSPHは、ソ
ースパケットがソースパケットヘッダを有しているか否
かを表すフラグである。Rsvは、将来のために保留さ
れている。DBCは、データブロックの損失を検知する
ための連続するデータブロックのカウンタの値を表して
いる。
【0023】データ部には、図4に示すように、最大8
個(クワドレット 32ビット)が入る。チャネル数に
応じて該データ長が変化し、該データ長に合わせてCI
Pヘッダ1のデータブロックサイズDBSが変化する。
例えば、スーパー・オーディオCD(SACD)の場合
には、2チャネル時にDBS=4、5チャネル時にDB
S=6、6チャネル時にDBS=8となる。また、DV
Dオーディオの場合には、1,2チャネル時にDBS=
4、3,4チャネル時にDBS=6、5,6チャネル時
にDBS=8となる。
【0024】データブロックサイズDBSは、上述した
ように、受信したパケットのチャネル数に応じて変化す
る。データブロックサイズDBSは、これと対になって
FIFO3に書き込まれる。これによって、FIFO3
の書き込み、読み出し側で、このパケットのデータ長を
把握することができ、FIFO3内でデータの読み飛ば
し・読みずれなどが発生しないので正しく受信すること
ができる。
【0025】なお、上記制御部1およびRAM制御部2
における機能は、図示しない記憶部に記憶されたプログ
ラムを実行することで実現するようにしてもよい。記憶
部は、ハードディスク装置や光磁気ディスク装置、フラ
ッシュメモリ等の不揮発性メモリやRAM(Random Acc
ess Memory)のような揮発性のメモリ、あるいはこれら
の組み合わせにより構成されるものとする。また、上記
記憶部とは、インターネット等のネットワークや電話回
線等の通信回線を介してプログラムが送信された場合の
サーバやクライアントとなるコンピュータシステム内部
の揮発性メモリ(RAM)のように、一定時間プログラ
ムを保持しているものも含む。
【0026】B.実施形態の動作 次に、上述した実施形態の動作について説明する。制御
部1は、IEEE1394シリアルバスを介して送信側
装置からアイソクロノス転送されてくるストリームデー
タ(パケット)のCIPヘッダに配置されているデータ
ブロックサイズDBSを取り出し、該データブロックサ
イズDBSをDBS−RAM4へ供給するとともに、デ
ータ部をFIFO3へ供給する。
【0027】上記データブロックサイズDBSの値は、
送信されるチャネル数に応じて変化する。そこで、RA
M制御部2により、データブロックサイズDBSの値に
基づいて、リアルタイムでFIFO3およびDBS−R
AM4の読み書きアドレスを制御する。したがって、送
信側装置においてチャンネルが切り替えられても、受信
側装置においてFIFO3をクリアしたり、ミュートパ
ケットを転送したりしてもらう必要がない。
【0028】Rx−オーディオインターフェース5で
は、DBS−RAM4からのチャンネル情報に従って、
使用チャンネルの音楽データを出力し、使用チャネル以
外をミュート(Mute)出力とする。
【0029】上述した実施形態によれば、受信データに
対応付けてチャネル情報を転送するので、FIFO3を
クリアしたり、ミュートパケットを転送してもらう必要
がなくなるため、受信側装置でデータが消去されたり、
途切れることない。ゆえに、音楽データのチャネル変更
を円滑に行うことができる。
【0030】また、チャネル切替え時にミュート処理を
行う必要がなくなるので、ミュート処理を削減すること
ができる。受信側装置では、受信したパケットのヘッダ
部(DBS)により自動でパケット長を判断することが
可能となり、送信側装置と受信側装置との間で、送信チ
ャネル数のネゴシエーションが不要となる。ゆえに、I
EEE1394バス・インターフェースの制御を行う集
積回路において、受信チャネルを自動設定することが可
能となる。
【0031】
【発明の効果】請求項1記載の発明によれば、シリアル
バスを介して送信側装置からアイソクロノス転送されて
くるパケットデータから、データブロックサイズ抽出手
段により、チャンネル数に応じて値が変化する、パケッ
トデータのブロックサイズを表す情データブロックサイ
ズ報を抽出し、データ抽出手段により、前記パケットデ
ータからデータを抽出し、アドレス制御手段により、前
記データ抽出手段により抽出されたデータを、記憶手段
に格納するとともに、後段へ出力する際に、前記データ
ブロックサイズ抽出手段により抽出されたデータブロッ
クサイズに基づいて、前記記憶手段の読み書きアドレス
を制御するようにしたので、アイソクロノス転送におけ
るデータのチャネル変更を円滑に行うことができるとい
う利点が得られる。
【0032】また、請求項2記載の発明によれば、デー
タブロックサイズ抽出手段により、アイソクロノス・パ
ケットに含まれるヘッダ部に配置されている、データブ
ロックサイズを示す情報を抽出するようにしたので、ア
イソクロノス転送におけるデータのチャネル変更を円滑
に行うことができるという利点が得られる。
【0033】また、請求項3記載の発明によれば、前記
シリアルバスを、IEEE1394シリアルバスとした
ので、アイソクロノス転送におけるデータのチャネル変
更を円滑に行うことができるという利点が得られる。
【0034】また、請求項4記載の発明によれば、シリ
アルバスを介して送信側装置からアイソクロノス転送さ
れてくるパケットデータから、チャンネル数に応じて値
が変化する、データのブロックサイズを表すブロックサ
イズ情報と、データとを抽出し、読み書きアドレスに基
づいて、前記抽出されたデータを格納するとともに、後
段へ出力する際に、前記抽出されたデータブロックサイ
ズに基づいて、前記読み書きアドレスを制御するように
したので、アイソクロノス転送におけるデータのチャネ
ル変更を円滑に行うことができるという利点が得られ
る。
【0035】また、請求項5記載の発明によれば、前記
ブロックサイズ情報を、アイソクロノス・パケットに含
まれるヘッダ部に配置されている、データブロックサイ
ズを示す情報としたので、アイソクロノス転送における
データのチャネル変更を円滑に行うことができるという
利点が得られる。
【0036】また、請求項6記載の発明によれば、前記
シリアルバスを、IEEE1394シリアルバスとした
ので、アイソクロノス転送におけるデータのチャネル変
更を円滑に行うことができるという利点が得られる。
【0037】また、請求項7記載の発明によれば、シリ
アルバスを介して送信側装置からアイソクロノス転送さ
れてくるパケットデータのヘッダ部から、チャンネル数
に応じて値が変化する、データのブロックサイズを表す
ブロックサイズ情報を抽出するステップと、前記パケッ
トデータからデータとを抽出するステップと、読み書き
アドレスに基づいて、前記抽出されたデータを格納する
とともに、後段へ出力するステップと、前記抽出された
データを格納・出力する際に、前記抽出されたデータブ
ロックサイズに基づいて、前記読み書きアドレスを制御
するステップとをコンピュータに実行させるようにした
ので、アイソクロノス転送におけるデータのチャネル変
更を円滑に行うことができるという利点が得られる。
【図面の簡単な説明】
【図1】本発明の実施形態によるデータ受信装置の構成
を示すブロック図である。
【図2】アイソクロノス転送時に用いられるアイソクロ
ノス・パケットの構成を示す概念図である。
【図3】アイソクロノス・パケットのCIPヘッダの構
成を示す概念図である。
【図4】アイソクロノス・パケットのデータ部の構成を
示す概念図である。
【符号の説明】
1……制御部(データブロックサイズ抽出手段、データ
抽出手段)、2……RAM制御部(アドレス制御手
段)、3……FIFO(記憶手段)、4……DBS−R
AM、5……Rx−オーディオインターフェース

Claims (7)

    【特許請求の範囲】
  1. 【請求項1】 シリアルバスを介して送信側装置からア
    イソクロノス転送されてくるパケットデータから、チャ
    ンネル数に応じて値が変化する、パケットデータのブロ
    ックサイズを表す情データブロックサイズ報を抽出する
    データブロックサイズ抽出手段と、 前記パケットデータからデータを抽出するデータ抽出手
    段と、 読み書きアドレスに基づいて、前記データ抽出手段によ
    り抽出されたデータを格納するとともに、後段へ出力す
    る記憶手段と、 前記データブロックサイズ抽出手段により抽出されたデ
    ータブロックサイズに基づいて、前記記憶手段の読み書
    きアドレスを制御するアドレス制御手段とを具備するこ
    とを特徴とするデータ転送処理装置。
  2. 【請求項2】 データブロックサイズ抽出手段は、アイ
    ソクロノス・パケットに含まれるヘッダ部に配置されて
    いる、データブロックサイズを示す情報を抽出すること
    を特徴とする請求項1記載のデータ転送処理装置。
  3. 【請求項3】 前記シリアルバスは、IEEE1394
    シリアルバスであることを特徴とする請求項1記載のデ
    ータ転送処理装置。
  4. 【請求項4】 シリアルバスを介して送信側装置からア
    イソクロノス転送されてくるパケットデータから、チャ
    ンネル数に応じて値が変化する、データのブロックサイ
    ズを表すブロックサイズ情報と、データとを抽出し、 読み書きアドレスに基づいて、前記抽出されたデータを
    格納するとともに、後段へ出力する際に、前記抽出され
    たデータブロックサイズに基づいて、前記読み書きアド
    レスを制御することを特徴とするデータ転送処理方法。
  5. 【請求項5】 前記ブロックサイズ情報は、アイソクロ
    ノス・パケットに含まれるヘッダ部に配置されている、
    データブロックサイズを示す情報であることを特徴とす
    る請求項4記載のデータ転送処理方法。
  6. 【請求項6】 前記シリアルバスは、IEEE1394
    シリアルバスであることを特徴とする請求項4記載のデ
    ータ転送処理方法。
  7. 【請求項7】 シリアルバスを介して送信側装置からア
    イソクロノス転送されてくるパケットデータのヘッダ部
    から、チャンネル数に応じて値が変化する、データのブ
    ロックサイズを表すブロックサイズ情報を抽出するステ
    ップと、 前記パケットデータからデータとを抽出するステップ
    と、 読み書きアドレスに基づいて、前記抽出されたデータを
    格納するとともに、後段へ出力するステップと、 前記抽出されたデータを格納・出力する際に、前記抽出
    されたデータブロックサイズに基づいて、前記読み書き
    アドレスを制御するステップとをコンピュータに実行さ
    せることを特徴とするデータ転送処理プログラム。
JP2001154819A 2001-05-24 2001-05-24 データ転送処理装置、データ転送処理方法およびデータ転送処理プログラム Pending JP2002353971A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001154819A JP2002353971A (ja) 2001-05-24 2001-05-24 データ転送処理装置、データ転送処理方法およびデータ転送処理プログラム

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001154819A JP2002353971A (ja) 2001-05-24 2001-05-24 データ転送処理装置、データ転送処理方法およびデータ転送処理プログラム

Publications (1)

Publication Number Publication Date
JP2002353971A true JP2002353971A (ja) 2002-12-06

Family

ID=18999102

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001154819A Pending JP2002353971A (ja) 2001-05-24 2001-05-24 データ転送処理装置、データ転送処理方法およびデータ転送処理プログラム

Country Status (1)

Country Link
JP (1) JP2002353971A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010010910A (ja) * 2008-06-25 2010-01-14 Texas Instr Japan Ltd 通信装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010010910A (ja) * 2008-06-25 2010-01-14 Texas Instr Japan Ltd 通信装置

Similar Documents

Publication Publication Date Title
EP1432175B1 (en) Communication method, communication system, and output equipment
WO2000072552A1 (fr) Dispositif et procede de traitement de signal numerique, systeme de traitement de signal numerique
US6286071B1 (en) Communication control method, communication system and electronic device used therefor
US6363428B1 (en) Apparatus for and method of separating header information from data in an IEEE 1394-1995 serial bus network
EP1648140B1 (en) Communication system and method in audio and music data transmission
US7016303B1 (en) Transmitting method transmitting system and transmitter
JP2002353971A (ja) データ転送処理装置、データ転送処理方法およびデータ転送処理プログラム
JP3695346B2 (ja) データ送信装置、データ受信装置、データ送信方法、データ受信方法、伝送システム
JP4095427B2 (ja) データ通信装置
JP4430245B2 (ja) データバスを介する等時性データ伝送のためにバスパケットを構成する方法、及び、この方法を実行する装置
KR101873675B1 (ko) 네트워크 기반 avb 시스템에서 오디오 콘텐츠 정보 전송 방법
JP2003289304A (ja) 信号処理装置、信号処理方法
JP2003283502A (ja) 情報通信装置、情報通信方法
US7720821B1 (en) Method of and apparatus for writing and reading time sensitive data within a storage device
JP4281144B2 (ja) 伝送方法および伝送装置
JP4032535B2 (ja) データ処理回路、データ伝送システムおよびその方法
WO2002076026A1 (fr) Procede et dispositif de transmission de donnees
JP2000151719A (ja) データ処理回路およびデータ伝送システム
JP2002116800A (ja) 送受信システム、送信装置、受信装置および送受信方法
JP3676618B2 (ja) パケット転送装置、及びデータ記録媒体
KR20020015654A (ko) 정보 제어 방법, 정보 처리 장치, 및 정보 제어 시스템
JP2003018222A (ja) データ通信装置およびデータ通信方法
JP2000151738A (ja) データ処理装置、データ伝送システムおよびその方法
JP2002077171A (ja) 情報処理システム、情報処理装置および情報再生装置
KR20090030548A (ko) Ieee 1394 브리지 제어장치 및 방법

Legal Events

Date Code Title Description
RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20050407

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20050407