JP2002353944A - スクランブル／デスクランブルパターン発生回路及びスクランブル／デスクランブルパターン発生方法 - Google Patents
スクランブル／デスクランブルパターン発生回路及びスクランブル／デスクランブルパターン発生方法Info
- Publication number
- JP2002353944A JP2002353944A JP2001161315A JP2001161315A JP2002353944A JP 2002353944 A JP2002353944 A JP 2002353944A JP 2001161315 A JP2001161315 A JP 2001161315A JP 2001161315 A JP2001161315 A JP 2001161315A JP 2002353944 A JP2002353944 A JP 2002353944A
- Authority
- JP
- Japan
- Prior art keywords
- pattern
- scramble
- descramble
- generation circuit
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Optical Communication System (AREA)
Abstract
(57)【要約】
【課題】 １つのスクランブル／デスクランブルパター
ン発生回路を異なる伝送路周波数で使用可能にする。 【解決手段】 光伝送装置に用いられ伝送路上を伝送さ
れる伝送データのスクランブル又はデスクランブルを行
うためのスクランブルパターン又はデスクランブルパタ
ーンを発生するスクランブル／デスクランブルパターン
発生回路において、入力データをスクランブルパターン
又はデスクランブルパターン処理して伝送路の周波数に
応じたデータ長のパターンを出力するパターン生成回路
１２ａと、生成されたパターンのうち、伝送路の周波数
に応じたデータ長のスクランブルパターン又はデスクラ
ンブルパターンを選択しパターン生成回路に前記入力デ
ータとして帰還させるセレクタ１１ａとを設ける。
ン発生回路を異なる伝送路周波数で使用可能にする。 【解決手段】 光伝送装置に用いられ伝送路上を伝送さ
れる伝送データのスクランブル又はデスクランブルを行
うためのスクランブルパターン又はデスクランブルパタ
ーンを発生するスクランブル／デスクランブルパターン
発生回路において、入力データをスクランブルパターン
又はデスクランブルパターン処理して伝送路の周波数に
応じたデータ長のパターンを出力するパターン生成回路
１２ａと、生成されたパターンのうち、伝送路の周波数
に応じたデータ長のスクランブルパターン又はデスクラ
ンブルパターンを選択しパターン生成回路に前記入力デ
ータとして帰還させるセレクタ１１ａとを設ける。
Description
【０００１】
【発明の属する技術分野】本発明は、光伝送システムに
用いられるスクランブル／デスクランブルパターン発生
回路に関する。
用いられるスクランブル／デスクランブルパターン発生
回路に関する。
【０００２】
【従来の技術】この種のスクランブル／デスクランブル
パターン発生回路は、光伝送装置のデータ通信を行うう
えで０の連続を禁止するために用いられている。図３は
従来のスクランブル／デスクランブルパターン発生回路
の構成を示すブロック図である。スクランブル／デスク
ランブルパターンを生成するスクランブル／デスクラン
ブルパターン生成回路３１ａ（以下、パターン生成回路
３１ａ）の前段には、７個の各入力データ端子Ｄ１〜Ｄ
７に対応して７個のオア回路３２ａ〜３２ｇが設けら
れ、各オア回路１３ａ〜１３ｇの出力は、各オア回路１
３ａ〜１３ｇの一方の入力端子に印加されるＨレベルの
イニシャライズ信号ＩＮＩによりスクランブル／デスク
ランブルの生成開始信号の位置の直前で１に初期化され
る。
パターン発生回路は、光伝送装置のデータ通信を行うう
えで０の連続を禁止するために用いられている。図３は
従来のスクランブル／デスクランブルパターン発生回路
の構成を示すブロック図である。スクランブル／デスク
ランブルパターンを生成するスクランブル／デスクラン
ブルパターン生成回路３１ａ（以下、パターン生成回路
３１ａ）の前段には、７個の各入力データ端子Ｄ１〜Ｄ
７に対応して７個のオア回路３２ａ〜３２ｇが設けら
れ、各オア回路１３ａ〜１３ｇの出力は、各オア回路１
３ａ〜１３ｇの一方の入力端子に印加されるＨレベルの
イニシャライズ信号ＩＮＩによりスクランブル／デスク
ランブルの生成開始信号の位置の直前で１に初期化され
る。
【０００３】イニシャライズ信号ＩＮＩによる初期化の
後、各オア回路１３ａ〜１３ｇの出力がクロック信号Ｃ
ＬＫにより、パターン生成回路３１ａのデータ端子Ｄ１
〜Ｄ７に取り込まれる。データ端子Ｄ１〜Ｄ７へのデー
タの取り込み後、イニシャライズ信号ＩＮＩはＬレベル
になる。パターン生成回路３１ａはこのデータ端子Ｄ１
〜Ｄ７から取り込んだデータについて所定のスクランブ
ル／デスクランブルパターン処理を行って出力端子Ｙ１
〜Ｙ１３５を介しスクランブル／デスクランブルパター
ンＳ１〜Ｓ１３５として出力する。この出力されたスク
ランブル／デスクランブルパターンＳ１〜Ｓ１３５のう
ち伝送路周波数で定められた７ビットデータがオア回路
３２ａ〜３２ｇの他方の入力端子にフィードバックされ
る。このフィードバックされた７ビットデータはクロッ
ク信号ＣＬＫにより、パターン生成回路３１ａのデータ
端子Ｄ１〜Ｄ７に同様に取り込まれ、パターン生成回路
３１ａはこの取り込んだデータを同様にスクランブル／
デスクランブルパターン処理して出力端子Ｙ１〜Ｙ１３
５を介し次のスクランブル／デスクランブルパターンＳ
１〜Ｓ１３５として出力する。
後、各オア回路１３ａ〜１３ｇの出力がクロック信号Ｃ
ＬＫにより、パターン生成回路３１ａのデータ端子Ｄ１
〜Ｄ７に取り込まれる。データ端子Ｄ１〜Ｄ７へのデー
タの取り込み後、イニシャライズ信号ＩＮＩはＬレベル
になる。パターン生成回路３１ａはこのデータ端子Ｄ１
〜Ｄ７から取り込んだデータについて所定のスクランブ
ル／デスクランブルパターン処理を行って出力端子Ｙ１
〜Ｙ１３５を介しスクランブル／デスクランブルパター
ンＳ１〜Ｓ１３５として出力する。この出力されたスク
ランブル／デスクランブルパターンＳ１〜Ｓ１３５のう
ち伝送路周波数で定められた７ビットデータがオア回路
３２ａ〜３２ｇの他方の入力端子にフィードバックされ
る。このフィードバックされた７ビットデータはクロッ
ク信号ＣＬＫにより、パターン生成回路３１ａのデータ
端子Ｄ１〜Ｄ７に同様に取り込まれ、パターン生成回路
３１ａはこの取り込んだデータを同様にスクランブル／
デスクランブルパターン処理して出力端子Ｙ１〜Ｙ１３
５を介し次のスクランブル／デスクランブルパターンＳ
１〜Ｓ１３５として出力する。
【０００４】
【発明が解決しようとする課題】このような従来のスク
ランブル／デスクランブルパターン発生回路から発生す
るスクランブル／デスクランブルパターンは、一般に伝
送路周波数に応じてデータ長が変わるため、同一のスク
ランブル／デスクランブルパターン発生回路では異なる
伝送路周波数に対応することができない。このため、従
来はそれぞれの伝送路周波数に対応したスクランブル／
デスクランブルパターン発生回路をそれぞれＬＳＩで作
っており、ＬＳＩの品種が増えてしまいＬＳＩの管理が
煩雑になるとともにＬＳＩのコストアップを招くという
問題があった。
ランブル／デスクランブルパターン発生回路から発生す
るスクランブル／デスクランブルパターンは、一般に伝
送路周波数に応じてデータ長が変わるため、同一のスク
ランブル／デスクランブルパターン発生回路では異なる
伝送路周波数に対応することができない。このため、従
来はそれぞれの伝送路周波数に対応したスクランブル／
デスクランブルパターン発生回路をそれぞれＬＳＩで作
っており、ＬＳＩの品種が増えてしまいＬＳＩの管理が
煩雑になるとともにＬＳＩのコストアップを招くという
問題があった。
【０００５】したがって、本発明は、１つのスクランブ
ル／デスクランブルパターン発生回路を異なる伝送路周
波数で使用可能にすることを目的とする。
ル／デスクランブルパターン発生回路を異なる伝送路周
波数で使用可能にすることを目的とする。
【０００６】
【課題を解決するための手段】このような課題を解決す
るために本発明は、光伝送装置に用いられ伝送路上を伝
送される伝送データのスクランブルまたはデスクランブ
ルを行うためのスクランブルパターンまたはデスクラン
ブルパターンを発生するスクランブル／デスクランブル
パターン発生回路において、入力したデータをスクラン
ブルパターン処理またはデスクランブルパターン処理し
て伝送路の周波数に応じたデータ長のスクランブルパタ
ーンまたはデスクランブルパターンとして生成し出力す
るパターン生成回路と、パターン生成回路により生成さ
れたスクランブルパターンまたはデスクランブルパター
ンのうち、伝送路の周波数に応じたスクランブルパター
ンまたはデスクランブルパターンを選択しパターン生成
回路に前記入力データとして帰還させるセレクタとを設
けたものである。この場合、セレクタは、パターン生成
回路により生成されたスクランブルパターンまたはデス
クランブルパターンのうち、最後に生成された所定ビッ
ト数のパターンをパターン生成回路に前記入力データと
して帰還させるものである。
るために本発明は、光伝送装置に用いられ伝送路上を伝
送される伝送データのスクランブルまたはデスクランブ
ルを行うためのスクランブルパターンまたはデスクラン
ブルパターンを発生するスクランブル／デスクランブル
パターン発生回路において、入力したデータをスクラン
ブルパターン処理またはデスクランブルパターン処理し
て伝送路の周波数に応じたデータ長のスクランブルパタ
ーンまたはデスクランブルパターンとして生成し出力す
るパターン生成回路と、パターン生成回路により生成さ
れたスクランブルパターンまたはデスクランブルパター
ンのうち、伝送路の周波数に応じたスクランブルパター
ンまたはデスクランブルパターンを選択しパターン生成
回路に前記入力データとして帰還させるセレクタとを設
けたものである。この場合、セレクタは、パターン生成
回路により生成されたスクランブルパターンまたはデス
クランブルパターンのうち、最後に生成された所定ビッ
ト数のパターンをパターン生成回路に前記入力データと
して帰還させるものである。
【０００７】また、本発明は、入力したデータをスクラ
ンブルパターン処理またはデスクランブルパターン処理
して前記伝送路の周波数に応じたデータ長のスクランブ
ルパターンまたはデスクランブルパターンとして生成し
出力する第１のステップと、第１のステップの処理に基
づき生成されたスクランブルパターンまたはデスクラン
ブルパターンのうち、伝送路の周波数に応じたスクラン
ブルパターンまたはデスクランブルパターンを選択し前
記入力データとして帰還させる第２のステップとを有す
る方法である。この場合、第２のステップにおける処理
は、第１のステップの処理に基づき生成されたスクラン
ブルパターンまたはデスクランブルパターンのうち、最
後に生成された所定ビット数のパターンを前記入力デー
タとして帰還させる第３のステップを含むものである。
ンブルパターン処理またはデスクランブルパターン処理
して前記伝送路の周波数に応じたデータ長のスクランブ
ルパターンまたはデスクランブルパターンとして生成し
出力する第１のステップと、第１のステップの処理に基
づき生成されたスクランブルパターンまたはデスクラン
ブルパターンのうち、伝送路の周波数に応じたスクラン
ブルパターンまたはデスクランブルパターンを選択し前
記入力データとして帰還させる第２のステップとを有す
る方法である。この場合、第２のステップにおける処理
は、第１のステップの処理に基づき生成されたスクラン
ブルパターンまたはデスクランブルパターンのうち、最
後に生成された所定ビット数のパターンを前記入力デー
タとして帰還させる第３のステップを含むものである。
【０００８】
【発明の実施の形態】以下、本発明について図面を参照
して説明する。 （第１の実施の形態）図１は、本発明に係るスクランブ
ル／デスクランブルパターン発生回路の構成を示すブロ
ック図である。本スクランブル／デスクランブルパター
ン発生回路は光伝送において使用される回路であり、セ
レクタ１１ａと、スクランブル／デスクランブルパター
ン生成回路１２ａと、オア回路１３ａ〜１３ｇとから構
成される。
して説明する。 （第１の実施の形態）図１は、本発明に係るスクランブ
ル／デスクランブルパターン発生回路の構成を示すブロ
ック図である。本スクランブル／デスクランブルパター
ン発生回路は光伝送において使用される回路であり、セ
レクタ１１ａと、スクランブル／デスクランブルパター
ン生成回路１２ａと、オア回路１３ａ〜１３ｇとから構
成される。
【０００９】スクランブル／デスクランブルパターン生
成回路１２ａは、スクランブル／デスクランブルパター
ンの生成後にこの生成されたスクランブル／デスクラン
ブルパターンを帰還（フィードバック）させる構成とな
っており、セレクタ１１ａはスクランブル／デスクラン
ブルパターン生成回路１２ａにより生成されたパラレル
データのデータ長を認識して切り替えを行うものであ
る。また、このセレクタ１１ａは、帰還させるスクラン
ブル／デスクランブルパターンを伝送路の周波数に応じ
て選択することにより一つのスクランブル／デスクラン
ブルパターン生成回路１２ａで複数の伝送路周波数に応
じたスクランブル／デスクランブルパターンを発生させ
ることが可能なものである。これにより、複数の周波数
の伝送路が接続される伝送装置において共通の１つのス
クランブル／デスクランブルパターン発生回路で各伝送
路周波数に応じたスクランブル／デスクランブルパター
ンを発生させることができ、従来のように各伝送路周波
数毎にスクランブル／デスクランブルパターン生成回路
を設ける必要がなく、したがって回路規模の増大を抑制
できる。
成回路１２ａは、スクランブル／デスクランブルパター
ンの生成後にこの生成されたスクランブル／デスクラン
ブルパターンを帰還（フィードバック）させる構成とな
っており、セレクタ１１ａはスクランブル／デスクラン
ブルパターン生成回路１２ａにより生成されたパラレル
データのデータ長を認識して切り替えを行うものであ
る。また、このセレクタ１１ａは、帰還させるスクラン
ブル／デスクランブルパターンを伝送路の周波数に応じ
て選択することにより一つのスクランブル／デスクラン
ブルパターン生成回路１２ａで複数の伝送路周波数に応
じたスクランブル／デスクランブルパターンを発生させ
ることが可能なものである。これにより、複数の周波数
の伝送路が接続される伝送装置において共通の１つのス
クランブル／デスクランブルパターン発生回路で各伝送
路周波数に応じたスクランブル／デスクランブルパター
ンを発生させることができ、従来のように各伝送路周波
数毎にスクランブル／デスクランブルパターン生成回路
を設ける必要がなく、したがって回路規模の増大を抑制
できる。
【００１０】図１を用い、本スクランブル／デスクラン
ブルパターン発生回路をさらに詳細に説明する。本スク
ランブル／デスクランブルパターン発生回路は、前述し
たように複数の伝送路周波数、即ち３種類の伝送路周波
数１５５．５２Ｍｂｐｓ、６２２．０８Ｍｂｐｓ及び２
４８８．３２Ｍｂｐｓのスクランブル／デスクランブル
パターンの発生が可能な回路である。スクランブル／デ
スクランブルパターン生成回路１２ａの出力はスクラン
ブル／デスクランブルパターン出力として回路外に出力
されるとともに、セレクタ１１ａの入力側に帰還され
る。セレクタ１１ａはスクランブル／デスクランブルパ
ターン生成回路１２ａのスクランブル／デスクランブル
パターン出力のうち、入力端子ＳＥＬから入力した伝送
路周波数に応じたデータ長を選択するセレクタであり、
セレクタ１１ａの出力はオア回路１３ａ〜１３ｇに入力
される。
ブルパターン発生回路をさらに詳細に説明する。本スク
ランブル／デスクランブルパターン発生回路は、前述し
たように複数の伝送路周波数、即ち３種類の伝送路周波
数１５５．５２Ｍｂｐｓ、６２２．０８Ｍｂｐｓ及び２
４８８．３２Ｍｂｐｓのスクランブル／デスクランブル
パターンの発生が可能な回路である。スクランブル／デ
スクランブルパターン生成回路１２ａの出力はスクラン
ブル／デスクランブルパターン出力として回路外に出力
されるとともに、セレクタ１１ａの入力側に帰還され
る。セレクタ１１ａはスクランブル／デスクランブルパ
ターン生成回路１２ａのスクランブル／デスクランブル
パターン出力のうち、入力端子ＳＥＬから入力した伝送
路周波数に応じたデータ長を選択するセレクタであり、
セレクタ１１ａの出力はオア回路１３ａ〜１３ｇに入力
される。
【００１１】オア回路１３ａ〜１３ｇは、データの先頭
で全て１に初期化される。本スクランブル／デスクラン
ブルパターン発生回路は、最大の伝送路周波数のスクラ
ンブル／デスクランブル生成回路１２ａを有し、生成さ
れたスクランブル／デスクランブルパターンをもとに伝
送路周波数が最大の伝送路周波数の１／ｎの場合、１／
ｎのデータ長にて帰還することにより伝送路周波数が異
なった場合でも対応可能とするものである。
で全て１に初期化される。本スクランブル／デスクラン
ブルパターン発生回路は、最大の伝送路周波数のスクラ
ンブル／デスクランブル生成回路１２ａを有し、生成さ
れたスクランブル／デスクランブルパターンをもとに伝
送路周波数が最大の伝送路周波数の１／ｎの場合、１／
ｎのデータ長にて帰還することにより伝送路周波数が異
なった場合でも対応可能とするものである。
【００１２】次に、本スクランブル／デスクランブルパ
ターン発生回路の動作を図１を参照して説明する。ま
ず、伝送路周波数が最大の２４８８．３２Ｍｂｐｓのス
クランブル／デスクランブルパターン発生の場合の動作
を説明する。スクランブル／デスクランブルパターンの
生成開始に先立ち、Ｈレベルのイニシャライズ信号ＩＮ
Ｉが各オア回路１３ａ〜１３ｇの一方の入力端子に出力
されることにより、オア回路１３ａ〜１３ｇの出力はス
クランブル／デスクランブルの生成開始信号の位置の直
前で１に初期化される。次に、スクランブル／デスクラ
ンブルパターン生成回路１２ａは、クロック信号ＣＬＫ
に同期して各オア回路１３ａ〜１３ｇの出力データ（全
て値が１の７ビットデータ）をデータ端子Ｄ１〜Ｄ７か
ら取り込み、入力したデータについて周知のスクランブ
ル／デスクランブルパターン処理を行い、処理結果をス
クランブル／デスクランブルパターンとして出力する。
なお、各オア回路１３ａ〜１３ｇの出力データがデータ
端子Ｄ１〜Ｄ７から取り込まれると、イニシャライズ信
号ＩＮＩはＨレベルからＬレベルとなる。
ターン発生回路の動作を図１を参照して説明する。ま
ず、伝送路周波数が最大の２４８８．３２Ｍｂｐｓのス
クランブル／デスクランブルパターン発生の場合の動作
を説明する。スクランブル／デスクランブルパターンの
生成開始に先立ち、Ｈレベルのイニシャライズ信号ＩＮ
Ｉが各オア回路１３ａ〜１３ｇの一方の入力端子に出力
されることにより、オア回路１３ａ〜１３ｇの出力はス
クランブル／デスクランブルの生成開始信号の位置の直
前で１に初期化される。次に、スクランブル／デスクラ
ンブルパターン生成回路１２ａは、クロック信号ＣＬＫ
に同期して各オア回路１３ａ〜１３ｇの出力データ（全
て値が１の７ビットデータ）をデータ端子Ｄ１〜Ｄ７か
ら取り込み、入力したデータについて周知のスクランブ
ル／デスクランブルパターン処理を行い、処理結果をス
クランブル／デスクランブルパターンとして出力する。
なお、各オア回路１３ａ〜１３ｇの出力データがデータ
端子Ｄ１〜Ｄ７から取り込まれると、イニシャライズ信
号ＩＮＩはＨレベルからＬレベルとなる。
【００１３】このスクランブル／デスクランブルパター
ン生成回路１２ａから出力端子Ｙ１〜Ｙ１３５を介して
出力されたスクランブルパターンＳ１〜Ｓ１３５は、生
成多項式をもとにスクランブルパターン処理またはデス
クランブルパターン処理されて生成されたパラレルデー
タが出力される。
ン生成回路１２ａから出力端子Ｙ１〜Ｙ１３５を介して
出力されたスクランブルパターンＳ１〜Ｓ１３５は、生
成多項式をもとにスクランブルパターン処理またはデス
クランブルパターン処理されて生成されたパラレルデー
タが出力される。
【００１４】スクランブル／デスクランブルパターン生
成回路１２ａから出力されたスクランブル／デスクラン
ブルパターンは、使用される伝送路周波数のデータ長に
あわせて帰還される。即ち、スクランブル／デスクラン
ブルパターン生成回路１２ａは、図示しない入力端子か
ら伝送路周波数を入力してこの伝送路周波数に応じたデ
ータ長のパラレルデータを生成するが、伝送路周波数が
２４８８．３２Ｍｂｐｓの場合に１２８ビットのパラレ
ルデータを生成したとすると、これら１２８ビットのパ
ラレルデータのうち最後に生成された７ビットデータが
セレクタ１１ａの入力側に帰還される。また、伝送路周
波数が６２２．０８Ｍｂｐｓの場合に３２ビットのパラ
レルデータを生成したとすると、この３２ビットのパラ
レルデータのうち最後に生成された７ビットデータがセ
レクタ１１ａの入力側に帰還される。さらに、伝送路周
波数が１５５．５２Ｍｂｐｓの場合に８ビットのパラレ
ルデータを生成したとすると、このうち最後に生成され
た７ビットデータがセレクタ１１ａの入力側に帰還され
る。
成回路１２ａから出力されたスクランブル／デスクラン
ブルパターンは、使用される伝送路周波数のデータ長に
あわせて帰還される。即ち、スクランブル／デスクラン
ブルパターン生成回路１２ａは、図示しない入力端子か
ら伝送路周波数を入力してこの伝送路周波数に応じたデ
ータ長のパラレルデータを生成するが、伝送路周波数が
２４８８．３２Ｍｂｐｓの場合に１２８ビットのパラレ
ルデータを生成したとすると、これら１２８ビットのパ
ラレルデータのうち最後に生成された７ビットデータが
セレクタ１１ａの入力側に帰還される。また、伝送路周
波数が６２２．０８Ｍｂｐｓの場合に３２ビットのパラ
レルデータを生成したとすると、この３２ビットのパラ
レルデータのうち最後に生成された７ビットデータがセ
レクタ１１ａの入力側に帰還される。さらに、伝送路周
波数が１５５．５２Ｍｂｐｓの場合に８ビットのパラレ
ルデータを生成したとすると、このうち最後に生成され
た７ビットデータがセレクタ１１ａの入力側に帰還され
る。
【００１５】セレクタ１１ａは、帰還された７ビットデ
ータのうち、入力端子ＳＥＬから入力した伝送路周波数
に応じて何れか１つを選択し、各オア回路１３ａ〜１３
ｇを介してスクランブル／デスクランブルパターン生成
回路１２ａの入力側（データ端子Ｄ１〜Ｄ７）に帰還さ
せる。スクランブル／デスクランブルパターン生成回路
１２ａは、クロック信号ＣＬＫに応じてこの７ビットデ
ータを取り込むと、同様にスクランブル／デスクランブ
ルパターン処理を行い、伝送路周波数に応じたビット数
のスクランブル／デスクランブルパターンを出力する。
ータのうち、入力端子ＳＥＬから入力した伝送路周波数
に応じて何れか１つを選択し、各オア回路１３ａ〜１３
ｇを介してスクランブル／デスクランブルパターン生成
回路１２ａの入力側（データ端子Ｄ１〜Ｄ７）に帰還さ
せる。スクランブル／デスクランブルパターン生成回路
１２ａは、クロック信号ＣＬＫに応じてこの７ビットデ
ータを取り込むと、同様にスクランブル／デスクランブ
ルパターン処理を行い、伝送路周波数に応じたビット数
のスクランブル／デスクランブルパターンを出力する。
【００１６】このように、本実施の形態によれば、単一
のスクランブル／デスクランブルパターン回路１２ａに
より伝送路周波数が２４８８．３２Ｍｂｐｓ，６２２．
０８Ｍｂｐｓ，１５５．５２Ｍｂｐｓの３種類のスクラ
ンブル／デスクランブルパターンを発生することができ
るため回路規模を削減することができる。
のスクランブル／デスクランブルパターン回路１２ａに
より伝送路周波数が２４８８．３２Ｍｂｐｓ，６２２．
０８Ｍｂｐｓ，１５５．５２Ｍｂｐｓの３種類のスクラ
ンブル／デスクランブルパターンを発生することができ
るため回路規模を削減することができる。
【００１７】（第２の実施の形態）図２は、本スクラン
ブル／デスクランブルパターン発生回路の第２の実施の
形態を示すブロック図である。本スクランブル／デスク
ランブルパターン発生回路の基本構成は、第１の実施の
形態のように単一の回路で異なった伝送路周波数２４８
８．３２Ｍｂｐｓ、１，６２２．０８Ｍｂｐｓ、及び
４，１５５．５２Ｍｂｐｓに対応したスクランブルパタ
ーン及びデスクランブルパターンを発生させる構成であ
るため、図２に示すように本スクランブル／デスクラン
ブルパターン発生回路（２１ａ，２２ａ，２３ａ〜２３
ｇ）と、セレクタ２４ａ〜２４ｏと、オア回路２５ａ〜
２５ｐとを組み合わせることにより、２４８８．３２Ｍ
ｂｐｓ＊１，６２２．０８Ｍｂｐｓ＊４，１５５．５２
Ｍｂｐｓ＊１６のパターンを単一の回路で発生すること
が可能になる。
ブル／デスクランブルパターン発生回路の第２の実施の
形態を示すブロック図である。本スクランブル／デスク
ランブルパターン発生回路の基本構成は、第１の実施の
形態のように単一の回路で異なった伝送路周波数２４８
８．３２Ｍｂｐｓ、１，６２２．０８Ｍｂｐｓ、及び
４，１５５．５２Ｍｂｐｓに対応したスクランブルパタ
ーン及びデスクランブルパターンを発生させる構成であ
るため、図２に示すように本スクランブル／デスクラン
ブルパターン発生回路（２１ａ，２２ａ，２３ａ〜２３
ｇ）と、セレクタ２４ａ〜２４ｏと、オア回路２５ａ〜
２５ｐとを組み合わせることにより、２４８８．３２Ｍ
ｂｐｓ＊１，６２２．０８Ｍｂｐｓ＊４，１５５．５２
Ｍｂｐｓ＊１６のパターンを単一の回路で発生すること
が可能になる。
【００１８】
【発明の効果】以上説明したように本発明によれば、光
伝送装置に用いられ伝送路上を伝送される伝送データの
スクランブルまたはデスクランブルを行うためのスクラ
ンブルパターンまたはデスクランブルパターンを発生す
るスクランブル／デスクランブルパターン発生回路にお
いて、入力したデータをスクランブルパターン処理また
はデスクランブルパターン処理して伝送路の周波数に応
じたデータ長のスクランブルパターンまたはデスクラン
ブルパターンとして生成し出力するパターン生成回路
と、パターン生成回路により生成されたスクランブルパ
ターンまたはデスクランブルパターンのうち、伝送路の
周波数に応じたスクランブルパターンまたはデスクラン
ブルパターンを選択しパターン生成回路に前記入力デー
タとして帰還させるセレクタとを設けるようにしたの
で、共通の１つのスクランブル／デスクランブルパター
ン発生回路で各伝送路周波数に対応したスクランブルパ
ターンまたはデスクランブルパターンを発生させること
ができ、したがってこの共通スクランブル／デスクラン
ブルパターン発生回路がＬＳＩ化された場合、ＬＳＩの
品種が削減されて１種類のみとなり、この結果、ＬＳＩ
の管理の煩雑化及びＬＳＩのコストアップを抑制でき
る。
伝送装置に用いられ伝送路上を伝送される伝送データの
スクランブルまたはデスクランブルを行うためのスクラ
ンブルパターンまたはデスクランブルパターンを発生す
るスクランブル／デスクランブルパターン発生回路にお
いて、入力したデータをスクランブルパターン処理また
はデスクランブルパターン処理して伝送路の周波数に応
じたデータ長のスクランブルパターンまたはデスクラン
ブルパターンとして生成し出力するパターン生成回路
と、パターン生成回路により生成されたスクランブルパ
ターンまたはデスクランブルパターンのうち、伝送路の
周波数に応じたスクランブルパターンまたはデスクラン
ブルパターンを選択しパターン生成回路に前記入力デー
タとして帰還させるセレクタとを設けるようにしたの
で、共通の１つのスクランブル／デスクランブルパター
ン発生回路で各伝送路周波数に対応したスクランブルパ
ターンまたはデスクランブルパターンを発生させること
ができ、したがってこの共通スクランブル／デスクラン
ブルパターン発生回路がＬＳＩ化された場合、ＬＳＩの
品種が削減されて１種類のみとなり、この結果、ＬＳＩ
の管理の煩雑化及びＬＳＩのコストアップを抑制でき
る。
【図１】 本発明に係るスクランブル／デスクランブル
パターン発生回路の第１の実施の形態を示すブロック図
である。
パターン発生回路の第１の実施の形態を示すブロック図
である。
【図２】 上記スクランブル／デスクランブルパターン
発生回路の第２の実施の形態を示すブロック図である。
発生回路の第２の実施の形態を示すブロック図である。
【図３】 従来のスクランブル／デスクランブルパター
ン発生回路の構成を示すブロック図である。
ン発生回路の構成を示すブロック図である。
１１ａ，２１ａ…セレクタ、１２ａ，２２ａ…スクラン
ブル／デスクランブルパターン生成回路、１３ａ〜１３
ｇ…オア回路、２４ａ〜２４ｏ…セレクタ、２５ａ〜２
５ｐ…オア回路。
ブル／デスクランブルパターン生成回路、１３ａ〜１３
ｇ…オア回路、２４ａ〜２４ｏ…セレクタ、２５ａ〜２
５ｐ…オア回路。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 坂本 一博 東京都港区芝五丁目７番１号 日本電気株 式会社内 Ｆターム(参考） 5J104 AA32 BA04 DA03 JA00 5K002 AA05 DA05 DA32
Claims (4)
- 【請求項１】 光伝送装置に用いられ伝送路上を伝送さ
れる伝送データのスクランブルまたはデスクランブルを
行うためのスクランブルパターンまたはデスクランブル
パターンを発生するスクランブル／デスクランブルパタ
ーン発生回路において、 入力したデータをスクランブルパターン処理またはデス
クランブルパターン処理して前記伝送路の周波数に応じ
たデータ長のスクランブルパターンまたはデスクランブ
ルパターンとして生成し出力するパターン生成回路と、 前記パターン生成回路により生成されたスクランブルパ
ターンまたはデスクランブルパターンのうち、前記伝送
路の周波数に応じたスクランブルパターンまたはデスク
ランブルパターンを選択し前記パターン生成回路に前記
入力データとして帰還させるセレクタとを備えたことを
特徴とするスクランブル／デスクランブルパターン発生
回路。 - 【請求項２】 請求項１において、 前記セレクタは、前記パターン生成回路により生成され
たスクランブルパターンまたはデスクランブルパターン
のうち、最後に生成された所定ビット数のパターンを前
記パターン生成回路に前記入力データとして帰還させる
ことを特徴とするスクランブル／デスクランブルパター
ン発生回路。 - 【請求項３】 光伝送装置に用いられ伝送路上を伝送さ
れる伝送データのスクランブルまたはデスクランブルを
行うためのスクランブルパターンまたはデスクランブル
パターンを発生するスクランブル／デスクランブルパタ
ーン発生回路において、 入力したデータをスクランブルパターン処理またはデス
クランブルパターン処理して前記伝送路の周波数に応じ
たデータ長のスクランブルパターンまたはデスクランブ
ルパターンとして生成し出力する第１のステップと、 前記第１のステップの処理に基づき生成されたスクラン
ブルパターンまたはデスクランブルパターンのうち、前
記伝送路の周波数に応じたスクランブルパターンまたは
デスクランブルパターンを選択し前記入力データとして
帰還させる第２のステップとを有することを特徴とする
スクランブル／デスクランブルパターン発生回路。 - 【請求項４】 請求項３において、 前記第２のステップにおける処理は、前記第１のステッ
プの処理に基づき生成されたスクランブルパターンまた
はデスクランブルパターンのうち、最後に生成された所
定ビット数のパターンを前記入力データとして帰還させ
る第３のステップを含むことを特徴とするスクランブル
／デスクランブルパターン発生回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001161315A JP3721100B2 (ja) | 2001-05-29 | 2001-05-29 | スクランブル／デスクランブルパターン発生回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001161315A JP3721100B2 (ja) | 2001-05-29 | 2001-05-29 | スクランブル／デスクランブルパターン発生回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002353944A true JP2002353944A (ja) | 2002-12-06 |
| JP3721100B2 JP3721100B2 (ja) | 2005-11-30 |
Family
ID=19004613
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001161315A Expired - Fee Related JP3721100B2 (ja) | 2001-05-29 | 2001-05-29 | スクランブル／デスクランブルパターン発生回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3721100B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8036162B2 (en) | 2006-04-26 | 2011-10-11 | Mitsubishi Electric Corporation | Wireless communication system and wireless communication device |
| US8311135B2 (en) | 2006-04-28 | 2012-11-13 | Mitsubishi Electric Corporation | Wireless communication apparatus |
-
2001
- 2001-05-29 JP JP2001161315A patent/JP3721100B2/ja not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8036162B2 (en) | 2006-04-26 | 2011-10-11 | Mitsubishi Electric Corporation | Wireless communication system and wireless communication device |
| US8311135B2 (en) | 2006-04-28 | 2012-11-13 | Mitsubishi Electric Corporation | Wireless communication apparatus |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3721100B2 (ja) | 2005-11-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10680858B2 (en) | Methods and apparatus for the intelligent scrambling of control symbols | |
| US9720870B2 (en) | Semiconductor device and memory system | |
| US6618395B1 (en) | Physical coding sub-layer for transmission of data over multi-channel media | |
| JP5092109B2 (ja) | シリアル・バス・デバイス及びその差分クロック補償方法 | |
| US9755782B2 (en) | Flexible PRBS architecture for a transceiver | |
| KR102452621B1 (ko) | 선형 피드백 쉬프트 레지스터를 이용하여 데이터를 복구하는 장치 및 이를 포함하는 데이터 송수신 시스템 | |
| JP2002353944A (ja) | スクランブル／デスクランブルパターン発生回路及びスクランブル／デスクランブルパターン発生方法 | |
| US10209302B2 (en) | Interface chip and built-in self-test method therefor | |
| US7760881B2 (en) | Data processing apparatus and data reception processing apparatus | |
| US20030053627A1 (en) | Random-number generation apparatus, random-number generation method, and random-number generation program | |
| US11222569B2 (en) | Display driving device and display device including the same | |
| US8854983B2 (en) | Data path utilization for low level pattern generation and checkiing | |
| JPH07123074A (ja) | セルベース並列非同期伝送モード物理層のデスクランブリングのための並列分散標本デスクランブリング回路 | |
| EP0370291A2 (en) | System and devices for transmitting signals consisting of data blocks | |
| US20080101402A1 (en) | Network communication apparatus and related method thereof | |
| JP2003518797A (ja) | 自己クロック方式で制御された擬似ランダム雑音（ｐｎ）シーケンスの生成 | |
| KR100966925B1 (ko) | 패킷 신호 프로세싱 아키텍쳐 | |
| US9831979B2 (en) | Methods for transmission and reception of a serial signal and corresponding devices | |
| US5784013A (en) | Circuit for removing energy dispersal in a data transmission | |
| JP2005151056A (ja) | デスクランブル回路 | |
| JP5625569B2 (ja) | 通信ユニット、通信システムおよび通信ユニットの制御方法 | |
| CN114221737A (zh) | 一种基于jesd204b协议的加解扰方法 | |
| US7180935B2 (en) | System and method for compensating for delay time fluctuations | |
| JP4127376B2 (ja) | 映像信号伝送装置 | |
| JPH088881A (ja) | スクランブラ及びデスクランブラ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050323 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050405 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050530 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050621 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050805 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050830 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050909 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080916 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090916 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090916 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100916 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110916 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120916 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130916 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |