JP2002351817A - メモリにアクセスする方法及び装置 - Google Patents
メモリにアクセスする方法及び装置Info
- Publication number
- JP2002351817A JP2002351817A JP2002117193A JP2002117193A JP2002351817A JP 2002351817 A JP2002351817 A JP 2002351817A JP 2002117193 A JP2002117193 A JP 2002117193A JP 2002117193 A JP2002117193 A JP 2002117193A JP 2002351817 A JP2002351817 A JP 2002351817A
- Authority
- JP
- Japan
- Prior art keywords
- pci
- direct memory
- memory access
- network
- transaction
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/382—Information transfer, e.g. on bus using universal interface adapter
- G06F13/387—Information transfer, e.g. on bus using universal interface adapter for adaptation of different data processing systems to different peripheral devices, e.g. protocol converters for incompatible systems, open system
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S707/00—Data processing: database and file management or data structures
- Y10S707/99931—Database or file accessing
- Y10S707/99932—Access augmentation or optimizing
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Bus Control (AREA)
- Computer And Data Communications (AREA)
Abstract
(57)【要約】
【課題】 ＲＤＭＡトランザクションに関するアクセス
確認を提供する方法及びシステムを提案する。 【解決手段】 イニシエータデバイス１１０Ａとターゲ
ットデバイス１１０Ｂは第１及び第２バス１２０Ａ，Ｂ
及び第１及び第２ネットワークアダプタ１３０Ａ，Ｂを
介してネットワークルーター１０３に接続されている。
ターゲットデバイスには、第１バスのメモリ領域内に、
ＲＤＭＡ領域２９０とこれに関連するアクセス確認領域
２８０が割り当てられている。イニシエータデバイス
は、ＲＤＭＡ領域から直接読み取り又は書き込むことに
よってターゲットデバイスに対してＲＤＭＡ動作を実行
することができ、ＲＤＭＡトランザクションに関するア
クセス確認情報を取得するには、第１バスのメモリ領域
内のターゲットデバイスのＲＤＭＡ領域に関連する確認
領域から読み取りを実行する。
確認を提供する方法及びシステムを提案する。 【解決手段】 イニシエータデバイス１１０Ａとターゲ
ットデバイス１１０Ｂは第１及び第２バス１２０Ａ，Ｂ
及び第１及び第２ネットワークアダプタ１３０Ａ，Ｂを
介してネットワークルーター１０３に接続されている。
ターゲットデバイスには、第１バスのメモリ領域内に、
ＲＤＭＡ領域２９０とこれに関連するアクセス確認領域
２８０が割り当てられている。イニシエータデバイス
は、ＲＤＭＡ領域から直接読み取り又は書き込むことに
よってターゲットデバイスに対してＲＤＭＡ動作を実行
することができ、ＲＤＭＡトランザクションに関するア
クセス確認情報を取得するには、第１バスのメモリ領域
内のターゲットデバイスのＲＤＭＡ領域に関連する確認
領域から読み取りを実行する。
Description
【０００１】
【発明の属する技術分野】本発明はコンピュータネット
ワークの構築に関するものであり、更に詳しくは、コン
ピュータネットワークを介したダイレクトメモリアクセ
ス（直接メモリ操作）に関する。
ワークの構築に関するものであり、更に詳しくは、コン
ピュータネットワークを介したダイレクトメモリアクセ
ス（直接メモリ操作）に関する。
【０００２】
【従来の技術】高速ネットワークによって分散リソース
（資源）の使用が容易になり、コンピュータネットワー
ク内の所定のノードに位置するデバイス（装置）から別
のノードに位置するリモート（遠隔）メモリへの直接ア
クセスの重要性が高まっている。データ転送にリモート
ダイレクトメモリアクセス（ＲＤＭＡ、遠隔直接メモリ
操作）を使用すると、コンピュータネットワーク内のプ
ロセッサは、それぞれのユーザーメモリ間においてオペ
レーティングシステムの最小限の介入によりデータを直
接交換することができる。この結果、起動に伴うレイテ
ンシー（待ち時間）の削減と共にスループットの向上が
可能となる。
（資源）の使用が容易になり、コンピュータネットワー
ク内の所定のノードに位置するデバイス（装置）から別
のノードに位置するリモート（遠隔）メモリへの直接ア
クセスの重要性が高まっている。データ転送にリモート
ダイレクトメモリアクセス（ＲＤＭＡ、遠隔直接メモリ
操作）を使用すると、コンピュータネットワーク内のプ
ロセッサは、それぞれのユーザーメモリ間においてオペ
レーティングシステムの最小限の介入によりデータを直
接交換することができる。この結果、起動に伴うレイテ
ンシー（待ち時間）の削減と共にスループットの向上が
可能となる。
【０００３】かかるＲＤＭＡ動作とは、２つのデバイス
のメモリ間におけるネットワークを介した直接的なデー
タ交換のことである。ＲＤＭＡ動作においては、ノード
（例：サーバー）がメモリを割り当ててピンダウン（ス
ワップ不能にする）し、そのメモリ内容を別のノード
（例：クライアント）に送信すると、そのノード（クラ
イアント）は該メモリ（サーバーのメモリ）に直接的に
読み取り（リード）及び書き込み（ライト）を行うこと
ができる。ここにおいて、「直接的」という言葉は、Ｒ
ＤＭＡ動作にはサーバー又はクライアントの中央処理装
置（ＣＰＵ）が関与しないことを意味している。かかる
ＲＤＭＡ動作を使用すれば、クライアントは、サーバー
が上述のように引き渡したメモリをもうひとつのページ
ファイルとして使用できる。
のメモリ間におけるネットワークを介した直接的なデー
タ交換のことである。ＲＤＭＡ動作においては、ノード
（例：サーバー）がメモリを割り当ててピンダウン（ス
ワップ不能にする）し、そのメモリ内容を別のノード
（例：クライアント）に送信すると、そのノード（クラ
イアント）は該メモリ（サーバーのメモリ）に直接的に
読み取り（リード）及び書き込み（ライト）を行うこと
ができる。ここにおいて、「直接的」という言葉は、Ｒ
ＤＭＡ動作にはサーバー又はクライアントの中央処理装
置（ＣＰＵ）が関与しないことを意味している。かかる
ＲＤＭＡ動作を使用すれば、クライアントは、サーバー
が上述のように引き渡したメモリをもうひとつのページ
ファイルとして使用できる。
【０００４】
【発明が解決しようとする課題】しかしながら、ネット
ワークを介したアクセスには常にエラーの可能性が存在
する。ＲＤＭＡ動作によって書き込みアクセスが適切に
行われたことを確認するには、書き込みアクセスを実行
したデバイスは、書き込んだデータを読み取りアクセス
を実行して読み取る必要がある。又、ＲＤＭＡ動作によ
って読み取りアクセスが適切に実行されたことを確認す
るには、読み取りアクセスを実行したデバイスは、再度
読み取りアクセスを実行し、これら２回にわたる読み取
りアクセスによって読み取ったデータを比較する必要が
ある。ＲＤＭＡ動作を検証するためのこれらの方法に
は、時間を所要すると共にネットワークのリソースを浪
費するという欠点がある。
ワークを介したアクセスには常にエラーの可能性が存在
する。ＲＤＭＡ動作によって書き込みアクセスが適切に
行われたことを確認するには、書き込みアクセスを実行
したデバイスは、書き込んだデータを読み取りアクセス
を実行して読み取る必要がある。又、ＲＤＭＡ動作によ
って読み取りアクセスが適切に実行されたことを確認す
るには、読み取りアクセスを実行したデバイスは、再度
読み取りアクセスを実行し、これら２回にわたる読み取
りアクセスによって読み取ったデータを比較する必要が
ある。ＲＤＭＡ動作を検証するためのこれらの方法に
は、時間を所要すると共にネットワークのリソースを浪
費するという欠点がある。
【０００５】以上のことから、前述のような手順を踏む
ことなく、ＲＤＭＡ動作が適切に実行されたというアク
セスの確認、及び／又はＲＤＭＡ動作のプロセスにおい
てエラーが発生した場合にはエラー情報をＲＤＭＡ動作
のイニシエータ（起動側）が取得可能なシステム及びそ
の方法の提供が要求されている。
ことなく、ＲＤＭＡ動作が適切に実行されたというアク
セスの確認、及び／又はＲＤＭＡ動作のプロセスにおい
てエラーが発生した場合にはエラー情報をＲＤＭＡ動作
のイニシエータ（起動側）が取得可能なシステム及びそ
の方法の提供が要求されている。
【０００６】
【課題を解決するための手段】本発明は、コンピュータ
ネットワークを介したＲＤＭＡトランザクション（ＲＤ
ＭＡ処理）に関するアクセスの確認を提供する方法及び
システムからなる。
ネットワークを介したＲＤＭＡトランザクション（ＲＤ
ＭＡ処理）に関するアクセスの確認を提供する方法及び
システムからなる。
【０００７】本発明の一実施例においては、第１デバイ
ス及び第２デバイスが第１及び第２ＰＣＩ（Ｐｅｒｉｐ
ｈｅｒａｌ Ｃｏｍｐｏｎｅｎｔ Ｉｎｔｅｒｃｏｎｎｅ
ｃｔ）バスに各々個別に接続される。そして、該第１及
び第２ＰＣＩバスを各々個別に第１及び第２ＰＣＩネッ
トワークアダプタを介してコンピュータネットワークに
接続する。該第１及び第２ＰＣＩネットワークアダプタ
は、コンピュータネットワークを介して第２ＰＣＩバス
に伝達される第１ＰＣＩバス上のメモリマッピングされ
た読み取り又は書き込みを容易にする機能ユニットを備
えている。第１デバイスが接続されている第１ＰＣＩバ
スのメモリ領域内には、ＲＤＭＡ領域及びこれと関連す
るアクセス確認領域が確保され、これらは第２デバイス
に割り当てられている。第１デバイスは第２デバイスに
割り当てられている該ＲＤＭＡ領域に対して直接書き込
み、或いは読み取りすることにより、第２デバイスに対
してＲＤＭＡ動作を実行することができる。このＲＤＭ
Ａトランザクションは、第１及び第２ＰＣＩネットワー
クアダプタが処理する。又、第２ＰＣＩネットワークア
ダプタは、第２デバイスをターゲットとして第１デバイ
スがイニシエート（起動）した個々のＲＤＭＡトランザ
クションに対して、対応するアクセス確認情報を準備
し、該情報を応答パケットで第１ＰＣＩネットワークア
ダプタに送信する。このアクセス確認情報は、第１デバ
イスがチェックするまで第１ＰＣＩネットワークアダプ
タに保存される。ＲＤＭＡトランザクションに関するこ
のアクセス確認情報を取得するには、第２デバイスに割
り当てられている第１ＰＣＩバスのＰＣＩメモリ領域内
のＲＤＭＡ領域に関連する確認領域に対して第１デバイ
スがＰＣＩ読み取りを実行する。
ス及び第２デバイスが第１及び第２ＰＣＩ（Ｐｅｒｉｐ
ｈｅｒａｌ Ｃｏｍｐｏｎｅｎｔ Ｉｎｔｅｒｃｏｎｎｅ
ｃｔ）バスに各々個別に接続される。そして、該第１及
び第２ＰＣＩバスを各々個別に第１及び第２ＰＣＩネッ
トワークアダプタを介してコンピュータネットワークに
接続する。該第１及び第２ＰＣＩネットワークアダプタ
は、コンピュータネットワークを介して第２ＰＣＩバス
に伝達される第１ＰＣＩバス上のメモリマッピングされ
た読み取り又は書き込みを容易にする機能ユニットを備
えている。第１デバイスが接続されている第１ＰＣＩバ
スのメモリ領域内には、ＲＤＭＡ領域及びこれと関連す
るアクセス確認領域が確保され、これらは第２デバイス
に割り当てられている。第１デバイスは第２デバイスに
割り当てられている該ＲＤＭＡ領域に対して直接書き込
み、或いは読み取りすることにより、第２デバイスに対
してＲＤＭＡ動作を実行することができる。このＲＤＭ
Ａトランザクションは、第１及び第２ＰＣＩネットワー
クアダプタが処理する。又、第２ＰＣＩネットワークア
ダプタは、第２デバイスをターゲットとして第１デバイ
スがイニシエート（起動）した個々のＲＤＭＡトランザ
クションに対して、対応するアクセス確認情報を準備
し、該情報を応答パケットで第１ＰＣＩネットワークア
ダプタに送信する。このアクセス確認情報は、第１デバ
イスがチェックするまで第１ＰＣＩネットワークアダプ
タに保存される。ＲＤＭＡトランザクションに関するこ
のアクセス確認情報を取得するには、第２デバイスに割
り当てられている第１ＰＣＩバスのＰＣＩメモリ領域内
のＲＤＭＡ領域に関連する確認領域に対して第１デバイ
スがＰＣＩ読み取りを実行する。
【０００８】
【発明の実施の形態】図１は本発明の一実施例によるシ
ステム１００のブロックダイアグラムである。該システ
ム１００は、ネットワークルーター１０３及び該ルータ
ーに接続された３つのノードＡ〜Ｃからなるコンピュー
タネットワーク（ネットワーク）である。ノードＡは、
バス１２０Ａに接続された１つ以上のデバイス（例：１
１１Ａ、１１２Ａ、１１３Ａ）を備えている。該バス１
２０Ａはネットワークアダプタ１３０Ａを介してネット
ワークルーター１０３に接続されている。ノードＢは、
バス１２０Ｂに接続された１つ以上のデバイス（例：１
１１Ｂ、１１２Ｂ）を備えている。該バス１２０Ｂはネ
ットワークアダプタ１３０Ｂを介してネットワークルー
ター１０３に接続されている。ノードＣは、バス１２０
Ｃに接続された１つ以上のデバイス（例：１１１Ｃ、１
１２Ｃ、１１３Ｃ）を備えている。該バス１２０Ｃはネ
ットワークアダプタ１３０Ｃを介してネットワークルー
ター１０３に接続されている。
ステム１００のブロックダイアグラムである。該システ
ム１００は、ネットワークルーター１０３及び該ルータ
ーに接続された３つのノードＡ〜Ｃからなるコンピュー
タネットワーク（ネットワーク）である。ノードＡは、
バス１２０Ａに接続された１つ以上のデバイス（例：１
１１Ａ、１１２Ａ、１１３Ａ）を備えている。該バス１
２０Ａはネットワークアダプタ１３０Ａを介してネット
ワークルーター１０３に接続されている。ノードＢは、
バス１２０Ｂに接続された１つ以上のデバイス（例：１
１１Ｂ、１１２Ｂ）を備えている。該バス１２０Ｂはネ
ットワークアダプタ１３０Ｂを介してネットワークルー
ター１０３に接続されている。ノードＣは、バス１２０
Ｃに接続された１つ以上のデバイス（例：１１１Ｃ、１
１２Ｃ、１１３Ｃ）を備えている。該バス１２０Ｃはネ
ットワークアダプタ１３０Ｃを介してネットワークルー
ター１０３に接続されている。
【０００９】システム１００の各デバイス（例：１１１
Ａ、１１２Ａ、１１３Ａ、１１１Ｂ、１１２Ｂ、１１１
Ｃ、１１２Ｃ、１１３Ｃ）を一般的にデバイス１１０と
呼ぶことにする。該デバイス１１０は、ディスプレイ、
ディスクドライブ、サウンドカード、スモールコンピュ
ータ標準インターフェース（ＳＣＳＩ：ＳｍａｌｌＣｏ
ｍｐｕｔｅｒ Ｓｔａｎｄａｒｄ Ｉｎｔｅｒｆａｃｅ）
アダプタ等の従来技術によるＰＣＩデバイスであってよ
い。又、該デバイス１１０は、ネットワークに接続され
た従来技術によるワークステーションやパーソナルコン
ピュータであってもよく、更には１つのネットワークで
あってもよい。或いは又、該デバイス１１０は、特殊な
ノードであってもよい。例えば、該デバイス１１０は、
ダイレクトメモリアクセス（ＤＭＡ）デバイスを有する
データボールトや１つ以上のストレージデバイスに接続
されたディスクコントローラカードであってもよい。更
には、該デバイス１１０は、入出力（Ｉ／Ｏ）デバイス
等のノンインテリジェント型のノードであってもよい。
又、該デバイス１１０は、内蔵ＣＰＵを有するインテリ
ジェント型のノードやある種のマイクロコントローラ装
置であってもよい。即ち、該デバイス１１０は、どのよ
うなデバイスやノード構成であってもよい。尚、該デバ
イス１１０をペリフェラル、或いはペリフェラルデバイ
スと呼ぶ場合がある。
Ａ、１１２Ａ、１１３Ａ、１１１Ｂ、１１２Ｂ、１１１
Ｃ、１１２Ｃ、１１３Ｃ）を一般的にデバイス１１０と
呼ぶことにする。該デバイス１１０は、ディスプレイ、
ディスクドライブ、サウンドカード、スモールコンピュ
ータ標準インターフェース（ＳＣＳＩ：ＳｍａｌｌＣｏ
ｍｐｕｔｅｒ Ｓｔａｎｄａｒｄ Ｉｎｔｅｒｆａｃｅ）
アダプタ等の従来技術によるＰＣＩデバイスであってよ
い。又、該デバイス１１０は、ネットワークに接続され
た従来技術によるワークステーションやパーソナルコン
ピュータであってもよく、更には１つのネットワークで
あってもよい。或いは又、該デバイス１１０は、特殊な
ノードであってもよい。例えば、該デバイス１１０は、
ダイレクトメモリアクセス（ＤＭＡ）デバイスを有する
データボールトや１つ以上のストレージデバイスに接続
されたディスクコントローラカードであってもよい。更
には、該デバイス１１０は、入出力（Ｉ／Ｏ）デバイス
等のノンインテリジェント型のノードであってもよい。
又、該デバイス１１０は、内蔵ＣＰＵを有するインテリ
ジェント型のノードやある種のマイクロコントローラ装
置であってもよい。即ち、該デバイス１１０は、どのよ
うなデバイスやノード構成であってもよい。尚、該デバ
イス１１０をペリフェラル、或いはペリフェラルデバイ
スと呼ぶ場合がある。
【００１０】バス１２０Ａ〜Ｃの各々には、２つ或いは
３つのペリフェラルの接続が図示されているが、これら
の各バスには、所望のアプリケーション及びシステム性
能に応じて、より少数、或いはより多数のペリフェラル
を接続することができる。
３つのペリフェラルの接続が図示されているが、これら
の各バスには、所望のアプリケーション及びシステム性
能に応じて、より少数、或いはより多数のペリフェラル
を接続することができる。
【００１１】又、１２０Ａ〜Ｃの各バスは、ＰＣＩバ
ス、ＡＧＰ（ＡｃｃｅｌｅｒａｔｅｄＧｒａｐｈｉｃｓ
Ｐｏｒｔ）、ＰＣＩ−Ｘ等、読み取りのリトライ（最
試行）をサポートするものであればどのようなバスであ
ってもよい。本発明の一実施例においては、バス１２０
Ａ〜Ｃの各々はＰＣＩバスであり、ネットワークアダプ
タ１３０Ａ〜Ｃの各々は、従来技術によるＰＣＩプロト
コルと命令規則を実装したＰＣＩインターフェイスを提
供するＰＣＩネットワークアダプタであり、ペリフェラ
ルデバイス１１０は、該アダプタを使用してＰＣＩプロ
トコルにより相互に通信可能になっている。又、ネット
ワーク１００内の別のＰＣＩバスに伝達されるＰＣＩバ
ス上のメモリマッピングされたＰＣＩ読み取り又は書き
込みを該ＰＣＩネットワークアダプタ１３０Ａ〜Ｃによ
って実行できる。更に、別の実施例においては、２つの
ＰＣＩバスを１つのネットワークアダプタに接続し、該
ネットワークアダプタをこれら２つのＰＣＩバス間のブ
リッジとして機能させると共に、これら２つのＰＣＩバ
スのいずれかとネットワーク１０３内の第３のＰＣＩバ
スとの間のブリッジの一部として機能させることも可能
である。
ス、ＡＧＰ（ＡｃｃｅｌｅｒａｔｅｄＧｒａｐｈｉｃｓ
Ｐｏｒｔ）、ＰＣＩ−Ｘ等、読み取りのリトライ（最
試行）をサポートするものであればどのようなバスであ
ってもよい。本発明の一実施例においては、バス１２０
Ａ〜Ｃの各々はＰＣＩバスであり、ネットワークアダプ
タ１３０Ａ〜Ｃの各々は、従来技術によるＰＣＩプロト
コルと命令規則を実装したＰＣＩインターフェイスを提
供するＰＣＩネットワークアダプタであり、ペリフェラ
ルデバイス１１０は、該アダプタを使用してＰＣＩプロ
トコルにより相互に通信可能になっている。又、ネット
ワーク１００内の別のＰＣＩバスに伝達されるＰＣＩバ
ス上のメモリマッピングされたＰＣＩ読み取り又は書き
込みを該ＰＣＩネットワークアダプタ１３０Ａ〜Ｃによ
って実行できる。更に、別の実施例においては、２つの
ＰＣＩバスを１つのネットワークアダプタに接続し、該
ネットワークアダプタをこれら２つのＰＣＩバス間のブ
リッジとして機能させると共に、これら２つのＰＣＩバ
スのいずれかとネットワーク１０３内の第３のＰＣＩバ
スとの間のブリッジの一部として機能させることも可能
である。
【００１２】システム１００内のノードのデバイス１１
０が、プロセッサ等のＰＣＩマスタデバイスの場合に
は、該デバイスは自身が直接接続されているＰＣＩバス
のアドレス領域をアドレス指定する能力を保有する。該
ＰＣＩアドレス領域には、入出力（Ｉ／Ｏ）領域とメモ
リ領域の２つがあり、これらはネットワーク１００内の
ＰＣＩバスごとに設けられている。このＰＣＩバスと関
連するメモリ領域のサイズは、ｘバイト又は２xである
（ここで、ｘはｘビットアドレス方式を表している）。
例えば、６４ビットアドレス方式を使用した場合、メモ
リ領域のサイズは４ＧＢ又は２64である。ネットワーク
１００を従来技術による設定プログラムによって設定す
ると、ネットワーク１００内のすべてのデバイスに対し
て各ＰＣＩバス１２０Ａ〜Ｃのアドレス領域内に互いに
排他的なアドレス領域が割り当てられる。コンピュータ
ネットワークは、ノードＡ等の１つのマスタノードのプ
ロセッサによって設定することも可能であり、ノードが
異なる複数のプロセッサによって独立的に設定すること
もできる。ノードによって設定プログラムが実行される
と、デバイスの存在、種類、アドレス領域要件を自動的
に検出し、それらのデバイスのアドレスデコーダが割り
当てられたアドレス範囲を識別できるようにプログラム
することにより、デバイスに領域が割り当てられる。
０が、プロセッサ等のＰＣＩマスタデバイスの場合に
は、該デバイスは自身が直接接続されているＰＣＩバス
のアドレス領域をアドレス指定する能力を保有する。該
ＰＣＩアドレス領域には、入出力（Ｉ／Ｏ）領域とメモ
リ領域の２つがあり、これらはネットワーク１００内の
ＰＣＩバスごとに設けられている。このＰＣＩバスと関
連するメモリ領域のサイズは、ｘバイト又は２xである
（ここで、ｘはｘビットアドレス方式を表している）。
例えば、６４ビットアドレス方式を使用した場合、メモ
リ領域のサイズは４ＧＢ又は２64である。ネットワーク
１００を従来技術による設定プログラムによって設定す
ると、ネットワーク１００内のすべてのデバイスに対し
て各ＰＣＩバス１２０Ａ〜Ｃのアドレス領域内に互いに
排他的なアドレス領域が割り当てられる。コンピュータ
ネットワークは、ノードＡ等の１つのマスタノードのプ
ロセッサによって設定することも可能であり、ノードが
異なる複数のプロセッサによって独立的に設定すること
もできる。ノードによって設定プログラムが実行される
と、デバイスの存在、種類、アドレス領域要件を自動的
に検出し、それらのデバイスのアドレスデコーダが割り
当てられたアドレス範囲を識別できるようにプログラム
することにより、デバイスに領域が割り当てられる。
【００１３】ＰＣＩバス１２０Ａにとっては、デバイス
１１１Ｂ、１１２Ｂ、１１１Ｃ、１１２Ｃ、１１３Ｃは
ＰＣＩネットワークアダプタ１３０Ａの背後に位置する
デバイス群である。これらのデバイスはメモリ、Ｉ／
Ｏ、又はメモリとＩ／Ｏデバイスの組み合わせであって
よい。更に、Ｉ／Ｏデバイスには、メモリ領域に割り当
てられたものとＩ／Ｏ領域に割り当てられたものがあっ
てよい。ＰＣＩバス１３０Ａのメモリ領域においては、
ＰＣＩネットワークアダプタ１３０Ａの背後に位置する
すべてのメモリデバイス又はメモリマッピングされたＩ
／Ｏ装置に対し、ＰＣＩネットワークアダプタ１３０Ａ
に関連するメモリの共通全体範囲内に互いに排他的なメ
モリアドレス領域が割り当てられる。例として、図２は
ＰＣＩバス１２０Ａのメモリ領域２００を示すブロック
ダイアグラムである。該メモリ領域２００は、ＰＣＩネ
ットワークアダプタ１３０Ａと関連する全体アドレス範
囲２２０を備えている。該アドレス範囲２２０は、リモ
ートＩ／Ｏ動作用のアドレス領域２５０、ＲＤＭＡトラ
ンザクション用のアドレス領域２９０、ＰＣＩネットワ
ークアダプタ１３０Ａの内部レジスタに割り当てられた
メモリマッピングされたレジスタ領域２３０を備えてい
る。又、メモリ領域２００は、ノードＡのローカルメモ
リデバイス又はメモリサブユニットへのアクセスに使用
するアドレス領域２６０、予約済みのアドレス範囲２１
０、１つ以上のその他のアドレス領域２７０を備えるこ
とができる。
１１１Ｂ、１１２Ｂ、１１１Ｃ、１１２Ｃ、１１３Ｃは
ＰＣＩネットワークアダプタ１３０Ａの背後に位置する
デバイス群である。これらのデバイスはメモリ、Ｉ／
Ｏ、又はメモリとＩ／Ｏデバイスの組み合わせであって
よい。更に、Ｉ／Ｏデバイスには、メモリ領域に割り当
てられたものとＩ／Ｏ領域に割り当てられたものがあっ
てよい。ＰＣＩバス１３０Ａのメモリ領域においては、
ＰＣＩネットワークアダプタ１３０Ａの背後に位置する
すべてのメモリデバイス又はメモリマッピングされたＩ
／Ｏ装置に対し、ＰＣＩネットワークアダプタ１３０Ａ
に関連するメモリの共通全体範囲内に互いに排他的なメ
モリアドレス領域が割り当てられる。例として、図２は
ＰＣＩバス１２０Ａのメモリ領域２００を示すブロック
ダイアグラムである。該メモリ領域２００は、ＰＣＩネ
ットワークアダプタ１３０Ａと関連する全体アドレス範
囲２２０を備えている。該アドレス範囲２２０は、リモ
ートＩ／Ｏ動作用のアドレス領域２５０、ＲＤＭＡトラ
ンザクション用のアドレス領域２９０、ＰＣＩネットワ
ークアダプタ１３０Ａの内部レジスタに割り当てられた
メモリマッピングされたレジスタ領域２３０を備えてい
る。又、メモリ領域２００は、ノードＡのローカルメモ
リデバイス又はメモリサブユニットへのアクセスに使用
するアドレス領域２６０、予約済みのアドレス範囲２１
０、１つ以上のその他のアドレス領域２７０を備えるこ
とができる。
【００１４】引き続き図２を参照すれば、ＲＤＭＡ領域
２９０は、ノードＡのデバイスがネットワークルーター
１０３を介してメモリデバイスに直接アクセスするため
のアクセス領域と、確認チェック動作用の確認領域２８
０を備えている。ＰＣＩネットワークアダプタ１３０Ａ
は、ターゲットアドレスがアクセス領域２４０内の場合
に、ＰＣＩバス１２０Ａ上にＲＤＭＡトランザクション
として検出されたメモリトランザクションを処理するよ
うにプログラムされている。該アクセス領域２４０は、
各々ノードＢとノードＣに対応するアドレス領域２４０
Ｂ及びアドレス領域２４０Ｃを備えている。アドレス領
域２４０Ｂは、ノードＢに関連するメモリデバイス又は
メモリサブユニットに割り当てられたサブ領域を備えて
おり、アドレス領域２４０ＣはノードＣに関連するメモ
リデバイス又はメモリサブユニットに割り当てられたサ
ブ領域を備えている。確認領域２８０はアドレス領域２
８０Ｂ及び２８０Ｃを備えている。アドレス領域２８０
Ｂは、ノードＢのメモリデバイス又はメモリサブユニッ
トをターゲットとするＲＤＭＡトランザクションの各々
に関するアクセス確認情報を取得するための複数のサブ
領域を備えている。又、アドレス領域２８０Ｃも、ノー
ドＣのメモリデバイス又はメモリサブユニットをターゲ
ットとするＲＤＭＡトランザクションの各々に関するア
クセス確認情報を取得するための複数のサブ領域を備え
ている。例えば、図２に示すように、アドレス領域２４
０Ｂは、デバイス１１１Ｂがメモリデバイスであればデ
バイス１１１Ｂに割り当てられると共にデバイス１１１
Ｂがメモリサブユニットを含んでいればデバイス１１１
Ｂの該メモリサブユニットに割り当てられるサブ領域２
４１Ｂを備えている。そして、アドレス領域２８０Ｂ
は、サブ領域２４１Ｂに関連するサブ領域２８１Ｂを備
えている。ノードＡにおけるデバイス１１１Ｂをターゲ
ットとするＲＤＭＡトランザクションのイニシエータ
は、該サブ領域２８１ＢからＰＣＩ読み取りによってこ
のＲＤＭＡトランザクションに関するアクセス確認情報
を取得することができる。
２９０は、ノードＡのデバイスがネットワークルーター
１０３を介してメモリデバイスに直接アクセスするため
のアクセス領域と、確認チェック動作用の確認領域２８
０を備えている。ＰＣＩネットワークアダプタ１３０Ａ
は、ターゲットアドレスがアクセス領域２４０内の場合
に、ＰＣＩバス１２０Ａ上にＲＤＭＡトランザクション
として検出されたメモリトランザクションを処理するよ
うにプログラムされている。該アクセス領域２４０は、
各々ノードＢとノードＣに対応するアドレス領域２４０
Ｂ及びアドレス領域２４０Ｃを備えている。アドレス領
域２４０Ｂは、ノードＢに関連するメモリデバイス又は
メモリサブユニットに割り当てられたサブ領域を備えて
おり、アドレス領域２４０ＣはノードＣに関連するメモ
リデバイス又はメモリサブユニットに割り当てられたサ
ブ領域を備えている。確認領域２８０はアドレス領域２
８０Ｂ及び２８０Ｃを備えている。アドレス領域２８０
Ｂは、ノードＢのメモリデバイス又はメモリサブユニッ
トをターゲットとするＲＤＭＡトランザクションの各々
に関するアクセス確認情報を取得するための複数のサブ
領域を備えている。又、アドレス領域２８０Ｃも、ノー
ドＣのメモリデバイス又はメモリサブユニットをターゲ
ットとするＲＤＭＡトランザクションの各々に関するア
クセス確認情報を取得するための複数のサブ領域を備え
ている。例えば、図２に示すように、アドレス領域２４
０Ｂは、デバイス１１１Ｂがメモリデバイスであればデ
バイス１１１Ｂに割り当てられると共にデバイス１１１
Ｂがメモリサブユニットを含んでいればデバイス１１１
Ｂの該メモリサブユニットに割り当てられるサブ領域２
４１Ｂを備えている。そして、アドレス領域２８０Ｂ
は、サブ領域２４１Ｂに関連するサブ領域２８１Ｂを備
えている。ノードＡにおけるデバイス１１１Ｂをターゲ
ットとするＲＤＭＡトランザクションのイニシエータ
は、該サブ領域２８１ＢからＰＣＩ読み取りによってこ
のＲＤＭＡトランザクションに関するアクセス確認情報
を取得することができる。
【００１５】ＰＣＩネットワークアダプタ１３０Ａ等の
ネットワーク１００内のＰＣＩネットワークアダプタ１
３０Ａ〜Ｃの各々は、ネットワーク１００の別のノード
（例：ノードＢ及びノードＣ）のデバイスに割り当てた
アドレス領域を定義するのに使用するレジスタを備えて
いる。アドレス領域の定義は、ベースアドレスとアドレ
スオフセットによって行う。アドレス領域のベースアド
レスは、そのアドレス領域内のアドレスの基準点として
機能する。そして、アドレス領域内のアドレスは、ベー
スアドレスにオフセットを加算することによって指定す
る。アドレス領域内の最大のオフセットがそのアドレス
領域のアドレスオフセットである。ＰＣＩネットワーク
アダプタ１３０Ａ、１３０Ｂ、又は１３０Ｃは、通常、
次に示すアドレス領域のベースアドレス及びアドレスオ
フセット用のレジスタを備えている。 ａ）メモリマッピングされたレジスタ領域（図２のアド
レス領域２３０等） ｂ）ネットワーク１００の別のノードに関連するリモー
トＩ／Ｏ領域（図２のアドレス領域２５０等） ｃ）ネットワーク１００の別のノードに関連するリモー
トダイレクトメモリアクセス（ＲＤＭＡ）領域（ＲＤＭ
Ａ領域２９０等）
ネットワーク１００内のＰＣＩネットワークアダプタ１
３０Ａ〜Ｃの各々は、ネットワーク１００の別のノード
（例：ノードＢ及びノードＣ）のデバイスに割り当てた
アドレス領域を定義するのに使用するレジスタを備えて
いる。アドレス領域の定義は、ベースアドレスとアドレ
スオフセットによって行う。アドレス領域のベースアド
レスは、そのアドレス領域内のアドレスの基準点として
機能する。そして、アドレス領域内のアドレスは、ベー
スアドレスにオフセットを加算することによって指定す
る。アドレス領域内の最大のオフセットがそのアドレス
領域のアドレスオフセットである。ＰＣＩネットワーク
アダプタ１３０Ａ、１３０Ｂ、又は１３０Ｃは、通常、
次に示すアドレス領域のベースアドレス及びアドレスオ
フセット用のレジスタを備えている。 ａ）メモリマッピングされたレジスタ領域（図２のアド
レス領域２３０等） ｂ）ネットワーク１００の別のノードに関連するリモー
トＩ／Ｏ領域（図２のアドレス領域２５０等） ｃ）ネットワーク１００の別のノードに関連するリモー
トダイレクトメモリアクセス（ＲＤＭＡ）領域（ＲＤＭ
Ａ領域２９０等）
【００１６】ノードＡ等のノードからの領域ｂ）または
ｃ）へのアクセスは、ＰＣＩネットワークアダプタ１３
０Ａ等のローカルＰＣＩネットワークアダプタによって
処理されてＰＣＩネットワークアダプタ１３０Ｂ又は１
３０Ｃ等のリモートＰＣＩネットワークアダプタに転送
される。領域ｃ）へのアクセスは、リモートＰＣＩバス
においては、通常、該リモートＰＣＩバスのメモリ領域
内へのアクセスとして現れる。
ｃ）へのアクセスは、ＰＣＩネットワークアダプタ１３
０Ａ等のローカルＰＣＩネットワークアダプタによって
処理されてＰＣＩネットワークアダプタ１３０Ｂ又は１
３０Ｃ等のリモートＰＣＩネットワークアダプタに転送
される。領域ｃ）へのアクセスは、リモートＰＣＩバス
においては、通常、該リモートＰＣＩバスのメモリ領域
内へのアクセスとして現れる。
【００１７】ノードＡのデバイス１１１Ａ等のコンピュ
ータネットワーク１００のノードにおけるＰＣＩマスタ
デバイスは、ＰＣＩバス１２０Ａ上に読み取り／書き込
みアドレスと共に読み取り／書き込み命令を出力するこ
とによってＲＤＭＡトランザクションをイニシエートす
ることができる。この読み取り／書き込みアドレスは、
個々の実装に応じてＸビット（例：６４ビット又は３２
ビット）であってよい。例として、図３に本発明の一実
施例による６４ビット読み取り／書き込みアドレス３０
０を示している。この６４ビット読み取り／書き込みア
ドレス３００は、ベースアドレス（ＢＡ）フィールド３
１０、書き込み又は読み取り確認（ＷＡ）フィールド３
２０、ノードＩＤフィールド３４０、アドレスオフセッ
トフィールド３５０等のいくつかのフィールドに分割さ
れている。これらのフィールドへのビットの割り当ては
実装に依存しており、変更可能である。本発明の一実施
例においては、ＢＡフィールド３１０はビット［６３：
５８］を備えており、これらのビットはＰＣＩネットワ
ークアダプタ１３０ＡによってＲＤＭＡ領域２９０のベ
ースアドレスであるＲＤＭＡ＿ＢＡと比較される（図２
参照）。これが一致すれば、ＰＣＩネットワークアダプ
タ１３０ＡはこれがＲＤＭＡトランザクションであると
認識し、ＰＣＩの仕様に従って値ＤＥＶＳＥＬ＃をアサ
ートする。ＷＡフィールド３２０は確認ビットを備えて
おり、この場合にはビット５７が確認ビットである。こ
のビットは通常のＲＤＭＡトランザクションでは０であ
り、書き込み又は読み取り確認チェックの場合には１
（設定状態）となる。ノードＩＤフィールド３４０はビ
ット［５５：４８］を備えており、ＰＣＩ＿ＩＦネット
ワークアダプタはこれらのビットを使用して宛先ノード
ＩＤとＰＣＩバス番号（宛先ノードに複数のＰＣＩバス
が存在する場合）を算出する。オフセットフィールド３
５０内のビットは、リモートノードがそのリモートノー
ドにおける特定のデバイスをＲＤＭＡトランザクション
のターゲットとして識別するのに使用する。
ータネットワーク１００のノードにおけるＰＣＩマスタ
デバイスは、ＰＣＩバス１２０Ａ上に読み取り／書き込
みアドレスと共に読み取り／書き込み命令を出力するこ
とによってＲＤＭＡトランザクションをイニシエートす
ることができる。この読み取り／書き込みアドレスは、
個々の実装に応じてＸビット（例：６４ビット又は３２
ビット）であってよい。例として、図３に本発明の一実
施例による６４ビット読み取り／書き込みアドレス３０
０を示している。この６４ビット読み取り／書き込みア
ドレス３００は、ベースアドレス（ＢＡ）フィールド３
１０、書き込み又は読み取り確認（ＷＡ）フィールド３
２０、ノードＩＤフィールド３４０、アドレスオフセッ
トフィールド３５０等のいくつかのフィールドに分割さ
れている。これらのフィールドへのビットの割り当ては
実装に依存しており、変更可能である。本発明の一実施
例においては、ＢＡフィールド３１０はビット［６３：
５８］を備えており、これらのビットはＰＣＩネットワ
ークアダプタ１３０ＡによってＲＤＭＡ領域２９０のベ
ースアドレスであるＲＤＭＡ＿ＢＡと比較される（図２
参照）。これが一致すれば、ＰＣＩネットワークアダプ
タ１３０ＡはこれがＲＤＭＡトランザクションであると
認識し、ＰＣＩの仕様に従って値ＤＥＶＳＥＬ＃をアサ
ートする。ＷＡフィールド３２０は確認ビットを備えて
おり、この場合にはビット５７が確認ビットである。こ
のビットは通常のＲＤＭＡトランザクションでは０であ
り、書き込み又は読み取り確認チェックの場合には１
（設定状態）となる。ノードＩＤフィールド３４０はビ
ット［５５：４８］を備えており、ＰＣＩ＿ＩＦネット
ワークアダプタはこれらのビットを使用して宛先ノード
ＩＤとＰＣＩバス番号（宛先ノードに複数のＰＣＩバス
が存在する場合）を算出する。オフセットフィールド３
５０内のビットは、リモートノードがそのリモートノー
ドにおける特定のデバイスをＲＤＭＡトランザクション
のターゲットとして識別するのに使用する。
【００１８】ＰＣＩバス１２０Ａ等のローカルＰＣＩバ
ス上の書き込みトランザクションは、ネットワーク１０
３を介してノードＢ等のリモートノードに対して、書き
込みアドレス及び書き込みデータと共に書き込み要求パ
ケットとして転送される。この書き込みパケットを受信
すると、ノードＢのＰＣＩネットワークアダプタ１３０
Ｂは書き込み命令を発行し、該書き込み命令はＰＣＩバ
ス１２０Ｂ上に出力される。ＰＣＩバス１２０Ａ等のロ
ーカルＰＣＩバス上の読み取りトランザクションは、ネ
ットワーク１０３を介してノードＢ等のリモートノード
（所望のデータが存在するノード）に対して、読み取り
要求パケットとして転送される。この読み取り要求パケ
ットを受信すると、ノードＢのＰＣＩネットワークアダ
プタ１３０Ｂは読み取り命令を発行し、要求された読み
取りデータをノードＡのＰＣＩネットワークアダプタ１
３０Ａに返す。この読み取りトランザクションを処理す
る間、更なる読み取り要求を阻止するためにノードＡに
おいてリトライ信号が生成される。要求した読み取りデ
ータをノードＡが受信すると、ＰＣＩネットワークアダ
プタ１３０Ａはその読み取りデータを該読み取りトラン
ザクションのイニシエータに返し、該読み取りトランザ
クションを完了する。
ス上の書き込みトランザクションは、ネットワーク１０
３を介してノードＢ等のリモートノードに対して、書き
込みアドレス及び書き込みデータと共に書き込み要求パ
ケットとして転送される。この書き込みパケットを受信
すると、ノードＢのＰＣＩネットワークアダプタ１３０
Ｂは書き込み命令を発行し、該書き込み命令はＰＣＩバ
ス１２０Ｂ上に出力される。ＰＣＩバス１２０Ａ等のロ
ーカルＰＣＩバス上の読み取りトランザクションは、ネ
ットワーク１０３を介してノードＢ等のリモートノード
（所望のデータが存在するノード）に対して、読み取り
要求パケットとして転送される。この読み取り要求パケ
ットを受信すると、ノードＢのＰＣＩネットワークアダ
プタ１３０Ｂは読み取り命令を発行し、要求された読み
取りデータをノードＡのＰＣＩネットワークアダプタ１
３０Ａに返す。この読み取りトランザクションを処理す
る間、更なる読み取り要求を阻止するためにノードＡに
おいてリトライ信号が生成される。要求した読み取りデ
ータをノードＡが受信すると、ＰＣＩネットワークアダ
プタ１３０Ａはその読み取りデータを該読み取りトラン
ザクションのイニシエータに返し、該読み取りトランザ
クションを完了する。
【００１９】ＰＣＩネットワークアダプタ１３０Ａをタ
ーゲットとするＰＣＩ読み取りコマンドに確認ビットを
設定すると、これは確認領域２８０への読み取りアクセ
ス、即ち、確認チェックを意味している。ＰＣＩ読み取
り／書き込みトランザクションのイニシエータは、確認
ビットが０ではなく１である点を除いて、ＰＣＩ読み取
り／書き込みトランザクションで使用するのと同じアド
レスでＰＣＩバス１２０Ａ上にＰＣＩ読み取り命令を出
力することにより、アクセス確認チェックを実行するこ
とができる。ＰＣＩネットワークアダプタ１３０Ａは、
この読み取りトランザクションが確認チェックであるこ
とを識別する。そして、リモートノードにおいて対象の
ＰＣＩ読み取り／書き込みトランザクションが完了する
と、ＰＣＩネットワークアダプタ１３０Ａは確認チェッ
クを処理し、対象の読み取り／書き込みトランザクショ
ンの完了ステータスを表す値を返す。本発明の一実施例
においては、ＲＤＭＡトランザクションの完了ステータ
スは、ＲＤＭＡトランザクションの間に応答パケットで
送信され、イニシエートしたノードのＰＣＩネットワー
クアダプタに保存される。エラーチェックの完了前にＲ
ＤＭＡ動作がエラーを伴って終了した場合は、アクセス
確認チェックによってクリアされるまで、そのエラース
テータスがＰＣＩネットワークアダプタに無期限に保存
される。
ーゲットとするＰＣＩ読み取りコマンドに確認ビットを
設定すると、これは確認領域２８０への読み取りアクセ
ス、即ち、確認チェックを意味している。ＰＣＩ読み取
り／書き込みトランザクションのイニシエータは、確認
ビットが０ではなく１である点を除いて、ＰＣＩ読み取
り／書き込みトランザクションで使用するのと同じアド
レスでＰＣＩバス１２０Ａ上にＰＣＩ読み取り命令を出
力することにより、アクセス確認チェックを実行するこ
とができる。ＰＣＩネットワークアダプタ１３０Ａは、
この読み取りトランザクションが確認チェックであるこ
とを識別する。そして、リモートノードにおいて対象の
ＰＣＩ読み取り／書き込みトランザクションが完了する
と、ＰＣＩネットワークアダプタ１３０Ａは確認チェッ
クを処理し、対象の読み取り／書き込みトランザクショ
ンの完了ステータスを表す値を返す。本発明の一実施例
においては、ＲＤＭＡトランザクションの完了ステータ
スは、ＲＤＭＡトランザクションの間に応答パケットで
送信され、イニシエートしたノードのＰＣＩネットワー
クアダプタに保存される。エラーチェックの完了前にＲ
ＤＭＡ動作がエラーを伴って終了した場合は、アクセス
確認チェックによってクリアされるまで、そのエラース
テータスがＰＣＩネットワークアダプタに無期限に保存
される。
【００２０】ＰＣＩネットワークアダプタ１３０Ａ、１
３０Ｂ、又は１３０Ｃは、ネットワーク１００内の１つ
のＰＣＩバスに接続されているデバイスと別のＰＣＩバ
スに接続されているデバイス間でのＰＣＩトランザクシ
ョン（例：ＰＣＩ読み取り／書き込みトランザクショ
ン）を交換するための機能ユニットを備えている。又、
ＰＣＩネットワークアダプタ１３０Ａ、１３０Ｂ、又は
１３０Ｃは、特定のＰＣＩ読み取りトランザクションを
確認チェックトランザクションとして識別し、ＰＣＩ読
み取り／書き込み確認情報を提供するためにかかるトラ
ンザクションを処理するための機能ユニットをも備えて
いる。
３０Ｂ、又は１３０Ｃは、ネットワーク１００内の１つ
のＰＣＩバスに接続されているデバイスと別のＰＣＩバ
スに接続されているデバイス間でのＰＣＩトランザクシ
ョン（例：ＰＣＩ読み取り／書き込みトランザクショ
ン）を交換するための機能ユニットを備えている。又、
ＰＣＩネットワークアダプタ１３０Ａ、１３０Ｂ、又は
１３０Ｃは、特定のＰＣＩ読み取りトランザクションを
確認チェックトランザクションとして識別し、ＰＣＩ読
み取り／書き込み確認情報を提供するためにかかるトラ
ンザクションを処理するための機能ユニットをも備えて
いる。
【００２１】図４は、ＰＣＩネットワークアダプタ１３
０Ａ及び１３０Ｂが備えている、デバイス１１１等のノ
ードＡのＰＣＩマスタデバイスがノードＢのデバイスを
ターゲットとしてイニシエートした読み取り／書き込み
トランザクションを処理するための機能ユニットの一部
を示している。この図４に示すように、ＰＣＩネットワ
ークアダプタ１３０Ａは、ＰＣＩバス１２０Ａに接続さ
れたＰＣＩインターフェイス（ＰＣＩ＿ＩＦ）ターゲッ
トユニット４１０、該ＰＣＩ＿ＩＦユニット４１０に接
続されたターゲット制御（ＴＣＴＲ）ユニット４３０、
ＰＣＩ＿ＩＦユニット４１０に接続された少なくと１つ
のターゲット書き込みバッファ（ＴＷＢ）４４０及び少
なくとも１つのターゲットフェッチバッファ（ＴＦＢ）
４４５を備えている。又、ＰＣＩネットワークアダプタ
１３０Ａは、一端がＭＩＣインターフェイス（ＭＩＣ＿
ＩＦ）ユニット４６０Ａを介してＴＷＢ４４０とＴＦＢ
４４５に接続され他端がネットワークルーター１０３に
接続されたメッシュインターフェイスチップ（ＭＩＣ）
ユニット４７０Ａをも備えている。
０Ａ及び１３０Ｂが備えている、デバイス１１１等のノ
ードＡのＰＣＩマスタデバイスがノードＢのデバイスを
ターゲットとしてイニシエートした読み取り／書き込み
トランザクションを処理するための機能ユニットの一部
を示している。この図４に示すように、ＰＣＩネットワ
ークアダプタ１３０Ａは、ＰＣＩバス１２０Ａに接続さ
れたＰＣＩインターフェイス（ＰＣＩ＿ＩＦ）ターゲッ
トユニット４１０、該ＰＣＩ＿ＩＦユニット４１０に接
続されたターゲット制御（ＴＣＴＲ）ユニット４３０、
ＰＣＩ＿ＩＦユニット４１０に接続された少なくと１つ
のターゲット書き込みバッファ（ＴＷＢ）４４０及び少
なくとも１つのターゲットフェッチバッファ（ＴＦＢ）
４４５を備えている。又、ＰＣＩネットワークアダプタ
１３０Ａは、一端がＭＩＣインターフェイス（ＭＩＣ＿
ＩＦ）ユニット４６０Ａを介してＴＷＢ４４０とＴＦＢ
４４５に接続され他端がネットワークルーター１０３に
接続されたメッシュインターフェイスチップ（ＭＩＣ）
ユニット４７０Ａをも備えている。
【００２２】更に、図４に示されているように、ＰＣＩ
ネットワークアダプタ１３０ＢはＰＣＩバス１２０Ｂに
接続されたＰＣＩ＿ＩＦマスタユニット４２０、該ＰＣ
Ｉ＿ＩＦマスタユニット４２０に接続されたマスタアク
セスバッファ（ＭＡＢ）ユニット４５０を備えている。
更に、ＰＣＩネットワークアダプタ１３０Ｂは、一端が
ＭＩＣインターフェイス（ＭＩＣ＿ＩＦ）ユニット４６
０Ａを介してＭＢＡユニット４５０に接続され他端がネ
ットワークルーター１０３に接続されたＭＩＣユニット
４７０Ｂをも備えている。
ネットワークアダプタ１３０ＢはＰＣＩバス１２０Ｂに
接続されたＰＣＩ＿ＩＦマスタユニット４２０、該ＰＣ
Ｉ＿ＩＦマスタユニット４２０に接続されたマスタアク
セスバッファ（ＭＡＢ）ユニット４５０を備えている。
更に、ＰＣＩネットワークアダプタ１３０Ｂは、一端が
ＭＩＣインターフェイス（ＭＩＣ＿ＩＦ）ユニット４６
０Ａを介してＭＢＡユニット４５０に接続され他端がネ
ットワークルーター１０３に接続されたＭＩＣユニット
４７０Ｂをも備えている。
【００２３】ＰＣＩ＿ＩＦターゲットユニット４１０
は、ＰＣＩバス１２０ＡとＰＣＩネットワークアダプタ
１３０Ａの中核機能間のインターフェイスを提供してい
る。該ユニットは、ＰＣＩバス１２０Ａ上に出力されＰ
ＣＩネットワークアダプタ１３０Ａに割り当てられた全
体アドレス範囲２２０内のアドレス領域をターゲットと
するＰＣＩトランザクションを識別及び受信する。又、
ＰＣＩ＿ＩＦターゲットユニット４１０は、ＰＣＩトラ
ンザクションのターゲットアドレスに基づいて宛先ノー
ドＩＤの算出をも行う。
は、ＰＣＩバス１２０ＡとＰＣＩネットワークアダプタ
１３０Ａの中核機能間のインターフェイスを提供してい
る。該ユニットは、ＰＣＩバス１２０Ａ上に出力されＰ
ＣＩネットワークアダプタ１３０Ａに割り当てられた全
体アドレス範囲２２０内のアドレス領域をターゲットと
するＰＣＩトランザクションを識別及び受信する。又、
ＰＣＩ＿ＩＦターゲットユニット４１０は、ＰＣＩトラ
ンザクションのターゲットアドレスに基づいて宛先ノー
ドＩＤの算出をも行う。
【００２４】ＴＷＢ又はＴＦＢが複数存在する場合は、
各々のＴＷＢ又はＴＦＢにバッファ番号を割り当てる。
ＴＷＢ４４０及びＴＦＢ４５０の各々は複数のメモリペ
ージを備えている。ＴＣＴＲユニット４３０は、宛先ノ
ードＩＤと読み取り／書き込みアドレスのアドレスオフ
セットに従ってＴＦＢ又はＴＷＢのメモリページに読み
取り又は書き込みブロックキューを形成する。該ＴＣＴ
Ｒは、読み取り／書き込みトランザクションと関連する
ノードＩＤ及びアドレスオフセットと共に特定の読み取
り／書き込みトランザクションを待ち行列に入れたメモ
リページのページアドレス等、読み取り／書き込みブロ
ックキューのレコードを保存するためのタグランダムア
クセスメモリ（タグＲＡＭ）を備えている。
各々のＴＷＢ又はＴＦＢにバッファ番号を割り当てる。
ＴＷＢ４４０及びＴＦＢ４５０の各々は複数のメモリペ
ージを備えている。ＴＣＴＲユニット４３０は、宛先ノ
ードＩＤと読み取り／書き込みアドレスのアドレスオフ
セットに従ってＴＦＢ又はＴＷＢのメモリページに読み
取り又は書き込みブロックキューを形成する。該ＴＣＴ
Ｒは、読み取り／書き込みトランザクションと関連する
ノードＩＤ及びアドレスオフセットと共に特定の読み取
り／書き込みトランザクションを待ち行列に入れたメモ
リページのページアドレス等、読み取り／書き込みブロ
ックキューのレコードを保存するためのタグランダムア
クセスメモリ（タグＲＡＭ）を備えている。
【００２５】ＭＩＣユニット４７０Ａは、ＰＣＩネット
ワークアダプタ１３０Ａとネットワークルータ１０３内
の機能ユニット間のインターフェイスを提供することに
より、ＰＣＩバス１２０Ａに直接接続されているデバイ
スにネットワークルーター１０３へのアクセスを提供す
る。
ワークアダプタ１３０Ａとネットワークルータ１０３内
の機能ユニット間のインターフェイスを提供することに
より、ＰＣＩバス１２０Ａに直接接続されているデバイ
スにネットワークルーター１０３へのアクセスを提供す
る。
【００２６】ＭＩＣインターフェイスユニット４６０Ａ
は、書き込みパケットを形成し、ＴＦＢ／ＴＷＢユニッ
ト４４０／４４５とＭＩＣユニット４７０Ａ間で読み取
り／書き込みデータパケットを転送する。該読み取り又
は書き込みパケットは、ヘッダとペイロードを備えてい
る。このヘッダは、ソースノードＩＤ、宛先ノードＩ
Ｄ、命令の種類、パケット長等の情報を備えている。書
き込みパケットの場合、ペイロードは書き込むデータで
ある。読み取りパケットの場合、ペイロードはリモート
ノードからフェッチした読み取りデータである。
は、書き込みパケットを形成し、ＴＦＢ／ＴＷＢユニッ
ト４４０／４４５とＭＩＣユニット４７０Ａ間で読み取
り／書き込みデータパケットを転送する。該読み取り又
は書き込みパケットは、ヘッダとペイロードを備えてい
る。このヘッダは、ソースノードＩＤ、宛先ノードＩ
Ｄ、命令の種類、パケット長等の情報を備えている。書
き込みパケットの場合、ペイロードは書き込むデータで
ある。読み取りパケットの場合、ペイロードはリモート
ノードからフェッチした読み取りデータである。
【００２７】ＭＩＣユニット４７０Ａは、ネットワーク
ルーター１０３から読み取りパケットを受信すると共
に、宛先ノードＩＤからのルーティング（経路選択）情
報と順序を維持するためのシーケンス番号と共に書き込
みパケットをネットワークルーター１０３に送信する。
又、ネットワークルーター１０３から受信した読み取り
パケットごとに、ＭＩＣユニット４７０Ａはサニティチ
ェックとエラー訂正を実行し、読み取りパケットをＭＩ
Ｃ＿ＩＦユニット４６０Ａに送信する。サニティチェッ
クの例としては、パケット破損チェック、パケットシー
ケンスチェック、重複パケットの検出等が含まれる。
ルーター１０３から読み取りパケットを受信すると共
に、宛先ノードＩＤからのルーティング（経路選択）情
報と順序を維持するためのシーケンス番号と共に書き込
みパケットをネットワークルーター１０３に送信する。
又、ネットワークルーター１０３から受信した読み取り
パケットごとに、ＭＩＣユニット４７０Ａはサニティチ
ェックとエラー訂正を実行し、読み取りパケットをＭＩ
Ｃ＿ＩＦユニット４６０Ａに送信する。サニティチェッ
クの例としては、パケット破損チェック、パケットシー
ケンスチェック、重複パケットの検出等が含まれる。
【００２８】ネットワークルーターは、ＰＣＩネットワ
ークアダプタを読み取り／書き込みパケットの受信者と
して識別する各読み取り／書き込みパケット内のルーテ
ィング情報に基づいてネットワーク１００内のノード間
で読み取り／書き込みパケットを配送する。
ークアダプタを読み取り／書き込みパケットの受信者と
して識別する各読み取り／書き込みパケット内のルーテ
ィング情報に基づいてネットワーク１００内のノード間
で読み取り／書き込みパケットを配送する。
【００２９】ＭＩＣユニット４７０Ｂは、ＰＣＩネット
ワークアダプタ１３０Ｂとネットワークルーター１０３
内の機能ユニット間のインターフェイスを提供する。該
ユニットはネットワークルーター１０３からＰＣＩネッ
トワークアダプタ１３０Ｂに向けた書き込みパケットを
受信すると共に、読み取りデータを読み取りパケットの
受信者を示すルーティング情報と共にノードＢからネッ
トワークルーター１０３に送信する。又、ネットワーク
ルーター１０３から受信した書き込みパケットごとに、
ＭＩＣユニット４７０Ｂはサニティチェックとエラー訂
正を実行し、書き込みパケットをＭＩＣ＿ＩＦユニット
４６０Ｂに送信する。
ワークアダプタ１３０Ｂとネットワークルーター１０３
内の機能ユニット間のインターフェイスを提供する。該
ユニットはネットワークルーター１０３からＰＣＩネッ
トワークアダプタ１３０Ｂに向けた書き込みパケットを
受信すると共に、読み取りデータを読み取りパケットの
受信者を示すルーティング情報と共にノードＢからネッ
トワークルーター１０３に送信する。又、ネットワーク
ルーター１０３から受信した書き込みパケットごとに、
ＭＩＣユニット４７０Ｂはサニティチェックとエラー訂
正を実行し、書き込みパケットをＭＩＣ＿ＩＦユニット
４６０Ｂに送信する。
【００３０】ＭＩＣ＿ＩＦユニット４６０Ｂは、ノード
Ｂからの読み取りデータを含む読み取りパケットを形成
し、読み取り／書き込みデータパケットをＭＩＣユニッ
トとＭＡＢユニット４５０間で転送する。書き込みパケ
ットを受信すると、ＭＩＣ＿ＩＦユニット４６０Ｂは、
書き込みパケットのヘッダを含む書き込み要求をＭＡＢ
ユニット４５０に送信し、書き込みパケットのペイロー
ドをＭＡＢユニットのデータバッファに書き込む。
Ｂからの読み取りデータを含む読み取りパケットを形成
し、読み取り／書き込みデータパケットをＭＩＣユニッ
トとＭＡＢユニット４５０間で転送する。書き込みパケ
ットを受信すると、ＭＩＣ＿ＩＦユニット４６０Ｂは、
書き込みパケットのヘッダを含む書き込み要求をＭＡＢ
ユニット４５０に送信し、書き込みパケットのペイロー
ドをＭＡＢユニットのデータバッファに書き込む。
【００３１】ＭＡＢユニット４５０は、ネットワーク１
００の他のノード（ノードＡ及びノードＣ）からの読み
取り／書き込みトランザクションを処理する。該ＭＡＢ
ユニット４５０は、複数のメモリページを有するマスタ
アクセスデータバッファ（ＭＡＢ）を備えており、受信
した書き込み要求を受信した順序で処理する。書き込み
動作の場合、ＭＡＢは書き込みパケットのヘッダをデコ
ード（解読）し、ソースノードＩＤ、宛先ノードＩＤ、
アドレスオフセット、命令の種類等の情報を取得する。
該宛先ノードＩＤ、アドレスオフセット、書き込みデー
タは、ＰＣＩ＿ＩＦマスタユニット４２０に送信され
る。一方、読み取り動作の場合は、ＭＡＢ４５０はＭＩ
Ｃ＿ＩＦユニット４６０Ｂから読み取り要求を受信し、
書き込み動作と同様にパケット情報をデコードする。そ
して、読み取り要求はＰＣＩ＿ＩＦマスタユニット４２
０に送信され、該ユニットがＰＣＩバス１２０Ｂ上に読
み取り要求を出力することによって読み取りデータを取
得する。該読み取りデータはＰＣＩネットワークアダプ
タ１３０Ａに返送され、ＴＦＢ４４５のバッファに保存
される。
００の他のノード（ノードＡ及びノードＣ）からの読み
取り／書き込みトランザクションを処理する。該ＭＡＢ
ユニット４５０は、複数のメモリページを有するマスタ
アクセスデータバッファ（ＭＡＢ）を備えており、受信
した書き込み要求を受信した順序で処理する。書き込み
動作の場合、ＭＡＢは書き込みパケットのヘッダをデコ
ード（解読）し、ソースノードＩＤ、宛先ノードＩＤ、
アドレスオフセット、命令の種類等の情報を取得する。
該宛先ノードＩＤ、アドレスオフセット、書き込みデー
タは、ＰＣＩ＿ＩＦマスタユニット４２０に送信され
る。一方、読み取り動作の場合は、ＭＡＢ４５０はＭＩ
Ｃ＿ＩＦユニット４６０Ｂから読み取り要求を受信し、
書き込み動作と同様にパケット情報をデコードする。そ
して、読み取り要求はＰＣＩ＿ＩＦマスタユニット４２
０に送信され、該ユニットがＰＣＩバス１２０Ｂ上に読
み取り要求を出力することによって読み取りデータを取
得する。該読み取りデータはＰＣＩネットワークアダプ
タ１３０Ａに返送され、ＴＦＢ４４５のバッファに保存
される。
【００３２】ＰＣＩ＿ＩＦマスタユニット４２０は、書
き込みパケット内のアドレス情報をＰＣＩバス１２０Ｂ
のＰＣＩメモリ領域内のＰＣＩアドレスに変換する。
又、該ユニットは、書き込みパケットの伝送において起
こり得るエラーのチェックも行う。この結果、問題がな
ければ、ＰＣＩ＿ＩＦマスタユニット４２０は書き込み
データを変換されたアドレスと共にＰＣＩバス１２０Ｂ
上に出力し、書き込みパケットの送信元であるＰＣＩネ
ットワークアダプタ１３０Ａに応答パケットでアクノリ
ッジ信号（ＡＣＫ）を返信する。一方、エラーが検出さ
れた場合は、該エラーステータスが応答パケットでＰＣ
Ｉネットワークアダプタ１３０Ａに返送され、書き込み
データは破棄される。ＰＣＩネットワークアダプタ１３
０Ａにおいては、受信したＡＣＫ又はＲＤＭＡトランザ
クションの完了／エラーステータスをエラーログの書式
で保管し、ＴＣＴＲユニット４３０内のエラーログ用の
ランダムアクセスメモリ（エラーＲＡＭ）に保存する。
書き込み完了／エラーステータスはＴＷＢ＿ＬＯＧとし
て保管され、読み取り完了／エラーステータスはＴＦＢ
＿ＬＯＧとして保管される。エラーＲＡＭ内の該エラー
ログには、元の読み取り／書き込みトランザクションを
待ち行列に入れたＴＦＢ／ＴＷＢのバッファ番号によっ
て索引が付けられる。
き込みパケット内のアドレス情報をＰＣＩバス１２０Ｂ
のＰＣＩメモリ領域内のＰＣＩアドレスに変換する。
又、該ユニットは、書き込みパケットの伝送において起
こり得るエラーのチェックも行う。この結果、問題がな
ければ、ＰＣＩ＿ＩＦマスタユニット４２０は書き込み
データを変換されたアドレスと共にＰＣＩバス１２０Ｂ
上に出力し、書き込みパケットの送信元であるＰＣＩネ
ットワークアダプタ１３０Ａに応答パケットでアクノリ
ッジ信号（ＡＣＫ）を返信する。一方、エラーが検出さ
れた場合は、該エラーステータスが応答パケットでＰＣ
Ｉネットワークアダプタ１３０Ａに返送され、書き込み
データは破棄される。ＰＣＩネットワークアダプタ１３
０Ａにおいては、受信したＡＣＫ又はＲＤＭＡトランザ
クションの完了／エラーステータスをエラーログの書式
で保管し、ＴＣＴＲユニット４３０内のエラーログ用の
ランダムアクセスメモリ（エラーＲＡＭ）に保存する。
書き込み完了／エラーステータスはＴＷＢ＿ＬＯＧとし
て保管され、読み取り完了／エラーステータスはＴＦＢ
＿ＬＯＧとして保管される。エラーＲＡＭ内の該エラー
ログには、元の読み取り／書き込みトランザクションを
待ち行列に入れたＴＦＢ／ＴＷＢのバッファ番号によっ
て索引が付けられる。
【００３３】ＰＣＩマスタデバイス１１１は、ＰＣＩバ
ス１２０Ａ上に読み取り命令を出力することによって確
認チェックをイニシエートすることができる。ＰＣＩ＿
ＩＦターゲットユニット４１０は、読み取りアドレス内
の確認ビットが設定されているかどうかをチェックす
る。該ビットが設定されている場合は、確認チェックを
意味し、ＰＣＩ＿ＩＦターゲットユニット４１０はＴＣ
ＴＲユニット４３０に対し、タグＲＡＭから対象の読み
取り／書き込みトランザクションを待ち行列に入れたＴ
ＦＢ／ＴＷＢ内のメモリページのページアドレスを検索
するように通知する。該ページアドレスからバッファ番
号を導き出すことが可能であり、これを使用してエラー
ＲＡＭに保存されている確認情報を取得することができ
る。ページアドレスがＴＷＢ４４０内のページに属して
いる場合は、ＴＷＢ内に出力されているすべての書き込
みデータは、アクセス確認チェックに関連する読み取り
がローカルＰＣＩバス１２０Ａ上で完了する前に、リモ
ートＰＣＩバスに出力される。
ス１２０Ａ上に読み取り命令を出力することによって確
認チェックをイニシエートすることができる。ＰＣＩ＿
ＩＦターゲットユニット４１０は、読み取りアドレス内
の確認ビットが設定されているかどうかをチェックす
る。該ビットが設定されている場合は、確認チェックを
意味し、ＰＣＩ＿ＩＦターゲットユニット４１０はＴＣ
ＴＲユニット４３０に対し、タグＲＡＭから対象の読み
取り／書き込みトランザクションを待ち行列に入れたＴ
ＦＢ／ＴＷＢ内のメモリページのページアドレスを検索
するように通知する。該ページアドレスからバッファ番
号を導き出すことが可能であり、これを使用してエラー
ＲＡＭに保存されている確認情報を取得することができ
る。ページアドレスがＴＷＢ４４０内のページに属して
いる場合は、ＴＷＢ内に出力されているすべての書き込
みデータは、アクセス確認チェックに関連する読み取り
がローカルＰＣＩバス１２０Ａ上で完了する前に、リモ
ートＰＣＩバスに出力される。
【００３４】本発明の一実施例においては、確認チェッ
クトランザクションごとに、ＰＣＩネットワークアダプ
タ１３０Ａが該確認チェックトランザクションに対応す
るＲＤＭＡトランザクションの完了ステータスを示す値
を返す。この返される値は、ＲＤＭＡ動作におけるエラ
ー発生の有無及び／又はエラーステータスを示す３２ビ
ットの数値である。アクセス確認チェックステータスワ
ードの書式は次のとおりであり、
クトランザクションごとに、ＰＣＩネットワークアダプ
タ１３０Ａが該確認チェックトランザクションに対応す
るＲＤＭＡトランザクションの完了ステータスを示す値
を返す。この返される値は、ＲＤＭＡ動作におけるエラ
ー発生の有無及び／又はエラーステータスを示す３２ビ
ットの数値である。アクセス確認チェックステータスワ
ードの書式は次のとおりであり、
【外１】 ここで、ビット［３１：１６］は予約領域であり、ビッ
ト［１５：８］は読み取りトランザクションに対応する
エラーコードであり、ビット［７：０］は書き込みトラ
ンザクションに対応するエラーコードである。この数値
は、ＴＣＴＲユニット４３０のエラーＲＡＭから読み取
ることができる。
ト［１５：８］は読み取りトランザクションに対応する
エラーコードであり、ビット［７：０］は書き込みトラ
ンザクションに対応するエラーコードである。この数値
は、ＴＣＴＲユニット４３０のエラーＲＡＭから読み取
ることができる。
【００３５】
【発明の効果】上述の本発明による実施例によれば、コ
ンピュータネットワーク内のプロセッサは該コンピュー
タネットワーク内の別のデバイスのメモリアドレスにリ
モートアクセスし、該リモートアクセスに関するアクセ
ス確認情報を取得することができる。該アクセス確認情
報はイニシエートしたデバイスのローカルノードに保存
され、ローカルのＰＣＩメモリ領域内の特定のアドレス
範囲からＰＣＩ読み取りによって取得することができ
る。この結果、アクセスが適切に実行されたかどうかを
確認するためにネットワークを介して再度リモートメモ
リアドレスにアクセスする必要がないため、本発明の実
施例によれば、ネットワークの帯域幅を効率的に使用す
ることができる。
ンピュータネットワーク内のプロセッサは該コンピュー
タネットワーク内の別のデバイスのメモリアドレスにリ
モートアクセスし、該リモートアクセスに関するアクセ
ス確認情報を取得することができる。該アクセス確認情
報はイニシエートしたデバイスのローカルノードに保存
され、ローカルのＰＣＩメモリ領域内の特定のアドレス
範囲からＰＣＩ読み取りによって取得することができ
る。この結果、アクセスが適切に実行されたかどうかを
確認するためにネットワークを介して再度リモートメモ
リアドレスにアクセスする必要がないため、本発明の実
施例によれば、ネットワークの帯域幅を効率的に使用す
ることができる。
【００３６】付記 本発明による好適な実施例は、次のとおりである。
【００３７】１．バスに接続されたコンピュータデバイ
スを有するコンピュータネットワークにおいて、該コン
ピュータデバイスが該コンピュータネットワークを介し
て送信されたダイレクトメモリアクセストランザクショ
ンに対応するアクセス確認情報を取得する方法であっ
て、前記バスに関連するメモリ領域内に前記ダイレクト
メモリアクセストランザクション用のアクセス領域を提
供する段階と；前記バスに関連するメモリ領域内に前記
アクセス領域に対応する確認領域を提供する段階と；前
記確認領域から読み取って前記ダイレクトメモリアクセ
ストランザクションに対応するアクセス確認情報を取得
する段階と；を有することを特徴とする方法。
スを有するコンピュータネットワークにおいて、該コン
ピュータデバイスが該コンピュータネットワークを介し
て送信されたダイレクトメモリアクセストランザクショ
ンに対応するアクセス確認情報を取得する方法であっ
て、前記バスに関連するメモリ領域内に前記ダイレクト
メモリアクセストランザクション用のアクセス領域を提
供する段階と；前記バスに関連するメモリ領域内に前記
アクセス領域に対応する確認領域を提供する段階と；前
記確認領域から読み取って前記ダイレクトメモリアクセ
ストランザクションに対応するアクセス確認情報を取得
する段階と；を有することを特徴とする方法。
【００３８】２．第１デバイスに接続された第１バスと
ネットワーク間を接続する装置であって、ダイレクトメ
モリアクセストランザクションを処理する設定ユニット
と；前記ネットワークから前記ダイレクトメモリアクセ
ストランザクションに対応するアクセス確認情報を受信
する受信ユニットと；を有することを特徴とする装置。
ネットワーク間を接続する装置であって、ダイレクトメ
モリアクセストランザクションを処理する設定ユニット
と；前記ネットワークから前記ダイレクトメモリアクセ
ストランザクションに対応するアクセス確認情報を受信
する受信ユニットと；を有することを特徴とする装置。
【００３９】３．第２デバイスに接続された第２バスと
ネットワーク間を接続する装置であって、ダイレクトメ
モリアクセストランザクションを処理して該ダイレクト
メモリアクセストランザクションに対応するアクセス確
認情報を判定する設定ユニットと；前記ネットワークを
介して前記アクセス確認情報を送信する送信ユニット
と；を有することを特徴とする装置。
ネットワーク間を接続する装置であって、ダイレクトメ
モリアクセストランザクションを処理して該ダイレクト
メモリアクセストランザクションに対応するアクセス確
認情報を判定する設定ユニットと；前記ネットワークを
介して前記アクセス確認情報を送信する送信ユニット
と；を有することを特徴とする装置。
【００４０】４．第１デバイスに接続された第１バスと
ネットワーク間を接続する装置であって、ダイレクトメ
モリアクセストランザクションに関連するアドレスが既
定のアドレス範囲内にあるという判定に基づいて前記第
１デバイスから受信したダイレクトメモリアクセストラ
ンザクションを識別するインターフェイスユニットと；
前記ダイレクトメモリアクセストランザクションに関連
するデータを待ち行列に入れるバッファユニットと；前
記インターフェイスユニットと接続され、前記バッファ
ユニットに前記ダイレクトメモリアクセストランザクシ
ョンに関連するデータのブロックキューを形成する制御
ユニットと；を有することを特徴とする装置。
ネットワーク間を接続する装置であって、ダイレクトメ
モリアクセストランザクションに関連するアドレスが既
定のアドレス範囲内にあるという判定に基づいて前記第
１デバイスから受信したダイレクトメモリアクセストラ
ンザクションを識別するインターフェイスユニットと；
前記ダイレクトメモリアクセストランザクションに関連
するデータを待ち行列に入れるバッファユニットと；前
記インターフェイスユニットと接続され、前記バッファ
ユニットに前記ダイレクトメモリアクセストランザクシ
ョンに関連するデータのブロックキューを形成する制御
ユニットと；を有することを特徴とする装置。
【００４１】５．前記ダイレクトメモリアクセストラン
ザクションは、前記アクセス領域内のターゲットアドレ
スにアクセスすることによって実行される付記１記載の
方法。
ザクションは、前記アクセス領域内のターゲットアドレ
スにアクセスすることによって実行される付記１記載の
方法。
【００４２】６．前記ターゲットアドレスはノードＩＤ
フィールド、確認フィールド、アドレスオフセットを備
え、前記確認領域からの読み取り段階には、ノードＩＤ
フィールド及びアドレスオフセットが前記ターゲットア
ドレスと同一であり確認フィールドが前記ターゲットア
ドレスと異なる読み取りアドレスと共に読み取り命令を
前記バス上に出力する段階；を含む付記５記載の方法。
フィールド、確認フィールド、アドレスオフセットを備
え、前記確認領域からの読み取り段階には、ノードＩＤ
フィールド及びアドレスオフセットが前記ターゲットア
ドレスと同一であり確認フィールドが前記ターゲットア
ドレスと異なる読み取りアドレスと共に読み取り命令を
前記バス上に出力する段階；を含む付記５記載の方法。
【００４３】７．第１デバイスがネットワークを介して
第２デバイスをターゲットとするダイレクトメモリアク
セストランザクションに対応するアクセス確認情報を取
得できるようにするシステムであって、前記第１デバイ
スに接続された第１ＰＣＩバスと；前記第１ＰＣＩバス
と前記コンピュータネットワーク間に接続され、前記ダ
イレクトメモリアクセストランザクションを処理し、前
記コンピュータネットワークから前記ダイレクトメモリ
アクセストランザクションに対応するアクセス確認情報
を受信するように設定された第１ＰＣＩネットワークア
ダプタと；を有することを特徴とするシステム。
第２デバイスをターゲットとするダイレクトメモリアク
セストランザクションに対応するアクセス確認情報を取
得できるようにするシステムであって、前記第１デバイ
スに接続された第１ＰＣＩバスと；前記第１ＰＣＩバス
と前記コンピュータネットワーク間に接続され、前記ダ
イレクトメモリアクセストランザクションを処理し、前
記コンピュータネットワークから前記ダイレクトメモリ
アクセストランザクションに対応するアクセス確認情報
を受信するように設定された第１ＰＣＩネットワークア
ダプタと；を有することを特徴とするシステム。
【００４４】８．前記第１ＰＣＩネットワークアダプタ
には前記第１ＰＣＩバスの前記ＰＣＩメモリ領域内に第
１アドレス範囲が割り当てられ、前記第２デバイスには
前記第１アドレス範囲内に第２アドレス範囲が割り当て
られ、前記ダイレクトメモリアクセストランザクション
は前記第２アドレス範囲内のターゲットアドレスを備え
る付記７記載のシステム。
には前記第１ＰＣＩバスの前記ＰＣＩメモリ領域内に第
１アドレス範囲が割り当てられ、前記第２デバイスには
前記第１アドレス範囲内に第２アドレス範囲が割り当て
られ、前記ダイレクトメモリアクセストランザクション
は前記第２アドレス範囲内のターゲットアドレスを備え
る付記７記載のシステム。
【００４５】９．前記第１ＰＣＩネットワークアダプタ
は、前記第１ＰＣＩバスに接続され、前記ターゲットア
ドレスが前記第２アドレス範囲内にあるという判定に基
づいて前記ダイレクトメモリアクセストランザクション
を識別及び受信するように設定されたＰＣＩインターフ
ェイスターゲットユニットと；少なくとも１つのバッフ
ァと；前記ＰＣＩインターフェイスターゲットユニット
と前記少なくとも１つのバッファの間に接続され、前記
少なくとも１つのバッファに前記ダイレクトメモリアク
セストランザクションに関連するデータの少なくとも１
つのブロックキューを形成するように設定されたＰＣＩ
ターゲット制御ユニットと；を更に有する付記８記載の
システム。
は、前記第１ＰＣＩバスに接続され、前記ターゲットア
ドレスが前記第２アドレス範囲内にあるという判定に基
づいて前記ダイレクトメモリアクセストランザクション
を識別及び受信するように設定されたＰＣＩインターフ
ェイスターゲットユニットと；少なくとも１つのバッフ
ァと；前記ＰＣＩインターフェイスターゲットユニット
と前記少なくとも１つのバッファの間に接続され、前記
少なくとも１つのバッファに前記ダイレクトメモリアク
セストランザクションに関連するデータの少なくとも１
つのブロックキューを形成するように設定されたＰＣＩ
ターゲット制御ユニットと；を更に有する付記８記載の
システム。
【００４６】１０．前記ＰＣＩターゲット制御ユニット
は、前記少なくとも１つのバッファ内の前記ダイレクト
メモリアクセストランザクションに関連する待ち行列に
入れられたデータのメモリ位置を保存するように設定さ
れた第１メモリユニットと、前記ダイレクトメモリアク
セストランザクションに対応するアクセス確認情報を保
存するように設定された第２メモリユニットを有する付
記９記載のシステム。
は、前記少なくとも１つのバッファ内の前記ダイレクト
メモリアクセストランザクションに関連する待ち行列に
入れられたデータのメモリ位置を保存するように設定さ
れた第１メモリユニットと、前記ダイレクトメモリアク
セストランザクションに対応するアクセス確認情報を保
存するように設定された第２メモリユニットを有する付
記９記載のシステム。
【００４７】１１．前記第２メモリユニット内のアクセ
ス確認情報には、前記ダイレクトメモリアクセストラン
ザクションに関連する待ち行列に入れられたデータのメ
モリ位置によって索引が付けられる付記１０記載のシス
テム。
ス確認情報には、前記ダイレクトメモリアクセストラン
ザクションに関連する待ち行列に入れられたデータのメ
モリ位置によって索引が付けられる付記１０記載のシス
テム。
【００４８】１２．前記ターゲットデバイスに接続され
た第２ＰＣＩバスと；前記第２ＰＣＩバスと前記コンピ
ュータネットワーク間に接続され、前記ダイレクトメモ
リアクセストランザクションを処理し、前記ダイレクト
メモリアクセストランザクションに対応する前記アクセ
ス確認情報を判定し、前記コンピュータネットワークを
介して前記アクセス確認情報を前記第１ＰＣＩネットワ
ークアダプタに送信するように設定された第２ＰＣＩネ
ットワークアダプタと；を更に有する付記７記載のシス
テム。
た第２ＰＣＩバスと；前記第２ＰＣＩバスと前記コンピ
ュータネットワーク間に接続され、前記ダイレクトメモ
リアクセストランザクションを処理し、前記ダイレクト
メモリアクセストランザクションに対応する前記アクセ
ス確認情報を判定し、前記コンピュータネットワークを
介して前記アクセス確認情報を前記第１ＰＣＩネットワ
ークアダプタに送信するように設定された第２ＰＣＩネ
ットワークアダプタと；を更に有する付記７記載のシス
テム。
【００４９】１３．前記第２ＰＣＩネットワークアダプ
タは、前記ダイレクトメモリアクセストランザクション
と関係するアドレス情報を判定するように設定されたマ
スタアクセスバッファと；前記マスタアクセスバッファ
と前記第２ＰＣＩバス間に接続され、前記アドレス情報
をＰＣＩアドレスに変換し、該ＰＣＩアドレスと共に前
記ダイレクトメモリアクセストランザクションを前記Ｐ
ＣＩバス上に出力するように設定されたＰＣＩインター
フェイスマスタユニットと；を有する付記１２記載のシ
ステム。
タは、前記ダイレクトメモリアクセストランザクション
と関係するアドレス情報を判定するように設定されたマ
スタアクセスバッファと；前記マスタアクセスバッファ
と前記第２ＰＣＩバス間に接続され、前記アドレス情報
をＰＣＩアドレスに変換し、該ＰＣＩアドレスと共に前
記ダイレクトメモリアクセストランザクションを前記Ｐ
ＣＩバス上に出力するように設定されたＰＣＩインター
フェイスマスタユニットと；を有する付記１２記載のシ
ステム。
【００５０】１４．前記ＰＣＩインターフェイスマスタ
ユニットは、前記ダイレクトメモリアクセストランザク
ションの前記アクセス確認情報を判定し、前記アクセス
確認情報を含む応答パケットを形成し、該応答パケット
を前記コンピュータネットワークを介して前記アドレス
情報に従って前記第１ＰＣＩネットワークアダプタに送
信する付記１３記載のシステム。
ユニットは、前記ダイレクトメモリアクセストランザク
ションの前記アクセス確認情報を判定し、前記アクセス
確認情報を含む応答パケットを形成し、該応答パケット
を前記コンピュータネットワークを介して前記アドレス
情報に従って前記第１ＰＣＩネットワークアダプタに送
信する付記１３記載のシステム。
【００５１】１５．第１デバイスがネットワークを介し
て第２デバイスをターゲットとするダイレクトメモリア
クセストランザクションに対応するアクセス確認情報を
取得できるようにするシステムであって、前記第１デバ
イスに接続された第１バスと；前記バスに接続され、前
記第１デバイスを前記コンピュータネットワークに接続
するネットワークアダプタであって、前記ダイレクトメ
モリアクセストランザクションに関連するアドレスが既
定のアドレス範囲内にあるという判定に基づいて前記ダ
イレクトメモリアクセストランザクションを識別及び受
信するインターフェイス手段と、前記ダイレクトメモリ
アクセストランザクションに関連するデータを待ち行列
に入れる少なくとも１つのバッファと、前記インターフ
ェイス手段に接続され、前記少なくとも１つのバッファ
に前記ダイレクトメモリアクセストランザクションに関
連するデータのブロックキューを形成する制御手段と、
を更に備えるネットワークアダプタと；前記制御手段と
接続され、前記コンピュータネットワークから受信した
アクセス確認情報を保存するメモリと；を有することを
特徴とするシステム。
て第２デバイスをターゲットとするダイレクトメモリア
クセストランザクションに対応するアクセス確認情報を
取得できるようにするシステムであって、前記第１デバ
イスに接続された第１バスと；前記バスに接続され、前
記第１デバイスを前記コンピュータネットワークに接続
するネットワークアダプタであって、前記ダイレクトメ
モリアクセストランザクションに関連するアドレスが既
定のアドレス範囲内にあるという判定に基づいて前記ダ
イレクトメモリアクセストランザクションを識別及び受
信するインターフェイス手段と、前記ダイレクトメモリ
アクセストランザクションに関連するデータを待ち行列
に入れる少なくとも１つのバッファと、前記インターフ
ェイス手段に接続され、前記少なくとも１つのバッファ
に前記ダイレクトメモリアクセストランザクションに関
連するデータのブロックキューを形成する制御手段と、
を更に備えるネットワークアダプタと；前記制御手段と
接続され、前記コンピュータネットワークから受信した
アクセス確認情報を保存するメモリと；を有することを
特徴とするシステム。
【００５２】１６．第１デバイスがネットワークを介し
て第２デバイスをターゲットとするダイレクトメモリア
クセストランザクションに対応するアクセス確認情報を
取得できるようにするシステムであって、前記第１デバ
イスに接続された第１ＰＣＩバスと；前記第１ＰＣＩバ
スと前記コンピュータネットワーク間に接続され、前記
ダイレクトメモリアクセストランザクションを処理し、
前記コンピュータネットワークから前記ダイレクトメモ
リアクセストランザクションに対応するアクセス確認情
報を受信するように設定された第１ＰＣＩネットワーク
アダプタと；ターゲットデバイスに接続されたた第２Ｐ
ＣＩバスと；前記第２ＰＣＩバスと前記コンピュータネ
ットワーク間に接続され、前記ダイレクトメモリアクセ
ストランザクションを処理し、前記ダイレクトメモリア
クセストランザクションに対応する前記アクセス確認情
報を判定し、前記コンピュータネットワークを介して前
記アクセス確認情報を前記第１ＰＣＩネットワークアダ
プタに送信するように設定された第２ＰＣＩネットワー
クアダプタと；を有することを特徴とするシステム。
て第２デバイスをターゲットとするダイレクトメモリア
クセストランザクションに対応するアクセス確認情報を
取得できるようにするシステムであって、前記第１デバ
イスに接続された第１ＰＣＩバスと；前記第１ＰＣＩバ
スと前記コンピュータネットワーク間に接続され、前記
ダイレクトメモリアクセストランザクションを処理し、
前記コンピュータネットワークから前記ダイレクトメモ
リアクセストランザクションに対応するアクセス確認情
報を受信するように設定された第１ＰＣＩネットワーク
アダプタと；ターゲットデバイスに接続されたた第２Ｐ
ＣＩバスと；前記第２ＰＣＩバスと前記コンピュータネ
ットワーク間に接続され、前記ダイレクトメモリアクセ
ストランザクションを処理し、前記ダイレクトメモリア
クセストランザクションに対応する前記アクセス確認情
報を判定し、前記コンピュータネットワークを介して前
記アクセス確認情報を前記第１ＰＣＩネットワークアダ
プタに送信するように設定された第２ＰＣＩネットワー
クアダプタと；を有することを特徴とするシステム。
【図１】本発明の一実施例によるコンピュータネットワ
ークの概要を示すブロックダイアグラムである。
ークの概要を示すブロックダイアグラムである。
【図２】本発明の一実施例によるＰＣＩメモリ領域のブ
ロックダイアグラムである。
ロックダイアグラムである。
【図３】本発明の一実施例による送信ノードにおけるＰ
ＣＩ読み取り／書き込みトランザクションに関連する６
４ビットＰＣＩ読み取り／書き込みアドレスのブロック
ダイアグラムである。
ＣＩ読み取り／書き込みトランザクションに関連する６
４ビットＰＣＩ読み取り／書き込みアドレスのブロック
ダイアグラムである。
【図４】本発明の一実施例による受信ノードにおけるＰ
ＣＩ読み取り／書き込みトランザクションに関連する６
４ビットＰＣＩ読み取り／書き込みアドレスのブロック
ダイアグラムである。
ＣＩ読み取り／書き込みトランザクションに関連する６
４ビットＰＣＩ読み取り／書き込みアドレスのブロック
ダイアグラムである。
１０３…ネットワークルーター １２０Ａ〜Ｃ…ＰＣＩバス １３０Ａ〜Ｃ…ＰＣＩネットワークアダプタ １１１Ａ〜Ｃ、１１２Ａ〜Ｂ、１１３Ａ、１１３Ｃ…デ
バイス
バイス
フロントページの続き (72)発明者 堀江 健志 アメリカ合衆国，カリフォルニア 94304, パロ アルト，サンド ヒル ロード 1700，ナンバー205 (72)発明者 ジェフリー ディー．ラーソン アメリカ合衆国，カリフォルニア 95125, サンノゼ，ロボイ ウェイ 1029 Ｆターム(参考） 5B061 DD00 DD13
Claims (10)
- 【請求項１】 バスに接続されたコンピュータデバイス
を有するコンピュータネットワークにおいて、該コンピ
ュータデバイスが該コンピュータネットワークを介して
送信されたダイレクトメモリアクセストランザクション
に対応するアクセス確認情報を取得する方法であって、
前記バスに関連するメモリ領域内に前記ダイレクトメモ
リアクセストランザクション用のアクセス領域を提供す
る段階と；前記バスに関連するメモリ領域内に前記アク
セス領域に対応する確認領域を提供する段階と；前記確
認領域から読み取って前記ダイレクトメモリアクセスト
ランザクションに対応するアクセス確認情報を取得する
段階と；を有することを特徴とする方法。 - 【請求項２】 第１デバイスに接続された第１バスとネ
ットワーク間を接続する装置であって、ダイレクトメモ
リアクセストランザクションを処理する設定ユニット
と；前記ネットワークから前記ダイレクトメモリアクセ
ストランザクションに対応するアクセス確認情報を受信
する受信ユニットと；を有することを特徴とする装置。 - 【請求項３】 第２デバイスに接続された第２バスとネ
ットワーク間を接続する装置であって、ダイレクトメモ
リアクセストランザクションを処理して該ダイレクトメ
モリアクセストランザクションに対応するアクセス確認
情報を判定する設定ユニットと；前記ネットワークを介
して前記アクセス確認情報を送信する送信ユニットと；
を有することを特徴とする装置。 - 【請求項４】 第１デバイスに接続された第１バスとネ
ットワーク間を接続する装置であって、該ダイレクトメ
モリアクセストランザクションに関連するアドレスが既
定のアドレス範囲内にあるという判定に基づいて前記第
１デバイスから受信したダイレクトメモリアクセストラ
ンザクションを識別するインターフェイスユニットと；
前記ダイレクトメモリアクセストランザクションに関連
するデータを待ち行列に入れるバッファユニットと；前
記インターフェイスユニットと接続され、前記バッファ
ユニットに前記ダイレクトメモリアクセストランザクシ
ョンに関連するデータのブロックキューを形成する制御
ユニットと；を有することを特徴とする装置。 - 【請求項５】 第１デバイスがネットワークを介して第
２デバイスをターゲットとするダイレクトメモリアクセ
ストランザクションに対応するアクセス確認情報を取得
できるようにするシステムであって、前記第１デバイス
に接続された第１ＰＣＩバスと；前記第１ＰＣＩバスと
前記コンピュータネットワーク間に接続され、前記ダイ
レクトメモリアクセストランザクションを処理し、前記
コンピュータネットワークから前記ダイレクトメモリア
クセストランザクションに対応するアクセス確認情報を
受信するように設定された第１ＰＣＩネットワークアダ
プタと；を有することを特徴とするシステム。 - 【請求項６】 前記第１ＰＣＩネットワークアダプタに
は前記第１ＰＣＩバスの前記ＰＣＩメモリ領域内に第１
アドレス範囲が割り当てられ、前記第２デバイスには前
記第１アドレス範囲内に第２アドレス範囲が割り当てら
れ、前記ダイレクトメモリアクセストランザクションは
前記第２アドレス範囲内のターゲットアドレスを備える
請求項５記載のシステム。 - 【請求項７】 前記第１ＰＣＩネットワークアダプタ
は、前記第１ＰＣＩバスに接続され、前記ターゲットア
ドレスが前記第２アドレス範囲内にあるという判定に基
づいて前記ダイレクトメモリアクセストランザクション
を識別及び受信するように設定されたＰＣＩインターフ
ェイスターゲットユニットと；少なくとも１つのバッフ
ァと；前記ＰＣＩインターフェイスターゲットユニット
と前記少なくとも１つのバッファの間に接続され、前記
少なくとも１つのバッファに前記ダイレクトメモリアク
セストランザクションに関連するデータのブロックキュ
ーを少なくとも１つ形成するように設定されたＰＣＩタ
ーゲット制御ユニットと；を更に有する請求項６記載の
システム。 - 【請求項８】 前記ＰＣＩターゲット制御ユニットは前
記少なくとも１つのバッファ内の前記ダイレクトメモリ
アクセストランザクションに関連する待ち行列に入れら
れたデータのメモリ位置を保存するように設定された第
１メモリユニットと、前記ダイレクトメモリアクセスト
ランザクションに対応するアクセス確認情報を保存する
ように設定された第２メモリユニットと、を有する請求
項７記載のシステム。 - 【請求項９】 第１デバイスがネットワークを介して第
２デバイスをターゲットとするダイレクトメモリアクセ
ストランザクションに対応するアクセス確認情報を取得
できるようにするシステムであって、前記第１デバイス
に接続されたバスと；前記バスに接続され、前記第１デ
バイスを前記コンピュータネットワークに接続するネッ
トワークアダプタであって、前記ダイレクトメモリアク
セストランザクションに関連するアドレスが既定のアド
レス範囲内にあるという判定に基づいて前記ダイレクト
メモリアクセストランザクションを識別及び受信するイ
ンターフェイス手段と、前記ダイレクトメモリアクセス
トランザクションに関連するデータを待ち行列に入れる
少なくとも１つのバッファと、前記インターフェイス手
段に接続され、前記少なくとも１つのバッファに前記ダ
イレクトメモリアクセストランザクションに関連するデ
ータのブロックキューを形成する制御手段と、を更に備
えるネットワークアダプタと；前記制御手段と接続さ
れ、前記コンピュータネットワークから受信したアクセ
ス確認情報を保存するメモリと；を有することを特徴と
するシステム。 - 【請求項１０】 第１デバイスがネットワークを介して
第２デバイスをターゲットとするダイレクトメモリアク
セストランザクションに対応するアクセス確認情報を取
得できるようにするシステムであって、前記第１デバイ
スに接続された第１ＰＣＩバスと；前記第１ＰＣＩバス
と前記コンピュータネットワーク間に接続され、前記ダ
イレクトメモリアクセストランザクションを処理し、前
記コンピュータネットワークから前記ダイレクトメモリ
アクセストランザクションに対応するアクセス確認情報
を受信するように設定された第１ＰＣＩネットワークア
ダプタと；ターゲットデバイスに接続された第２ＰＣＩ
バスと；前記第２ＰＣＩバスと前記コンピュータネット
ワーク間に接続され、前記ダイレクトメモリアクセスト
ランザクションを処理し、前記ダイレクトメモリアクセ
ストランザクションに対応する前記アクセス確認情報を
判定し、前記コンピュータネットワークを介して前記ア
クセス確認情報を前記第１ＰＣＩネットワークアダプタ
に送信するように設定された第２ＰＣＩネットワークア
ダプタと；を有することを特徴とするシステム。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US09/839,954 US6804673B2 (en) | 2001-04-19 | 2001-04-19 | Access assurance for remote memory access over network |
| US09/839954 | 2001-04-19 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002351817A true JP2002351817A (ja) | 2002-12-06 |
| JP4163440B2 JP4163440B2 (ja) | 2008-10-08 |
Family
ID=25281065
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002117193A Expired - Fee Related JP4163440B2 (ja) | 2001-04-19 | 2002-04-19 | メモリにアクセスする方法及び装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6804673B2 (ja) |
| JP (1) | JP4163440B2 (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005160075A (ja) * | 2003-11-20 | 2005-06-16 | Microsoft Corp | カスタマイズ可能なタグベースのプロトコルにおける参照による送信 |
| JP2007317011A (ja) * | 2006-05-26 | 2007-12-06 | Nec System Technologies Ltd | データ処理装置、データ転送方法、データ転送プログラム |
| JP2010061194A (ja) * | 2008-09-01 | 2010-03-18 | Hitachi Ltd | データ転送装置 |
| US8180842B2 (en) | 2003-12-19 | 2012-05-15 | Fujitsu Limited | Communication device management program |
| US8200880B2 (en) | 2006-09-20 | 2012-06-12 | Nec Corporation | Shared system of I/O equipment, shared system of information processing apparatus, and method used thereto |
Families Citing this family (32)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20030046474A1 (en) * | 2001-06-21 | 2003-03-06 | International Business Machines Corporation | Mixed semantic storage I/O |
| US7028132B2 (en) * | 2001-09-29 | 2006-04-11 | Hewlett-Packard Development Company, L.P. | Distributed peer-to-peer communication for interconnect busses of a computer system |
| WO2003075166A1 (fr) * | 2002-03-06 | 2003-09-12 | Fujitsu Limited | Systeme de stockage et procede de transfert de donnees dans ledit systeme |
| US7058780B2 (en) * | 2002-05-29 | 2006-06-06 | Intel Corporation | Device resource allocation |
| US7631107B2 (en) * | 2002-06-11 | 2009-12-08 | Pandya Ashish A | Runtime adaptable protocol processor |
| US7415723B2 (en) * | 2002-06-11 | 2008-08-19 | Pandya Ashish A | Distributed network security system and a hardware processor therefor |
| US7627693B2 (en) * | 2002-06-11 | 2009-12-01 | Pandya Ashish A | IP storage processor and engine therefor using RDMA |
| US7120858B2 (en) * | 2002-08-21 | 2006-10-10 | Sun Microsystems, Inc. | Method and device for off-loading message digest calculations |
| US7376732B2 (en) * | 2002-11-08 | 2008-05-20 | Federal Network Systems, Llc | Systems and methods for preventing intrusion at a web host |
| JP2004192179A (ja) * | 2002-12-10 | 2004-07-08 | Fujitsu Ltd | Ｒｄｍａ機能を持ったｎｉｃをハードウェアメモリ保護を行わないで、専用のモニタプロセスなしにシステムに組み込むための装置 |
| US20040148360A1 (en) * | 2003-01-24 | 2004-07-29 | Hewlett-Packard Development Company | Communication-link-attached persistent memory device |
| US20050108518A1 (en) * | 2003-06-10 | 2005-05-19 | Pandya Ashish A. | Runtime adaptable security processor |
| US7685254B2 (en) | 2003-06-10 | 2010-03-23 | Pandya Ashish A | Runtime adaptable search processor |
| US8730923B2 (en) * | 2003-06-11 | 2014-05-20 | Alcatel Lucent | Method for controlling resource allocation in a wireless communication system |
| US7366872B2 (en) * | 2003-12-30 | 2008-04-29 | Intel Corporation | Method for addressing configuration registers by scanning for a structure in configuration space and adding a known offset |
| US7293195B1 (en) * | 2004-01-29 | 2007-11-06 | Network Appliance, Inc. | System and method for coordinated bringup of a storage appliance in a cluster configuration |
| US8364849B2 (en) | 2004-08-30 | 2013-01-29 | International Business Machines Corporation | Snapshot interface operations |
| US7478138B2 (en) * | 2004-08-30 | 2009-01-13 | International Business Machines Corporation | Method for third party, broadcast, multicast and conditional RDMA operations |
| US7813369B2 (en) * | 2004-08-30 | 2010-10-12 | International Business Machines Corporation | Half RDMA and half FIFO operations |
| US7996348B2 (en) | 2006-12-08 | 2011-08-09 | Pandya Ashish A | 100GBPS security and search architecture using programmable intelligent search memory (PRISM) that comprises one or more bit interval counters |
| US9141557B2 (en) | 2006-12-08 | 2015-09-22 | Ashish A. Pandya | Dynamic random access memory (DRAM) that comprises a programmable intelligent search memory (PRISM) and a cryptography processing engine |
| ES2345675T3 (es) * | 2007-05-11 | 2010-09-29 | Sca Hygiene Products Ab | Dispositivo de envasado y suministro para agrupar articulos de productos. |
| US7996482B1 (en) * | 2007-07-31 | 2011-08-09 | Qurio Holdings, Inc. | RDMA based real-time video client playback architecture |
| US8244826B2 (en) * | 2007-10-23 | 2012-08-14 | International Business Machines Corporation | Providing a memory region or memory window access notification on a system area network |
| US8762476B1 (en) | 2007-12-20 | 2014-06-24 | Qurio Holdings, Inc. | RDMA to streaming protocol driver |
| US8060904B1 (en) | 2008-02-25 | 2011-11-15 | Qurio Holdings, Inc. | Dynamic load based ad insertion |
| US8122155B1 (en) * | 2009-06-23 | 2012-02-21 | Chelsio Communications, Inc. | RDMA write completion semantics |
| US8700873B2 (en) | 2010-10-14 | 2014-04-15 | International Business Machines Corporation | Direct memory access memory management |
| US10474625B2 (en) | 2012-01-17 | 2019-11-12 | International Business Machines Corporation | Configuring compute nodes in a parallel computer using remote direct memory access (‘RDMA’) |
| US10157108B2 (en) * | 2014-05-27 | 2018-12-18 | International Business Machines Corporation | Multi-way, zero-copy, passive transaction log collection in distributed transaction systems |
| US10372638B2 (en) * | 2017-10-20 | 2019-08-06 | Hewlett Packard Enterprise Development Lp | Interconnect agent |
| JP6631742B1 (ja) * | 2019-04-23 | 2020-01-15 | 富士通クライアントコンピューティング株式会社 | 情報処理システム |
Family Cites Families (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5717952A (en) * | 1994-11-16 | 1998-02-10 | Apple Computer, Inc. | DMA controller with mechanism for conditional action under control of status register, prespecified parameters, and condition field of channel command |
| US5878217A (en) * | 1994-11-21 | 1999-03-02 | Cirrus Logic, Inc. | Network controller for switching into DMA mode based on anticipated memory overflow and out of DMA mode when the host processor is available |
| US5922046A (en) * | 1996-09-12 | 1999-07-13 | Cabletron Systems, Inc. | Method and apparatus for avoiding control reads in a network node |
| US6170025B1 (en) | 1997-08-29 | 2001-01-02 | Intel Corporation | Distributed computer system supporting remote interrupts and lock mechanism |
| US5941969A (en) * | 1997-10-22 | 1999-08-24 | Auspex Systems, Inc. | Bridge for direct data storage device access |
| US6360220B1 (en) * | 1998-08-04 | 2002-03-19 | Microsoft Corporation | Lock-free methods and systems for accessing and storing information in an indexed computer data structure having modifiable entries |
| US6216193B1 (en) * | 1998-09-03 | 2001-04-10 | Advanced Micro Devices, Inc. | Apparatus and method in a network interface for recovering from complex PCI bus termination conditions |
| US6145016A (en) * | 1998-09-03 | 2000-11-07 | Advanced Micro Devices, Inc. | System for transferring frame data by transferring the descriptor index data to identify a specified amount of data to be transferred stored in the host computer |
| US6233636B1 (en) | 1998-12-03 | 2001-05-15 | International Business Machines Corporation | Method and system for allowing PCI bus transactions to be performed at higher operating frequencies |
| US6205508B1 (en) | 1999-02-16 | 2001-03-20 | Advanced Micro Devices, Inc. | Method for distributing interrupts in a multi-processor system |
| US6487619B1 (en) * | 1999-10-14 | 2002-11-26 | Nec Corporation | Multiprocessor system that communicates through an internal bus using a network protocol |
| US6883099B2 (en) * | 2001-01-04 | 2005-04-19 | Troika Networks, Inc. | Secure virtual interface |
| US6665759B2 (en) * | 2001-03-01 | 2003-12-16 | International Business Machines Corporation | Method and apparatus to implement logical partitioning of PCI I/O slots |
| US7013353B2 (en) * | 2001-03-30 | 2006-03-14 | Intel Corporation | Host-fabric adapter having an efficient multi-tasking pipelined instruction execution micro-controller subsystem |
-
2001
- 2001-04-19 US US09/839,954 patent/US6804673B2/en not_active Expired - Lifetime
-
2002
- 2002-04-19 JP JP2002117193A patent/JP4163440B2/ja not_active Expired - Fee Related
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005160075A (ja) * | 2003-11-20 | 2005-06-16 | Microsoft Corp | カスタマイズ可能なタグベースのプロトコルにおける参照による送信 |
| US8180842B2 (en) | 2003-12-19 | 2012-05-15 | Fujitsu Limited | Communication device management program |
| JP2007317011A (ja) * | 2006-05-26 | 2007-12-06 | Nec System Technologies Ltd | データ処理装置、データ転送方法、データ転送プログラム |
| JP4564939B2 (ja) * | 2006-05-26 | 2010-10-20 | Ｎｅｃシステムテクノロジー株式会社 | データ処理装置、データ転送方法、データ転送プログラム |
| US8200880B2 (en) | 2006-09-20 | 2012-06-12 | Nec Corporation | Shared system of I/O equipment, shared system of information processing apparatus, and method used thereto |
| US8417865B2 (en) | 2006-09-20 | 2013-04-09 | Nec Corporation | Shared system of I/O equipment, shared system of information processing apparatus, and method used thereto |
| JP2010061194A (ja) * | 2008-09-01 | 2010-03-18 | Hitachi Ltd | データ転送装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4163440B2 (ja) | 2008-10-08 |
| US20030009432A1 (en) | 2003-01-09 |
| US6804673B2 (en) | 2004-10-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4163440B2 (ja) | メモリにアクセスする方法及び装置 | |
| US6813653B2 (en) | Method and apparatus for implementing PCI DMA speculative prefetching in a message passing queue oriented bus system | |
| US6353877B1 (en) | Performance optimization and system bus duty cycle reduction by I/O bridge partial cache line write | |
| CA2186598C (en) | Method and apparatus for maintaining transaction ordering and supporting deferred replies in a bus bridge | |
| US6006289A (en) | System for transferring data specified in a transaction request as a plurality of move transactions responsive to receipt of a target availability signal | |
| US6892298B2 (en) | Load/store micropacket handling system | |
| US7581015B2 (en) | Communication device having transmitting and receiving units supports RDMA communication | |
| US6012120A (en) | Method and apparatus for providing DMA transfers between devices coupled to different host bus bridges | |
| US6622193B1 (en) | Method and apparatus for synchronizing interrupts in a message passing queue oriented bus system | |
| JP3470951B2 (ja) | 非一様メモリ・アクセス・コンピュータ・システム及びその操作方法 | |
| US6286074B1 (en) | Method and system for reading prefetched data across a bridge system | |
| US6189062B1 (en) | Apparatus and method for address translation in bus bridge devices | |
| US5255376A (en) | Method and apparatus for supporting a dual bit length protocol for data transfers | |
| JPH1196127A (ja) | 第１のコンピュータと第２のコンピュータとの間で遠隔ディスク読取り操作を実施する方法と装置 | |
| JPH0778773B2 (ja) | 通信装置及び通信装置を使用する方法 | |
| JP2002149592A (ja) | ネットワーク上でのｐｃｉブリッジ | |
| US7631313B2 (en) | System and method for transferring data | |
| US7460531B2 (en) | Method, system, and program for constructing a packet | |
| JPH065524B2 (ja) | 記憶装置管理方法 | |
| JP2002312262A (ja) | 遠隔要求を処理する方法および装置 | |
| US6714994B1 (en) | Host bridge translating non-coherent packets from non-coherent link to coherent packets on conherent link and vice versa | |
| US6801963B2 (en) | Method, system, and program for configuring components on a bus for input/output operations | |
| JPH0786867B2 (ja) | 作業フロー制御方法、作業要求フロー制御方法及び装置、並びに通信管理装置 | |
| TWI275943B (en) | Method, system, and computer readable recording medium for returning data to read requests | |
| JP7140768B2 (ja) | コヒーレント相互接続システムにおける読み取りトランザクショントラッカーのライフタイム |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050310 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070719 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071016 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071214 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080624 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080724 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110801 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120801 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120801 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130801 Year of fee payment: 5 |
|
| LAPS | Cancellation because of no payment of annual fees |