JP6631742B1 - 情報処理システム - Google Patents
情報処理システム Download PDFInfo
- Publication number
- JP6631742B1 JP6631742B1 JP2019082243A JP2019082243A JP6631742B1 JP 6631742 B1 JP6631742 B1 JP 6631742B1 JP 2019082243 A JP2019082243 A JP 2019082243A JP 2019082243 A JP2019082243 A JP 2019082243A JP 6631742 B1 JP6631742 B1 JP 6631742B1
- Authority
- JP
- Japan
- Prior art keywords
- information processing
- platform
- connection
- sub
- communication
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F15/00—Digital computers in general; Data processing equipment in general
- G06F15/16—Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
- G06F15/163—Interprocessor communication
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/40—Bus structure
- G06F13/4004—Coupling between buses
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/40—Bus structure
- G06F13/4004—Coupling between buses
- G06F13/4027—Coupling between buses using bus bridges
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
- G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F16/00—Information retrieval; Database structures therefor; File system structures therefor
- G06F16/20—Information retrieval; Database structures therefor; File system structures therefor of structured data, e.g. relational data
- G06F16/28—Databases characterised by their database models, e.g. relational or object models
- G06F16/284—Relational databases
- G06F16/285—Clustering or classification
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/02—Details
- H04L12/16—Arrangements for providing special services to substations
- H04L12/18—Arrangements for providing special services to substations for broadcast or conference, e.g. multicast
- H04L12/1886—Arrangements for providing special services to substations for broadcast or conference, e.g. multicast with traffic restrictions for efficiency improvement, e.g. involving subnets or subdomains
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F2213/0026—PCI express
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Databases & Information Systems (AREA)
- Data Mining & Analysis (AREA)
- Signal Processing (AREA)
- Software Systems (AREA)
- Computer Networks & Wireless Communication (AREA)
- Information Transfer Systems (AREA)
- Small-Scale Networks (AREA)
- Multi Processors (AREA)
Abstract
Description
前記接続情報に基づいて前記複数のサブ情報処理装置の少なくともいずれかと通信する通信制御部と、を有し、前記通信制御部は、前記接続情報において前記複数のサブ情報処理装置の少なくとも一つを通信対象としていない場合には、前記複数のサブ情報処理装置と通信対象とする。
以下に添付図面を参照して、本発明の実施形態に係る情報処理システムについて詳細に説明する。
図1に例示する情報処理システム1においては、PCIe(Peripheral Component Interconnect Express;登録商標)ブリッジコントローラ3および複数(図1に示す例では8つ)のプラットフォーム2−1〜2−8を備える。各プラットフォーム2−1〜2−8は、それぞれPCIeブリッジコントローラ3に接続されている。
メイン情報処理装置としてのプラットフォーム2−1は、プロセッサ21−1を備える。同様に、サブ情報処理装置としてのプラットフォーム2−2〜2−8は、プロセッサ21−2〜21−8をそれぞれ備える。PCIeにおいては、プロセッサ21−1〜21−8がホスト側として動作可能なRC(Root Complex)となり、PCIeブリッジコントローラ3に搭載されているデバイスがEP(End Point)となり、ホストとデバイスとの間でのデータ転送が行なわれる。
PCIeブリッジコントローラ3は、複数のプラットフォーム2−1〜2−8間におけるデータ等の通信を実現する。
以上述べた様に、実施形態に係る情報処理システム1は、それぞれがプロセッサ21を備え、メイン情報処理装置としてのプラットフォーム2−1と複数のサブ情報処理装置としてのプラットフォーム2−2〜2−8を含む複数の情報処理装置と、インターコネクトバス33に設けられた複数の接続部としてのスロット#0〜#7を介して接続されたプラットフォーム2−1〜2−8の間の通信を中継する中継装置としてのPCIeブリッジコントローラ3と、を具備する。複数のサブ情報処理装置としての複数のプラットフォーム2は、メイン情報処理装置としてのプラットフォーム2−1又は他のサブ情報処理装置としての複数のプラットフォーム2の各々に対して通信対象とするか否かについてスロットを単位として示した接続情報(通信対象登録テーブルT)を記憶する記憶部2bと、接続情報に基づいて複数の情報処理装置の少なくともいずれかと通信する通信制御部2aと、を有する。
次に、第二の実施形態に係る情報処理システムについて説明する。
本実施形態の情報処理システム11によれば、第一の実施形態の情報処理システム1の備える効果に加えて、セグメントα、β単位で通信対象を規制するため、管理者の対応関係の把握が容易になる。これによって、情報処理システム11によれば、管理者の作業負担を軽減できる。
次に、本発明の第三の実施形態に係る情報処理システムについて説明する。第一の実施形態に係る情報処理システム1、又は第二の実施形態に係る情報処理システム1において、通信対象登録テーブルの内容によっては、メイン情報処理装置としてのプラットフォーム2−1又はプラットフォーム2−0と、サブ情報処理装置としての他のプラットフォーム2とが通信できなくなる場合がある。
本実施形態の情報処理システム1、11によれば、通信対象登録テーブルT2−3の現在の内容に関わらず、プラットフォーム2−1を通信対象とすることが可能となる。このため、例えば、通信対象登録テーブルT2−3の設定が誤っている場合でも、管理者は、プラットフォーム2−1から通信して、通信対象登録テーブルT2−3の修正等が可能となる。これにより、管理者の作業負担を軽減できる。
2、2−1 情報処理装置(プラットフォーム)
2a 記憶部
2b 通信制御部
3 ブリッジコントローラ
21、21−1 プロセッサ
22 メモリ
23 ストレージ
24 入力装置
25 モニタ
26 媒体読取装置
27 インタフェース装置
28 通信装置
T 通信対象登録テーブル
Claims (5)
- それぞれがプロセッサを備え、メイン情報処理装置と複数のサブ情報処理装置とを含む複数の情報処理装置と、
バスに設けられた複数の接続部を介して接続された前記複数の情報処理装置の間の通信を中継する中継装置と、を具備し、
前記メイン情報処理装置は、
前記複数のサブ情報処理装置の各々に対して通信対象とするか否かについて前記接続部を単位として示した第一の接続情報を記憶する第一の記憶部と、
前記第一の接続情報に基づいて前記複数のサブ情報処理装置の少なくともいずれかと通信する第一の通信制御部と、を有し、
前記複数のサブ情報処理装置の各々は、
前記メイン情報処理装置又は他のサブ情報処理装置の各々に対して通信対象とするか否かについて前記接続部を単位として示した第二の接続情報を記憶する第二の記憶部と、
前記第二の接続情報に基づいて前記複数の情報処理装置の少なくともいずれかと通信し、前記第二の接続情報において前記メイン情報処理装置を通信対象としていない場合には、前記メイン情報処理装置を通信対象とする第二の通信制御部と、を有する、
情報処理システム。 - 前記第二の記憶部は、前記メイン情報処理装置又は他のサブ情報処理装置の各々に対して通信対象とするか否かについて、前記接続部と前記複数のサブ情報処理装置を分類するグループとを単位として示した前記第二の接続情報を記憶し、
前記第二の通信制御部は、前記接続部と前記複数のサブ情報処理装置を分類するグループとを単位として示した前記第二の接続情報に基づいて前記複数の情報処理装置の少なくともいずれかと通信する、
請求項1に記載の情報処理システム。 - それぞれがプロセッサを備え、メイン情報処理装置と複数のサブ情報処理装置とを含む複数の情報処理装置と、
バスに設けられた複数の接続部を介して接続された前記複数の情報処理装置の間の通信を中継する中継装置と、を具備し、
前記複数の接続部は、第一のセグメントに属する複数の接続部と、第二のセグメントに属する複数の接続部とに分類されており、
前記メイン情報処理装置は、前記第一のセグメントに属する複数の接続部のうちの一つと、前記第二のセグメントに属する複数の接続部のうちの一つと、に接続されており、
前記複数のサブ情報処理装置のうちの第一の複数のサブ情報処理装置は、前記第一のセグメントに属する残りの複数の接続部と接続され、
前記複数のサブ情報処理装置のうちの第二の複数のサブ情報処理装置は、前記第二のセグメントに属する残りの複数の接続部と接続され、
前記第一の複数のサブ情報処理装置の各々は、前記メイン情報処理装置又は他の前記第一の複数のサブ情報処理装置の各々に対して通信対象とするか否かについて前記接続部を単位として示した第一の接続情報を記憶する第一の記憶部と、前記第一の接続情報に基づいて前記メイン情報処理装置又は前記第一の複数のサブ情報処理装置の少なくともいずれかと通信する第一の通信制御部と、を有し、
前記第二の複数のサブ情報処理装置の各々は、前記メイン情報処理装置又は他の前記第二の複数のサブ情報処理装置の各々に対して通信対象とするか否かについて前記接続部を単位として示した第二の接続情報を記憶する第二の記憶部と、前記第二の接続情報に基づいて前記メイン情報処理装置又は前記第二の複数のサブ情報処理装置の少なくともいずれかと通信する第二の通信制御部と、を有する、
情報処理システム。 - 前記第一の記憶部は、前記メイン情報処理装置又は他の前記第一の複数のサブ情報処理装置の各々に対して通信対象とするか否かについて、前記接続部と前記第一の複数のサブ情報処理装置を分類するグループとを単位として示した前記第一の接続情報を記憶し、
前記第一の通信制御部は、前記接続部と前記第一の複数のサブ情報処理装置を分類するグループとを単位として示した前記第一の接続情報に基づいて、前記メイン情報処理装置又は前記第一の複数のサブ情報処理装置の少なくともいずれかと通信し、
前記第二の記憶部は、前記メイン情報処理装置又は他の前記第二の複数のサブ情報処理装置の各々に対して通信対象とするか否かについて、前記接続部と前記第一の複数のサブ情報処理装置を分類するグループとを単位として示した前記第二の接続情報を記憶し、
前記第二の通信制御部は、前記接続部と前記第二の複数のサブ情報処理装置を分類するグループとを単位として示した前記第二の接続情報に基づいて、前記メイン情報処理装置又は前記第二の複数のサブ情報処理装置の少なくともいずれかと通信する、
請求項3に記載の情報処理システム。 - 前記メイン情報処理装置は、
前記複数のサブ情報処理装置の各々に対して通信対象とするか否かについて前記接続部を単位として示した第三の接続情報を記憶する第三の記憶部と、
前記第三の接続情報に基づいて前記複数のサブ情報処理装置の少なくともいずれかと通信する第三の通信制御部と、を有し、
前記第一の通信制御部及び前記第二の通信制御部は、前記第一の接続情報及び前記第二の接続情報において前記メイン情報処理装置を通信対象としていない場合には、前記メイン情報処理装置を通信対象とする、
請求項3又は4に記載の情報処理システム。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2019082243A JP6631742B1 (ja) | 2019-04-23 | 2019-04-23 | 情報処理システム |
GB2002607.6A GB2584181A (en) | 2019-04-23 | 2020-02-25 | Information processing system |
CN202010155855.7A CN111831601A (zh) | 2019-04-23 | 2020-03-09 | 信息处理系统 |
US16/817,011 US20200341923A1 (en) | 2019-04-23 | 2020-03-12 | Information processing system |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2019082243A JP6631742B1 (ja) | 2019-04-23 | 2019-04-23 | 情報処理システム |
Publications (2)
Publication Number | Publication Date |
---|---|
JP6631742B1 true JP6631742B1 (ja) | 2020-01-15 |
JP2020181269A JP2020181269A (ja) | 2020-11-05 |
Family
ID=69146601
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2019082243A Expired - Fee Related JP6631742B1 (ja) | 2019-04-23 | 2019-04-23 | 情報処理システム |
Country Status (4)
Country | Link |
---|---|
US (1) | US20200341923A1 (ja) |
JP (1) | JP6631742B1 (ja) |
CN (1) | CN111831601A (ja) |
GB (1) | GB2584181A (ja) |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3662049B2 (ja) * | 1995-07-13 | 2005-06-22 | 太平洋セメント株式会社 | コンクリート組成物 |
US6804673B2 (en) * | 2001-04-19 | 2004-10-12 | Fujitsu Limited | Access assurance for remote memory access over network |
-
2019
- 2019-04-23 JP JP2019082243A patent/JP6631742B1/ja not_active Expired - Fee Related
-
2020
- 2020-02-25 GB GB2002607.6A patent/GB2584181A/en not_active Withdrawn
- 2020-03-09 CN CN202010155855.7A patent/CN111831601A/zh not_active Withdrawn
- 2020-03-12 US US16/817,011 patent/US20200341923A1/en not_active Abandoned
Also Published As
Publication number | Publication date |
---|---|
CN111831601A (zh) | 2020-10-27 |
GB202002607D0 (en) | 2020-04-08 |
JP2020181269A (ja) | 2020-11-05 |
US20200341923A1 (en) | 2020-10-29 |
GB2584181A (en) | 2020-11-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8346997B2 (en) | Use of peripheral component interconnect input/output virtualization devices to create redundant configurations | |
US8225005B2 (en) | Use of peripheral component interconnect input/output virtualization devices to create high-speed, low-latency interconnect | |
US8180949B1 (en) | Resource virtualization switch | |
US20160057056A1 (en) | In nic flow switching | |
CN112148421B (zh) | 虚拟机迁移的方法以及装置 | |
JP5533867B2 (ja) | I/oシステム、下流pciエクスプレスブリッジ、i/oシステムの制御方法、およびプログラム | |
US20130151750A1 (en) | Multi-root input output virtualization aware switch | |
JP5660053B2 (ja) | ネットワーク装置、ネットワーク構成方法及びネットワーク装置のプログラムを記録したプログラム記録媒体 | |
US11086703B2 (en) | Distributed input/output virtualization | |
US11018986B2 (en) | Communication apparatus, communication method, and computer program product | |
US8996734B2 (en) | I/O virtualization and switching system | |
JP6631742B1 (ja) | 情報処理システム | |
US20160217094A1 (en) | Input/output control device, input/output control system, and input/output control method | |
JP6573046B1 (ja) | 情報処理装置、情報処理システムおよび情報処理プログラム | |
JP6635209B2 (ja) | 情報処理システム | |
WO2019203331A1 (ja) | 中継装置および情報処理システム | |
JP6536734B1 (ja) | 情報処理装置、情報処理システムおよびプログラム | |
KR20230152394A (ko) | PCIe 장치 및 이의 동작 방법 | |
WO2012143942A2 (en) | Network interface sharing in multi host computing systems | |
GB2586957A (en) | Repeating device and information processing system |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20190517 |
|
A871 | Explanation of circumstances concerning accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A871 Effective date: 20190529 |
|
A975 | Report on accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A971005 Effective date: 20190820 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20190827 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20191025 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20191112 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20191125 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6631742 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |