JP2002344988A - Video digital/analog converter - Google Patents

Video digital/analog converter

Info

Publication number
JP2002344988A
JP2002344988A JP2001150183A JP2001150183A JP2002344988A JP 2002344988 A JP2002344988 A JP 2002344988A JP 2001150183 A JP2001150183 A JP 2001150183A JP 2001150183 A JP2001150183 A JP 2001150183A JP 2002344988 A JP2002344988 A JP 2002344988A
Authority
JP
Japan
Prior art keywords
signal
analog
digital
color
video signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2001150183A
Other languages
Japanese (ja)
Inventor
Yasunori Kawamura
泰則 河村
Jun Sasaki
潤 佐々木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority to JP2001150183A priority Critical patent/JP2002344988A/en
Priority to US10/146,384 priority patent/US6989779B2/en
Publication of JP2002344988A publication Critical patent/JP2002344988A/en
Pending legal-status Critical Current

Links

Abstract

PROBLEM TO BE SOLVED: To provide a video digital/analog converter formed to be an IC and having a plurality of video signal channels that can reduce fluctuations in a power supply voltage of the IC and prevent deterioration in the image quality without the need for an especially increased power supply capacity even when using a plurality of monitors at the same time. SOLUTION: The video digital/analog converter receiving a digital video signal, converting it into an analog video signal, outputting the analog video signal, and having a plurality of video signal channels is provided with a delay means with a prescribed delay time placed in a video signal channel of at least a color signal group including a luminance signal to provide a timing difference to an output current.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、ディジタルTV、
DVD、ゲーム機等に用いられるIC化されたビデオD
AC装置(ディジタル・アナログ変換器装置)に関し、
特に多チャンネル化されたビデオDAC装置に関する。
The present invention relates to a digital TV,
Video D made into IC used for DVD, game machine, etc.
Regarding AC devices (digital-to-analog converter devices)
In particular, it relates to a multi-channel video DAC device.

【0002】[0002]

【従来の技術】従前からのカラーTV信号は、輝度信号
Y、色度信号(クロマ信号)Cや同期信号などが複合さ
れた複合カラー映像信号(コンポジット信号)として形
成されており、受像機において、複合されている輝度信
号Yとクロマ信号Cとを分離することになる。この輝度
信号Yとクロマ信号CとのY/C分離を精度良く行うこ
とが困難であり、これが画質劣化の要因となっていた。
2. Description of the Related Art A conventional color TV signal is formed as a composite color video signal (composite signal) in which a luminance signal Y, a chromaticity signal (chroma signal) C, a synchronizing signal, and the like are compounded. And the combined luminance signal Y and chroma signal C are separated. It is difficult to accurately perform the Y / C separation of the luminance signal Y and the chroma signal C, and this has caused a deterioration in image quality.

【0003】これに対処するため、高画質を要求される
ディジタルTV等のビデオDAC装置では、従前のコン
ポジット信号Nの他に、高解像度VTRのいわゆるS映
像信号のように、カラーTV信号として、輝度信号Yと
クロマ信号Cとを別々に用意し、合わせて3チャンネル
構成とすることが行われている。また、最近では、クロ
マ信号C自体も赤の色差信号R−Y(以下、U)及び青
の色差信号B−Y(以下、V)の2つのカラー信号が混
合されたものであるから、さらに高精度を得るために、
カラーTV信号として、輝度信号Yの他に、第1色差信
号U、第2色差信号Vを用いた3チャンネル構成とする
ようになっている。
In order to cope with this, in a video DAC device such as a digital TV which requires high image quality, in addition to the conventional composite signal N, a color TV signal such as a so-called S video signal of a high-resolution VTR is used. A luminance signal Y and a chroma signal C are separately prepared, and a total of three channels is formed. Further, recently, the chroma signal C itself is a signal obtained by mixing two color signals of a red color difference signal RY (hereinafter, U) and a blue color difference signal BY (hereinafter, V). To get high accuracy,
The color TV signal has a three-channel configuration using a first color difference signal U and a second color difference signal V in addition to the luminance signal Y.

【0004】このため、ビデオ信号処理装置の一部であ
るビデオDAC装置においては、いずれの使い方にも対
応できるようにするために、先の輝度信号Y、コンポジ
ット信号N、クロマ信号Cからなる第1系列の3チャン
ネルと、輝度信号Y、第1色差信号U、第2色差信号V
を用いた第2系列の3チャンネルとの、合わせて6チャ
ンネル構成とすることが行われている。これにより、T
V視聴者は、利用したい信号出力を適宜用いることがで
きる。
For this reason, in a video DAC device which is a part of a video signal processing device, a video DAC device comprising a luminance signal Y, a composite signal N, and a chroma signal C is used in order to cope with any usage. One channel of three channels, a luminance signal Y, a first color difference signal U, and a second color difference signal V
Is used to form a total of six channels, including three channels of the second stream using. This gives T
The V viewer can appropriately use the signal output desired to be used.

【0005】[0005]

【発明が解決しようとする課題】この6チャンネル構成
のビデオDAC装置においては、カラーTV信号を構成
するいずれかのカラー信号群が出力信号として用いられ
る分には、格別の問題なく駆動できるように構成されて
いる。しかし、第1系列の3チャンネルの輝度信号Yと
クロマ信号C及びコンポジット信号Nとが同時に使用さ
れる場合や、さらに第1系列3チャンネルと第2系列の
3チャンネルとが同時に使用される場合(例えばCRT
モニタとビデオデッキを使用する場合とか、複数台のモ
ニタを使用する場合)には、複数の負荷を同時に駆動す
ることになる。この場合、IC化されているビデオDA
C装置にとっては、予定されている出力電流より大きい
出力電流を供給することになり、かつそれらの出力電流
がまったく同時に増減するから、そのICの電源電圧が
揺らぎ、画質劣化の原因となってしまう。
In the video DAC device having the six-channel structure, any one of the color signal groups constituting the color TV signal is used as an output signal so that it can be driven without any particular problem. It is configured. However, the case where the luminance signal Y and the chroma signal C and the composite signal N of the three channels of the first stream are used simultaneously, or the case where the three channels of the first stream and the three channels of the second stream are used simultaneously ( For example, CRT
In the case where a monitor and a VCR are used or a case where a plurality of monitors are used), a plurality of loads are driven simultaneously. In this case, the integrated video DA
For the C device, an output current larger than the expected output current is supplied, and those output currents increase and decrease at the same time, so that the power supply voltage of the IC fluctuates and causes deterioration of image quality. .

【0006】そこで、本発明は、IC化されている多チ
ャンネルのビデオDACを有するビデオDAC装置にお
いて、複数のモニタなどを同時に使用する場合でも、そ
の電源容量を格別大きくすることなく、ICの電源電圧
の揺らぎを低減し、画質劣化を防止することを目的とす
る。
In view of the above, the present invention provides a video DAC device having a multi-channel video DAC that is integrated into an IC, even if a plurality of monitors are used at the same time, without increasing the power capacity of the IC. An object of the present invention is to reduce voltage fluctuation and prevent image quality deterioration.

【0007】[0007]

【課題を解決するための手段】請求項1記載のビデオD
AC装置は、ディジタルビデオ信号が入力され、これを
ビデオDACによりアナログビデオ信号に変換して出力
する複数のビデオ信号チャンネルを有するビデオDAC
装置において、少なくとも1つのカラー信号群のビデオ
信号チャンネル中に、所定の遅延時間を有する遅延手段
を設けたことを特徴とする。
Video D according to claim 1
An AC device receives a digital video signal, converts the digital video signal into an analog video signal by a video DAC, and outputs the analog video signal.
The apparatus is characterized in that delay means having a predetermined delay time is provided in a video signal channel of at least one color signal group.

【0008】本発明のビデオDAC装置によれば、輝度
信号を含むカラー信号群のビデオ信号チャンネル中に、
所定の遅延時間を有する遅延手段を設けて、負荷に供給
される出力電流に時間差を持たせるから、電源変動、す
なわち電圧の揺れが低減する。したがって、複数台のモ
ニタなどを同時に使用した場合でも画質の劣化が少なく
なる。
According to the video DAC device of the present invention, a video signal channel of a color signal group including a luminance signal includes:
Since a delay means having a predetermined delay time is provided to make the output current supplied to the load have a time difference, power supply fluctuation, that is, voltage fluctuation is reduced. Therefore, even when a plurality of monitors and the like are used at the same time, deterioration of image quality is reduced.

【0009】[0009]

【発明の実施の形態】以下、図面を参照して本発明のビ
デオDAC装置の実施の形態について説明する。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Hereinafter, an embodiment of a video DAC device according to the present invention will be described with reference to the drawings.

【0010】図1は、本発明のビデオDAC装置10の
DACに関する部分の概略構成を示す図であり、半導体
集積回路装置として形成されている。図1において、Y
d1は、nビットの第1ディジタル輝度信号であり、そ
の中には水平同期信号、垂直同期信号などの成分も含ま
れている。なお、nビットはたとえば10ビットであ
り、特に断らない限り他のディジタル信号も、同じビッ
ト数で形成されている。Ndは、NTSC方式やPAL
方式などのディジタルコンポジット信号であり、このコ
ンポジット信号には、カラー映像に必要とされる輝度信
号Yや、副搬送波(NTSC方式では3.58MHz、
PAL方式では4.43MHz)で第1色差信号B−
Y、第2色差信号R−Yを直交位相変調しているクロマ
信号、水平・垂直同期信号などがすべて含まれている。
Cdは、ディジタルクロマ信号であり、第1色差信号B
−Y、第2色差信号R−Yが含まれている。
FIG. 1 is a diagram showing a schematic configuration of a portion relating to a DAC of a video DAC device 10 of the present invention, and is formed as a semiconductor integrated circuit device. In FIG. 1, Y
d1 is an n-bit first digital luminance signal, which includes components such as a horizontal synchronizing signal and a vertical synchronizing signal. The n bits are, for example, 10 bits, and other digital signals are formed with the same number of bits unless otherwise specified. Nd is NTSC system or PAL
The composite signal includes a luminance signal Y required for a color image and a subcarrier (3.58 MHz in the NTSC system).
In the PAL system, the first color difference signal B-
Y, a chroma signal obtained by orthogonally modulating the second color difference signal RY, a horizontal / vertical synchronization signal, and the like are all included.
Cd is a digital chroma signal, and the first color difference signal B
−Y, the second color difference signal RY.

【0011】この3チャンネルの信号のうち、第1ディ
ジタル輝度信号Yd1とディジタルクロマ信号Cdとで
1つのカラー信号群が構成され、第1ディジタル輝度信
号Yd1とディジタルクロマ信号Cdとが別々に構成さ
れているため、Y/C分離の必要がなく、精度の良いカ
ラー画像を得ることができる。また、ディジタルコンポ
ジット信号Ndは単独でカラー信号群を構成する。
Of the three channel signals, one color signal group is formed by the first digital luminance signal Yd1 and the digital chroma signal Cd, and the first digital luminance signal Yd1 and the digital chroma signal Cd are separately formed. Therefore, there is no need for Y / C separation, and a highly accurate color image can be obtained. The digital composite signal Nd alone forms a color signal group.

【0012】Yd2は、第2ディジタル輝度信号であ
り、第1ディジタル輝度信号Yd1と同じものである。
Udは、ディジタル第1色差信号B−Yであり、Vd
は、ディジタル第2色差信号R−Yである。この3チャ
ンネルの信号、すなわち第2ディジタル輝度信号Yd2
とディジタル第1色差信号Udとディジタル第2色差信
号Vdとで1つのカラー信号群が構成される。このカラ
ー信号群では、輝度信号と各色差信号とがすべて個々別
々に構成されているから、Y/C分離は勿論、クロマ信
号の分離も要しないから、さらに高精度のカラー画像を
得ることができる。
[0012] Yd2 is a second digital luminance signal, which is the same as the first digital luminance signal Yd1.
Ud is the digital first color difference signal BY, and Vd
Is a digital second color difference signal RY. These three channel signals, that is, the second digital luminance signal Yd2
, The digital first color difference signal Ud and the digital second color difference signal Vd constitute one color signal group. In this color signal group, since the luminance signal and each color difference signal are all separately constituted, not only the Y / C separation but also the separation of the chroma signal is not required, so that a more accurate color image can be obtained. it can.

【0013】これら6チャンネルの信号、すなわち第1
ディジタル輝度信号Yd1、ディジタルコンポジット信
号Nd、ディジタルクロマ信号Cd、第2ディジタル輝
度信号Yd2、ディジタル第1色差信号Ud、ディジタ
ル第2色差信号Vdは、一組のカラー信号R,G,Bか
ら形成され、各信号のタイミングが同一に調整された信
号として供給される。
The signals of these six channels, that is, the first
A digital luminance signal Yd1, a digital composite signal Nd, a digital chroma signal Cd, a second digital luminance signal Yd2, a digital first color difference signal Ud, and a digital second color difference signal Vd are formed from a set of color signals R, G, and B. , Are supplied as signals whose timings are adjusted in the same manner.

【0014】そして、これら6チャンネルの信号は、第
1の3チャンネルの信号については、第1ラッチ回路1
1(11−1〜11−3)でディジタルデータがラッチ
され、第1DAC12(12−1〜12−3)でアナロ
グ信号にそれぞれ変換され、それら各アナログ信号が第
1ドライバ13(13−1〜13−3)を介して、第1
アナログ輝度信号Ya1、アナログコンポジット信号N
a、アナログクロマ信号Caとして出力される。
The signals of the six channels are the same as those of the first three channels.
1 (11-1 to 11-3), the digital data is latched and converted into analog signals by the first DAC 12 (12-1 to 12-3), and the analog signals are converted into the first driver 13 (13-1 to 13-1). 13-3), the first
Analog luminance signal Ya1, analog composite signal N
a, Output as analog chroma signal Ca.

【0015】ここで、ディジタルコンポジット信号Nd
のチャンネルにおいて、第1ラッチ回路11−2と第1
DAC12−2との間に所定遅延時間τ1を有する第1
遅延回路14を設けている。これにより、1つのカラー
信号群を構成する第1アナログ輝度信号Ya1及びアナ
ログクロマ信号Caと、他のカラー信号群を構成するア
ナログコンポジット信号Naとに、遅延時間τ1だけの
時間差が形成される。
Here, the digital composite signal Nd
Channel, the first latch circuit 11-2 and the first
A first signal having a predetermined delay time τ1 with the DAC 12-2
A delay circuit 14 is provided. As a result, a time difference corresponding to the delay time τ1 is formed between the first analog luminance signal Ya1 and the analog chroma signal Ca forming one color signal group and the analog composite signal Na forming the other color signal group.

【0016】また、第2の3チャンネルの信号について
は、第2ラッチ回路21(21−1〜21−3)でディ
ジタルデータがラッチされ、そのラッチされたディジタ
ルデータが所定遅延時間τ2を有する第2遅延回路24
(24−1〜24−3)によりそれぞれ遅延された上
で、第2DAC22(22−1〜22−3)でアナログ
信号にそれぞれ変換され、それら各アナログ信号が第2
ドライバ23(23−1〜23−3)を介して、第2ア
ナログ輝度信号Ya2、アナログ第1色差信号Ua、ア
ナログ第2色差信号Vaとして出力される。所定遅延時
間τ2は、遅延時間τ1とは異なる長さに設定される。
なお、遅延時間τ1、τ2を、同一の時間とすれば、同
時変化は多くなるが、遅延回路を省略することもでき
る。
For the signals of the second three channels, digital data is latched by a second latch circuit 21 (21-1 to 21-3), and the latched digital data has a predetermined delay time τ2. 2 delay circuit 24
After being respectively delayed by (24-1 to 24-3), the signals are converted into analog signals by the second DAC 22 (22-1 to 22-3), and the analog signals are converted to the second signals.
The signals are output as the second analog luminance signal Ya2, the first analog color difference signal Ua, and the second analog color difference signal Va via the driver 23 (23-1 to 23-3). The predetermined delay time τ2 is set to a length different from the delay time τ1.
If the delay times τ1 and τ2 are set to the same time, the number of simultaneous changes increases, but the delay circuit can be omitted.

【0017】これにより、第2アナログ輝度信号Ya
2、アナログ第1色差信号Ua、アナログ第2色差信号
Vaにより構成されるカラー信号群を、第1アナログ輝
度信号Ya1及びアナログクロマ信号Caにより構成さ
れるカラー信号群とも、また、アナログコンポジット信
号Naにより構成される他のカラー信号とも、時間差τ
2、及び時間差τ2−τ1だけ、異なったカラー信号群
とすることができる。これら遅延時間τ1、τ2及びそ
の時間差τ2−τ1は、本発明の効果を得るためには大
きい方が良いが、遅延回路の構成に要するICの面積増
を考慮して決定することになる。
As a result, the second analog luminance signal Ya
2. A color signal group composed of the analog first color difference signal Ua and the analog second color difference signal Va is converted into a color signal group composed of the first analog luminance signal Ya1 and the analog chroma signal Ca, and the analog composite signal Na. And the other color signals
2, and a time difference [tau] 2- [tau] 1 can be different color signal groups. The delay times τ1, τ2 and the time difference τ2−τ1 are preferably large in order to obtain the effect of the present invention, but are determined in consideration of an increase in the area of the IC required for the configuration of the delay circuit.

【0018】この図1で、第1アナログ輝度信号Ya1
及びアナログクロマ信号Caにより構成されるカラー信
号群、また第2アナログ輝度信号Ya2、アナログ第1
色差信号Ua、アナログ第2色差信号Vaにより構成さ
れるカラー信号群、及びアナログコンポジット信号Na
のカラー信号群がそれぞれ、TV受像機やモニタに供給
される。そして、TV受像機やモニタ内において、入力
されるカラー信号に応じた信号処理、例えば色信号の復
調処理や、RGBマトリクス処理などが施されて、R信
号、G信号、B信号を得ることになる。
In FIG. 1, the first analog luminance signal Ya1
And a color signal group composed of an analog chroma signal Ca, a second analog luminance signal Ya2, and an analog first signal.
A color signal group composed of a color difference signal Ua, an analog second color difference signal Va, and an analog composite signal Na
Are supplied to the TV receiver and the monitor, respectively. Then, in the TV receiver or the monitor, signal processing according to the input color signal, for example, color signal demodulation processing, RGB matrix processing, or the like is performed to obtain an R signal, a G signal, and a B signal. Become.

【0019】なお、CLKは、外部から供給されるシス
テムクロックであり、第1ラッチ回路11、第1DAC
12、第1遅延回路14、第2ラッチ回路21、第2D
AC22、第2遅延回路24に供給される。
CLK is a system clock supplied from the outside, and the first latch circuit 11, the first DAC
12, the first delay circuit 14, the second latch circuit 21, the second D
AC 22 is supplied to the second delay circuit 24.

【0020】次に、本発明のビデオDAC装置の作用に
ついて、図2の動作説明用回路構成図及び図3の動作説
明用信号波形図を用いて説明する。この図2、図3で
は、各カラー信号群の中から、代表として、第1ディジ
タル輝度信号Yd1と第2ディジタル輝度信号Yd2の
チャンネルを例に挙げている。
Next, the operation of the video DAC device of the present invention will be described with reference to the circuit diagram for explaining the operation of FIG. 2 and the signal waveform diagram for explaining the operation of FIG. 2 and 3, the channels of the first digital luminance signal Yd1 and the second digital luminance signal Yd2 are taken as representatives from each color signal group.

【0021】図2において、第1負荷等価回路30及び
第2負荷等価回路40は、第1アナログ輝度信号Ya1
の出力端子及び第2アナログ輝度信号Ya2の出力端子
から見た負荷回路などの等価回路であり、コンデンサC
1と抵抗R1とから形成される。抵抗R1は通常75オ
ームであり、コンデンサC1は大容量であり、ビデオD
AC装置10の電源電位Vcc及び基準電位Vssから
駆動用電源が供給されことになる。一方、この電源電位
Vcc及び基準電位Vssには、寄生抵抗Rp、寄生イ
ンダクタンスLpが、IC構成上存在している。
In FIG. 2, the first load equivalent circuit 30 and the second load equivalent circuit 40 are provided with a first analog luminance signal Ya1.
And an equivalent circuit such as a load circuit viewed from the output terminal of the second analog luminance signal Ya2.
1 and a resistor R1. The resistor R1 is typically 75 ohms, the capacitor C1 is large and the video D
The driving power is supplied from the power supply potential Vcc and the reference potential Vss of the AC device 10. On the other hand, the power supply potential Vcc and the reference potential Vss have a parasitic resistance Rp and a parasitic inductance Lp in the IC configuration.

【0022】図3において、第1アナログ輝度信号Ya
1は同図(a)のように、黒レベルを基準として、負方
向に水平同期信号があり、正方向に画面に応じた輝度レ
ベルを有している。この輝度レベルの上限は破線で示し
ている白レベルであり、下限は黒レベルである。同図
(b)は、第2遅延回路24を設けないときの第2アナ
ログ輝度信号Ya2′であり、第1アナログ輝度信号Y
a1と波形及びタイミングともまったく同じになる。ま
た、同図(c)は、本発明による第2アナログ輝度信号
Ya2であり、第1アナログ輝度信号Ya1と波形は同
じであるが、そのタイミングは第2遅延回路24の遅延
時間τ2だけずれている。
In FIG. 3, the first analog luminance signal Ya
Reference numeral 1 denotes a horizontal synchronization signal in the negative direction with reference to the black level and a luminance level corresponding to the screen in the positive direction, as shown in FIG. The upper limit of the luminance level is a white level indicated by a broken line, and the lower limit is a black level. FIG. 6B shows the second analog luminance signal Ya2 'when the second delay circuit 24 is not provided, and the first analog luminance signal Y2'.
The waveform and timing are exactly the same as a1. FIG. 3C shows a second analog luminance signal Ya2 according to the present invention, which has the same waveform as the first analog luminance signal Ya1, but its timing is shifted by the delay time τ2 of the second delay circuit 24. I have.

【0023】さて、第1ドライバ13が駆動されると、
電源電位Vccから第1アナログ輝度信号Ya1の出力
端子を介して第1負荷等価回路30に電流i1が流れ
る。同様に、第2ドライバ23が駆動されると、電源電
位Vccから第2アナログ輝度信号Ya2の出力端子を
介して第2負荷等価回路40に電流i2が流れる。これ
らの電流i1、i2が寄生抵抗Rp,寄生インダクタン
スLpに流れることにより、電圧降下が発生し、第1ド
ライバ13、第2ドライバ23を始め、図示しない他の
ドライバに電源電圧として印加される電圧が、変動して
しまう。基準電位Vssに電流i1、i2を吸収する場
合にも同様に基準電位が変動する。
Now, when the first driver 13 is driven,
A current i1 flows from the power supply potential Vcc to the first load equivalent circuit 30 via the output terminal of the first analog luminance signal Ya1. Similarly, when the second driver 23 is driven, a current i2 flows from the power supply potential Vcc to the second load equivalent circuit 40 via the output terminal of the second analog luminance signal Ya2. When these currents i1 and i2 flow through the parasitic resistance Rp and the parasitic inductance Lp, a voltage drop occurs, and a voltage applied as a power supply voltage to the first driver 13, the second driver 23, and other drivers (not shown). However, it fluctuates. Similarly, when the currents i1 and i2 are absorbed by the reference potential Vss, the reference potential also changes.

【0024】図3(a)、図3(b)のように、第1、
第2の輝度信号Ya1,Ya2′のタイミングがまった
く一致している場合には、寄生抵抗Rpによる抵抗電圧
降下は勿論であるが、寄生インダクタンスLpに流れる
電流の変化にともなう誘導電圧降下を同時に受けるよう
になるので、その影響が大きい。つまり、その電圧降下
は、Rp(i1+i2)+Lp(di1/dt+di2
/dt)で表現されるから、電流i1と電流i2とが同
時に変化する場合には、特に大きくなる。
As shown in FIGS. 3A and 3B, the first,
When the timings of the second luminance signals Ya1 and Ya2 'are exactly the same, not only the resistance voltage drop due to the parasitic resistance Rp but also the induced voltage drop accompanying the change in the current flowing through the parasitic inductance Lp is simultaneously received. The effect is large. That is, the voltage drop is Rp (i1 + i2) + Lp (di1 / dt + di2
/ Dt), it is particularly large when the current i1 and the current i2 change simultaneously.

【0025】しかし、図3(c)のように、本発明で
は、第1アナログ輝度信号Ya1と第2アナログ輝度信
号Ya2とのタイミングが遅延時間τ2だけずれている
から、電流変化にともなう誘導電圧降下が同時に発生す
ることがなく、電圧降下が少なくなる。
However, as shown in FIG. 3 (c), in the present invention, the timing of the first analog luminance signal Ya1 and the timing of the second analog luminance signal Ya2 are shifted by the delay time τ2. The drop does not occur at the same time, and the voltage drop is reduced.

【0026】特に、アナログ輝度信号では、同期信号の
立ち下がり(イ)及び立ち上がり(ロ)の時点や、ライ
ン毎の開始点(ハ)及び終了点(ニ)では、その信号レ
ベルの変化が激しいが、この変化が第1アナログ輝度信
号Ya1と第2アナログ輝度信号Ya2とで時間的に分
散されるので、電流変化にともなう誘導電圧降下が低減
される。
In particular, in the case of the analog luminance signal, the signal level changes drastically at the falling (a) and rising (b) points of the synchronizing signal, and at the starting point (c) and ending point (d) for each line. However, since this change is temporally dispersed between the first analog luminance signal Ya1 and the second analog luminance signal Ya2, the induced voltage drop due to the current change is reduced.

【0027】また、重畳された輝度レベルも低減される
から、抵抗電圧降下も低減されることが期待できる。
Further, since the superimposed luminance level is also reduced, it can be expected that the resistance voltage drop is also reduced.

【0028】このように、電源変動、すなわち電圧の揺
れを低減することができるから、複数台のモニタなどを
同時に使用した場合でも画質の劣化を少なくすることが
できる。
As described above, fluctuations in power supply, that is, fluctuations in voltage can be reduced, so that deterioration in image quality can be reduced even when a plurality of monitors are used at the same time.

【0029】以上の図2,図3の例では、代表例とし
て、カラー信号群の中から第1アナログ輝度信号Ya1
と第2アナログ輝度信号Ya2とについて説明した。そ
の他の信号、すなわちアナログクロマ信号Ca、アナロ
グ第1色差信号Ua、アナログ第2色差信号Va、アナ
ログコンポジット信号Na、についてみても、その信号
波形自体は異なるものの、映像信号期間の開始と共に電
流が流れ始め、その終了と共に停止することは同じであ
り、また それらの負荷もTVなどの規格上、負荷等価
回路30等と同様である。したがって、その他の信号を
加えたカラー信号群としても、第1アナログ輝度信号Y
a1と第2アナログ輝度信号Ya2とについて説明した
のと、同様の作用・効果を奏する。
In the examples shown in FIGS. 2 and 3, as a representative example, the first analog luminance signal Ya1 is selected from the color signal group.
And the second analog luminance signal Ya2 have been described. Regarding other signals, that is, the analog chroma signal Ca, the analog first color difference signal Ua, the analog second color difference signal Va, and the analog composite signal Na, although the signal waveforms themselves are different, the current flows with the start of the video signal period. At the beginning, stopping at the same time as the end is the same, and their loads are the same as the load equivalent circuit 30 and the like according to the standard such as TV. Therefore, the first analog luminance signal Y is also obtained as a color signal group to which other signals are added.
The same operation and effect as those described for a1 and the second analog luminance signal Ya2 can be obtained.

【0030】また、第1遅延回路14及び第2遅延回路
24を設けるチャンネルとして、図1の例に限ることな
く、3つのカラー信号群、すなわち第1ディジタル輝度
信号Yd1とディジタルクロマ信号Cd、またはディジ
タルコンポジット信号Nd、または第1ディジタル輝度
信号Yd1、ディジタル第1色差信号Ud、ディジタル
第2色差信号Vdのいずれか2つのカラー信号群に設け
ることができる。
The channels in which the first delay circuit 14 and the second delay circuit 24 are provided are not limited to the example of FIG. 1, but three color signal groups, that is, a first digital luminance signal Yd1 and a digital chroma signal Cd, or The digital composite signal Nd or the first digital luminance signal Yd1, the digital first color difference signal Ud, and the digital second color difference signal Vd can be provided in any two color signal groups.

【0031】なお、遅延回路をアナログ型遅延回路と
し、第1遅延回路14及び第2遅延回路24に代えて、
第1DAC12、第2DAC22の出力側に設けること
もでき、その場合には各遅延回路へのクロック信号は不
要になる。
The delay circuit is an analog delay circuit, and the first delay circuit 14 and the second delay circuit 24 are replaced by
It can be provided on the output side of the first DAC 12 and the second DAC 22, and in that case, a clock signal to each delay circuit becomes unnecessary.

【0032】また、第1DAC12及び第2DAC22
の駆動能力が確保できる場合には、第1ドライバ13、
第2ドライバ23を削除し、各アナログ信号を直接に出
力するように構成しても良い。
Further, the first DAC 12 and the second DAC 22
When the driving capability of the first driver 13 can be secured,
The second driver 23 may be omitted, and each analog signal may be directly output.

【0033】また、第2ディジタル輝度信号Yd2とデ
ィジタル第1色差信号Udとディジタル第2色差信号V
dとで構成される1つのカラー信号群に代えて、一組の
カラー信号Rd,Gd,Bdを使用することもできる。
The second digital luminance signal Yd2, the digital first color difference signal Ud, and the digital second color difference signal Vd
A set of color signals Rd, Gd, Bd may be used instead of one color signal group composed of d.

【0034】[0034]

【発明の効果】本発明のビデオDAC装置によれば、少
なくとも1つのカラー信号群のビデオ信号チャンネル中
に、所定の遅延時間を有する遅延手段を設けて、負荷に
供給される出力電流に時間差を持たせるから、電源変
動、すなわち電圧の揺れを低減する。したがって、複数
台のモニタなどを同時に使用した場合でも画質の劣化が
少なくなる。
According to the video DAC apparatus of the present invention, a delay means having a predetermined delay time is provided in the video signal channel of at least one color signal group, so that the output current supplied to the load has a time difference. Therefore, fluctuations in power supply, that is, fluctuations in voltage are reduced. Therefore, even when a plurality of monitors and the like are used at the same time, deterioration of image quality is reduced.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の第1の実施の形態に係るビデオDAC
装置の構成図。
FIG. 1 is a video DAC according to a first embodiment of the present invention.
FIG.

【図2】本発明の動作説明用回路構成図。FIG. 2 is a circuit configuration diagram for explaining the operation of the present invention.

【図3】本発明の動作説明用信号波形図。FIG. 3 is a signal waveform diagram for explaining the operation of the present invention.

【符号の説明】[Explanation of symbols]

10 ビデオDAC装置 11 第1ラッチ回路 12 第1DAC 13 第1ドライバ 14 第1遅延回路 21 第2ラッチ回路 22 第2DAC 23 第2ドライバ 24 第2遅延回路 Yd1 第1ディジタル輝度信号 Nd ディジタルコンポジット信号 Cd ディジタルクロマ信号 Yd2 第2ディジタル輝度信号 Ud ディジタル第1色差信号 Vd ディジタル第2色差信号 Ya1 第1アナログ輝度信号 Na アナログコンポジット信号 Ca アナログクロマ信号 Ya2 第2アナログ輝度信号 Ua アナログ第1色差信号 Va アナログ第2色差信号 30 第1負荷等価回路 40 第2負荷等価回路 Vcc 電源電位 Vss 基準電位 Reference Signs List 10 video DAC device 11 first latch circuit 12 first DAC 13 first driver 14 first delay circuit 21 second latch circuit 22 second DAC 23 second driver 24 second delay circuit Yd1 first digital luminance signal Nd digital composite signal Cd digital Chroma signal Yd2 Second digital luminance signal Ud Digital first color difference signal Vd Digital second color difference signal Ya1 First analog luminance signal Na Analog composite signal Ca Analog chroma signal Ya2 Second analog luminance signal Ua Analog first color difference signal Va Analog second Color difference signal 30 First load equivalent circuit 40 Second load equivalent circuit Vcc Power supply potential Vss Reference potential

フロントページの続き Fターム(参考) 5C021 PA42 PA86 SA21 5C066 AA03 CA05 KC11 KE20 5J022 AB01 BA01 CA10 CE04 CE08 CG01 Continued on front page F-term (reference) 5C021 PA42 PA86 SA21 5C066 AA03 CA05 KC11 KE20 5J022 AB01 BA01 CA10 CE04 CE08 CG01

Claims (1)

【特許請求の範囲】[Claims] 【請求項1】 ディジタルビデオ信号が入力され、これ
をビデオDACによりアナログビデオ信号に変換して出
力する複数のビデオ信号チャンネルを有するビデオDA
C装置において、 少なくとも1つのカラー信号群のビデオ信号チャンネル
中に、所定の遅延時間を有する遅延手段を設けたことを
特徴とするビデオDAC装置。
A digital video signal having a plurality of video signal channels for receiving a digital video signal, converting the digital video signal into an analog video signal by a video DAC, and outputting the analog video signal.
The video DAC device according to claim C, wherein delay means having a predetermined delay time is provided in a video signal channel of at least one color signal group.
JP2001150183A 2001-05-18 2001-05-18 Video digital/analog converter Pending JP2002344988A (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2001150183A JP2002344988A (en) 2001-05-18 2001-05-18 Video digital/analog converter
US10/146,384 US6989779B2 (en) 2001-05-18 2002-05-14 Semiconductor device having DAC channels for video signals

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001150183A JP2002344988A (en) 2001-05-18 2001-05-18 Video digital/analog converter

Publications (1)

Publication Number Publication Date
JP2002344988A true JP2002344988A (en) 2002-11-29

Family

ID=18995237

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001150183A Pending JP2002344988A (en) 2001-05-18 2001-05-18 Video digital/analog converter

Country Status (1)

Country Link
JP (1) JP2002344988A (en)

Similar Documents

Publication Publication Date Title
US5604513A (en) Serial sampling video signal driving apparatus with improved color rendition
JPS59105791A (en) Digital television receiver
US7480012B1 (en) Multiplexed video digitization system and method
JPH0257315B2 (en)
US8233092B2 (en) Video signal processing device
US7030936B2 (en) Pedestal level control circuit and method for controlling pedestal level
US6989779B2 (en) Semiconductor device having DAC channels for video signals
US20050057380A1 (en) Apparatus for sampling a plurality of analog signals
JP2008199403A (en) Imaging apparatus, imaging method and integrated circuit
JP2002344988A (en) Video digital/analog converter
US8269897B2 (en) Method and apparatus for video format conversion
US5864371A (en) Luminance signal generation circuit with single clamp in closed loop configuration and horizontal synchronization pulse generation
JP4762440B2 (en) Video DAC device
JP2006295607A (en) Video signal processing apparatus and display device provided therewith
JP2007097019A (en) Delay circuit and video signal processing circuit employing same
KR101550810B1 (en) Connector for mhl/hdmi and signal converting method using the same
US7053959B2 (en) Digital video encoder
JPH0434871B2 (en)
JPS6166493A (en) Display device of overlapped video signal and character/ figure signal
TWI406567B (en) Electronic device
US5999221A (en) Horizontal synchronization pulse generation circuit
JPH10224813A (en) Circuit for setting convergence at projective television set
JP2507710Y2 (en) PIP TV receiver
JP3910332B2 (en) Character display circuit
WO1998051090A1 (en) Luminance signal generation circuit with single clamp in closed loop configuration and horizontal synchronization pulse generation