JP2002343856A - Method of manufacturing insulated isolation semiconductor device - Google Patents

Method of manufacturing insulated isolation semiconductor device

Info

Publication number
JP2002343856A
JP2002343856A JP2001141709A JP2001141709A JP2002343856A JP 2002343856 A JP2002343856 A JP 2002343856A JP 2001141709 A JP2001141709 A JP 2001141709A JP 2001141709 A JP2001141709 A JP 2001141709A JP 2002343856 A JP2002343856 A JP 2002343856A
Authority
JP
Japan
Prior art keywords
film
trench
oxide film
forming
etching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2001141709A
Other languages
Japanese (ja)
Other versions
JP4660964B2 (en
Inventor
Yasuhiro Kitamura
康宏 北村
Makoto Okawa
大川  誠
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP2001141709A priority Critical patent/JP4660964B2/en
Publication of JP2002343856A publication Critical patent/JP2002343856A/en
Application granted granted Critical
Publication of JP4660964B2 publication Critical patent/JP4660964B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Abstract

PROBLEM TO BE SOLVED: To materialize the simplification of an etch back process for flattening the top of an insulated isolation trench, and secure the flatness of the top of the insulated isolation trench enough at the same time. SOLUTION: (b): A trench 16 is made on the single crystalline silicon layer 11C of an SOI substrate 11 by anisotropic dry etching using a silicon oxide film 14 as a mask. (c) and (d): The silicon oxide film 14 is removed by wet etching, and a relatively thin base oxide film 17 is made on the sidewall of the trench 16 by thermal oxidation. (e) and (f): A polysilicon film 18 is accumulated and then it is etched to form a polysilicon sidewall film 18a in the trench 16. (g): The sidewall film 18a is thermally oxidized to form a sidewall oxide film 19. (h) and (i): The trench 16 is stopped with a polysilicon film 21, and then it is etched back. (j): A field oxide film 22 is made by performing the LOCOS treatment using the silicon nitride film 13 patterned in specified form as a thermal oxidation mask.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、絶縁分離トレンチ
を備えた絶縁分離型半導体装置の製造方法に関する。
The present invention relates to a method for manufacturing an isolation type semiconductor device having an isolation trench.

【0002】[0002]

【従来の技術】図4には、SOI(Silicon On Insulat
or)基板上に素子分離用の絶縁分離トレンチを形成して
成る半導体装置の製造工程例が模式的な断面図(要部の
み示す:寸法比は正確ではない)により示されており、
以下、各工程の内容について個別に説明する。
2. Description of the Related Art FIG. 4 shows an SOI (Silicon On Insulat).
or) An example of a manufacturing process of a semiconductor device in which an insulating isolation trench for element isolation is formed on a substrate is shown in a schematic cross-sectional view (only the main part is shown: the dimensional ratio is not accurate).
Hereinafter, the contents of each step will be individually described.

【0003】(a)マスク形成工程 まず、図4(a)に示すように、単結晶シリコン基板1
A上に、酸化シリコン膜より成る絶縁分離膜1Bを介し
て単結晶シリコン層1Cを形成したSOI基板1を用意
し、その単結晶シリコン層1C上に、酸化シリコン膜
2、窒化シリコン膜3、酸化シリコン膜4を順次成膜す
ると共に、その三層構造膜をフォトエッチング技術を利
用してパターンニングすることによって所定位置に開口
部5を形成する。ここで、酸化シリコン膜4は、単結晶
シリコン層1Cを異方性エッチングしてトレンチを形成
する際のエッチングマスクとして機能する。また、窒化
シリコン膜3は、上記酸化シリコン膜4を除去する際の
ストッパの機能を果たすものであり、酸化シリコン膜2
は、窒化シリコン膜3を成膜する際の応力を緩和する役
目を果たすものである。
(A) Mask forming step First, as shown in FIG.
An SOI substrate 1 on which a single-crystal silicon layer 1C is formed via an insulating isolation film 1B made of a silicon oxide film is prepared on A, and a silicon oxide film 2, a silicon nitride film 3, and a silicon nitride film 3 are formed on the single-crystal silicon layer 1C. An opening 5 is formed at a predetermined position by sequentially forming a silicon oxide film 4 and patterning the three-layer structure film using a photo-etching technique. Here, the silicon oxide film 4 functions as an etching mask when the single crystal silicon layer 1C is anisotropically etched to form a trench. The silicon nitride film 3 functions as a stopper when removing the silicon oxide film 4.
Serves to alleviate the stress when the silicon nitride film 3 is formed.

【0004】(b)トレンチエッチング工程 上記のようなマスク形成工程の後には、単結晶シリコン
層1Cに対し酸化シリコン膜4をマスクとした状態の異
方性ドライエッチングを行うことにより、図4(b)に
示すように、絶縁分離膜1Bまで達するトレンチ6を形
成する。
(B) Trench etching step After the above-described mask forming step, anisotropic dry etching is performed on the single crystal silicon layer 1C using the silicon oxide film 4 as a mask. As shown in b), a trench 6 reaching the insulating isolation film 1B is formed.

【0005】(c)側壁酸化工程 上記トレンチエッチング工程の実行後に、トレンチ6の
側壁を熱酸化することにより側壁酸化膜7を形成する
(図4(c)参照)。
(C) Sidewall Oxidation Step After the trench etching step is performed, a sidewall oxide film 7 is formed by thermally oxidizing the sidewall of the trench 6 (see FIG. 4C).

【0006】(d)トレンチ埋め戻し工程 酸化シリコン膜4上の全面にCVD法によりポリシリコ
ンを堆積することにより、トレンチ6を埋め戻した状態
のポリシリコン膜8を成膜する(図4(d)参照)。
(D) Trench-backfilling step By depositing polysilicon by CVD over the entire surface of the silicon oxide film 4, a polysilicon film 8 with the trench 6 backfilled is formed (FIG. 4D). )reference).

【0007】(e)第1エッチバック工程 酸化シリコン膜4をストッパとしたCMP(化学的機械
研磨)処理を行うことにより、ポリシリコン膜8を酸化
シリコン膜4の面までエッチバックする(図4(e)参
照)。
(E) First Etch-Back Step By performing a CMP (chemical mechanical polishing) process using the silicon oxide film 4 as a stopper, the polysilicon film 8 is etched back to the surface of the silicon oxide film 4 (FIG. 4). (E)).

【0008】(f)マスク除去工程 トレンチエッチングマスクとして使用された酸化シリコ
ン膜4を、窒化シリコン膜3をストッパとしたウエット
エッチングにより除去する(図4(f)参照)。
(F) Mask Removal Step The silicon oxide film 4 used as a trench etching mask is removed by wet etching using the silicon nitride film 3 as a stopper (see FIG. 4F).

【0009】(g)第2エッチバック工程 トレンチ6の上部に突き出した状態のポリシリコン膜8
を、窒化シリコン膜3をマスクとしたドライエッチング
により酸化シリコン膜2の面まで除去する(図4(g)
参照)。
(G) Second etch-back step The polysilicon film 8 protruding above the trench 6
Is removed to the surface of the silicon oxide film 2 by dry etching using the silicon nitride film 3 as a mask (FIG. 4 (g)).
reference).

【0010】(h)ポリシリコン膜酸化工程 熱酸化処理を施すことによりトレンチ6の上部に露出し
たポリシリコン膜8を酸化し、トレンチ6の上部を酸化
シリコン膜2及び側壁酸化膜7と一体化された酸化シリ
コン膜で覆った状態とする(図4(h)参照)。
(H) Polysilicon Film Oxidation Step The polysilicon film 8 exposed above the trench 6 is oxidized by performing a thermal oxidation process, and the upper portion of the trench 6 is integrated with the silicon oxide film 2 and the side wall oxide film 7. (See FIG. 4 (h)).

【0011】(i)窒化シリコン膜除去工程 窒化シリコン膜3を、酸化シリコン膜2とエッチング選
択性がある処理液によりウエットエッチングして除去す
る(図4(i)参照)。
(I) Step of Removing Silicon Nitride Film The silicon nitride film 3 is removed by wet etching with a processing liquid having an etching selectivity with the silicon oxide film 2 (see FIG. 4I).

【0012】[0012]

【発明が解決しようとする課題】上記従来の製造方法で
は、トレンチ6の上部を平坦化するために必要な処理、
つまりポリシリコン膜8をトレンチ6内の埋込部分を残
して除去する処理を、第1エッチバック工程(図4
(e))及び第2エッチバック工程(図4(g))に分
けて行う構成となっているため、トレンチ上部の平坦化
に要する工数が増えて生産性が悪化するという事情があ
り、また、第1エッチバック工程では、コスト高なCM
P処理を行っているため、製造コストが高騰するという
事情もあった。このような事情がありながらポリシリコ
ン膜8を2回に分けてエッチバックする理由は次の通り
である。
In the above-mentioned conventional manufacturing method, a process necessary for flattening the upper portion of the trench 6 is provided.
That is, the process of removing the polysilicon film 8 while leaving the buried portion in the trench 6 is performed in a first etch-back step (FIG. 4).
(E)) and the second etch-back step (FIG. 4 (g)), so that the number of steps required for flattening the upper part of the trench is increased and the productivity is deteriorated. In the first etch-back process, costly CM
Due to the P treatment, there was also a situation that the production cost increased. Under such circumstances, the reason why the polysilicon film 8 is etched back twice is as follows.

【0013】即ち、図5には、ポリシリコン膜8を酸化
シリコン膜2の面まで1回の処理でエッチバックするよ
うにした製造工程例が模式的な断面図により示されてい
る。この場合、図5(a)のトレンチ埋め戻し工程で形
成されたポリシリコン膜8は、図5(b)に示すエッチ
バック工程において、例えばドライエッチングにより酸
化シリコン膜2の面までエッチバックされることにな
る。ところが、このような製造方法を採用した場合に
は、その後に、図5(c)に示すマスク除去工程、つま
り、トレンチエッチングマスクとして使用された酸化シ
リコン膜4を、窒化シリコン膜3をストッパとしたウエ
ットエッチングにより除去する工程が行われると、その
エッチング液が酸化シリコン膜2及び側壁酸化膜7を浸
蝕するため、同図(c)に示すように側壁酸化膜7に窪
み9が発生することになる。
That is, FIG. 5 is a schematic sectional view showing an example of a manufacturing process in which the polysilicon film 8 is etched back to the surface of the silicon oxide film 2 by one process. In this case, the polysilicon film 8 formed in the trench backfilling step of FIG. 5A is etched back to the surface of the silicon oxide film 2 by, for example, dry etching in an etchback step shown in FIG. 5B. Will be. However, when such a manufacturing method is adopted, the mask removing step shown in FIG. 5C, that is, the silicon oxide film 4 used as the trench etching mask is thereafter used as a stopper, and the silicon nitride film 3 is used as a stopper. When the step of removing by wet etching is performed, the etchant erodes the silicon oxide film 2 and the side wall oxide film 7, so that a depression 9 is generated in the side wall oxide film 7 as shown in FIG. become.

【0014】上記のような窪み9は、その後に行われる
ポリシリコン膜酸化工程(図5(d)参照)での熱酸化
に応じてある程度修復されるものの、その後に窒化シリ
コン膜除去工程(図5(e)参照)が行われた場合に、
トレンチ6の上部の酸化シリコン膜2には大きな凹凸が
生ずることになる。このようにトレンチ6の上部の平坦
性が損なわれるため、後工程で行われるフォトリソグラ
フィ工程でのフォトレジストの塗れ性の悪化や解像度不
良が引き起こされ、これに伴い後工程でのエッチング残
りによるパーティクルの発生や配線膜の断線及びショー
トといった不良を招く可能性が大きくなるものであり、
総じて最終的に得られる半導体装置の品質が悪化すると
いう問題点が出てくる。
Although the dents 9 described above are repaired to some extent in accordance with the subsequent thermal oxidation in the polysilicon film oxidation step (see FIG. 5D), the silicon nitride film removal step (see FIG. 5 (e)) is performed,
Large irregularities occur in the silicon oxide film 2 above the trench 6. Since the flatness of the upper portion of the trench 6 is impaired in this manner, deterioration of the wettability of the photoresist and poor resolution in a photolithography process performed in a later process are caused, and particles due to residual etching in the later process are accordingly caused. And the possibility of causing defects such as disconnection and short-circuit of the wiring film increases,
There is a problem that the quality of the finally obtained semiconductor device generally deteriorates.

【0015】このような問題点の対策として、図6に模
式的な断面図によって示すような工程順とすることが考
えられる。この場合、前記図4(a)、(b)と同様の
マスク形成工程(図6(a))、トレンチエッチング工
程(図6(b))を行った後に、トレンチ6の側壁を熱
酸化する前の段階で、図6(c)に示すマスク除去工
程、つまり、酸化シリコン膜4を、窒化シリコン膜3を
ストッパとしたウエットエッチングにより除去する工程
を行う。そして、この後に、図6(d)に示すような側
壁酸化工程においてトレンチ6の側壁を熱酸化すること
により側壁酸化膜7を形成する。このような工程順とし
た場合には、トレンチエッチングマスクとなる酸化シリ
コン膜4を除去する際に、前記図5(c)に示したよう
な窪み9の発生を防止できる。
As a countermeasure against such a problem, it is conceivable to adopt a process sequence as shown in a schematic sectional view in FIG. In this case, after performing a mask forming step (FIG. 6A) and a trench etching step (FIG. 6B) similar to those of FIGS. 4A and 4B, the sidewall of the trench 6 is thermally oxidized. In the previous stage, a mask removing step shown in FIG. 6C, that is, a step of removing the silicon oxide film 4 by wet etching using the silicon nitride film 3 as a stopper is performed. Thereafter, in a sidewall oxidation step as shown in FIG. 6D, a sidewall oxide film 7 is formed by thermally oxidizing the sidewall of the trench 6. In the case of such a process order, the occurrence of the depression 9 as shown in FIG. 5C can be prevented when the silicon oxide film 4 serving as the trench etching mask is removed.

【0016】しかしながら、この製造方法によれば、以
下に述べるような問題点が発生する。つまり、外部から
のサージや過電圧が浸入する可能性がある半導体装置に
おいては、側壁酸化膜7の膜厚をある程度大きい値(例
えば100nm〜600nm)に設定する必要があり、
このような側壁酸化膜7を形成するための側壁酸化工程
(図6(d))での熱酸化処理時間が相対的に長くなる
ことが避けられない。ところが、図6に示した製造方法
では、マスク除去工程(図6(c))において、酸化シ
リコン膜2にサイドエッチ(アンダカット)が発生して
窒化シリコン膜3の端部がひさし状に突き出た状態にな
るため、その後に行われる側壁酸化工程での熱酸化時間
が上述のように相対的に長くなった場合に、単結晶シリ
コン層1Cの熱酸化に伴い成長(体積膨張)する酸化シ
リコンによって窒化シリコン膜3の端部が持ち上げられ
て捲れ上がるようになる。このため、その後に行われる
トレンチ埋め戻し工程(図6(e)参照)において、ひ
さし状に捲れ上がった状態の窒化シリコン膜3の下側に
ポリシリコン膜8が入り込むことになる。
However, according to this manufacturing method, the following problems occur. That is, in a semiconductor device in which a surge or an overvoltage from the outside may enter, it is necessary to set the thickness of the sidewall oxide film 7 to a somewhat large value (for example, 100 nm to 600 nm).
It is inevitable that the thermal oxidation processing time in the sidewall oxidation step (FIG. 6D) for forming such a sidewall oxide film 7 becomes relatively long. However, in the manufacturing method shown in FIG. 6, in the mask removing step (FIG. 6C), a side etch (undercut) occurs in the silicon oxide film 2 and the end of the silicon nitride film 3 projects like an eaves. If the thermal oxidation time in the subsequent sidewall oxidation step becomes relatively long as described above, the silicon oxide that grows (expands in volume) with the thermal oxidation of the single crystal silicon layer 1C As a result, the end of the silicon nitride film 3 is lifted and turned up. For this reason, in the subsequent trench backfilling step (see FIG. 6E), the polysilicon film 8 enters under the silicon nitride film 3 in a state of being rolled up like an eaves.

【0017】このような状態から、ポリシリコン膜8を
ドライエッチングするエッチバック工程が行われた場合
には、図6(f)に示すように、ひさし状の窒化シリコ
ン膜3がマスクとなって、その下にポリシリコンのエッ
チング残り8aが発生する。このようなエッチング残り
8aは、その後に窒化シリコン膜除去工程(図6(g)
参照)が行われた状態でも残置されたままとなり、さら
にポリシリコン膜酸化工程(図6(h)参照)で熱酸化
されて酸化膜の突起となるため、結果的に、トレンチ6
上部の平坦性を大幅に悪化させるという問題点が出てく
る。
In this state, when an etch-back step of dry-etching the polysilicon film 8 is performed, as shown in FIG. 6F, the eaves-shaped silicon nitride film 3 serves as a mask. Then, an etching residue 8a of polysilicon is generated thereunder. Such an etching residue 8a is then removed by a silicon nitride film removing step (FIG. 6 (g)).
(See FIG. 6 (h)), and is thermally oxidized in the polysilicon film oxidation step (see FIG. 6 (h)) to form projections of the oxide film.
There is a problem that the flatness of the upper portion is significantly deteriorated.

【0018】要するに、従来の製造方法では、絶縁分離
トレンチの上部を平坦化するのに必要な工程の簡略化
(つまり、製造コストの低減)と、絶縁分離トレンチ上
部の平坦性の確保(つまり、半導体装置の品質向上)と
を両立させることが困難であり、この点が未解決の課題
となっていた。
In short, according to the conventional manufacturing method, the steps required to planarize the upper portion of the isolation trench are simplified (that is, the manufacturing cost is reduced), and the flatness of the upper portion of the isolation trench is ensured (that is, the upper portion is separated). (Quality improvement of semiconductor devices) is difficult to achieve, and this has been an unsolved problem.

【0019】本発明は上記事情に鑑みてなされたもので
あり、その目的は、絶縁分離トレンチの上部を平坦化す
るために行われるエッチバック工程の簡略化を実現でき
る同時に、その絶縁分離トレンチ上部の平坦性を十分に
確保可能となる絶縁分離型半導体装置の製造方法を提供
することにある。
The present invention has been made in view of the above circumstances, and an object of the present invention is to simplify an etch-back process performed for planarizing an upper portion of an isolation trench, and at the same time, to realize an upper portion of the isolation trench. It is an object of the present invention to provide a method of manufacturing an insulation-isolation type semiconductor device which can sufficiently secure the flatness of the semiconductor device.

【0020】[0020]

【課題を解決するための手段】請求項1に記載した半導
体装置の製造方法によれば、絶縁分離トレンチに必要な
側壁酸化膜を形成するに当たって、従来のように、半導
体層(単結晶シリコン層)にトレンチを形成した後に当
該半導体層を直接的に酸化するという手法ではなく、ト
レンチの形成時にエッチングマスクとして使用された酸
化半導体材料より成るマスク膜を除去した後に、当該ト
レンチ内にポリシリコン膜より成る側壁膜を形成し、こ
の側壁膜を熱酸化して側壁酸化膜を形成することにな
る。そして、このように側壁酸化膜を形成した後に、ト
レンチの埋め戻し工程で堆積されたポリシリコン膜のエ
ッチバック工程を1回のエッチングで済ませる手順とな
っている。
According to the method of manufacturing a semiconductor device according to the present invention, when forming a side wall oxide film required for an insulating isolation trench, a semiconductor layer (single crystal silicon layer) is formed in a conventional manner. Instead of directly oxidizing the semiconductor layer after forming a trench in), a polysilicon film is formed in the trench after removing a mask film made of an oxide semiconductor material used as an etching mask when forming the trench. Is formed, and the side wall film is thermally oxidized to form a side wall oxide film. Then, after forming the sidewall oxide film in this manner, the etching back process of the polysilicon film deposited in the trench backfilling process is completed by one etching.

【0021】従って、絶縁分離トレンチの上部を平坦化
するために行われる上記エッチバック工程を、従来手法
のように2回に分けて行う必要がなくなるから、その平
坦化に要する工数を減らすことができると共に、従来の
ようなCMP処理を廃止可能となって、そのエッチバッ
ク工程を簡略化できるようになり、結果的に製造コスト
の低減を図り得るようになる。また、側壁酸化膜を形成
する前の段階で、トレンチエッチングマスクとして使用
されたマスク膜のウエットエッチングによる除去を行う
手順となっているから、その側壁酸化膜が、従来手法の
ように、マスク膜の除去のためのエッチング液により浸
蝕される恐れが全くなくなる。この結果、絶縁分離トレ
ンチの上部の平坦性を十分に確保可能となるから、最終
的に得られる絶縁分離型半導体装置の品質向上も図り得
るようになる。
Accordingly, it is not necessary to perform the above-described etch-back step for flattening the upper part of the isolation trench in two steps as in the conventional method, so that the number of steps required for the flattening can be reduced. In addition to this, the conventional CMP process can be eliminated, and the etch-back process can be simplified. As a result, the manufacturing cost can be reduced. Further, since the mask film used as the trench etching mask is removed by wet etching at a stage before forming the sidewall oxide film, the sidewall oxide film is removed by the mask film as in the conventional method. There is no danger of being eroded by an etching solution for removing the metal. As a result, the flatness of the upper portion of the isolation trench can be sufficiently ensured, so that the quality of the finally obtained isolation semiconductor device can be improved.

【0022】請求項2記載の製造方法によれば、ポリシ
リコンより成る側壁膜を堆積により形成するための側壁
膜形成工程に先立って、トレンチの側壁に対し熱酸化処
理を施すことにより比較的薄い膜厚の酸化シリコンより
成る下地酸化膜を形成する手法となっているから、上記
側壁膜形成工程におけるポリシリコンのデポレートが安
定化するようになり、結果的に側壁酸化膜の品質向上を
期待できるようになる。
According to the second aspect of the present invention, prior to the side wall film forming step for forming the side wall film made of polysilicon by deposition, the side wall of the trench is subjected to a thermal oxidation treatment to be relatively thin. Since the method is to form a base oxide film made of silicon oxide having a thickness, the deposition rate of polysilicon in the side wall film forming step is stabilized, and as a result, the quality of the side wall oxide film can be expected to be improved. Become like

【0023】請求項3記載の製造方法によれば、ストッ
パ膜及びトレンチを覆った状態のポリシリコン膜を形成
した後に、そのストッパ膜上のポリシリコン膜をドライ
エッチングによりエッチバックして除去し、これに伴い
トレンチ内に残ったポリシリコン膜により側壁膜を形成
し、この側壁膜を熱酸化して側壁酸化膜を形成するよう
になっている。従って、ストッパ膜上のポリシリコン膜
を、熱酸化により膜厚が増大する前の段階で除去でき
て、その除去のためのエッチバック処理を容易に行い得
るようになる。
According to the third aspect of the present invention, after forming the polysilicon film covering the stopper film and the trench, the polysilicon film on the stopper film is etched back by dry etching and removed. Along with this, a sidewall film is formed from the polysilicon film remaining in the trench, and this sidewall film is thermally oxidized to form a sidewall oxide film. Therefore, the polysilicon film on the stopper film can be removed at a stage before the film thickness is increased by thermal oxidation, and an etch-back process for the removal can be easily performed.

【0024】請求項4記載の製造方法によれば、ストッ
パ膜及びトレンチを覆った状態のポリシリコン膜を形成
して、そのポリシリコン膜の一部を前記側壁膜とした後
に、上記ポリシリコン膜全体を熱酸化することによりス
トッパ膜を覆った状態の酸化シリコン膜及びトレンチの
側壁酸化膜を形成し、さらに、その酸化シリコン膜を、
トレンチの埋め戻し工程で堆積されたポリシリコン膜を
エッチバックする際のストッパとして利用した後に除去
する手法となっている。このため、ポリシリコン膜のエ
ッチバック時においてストッパ膜が膜減りすることがな
くなり、従って、そのストッパ膜を後工程での処理(例
えば、ストッパ膜をマスクとして使用する処理)に利用
する場合に有益となる。
According to a fourth aspect of the present invention, the polysilicon film is formed so as to cover the stopper film and the trench, and a part of the polysilicon film is used as the sidewall film. A silicon oxide film covering the stopper film and a sidewall oxide film of the trench are formed by thermally oxidizing the whole, and further, the silicon oxide film is
In this method, the polysilicon film deposited in the trench backfill process is used as a stopper when etching back and then removed. For this reason, the thickness of the stopper film does not decrease during the etch back of the polysilicon film. Therefore, it is useful when the stopper film is used in a subsequent process (for example, a process using the stopper film as a mask). Becomes

【0025】請求項5に記載した半導体装置の製造方法
においても、絶縁分離トレンチに必要な側壁酸化膜を形
成するに当たって、従来のように、半導体層(単結晶シ
リコン層)にトレンチを形成した後に当該半導体層を直
接的に酸化するという手法ではなく、トレンチの形成時
にエッチングマスクとして使用された酸化半導体材料よ
り成るマスク膜を除去した後に、ストッパ膜及びトレン
チを覆った状態の酸化半導体膜を堆積すると共に、後工
程において上記酸化半導体膜をエッチングすることによ
り側壁酸化膜を形成しており、このように側壁酸化膜を
形成した後に、トレンチの埋め戻し工程で堆積されたポ
リシリコン膜のエッチバック工程を1回のエッチングで
済ませる手順となっている。
In the method of manufacturing a semiconductor device according to the fifth aspect of the present invention, when forming a sidewall oxide film required for an insulating isolation trench, a conventional method is performed after forming a trench in a semiconductor layer (single-crystal silicon layer). Instead of directly oxidizing the semiconductor layer, a mask film made of an oxide semiconductor material used as an etching mask when forming the trench is removed, and then a stopper film and an oxide semiconductor film covering the trench are deposited. In addition, a sidewall oxide film is formed by etching the oxide semiconductor film in a later step, and after the sidewall oxide film is formed in such a manner, the polysilicon film deposited in the trench backfilling step is etched back. This is a procedure in which the process is completed by one etching.

【0026】従って、絶縁分離トレンチの上部を平坦化
するために行われる上記エッチバック工程を、従来手法
のように2回に分けて行う必要がなくなるから、その平
坦化に要する工数を減らすことができると共に、従来の
ようなCMP処理を廃止可能となって、そのエッチバッ
ク工程を簡略化できるようになり、結果的に製造コスト
の低減を図り得るようになる。また、側壁酸化膜を形成
する前の段階で、トレンチエッチングマスクとして使用
されたマスク膜のウエットエッチングによる除去を行う
手順となっているから、その側壁酸化膜が、従来手法の
ように、マスク膜の除去のためのエッチング液により浸
蝕される恐れが全くなくなる。この結果、絶縁分離トレ
ンチの上部の平坦性を十分に確保可能となるから、最終
的に得られる絶縁分離型半導体装置の品質向上も図り得
るようになる。さらに、ストッパ膜を覆うように堆積し
た酸化半導体膜を、トレンチの埋め戻し工程で堆積され
たポリシリコン膜をエッチバックする際のストッパとし
て利用した後に除去する手法であるから、そのエッチバ
ック時にストッパ膜が膜減りすることがない。従って、
このストッパ膜を、後工程での処理のために利用する場
合に有益となる。
Therefore, it is not necessary to perform the etch-back step for planarizing the upper part of the isolation trench in two steps as in the conventional method, so that the number of steps required for the planarization can be reduced. In addition to this, the conventional CMP process can be eliminated, and the etch-back process can be simplified. As a result, the manufacturing cost can be reduced. Further, since the mask film used as the trench etching mask is removed by wet etching at a stage before forming the sidewall oxide film, the sidewall oxide film is removed by the mask film as in the conventional method. There is no danger of being eroded by an etching solution for removing the metal. As a result, the flatness of the upper portion of the isolation trench can be sufficiently ensured, so that the quality of the finally obtained isolation semiconductor device can be improved. Furthermore, since the oxide semiconductor film deposited so as to cover the stopper film is used as a stopper when etching back the polysilicon film deposited in the trench backfilling step, the oxide semiconductor film is removed at the time of etching back. The film is not reduced. Therefore,
This is useful when this stopper film is used for processing in a later step.

【0027】請求項6記載の製造方法によれば、前記ス
トッパ膜を、半導体層上にフィールド酸化膜を選択酸化
法により形成する際の熱酸化膜として兼用できるから、
製造工程の簡略化を図り得るようになる。
According to the manufacturing method of the sixth aspect, the stopper film can be used also as a thermal oxide film when a field oxide film is formed on a semiconductor layer by a selective oxidation method.
The manufacturing process can be simplified.

【0028】[0028]

【発明の実施の形態】(第1の実施の形態)以下、本発
明の第1実施例について図1を参照しながら説明する。
図1には、素子の絶縁分離のために、絶縁分離トレンチ
及びその上部のLOCOS構造のフィールド酸化膜を備
えた半導体装置の製造するための各工程が模式的な断面
図(要部のみ示す:寸法比は正確ではない)によりに示
されており、以下、各工程の内容について個別に説明す
る。
(First Embodiment) A first embodiment of the present invention will be described below with reference to FIG.
FIG. 1 is a schematic cross-sectional view showing only steps for manufacturing a semiconductor device having an isolation trench and a field oxide film having a LOCOS structure on the isolation trench for isolation of elements (only essential parts are shown: (The dimensional ratio is not accurate), and the content of each step will be described individually below.

【0029】(a)マスク形成工程 まず、図1(a)に示すように、単結晶シリコン基板1
1A(本発明でいう支持基板に相当)上に酸化シリコン
膜より成る絶縁分離膜11B(絶縁機能部分に相当)を
介して単結晶シリコン層11C(半導体層に相当)を形
成したSOI基板11を用意し、その単結晶シリコン層
11C上に、酸化シリコン膜12(絶縁膜に相当)、窒
化シリコン膜13(ストッパ膜に相当)、酸化シリコン
膜14(マスク膜に相当)を順次成膜すると共に、その
三層構造膜をフォトエッチング技術を利用してパターン
ニングすることによって所定位置に開口部15を形成
し、以て層構造のトレンチエッチングマスクを形成す
る。
(A) Step of Forming Mask First, as shown in FIG.
An SOI substrate 11 having a single crystal silicon layer 11C (corresponding to a semiconductor layer) formed on 1A (corresponding to a supporting substrate in the present invention) via an insulating separation film 11B (corresponding to an insulating function portion) made of a silicon oxide film is provided. A silicon oxide film 12 (corresponding to an insulating film), a silicon nitride film 13 (corresponding to a stopper film), and a silicon oxide film 14 (corresponding to a mask film) are sequentially formed on the single crystal silicon layer 11C. The opening 15 is formed at a predetermined position by patterning the three-layer structure film using a photo-etching technique, thereby forming a trench etching mask having a layer structure.

【0030】ここで、単結晶シリコン層11Cを異方性
エッチングしてトレンチを形成する際のエッチングマス
クとして機能する酸化シリコン膜14は、特に、深さ寸
法が大きいトレンチを形成する場合に、そのトレンチエ
ッチング時のマスク性を確保できる膜厚に設定される。
また、窒化シリコン膜13は、上記酸化シリコン膜14
を除去する際のストッパの機能を果たすものであるが、
後述のように、酸化シリコン膜14の除去後において所
定形状にパターニングされることにより、選択酸化法
(LOCOS法)により厚い酸化シリコン膜より成るフ
ィールド酸化膜を形成する際の熱酸化マスクとしても利
用される。さらに、酸化シリコン膜12は、窒化シリコ
ン膜13を成膜する際の応力を緩和することにより、単
結晶シリコン層11Cの表面での結晶欠陥の発生を抑止
する役目を果たすものである。
Here, the silicon oxide film 14 functioning as an etching mask when forming a trench by anisotropically etching the single-crystal silicon layer 11C is particularly suitable for forming a trench having a large depth dimension. The thickness is set so as to ensure the masking property at the time of trench etching.
Also, the silicon nitride film 13 is
Function as a stopper when removing
As will be described later, the silicon oxide film 14 is patterned into a predetermined shape after removal, so that the silicon oxide film 14 is also used as a thermal oxidation mask when a field oxide film made of a thick silicon oxide film is formed by a selective oxidation method (LOCOS method). Is done. Further, the silicon oxide film 12 plays a role of suppressing the generation of crystal defects on the surface of the single crystal silicon layer 11C by relaxing the stress when the silicon nitride film 13 is formed.

【0031】尚、上記SOI基板11の絶縁分離膜11
Bは酸化シリコンより成るものであって、酸化シリコン
膜14を後述のようにウエットエッチングにより除去す
る際にトレンチ底部に露出した部分が同様にエッチング
されるため、その絶縁分離膜11Bは、絶縁分離構造の
保証耐圧に必要な膜厚が残存するような膜厚を備えた状
態とされる(図1では寸法比を正しく表示していないの
で注意)。
The insulating isolation film 11 of the SOI substrate 11
B is made of silicon oxide. When the silicon oxide film 14 is removed by wet etching as described later, a portion exposed at the bottom of the trench is similarly etched. The film has a thickness such that the film thickness required for the guaranteed breakdown voltage of the structure remains (note that the dimensional ratio is not shown correctly in FIG. 1).

【0032】(b)トレンチエッチング工程 上記のようなマスク形成工程の実行後には、単結晶シリ
コン層11Cに対し酸化シリコン膜14をマスクとした
状態の異方性ドライエッチングを行うことにより、図1
(b)に示すように、絶縁分離膜11Bまで達するトレ
ンチ16を形成する。
(B) Trench Etching Step After the above-described mask forming step is performed, anisotropic dry etching is performed on the single crystal silicon layer 11C using the silicon oxide film 14 as a mask, so that the trench is etched as shown in FIG.
As shown in (b), a trench 16 reaching the insulating isolation film 11B is formed.

【0033】(c)マスク除去工程 トレンチエッチングマスクとして使用された酸化シリコ
ン膜14を、窒化シリコン膜13をストッパとしたウエ
ットエッチングにより除去する(図1(c)参照)。こ
のウエットエッチング時には、酸化シリコン膜12にサ
イドエッチ(アンダカット)が発生し、窒化シリコン膜
13の端部がひさし状に突き出た状態となる。
(C) Mask Removal Step The silicon oxide film 14 used as the trench etching mask is removed by wet etching using the silicon nitride film 13 as a stopper (see FIG. 1C). At the time of this wet etching, a side etch (undercut) occurs in the silicon oxide film 12, and an end of the silicon nitride film 13 protrudes like an eaves.

【0034】(d)下地酸化膜形成工程 上記マスク除去工程の実行後には、トレンチ16の側壁
(単結晶シリコン層11Cが露出した部分)に対し熱酸
化処理を施すことにより、比較的薄い膜厚の酸化シリコ
ンより成る下地酸化膜17を形成する(図1(d)参
照)。この下地酸化膜17は、後述するポリシリコン膜
18を堆積により成膜する際に、ポリシリコンのデポレ
ートを安定化させるための下地として機能するものであ
り、従って、その機能の発揮に必要となる程度の膜厚が
あれば良い。具体的には、下地酸化膜17の膜厚は例え
ば40nm程度あれば十分であり、これ以下の膜厚とな
るように制御される。
(D) Base Oxide Film Forming Step After the mask removing step is performed, the side wall of the trench 16 (portion where the single-crystal silicon layer 11C is exposed) is subjected to a thermal oxidation treatment to thereby form a relatively thin film. A base oxide film 17 made of silicon oxide is formed (see FIG. 1D). The base oxide film 17 functions as a base for stabilizing the deposition of polysilicon when a polysilicon film 18 to be described later is formed by deposition, and is therefore required to exhibit its function. It is sufficient that the film has a thickness of the order. Specifically, the thickness of the base oxide film 17 is, for example, about 40 nm, which is sufficient, and is controlled so as to be less than this.

【0035】(e)ポリシリコン膜堆積工程 窒化シリコン膜13上の全面にCVD法によりポリシリ
コンを堆積することにより、その窒化シリコン膜13及
びトレンチ16内の酸化シリコン膜17を覆った状態の
ポリシリコン膜18を形成する。このポリシリコン膜1
8は、後述する工程で熱酸化されてトレンチ16の側壁
酸化膜となるものであり、その膜厚は、熱酸化に伴う膨
張量を考慮して設定される。具体的には、例えば、トレ
ンチ16の絶縁耐圧を確保するのに必要な酸化シリコン
膜厚(例えば100nm〜600nm)の約1/2程度
の値に設定される。
(E) Depositing Polysilicon Film Polysilicon is deposited on the entire surface of the silicon nitride film 13 by the CVD method, so that the polysilicon covering the silicon nitride film 13 and the silicon oxide film 17 in the trench 16 is covered. A silicon film 18 is formed. This polysilicon film 1
Reference numeral 8 denotes a film which is thermally oxidized in a step described later to become a sidewall oxide film of the trench 16, and its film thickness is set in consideration of an expansion amount due to the thermal oxidation. Specifically, for example, it is set to a value of about 1 / of the silicon oxide film thickness (for example, 100 nm to 600 nm) necessary for securing the withstand voltage of the trench 16.

【0036】(f)ポリシリコン膜整形工程 上記ポリシリコン膜堆積工程とで本発明でいう側壁膜形
成工程を構成する工程であり、窒化シリコン膜13上の
ポリシリコン膜18を、当該窒化シリコン膜13をスト
ッパとしたドライエッチングによりエッチバックして除
去する。これにより、トレンチ16内に残ったポリシリ
コン膜により側壁膜18aが形成される(図1(f)参
照)。
(F) Polysilicon film shaping step The above-mentioned polysilicon film deposition step constitutes a side wall film forming step according to the present invention. 13 is removed by dry etching using 13 as a stopper. Thereby, the sidewall film 18a is formed by the polysilicon film remaining in the trench 16 (see FIG. 1F).

【0037】(g)熱酸化工程 熱酸化処理を施すことによって、ポリシリコンより成る
側壁膜18aを完全に熱酸化し、トレンチ16内の下地
酸化膜17と一体化された状態の酸化シリコン膜より成
る側壁酸化膜19を形成する(図1(g)参照)。つま
り、この側壁酸化膜19によって、単結晶シリコン層1
1Cとの間が完全に絶縁分離され、以て図1(j)に示
す絶縁分離トレンチ20の原形が形成される。
(G) Thermal Oxidation Step By performing a thermal oxidation process, the side wall film 18 a made of polysilicon is completely thermally oxidized, and the silicon oxide film integrated with the base oxide film 17 in the trench 16 is formed. A side wall oxide film 19 is formed (see FIG. 1G). That is, the single-crystal silicon layer 1 is formed by the sidewall oxide film 19.
1C is completely insulated and isolated, thereby forming the original shape of the isolation trench 20 shown in FIG. 1 (j).

【0038】(h)トレンチ埋め戻し工程 CVD法によって、窒化シリコン膜13上の全面にトレ
ンチ16の開口幅の約1/2以上の膜厚となるようにポ
リシリコンを堆積することにより、トレンチ16を埋め
戻した状態のポリシリコン膜21を成膜する(図1
(h)参照)。
(H) Trench backfilling step By depositing polysilicon over the entire surface of the silicon nitride film 13 to have a thickness of about 1/2 or more of the opening width of the trench 16 by the CVD method, A polysilicon film 21 is formed with the backfilled (FIG. 1).
(H)).

【0039】(i)エッチバック工程 窒化シリコン膜13をストッパとしたドライエッチング
を行うことにより、ポリシリコン膜21を酸化シリコン
膜12の面までエッチバックする(図1(i)参照)。
(I) Etchback Step The polysilicon film 21 is etched back to the surface of the silicon oxide film 12 by performing dry etching using the silicon nitride film 13 as a stopper (see FIG. 1 (i)).

【0040】(j)平坦化工程 上記各工程においてストッパとして使用された窒化シリ
コン膜13を、選択酸化法(LOCOS法)によりフィ
ールド酸化膜を形成するためのフォトマスクを用いてド
ライエッチングすることにより所定形状にパターニング
し、パターニング後の窒化シリコン膜13を熱酸化マス
クとしたLOCOS処理を行い、絶縁分離トレンチ20
の上部に対応した位置に厚い酸化シリコン膜より成るフ
ィールド酸化膜22を形成する。つまり、フィールド酸
化膜22の形成と同時に、トレンチ16上部のポリシリ
コン膜21を熱酸化して平坦化処理を行うものであり、
これと同時に、トレンチ16内に埋め込まれた状態の埋
込ポリシリコン21aが形成される。尚、フィールド酸
化膜は、必要に応じて他の位置にも形成される。
(J) Flattening Step The silicon nitride film 13 used as a stopper in each of the above steps is dry-etched using a photomask for forming a field oxide film by a selective oxidation method (LOCOS method). The silicon nitride film 13 after patterning is patterned into a predetermined shape, and a LOCOS process is performed using the patterned silicon nitride film 13 as a thermal oxidation mask.
A field oxide film 22 made of a thick silicon oxide film is formed at a position corresponding to the upper part of FIG. That is, simultaneously with the formation of the field oxide film 22, the polysilicon film 21 above the trench 16 is thermally oxidized to perform a planarization process.
At the same time, a buried polysilicon 21a buried in the trench 16 is formed. The field oxide film is formed at other positions as needed.

【0041】要するに、本実施例による半導体装置の製
造方法は、以下に述べるような特徴を有するものであ
る。即ち、本実施例では、絶縁分離トレンチ20に必要
な比較的大きい膜厚の側壁酸化膜19を形成するに当た
って、従来のように、単結晶シリコン層11Aにトレン
チ16を形成した後に当該単結晶シリコン層11Aを直
接的に酸化するという手法ではなく、トレンチ16の形
成時にエッチングマスクとして使用された酸化シリコン
膜14をウエットエッチングにより除去した後に、当該
トレンチ16内にポリシリコン膜より成る側壁膜18a
を形成し、この側壁膜18aを熱酸化して側壁酸化膜1
9を形成するという手法を採用している。そして、本実
施例では、このように側壁酸化膜19を形成した後に、
絶縁分離トレンチ20内に埋込ポリシリコン21aのた
めに堆積したポリシリコン膜21のエッチバック工程を
1回のドライエッチングで済ませる手順となっている。
In short, the method of manufacturing a semiconductor device according to the present embodiment has the following features. That is, in the present embodiment, in forming the relatively large film thickness of the sidewall oxide film 19 necessary for the insulating isolation trench 20, the trench 16 is formed in the single crystal silicon layer 11A and the single crystal silicon Instead of directly oxidizing the layer 11A, after removing the silicon oxide film 14 used as an etching mask at the time of forming the trench 16 by wet etching, a sidewall film 18a made of a polysilicon film is formed in the trench 16.
Is formed and the side wall film 18a is thermally oxidized to form the side wall oxide film 1
9 is adopted. In this embodiment, after the sidewall oxide film 19 is formed in this manner,
This is a procedure in which the etch back process of the polysilicon film 21 deposited for the buried polysilicon 21a in the isolation trench 20 is completed by one dry etching.

【0042】従って、絶縁分離トレンチ20の上部を平
坦化するために行われる上記エッチバック工程を、図4
に示した従来手法のように2回に分けて行う必要がなく
なるから、その平坦化に要する工数を減らすことができ
ると共に、従来のようなCMP処理を廃止可能となっ
て、そのエッチバック工程を簡略化できるようになり、
結果的に製造コストの低減を図り得るようになる。ま
た、側壁酸化膜19を形成する前の段階で、トレンチエ
ッチングマスクとして使用された酸化シリコン膜14の
ウエットエッチングを行う手順となっているから、その
側壁酸化膜19が、図5に示した従来手法のように、上
記酸化シリコン膜14のためのエッチング液により浸蝕
される恐れが全くなくなる。この結果、絶縁分離トレン
チ20の上部の平坦性を十分に確保可能となるから、最
終的に得られる絶縁分離型半導体装置の品質向上も図り
得るようになる。
Accordingly, the above-described etch-back step performed to planarize the upper portion of the isolation trench 20 is performed in accordance with FIG.
Since it is not necessary to perform the process in two steps as in the conventional method shown in (1), the number of steps required for the flattening can be reduced, and the CMP process as in the prior art can be abolished. Can be simplified,
As a result, the manufacturing cost can be reduced. Further, since the silicon oxide film 14 used as the trench etching mask is subjected to wet etching at a stage before the formation of the side wall oxide film 19, the side wall oxide film 19 is formed by the conventional method shown in FIG. Unlike the method, there is no risk of erosion by the etching solution for the silicon oxide film 14. As a result, the flatness of the upper portion of the isolation trench 20 can be sufficiently ensured, and the quality of the finally obtained isolation type semiconductor device can be improved.

【0043】本実施例では、酸化シリコン膜14をウエ
ットエッチングにより除去するマスク除去工程(図1
(c))において、酸化シリコン膜12にサイドエッチ
が発生し、窒化シリコン膜13の端部がひさし状に突き
出た状態となるが、このひさし状の部分の存在が従来手
法のようにトレンチ上部の平坦性の悪化原因になること
はない。つまり、本実施例では、ポリシリコン膜18を
堆積するときのデポレートを安定化させるための下地と
して、単結晶シリコン層11Aを熱酸化した下地酸化膜
17を形成するようにしており、これにより、最終的に
得られる側壁酸化膜19の品質向上を図るようにしてい
るが、この下地酸化膜17は、下地としての機能を果た
し得る比較的小さな膜厚のもので良いから、その熱酸化
に要する時間は短くて済む。このため、マスク除去工程
の実行に応じて窒化シリコン膜13の端部がひさし状に
突き出た状態となったとしても、当該窒化シリコン膜1
3の端部が、下地酸化膜形成工程(図1(d))での熱
酸化に伴う下地酸化膜17の膨張により持ち上げられて
捲れ上がる恐れがなくなる。そして、上記のように窒化
シリコン膜13の端部の捲れ上がりがない状態から、そ
の端部部分を覆うようにポリシリコン膜18を形成する
ポリシリコン膜堆積工程(図1(e))、このポリシリ
コン膜18をドライエッチングによりエッチバックする
ことにより、トレンチ16内に残ったポリシリコンより
成る側壁膜18aを形成する側壁膜形成工程(図1
(f))、その側壁膜18aを完全に熱酸化して酸化シ
リコン膜より成る側壁酸化膜19を形成する熱酸化工程
(図1(g))を順次行う構成となっているため、絶縁
分離トレンチ20に必要な絶縁耐圧を確保するための側
壁酸化膜19を形成するに当たって、従来の製造方法の
ように、窒化シリコン膜13の端部の下側に入り込んだ
ポリシリコンによるエッチング残りが発生する虞がなく
なり(従来の製造方法では、図6(f)に示すようにポ
リシリコンのエッチング残り8aが発生する)、トレン
チ16上部の平坦性を悪化させる事態を未然に防止でき
る。
In this embodiment, a mask removing step for removing the silicon oxide film 14 by wet etching (FIG. 1)
In (c)), a side etch occurs in the silicon oxide film 12 and the end of the silicon nitride film 13 is projected in an eaves shape. It does not cause deterioration of the flatness of the substrate. That is, in the present embodiment, the base oxide film 17 obtained by thermally oxidizing the single-crystal silicon layer 11A is formed as the base for stabilizing the deposit when the polysilicon film 18 is deposited. Although the quality of the finally obtained sidewall oxide film 19 is improved, the underlying oxide film 17 may have a relatively small thickness capable of functioning as an underlayer, and is required for its thermal oxidation. Time is short. For this reason, even if the end of the silicon nitride film 13 protrudes in an eaves shape according to the execution of the mask removing step, the silicon nitride film 1
The end of 3 is lifted up by the expansion of the base oxide film 17 due to the thermal oxidation in the base oxide film forming step (FIG. 1D), so that there is no fear of being turned up. Then, from the state where the end of the silicon nitride film 13 is not curled up as described above, a polysilicon film deposition step of forming the polysilicon film 18 so as to cover the end (FIG. 1E). By etching back the polysilicon film 18 by dry etching, a sidewall film forming step of forming a sidewall film 18a made of polysilicon remaining in the trench 16 (FIG. 1)
(F)) Since the side wall film 18a is completely thermally oxidized to form a side wall oxide film 19 made of a silicon oxide film (FIG. 1 (g)), insulation separation is performed. In forming the side wall oxide film 19 for ensuring the required withstand voltage in the trench 20, an etching residue due to the polysilicon penetrating below the end of the silicon nitride film 13 occurs as in the conventional manufacturing method. There is no danger (in the conventional manufacturing method, an etching residue 8a of polysilicon is generated as shown in FIG. 6F), and it is possible to prevent the flatness of the upper portion of the trench 16 from being deteriorated.

【0044】ところで、単結晶シリコン層11Cにトレ
ンチ16を形成する際には、その単結晶シリコン層11
Cの表面に結晶が欠陥したダメージ層を生ずることが避
けられないが、このような状態から熱酸化処理を行うと
そのダメージ層を核とした新たな結晶欠陥(OSF:Ox
idation induced Stacking Fault)を誘発することが知
られている。このため、従来の製造方法のように、トレ
ンチ形成後に単結晶シリコンを直接熱酸化して側壁酸化
膜を形成する手法では、上記ダメージ層を核とした結晶
欠陥が発生するという問題点があった。これに対して、
本実施例では、トレンチ16内に形成したポリシリコン
膜より成る側壁膜18aを熱酸化して側壁酸化膜19を
形成する手法を採用しているから、単結晶シリコン層1
1Cでの結晶欠陥の発生を抑制できるというメリットが
得られる。
When forming the trench 16 in the single-crystal silicon layer 11C,
Although it is inevitable that a damaged layer in which the crystal is defective is formed on the surface of C, if a thermal oxidation treatment is performed from such a state, a new crystal defect (OSF: Ox:
It is known to induce idation induced Stacking Fault). For this reason, the technique of forming the sidewall oxide film by directly thermally oxidizing single-crystal silicon after the formation of the trench as in the conventional manufacturing method has a problem that crystal defects with the damage layer as a nucleus are generated. . On the contrary,
In the present embodiment, a method of thermally oxidizing the side wall film 18a made of the polysilicon film formed in the trench 16 to form the side wall oxide film 19 is employed.
There is an advantage that generation of crystal defects at 1C can be suppressed.

【0045】さらに、本実施例では、酸化シリコン膜1
4を除去する際やポリシリコン膜18及び21のエッチ
バック時にストッパ機能を果たす窒化シリコン膜13
を、フィールド酸化膜を選択酸化する際の熱酸化マスク
としても利用する構成となっているから、製造工程の簡
略化に寄与できるようになる。
Further, in this embodiment, the silicon oxide film 1
Silicon nitride film 13 which functions as a stopper when removing silicon nitride film 4 and etching back polysilicon films 18 and 21.
Is also used as a thermal oxidation mask when the field oxide film is selectively oxidized, which can contribute to simplification of the manufacturing process.

【0046】(第2の実施の形態)図2には、本発明の
第2実施例による半導体装置の製造方法が模式的な断面
図により示されており、以下これについて前記第1実施
例と異なる部分のみ説明する。即ち、この第2実施例で
は、図2(a)〜(e)にそれぞれ示すマスク形成工
程、トレンチエッチング工程、マスク除去工程、下地酸
化膜形成工程、ポリシリコン膜堆積工程が、第1実施例
の図1(a)〜(e)に示した各工程と同様に行われ、
この後に以下(f)〜(j)に示す各工程が行われる。
尚、この実施例では、上記ポリシリコン膜堆積工程(図
2(e))が本発明でいう側壁膜形成工程を構成するも
のであり、ポリシリコン膜18のうちトレンチ16内に
位置する部分が側壁膜として機能する。
(Second Embodiment) FIG. 2 is a schematic sectional view showing a method of manufacturing a semiconductor device according to a second embodiment of the present invention. Only different parts will be described. That is, in the second embodiment, the mask forming step, the trench etching step, the mask removing step, the base oxide film forming step, and the polysilicon film depositing step shown in FIGS. 1 (a) to 1 (e) are performed in the same manner as in FIG.
Thereafter, the following steps (f) to (j) are performed.
In this embodiment, the polysilicon film depositing step (FIG. 2E) constitutes the side wall film forming step of the present invention, and a portion of the polysilicon film 18 located in the trench 16 is formed. Functions as a side wall film.

【0047】(f)熱酸化工程 ポリシリコン膜堆積工程(図2(e))で形成したポリ
シリコン膜18を完全に熱酸化して、窒化シリコン膜1
3及びトレンチ16内の下地酸化膜17と一体化された
状態の酸化シリコン膜23を形成する(図2(f)参
照)。そして、後述するように、この酸化シリコン膜2
3を利用して図2(i)、(j)に示す側壁酸化膜23
aが形成されるものであり、当該側壁酸化膜23aによ
って、単結晶シリコン層11Cとの間が完全に絶縁分離
され、以て図2(j)に示す絶縁分離トレンチ24の原
形が形成される。
(F) Thermal Oxidation Step The polysilicon film 18 formed in the polysilicon film deposition step (FIG. 2E) is completely thermally oxidized to form the silicon nitride film 1.
3 and a silicon oxide film 23 integrated with the underlying oxide film 17 in the trench 16 is formed (see FIG. 2F). Then, as described later, this silicon oxide film 2
2 is used to form the sidewall oxide film 23 shown in FIGS.
a is completely formed, and the sidewall oxide film 23a completely insulates and isolates from the single crystal silicon layer 11C, thereby forming the original shape of the isolation trench 24 shown in FIG. 2 (j). .

【0048】(g)トレンチ埋め戻し工程 CVD法によって、酸化シリコン膜23上の全面にポリ
シリコンを堆積することにより、トレンチ16を埋め戻
した状態のポリシリコン膜25を成膜する(図2(g)
参照)。
(G) Trench Backfilling Step By depositing polysilicon over the entire surface of the silicon oxide film 23 by CVD, a polysilicon film 25 with the trenches 16 backfilled is formed (FIG. 2 ( g)
reference).

【0049】(h)エッチバック工程 酸化シリコン膜23をストッパとしたドライエッチング
を行うことにより、ポリシリコン膜25をエッチバック
する(図2(h)参照)。
(H) Etchback Step The polysilicon film 25 is etched back by performing dry etching using the silicon oxide film 23 as a stopper (see FIG. 2H).

【0050】(i)酸化膜除去工程 酸化シリコン膜23を、窒化シリコン膜13をストッパ
とした異方性ドライエッチングにより除去して、トレン
チ16内に残った酸化シリコン膜23により側壁酸化膜
23aを形成する(図2(i)参照)。
(I) Oxide Film Removal Step The silicon oxide film 23 is removed by anisotropic dry etching using the silicon nitride film 13 as a stopper, and the side wall oxide film 23a is formed by the silicon oxide film 23 remaining in the trench 16. (See FIG. 2 (i)).

【0051】(j)平坦化工程 窒化シリコン膜13を、選択酸化法(LOCOS法)に
よりフィールド酸化膜を形成するためのフォトマスクを
用いてドライエッチングすることによりパターニング
し、そのパターニング後の窒化シリコン膜13を熱酸化
マスクとしたLOCOS処理を行い、絶縁分離トレンチ
24の上部に位置した厚い酸化シリコン膜より成るフィ
ールド酸化膜26を形成するものであり、これと同時に
トレンチ16上部の平坦化が行われると共に、トレンチ
16内に埋め込まれた状態の埋込ポリシリコン25aが
形成される(図2(j)参照)。
(J) Planarization Step The silicon nitride film 13 is patterned by dry etching using a photomask for forming a field oxide film by a selective oxidation method (LOCOS method). A LOCOS process using the film 13 as a thermal oxidation mask is performed to form a field oxide film 26 made of a thick silicon oxide film located above the insulating isolation trench 24, and at the same time, the upper portion of the trench 16 is planarized. At the same time, a buried polysilicon 25a buried in the trench 16 is formed (see FIG. 2 (j)).

【0052】要するに、この第2実施例の手順は、酸化
シリコン膜14をウエットエッチングにより除去した後
に当該トレンチ16内にポリシリコン膜18を形成する
工程までは前記第1実施例と全く同様であって、当該ポ
リシリコン膜18をそのまま熱酸化して酸化シリコン膜
23を形成すると共に、この酸化シリコン膜23をドラ
イエッチングすることにより側壁酸化膜23aを形成す
るいう手法を採用している点などに相違があるが、基本
的には第1実施例と同様の手法で絶縁分離トレンチ24
を形成しており、従って、前述したような第1実施例に
よる効果を同様に得ることができるものである。特に、
この第2実施例においては、エッチバック工程(図2
(h))におけるストッパが、第1実施例のような窒化
シリコン膜13ではなく、その上の酸化シリコン膜23
であるため、そのエッチバック工程の実行に伴い窒化シ
リコン膜13が膜減りすることがなくなる。この結果、
その窒化シリコン膜13を、その後に行われる平坦化工
程(図2(j))におけるLOCOS処理時の熱酸化マ
スクに兼用する場合に、当該熱酸化マスクを利用したフ
ィールド酸化膜26の形成に悪影響が出る恐れがなくな
るというメリットがある。
In short, the procedure of the second embodiment is exactly the same as that of the first embodiment up to the step of forming the polysilicon film 18 in the trench 16 after removing the silicon oxide film 14 by wet etching. Thus, the polysilicon film 18 is thermally oxidized as it is to form a silicon oxide film 23, and the silicon oxide film 23 is dry-etched to form a sidewall oxide film 23a. Although there is a difference, the isolation trench 24 is basically formed in the same manner as in the first embodiment.
Therefore, the effect of the first embodiment as described above can be similarly obtained. In particular,
In the second embodiment, an etch-back process (FIG.
The stopper in (h) is not the silicon nitride film 13 as in the first embodiment, but the silicon oxide film 23 thereon.
Therefore, the silicon nitride film 13 does not decrease in film thickness due to the execution of the etch-back step. As a result,
When the silicon nitride film 13 is used also as a thermal oxidation mask at the time of LOCOS processing in a planarization step (FIG. 2 (j)) performed later, the formation of the field oxide film 26 using the thermal oxidation mask is adversely affected. There is an advantage that there is no danger of appearing.

【0053】(第3の実施の形態)図3には、本発明の
第3実施例による半導体装置の製造方法が模式的な断面
図により示されており、以下これについて前記第1実施
例と異なる部分のみ説明する。即ち、この第3実施例で
は、図3(a)〜(c)にそれぞれ示すマスク形成工
程、トレンチエッチング工程、マスク除去工程が、第1
実施例の図1(a)〜(c)に示した各工程と同様に行
われ、この後に以下(d)〜(h)に示す各工程が行わ
れる。
(Third Embodiment) FIG. 3 is a schematic sectional view showing a method of manufacturing a semiconductor device according to a third embodiment of the present invention. Only different parts will be described. That is, in the third embodiment, the mask forming step, the trench etching step, and the mask removing step shown in FIGS.
The steps are performed in the same manner as the steps shown in FIGS. 1A to 1C of the embodiment, and thereafter the steps shown in the following (d) to (h) are performed.

【0054】(d)酸化膜堆積工程 例えば、反応源としてTEOSを供給するCVD法(減
圧雰囲気で行われるプラズマTEOS−CVD或いは常
圧雰囲気で行われるTEOS−O3 −CVDなど)に
よって、窒化シリコン膜13及びトレンチ16を覆った
状態の酸化シリコン膜27を堆積する(図3(d)参
照)。このとき、酸化シリコン膜27は、トレンチ16
の側壁に堆積される膜厚が当該トレンチ16に必要な絶
縁耐圧を確保できる状態となるように堆積される。そし
て、後述するように、この酸化シリコン膜27を利用し
て図3(g)、(h)に示す側壁酸化膜27aが形成さ
れるものであり、当該側壁酸化膜27aによって、単結
晶シリコン層11Cとの間が完全に絶縁分離され、以て
図3(h)に示す絶縁分離トレンチ28の原形が形成さ
れる。
(D) Oxide Film Deposition Step For example, a silicon nitride film is formed by a CVD method of supplying TEOS as a reaction source (plasma TEOS-CVD performed in a reduced pressure atmosphere or TEOS-O3-CVD performed in a normal pressure atmosphere). A silicon oxide film 27 covering the trench 13 and the trench 16 is deposited (see FIG. 3D). At this time, the silicon oxide film 27 is
Is deposited such that the film thickness deposited on the side wall of the trench 16 can secure the dielectric strength required for the trench 16. Then, as will be described later, the side wall oxide film 27a shown in FIGS. 3G and 3H is formed using the silicon oxide film 27, and the side wall oxide film 27a forms a single crystal silicon layer. 11C is completely insulated and isolated, thereby forming the original shape of the isolation trench 28 shown in FIG.

【0055】(e)トレンチ埋め戻し工程 CVD法によって、酸化シリコン膜27上の全面にポリ
シリコンを堆積することにより、トレンチ16を埋め戻
した状態のポリシリコン膜29を成膜する(図3(e)
参照)。
(E) Trench backfilling step By depositing polysilicon over the entire surface of the silicon oxide film 27 by the CVD method, a polysilicon film 29 with the trench 16 backfilled is formed (FIG. 3 ( e)
reference).

【0056】(f)エッチバック工程 酸化シリコン膜27をストッパとした異方性ドライエッ
チングを行うことにより、ポリシリコン膜29をエッチ
バックする(図3(f)参照)。
(F) Etchback Step The polysilicon film 29 is etched back by performing anisotropic dry etching using the silicon oxide film 27 as a stopper (see FIG. 3F).

【0057】(g)酸化膜除去工程 酸化シリコン膜27を、窒化シリコン膜13をストッパ
としたドライエッチングにより除去して、トレンチ16
内に残った酸化シリコン膜27により側壁酸化膜27a
を形成する(図3(g)参照)。
(G) Oxide Film Removal Step The silicon oxide film 27 is removed by dry etching using the silicon nitride film 13 as a stopper, and the trench 16 is removed.
The side wall oxide film 27a is formed by the silicon oxide film 27 remaining inside.
Is formed (see FIG. 3G).

【0058】(h)平坦化工程 窒化シリコン膜13を、選択酸化法(LOCOS法)に
よりフィールド酸化膜を形成するためのフォトマスクを
用いてドライエッチングすることによりパターニング
し、そのパターニング後の窒化シリコン膜13を熱酸化
マスクとしたLOCOS処理を行い、絶縁分離トレンチ
28及びその上部に位置した厚い酸化シリコン膜より成
るフィールド酸化膜30を形成するものであり、これと
同時にトレンチ16上部の平坦化が行われると共に、ト
レンチ16内に埋め込まれた状態の埋込ポリシリコン2
9aが形成される(図3(h)参照)。
(H) Planarization Step The silicon nitride film 13 is patterned by dry etching using a photomask for forming a field oxide film by a selective oxidation method (LOCOS method). A LOCOS process using the film 13 as a thermal oxidation mask is performed to form an insulating isolation trench 28 and a field oxide film 30 made of a thick silicon oxide film located thereon, and at the same time, flatten the upper portion of the trench 16. And the buried polysilicon 2 buried in the trench 16.
9a is formed (see FIG. 3H).

【0059】要するに、このような第3実施例の手順
は、酸化シリコン膜14をウエットエッチングにより除
去した後に、当該トレンチ16内にステップカバレージ
が良好なTEOS−CVD法により酸化シリコン膜27
を堆積すると共に、この酸化シリコン膜27をドライエ
ッチングすることにより側壁酸化膜27aを形成すると
いう手法を採用している点に特徴を有し、その後に絶縁
分離トレンチ28内に埋込ポリシリコン29aのために
堆積したポリシリコン膜29のエッチバック工程を1回
のドライエッチングで済ませる手順となっている点など
は第1実施例と同様である。従って、前述したような第
1実施例による効果を同様に得ることができるものであ
る。また、この第3実施例においても、前記第2実施例
と同様に、エッチバック工程(図3(f))におけるス
トッパが、窒化シリコン膜13ではなく、その上の酸化
シリコン膜27であるため、そのエッチバック工程の実
行に伴い窒化シリコン膜13が膜減りすることがなくな
り、窒化シリコン膜13を熱酸化マスクとして利用した
フィールド酸化膜26の形成に悪影響が出る恐れがなく
なるというメリットがある。
In short, in the procedure of the third embodiment, after the silicon oxide film 14 is removed by wet etching, the silicon oxide film 27 is formed in the trench 16 by the TEOS-CVD method having a good step coverage.
And a method of forming a side wall oxide film 27a by dry-etching the silicon oxide film 27. Thereafter, the buried polysilicon 29a is embedded in the isolation trench 28. The second embodiment is similar to the first embodiment in that the etch-back process for the polysilicon film 29 deposited for this purpose is completed by a single dry etching. Therefore, the effect of the first embodiment as described above can be similarly obtained. Also in the third embodiment, the stopper in the etch-back step (FIG. 3F) is not the silicon nitride film 13 but the silicon oxide film 27 thereon, as in the second embodiment. There is an advantage that the silicon nitride film 13 does not decrease in film thickness due to the execution of the etch-back step, and there is no possibility that the formation of the field oxide film 26 using the silicon nitride film 13 as a thermal oxidation mask is adversely affected.

【0060】(その他の実施の形態)尚、本発明は上記
した実施例に限定されるものではなく、次のような変形
または拡張が可能である。第1及び第2実施例におい
て、ポリシリコン膜18を堆積する際の下地となる下地
酸化膜17は必要に応じて設ければ良く、従って、下地
酸化膜形成工程(図1(d)、図2(d)参照)は省略
可能である。要するに、上記下地酸化膜17を形成する
工程は、本願発明の構成要件となるものではない。第3
実施例では、酸化膜堆積工程(図3(d)参照)におい
て、TEOSを利用したCVD法により酸化シリコン膜
27を堆積する手法を採用しているが、他の方法でも十
分なステップカバレージが得られる場合には、このよう
なTEOSを用いる手法を採用する必要はない。
(Other Embodiments) The present invention is not limited to the above-described embodiment, but can be modified or expanded as follows. In the first and second embodiments, the base oxide film 17 serving as a base when depositing the polysilicon film 18 may be provided as needed. Therefore, the base oxide film forming step (FIG. 1D, FIG. 2 (d)) can be omitted. In short, the step of forming the base oxide film 17 is not a component of the present invention. Third
In this embodiment, in the oxide film deposition step (see FIG. 3D), a method of depositing the silicon oxide film 27 by the CVD method using TEOS is adopted, but sufficient step coverage can be obtained by other methods. In such a case, it is not necessary to adopt such a technique using TEOS.

【0061】単結晶シリコン基板11Aを支持基板とし
たSOI基板11を利用する例で説明したが、支持基板
の材料としては、単結晶シリコン基板に限らず、他の半
導体基板或いは絶縁性を有するセラミック基板やガラス
基板などを用いることができ、特に、絶縁性を有する基
板を用いる場合には絶縁分離膜(上記した各実施例の場
合、酸化シリコン膜より成る絶縁分離膜11B)が不要
になる(例えば、SOS(Silicon On Sapphire )基板
を用いる場合が該当する)。
Although the example using the SOI substrate 11 using the single crystal silicon substrate 11A as a support substrate has been described, the material of the support substrate is not limited to the single crystal silicon substrate, but may be another semiconductor substrate or an insulating ceramic material. A substrate, a glass substrate, or the like can be used. In particular, when a substrate having an insulating property is used, the insulating separation film (the insulating separation film 11B made of a silicon oxide film in each of the above-described embodiments) becomes unnecessary ( For example, a case where an SOS (Silicon On Sapphire) substrate is used corresponds to this.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の第1実施例による製造工程の流れを示
す模式的断面図
FIG. 1 is a schematic sectional view showing a flow of a manufacturing process according to a first embodiment of the present invention.

【図2】本発明の第2実施例を示す図1相当図FIG. 2 is a view corresponding to FIG. 1 showing a second embodiment of the present invention.

【図3】本発明の第3実施例を示す図1相当図FIG. 3 is a view corresponding to FIG. 1, showing a third embodiment of the present invention;

【図4】第1の従来例を示す図1相当図FIG. 4 is a diagram corresponding to FIG. 1 showing a first conventional example.

【図5】第2の従来例を示す図1相当図FIG. 5 is a diagram corresponding to FIG. 1 showing a second conventional example.

【図6】第3の従来例を示す図1相当図FIG. 6 is a view showing a third conventional example and corresponding to FIG. 1;

【符号の説明】[Explanation of symbols]

11はSOI基板、11Aは単結晶シリコン基板(支持
基板)、11Bは絶縁分離膜(絶縁機能部分)、11C
は単結晶シリコン層(半導体層)、12は酸化シリコン
膜(絶縁膜)、13は窒化シリコン膜(ストッパ膜)、
14は酸化シリコン膜(マスク膜)、15は開口部、1
6はトレンチ、17は下地酸化膜、18はポリシリコン
膜、18aは側壁膜、19は側壁酸化膜、20は絶縁分
離トレンチ、21はポリシリコン膜、21aは埋込ポリ
シリコン、22はフィールド酸化膜、23は酸化シリコ
ン膜、23aは側壁酸化膜、24は絶縁分離トレンチ、
25はポリシリコン膜、25aは埋込ポリシリコン、2
6はフィールド酸化膜、27は酸化シリコン膜、27a
は側壁酸化膜、28は絶縁分離トレンチ、29はポリシ
リコン膜、29aは埋込ポリシリコン、30はフィール
ド酸化膜を示す。
11 is an SOI substrate, 11A is a single crystal silicon substrate (support substrate), 11B is an insulating separation film (insulating function part), 11C
Is a single crystal silicon layer (semiconductor layer), 12 is a silicon oxide film (insulating film), 13 is a silicon nitride film (stopper film),
14 is a silicon oxide film (mask film), 15 is an opening, 1
6 is a trench, 17 is a base oxide film, 18 is a polysilicon film, 18a is a side wall film, 19 is a side wall oxide film, 20 is an isolation trench, 21 is a polysilicon film, 21a is buried polysilicon, and 22 is a field oxide. Film, 23 is a silicon oxide film, 23a is a sidewall oxide film, 24 is an isolation trench,
25 is a polysilicon film, 25a is buried polysilicon, 2
6 is a field oxide film, 27 is a silicon oxide film, 27a
Is a side wall oxide film, 28 is an isolation trench, 29 is a polysilicon film, 29a is buried polysilicon, and 30 is a field oxide film.

───────────────────────────────────────────────────── フロントページの続き Fターム(参考) 5F032 AA01 AA35 AA45 AA47 AA69 AA75 AA78 BB01 DA02 DA04 DA23 DA24 DA25 DA30 DA53 DA78  ────────────────────────────────────────────────── ─── Continued on the front page F term (reference) 5F032 AA01 AA35 AA45 AA47 AA69 AA75 AA78 BB01 DA02 DA04 DA23 DA24 DA25 DA30 DA53 DA78

Claims (6)

【特許請求の範囲】[Claims] 【請求項1】 支持基板上に当該支持基板と電気的に絶
縁した状態で形成された半導体層に対し、当該絶縁機能
部分まで達する絶縁分離トレンチを形成して成る絶縁分
離型半導体装置の製造方法において、 前記半導体層上に、絶縁膜、酸化半導体材料に対しエッ
チング選択性を有する材料より成るストッパ膜、酸化半
導体材料より成るマスク膜を順次成膜すると共に、それ
らの膜に前記絶縁分離トレンチの形成位置に対応した開
口部を形成することにより層構造のトレンチエッチング
マスクを形成するマスク形成工程と、 前記半導体層に対し、前記トレンチエッチングマスクを
使用した異方性ドライエッチングを行うことにより、前
記開口部と対応した位置に前記絶縁機能部分に達するト
レンチを形成するトレンチエッチング工程と、 前記マスク膜をウエットエッチングにより除去するマス
ク除去工程と、 前記トレンチの側壁にポリシリコンより成る側壁膜を堆
積により形成する側壁膜形成工程と、 熱酸化処理により前記側壁膜を熱酸化することにより前
記トレンチ内に側壁酸化膜を形成する熱酸化工程、 ポリシリコンを堆積することにより前記トレンチを埋め
戻すトレンチ埋め戻し工程と、 前記トレンチ埋め戻し工程で堆積されたポリシリコン膜
をエッチングするエッチバック工程と、 前記トレンチ上部のポリシリコン膜を熱酸化して平坦化
する平坦化工程とを実行することを特徴とする絶縁分離
型半導体装置の製造方法。
1. A method of manufacturing an insulation-isolated semiconductor device, comprising: forming an insulation-isolation trench that reaches an insulating function portion in a semiconductor layer formed on a support substrate while being electrically insulated from the support substrate. In the above, an insulating film, a stopper film made of a material having etching selectivity to an oxide semiconductor material, and a mask film made of an oxide semiconductor material are sequentially formed on the semiconductor layer, and the insulating isolation trench is formed on those films. A mask forming step of forming a trench etching mask having a layer structure by forming an opening corresponding to a formation position; and performing anisotropic dry etching using the trench etching mask on the semiconductor layer, A trench etching step of forming a trench reaching the insulating function portion at a position corresponding to the opening; A mask removing step of removing a mask film by wet etching; a sidewall film forming step of forming a sidewall film made of polysilicon on a sidewall of the trench by deposition; and a thermal oxidation process of thermally oxidizing the sidewall film to form the trench. A thermal oxidation step of forming a sidewall oxide film therein, a trench backfill step of filling the trench by depositing polysilicon, and an etchback step of etching the polysilicon film deposited in the trench backfill step. Performing a planarization step of thermally oxidizing and planarizing the polysilicon film on the upper portion of the trench.
【請求項2】 前記側壁膜形成工程に先立って、前記ト
レンチの側壁に対し熱酸化処理を施すことにより比較的
薄い膜厚の酸化シリコンより成る下地酸化膜を形成する
下地酸化膜形成工程を実行することを特徴とする請求項
1記載の絶縁分離型半導体装置の製造方法。
2. Prior to the side wall film forming step, a base oxide film forming step of forming a base oxide film made of silicon oxide having a relatively small thickness by performing a thermal oxidation process on the side wall of the trench is performed. The method for manufacturing an insulated semiconductor device according to claim 1, wherein:
【請求項3】 前記側壁膜形成工程は、前記ストッパ膜
及びトレンチを覆った状態のポリシリコン膜を形成する
ポリシリコン膜堆積工程と、前記ストッパ膜上のポリシ
リコン膜を当該ストッパ膜をストッパとしたドライエッ
チングによりエッチバックして除去することにより、前
記トレンチ内に残ったポリシリコン膜により前記側壁膜
を形成するポリシリコン膜整形工程とにより構成され、 前記エッチバック工程では、前記埋め戻し工程で堆積さ
れたポリシリコン膜のエッチングを前記ストッパ膜をス
トッパとして行うことを特徴とする請求項1または2記
載の絶縁分離型半導体装置の製造方法。
3. The step of forming a side wall film, the step of forming a polysilicon film covering the stopper film and the trench, and the step of forming a polysilicon film on the stopper film by using the stopper film as a stopper. A polysilicon film shaping step of forming the sidewall film by the polysilicon film remaining in the trench by etching back and removing the etched back by the dry etching. 3. The method according to claim 1, wherein the etching of the deposited polysilicon film is performed using the stopper film as a stopper.
【請求項4】 前記側壁膜形成工程は、前記ストッパ膜
及びトレンチを覆った状態のポリシリコン膜を形成して
当該ポリシリコン膜の一部を前記側壁膜とするポリシリ
コン膜堆積工程により構成され、 前記熱酸化工程では前記ポリシリコン膜全体を熱酸化す
ることにより前記ストッパ膜を覆った状態の酸化シリコ
ン膜及び側壁酸化膜を形成し、 前記エッチバック工程では、前記埋め戻し工程で堆積さ
れたポリシリコン膜のエッチングを前記酸化シリコン膜
をストッパとして行い、 この後に前記酸化シリコン膜を除去する酸化膜除去工程
を行うことを特徴とする請求項1または2記載の絶縁分
離型半導体装置の製造方法。
4. The step of forming a sidewall film includes a step of forming a polysilicon film covering the stopper film and the trench, and depositing a polysilicon film using a part of the polysilicon film as the sidewall film. In the thermal oxidation process, a silicon oxide film and a sidewall oxide film covering the stopper film are formed by thermally oxidizing the entire polysilicon film, and in the etch back process, the silicon oxide film and the sidewall oxide film are deposited in the backfilling process. 3. The method according to claim 1, wherein etching of the polysilicon film is performed using the silicon oxide film as a stopper, and thereafter, an oxide film removing step of removing the silicon oxide film is performed. .
【請求項5】 支持基板上に当該支持基板と電気的に絶
縁した状態で形成された半導体層に対し、当該絶縁機能
部分まで達する絶縁分離トレンチを形成して成る絶縁分
離型半導体装置の製造方法において、 前記半導体層上に、絶縁膜、酸化半導体材料に対しエッ
チング選択性を有する材料より成るストッパ膜、酸化半
導体材料より成るマスク膜を順次成膜すると共に、それ
らの膜に前記絶縁分離トレンチの形成位置に対応した開
口部を形成することにより層構造のトレンチエッチング
マスクを形成するマスク形成工程と、 前記半導体層に対し、前記トレンチエッチングマスクを
使用した異方性ドライエッチングを行うことにより、前
記開口部と対応した位置に前記絶縁機能部分に達するト
レンチを形成するトレンチエッチング工程と、 前記マスク膜をウエットエッチングにより除去するマス
ク除去工程と、 前記ストッパ膜及びトレンチを覆った状態の酸化半導体
膜を堆積により形成する酸化膜堆積工程と、 ポリシリコンを堆積することにより前記トレンチを埋め
戻すトレンチ埋め戻し工程と、 前記トレンチ埋め戻し工程で堆積されたポリシリコン膜
を前記酸化半導体膜をストッパとしてエッチングするエ
ッチバック工程と、 前記酸化半導体膜を前記ストッパ膜をストッパとしてエ
ッチングすることにより記トレンチ内に側壁酸化膜を形
成する酸化膜除去工程と、 前記トレンチ上部のポリシリコン膜を熱酸化して平坦化
する平坦化工程とを実行することを特徴とする絶縁分離
型半導体装置の製造方法。
5. A method of manufacturing an insulation-isolated semiconductor device, comprising: forming an insulation-isolation trench that reaches an insulating function portion in a semiconductor layer formed on a support substrate while being electrically insulated from the support substrate. In the above, an insulating film, a stopper film made of a material having etching selectivity to an oxide semiconductor material, and a mask film made of an oxide semiconductor material are sequentially formed on the semiconductor layer, and the insulating isolation trench is formed on those films. A mask forming step of forming a trench etching mask having a layer structure by forming an opening corresponding to a formation position; and performing anisotropic dry etching using the trench etching mask on the semiconductor layer, A trench etching step of forming a trench reaching the insulating function portion at a position corresponding to the opening; A mask removing step of removing the mask film by wet etching; an oxide film depositing step of depositing an oxide semiconductor film covering the stopper film and the trench; and a trench filling up the trench by depositing polysilicon. A backfilling step; an etchback step of etching the polysilicon film deposited in the trench backfilling step using the oxide semiconductor film as a stopper; and etching the trench using the oxide semiconductor film with the stopper film as a stopper. A method of removing an oxide film for forming a sidewall oxide film on the trench, and a planarization process of thermally oxidizing and planarizing the polysilicon film on the trench.
【請求項6】 前記ストッパ膜は、窒化半導体膜により
形成され、前記半導体層上にフィールド酸化膜を選択酸
化法により形成する際の熱酸化膜として使用されること
を特徴とする請求項1ないし5の何れかに記載の絶縁分
離型半導体装置の製造方法。
6. The method according to claim 1, wherein the stopper film is formed of a nitride semiconductor film, and is used as a thermal oxide film when a field oxide film is formed on the semiconductor layer by a selective oxidation method. 6. The method for manufacturing an insulation-separated semiconductor device according to any one of 5.
JP2001141709A 2001-05-11 2001-05-11 Method of manufacturing an isolation semiconductor device Expired - Fee Related JP4660964B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001141709A JP4660964B2 (en) 2001-05-11 2001-05-11 Method of manufacturing an isolation semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001141709A JP4660964B2 (en) 2001-05-11 2001-05-11 Method of manufacturing an isolation semiconductor device

Publications (2)

Publication Number Publication Date
JP2002343856A true JP2002343856A (en) 2002-11-29
JP4660964B2 JP4660964B2 (en) 2011-03-30

Family

ID=18988117

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001141709A Expired - Fee Related JP4660964B2 (en) 2001-05-11 2001-05-11 Method of manufacturing an isolation semiconductor device

Country Status (1)

Country Link
JP (1) JP4660964B2 (en)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013062323A (en) * 2011-09-12 2013-04-04 Toyota Motor Corp Semiconductor device and manufacturing method of the same
JP2013197134A (en) * 2012-03-16 2013-09-30 Toyota Central R&D Labs Inc Diode
JP2014022593A (en) * 2012-07-19 2014-02-03 Mitsubishi Electric Corp Semiconductor device manufacturing method
CN104934299A (en) * 2014-03-19 2015-09-23 东京毅力科创株式会社 Method And Apparatus For Forming Silicon Oxide Film
CN105990212A (en) * 2015-01-29 2016-10-05 无锡华润上华半导体有限公司 Preparation method of groove isolation structure

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62269335A (en) * 1986-05-12 1987-11-21 インタ−ナショナル ビジネス マシ−ンズ コ−ポレ−ション Manufacture of semiconductor device
JPH03263352A (en) * 1990-03-13 1991-11-22 Fujitsu Ltd Semiconductor device and manufacture thereof
JPH0799240A (en) * 1993-06-23 1995-04-11 Siemens Ag Method for forming insulating trench in substrate for smart power chip
JPH09172061A (en) * 1995-12-18 1997-06-30 Fuji Electric Co Ltd Manufacture of semiconductor device
JP2001093972A (en) * 1999-09-20 2001-04-06 Denso Corp Method for manufacture of semiconductor device

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62269335A (en) * 1986-05-12 1987-11-21 インタ−ナショナル ビジネス マシ−ンズ コ−ポレ−ション Manufacture of semiconductor device
JPH03263352A (en) * 1990-03-13 1991-11-22 Fujitsu Ltd Semiconductor device and manufacture thereof
JPH0799240A (en) * 1993-06-23 1995-04-11 Siemens Ag Method for forming insulating trench in substrate for smart power chip
JPH09172061A (en) * 1995-12-18 1997-06-30 Fuji Electric Co Ltd Manufacture of semiconductor device
JP2001093972A (en) * 1999-09-20 2001-04-06 Denso Corp Method for manufacture of semiconductor device

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013062323A (en) * 2011-09-12 2013-04-04 Toyota Motor Corp Semiconductor device and manufacturing method of the same
JP2013197134A (en) * 2012-03-16 2013-09-30 Toyota Central R&D Labs Inc Diode
JP2014022593A (en) * 2012-07-19 2014-02-03 Mitsubishi Electric Corp Semiconductor device manufacturing method
CN104934299A (en) * 2014-03-19 2015-09-23 东京毅力科创株式会社 Method And Apparatus For Forming Silicon Oxide Film
JP2015179729A (en) * 2014-03-19 2015-10-08 東京エレクトロン株式会社 Method for forming silicon oxide film, and device for forming silicon oxide film
CN105990212A (en) * 2015-01-29 2016-10-05 无锡华润上华半导体有限公司 Preparation method of groove isolation structure

Also Published As

Publication number Publication date
JP4660964B2 (en) 2011-03-30

Similar Documents

Publication Publication Date Title
US5811315A (en) Method of forming and planarizing deep isolation trenches in a silicon-on-insulator (SOI) structure
US5262346A (en) Nitride polish stop for forming SOI wafers
US6071792A (en) Methods of forming shallow trench isolation regions using plasma deposition techniques
JP2000012676A (en) Method of isolating elements through trenches of semiconductor device
JPH05206262A (en) Manufacture of trench structure
US6727150B2 (en) Methods of forming trench isolation within a semiconductor substrate including, Tshaped trench with spacers
JP3363420B2 (en) Method of manufacturing patterned silicon-on-insulator substrate with self-aligned trench
US8088664B2 (en) Method of manufacturing integrated deep and shallow trench isolation structures
US6228741B1 (en) Method for trench isolation of semiconductor devices
JP4660964B2 (en) Method of manufacturing an isolation semiconductor device
TW554468B (en) Trench isolation with self-aligning surface sealing and method for fabricating such a trench isolation
JPH0521591A (en) Manufacture of semiconductor device
GB2333644A (en) A method of forming void free trench isolation
JPH0823027A (en) Manufacture of semiconductor device
US6060371A (en) Process for forming a trench device isolation region on a semiconductor substrate
TW416118B (en) Method of fabricating semiconductor device
KR20000067947A (en) Method of filling trenches in a substrate
KR100214530B1 (en) Method for forming trench element isolation structure
KR20010008607A (en) Method of forming isolation layer in semiconductor device
KR100567028B1 (en) Method for improving profole of shallow trench isolation by using oxidation
JP2004172310A (en) Method for manufacturing semiconductor device
JPH01129439A (en) Manufacture of semiconductor device
KR100920000B1 (en) Method for forming contact of semiconductor device
US6436831B1 (en) Methods of forming insulative plugs and oxide plug forming methods
US20050158963A1 (en) Method of forming planarized shallow trench isolation

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070621

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100616

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100706

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100827

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100830

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20101207

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20101220

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140114

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees