JP2002343021A - Reproducing device and equalization parameter setting method - Google Patents

Reproducing device and equalization parameter setting method

Info

Publication number
JP2002343021A
JP2002343021A JP2001144745A JP2001144745A JP2002343021A JP 2002343021 A JP2002343021 A JP 2002343021A JP 2001144745 A JP2001144745 A JP 2001144745A JP 2001144745 A JP2001144745 A JP 2001144745A JP 2002343021 A JP2002343021 A JP 2002343021A
Authority
JP
Japan
Prior art keywords
signal
waveform equalizer
equalization parameter
equalization
trellis
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2001144745A
Other languages
Japanese (ja)
Inventor
Kazuyuki Yasaka
一行 家坂
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2001144745A priority Critical patent/JP2002343021A/en
Publication of JP2002343021A publication Critical patent/JP2002343021A/en
Pending legal-status Critical Current

Links

Abstract

PROBLEM TO BE SOLVED: To accurately and quickly set an optimum equalization parameter. SOLUTION: In a step [11], a trellis decoder is turned off and the equalization parameter of an analog waveform equalizer is initialized. In a step [12], the equalization parameter is deflected to the initial value and values before and after it to sample the numbers of errors. In a step [13], pieces of error information are compared to determine a climbing direction. In a step [14], the equalization parameter is deflected by one step in the climbing direction. In a step [15], error information is sampled to obtain an evaluation value. In a step [16], the evaluation value is compared with that before change of the equalization parameter. When the evaluation value is smaller (less error), process is returned to the step [14]. When the evaluation value is larger (much error), the equalization parameter before change is taken as the optimum equalization parameter in step [17], and the trellis decoder is turned on in a step [18].

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、例えばデジタル磁
気記録再生装置に適用される再生装置及び等化パラメー
タの設定方法に関する。詳しくは、再生された直後の信
号に対するアナログ波形等化器の等化パラメータの設定
を正確、且つ迅速に行うことができるようにするもので
ある。
The present invention relates to a reproducing apparatus applied to, for example, a digital magnetic recording / reproducing apparatus and a method of setting an equalization parameter. More specifically, the present invention enables accurate and quick setting of an equalization parameter of an analog waveform equalizer for a signal immediately after reproduction.

【0002】[0002]

【従来の技術】例えばデジタル記録再生装置において
は、記録時に記録信号系列に対してトレリスエンコード
を施すと共に、再生時に再生信号をトレリスデコードす
ることによって、信号対雑音比を向上させることが行わ
れている(特開平11−186917号公報等参照)。
一方、磁気記録を利用するデジタル記録再生装置におい
ては、例えばデジタル信号による再生処理を行う前に、
記録再生系の信号特性等を補償する目的で再生信号に対
するアナログ波形等化が行われる。
2. Description of the Related Art For example, in a digital recording / reproducing apparatus, a signal-to-noise ratio is improved by performing trellis encoding on a recording signal sequence during recording and performing trellis decoding on the reproduced signal during reproduction. (See Japanese Patent Application Laid-Open No. 11-186917).
On the other hand, in a digital recording / reproducing apparatus using magnetic recording, for example, before performing a reproducing process using a digital signal,
Analog waveform equalization is performed on a reproduced signal for the purpose of compensating signal characteristics and the like of the recording / reproducing system.

【0003】すなわちデジタル再生装置においても、例
えば磁気ヘッドで再生される再生信号はアナログであ
り、この再生信号をA/D変換した後にデジタルによる
再生処理が行われるものである。そこで例えば位相同期
手段(PLL)を用いて再生信号からクロック信号成分
を抽出し、この抽出されたクロック信号を用いてA/D
変換が行われる。またこのクロック信号は、例えばデジ
タルによる再生処理においても用いられるものである。
That is, also in a digital reproducing apparatus, a reproduced signal reproduced by, for example, a magnetic head is analog, and the reproduced signal is subjected to A / D conversion and then subjected to digital reproduction processing. Therefore, for example, a clock signal component is extracted from the reproduced signal using a phase synchronization means (PLL), and the A / D is extracted using the extracted clock signal.
Conversion is performed. The clock signal is also used, for example, in digital reproduction processing.

【0004】ここで例えば位相同期手段に供給される再
生信号の波形等化に等化誤差が有ると、抽出されるクロ
ック信号のジッター成分が増えエラーレートを悪化させ
る。そのためA/D変換及び位相同期手段に供給される
再生信号に対して、アナログ波形等化器を用いて等化誤
差を抑える処理が行われている。すなわちこのようなア
ナログ波形等化器は、記録再生系の信号特性等に応じて
等化パラメータが変化されるものであり、個々の装置に
ついてその設定が行われるものである。
Here, for example, if there is an equalization error in the waveform equalization of the reproduction signal supplied to the phase synchronization means, the jitter component of the extracted clock signal increases and the error rate deteriorates. For this reason, the reproduction signal supplied to the A / D conversion and phase synchronization means is subjected to processing for suppressing an equalization error using an analog waveform equalizer. That is, in such an analog waveform equalizer, the equalization parameter is changed according to the signal characteristics and the like of the recording / reproducing system, and the setting is performed for each device.

【0005】[0005]

【発明が解決しようとする課題】ところでアナログ波形
等化器の等化誤差は、基本的にはランダム性エラーと考
えて良く、再生信号の信号対雑音比を劣化させることと
等価と考えられる。そこでこのようなランダム性エラー
による雑音を検出して、このランダム性エラーによる雑
音が少なくなるようにアナログ波形等化器の等化パラメ
ータを設定することが考えられる。
By the way, the equalization error of the analog waveform equalizer can be basically considered as a random error, and is considered to be equivalent to deteriorating the signal-to-noise ratio of the reproduced signal. Therefore, it is conceivable to detect noise due to such a random error and set an equalization parameter of the analog waveform equalizer so that noise due to the random error is reduced.

【0006】ところが上述のように再生信号をトレリス
デコードすることによって、このような再生信号のラン
ダム性エラーによる雑音については、いわゆるビタビデ
コードに対して信号対雑音比の換算で約3dB程度の改
善が行われることが知られている。このため元々の再生
信号の信号対雑音比の良い部分では、上述の等化誤差に
よる信号対雑音比の劣化分がマスクされてしまい、例え
ばアナログ波形等化器の等化パラメータを設定する際の
検出されるべき雑音に等化誤差が反映され難くなってし
まう。
However, by performing trellis decoding on the reproduced signal as described above, the noise due to such random errors in the reproduced signal can be improved by about 3 dB in terms of the signal-to-noise ratio in comparison with the so-called Viterbi decoding. It is known to be done. For this reason, in the portion where the signal-to-noise ratio of the original reproduced signal is good, the deterioration of the signal-to-noise ratio due to the above-described equalization error is masked. It becomes difficult for the noise to be detected to reflect the equalization error.

【0007】さらに記録媒体として磁気テープを用いて
いる場合には、テープ上に存在する突起などが原因で発
生するバースト性エラーがランダム性エラーに比べ相対
的に増加することになり、上述のアナログ波形等化器の
等化パラメータを設定する際の検出されるべき雑音に等
化誤差が一層反映され難くなってしまう。この結果、上
述のアナログ波形等化器の等化パラメータを設定する際
の制御の制御スピードが鈍り、最適な等化パラメータを
設定することが極めて困難になる。
Further, when a magnetic tape is used as a recording medium, a burst error generated due to a protrusion or the like existing on the tape is relatively increased as compared with a random error. It becomes more difficult for an equalization error to be reflected in noise to be detected when setting an equalization parameter of the waveform equalizer. As a result, the control speed of the control when setting the equalization parameter of the analog waveform equalizer described above becomes slow, and it becomes extremely difficult to set the optimum equalization parameter.

【0008】この出願はこのような点に鑑みて成された
ものであって、解決しようとする問題点は、従来の装置
では、アナログ波形等化器の等化パラメータを設定する
際の検出されるべき雑音に等化誤差が反映され難く、最
適な等化パラメータを正確、且つ迅速に設定することが
困難であり、その結果、等化誤差の大きい信号を位相同
期手段等に供給することになって、システムのエラーレ
ートの悪化を防止することができなかったというもので
ある。
The present application has been made in view of the above points, and the problem to be solved is that, in the conventional device, the detection when setting the equalization parameter of the analog waveform equalizer is performed. It is difficult to reflect the equalization error to the noise to be set, and it is difficult to set the optimum equalization parameter accurately and quickly. As a result, it was not possible to prevent the deterioration of the error rate of the system.

【0009】[0009]

【課題を解決するための手段】このため本発明において
は、適応型デジタル波形等化器及びトレリスデコード回
路を不動作にし、単なるスレッショルドデコーダーにし
た状態でエラー訂正回路のエラー訂正数を評価値として
アナログ波形等化器の等化パラメータの設定を行うよう
にしたものであって、これによれば、アナログ波形等化
器の等化パラメータを設定する際の検出される雑音に等
化誤差が良好に反映され、最適な等化パラメータを正
確、且つ迅速に設定することできる。
For this reason, in the present invention, the adaptive digital waveform equalizer and the trellis decoding circuit are made inoperative, and the number of error corrections of the error correction circuit is used as an evaluation value in a state where the adaptive digital waveform equalizer and the trellis decoding circuit are merely a threshold decoder. According to this configuration, the equalization parameter of the analog waveform equalizer is set, and according to this configuration, the noise detected when setting the equalization parameter of the analog waveform equalizer has a good equalization error. And the optimum equalization parameter can be set accurately and quickly.

【0010】[0010]

【発明の実施の形態】すなわち本発明は、トレリスエン
コードされた信号を再生し、再生された信号をアナログ
波形等化器を通じて位相同期手段に供給して再生された
信号に位相同期したクロック信号を生成すると共に、ク
ロック信号を用いて再生された信号のA/D変換を行
い、A/D変換された信号を適応型デジタル波形等化器
を通じてトレリスエンコードに対するトレリスデコード
回路に供給し、トレリスデコード回路の出力信号をエラ
ー訂正回路に供給して再生出力信号を得る再生装置に対
して、適応型デジタル波形等化器及びトレリスデコード
回路を不動作にし、単なるスレッショルドデコーダーに
した状態でエラー訂正回路のエラー訂正数を評価値とし
てアナログ波形等化器の等化パラメータの設定を行って
なるものである。
More specifically, the present invention reproduces a trellis-encoded signal, supplies the reproduced signal to a phase synchronizing means through an analog waveform equalizer, and outputs a clock signal phase-synchronized with the reproduced signal. Generating and A / D converting the reproduced signal using the clock signal, and supplying the A / D converted signal to a trellis decoding circuit for trellis encoding through an adaptive digital waveform equalizer; Output signal to the error correction circuit to obtain a reproduction output signal, the adaptive digital waveform equalizer and the trellis decode circuit are disabled, and the error correction circuit error is output in the state of a simple threshold decoder. The equalization parameters of the analog waveform equalizer are set using the number of corrections as an evaluation value.

【0011】以下、図面を参照して本発明を説明する
に、図1は本発明による再生装置及び等化パラメータの
設定方法を適用したデジタル磁気記録再生装置の一実施
形態の構成を示すブロック図である。
FIG. 1 is a block diagram showing the configuration of an embodiment of a digital magnetic recording / reproducing apparatus to which a reproducing apparatus and an equalization parameter setting method according to the present invention are applied. It is.

【0012】図1において、入力端子10に供給される
記録信号系列がトレリスエンコーダー11に供給されて
トレリスエンコードされる。このトレリスエンコードさ
れた記録信号系列が記録アンプ12を通じて記録ヘッド
21に供給され、磁気テープ22に記録される。さらに
磁気テープ22に記録された信号が再生ヘッド23で再
生される。そしてこの再生ヘッド23で再生された再生
信号が再生アンプ13を通じて取り出される。
In FIG. 1, a recording signal sequence supplied to an input terminal 10 is supplied to a trellis encoder 11 and trellis encoded. The trellis-encoded recording signal sequence is supplied to the recording head 21 through the recording amplifier 12 and recorded on the magnetic tape 22. Further, the signal recorded on the magnetic tape 22 is reproduced by the reproducing head 23. Then, a reproduction signal reproduced by the reproduction head 23 is taken out through the reproduction amplifier 13.

【0013】さらに再生アンプ13からの再生信号(ア
ナログ信号)が、記録再生系の信号特性等を補償する目
的のアナログ波形等化器14に供給される。このアナロ
グ波形等化器14を通過した信号が位相同期手段(PL
L)15に供給されて再生信号からクロック信号成分が
抽出される。そしてアナログ波形等化器14を通過した
信号がA/D変換器16に供給され、このA/D変換器
16に位相同期手段15からのクロック信号が供給され
て再生信号のデジタル変換が行われる。
Further, a reproduction signal (analog signal) from the reproduction amplifier 13 is supplied to an analog waveform equalizer 14 for compensating signal characteristics and the like of the recording / reproduction system. The signal that has passed through the analog waveform equalizer 14 is phase-synchronized (PL
L) 15 and a clock signal component is extracted from the reproduced signal. The signal that has passed through the analog waveform equalizer 14 is supplied to an A / D converter 16, and a clock signal from the phase synchronization unit 15 is supplied to the A / D converter 16 to perform digital conversion of a reproduced signal. .

【0014】このデジタル変換された再生信号がデジタ
ル波形等化器17に供給される。そしてこのデジタル波
形等化器17を通過した信号がトレリスデコーダー18
に供給されてトレリスデコードが行われる。さらにトレ
リスデコーダー18からの信号が任意のエラー訂正符号
等を用いるエラー訂正回路19に供給される。これによ
ってエラー訂正回路19では、供給される再生信号中の
エラーの検出及び訂正が行われ、元の記録信号系列が復
元される。
The digitally converted reproduction signal is supplied to a digital waveform equalizer 17. The signal passed through the digital waveform equalizer 17 is converted to a trellis decoder 18.
To perform trellis decoding. Further, a signal from the trellis decoder 18 is supplied to an error correction circuit 19 using an arbitrary error correction code or the like. As a result, the error correction circuit 19 detects and corrects errors in the supplied reproduction signal, and restores the original recording signal sequence.

【0015】それと共に、例えば工場出荷時において、
このエラー訂正回路19でのエラーの訂正数がエラー情
報として制御用のマイクロコンピュータ(CPU)20
に供給される。これによりマイクロコンピュータ20で
は、上述のエラー訂正回路19からのエラー情報を評価
値としてアナログ波形等化器14に対する等化パラメー
タの設定が行われる。すなわちこの調整はマイクロコン
ピュータ20において、例えば次の図2及び図3に示す
ようなフローチャートに従って行われる。
At the same time, for example, at the time of factory shipment,
The number of error corrections in the error correction circuit 19 is used as error information as a control microcomputer (CPU) 20.
Supplied to As a result, the microcomputer 20 sets the equalization parameters for the analog waveform equalizer 14 using the error information from the error correction circuit 19 as an evaluation value. That is, this adjustment is performed in the microcomputer 20 according to, for example, the following flowcharts shown in FIGS.

【0016】まず、図2は全体の処理の流れを示し、ス
タートされるとステップ〔1〕で信号を記録し、再生が
開始される。そしてステップ〔2〕でデジタル波形等化
器17のタップ係数を初期化し、ステップ〔3〕でアナ
ログ波形等化器14に対する等化パラメータの自動調整
が行われる。これによってアナログ波形等化器14に対
する等化パラメータの設定が行われ、さらにステップ
〔4〕でデジタル波形等化器17のタップ係数の自動調
整が行われて処理はストップされる。
First, FIG. 2 shows the flow of the entire processing. When the processing is started, a signal is recorded in step [1], and reproduction is started. Then, in step [2], the tap coefficients of the digital waveform equalizer 17 are initialized, and in step [3], automatic adjustment of the equalization parameters for the analog waveform equalizer 14 is performed. As a result, the equalization parameters for the analog waveform equalizer 14 are set, and the tap coefficients of the digital waveform equalizer 17 are automatically adjusted in step [4], and the process is stopped.

【0017】また、図3には、いわゆる山登り制御によ
る自動調整のアルゴリズムを示す。この図3において処
理がスタートされると、まずステップ〔11〕でトレリ
スデコーダー18がオフされることで単なるスレッショ
ルドデコーダーにされると共に、アナログ波形等化器1
4の等化パラメータが初期化される。次にステップ〔1
2〕で初期値とその前後に等化パラメータを振ってエラ
ー数がサンプリングされる。そしてステップ〔13〕で
3者のエラー情報が比較されて少ない方向が山登り方向
とされる。
FIG. 3 shows an algorithm for automatic adjustment by so-called hill-climbing control. When the processing is started in FIG. 3, the trellis decoder 18 is turned off in step [11] to make a simple threshold decoder, and the analog waveform equalizer 1
Four equalization parameters are initialized. Next, step [1
In 2], the number of errors is sampled by assigning an equalization parameter before and after the initial value. Then, in step [13], the three pieces of error information are compared, and the direction in which the error information is small is set as the hill-climbing direction.

【0018】さらにステップ〔14〕で上述の山登り方
向に等化パラメータが1ステップ振られる。そしてステ
ップ〔15〕で、その状態でのエラー情報がサンプリン
グされて評価値が決定される。さらにこの決定された評
価値が、ステップ〔16〕で等化パラメータの変更前の
評価値と比較される。そしてこのステップ〔16〕で評
価値が小さい(エラーが少ない)ときは、ステップ〔1
4〕に戻されてステップ〔14〕〜〔16〕の動作が繰
り返される。
In step [14], the equalization parameter is shifted by one step in the above-mentioned hill-climbing direction. Then, in step [15], the error information in that state is sampled to determine an evaluation value. Further, the determined evaluation value is compared with the evaluation value before the change of the equalization parameter in step [16]. If the evaluation value is small (the number of errors is small) in step [16], step [1]
4] and the operations of steps [14] to [16] are repeated.

【0019】また、ステップ〔16〕で評価値が大きい
(エラーが多い)ときは、ステップ〔17〕で変更前の
等化パラメータが最適の等化パラメータとされる。そし
てステップ〔18〕でトレリスデコーダー18がオンさ
れて処理はストップされる。このようにして、評価値が
最も小さい(エラーが最も少ない)ときの等化パラメー
タが最適の等化パラメータとされ、アナログ波形等化器
14に対する等化パラメータの自動調整が行われる。
If the evaluation value is large (there are many errors) in step [16], the equalization parameter before the change is made the optimum equalization parameter in step [17]. Then, in step [18], the trellis decoder 18 is turned on and the processing is stopped. In this way, the equalization parameter when the evaluation value is the smallest (the error is the smallest) is determined as the optimal equalization parameter, and the automatic adjustment of the equalization parameter for the analog waveform equalizer 14 is performed.

【0020】なお、上述の実施形態において、トレリス
デコーダー18がオンされているときの等化パラメータ
の変化に対するエラー数の状況は図4のAに示すように
なっている。これに対してトレリスデコーダー18がオ
フされたときの等化パラメータの変化に対するエラー数
の状況は図4のBに示すようになり、等化パラメータの
変化に対してエラー数が如実に変化して、アナログ波形
等化器14に対する等化パラメータの自動調整が正確、
且つ迅速に行われるものである。
In the above-described embodiment, the situation of the number of errors with respect to the change of the equalization parameter when the trellis decoder 18 is turned on is as shown in FIG. 4A. On the other hand, the situation of the number of errors with respect to the change of the equalization parameter when the trellis decoder 18 is turned off is as shown in FIG. 4B, and the number of errors changes with the change of the equalization parameter. Automatic adjustment of the equalization parameter for the analog waveform equalizer 14 is accurate,
And it is done quickly.

【0021】従ってこの実施形態において、適応型デジ
タル波形等化器及びトレリスデコード回路を不動作に
し、単なるスレッショルドデコーダーにした状態でエラ
ー訂正回路のエラー訂正数を評価値としてアナログ波形
等化器の等化パラメータの設定を行うようにしたことに
よって、アナログ波形等化器の等化パラメータを設定す
る際の検出される雑音に等化誤差が良好に反映され、最
適な等化パラメータを正確、且つ迅速に設定することが
できる。
Accordingly, in this embodiment, the adaptive digital waveform equalizer and the trellis decoding circuit are made inoperable, and the number of error corrections of the error correction circuit is evaluated as an evaluation value in a state of a simple threshold decoder. By performing the setting of the equalization parameter, the equalization error is satisfactorily reflected in the noise detected when the equalization parameter of the analog waveform equalizer is set, and the optimum equalization parameter can be accurately and quickly determined. Can be set to

【0022】これによって、従来の装置では、アナログ
波形等化器の等化パラメータを設定する際の検出される
べき雑音に等化誤差が反映され難く、最適な等化パラメ
ータを正確、且つ迅速に設定することが困難であり、そ
の結果、等化誤差の大きい信号を位相同期手段等に供給
することになって、システムのエラーレートの悪化を防
止することができなかったものを、本発明によればこれ
らの問題点を容易に解消することができるものである。
As a result, in the conventional apparatus, it is difficult for the noise to be detected when setting the equalization parameter of the analog waveform equalizer to reflect the equalization error, and the optimum equalization parameter can be accurately and promptly determined. It is difficult to set, and as a result, a signal having a large equalization error is supplied to the phase synchronization means and the like, and the deterioration of the error rate of the system cannot be prevented. According to this, these problems can be easily solved.

【0023】こうして上述の再生装置によれば、トレリ
スエンコードされた信号を再生し、再生された信号をア
ナログ波形等化器を通じて位相同期手段に供給して再生
された信号に位相同期したクロック信号を生成すると共
に、クロック信号を用いて再生された信号のA/D変換
を行い、A/D変換された信号を適応型デジタル波形等
化器を通じてトレリスエンコードに対するトレリスデコ
ード回路に供給し、トレリスデコード回路の出力信号を
エラー訂正回路に供給して再生出力信号を得る再生装置
であって、適応型デジタル波形等化器及びトレリスデコ
ード回路を不動作にし、単なるスレッショルドデコーダ
ーにした状態でエラー訂正回路のエラー訂正数を評価値
としてアナログ波形等化器の等化パラメータの設定を行
うことにより、最適な等化パラメータの設定を正確、且
つ迅速に行うことができるものである。
Thus, according to the above-described reproducing apparatus, the trellis-encoded signal is reproduced, and the reproduced signal is supplied to the phase synchronizing means through the analog waveform equalizer, and the clock signal phase-synchronized with the reproduced signal is obtained. A / D conversion is performed on the reproduced signal using the clock signal, and the A / D converted signal is supplied to a trellis decoding circuit for trellis encoding through an adaptive digital waveform equalizer. A reproduction device for supplying a reproduced output signal to the error correction circuit to obtain a reproduced output signal, wherein the adaptive digital waveform equalizer and the trellis decoding circuit are disabled, and the error correction circuit operates as a simple threshold decoder. By setting the equalization parameters of the analog waveform equalizer using the number of corrections as the evaluation value, The setting of the Do equalization parameter accurately, those that can and quickly perform it.

【0024】また、上述の等化パラメータの設定方法に
よれば、トレリスエンコードされた信号を再生し、再生
された信号をアナログ波形等化器を通じて位相同期手段
に供給して再生された信号に位相同期したクロック信号
を生成すると共に、クロック信号を用いて再生された信
号のA/D変換を行い、A/D変換された信号を適応型
デジタル波形等化器を通じてトレリスエンコードに対す
るトレリスデコード回路に供給し、トレリスデコード回
路の出力信号をエラー訂正回路に供給して再生出力信号
を得る再生装置に対して、適応型デジタル波形等化器及
びトレリスデコード回路を不動作にし、単なるスレッシ
ョルドデコーダーにした状態でエラー訂正回路のエラー
訂正数を評価値としてアナログ波形等化器の等化パラメ
ータの設定を行うことにより、最適な等化パラメータの
設定を正確、且つ迅速に行うことができるものである。
Further, according to the above-described method for setting the equalization parameters, the trellis-encoded signal is reproduced, and the reproduced signal is supplied to the phase synchronization means through an analog waveform equalizer, and the reproduced signal is phase-shifted. Along with generating a synchronized clock signal, A / D conversion of the reproduced signal is performed using the clock signal, and the A / D converted signal is supplied to a trellis decoding circuit for trellis encoding through an adaptive digital waveform equalizer. Then, the adaptive digital waveform equalizer and the trellis decoding circuit are disabled for the reproducing apparatus that supplies the output signal of the trellis decoding circuit to the error correction circuit and obtains a reproduction output signal, and the state is changed to a mere threshold decoder. Sets the equalization parameter of the analog waveform equalizer using the number of error corrections of the error correction circuit as the evaluation value. And the one in which the setting of the optimum equalization parameters accurate, can be carried out and quickly.

【0025】なお本発明は、上述の説明した実施の形態
に限定されるものではなく、本発明の精神を逸脱するこ
となく種々の変形が可能とされるものである。
The present invention is not limited to the above-described embodiment, but can be variously modified without departing from the spirit of the present invention.

【0026】[0026]

【発明の効果】従って請求項1の発明によれば、適応型
デジタル波形等化器及びトレリスデコード回路を不動作
にし、単なるスレッショルドデコーダーにした状態でエ
ラー訂正回路のエラー訂正数を評価値としてアナログ波
形等化器の等化パラメータの設定を行うようにしたこと
によって、アナログ波形等化器の等化パラメータを設定
する際の検出される雑音に等化誤差が良好に反映され、
最適な等化パラメータを正確、且つ迅速に設定すること
ができるものである。
Therefore, according to the first aspect of the present invention, the adaptive digital waveform equalizer and the trellis decoding circuit are made inoperative, and the number of error corrections of the error correction circuit is evaluated as an evaluation value in the state of a simple threshold decoder. By performing the setting of the equalization parameter of the waveform equalizer, the equalization error is favorably reflected in the noise detected when setting the equalization parameter of the analog waveform equalizer,
An optimum equalization parameter can be set accurately and quickly.

【0027】また、請求項2の発明によれば、アナログ
波形等化器の等化パラメータの設定は、内蔵されるマイ
クロコンピュータでの山登り制御による自動調整によっ
て行われることによって、最適な等化パラメータの設定
を正確、且つ迅速に行うことができるものである。
According to the second aspect of the present invention, the setting of the equalization parameter of the analog waveform equalizer is performed by automatic adjustment by hill-climbing control by a built-in microcomputer, so that the optimum equalization parameter is set. Can be set accurately and quickly.

【0028】さらに請求項3の発明によれば、適応型デ
ジタル波形等化器及びトレリスデコード回路を不動作に
し、単なるスレッショルドデコーダーにした状態でエラ
ー訂正回路のエラー訂正数を評価値としてアナログ波形
等化器の等化パラメータの設定を行うようにしたことに
よって、アナログ波形等化器の等化パラメータを設定す
る際の検出される雑音に等化誤差が良好に反映され、最
適な等化パラメータを正確、且つ迅速に設定することが
できるものである。
According to the third aspect of the present invention, the adaptive digital waveform equalizer and the trellis decoding circuit are made inoperable, and a simple threshold decoder is used. By setting the equalizer parameters of the equalizer, the equalization error is favorably reflected in the noise detected when setting the equalizer parameters of the analog waveform equalizer. It can be set accurately and quickly.

【0029】また、請求項4の発明によれば、アナログ
波形等化器の等化パラメータの設定は、内蔵されるマイ
クロコンピュータでの山登り制御による自動調整によっ
て行われることによって、最適な等化パラメータの設定
を正確、且つ迅速に行うことができるものである。
According to the fourth aspect of the present invention, the setting of the equalization parameter of the analog waveform equalizer is performed by automatic adjustment by hill-climbing control by a built-in microcomputer, so that the optimum equalization parameter is set. Can be set accurately and quickly.

【0030】これによって、従来の装置では、アナログ
波形等化器の等化パラメータを設定する際の検出される
べき雑音に等化誤差が反映され難く、最適な等化パラメ
ータを正確、且つ迅速に設定することが困難であり、そ
の結果、等化誤差の大きい信号を位相同期手段等に供給
することになって、システムのエラーレートの悪化を防
止することができなかったものを、本発明によればこれ
らの問題点を容易に解消することができるものである。
As a result, in the conventional apparatus, it is difficult for the equalization error to be reflected in the noise to be detected when setting the equalization parameter of the analog waveform equalizer, and the optimum equalization parameter can be accurately and quickly determined. It is difficult to set, and as a result, a signal having a large equalization error is supplied to the phase synchronization means and the like, and it is not possible to prevent the deterioration of the system error rate. According to this, these problems can be easily solved.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明による再生装置及び等化パラメータの設
定方法を適用したデジタル磁気記録再生装置の一実施形
態の構成を示すブロック図である。
FIG. 1 is a block diagram showing a configuration of an embodiment of a digital magnetic recording / reproducing apparatus to which a reproducing apparatus and a method for setting an equalization parameter according to the present invention are applied.

【図2】その動作の説明のためのフローチャート図であ
る。
FIG. 2 is a flowchart for explaining the operation.

【図3】その動作の説明のためのフローチャート図であ
る。
FIG. 3 is a flowchart for explaining the operation.

【図4】その説明のための図である。FIG. 4 is a diagram for the explanation.

【符号の説明】[Explanation of symbols]

10…入力端子、11…トレリスエンコーダー、12…
記録アンプ、13…再生アンプ、14…アナログ波形等
化器、15…位相同期手段(PLL)、16…A/D変
換器、17…デジタル波形等化器、18…トレリスデコ
ーダー、19…エラー訂正回路、20…マイクロコンピ
ュータ(CPU)、21…記録ヘッド、22…磁気テー
プ、23…再生ヘッド
10 input terminal, 11 trellis encoder, 12
Recording amplifier, 13: reproduction amplifier, 14: analog waveform equalizer, 15: phase synchronization means (PLL), 16: A / D converter, 17: digital waveform equalizer, 18: trellis decoder, 19: error correction Circuit, 20: microcomputer (CPU), 21: recording head, 22: magnetic tape, 23: reproducing head

Claims (4)

【特許請求の範囲】[Claims] 【請求項1】 トレリスエンコードされた信号を再生
し、 前記再生された信号をアナログ波形等化器を通じて位相
同期手段に供給して前記再生された信号に位相同期した
クロック信号を生成すると共に、 前記クロック信号を用いて前記再生された信号のA/D
変換を行い、 前記A/D変換された信号を適応型デジタル波形等化器
を通じて前記トレリスエンコードに対するトレリスデコ
ード回路に供給し、 前記トレリスデコード回路の出力信号をエラー訂正回路
に供給して再生出力信号を得る再生装置であって、 前記適応型デジタル波形等化器及び前記トレリスデコー
ド回路を不動作にし、単なるスレッショルドデコーダー
にした状態で前記エラー訂正回路のエラー訂正数を評価
値として前記アナログ波形等化器の等化パラメータの設
定を行うことを特徴とする再生装置。
1. A trellis-encoded signal is reproduced, and the reproduced signal is supplied to phase synchronization means through an analog waveform equalizer to generate a clock signal phase-synchronized with the reproduced signal. A / D of the reproduced signal using a clock signal
Performing a conversion, supplying the A / D-converted signal to a trellis decoding circuit for the trellis encoding through an adaptive digital waveform equalizer, supplying an output signal of the trellis decoding circuit to an error correction circuit, and outputting a reproduced output signal. Wherein the adaptive digital waveform equalizer and the trellis decoding circuit are disabled, and the analog waveform equalization is performed using the number of error corrections of the error correction circuit as an evaluation value in a state of a simple threshold decoder. A reproduction apparatus for setting equalization parameters of a device.
【請求項2】 前記アナログ波形等化器の等化パラメー
タの設定は、 内蔵されるマイクロコンピュータでの山登り制御による
自動調整によって行われることを特徴とする請求項1記
載の再生装置。
2. The reproducing apparatus according to claim 1, wherein the setting of the equalization parameter of the analog waveform equalizer is performed by automatic adjustment by hill-climbing control by a built-in microcomputer.
【請求項3】 トレリスエンコードされた信号を再生
し、 前記再生された信号をアナログ波形等化器を通じて位相
同期手段に供給して前記再生された信号に位相同期した
クロック信号を生成すると共に、 前記クロック信号を用いて前記再生された信号のA/D
変換を行い、 前記A/D変換された信号を適応型デジタル波形等化器
を通じて前記トレリスエンコードに対するトレリスデコ
ード回路に供給し、 前記トレリスデコード回路の出力信号をエラー訂正回路
に供給して再生出力信号を得る再生装置に対して、 前記適応型デジタル波形等化器及び前記トレリスデコー
ド回路を不動作にし、単なるスレッショルドデコーダー
にした状態で前記エラー訂正回路のエラー訂正数を評価
値として前記アナログ波形等化器の等化パラメータの設
定を行うことを特徴とする等化パラメータの設定方法。
3. Regenerating a trellis-encoded signal, supplying the reproduced signal to a phase synchronization means through an analog waveform equalizer, and generating a clock signal phase-synchronized with the reproduced signal; A / D of the reproduced signal using a clock signal
Performing a conversion, supplying the A / D-converted signal to a trellis decoding circuit for the trellis encoding through an adaptive digital waveform equalizer, supplying an output signal of the trellis decoding circuit to an error correction circuit, and outputting a reproduced output signal. For the reproducing apparatus that obtains the above, the adaptive digital waveform equalizer and the trellis decoding circuit are made inoperable, and the analog waveform equalization is performed using the number of error corrections of the error correction circuit as an evaluation value in a state of a simple threshold decoder. A method for setting an equalization parameter, comprising setting an equalization parameter of a vessel.
【請求項4】 内蔵されるマイクロコンピュータでの山
登り制御による自動調整によって前記アナログ波形等化
器の等化パラメータの設定が行われることを特徴とする
請求項3記載の等化パラメータの設定方法。
4. The method of setting an equalization parameter according to claim 3, wherein the setting of the equalization parameter of the analog waveform equalizer is performed by automatic adjustment by hill-climbing control by a built-in microcomputer.
JP2001144745A 2001-05-15 2001-05-15 Reproducing device and equalization parameter setting method Pending JP2002343021A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001144745A JP2002343021A (en) 2001-05-15 2001-05-15 Reproducing device and equalization parameter setting method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001144745A JP2002343021A (en) 2001-05-15 2001-05-15 Reproducing device and equalization parameter setting method

Publications (1)

Publication Number Publication Date
JP2002343021A true JP2002343021A (en) 2002-11-29

Family

ID=18990649

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001144745A Pending JP2002343021A (en) 2001-05-15 2001-05-15 Reproducing device and equalization parameter setting method

Country Status (1)

Country Link
JP (1) JP2002343021A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007151044A (en) * 2005-11-30 2007-06-14 Fujitsu Ltd Interface for serial transfer

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007151044A (en) * 2005-11-30 2007-06-14 Fujitsu Ltd Interface for serial transfer
JP4652961B2 (en) * 2005-11-30 2011-03-16 富士通株式会社 Serial transfer interface

Similar Documents

Publication Publication Date Title
US6477125B1 (en) Decoding apparatus
TWI501157B (en) Systems and methods for mitigating latency in a data detector feedback loop
KR19980064798A (en) Adaptive equalizer
US7193942B2 (en) Phase difference correction apparatus and data reproduction apparatus including data header detection apparatus
JP2002525783A (en) Amplitude level generation for partial response maximum likelihood bit detector
US7477709B2 (en) Device and method for data reproduction
US20070009074A1 (en) Timing recovery apparatus and method with frequency protection
US7460451B2 (en) Information-reproducing apparatus equipped with PLL circuit
JPH06124545A (en) Automatic phase adjusting circuit for clock signals
JP2002343021A (en) Reproducing device and equalization parameter setting method
US20050053174A1 (en) Device and method for data reproduction
JP2002343022A (en) Reproducing device and adaptive equalization method
JP4121444B2 (en) Data playback device
JP2008159138A (en) Reproduction device and reproducing method, signal processor and signal processing method, and program
JPH0896516A (en) Clock generating device
JP2001250334A (en) Information reproducing device and reproducing method
KR100936031B1 (en) Apparatus for detecting binary signal using non-linear transformer
JPH09282808A (en) Data processing apparatus and method therefor
JP2005527060A (en) Semi-synchronous receiver and apparatus for reading information
JP2008146696A (en) Data reproducing device
JPH0863888A (en) Signal processing apparatus
JP2007184029A (en) Data reproduction control ic
JP2001338471A (en) Data reproducing device
JP3468370B2 (en) Playback device
JP2005166188A (en) Digital audio signal processor and digital audio signal processing method