JP2002342126A - Device and method for performing program - Google Patents

Device and method for performing program

Info

Publication number
JP2002342126A
JP2002342126A JP2001145226A JP2001145226A JP2002342126A JP 2002342126 A JP2002342126 A JP 2002342126A JP 2001145226 A JP2001145226 A JP 2001145226A JP 2001145226 A JP2001145226 A JP 2001145226A JP 2002342126 A JP2002342126 A JP 2002342126A
Authority
JP
Japan
Prior art keywords
execution
program
target
host machine
machine
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2001145226A
Other languages
Japanese (ja)
Inventor
Takayuki Masuda
貴之 増田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP2001145226A priority Critical patent/JP2002342126A/en
Publication of JP2002342126A publication Critical patent/JP2002342126A/en
Pending legal-status Critical Current

Links

Abstract

PROBLEM TO BE SOLVED: To predict and confirm an execution speed when a program is operated on a target machine in a cross environment on a computer for development. SOLUTION: An execution interruption time is calculated on the basis of an execution time of a target program in the target machine and a host machine (step S401). The target program is loaded (step S402). One instruction is extracted from the target program (step S403), and prescribed processing corresponding to the extracted one instruction is carried out (step S404). Execution interruption processing is performed (step S405), whether or not the entire instructions are processed is decided after a designated execution interruption time passes (step S406), and if remaining instructions exist, the processing is repeated from the step S403.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、プログラム実行装
置及びプログラム実行方法に関し、より詳細には、クロ
ス開発環境において、ターゲットとなるプログラムをタ
ーゲットマシン上で実行したのと同じ実行速度で、ホス
トマシン上で実行するプログラム実行装置、プログラム
実行方法及びコンピュータ読取可能な記憶媒体に関す
る。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a program execution device and a program execution method, and more particularly, to a host machine at the same execution speed as that of executing a target program on a target machine in a cross development environment. The present invention relates to a program execution device, a program execution method, and a computer-readable storage medium executed on the computer.

【0002】[0002]

【従来の技術】従来から、あるコンピュータシステム上
で動作するプログラムを開発するとき、そのシステムと
は別のシステム上でそのプログラムを開発する場合があ
り、このような開発は、クロス開発と呼ばれている。
2. Description of the Related Art Conventionally, when a program that operates on a certain computer system is developed, the program may be developed on a system different from the system. Such development is called cross development. ing.

【0003】クロス開発は、例えばプログラムを動作さ
せるべきコンピュータシステムが、CPUやメモリの性
能、あるいはコンパイラやデバッカなどのユーティリテ
ィプログラムが有する機能の点でプログラム開発に適し
ておらず、十分な開発環境を備えていない場合に行われ
る。このような場合、前記コンピュータシステム上でプ
ログラム開発を行うよりも、より高性能かつ高機能な別
のコンピュータシステムを使用してプログラム開発を行
う方が、効率が良いからである。
In the cross development, for example, a computer system on which a program is to operate is not suitable for program development in terms of the performance of a CPU or memory, or the functions of a utility program such as a compiler or a debugger. This is done if you do not have it. In such a case, it is more efficient to develop a program using another computer system having higher performance and higher functionality than to develop a program on the computer system.

【0004】[0004]

【発明が解決しようとする課題】しかしながら、上述し
た従来のクロス開発では、開発用コンピュータとターゲ
ットマシン(あるいはターゲットコンピュータ)のCP
U性能の違い等の理由により、開発用コンピュータ上で
のプログラムの実行速度とターゲットシステム上でのプ
ログラムの実行速度が異なる場合がある。従って、開発
用コンピュータ上で動作させたときには要求仕様を満た
し、性能上問題がなかったプログラムであっても、ター
ゲットマシン上で動作させたときにプログラムの要求仕
様を満たさない場合があるという問題があった。
However, in the conventional cross-development described above, the development computer and the CP of the target machine (or the target computer) are used.
The execution speed of the program on the development computer may be different from the execution speed of the program on the target system due to a difference in U performance or the like. Therefore, there is a problem that a program that satisfies the required specifications when operated on a development computer and has no performance problem may not satisfy the required specifications of the program when operated on a target machine. there were.

【0005】本発明は、このような問題に鑑みてなされ
たものであり、その目的とするところは、プログラムを
ターゲットマシン上で動作させたときの実行速度を、開
発用コンピュータ上で予測し、確認することができるプ
ログラム実行装置及びプログラム実行方法を提供するこ
とにある。
The present invention has been made in view of such a problem, and an object of the present invention is to predict, on a development computer, an execution speed when a program is operated on a target machine. An object of the present invention is to provide a program execution device and a program execution method that can be checked.

【0006】[0006]

【課題が解決するための手段】上記目的を達成するた
め、本発明の請求項1に記載の発明は、ターゲットマシ
ンで実行されるべきターゲットプログラムを、ホストマ
シン上で実行するプログラム実行装置であって、前記タ
ーゲットプログラムのターゲットマシン上での実行時間
と、前記ホストマシン上での実行時間とに基づいて実行
性能比率を求める実行性能取得手段と、前記求められた
実行性能比率を用いて、前記ホストマシンにおける前記
ターゲットプログラムの実行速度を調整する実行速度調
整手段とを備えたことを特徴とする。
According to one aspect of the present invention, there is provided a program execution apparatus for executing a target program to be executed on a target machine on a host machine. The execution time of the target program on the target machine, the execution performance obtaining means for calculating the execution performance ratio based on the execution time on the host machine, using the obtained execution performance ratio, Execution speed adjusting means for adjusting the execution speed of the target program in the host machine.

【0007】また、請求項2に記載の発明は、請求項1
に記載のプログラム実行装置において、前記実行速度調
整手段は、前記ターゲットプログラムの1命令を実行す
るたびに、前記実行性能比率に応じた実行中断処理を行
うインタープリタを有することを特徴とする。
[0007] The invention described in claim 2 is the first invention.
Wherein the execution speed adjusting means includes an interpreter that executes an execution interruption process according to the execution performance ratio each time one instruction of the target program is executed.

【0008】また、請求項3に記載の発明は、請求項1
に記載のプログラム実行装置において、前記実行速度調
整手段は、前記ターゲットプログラムの1命令を実行す
るたびに、前記求められた実行性能比率に基づいてnop
命令をループさせるインタープリタを有することを特徴
とする。
[0008] The invention described in claim 3 is the first invention.
In the program execution device described in the above, the execution speed adjustment means, every time one instruction of the target program is executed, based on the determined execution performance ratio,
It has an interpreter for looping instructions.

【0009】また、請求項4に記載の発明は、請求項1
に記載のプログラム実行装置において、前記ターゲット
プログラムをアセンブリプログラムに変換し、該変換さ
れたアセンブリプログラム内の全てのアセンブリ命令の
各々に、前記求められた実行性能比率に応じた数のnop
命令を挿入する手段を更に備え、前記ホストマシンは前
記挿入する手段によりnop命令が挿入されたアセンブリ
プログラムを実行することを特徴とする。
The invention described in claim 4 is the first invention.
Wherein the target program is converted into an assembly program, and each of all assembly instructions in the converted assembly program is provided with a number of nop according to the determined execution performance ratio.
The host machine further comprises means for inserting an instruction, wherein the host machine executes the assembly program in which the nop instruction is inserted by the inserting means.

【0010】また、請求項5に記載の発明は、請求項1
に記載のプログラム実行装置において、前記ターゲット
プログラムをコンパイルする際、該ターゲットプログラ
ムに含まれた全ての命令の各々に、前記実行性能比率に
応じた数のnop命令を挿入する手段を更に備えたことを
特徴とする。
[0010] The invention described in claim 5 is the first invention.
The program execution device according to the above, further comprising, when compiling the target program, inserting a number of nop instructions corresponding to the execution performance ratio into each of all instructions included in the target program. It is characterized by.

【0011】また、請求項6に記載の発明は、請求項1
に記載のプログラム実行装置において、前記ホストマシ
ンは、前記ターゲットマシンの実行性能情報をネットワ
ークを介して取得することを特徴とする。
[0011] The invention according to claim 6 is the first invention.
Wherein the host machine obtains execution performance information of the target machine via a network.

【0012】また、請求項7に記載の発明は、請求項1
に記載のプログラム実行装置において、前記ホストマシ
ンは、前記ターゲットマシンの実行性能情報を、コンピ
ュータ読取可能な記録媒体から取得することを特徴とす
る。
The invention according to claim 7 is the first invention.
Wherein the host machine acquires the execution performance information of the target machine from a computer-readable recording medium.

【0013】また、請求項8に記載の発明は、請求項1
〜7のいずれかに記載のプログラム実行装置において、
前記実行速度調整手段は、前記ターゲットプログラムの
実行中に前記実行速度を調整可能であることを特徴とす
る。
The invention described in claim 8 is the first invention.
The program execution device according to any one of claims 1 to 7,
The execution speed adjusting means is capable of adjusting the execution speed during execution of the target program.

【0014】また、請求項9に記載の発明は、ターゲッ
トマシンで実行されるべきターゲットプログラムを、ホ
ストマシン上で実行するプログラム実行方法であって、
前記ターゲットプログラムのターゲットマシン上での実
行時間と、前記ホストマシン上での実行時間とに基づい
て実行性能比率を求め、前記求められた実行性能比率を
用いて、前記ホストマシンにおける前記ターゲットプロ
グラムの実行速度を調整することを特徴とする。
According to a ninth aspect of the present invention, there is provided a program execution method for executing a target program to be executed on a target machine on a host machine,
The execution time of the target program on the target machine and the execution time on the host machine are determined based on the execution performance ratio, and the obtained execution performance ratio is used to calculate the target program on the host machine. It is characterized in that the execution speed is adjusted.

【0015】また、請求項10に記載の発明は、請求項
9に記載のプログラム実行方法において、前記実行速度
を調整する際に、前記ターゲットプログラムの1命令を
実行し、前記実行性能比率に応じた実行中断処理を行う
ことを特徴とする。
According to a tenth aspect of the present invention, in the program execution method according to the ninth aspect, when the execution speed is adjusted, one instruction of the target program is executed, and the instruction is executed according to the execution performance ratio. Performing a suspended execution process.

【0016】また、請求項11に記載の発明は、請求項
9に記載のプログラム実行方法において、前記実行速度
を調整する際に、前記ターゲットプログラムの1命令を
実行し、前記求められた実行性能比率に基づいてnop命
令をループさせることを特徴とする。
According to an eleventh aspect of the present invention, in the program execution method according to the ninth aspect, when the execution speed is adjusted, one instruction of the target program is executed, and the obtained execution performance is obtained. It is characterized in that the nop instruction is looped based on the ratio.

【0017】また、請求項12に記載の発明は、請求項
9に記載のプログラム実行方法において、更に、前記タ
ーゲットプログラムをアセンブリプログラムに変換し、
該変換されたアセンブリプログラム内の全てのアセンブ
リ命令の各々に、前記求められた実行性能比率に応じた
数のnop命令を挿入し、前記ホストマシンにおいて、前
記nop命令が挿入されたアセンブリプログラムを実行す
ることを特徴とする。
According to a twelfth aspect of the present invention, in the program execution method according to the ninth aspect, the target program is further converted into an assembly program.
Insert the number of nop instructions according to the determined execution performance ratio into each of the assembly instructions in the converted assembly program, and execute the assembly program in which the nop instruction is inserted in the host machine. It is characterized by doing.

【0018】また、請求項13に記載の発明は、請求項
9に記載のプログラム実行方法において、更に、前記タ
ーゲットプログラムをコンパイルする際、該ターゲット
プログラムに含まれた全ての命令の各々に、前記実行性
能比率に応じた数のnop命令を挿入することを特徴とす
る。
According to a thirteenth aspect of the present invention, in the program execution method according to the ninth aspect, when compiling the target program, each of all instructions included in the target program includes The number of nop instructions according to the execution performance ratio is inserted.

【0019】また、請求項14に記載の発明は、請求項
9に記載のプログラム実行方法において、前記ホストマ
シンは、前記ターゲットマシンの実行性能情報をネット
ワークを介して取得することを特徴とする。
According to a fourteenth aspect of the present invention, in the program execution method of the ninth aspect, the host machine acquires the execution performance information of the target machine via a network.

【0020】また、請求項15に記載の発明は、請求項
9に記載のプログラム実行方法において、前記ホストマ
シンは、前記ターゲットマシンの実行性能情報を、コン
ピュータ読取可能な記録媒体から取得することを特徴と
する。
According to a fifteenth aspect of the present invention, in the program execution method of the ninth aspect, the host machine acquires the execution performance information of the target machine from a computer-readable recording medium. Features.

【0021】更に、請求項16に記載の発明は、請求項
9〜15に記載のプログラム実行方法において、前記実
行速度の調整は、前記ターゲットプログラムの実行中に
行われることを特徴とする。
Further, the invention according to claim 16 is the program execution method according to any one of claims 9 to 15, wherein the adjustment of the execution speed is performed during execution of the target program.

【0022】[0022]

【発明の実施の形態】(第1実施形態)以下、本発明の
図1〜図4を参照し、本発明の第1実施形態について説
明する。
(First Embodiment) A first embodiment of the present invention will be described below with reference to FIGS. 1 to 4 of the present invention.

【0023】図1は本発明を適用したプログラム実行装
置の機能的構成の一例を示すブロック図である。なお、
本実施形態に係るプログラムの実行方法は、コンピュー
タ上に実現されるものであり、また本実施形態に関わる
各機能は、プログラムにより定義された所定の手順で動
作するものとする。
FIG. 1 is a block diagram showing an example of a functional configuration of a program execution device to which the present invention is applied. In addition,
The method for executing a program according to the present embodiment is realized on a computer, and each function according to the present embodiment operates according to a predetermined procedure defined by the program.

【0024】本発明を適用したプログラム実行装置は、
ホストマシン114と、ターゲットマシン115とが、
ネットワーク100を介して互いに接続されて構成され
ている。
A program execution device to which the present invention is applied
The host machine 114 and the target machine 115
They are connected to each other via a network 100.

【0025】ホストマシン114は、クロス開発におけ
る開発するためのコンピュータシステムである。RAM
105はホストマシン114において、不図示のCPU
が各種プログラムを実行するためのワークエリアとして
使用される。ホストマシン114において、外部記憶手
段104はプログラムファイルやデータファイルを格納
する手段である。表示手段101は、ホストマシン11
4において各種データ等を表示する手段である。入力手
段102は、ホストマシン114において各種データや
コマンドの入力を行うための手段である。入力手段10
3は、ホストマシン114において表示手段101に表
示されるカーソルの操作等を行うための手段である。
The host machine 114 is a computer system for cross development. RAM
105, a host machine 114, a CPU (not shown)
Is used as a work area for executing various programs. In the host machine 114, the external storage unit 104 is a unit for storing a program file and a data file. The display means 101 is a host machine 11
4 is a means for displaying various data and the like. The input unit 102 is a unit for inputting various data and commands in the host machine 114. Input means 10
Reference numeral 3 denotes a unit for operating a cursor displayed on the display unit 101 in the host machine 114.

【0026】実行性能情報手段106は、ホストマシン
114の実行性能値を求める手段である。実行性能比率
取得手段107はターゲットマシン115とホストマシ
ン114との性能実行値に基づいて実行性能比率を求め
る手段である。実行速度調整手段108は、ホストマシ
ン114上でのターゲットプログラムの実行速度を調整
して、これにより実行性能比率を変更する手段である。
プログラム実行手段110は、上記各手段106〜10
8の動作に基づいて得られた実行ファイルを実行する手
段である。
The execution performance information means 106 is a means for obtaining the execution performance value of the host machine 114. The execution performance ratio acquisition unit 107 is a unit that obtains an execution performance ratio based on the performance execution values of the target machine 115 and the host machine 114. The execution speed adjusting unit 108 is a unit that adjusts the execution speed of the target program on the host machine 114 and thereby changes the execution performance ratio.
The program executing means 110 includes the above means 106 to 10
8 is a means for executing an execution file obtained based on the operation of FIG.

【0027】ターゲットマシン115は、クロス開発に
おいて、開発したプログラムを実行させるシステムであ
る。入力手段110は、ターゲットマシン115におい
て、各種データやコマンドの入力を行うために使用され
る。RAM112は、ターゲットマシン115におい
て、不図示のCPUが各種プログラムを実行するための
ワークエリアとして使用される。実行性能情報取得手段
113はターゲットマシン115の実行性能値を求める
手段である。
The target machine 115 is a system for executing a developed program in cross development. The input unit 110 is used to input various data and commands in the target machine 115. The RAM 112 is used as a work area for a CPU (not shown) to execute various programs in the target machine 115. The execution performance information acquisition unit 113 is a unit for obtaining the execution performance value of the target machine 115.

【0028】なお、RAM105上またはRAM112
上に設けられた各手段は、具体的にはプログラムコード
として構成され、このプログラムコードに基づく動作は
不図示のCPUがホストマシン114またはターゲット
マシン115全体を制御することにより実現される。
The RAM 105 or the RAM 112
Each means provided above is specifically configured as a program code, and an operation based on the program code is realized by a CPU (not shown) controlling the entire host machine 114 or the target machine 115.

【0029】図2は、ホストマシンの表示手段に表示さ
れる画面の一例を示す図である。図2において、表示手
段101に表示される画面201は、ターゲットプログ
ラムの実行画面202を含んでいる。調整手段203
は、入力手段103ターゲットプログラムの実行速度を
調節する手段であり、横方向のスクロールバーの形態を
とる。また、調整手段204は、入力手段102からデ
ータを入力することにより実行速度を調整する手段であ
る。調整手段203および204は、ターゲットプログ
ラムの実行中に操作可能であり、これにより、ホストマ
シン上でターゲットプログラムを実行中であっても実行
速度の調整が可能となる。
FIG. 2 shows an example of a screen displayed on the display means of the host machine. In FIG. 2, a screen 201 displayed on the display unit 101 includes an execution screen 202 of the target program. Adjustment means 203
Is a means for adjusting the execution speed of the input means 103 target program, and takes the form of a horizontal scroll bar. The adjustment unit 204 is a unit that adjusts the execution speed by inputting data from the input unit 102. The adjusting means 203 and 204 can be operated during the execution of the target program, so that the execution speed can be adjusted even while the target program is being executed on the host machine.

【0030】図3は、ターゲットマシンとホストマシン
の実行性能の違いを表す実行性能比率を割り出すための
手順を示したものである。
FIG. 3 shows a procedure for calculating an execution performance ratio indicating a difference in execution performance between the target machine and the host machine.

【0031】まず、ステップS301において、ターゲ
ットマシン115上でテストプログラムを実行し、この
実行時間をターゲットマシン115の実行性能値とす
る。ここで使われるテストプログラムは、例えば、ター
ゲットマシン115が提供する全アセンブリ命令を含む
プログラム、またはターゲットプログラムが含むアセン
ブリ命令の全てを網羅したプログラムである。
First, in step S301, a test program is executed on the target machine 115, and the execution time is set as an execution performance value of the target machine 115. The test program used here is, for example, a program including all the assembly instructions provided by the target machine 115 or a program covering all the assembly instructions included in the target program.

【0032】次に、ステップS302に移行し、同じテ
ストプログラムをホストマシン114上においても実行
し、この実行時間をホストマシン114の実行性能値と
する。
Next, the process proceeds to step S302, in which the same test program is executed on the host machine 114, and the execution time is used as the execution performance value of the host machine 114.

【0033】ステップS303では、ステップS301
及びステップS302において得られた2つの実行性能
値に基づいて実行性能比率(ターゲットマシンの実行性
能値/ホストマシンの実行性能値)を求める。そして、
ステップS304において、求められた実行性能比率に
従ってターゲットプログラムを実行する。なお、ターゲ
ットプログラムの実行手順については後述する。
In step S303, step S301
And an execution performance ratio (execution performance value of target machine / execution performance value of host machine) based on the two execution performance values obtained in step S302. And
In step S304, the target program is executed according to the obtained execution performance ratio. The procedure for executing the target program will be described later.

【0034】図4は、本発明を実装したインタープリタ
により実行される処理手順の一例を示すフローチャート
である。ここで示すインタープリタは、1命令ずつ命令
を取り出し、所定の処理を実行した後、実行性能比率か
ら求められた時間だけ実行中断処理を行い、タイムラグ
を生じさせる機能を有する。
FIG. 4 is a flowchart showing an example of a processing procedure executed by an interpreter implementing the present invention. The interpreter shown here has a function of fetching instructions one by one, executing a predetermined process, and then performing an execution suspending process for a time obtained from the execution performance ratio, thereby causing a time lag.

【0035】まず、ステップS401において、上記ス
テップS303より取得した実行性能比率から実行中断
時間(sleep時間)を求める。次に、ステップS4
02において、ターゲットプログラムをロードする。次
に、ステップS403において、ターゲットプログラム
から1命令を取り出し、ステップS404において、取
り出された1命令に対応する所定の処理を実行する。
First, in step S401, an execution interruption time (sleep time) is obtained from the execution performance ratio obtained in step S303. Next, step S4
At 02, the target program is loaded. Next, in step S403, one instruction is fetched from the target program, and in step S404, a predetermined process corresponding to the fetched one instruction is executed.

【0036】次に、ステップS405において、ステッ
プS401で求めた時間分の実行中断処理を行い、指定
の実行中断時間を経過した後、ステップS406に進
む。ステップS406では、全ての命令を処理したか否
かを判定し、残りの命令があればステップS403から
処理を繰り返す。一方、判定の結果、全ての命令を実行
していれば、処理を終了する。
Next, in step S405, execution suspension processing for the time obtained in step S401 is performed, and after the specified execution suspension time has elapsed, the flow proceeds to step S406. In step S406, it is determined whether or not all instructions have been processed, and if there are remaining instructions, the processing is repeated from step S403. On the other hand, if the result of the determination is that all instructions have been executed, the process ends.

【0037】以上説明したように、本実施の形態のプロ
グラム実行装置によれば、インタープリタが1命令実行
する度にタイムラグを生じさせ、速度調整することが可
能となる。これにより、ターゲットプログラムをターゲ
ットマシン115上で実行したのと同じ実行速度で、ホ
ストマシン114上でプログラムを実行することが可能
となる。
As described above, according to the program execution device of the present embodiment, a time lag occurs each time the interpreter executes one instruction, and the speed can be adjusted. As a result, the program can be executed on the host machine 114 at the same execution speed as when the target program was executed on the target machine 115.

【0038】(第2実施形態)次に、図5を用いて、本
発明の第2実施形態について説明する。なお、本実施形
態によるプログラム実行装置の構成は、上記第1実施形
態と同一であり、また実行性能比率を求める手段も上記
第1実施形態と同一であるので、図1〜図3を流用して
説明する。
(Second Embodiment) Next, a second embodiment of the present invention will be described with reference to FIG. The configuration of the program execution device according to the present embodiment is the same as that of the first embodiment, and the means for obtaining the execution performance ratio is the same as that of the first embodiment. Will be explained.

【0039】図5は、本発明を実装したインタープリタ
により実行される処理手順の一例を示すフローチャート
である。ここで示すインタープリタは、1命令ずつ命令
を取り出し、所定の処理を実行した後、実行性能比率か
ら求められた回数分の何も行わない命令(nop命令)を
実行し、タイムラグを生じさせる機能を有する。
FIG. 5 is a flowchart showing an example of a processing procedure executed by an interpreter implementing the present invention. The interpreter shown here takes out instructions one instruction at a time, executes a predetermined process, and then executes instructions (nop instructions) that do nothing for the number of times determined from the execution performance ratio, thereby generating a time lag. Have.

【0040】まず、ステップS501において、図3に
示す処理により取得した実行性能比率に基づいて、実行
すべきnop命令の回数を求める。
First, in step S501, the number of nop instructions to be executed is obtained based on the execution performance ratio obtained by the processing shown in FIG.

【0041】次に、ステップS502において、ターゲ
ットプログラムをロードする。次に、ステップS503
において、ターゲットプログラムから1命令を取り出
し、ステップS504において、上記1命令に対応する
所定の処理を実行する。次に、ステップS505におい
て、ステップS501で求めた回数分のnop命令を実行
する。そして、指定の回数分実行した後、ステップS5
06に進む。
Next, in step S502, the target program is loaded. Next, step S503
, One instruction is extracted from the target program, and in step S504, a predetermined process corresponding to the one instruction is executed. Next, in step S505, the nop instructions for the number of times obtained in step S501 are executed. Then, after executing the specified number of times, step S5
Proceed to 06.

【0042】最後に、ステップS506において全ての
命令を処理したかを判定し、残りの命令があればステッ
プS503から処理を繰り返す。一方、判定の結果、全
ての命令を実行していれば、処理を終了する。
Finally, it is determined in step S506 whether all instructions have been processed, and if there are remaining instructions, the processing is repeated from step S503. On the other hand, if the result of the determination is that all instructions have been executed, the process ends.

【0043】以上説明したように、本実施の形態のプロ
グラム実行装置によれば、インタープリタが1命令実行
する度にタイムラグを生じさせ、速度調整することが可
能となる。これにより、ターゲットプログラムをターゲ
ットマシン115上で実行したのと同じ実行速度で、ホ
ストマシン114上でプログラムを実行することが可能
となる。また、本実施形態によれば、上記第1実施形態
の実行中断時間が、ホストマシン114の仕様である最
小実行中断時間を下回る場合であっても、速度を調整す
ることが可能となる。
As described above, according to the program execution device of the present embodiment, a time lag occurs each time the interpreter executes one instruction, and the speed can be adjusted. As a result, the program can be executed on the host machine 114 at the same execution speed as when the target program was executed on the target machine 115. Further, according to the present embodiment, the speed can be adjusted even when the execution suspension time of the first embodiment is shorter than the minimum execution suspension time which is the specification of the host machine 114.

【0044】(第3実施形態)次に、図6を用いて、本
発明の第3実施形態について説明する。なお、本実施形
態のプログラム実行装置の構成は、上記第1実施形態と
同一であり、また実行性能比率を求める手段も上記第1
実施形態と同一であるので、図1〜図3を流用して説明
する。
(Third Embodiment) Next, a third embodiment of the present invention will be described with reference to FIG. Note that the configuration of the program execution device of the present embodiment is the same as that of the first embodiment, and the means for determining the execution performance ratio is also the first embodiment.
Since this embodiment is the same as the embodiment, a description will be given with reference to FIGS.

【0045】図6は、本実施形態に係るプログラム実行
方法の手順の一例を示すフローチャートである。
FIG. 6 is a flowchart showing an example of the procedure of the program execution method according to this embodiment.

【0046】まず、ステップS601において、ターゲ
ットプログラムのソースファイルをアセンブリ言語に変
換する。この操作より作成されたファイルをアセンブリ
ファイルとする。
First, in step S601, the source file of the target program is converted into an assembly language. Let the file created by this operation be an assembly file.

【0047】次に、ステップS602においてアセンブ
リファイル中に含まれる全てのアセンブリ命令の直後
に、(実行性能比率−1)×f(x)個のnop命令を挿
入する。ここで、xはアセンブリ命令のコードであり、
関数f(x)は、あるアセンブリ命令のコードxの実行
時間に相当するnop命令の個数を示す。
Next, in step S602, (execution performance ratio-1) × f (x) nop instructions are inserted immediately after all the assembly instructions included in the assembly file. Where x is the code of the assembly instruction,
The function f (x) indicates the number of nop instructions corresponding to the execution time of the code x of a certain assembly instruction.

【0048】次に、ステップS603において、上記ス
テップS601及びステップS602の手順で生成され
たアセンブリファイルをコンパイルし、実行する。
Next, in step S603, the assembly file generated in the procedure of steps S601 and S602 is compiled and executed.

【0049】以上説明したように、本実施の形態のプロ
グラム実行装置によれば、ソースファイル中に、意図的
にnop命令を挿入し、それを実行することにより、プロ
グラム実行時にタイムラグを生じさせて、速度を調整す
ることが可能となる。これにより、既存のインタープリ
タに手を加えることなく、また既存のコンパイラに手を
加えることなく、ターゲットプログラムをターゲットマ
シン115上で実行したのと同じ実行速度で、ホストマ
シン114上でプログラム実行することが可能となる。
As described above, according to the program execution device of the present embodiment, a nop instruction is intentionally inserted into a source file and executed, thereby causing a time lag during program execution. , The speed can be adjusted. This allows the target program to be executed on the host machine 114 at the same execution speed as that executed on the target machine 115 without changing the existing interpreter and without changing the existing compiler. Becomes possible.

【0050】なお、本実施形態に係るプログラム実行方
法は、インタープリタ型の言語以外の言語でも採用可能
である。
Note that the program execution method according to the present embodiment can be adopted in languages other than the interpreted language.

【0051】(第4実施形態)次に、図7を用いて、本
発明の第4実施形態について説明する。なお、本実施形
態に係るプログラム実行装置の構成は、上記第1実施形
態と同一であり、また実行性能比率を求める手段も上記
第1実施形態と同一であるので、図1〜図3を流用して
説明する。
(Fourth Embodiment) Next, a fourth embodiment of the present invention will be described with reference to FIG. The configuration of the program execution device according to this embodiment is the same as that of the first embodiment, and the means for obtaining the execution performance ratio is the same as that of the first embodiment. I will explain.

【0052】図7は、本発明を実装したコンパイラによ
り実行される処理手順の一例を示すフローチャートであ
る。ここで示すコンパイラは、コンパイル時において、
上記第3実施形態におけるステップS602の操作を実
行することにより、タイムラグを生じさせる機能を有す
る。
FIG. 7 is a flowchart showing an example of a processing procedure executed by a compiler implementing the present invention. The compiler shown here, at compile time,
There is a function of generating a time lag by executing the operation of step S602 in the third embodiment.

【0053】まず、ステップS701において、上記コ
ンパイラが、アセンブリファイル中に含まれる全てのア
センブリ命令の直後に、(実行性能比率−1)×f
(x)個のnop命令を挿入する。ここで、xはアセンブ
リ命令のコードであり、関数f(x)とは、あるアセン
ブリ命令のコードxの実行時間に相当するnop命令の個
数を示す。
First, in step S 701, the compiler executes (execution performance ratio−1) × f immediately after all the assembly instructions included in the assembly file.
(X) nop instructions are inserted. Here, x is the code of the assembly instruction, and the function f (x) indicates the number of nop instructions corresponding to the execution time of the code x of a certain assembly instruction.

【0054】次に、ステップS702において、上記ス
テップS701の手順で作成されたアセンブリファイル
をコンパイルし、実行する。
Next, in step S702, the assembly file created in the procedure of step S701 is compiled and executed.

【0055】以上説明したように、本実施の形態のプロ
グラム実行装置によれば、ソースファイルをコンパイル
時に、意図的にnop命令を挿入してプログラムを生成
し、それを実行することにより、プログラム実行時にタ
イムラグを生じさせ、速度を調整することが可能とな
る。これにより、既存のインタープリタに手を加えるこ
となく、ターゲットプログラムをターゲットマシン11
5上で実行したのと同じ実行速度で、ホストマシン11
4上でプログラムを実行することが可能である。
As described above, according to the program execution apparatus of the present embodiment, when compiling a source file, a program is generated by intentionally inserting a nop instruction, and the program is executed by executing the program. Occasionally, a time lag occurs, and the speed can be adjusted. As a result, the target program can be transferred to the target machine 11 without modifying the existing interpreter.
5 at the same execution speed as that executed on host machine 11
4 can be executed.

【0056】なお、本実施形態に係るプログラム実行方
法は、インタープリタ型の言語以外の言語でも採用可能
である。
The program execution method according to the present embodiment can be adopted in languages other than the interpreted language.

【0057】(第5実施形態)次に、本発明の第5実施
形態について説明する。なお、本実施形態では、第1実
施形態〜第4実施形態で行われる実行性能比率を求める
過程において、ターゲットマシン115の実行性能情報
を、ホストマシン114に送る手順について説明する。
(Fifth Embodiment) Next, a fifth embodiment of the present invention will be described. In the present embodiment, a procedure for transmitting the execution performance information of the target machine 115 to the host machine 114 in the process of obtaining the execution performance ratio performed in the first to fourth embodiments will be described.

【0058】まず、ターゲットマシン115の実行性能
情報を獲得し、この実行性能情報をネットワークを使っ
てホストマシン114に送る。そして、実行性能比率取
得手段107により、ターゲットマシン115から取得
した上記実行性能情報とホストマシン114上で得た実
行性能情報とに基づいて、実行性能比率を求める。
First, the execution performance information of the target machine 115 is obtained, and this execution performance information is sent to the host machine 114 through the network. Then, the execution performance ratio obtaining unit 107 obtains the execution performance ratio based on the execution performance information obtained from the target machine 115 and the execution performance information obtained on the host machine 114.

【0059】(第6実施形態)次に、本発明の第6実施
形態について説明する。なお、本実施形態では、第1実
施形態〜第4実施形態で行われる実行性能比率を求める
過程において、ターゲットマシン115の実行性能情報
を、ホストマシン114に送る手順について説明する。
(Sixth Embodiment) Next, a sixth embodiment of the present invention will be described. In the present embodiment, a procedure for transmitting the execution performance information of the target machine 115 to the host machine 114 in the process of obtaining the execution performance ratio performed in the first to fourth embodiments will be described.

【0060】まず、ターゲットマシン115の実行性能
情報を獲得する。次に、上記実行性能情報を、フロッピ
ー(登録商標)ディスクやCD−Rなどのコンピュータ
読取可能な記録媒体を使ってホストマシン114に送
る。
First, the execution performance information of the target machine 115 is obtained. Next, the execution performance information is sent to the host machine 114 using a computer-readable recording medium such as a floppy disk or a CD-R.

【0061】最後に、実行性能比率取得手段107によ
り、ターゲットマシン115から取得した上記実行性能
情報とホストマシン114上で得た実行性能情報とに基
づいて、実行性能比率を求める。
Finally, the execution performance ratio obtaining means 107 obtains the execution performance ratio based on the execution performance information obtained from the target machine 115 and the execution performance information obtained on the host machine 114.

【0062】これにより、ターゲットマシン115とホ
ストマシン114がネットワークで接続されていない場
合であっても、実行性能情報の受け渡しが可能となる。
As a result, even when the target machine 115 and the host machine 114 are not connected via a network, it is possible to transfer execution performance information.

【0063】[0063]

【発明の効果】以上説明したように、本発明によれば、
ターゲットプログラムがターゲットマシン上でどのよう
な実行速度で動作するかを、ホストマシン上で予測し、
確認することができる。このため、ホストマシン上で性
能上問題がなかったアプリケーションが、ターゲットマ
シン上でもアプリケーションの要求仕様を満たしている
かどうかを、ホストマシン上で確認することができる。
As described above, according to the present invention,
Predict on the host machine how fast the target program will run on the target machine,
You can check. For this reason, it is possible to confirm on the host machine whether the application having no performance problem on the host machine satisfies the required specifications of the application on the target machine.

【0064】結果として、プログラムの改良毎に、ター
ゲットマシンにダウンロードする手間が省け、クロス環
境におけるプログラム開発作業の効率化を図ることがで
きる。
As a result, every time the program is improved, the trouble of downloading the program to the target machine can be omitted, and the efficiency of the program development work in the cross environment can be improved.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明を適用したプログラム実行装置の機能的
構成の一例を示すブロック図である。
FIG. 1 is a block diagram illustrating an example of a functional configuration of a program execution device to which the present invention has been applied.

【図2】本発明を適用したプログラム実行装置の表示画
面の一例を示す図である。
FIG. 2 is a diagram showing an example of a display screen of a program execution device to which the present invention has been applied.

【図3】本発明の実施形態に係る、実行性能比率を求め
る手順を示すフローチャートである。
FIG. 3 is a flowchart illustrating a procedure for obtaining an execution performance ratio according to the embodiment of the present invention.

【図4】本発明の第一実施形態に係るプログラム実行手
段により実行される処理手順の一例を示すフローチャー
トである。
FIG. 4 is a flowchart illustrating an example of a processing procedure executed by a program execution unit according to the first embodiment of the present invention.

【図5】本発明の第2実施形態に係るプログラム実行手
段により実行される処理手順の一例を示すフローチャー
トである。
FIG. 5 is a flowchart illustrating an example of a processing procedure executed by a program execution unit according to a second embodiment of the present invention.

【図6】本発明の第3実施形態に係るプログラム実行手
段により実行される処理手順の一例を示すフローチャー
トである。
FIG. 6 is a flowchart illustrating an example of a processing procedure executed by a program execution unit according to a third embodiment of the present invention.

【図7】本発明の第4実施形態に係るプログラム実行手
段により実行される処理手順の一例を示すフローチャー
トである。
FIG. 7 is a flowchart illustrating an example of a processing procedure executed by a program execution unit according to a fourth embodiment of the present invention.

【符号の説明】[Explanation of symbols]

100 ネットワーク 101 ホストマシンにおける表示手段 102 ホストマシンにおける入力手段 103 ホストマシンにおける入力手段 104 ホストマシンにおける外部記憶手段 105 ホストマシンにおけるRAM 106 ホストマシンにおける実行性能情報取得手段 107 ホストマシンにおける実行性能比率取得手段 108 ホストマシンにおける実行速度調整手段 110 ホストマシンにおけるプログラム実行手段 111 ターゲットマシンにおける入力手段 112 ターゲットマシンにおけるRAM 113 ターゲットマシンにおける実行性能情報取得手
段 114 ホストマシン 115 ターゲットマシン 201 プログラム実行装置の表示画面 202 ターゲットプログラム実行画面 203 プログラム実行速度調節手段 204 プログラム実行速度調節手段 S 手順の各ステップ
REFERENCE SIGNS LIST 100 network 101 display means in host machine 102 input means in host machine 103 input means in host machine 104 external storage means in host machine 105 RAM in host machine 106 execution performance information obtaining means in host machine 107 execution performance ratio obtaining means in host machine 108 Execution speed adjusting means in host machine 110 Program execution means in host machine 111 Input means in target machine 112 RAM in target machine 113 Execution performance information obtaining means in target machine 114 Host machine 115 Target machine 201 Display screen of program execution device 202 Target Program execution screen 203 Program execution speed adjusting means 204 Pro Gram execution speed adjusting means S Each step of procedure

Claims (16)

【特許請求の範囲】[Claims] 【請求項1】 ターゲットマシンで実行されるべきター
ゲットプログラムを、ホストマシン上で実行するプログ
ラム実行装置であって、 前記ターゲットプログラムのターゲットマシン上での実
行時間と、前記ホストマシン上での実行時間とに基づい
て実行性能比率を求める実行性能取得手段と、 前記求められた実行性能比率を用いて、前記ホストマシ
ンにおける前記ターゲットプログラムの実行速度を調整
する実行速度調整手段とを備えたことを特徴とするプロ
グラム実行装置。
1. A program execution device for executing a target program to be executed on a target machine on a host machine, wherein the execution time of the target program on the target machine and the execution time of the target program on the host machine And an execution speed adjusting unit that adjusts the execution speed of the target program in the host machine using the obtained execution performance ratio. Program execution device.
【請求項2】 請求項1に記載のプログラム実行装置に
おいて、前記実行速度調整手段は、前記ターゲットプロ
グラムの1命令を実行するたびに、前記求められた実行
性能比率に応じた実行中断処理を行うインタープリタを
有することを特徴とするプログラム実行装置。
2. The program execution device according to claim 1, wherein the execution speed adjusting means executes an execution interruption process according to the obtained execution performance ratio every time one instruction of the target program is executed. A program execution device comprising an interpreter.
【請求項3】 請求項1に記載のプログラム実行装置に
おいて、前記実行速度調整手段は、前記ターゲットプロ
グラムの1命令を実行するたびに、前記求められた実行
性能比率に基づいてnop命令をループさせるインタープ
リタを有することを特徴とするプログラム実行装置。
3. The program execution device according to claim 1, wherein the execution speed adjusting means loops a nop instruction based on the obtained execution performance ratio each time one instruction of the target program is executed. A program execution device comprising an interpreter.
【請求項4】 請求項1に記載のプログラム実行装置に
おいて、前記ターゲットプログラムをアセンブリプログ
ラムに変換し、該変換されたアセンブリプログラム内の
全てのアセンブリ命令の各々に、前記求められた実行性
能比率に応じた数のnop命令を挿入する手段を更に備
え、前記ホストマシンは前記挿入する手段によりnop命
令が挿入されたアセンブリプログラムを実行することを
特徴とするプログラム実行装置。
4. The program execution device according to claim 1, wherein the target program is converted into an assembly program, and each of all the assembly instructions in the converted assembly program is converted to the calculated execution performance ratio. A program execution device further comprising means for inserting a corresponding number of nop instructions, wherein the host machine executes the assembly program in which the nop instructions are inserted by the insertion means.
【請求項5】 請求項1に記載のプログラム実行装置に
おいて、前記ターゲットプログラムをコンパイルする
際、該ターゲットプログラムに含まれた全ての命令の各
々に、前記実行性能比率に応じた数のnop命令を挿入す
る手段を更に備えたことを特徴とするプログラム実行装
置。
5. The program execution device according to claim 1, wherein when compiling the target program, each of all instructions included in the target program is provided with a number of nop instructions corresponding to the execution performance ratio. A program execution device, further comprising means for inserting.
【請求項6】 請求項1に記載のプログラム実行装置に
おいて、前記ホストマシンは、前記ターゲットマシンの
実行性能情報をネットワークを介して取得することを特
徴とするプログラム実行装置。
6. The program execution device according to claim 1, wherein said host machine acquires execution performance information of said target machine via a network.
【請求項7】 請求項1に記載のプログラム実行装置に
おいて、前記ホストマシンは、前記ターゲットマシンの
実行性能情報を、コンピュータ読取可能な記録媒体から
取得することを特徴とするプログラム実行装置。
7. The program execution device according to claim 1, wherein the host machine acquires execution performance information of the target machine from a computer-readable recording medium.
【請求項8】 請求項1〜7のいずれかに記載のプログ
ラム実行装置において、前記実行速度調整手段は、前記
ターゲットプログラムの実行中に前記実行速度を調整可
能であることを特徴とするプログラム実行装置。
8. The program execution device according to claim 1, wherein said execution speed adjusting means is capable of adjusting said execution speed during execution of said target program. apparatus.
【請求項9】 ターゲットマシンで実行されるべきター
ゲットプログラムを、ホストマシン上で実行するプログ
ラム実行方法であって、 前記ターゲットプログラムのターゲットマシン上での実
行時間と、前記ホストマシン上での実行時間とに基づい
て実行性能比率を求め、 前記求められた実行性能比率を用いて、前記ホストマシ
ンにおける前記ターゲットプログラムの実行速度を調整
することを特徴とするプログラム実行方法。
9. A method for executing a target program to be executed on a target machine on a host machine, comprising: an execution time of the target program on the target machine; and an execution time of the target program on the host machine. A program execution method, wherein an execution performance ratio is calculated based on the above, and the execution speed of the target program in the host machine is adjusted using the calculated execution performance ratio.
【請求項10】 請求項9に記載のプログラム実行方法
において、前記実行速度を調整する際に、 前記ターゲットプログラムの1命令を実行し、前記実行
性能比率に応じた実行中断処理を行うことを特徴とする
プログラム実行方法。
10. The program execution method according to claim 9, wherein when adjusting the execution speed, one instruction of the target program is executed, and an execution interruption process according to the execution performance ratio is performed. Program execution method.
【請求項11】 請求項9に記載のプログラム実行方法
において、前記実行速度を調整する際に、前記ターゲッ
トプログラムの1命令を実行し、前記求められた実行性
能比率に基づいてnop命令をループさせることを特徴と
するプログラム実行方法。
11. The program execution method according to claim 9, wherein when adjusting the execution speed, one instruction of the target program is executed, and a nop instruction is looped based on the obtained execution performance ratio. A method for executing a program, comprising:
【請求項12】 請求項9に記載のプログラム実行方法
において、更に、 前記ターゲットプログラムをアセンブリプログラムに変
換し、 該変換されたアセンブリプログラム内の全てのアセンブ
リ命令の各々に、前記求められた実行性能比率に応じた
数のnop命令を挿入し、 前記ホストマシンにおいて、前記nop命令が挿入された
アセンブリプログラムを実行することを特徴とするプロ
グラム実行方法。
12. The program execution method according to claim 9, further comprising: converting the target program into an assembly program; and executing the determined execution performance for each of all the assembly instructions in the converted assembly program. A program execution method comprising: inserting a number of nop instructions according to a ratio; and executing, in the host machine, an assembly program into which the nop instruction is inserted.
【請求項13】 請求項9に記載のプログラム実行方法
において、更に、前記ターゲットプログラムをコンパイ
ルする際、該ターゲットプログラムに含まれた全ての命
令の各々に、前記実行性能比率に応じた数のnop命令を
挿入することを特徴とするプログラム実行方法。
13. The program execution method according to claim 9, further comprising, when compiling the target program, adding a number of nop according to the execution performance ratio to each of all instructions included in the target program. A program execution method, comprising inserting an instruction.
【請求項14】 請求項9に記載のプログラム実行方法
において、前記ホストマシンは、前記ターゲットマシン
の実行性能情報をネットワークを介して取得することを
特徴とするプログラム実行方法。
14. The program execution method according to claim 9, wherein said host machine acquires execution performance information of said target machine via a network.
【請求項15】 請求項9に記載のプログラム実行方法
において、前記ホストマシンは、前記ターゲットマシン
の実行性能情報を、コンピュータ読取可能な記録媒体か
ら取得することを特徴とするプログラム実行方法。
15. The program execution method according to claim 9, wherein the host machine acquires execution performance information of the target machine from a computer-readable recording medium.
【請求項16】 請求項9〜15のいずれかに記載のプ
ログラム実行方法において、前記実行速度の調整は、前
記ターゲットプログラムの実行中に行われることを特徴
とするプログラム実行方法。
16. The program execution method according to claim 9, wherein the adjustment of the execution speed is performed during execution of the target program.
JP2001145226A 2001-05-15 2001-05-15 Device and method for performing program Pending JP2002342126A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001145226A JP2002342126A (en) 2001-05-15 2001-05-15 Device and method for performing program

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001145226A JP2002342126A (en) 2001-05-15 2001-05-15 Device and method for performing program

Publications (1)

Publication Number Publication Date
JP2002342126A true JP2002342126A (en) 2002-11-29

Family

ID=18991075

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001145226A Pending JP2002342126A (en) 2001-05-15 2001-05-15 Device and method for performing program

Country Status (1)

Country Link
JP (1) JP2002342126A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007299212A (en) * 2006-04-28 2007-11-15 Fujitsu Ten Ltd Apparatus and method for evaluating porting of software
JP2010097406A (en) * 2008-10-16 2010-04-30 Fujitsu Ten Ltd Simulation system
WO2023112386A1 (en) * 2021-12-13 2023-06-22 日立Astemo株式会社 Simulation method

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007299212A (en) * 2006-04-28 2007-11-15 Fujitsu Ten Ltd Apparatus and method for evaluating porting of software
JP2010097406A (en) * 2008-10-16 2010-04-30 Fujitsu Ten Ltd Simulation system
WO2023112386A1 (en) * 2021-12-13 2023-06-22 日立Astemo株式会社 Simulation method

Similar Documents

Publication Publication Date Title
EP3338179B1 (en) Graphical representation of data in a program code editor
EP1388064B1 (en) System and method for combinatorial test generation in a compatibility testing environment
US20170161175A1 (en) Application development environment for portable electronic devices
JP2006506710A (en) Method and apparatus for disassembling and verifying configurable hardware
EP1004072A1 (en) Embedded graphical programming system
JPH09259153A (en) Device and method for generating batch execution control program
JP2003173270A (en) Software debugging device
US7103526B2 (en) Method and apparatus for adapting a simulation model to expose a signal internal to the model to a client application
JP4770657B2 (en) Pipeline synthesis system, method and program
JP2002366602A (en) Simulation method, system and program for software and hardware
JP2002342126A (en) Device and method for performing program
JP4328328B2 (en) Software development tool program
US6892154B1 (en) Method and apparatus for developing multiple test cases from a base test case
JP2009075965A (en) Software development method and software development device
JP5657183B2 (en) Method and apparatus for enabling a first computer program to execute application logic of a second computer program, for interfacing the first computer program and the second computer program And apparatus for generating computer program code for the same, a computer program, and a software interface for enabling a first computer program to execute application logic of a second computer program For providing information (computer program interface)
JP5021584B2 (en) Microcomputer simulator, simulation method thereof, program, and computer-readable medium
JP2007156822A (en) Simulated application test apparatus for computer system
JP2006293436A (en) Program code generation device and generation method
CN112272820A (en) Support device and support program
JP6398456B2 (en) Software generator
JP2008107990A (en) Information processor, coverage measurement method and coverage measurement program
CN101826012A (en) Method for simulating set top box interface on PC
EP1990716A1 (en) System and method for device skinning
JP2012022425A (en) Device and method for automatically generating program and program
JPH10320245A (en) Device for evaluating performance of computer