JP2002341828A - Display pixel circuit - Google Patents
Display pixel circuitInfo
- Publication number
- JP2002341828A JP2002341828A JP2001147958A JP2001147958A JP2002341828A JP 2002341828 A JP2002341828 A JP 2002341828A JP 2001147958 A JP2001147958 A JP 2001147958A JP 2001147958 A JP2001147958 A JP 2001147958A JP 2002341828 A JP2002341828 A JP 2002341828A
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- voltage
- potential
- gate
- driving
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000003990 capacitor Substances 0.000 claims description 9
- 238000010586 diagram Methods 0.000 description 6
- 239000010409 thin film Substances 0.000 description 5
- 230000007423 decrease Effects 0.000 description 4
- 230000004048 modification Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 229920006395 saturated elastomer Polymers 0.000 description 3
- 239000011159 matrix material Substances 0.000 description 2
- 150000002894 organic compounds Chemical class 0.000 description 2
- 241001270131 Agaricus moelleri Species 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 230000006798 recombination Effects 0.000 description 1
- 238000005215 recombination Methods 0.000 description 1
- 238000009738 saturating Methods 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
Landscapes
- Control Of El Displays (AREA)
- Electroluminescent Light Sources (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】本発明は例えば携帯用情報機
器の表示装置に関し、特に有機ＥＬ(Electro Luminesce
nce)素子のような発光素子を用いて表示装置の表示画素
を構成する表示画素回路に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a display device of, for example, a portable information device, and particularly to an organic EL (Electro Luminesce
a display pixel circuit that constitutes a display pixel of a display device using a light-emitting element such as a light-emitting element.
【０００２】[0002]
【従来の技術】近年では、有機ＥＬ表示装置が軽量、薄
型、高輝度という特徴を持つことから携帯電話のような
携帯用情報機器のモニタディスプレイとして注目されて
いる。典型的な有機ＥＬ表示装置は、マトリクス状に配
列される複数の表示画素により画像を表示するように構
成される。この有機ＥＬ表示装置では、複数の走査線が
これら表示画素の行に沿って配置され、複数の信号線が
これら表示画素の列に沿って配置され、複数の画素スイ
ッチがこれら走査線および信号線の交差位置近傍に配置
される。各表示画素は有機ＥＬ素子、一対の電源端子間
でこの有機ＥＬ素子に直列に接続される駆動トランジス
タ、およびこの駆動トランジスタのゲート電圧を保持す
るキャパシタにより構成される。各画素スイッチは対応
走査線から供給される走査信号に応答して導通し、対応
信号線から供給される映像信号の階調電圧を駆動トラン
ジスタのゲートに印加する。駆動トランジスタはこの階
調電圧に応じた駆動電流を有機ＥＬ素子に供給する。2. Description of the Related Art In recent years, an organic EL display device has attracted attention as a monitor display of a portable information device such as a mobile phone because of its features of lightness, thinness, and high brightness. A typical organic EL display device is configured to display an image by a plurality of display pixels arranged in a matrix. In this organic EL display device, a plurality of scanning lines are arranged along a row of the display pixels, a plurality of signal lines are arranged along a column of the display pixels, and a plurality of pixel switches are connected to the scanning lines and the signal lines. Are arranged in the vicinity of the intersection of. Each display pixel includes an organic EL element, a driving transistor connected in series to the organic EL element between a pair of power terminals, and a capacitor for holding a gate voltage of the driving transistor. Each pixel switch becomes conductive in response to a scanning signal supplied from the corresponding scanning line, and applies a gradation voltage of a video signal supplied from the corresponding signal line to the gate of the driving transistor. The drive transistor supplies a drive current corresponding to the gradation voltage to the organic EL element.
【０００３】有機ＥＬ素子は赤、緑、または青の蛍光性
有機化合物を含む薄膜である発光層をカソード電極およ
びアノード電極間に挟持した構造を有し、発光層に電子
および正孔を注入しこれらを再結合させることにより励
起子を生成させ、この励起子の失活時に生じる光放出に
より発光する。アノード電極はＩＴＯ等で構成される透
明電極であり、カソード電極はアルミニウム等の金属で
構成される反射電極である。この構成により、有機ＥＬ
素子は１０Ｖ以下の印加電圧で１００〜１０００００ｃ
ｍ／ｍ２程度の輝度を得ることができる。An organic EL device has a structure in which a light emitting layer, which is a thin film containing a red, green, or blue fluorescent organic compound, is sandwiched between a cathode electrode and an anode electrode, and electrons and holes are injected into the light emitting layer. These are recombined to generate excitons, and light is emitted by light emission generated when the excitons are deactivated. The anode electrode is a transparent electrode made of ITO or the like, and the cathode electrode is a reflective electrode made of a metal such as aluminum. With this configuration, the organic EL
The element is 100 to 100000c at an applied voltage of 10 V or less.
A luminance of about m / m 2 can be obtained.
【０００４】ところで、携帯電話は一般に充電池を電源
として利用しているため、待ち受け状態での電力消費が
一回の充電で利用可能な時間を大きく変化させる要因と
なる。従って、待ち受け画像を表示するために全発光素
子に流れる電流を一律に低下させることが好ましい。[0004] Since mobile phones generally use a rechargeable battery as a power source, power consumption in a standby state is a factor that greatly changes the time available in one charge. Therefore, it is preferable to uniformly reduce the current flowing through all the light emitting elements in order to display a standby image.
【０００５】[0005]
【発明が解決しようとする課題】しかしながら、例えば
電源端子間の電圧を調整して全発光素子に流れる電流を
一律に低下させようとすると、表示画像の輝度が全体的
に低下するだけでなく、画像の階調数も実質的に低下し
てしまうという問題があった。However, for example, when the voltage between the power supply terminals is adjusted to uniformly reduce the current flowing through all the light emitting elements, not only does the luminance of the displayed image generally decrease, but also There is a problem that the number of gradations of an image is also substantially reduced.
【０００６】本発明の目的は、表示画像の階調数を実質
的に低下させることなく表示画像の輝度を調整すること
が可能な表示画素回路を提供することにある。An object of the present invention is to provide a display pixel circuit capable of adjusting the brightness of a display image without substantially reducing the number of gradations of the display image.
【０００７】[0007]
【課題を解決するための手段】本発明によれば、所定電
位に設定される第１電源端子と、所定電位よりも低い電
位に設定される第２電源端子と、駆動電流に依存した輝
度で発光する発光素子と、第１および第２電源端子間で
発光素子と直列に接続され発光素子に駆動電流を供給す
る駆動トランジスタと、駆動トランジスタにより発光素
子に供給される駆動電流を制御する駆動制御回路とを備
え、駆動制御回路は低消費電力モードで第２電源端子の
電位を所定レベルだけ上昇させるように調整される電源
電圧を第１および第２電源端子間に印加する電源部、並
びに第１および第２電源端子間の電源電圧を所定数の階
調電圧に分圧しこれら電源電圧のうちの１つを駆動トラ
ンジスタのゲート電圧として出力する階調制御部を含む
表示画素回路が提供される。この表示画素回路では、電
源部が低消費電力モードで第２電源端子の電位を所定レ
ベルだけ上昇させるように調整される電源電圧を第１お
よび第２電源端子間に印加する。低消費電力モードで
は、第１および第２電源端子間の電位差が低減され、全
発光素子の輝度がこの電位差の下で流れる駆動電流に依
存して一律に低下することになる。この場合、駆動電流
は第２電源端子の電位レベル付近で変化する階調電圧に
対してほとんど変化しない飽和状態となる。しかし、階
調制御部は第１および第２電源端子間の電源電圧を所定
数の階調電圧に分圧しこれら電源電圧のうちの１つを駆
動トランジスタのゲート電圧として出力するため、所定
レベルを適切に設定することにより、所定数の階調電圧
のいずれが駆動トランジスタのゲートに出力されても、
発光素子の駆動電流を非飽和領域で変化させることがで
きる。従って、表示画像の階調数を実質的に低下させる
ことなく表示画像の輝度を調整することが可能である。According to the present invention, a first power supply terminal set to a predetermined potential, a second power supply terminal set to a lower potential than the predetermined potential, and a luminance dependent on a drive current are provided. A light emitting element for emitting light, a driving transistor connected in series with the light emitting element between the first and second power supply terminals to supply a driving current to the light emitting element, and a drive control for controlling a driving current supplied to the light emitting element by the driving transistor A power supply unit that applies a power supply voltage adjusted between the first and second power supply terminals to increase the potential of the second power supply terminal by a predetermined level in the low power consumption mode; A display pixel circuit including a gradation control unit for dividing a power supply voltage between the first and second power supply terminals into a predetermined number of gradation voltages and outputting one of these power supply voltages as a gate voltage of a driving transistor is provided. It is. In this display pixel circuit, the power supply unit applies a power supply voltage adjusted between the first and second power supply terminals so as to raise the potential of the second power supply terminal by a predetermined level in the low power consumption mode. In the low power consumption mode, the potential difference between the first and second power supply terminals is reduced, and the luminance of all the light emitting elements uniformly decreases depending on the drive current flowing under this potential difference. In this case, the drive current is in a saturated state that hardly changes with respect to the gradation voltage that changes near the potential level of the second power supply terminal. However, the grayscale control unit divides the power supply voltage between the first and second power supply terminals into a predetermined number of grayscale voltages and outputs one of these power supply voltages as the gate voltage of the driving transistor. By properly setting, whichever of the predetermined number of gradation voltages is output to the gate of the driving transistor,
The driving current of the light emitting element can be changed in the non-saturation region. Therefore, it is possible to adjust the brightness of the display image without substantially reducing the number of gradations of the display image.
【０００８】[0008]
【発明の実施の形態】以下、本発明の一実施形態に係る
有機ＥＬ表示装置について添付図面を参照して説明す
る。DESCRIPTION OF THE PREFERRED EMBODIMENTS Hereinafter, an organic EL display according to an embodiment of the present invention will be described with reference to the accompanying drawings.
【０００９】図１はこの有機ＥＬ表示装置の構成を示
す。有機ＥＬ表示装置は有機ＥＬパネル１０および有機
ＥＬパネル１０を駆動する外部駆動回路３０により構成
される。FIG. 1 shows the configuration of the organic EL display device. The organic EL display device includes an organic EL panel 10 and an external drive circuit 30 that drives the organic EL panel 10.
【００１０】この有機ＥＬパネル１０は、ガラス板上に
おいて画像を表示するためにマトリクス状に配置される
複数の表示画素ＰＸ、これら表示画素ＰＸの行に沿って
配置される複数の走査線１１、これら表示画素ＰＸの列
に沿って配置される複数の信号線１２、これら走査線１
１および信号線１２の交差位置近傍に配置される複数の
画素スイッチ１３、複数の走査線１１を駆動する走査線
ドライバ１４、および複数の信号線１２を駆動する信号
線ドライバ１５を備える。各表示画素ＰＸは有機ＥＬ素
子１６、一対の電源端子ＤＶＤＤ，ＤＶＳＳ間でこの有
機ＥＬ素子１６に直列に接続されたＰチャネル薄膜トラ
ンジスタである駆動トランジスタ１７、およびこの駆動
トランジスタ１７のゲート電圧を保持するコンデンサ１
８により構成される。電源端子ＤＶＤＤは例えば＋１５
Ｖの所定電位に設定され、電源端子ＤＶＳＳは所定電位
より低い例えば０Ｖの電位に設定される。各画素スイッ
チ１３は例えばＮチャネル薄膜トランジスタにより構成
され、対応走査線１１から供給される走査信号により駆
動されたときに対応信号線１２から供給される映像信号
の階調電圧Ｖsigを駆動トランジスタ１７のゲートに印
加する。駆動トランジスタ１７はこの階調電圧Ｖsigに
応じた駆動電流Ｉdを有機ＥＬ素子１６に供給する。有
機ＥＬ素子１６は赤、緑、または青の蛍光性有機化合物
を含む薄膜である発光層をカソード電極およびアノード
電極間に挟持した構造を有し、発光層に電子および正孔
を注入しこれらを再結合させることにより励起子を生成
させ、この励起子の失活時に生じる光放出により発光す
る。The organic EL panel 10 includes a plurality of display pixels PX arranged in a matrix for displaying an image on a glass plate, a plurality of scanning lines 11 arranged along the rows of the display pixels PX, The plurality of signal lines 12 arranged along the columns of the display pixels PX, the scanning lines 1
A plurality of pixel switches 13 are disposed in the vicinity of the intersection of the signal line 12 and the signal line 12, a scanning line driver 14 for driving the plurality of scanning lines 11, and a signal line driver 15 for driving the plurality of signal lines 12. Each display pixel PX holds an organic EL element 16, a driving transistor 17 which is a P-channel thin film transistor connected in series to the organic EL element 16 between a pair of power terminals DVDD and DVSS, and a gate voltage of the driving transistor 17. Capacitor 1
8. The power supply terminal DVDD is, for example, +15
V, and the power supply terminal DVSS is set to a potential lower than the predetermined potential, for example, 0V. Each pixel switch 13 is formed of, for example, an N-channel thin film transistor, and when driven by a scanning signal supplied from the corresponding scanning line 11, applies a gradation voltage Vsig of a video signal supplied from the corresponding signal line 12 to the gate of the driving transistor 17. Is applied. The drive transistor 17 supplies a drive current Id corresponding to the gradation voltage Vsig to the organic EL element 16. The organic EL element 16 has a structure in which a light-emitting layer, which is a thin film containing a red, green, or blue fluorescent organic compound, is sandwiched between a cathode electrode and an anode electrode. The exciton is generated by the recombination, and light is emitted by light emission generated when the exciton is deactivated.
【００１１】外部駆動回路３０は有機ＥＬパネル１０の
外部に配置されるプリント基板上に形成される。この外
部駆動回路３０は映像信号をデジタル形式からアナログ
形式に変換して信号線ドライバ１５に供給するＤＡコン
バータ（ＤＡＣ）３１と、走査線ドライバ１４、信号線
ドライバ１５、およびＤＡＣ３１を制御するコントロー
ラ３２と、外部から供給される直流の電源電圧を画素電
源電圧ＶＥＬに変換するＤＣ／ＤＣコンバータ３３とを
備える。画素電源電圧ＶＥＬは各表示画素ＰＸを動作さ
せるために電源端子ＤＶＤＤ，ＤＶＳＳ間に印加され
る。コントローラ３２は外部から供給されるデジタル映
像信号および同期信号を受け取り、垂直走査タイミング
を制御する垂直走査制御信号、水平走査タイミングを制
御する水平走査制御信号、および水平および垂直走査タ
イミングに同期したＤＡＣ制御信号を同期信号に基づい
て発生し、これら垂直走査制御信号、水平走査制御信
号、およびＤＡＣ制御信号をそれぞれ走査線ドライバ１
４、信号線ドライバ１５、およびＤＡＣ３１に供給する
と共に水平および垂直走査タイミングに同期してデジタ
ル映像信号をＤＡＣ３１に供給する。The external drive circuit 30 is formed on a printed circuit board arranged outside the organic EL panel 10. The external drive circuit 30 converts a video signal from a digital format to an analog format and supplies it to the signal line driver 15, and a controller 32 for controlling the scanning line driver 14, the signal line driver 15, and the DAC 31. And a DC / DC converter 33 for converting a DC power supply voltage supplied from the outside into a pixel power supply voltage VEL. The pixel power supply voltage VEL is applied between the power supply terminals DVDD and DVSS to operate each display pixel PX. The controller 32 receives a digital video signal and a synchronization signal supplied from the outside, and controls a vertical scanning control signal for controlling a vertical scanning timing, a horizontal scanning control signal for controlling a horizontal scanning timing, and a DAC control synchronized with the horizontal and vertical scanning timings. The vertical scan control signal, the horizontal scan control signal, and the DAC control signal are generated based on the synchronization signal, respectively.
4. The digital video signal is supplied to the signal line driver 15 and the DAC 31 and is supplied to the DAC 31 in synchronization with the horizontal and vertical scanning timings.
【００１２】ＤＡＣ３１はＤＡＣ制御信号の制御により
デジタル映像信号をアナログ形式に変換して信号線ドラ
イバ１５に供給する。信号線ドライバ１５は水平走査制
御信号の制御により各水平走査期間においてＤＡＣ３１
から順次得られるアナログ映像信号の階調電圧Ｖsigを
複数の信号線１２に並列的に供給する。走査線ドライバ
１４は垂直走査制御信号の制御により各垂直走査期間に
おいて順次複数の走査線１１に走査信号を供給する。各
行の画素スイッチ１３はこれら走査線１４のうちの対応
する１本から共通に供給される走査信号により１水平走
査期間だけ導通し、走査信号が再び１垂直走査期間後に
供給されるまで非導通となる。１行分の駆動トランジス
タ１７はこれら画素スイッチ１３の導通により複数の信
号線１２から供給される映像信号の階調電圧Ｖsigに対
応した駆動電流Ｉdを有機ＥＬ素子１６にそれぞれ供給
する。The DAC 31 converts a digital video signal into an analog signal under the control of the DAC control signal and supplies the analog signal to the signal line driver 15. The signal line driver 15 controls the DAC 31 in each horizontal scanning period by controlling the horizontal scanning control signal.
From the analog video signal sequentially supplied to the plurality of signal lines 12 in parallel. The scanning line driver 14 sequentially supplies the scanning signals to the plurality of scanning lines 11 in each vertical scanning period under the control of the vertical scanning control signal. The pixel switch 13 of each row is turned on for one horizontal scanning period by a scanning signal commonly supplied from a corresponding one of the scanning lines 14, and is turned off until the scanning signal is again supplied after one vertical scanning period. Become. The driving transistors 17 for one row supply driving currents Id corresponding to the gradation voltages Vsig of the video signals supplied from the plurality of signal lines 12 to the organic EL elements 16 by the conduction of the pixel switches 13 respectively.
【００１３】また、コントローラ３２は外部から供給さ
れるモード制御信号の制御により低消費電力モード信号
を発生してＤＣ／ＤＣコンバータ３３に供給する。ＤＣ
／ＤＣコンバータ３３はこの低消費電力モード信号によ
り低消費電力モードに設定され、この低消費電力モード
で電源端子ＤＶＳＳの電位（＝０Ｖ）を所定レベル（＝
＋５Ｖ)だけ上昇させるように調整される画素電源電圧
ＶＥＬを電源端子ＤＶＤＤおよびＤＶＳＳ間に印加する
電源部を構成する。The controller 32 generates a low power consumption mode signal under the control of a mode control signal supplied from the outside and supplies it to the DC / DC converter 33. DC
The / DC converter 33 is set to the low power consumption mode by the low power consumption mode signal. In this low power consumption mode, the potential of the power supply terminal DVSS (= 0 V) is set to a predetermined level (=
(+5 V) is applied between the power supply terminals DVDD and DVSS.
【００１４】図２は電源端子ＤＶＳＳの電位上昇に伴っ
て変化する駆動トランジスタ１７の出力特性を示す。図
２において、ゲート電圧Ｖgsは端子ＤＶＳＳの電位に等
しいソース電位と階調電圧Ｖsigを印加したゲートの電
位との電位差であり、駆動電流Ｉdは駆動トランジスタ
１７から有機ＥＬ素子１６に流れるドレイン電流であ
る。電源端子ＤＶＳＳの電位が上昇すると、特性曲線が
図２において矢印で示すようにシフトする。このシフト
により、駆動電流Ｉdは電源端子ＤＶＳＳの電位付近で
変化する駆動トランジスタ１７のゲート電圧Ｖgsに対し
てほとんど変化しない飽和状態となる。すなわち、階調
電圧Ｖsigが最大値に近づくと、有機ＥＬ素子１６の輝
度がこの階調電圧Ｖsigの変化に対してほとんど変化し
なくなり、実質的な階調数を低下させる結果となる。FIG. 2 shows the output characteristics of the drive transistor 17 which change as the potential of the power supply terminal DVSS rises. In FIG. 2, the gate voltage Vgs is a potential difference between the source potential equal to the potential of the terminal DVSS and the potential of the gate to which the gradation voltage Vsig is applied, and the drive current Id is a drain current flowing from the drive transistor 17 to the organic EL element 16. is there. When the potential of the power supply terminal DVSS increases, the characteristic curve shifts as shown by the arrow in FIG. Due to this shift, the drive current Id becomes a saturated state that hardly changes with respect to the gate voltage Vgs of the drive transistor 17 that changes near the potential of the power supply terminal DVSS. That is, when the gray scale voltage Vsig approaches the maximum value, the luminance of the organic EL element 16 hardly changes with respect to the change of the gray scale voltage Vsig, resulting in a substantial decrease in the number of gray scales.
【００１５】図３は様々な画素電源電圧ＶＥＬに対する
駆動トランジスタ１７の出力特性を示す。図３の（ａ）
に示すように電源電圧ＶＥＬ＝１０．０Ｖである場合、
駆動電流Ｉdはゲート電圧Ｖgsが−１０.０Ｖ以下に低下
することにより飽和する。図３の（ｂ）に示すように電
源電圧ＶＥＬ＝１２．５Ｖである場合および図３の
（ｃ）に示すように電源電圧ＶＥＬ＝１５．０Ｖの場合
には、駆動電流Ｉdはゲート電圧Ｖgsの低下により飽和
しない。すなわち、低消費電力モードで電源端子ＤＶＳ
Ｓの電位を５Ｖ以上上昇させると、駆動電流Ｉdの飽和
を避けることができない。ここで、図３の（ａ）を再度
参照すると、駆動電流Ｉdはゲート電圧Ｖgsが−１０Ｖ
〜０Ｖの範囲で飽和しないことがわかる。すなわち、ゲ
ート電圧Ｖgsが図４に示す利用範囲で変化するように階
調電圧の範囲を制限すれば、有機ＥＬ素子１６の輝度が
この階調電圧の変化に依存しなくなる。FIG. 3 shows output characteristics of the driving transistor 17 for various pixel power supply voltages VEL. FIG. 3 (a)
When the power supply voltage VEL = 10.0V as shown in FIG.
The drive current Id saturates when the gate voltage Vgs decreases to -10.0 V or less. When the power supply voltage VEL is 12.5 V as shown in FIG. 3B and when the power supply voltage VEL is 15.0 V as shown in FIG. 3C, the drive current Id is equal to the gate voltage Vgs. Does not saturate. That is, in the low power consumption mode, the power supply terminal DVS
If the potential of S is increased by 5 V or more, saturation of the drive current Id cannot be avoided. Here, referring again to FIG. 3A, the drive current Id is such that the gate voltage Vgs is −10V.
It can be seen that saturation does not occur in the range of 0V. That is, if the range of the gradation voltage is limited so that the gate voltage Vgs changes in the usage range shown in FIG. 4, the luminance of the organic EL element 16 does not depend on the change of the gradation voltage.
【００１６】このため、ＤＡＣ３１は図５に示すように
電源端子ＤＶＤＤおよびＤＶＳＳ間の画素電源電圧を所
定数の階調電圧に分圧する分圧回路ＤＶおよびデジタル
映像信号に対応してこれら所定数の階調電圧のうちの１
つを選択してこれを駆動トランジスタ１７のゲート電圧
として出力するスイッチ回路ＳＣで構成される階調制御
回路ＧＣを含む。分圧回路ＤＶは階調電圧数に対応して
直列に接続される複数の抵抗により構成され、これら抵
抗間のノード電位Ｖref1,Ｖref2, Ｖref3…Ｖref(n)を
階調電圧Ｖsigとして出力する。この階調電圧Ｖsigは信
号線ドライバ１５、対応信号線１２、および対応画素ス
イッチ１３を介して対応駆動トランジスタ１７に供給さ
れる。For this reason, as shown in FIG. 5, the DAC 31 includes a voltage dividing circuit DV for dividing the pixel power supply voltage between the power supply terminals DVDD and DVSS into a predetermined number of gradation voltages, and a predetermined number of these corresponding to the digital video signals. One of the gradation voltages
And a gray scale control circuit GC including a switch circuit SC for selecting one of them and outputting this as a gate voltage of the driving transistor 17. The voltage dividing circuit DV is composed of a plurality of resistors connected in series corresponding to the number of gradation voltages, and outputs node potentials Vref1, Vref2, Vref3... Vref (n) between the resistors as the gradation voltage Vsig. This gradation voltage Vsig is supplied to the corresponding drive transistor 17 via the signal line driver 15, the corresponding signal line 12, and the corresponding pixel switch 13.
【００１７】低消費電力モードでＤＣ／ＤＣコンバータ
３３が電源電圧ＶＥＬを調整すると、電源端子ＤＶＤＤ
の電位が電源端子ＤＶＤＤの電位が＋１５Ｖに維持さ
れ、電源端子ＤＶＳＳの電位が０Ｖから＋５Ｖに上昇す
る。分圧回路ＤＶは電源端子ＤＶＤＤおよびＤＶＳＳ間
の電源電圧を所定数の階調電圧に分圧する構成であるた
め、この分圧回路ＤＶから得られる階調電圧Ｖsigの範
囲も＋５Ｖから＋１５Ｖまでレベル範囲に制限されるこ
とになり、駆動電流Ｉdを飽和させずに制御することが
可能になる。When the DC / DC converter 33 adjusts the power supply voltage VEL in the low power consumption mode, the power supply terminal DVDD
Is maintained at +15 V at the power supply terminal DVDD, and the potential at the power supply terminal DVSS rises from 0 V to +5 V. Since the voltage dividing circuit DV divides the power supply voltage between the power supply terminals DVDD and DVSS into a predetermined number of gradation voltages, the range of the gradation voltage Vsig obtained from the voltage dividing circuit DV also ranges from + 5V to + 15V. And the control can be performed without saturating the drive current Id.
【００１８】上述した実施形態の有機ＥＬ表示装置で
は、ＤＣ／ＤＣコンバータ３３が低消費電力モードで電
源端子ＤＶＳＳの電位を所定レベルだけ上昇させること
により電源端子ＤＶＤＤおよびＤＶＳＳ間の電位差を低
減し、この電位差の下で流れる駆動電流Ｉdに依存して
得られる全有機ＥＬ素子１６の輝度を一律に低下させる
ことができる。従って、携帯電話において待ち受け画像
を表示するために消費される電力を低減できる。また、
この構成では、所定レベルが有機ＥＬ素子１６の駆動電
流Ｉdの飽和領域に対応して５Ｖに設定され、分圧回路
ＤＶが電源端子ＤＶＤＤおよびＤＶＳＳ間の電源電圧Ｖ
ＥＬを所定数の階調電圧に分圧するため、電源端子ＶＤ
ＳＳの電位変化がこれら階調電圧に反映される。これら
階調電圧の範囲は駆動電流Ｉdの非飽和領域に対応する
ため、いずれの階調電圧が駆動トランジスタ１７のゲー
トに出力されても、駆動電流Ｉdを飽和することがな
く、有機ＥＬ素子１６の輝度を確実に変化させることが
できる。従って、表示画像の階調数を実質的に低下させ
ることなく表示画像の輝度を一律に低下させることが可
能である。In the organic EL display device of the embodiment described above, the DC / DC converter 33 raises the potential of the power supply terminal DVSS by a predetermined level in the low power consumption mode, thereby reducing the potential difference between the power supply terminals DVDD and DVSS, The brightness of all organic EL elements 16 obtained depending on the drive current Id flowing under this potential difference can be reduced uniformly. Therefore, the power consumed to display the standby image on the mobile phone can be reduced. Also,
In this configuration, the predetermined level is set to 5 V corresponding to the saturation region of the drive current Id of the organic EL element 16, and the voltage dividing circuit DV is connected to the power supply voltage VD between the power supply terminals DVDD and DVSS.
In order to divide EL into a predetermined number of gradation voltages, a power supply terminal VD
The change in the potential of SS is reflected on these gradation voltages. Since the range of these gradation voltages corresponds to the non-saturation region of the drive current Id, no matter which gradation voltage is output to the gate of the drive transistor 17, the drive current Id is not saturated and the organic EL element 16 Can be surely changed. Therefore, it is possible to uniformly lower the brightness of the display image without substantially reducing the number of gradations of the display image.
【００１９】図６は図１に示す各表示画素ＰＸの変形例
を示す。この変形例では、信号線ドライバ１５が階調電
圧Ｖsigの出力に先だって一時的に所定のリセット電圧
Ｖrefを出力するよう構成され、表示画素ＰＸが画素ス
イッチ１３および駆動トランジスタ１７のゲート間に直
列に接続されるキックキャパシタ２０、駆動トランジス
タ１７のゲートおよびドレイン間に接続されるリセット
スイッチ２１、および駆動トランジスタ１７のドレイン
および有機ＥＬ素子１６間に接続される出力スイッチ２
２で構成される閾値キャンセル回路を含む。リセットス
イッチ２１および出力スイッチ２２は例えばＰチャネル
薄膜トランジスタで構成され、それぞれコントローラ３
２からの制御信号ＳＷ１，ＳＷ２により制御される。こ
の制御により、リセットスイッチ２１はリセット電圧が
画素スイッチ１３を介して供給される間だけ導通し、出
力スイッチ２２はリセットスイッチ２１が導通状態にあ
る期間を除いて持続的に導通する。FIG. 6 shows a modification of each display pixel PX shown in FIG. In this modification, the signal line driver 15 is configured to temporarily output a predetermined reset voltage Vref prior to the output of the gradation voltage Vsig, and the display pixel PX is connected in series between the pixel switch 13 and the gate of the drive transistor 17. Kick capacitor 20 connected, reset switch 21 connected between the gate and drain of drive transistor 17, and output switch 2 connected between the drain of drive transistor 17 and organic EL element 16
2 comprises a threshold cancellation circuit. The reset switch 21 and the output switch 22 are composed of, for example, P-channel thin-film transistors,
2 are controlled by the control signals SW1 and SW2 from the control signal SW2. With this control, the reset switch 21 conducts only while the reset voltage is supplied via the pixel switch 13, and the output switch 22 continuously conducts except for the period when the reset switch 21 is in the conductive state.
【００２０】この変形例では、リセット電圧Ｖresetが
画素スイッチ１３を介して供給されると、リセットスイ
ッチ２１が導通し出力スイッチ２２が非導通となる。こ
れにより、ゲート電圧Ｖgsが駆動トランジスタ１７のス
レッショルド電圧Ｖthに等しくなるまで経路ＰＴ１を介
して流れる電流により駆動トランジスタ１７のゲートお
よびキックキャパシタ２０間のノード電位が上昇する。
階調電圧Ｖsigがリセット電圧Ｖresetに続いて供給され
ると、リセットスイッチ２１が非導通となり出力スイッ
チ２２が導通する。これにより、駆動トランジスタ１７
のゲートおよびキックキャパシタ２０間のノード電位が
スレッショルド電圧Ｖthを階調電圧Ｖsigに加えたレベ
ルとなり、駆動電流が経路ＰＴ２を介して流れる。ここ
で、駆動電流Ｉdはリセット電圧Ｖresetと階調電圧Ｖsi
gとの電位差により決定されることになり、駆動トラン
ジスタ１７のスレッショルド電圧Ｖthにバラツキがあっ
ても、駆動電流Ｉdが変動しなくなる。In this modification, when the reset voltage Vreset is supplied via the pixel switch 13, the reset switch 21 becomes conductive and the output switch 22 becomes non-conductive. Thus, the node potential between the gate of the drive transistor 17 and the kick capacitor 20 increases due to the current flowing through the path PT1 until the gate voltage Vgs becomes equal to the threshold voltage Vth of the drive transistor 17.
When the gray scale voltage Vsig is supplied following the reset voltage Vreset, the reset switch 21 is turned off and the output switch 22 is turned on. Thereby, the driving transistor 17
And the node potential between the gate and the kick capacitor 20 becomes a level obtained by adding the threshold voltage Vth to the gradation voltage Vsig, and the drive current flows through the path PT2. Here, the driving current Id is the reset voltage Vreset and the gradation voltage Vsi
Thus, the drive current Id does not fluctuate even if the threshold voltage Vth of the drive transistor 17 varies.
【００２１】この閾値キャンセル回路は一般に知られ、
駆動トランジスタ１７のスレッショルド電圧Ｖthの影響
を回避できる。上述の実施形態は低消費電力モードで電
源端子ＤＶＳＳの電位を上昇させる一方で階調電圧Ｖsi
gの範囲を制限することで輝度を制御する構成である
が、この構成は閾値キャンセル回路と共存できる点で極
めて有用である。This threshold cancellation circuit is generally known,
The influence of the threshold voltage Vth of the driving transistor 17 can be avoided. The above-described embodiment increases the potential of the power supply terminal DVSS in the low power consumption mode while increasing the grayscale voltage Vsi.
Although the configuration controls luminance by limiting the range of g, this configuration is extremely useful in that it can coexist with a threshold cancellation circuit.
【００２２】[0022]
【発明の効果】本発明によれば、表示画像の階調数を実
質的に低下させることなく表示画像の輝度を調整するこ
とが可能な表示画素回路を提供することができる。According to the present invention, it is possible to provide a display pixel circuit capable of adjusting the luminance of a display image without substantially reducing the number of gradations of the display image.
【図１】本発明の一実施形態に係る有機ＥＬ表示装置の
構成を示す回路図である。FIG. 1 is a circuit diagram illustrating a configuration of an organic EL display device according to an embodiment of the present invention.
【図２】図１に示す低電位側電源端子の電位上昇に伴っ
て変化する駆動トランジスタの出力特性を示す特性図で
ある。FIG. 2 is a characteristic diagram showing output characteristics of a driving transistor that changes with a rise in the potential of a low-potential-side power supply terminal shown in FIG. 1;
【図３】図１に示す駆動トランジスタの出力特性を様々
な画素電源電圧に対して示す特性図である。3 is a characteristic diagram showing output characteristics of the driving transistor shown in FIG. 1 with respect to various pixel power supply voltages.
【図４】図１に示す駆動トランジスタの駆動電流を飽和
させないゲート電圧Ｖgsの利用範囲を示す特性図であ
る。FIG. 4 is a characteristic diagram showing a use range of a gate voltage Vgs that does not saturate the drive current of the drive transistor shown in FIG.
【図５】図１に示すＤＡＣに組み込まれた階調制御回路
の構成を示す回路図である。FIG. 5 is a circuit diagram showing a configuration of a gradation control circuit incorporated in the DAC shown in FIG. 1;
【図６】図１に示す各表示画素ＰＸの変形例を示す回路
図である。FIG. 6 is a circuit diagram showing a modified example of each display pixel PX shown in FIG.
１３…画素スイッチ １４…走査線ドライバ １５…信号線ドライバ １６…有機ＥＬ素子 １７…駆動トランジスタ １８…キャパシタ ３１…ＤＡＣ ３２…コントローラ ３３…ＤＣ／ＤＣコンバータ ＧＣ…階調制御回路 ＰＸ…表示画素 DESCRIPTION OF SYMBOLS 13 ... Pixel switch 14 ... Scan line driver 15 ... Signal line driver 16 ... Organic EL element 17 ... Driving transistor 18 ... Capacitor 31 ... DAC 32 ... Controller 33 ... DC / DC converter GC ... Gradation control circuit PX ... Display pixel
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｇ０９Ｇ 3/20 Ｇ０９Ｇ 3/20 ６１２Ｆ ６２４ ６２４Ｂ Ｈ０５Ｂ 33/08 Ｈ０５Ｂ 33/08 33/14 33/14 Ａ Ｆターム(参考） 3K007 AB02 AB04 AB05 AB06 BA06 CA01 CB01 DA00 DB03 EB00 FA01 GA04 5C080 AA06 BB05 DD26 EE29 FF11 JJ02 JJ03 JJ05 KK07 5C094 AA07 AA22 BA03 BA27 CA19 CA25 EA04 EA07 ──────────────────────────────────────────────────続 き Continued on the front page (51) Int.Cl. 7 Identification code FI Theme coat ゛ (Reference) G09G 3/20 G09G 3/20 612F 624 624B H05B 33/08 H05B 33/08 33/14 33/14 A F Terms (reference) 3K007 AB02 AB04 AB05 AB06 BA06 CA01 CB01 DA00 DB03 EB00 FA01 GA04 5C080 AA06 BB05 DD26 EE29 FF11 JJ02 JJ03 JJ05 KK07 5C094 AA07 AA22 BA03 BA27 CA19 CA25 EA04 EA07
Claims (3)
前記所定電位よりも低い電位に設定される第２電源端子
と、駆動電流に依存した輝度で発光する発光素子と、前
記第１および第２電源端子間で前記発光素子と直列に接
続され前記発光素子に駆動電流を供給する駆動トランジ
スタと、前記駆動トランジスタにより前記発光素子に供
給される駆動電流を制御する駆動制御回路とを備え、前
記駆動制御回路は低消費電力モードで前記第２電源端子
の電位を所定レベルだけ上昇させるように調整される電
源電圧を前記第１および第２電源端子間に印加する電源
部、並びに第１および第２電源端子間の電源電圧を所定
数の階調電圧に分圧しこれら電源電圧のうちの１つを前
記駆動トランジスタのゲート電圧として出力する階調制
御部を含むことを特徴とする表示画素回路。A first power supply terminal set to a predetermined potential;
A second power supply terminal set to a potential lower than the predetermined potential; a light emitting element that emits light at a luminance depending on a drive current; and a light emitting element connected in series with the light emitting element between the first and second power supply terminals. A driving transistor for supplying a driving current to the element; and a driving control circuit for controlling a driving current supplied to the light-emitting element by the driving transistor. A power supply unit for applying a power supply voltage adjusted so as to raise the potential by a predetermined level between the first and second power supply terminals, and a power supply voltage between the first and second power supply terminals to a predetermined number of gradation voltages A display pixel circuit, comprising: a gradation control unit that divides a voltage and outputs one of these power supply voltages as a gate voltage of the driving transistor.
部および前記駆動トランジスタ間に接続され前記階調電
圧を前記駆動トランジスタのゲートに選択的に印加する
画素スイッチ、並びに前記画素スイッチを介して前記駆
動トランジスタのゲートに印加される階調電圧を保持し
前記画素スイッチが非導通状態にある間この階調電圧を
前記駆動トランジスタのゲートに印加するキャパシタを
含むことを特徴とする請求項１に記載の表示画素回路。2. The pixel circuit according to claim 1, wherein the drive control circuit further includes a pixel switch connected between the gray scale control unit and the drive transistor, and selectively applying the gray scale voltage to a gate of the drive transistor. 2. The capacitor according to claim 1, further comprising a capacitor for holding a gray scale voltage applied to a gate of the driving transistor and applying the gray scale voltage to a gate of the driving transistor while the pixel switch is in a non-conductive state. The display pixel circuit as described in the above.
って一時的に所定のリセット電圧を出力するよう構成さ
れ、前記駆動制御回路は前記画素スイッチおよび前記駆
動トランジスタのゲート間に直列に接続されるキックキ
ャパシタ、前記駆動トランジスタのゲートおよびドレイ
ン間に接続されリセット電圧が画素スイッチを介して供
給される間だけ導通するリセットスイッチ、および前記
駆動トランジスタのドレインおよび前記発光素子間に接
続され前記リセットスイッチが導通状態にある期間を除
いて持続的に導通する出力スイッチにより構成される閾
値キャンセル回路を含むことを特徴とする請求項２に記
載の表示画素回路。3. The grayscale control section is configured to temporarily output a predetermined reset voltage prior to grayscale voltage output, and the drive control circuit is connected in series between the pixel switch and the gate of the drive transistor. A kick capacitor connected thereto, a reset switch connected between a gate and a drain of the driving transistor, which is turned on only when a reset voltage is supplied via a pixel switch, and a reset switch connected between a drain of the driving transistor and the light emitting element. 3. The display pixel circuit according to claim 2, further comprising a threshold cancellation circuit including an output switch that is continuously turned on except during a period when the reset switch is in a conductive state.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001147958A JP2002341828A (en) | 2001-05-17 | 2001-05-17 | Display pixel circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001147958A JP2002341828A (en) | 2001-05-17 | 2001-05-17 | Display pixel circuit |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002341828A true JP2002341828A (en) | 2002-11-29 |
Family
ID=18993360
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001147958A Pending JP2002341828A (en) | 2001-05-17 | 2001-05-17 | Display pixel circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2002341828A (en) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1316443C (en) * | 2003-03-24 | 2007-05-16 | 友达光电股份有限公司 | Electric current driver active matrix organic light-emitting diode pixel circuit and driving method |
| CN100414579C (en) * | 2005-02-14 | 2008-08-27 | 株式会社日立显示器 | Display and method of driving same |
| JP2009109984A (en) * | 2007-10-29 | 2009-05-21 | Samsung Mobile Display Co Ltd | Organic light emitting display and power supply method thereof |
| US8072398B2 (en) | 2003-12-30 | 2011-12-06 | Lg Display Co., Ltd. | Electroluminescence display device having a look-up table and driving method thereof |
| JP2012078851A (en) * | 2005-05-02 | 2012-04-19 | Semiconductor Energy Lab Co Ltd | Light-emitting device, display module, and electronic appliance |
-
2001
- 2001-05-17 JP JP2001147958A patent/JP2002341828A/en active Pending
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1316443C (en) * | 2003-03-24 | 2007-05-16 | 友达光电股份有限公司 | Electric current driver active matrix organic light-emitting diode pixel circuit and driving method |
| US8072398B2 (en) | 2003-12-30 | 2011-12-06 | Lg Display Co., Ltd. | Electroluminescence display device having a look-up table and driving method thereof |
| CN100414579C (en) * | 2005-02-14 | 2008-08-27 | 株式会社日立显示器 | Display and method of driving same |
| US7710376B2 (en) | 2005-02-14 | 2010-05-04 | Hitachi Displays, Ltd. | Display and method of driving same |
| JP2012078851A (en) * | 2005-05-02 | 2012-04-19 | Semiconductor Energy Lab Co Ltd | Light-emitting device, display module, and electronic appliance |
| JP2009109984A (en) * | 2007-10-29 | 2009-05-21 | Samsung Mobile Display Co Ltd | Organic light emitting display and power supply method thereof |
| US9041626B2 (en) | 2007-10-29 | 2015-05-26 | Samsung Display Co., Ltd. | Organic light emitting display and power supply method thereof |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7123220B2 (en) | Self-luminous display device | |
| KR101751998B1 (en) | Organic Light Emitting Diode Display And Driving Method Thereof | |
| US7978161B2 (en) | Organic light emitting diode display and driving method thereof | |
| KR20240015130A (en) | Display device and driving method thereof | |
| TWI444974B (en) | Organic light emitting diode display device and low power driving method thereof | |
| JP2002229513A (en) | Device for driving organic el display panel | |
| US7285797B2 (en) | Image display apparatus without occurence of nonuniform display | |
| JP2002351403A (en) | Image display device | |
| KR100535286B1 (en) | Display device and driving mithod thereof | |
| KR20080090879A (en) | Organic light emitting display and driving method thereof | |
| JP2003241711A (en) | Digitally driven type display device | |
| KR20100053345A (en) | Organic electro-luminescence display device | |
| US20060261744A1 (en) | Drive apparatus and drive method for light emitting display panel | |
| JP2007286341A (en) | Display device | |
| WO2012063285A1 (en) | Organic el display panel and method for driving same | |
| KR20060114476A (en) | Driving method of organic electro luminescence display device | |
| KR20070024143A (en) | Organic electroluminescence display device and driving method of the same | |
| KR20050087820A (en) | Active matrix pixel cell with multiple drive transistors and method for driving such a pixel | |
| JP2013061390A (en) | Display device | |
| TW200425012A (en) | Display device | |
| JP2002278497A (en) | Display panel and driving method therefor | |
| JPWO2004064030A1 (en) | Display device and control method thereof | |
| JP2004004759A (en) | Driving gear for spontaneous light emission element | |
| JP2003108073A (en) | Luminous display device | |
| JP2003043999A (en) | Display pixel circuit and self-luminous display device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20070514 |