JP2002335043A - Ridge semiconductor element manufacturing method - Google Patents

Ridge semiconductor element manufacturing method

Info

Publication number
JP2002335043A
JP2002335043A JP2001137541A JP2001137541A JP2002335043A JP 2002335043 A JP2002335043 A JP 2002335043A JP 2001137541 A JP2001137541 A JP 2001137541A JP 2001137541 A JP2001137541 A JP 2001137541A JP 2002335043 A JP2002335043 A JP 2002335043A
Authority
JP
Japan
Prior art keywords
ridge
protective film
layer
forming
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2001137541A
Other languages
Japanese (ja)
Inventor
Tatsuro Uchida
達朗 内田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP2001137541A priority Critical patent/JP2002335043A/en
Publication of JP2002335043A publication Critical patent/JP2002335043A/en
Pending legal-status Critical Current

Links

Landscapes

  • Semiconductor Lasers (AREA)

Abstract

PROBLEM TO BE SOLVED: To easily form a right side protective film and a ridge electrode of a semiconductor element having a ridge shape, without complicating the process. SOLUTION: The manufacturing method comprises a step for growing a clad layer 102, an optical guide layer 104, a multi-quantum well layer 106, an optical guide layer 108, a clad layer 110 and a cap layer 112 on a substrate 100 one above another as shown in (a); forming a resist mask 114 on the cap layer 112 as shown in (b); forming a ridge, using a dry etcher as shown in (c) forming a silicon nitride(SiN) protective film 116, using a CVD apparatus, as shown in (d), lifting off to expose the top of the ridge, using a remover, as shown in (e), and forming an anode 118 and a cathode 120, as shown in (f).

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明が属する技術分野】本発明は、半導体レーザ等の
リッジ形状を有する半導体素子の作製方法に関し、特に
リッジ側面保護膜の形成方法及びリッジ上電極の形成方
法に関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing a semiconductor device having a ridge shape such as a semiconductor laser, and more particularly to a method for forming a ridge side face protective film and a method for forming an electrode on a ridge.

【0002】[0002]

【従来の技術】半導体レーザ等のリッジ形状を有する半
導体素子において、リッジ側面を絶縁するため、また酸
化及び汚染から保護するためにパッシベーション膜(保
護膜)を形成している。従来、リッジ側面保護膜の形成
方法及びリッジ上電極の形成方法は、エッチングにより
リッジを形成した後に、リッジ全体を絶縁膜で保護し、
電極形成のためにフォトリソグラフィーによりリッジの
頭出しを行い、リフトオフにより電極の形成を行ってい
る。しかし、この場合、平坦化(レジスト等によるリッ
ジの埋め込み)やエッチバックによるリッジの頭出しの
制御性に困難が伴う。また、電極形成時のフォトリソグ
ラフィーにおいて、フォトマスクとリッジの位置合わせ
が必要であり、位置ずれが生じると最終的にリーク電流
の原因となる。
2. Description of the Related Art In a semiconductor device having a ridge shape, such as a semiconductor laser, a passivation film (protective film) is formed to insulate the side surface of the ridge and to protect it from oxidation and contamination. Conventionally, a method for forming a ridge side surface protective film and a method for forming an electrode on a ridge include forming a ridge by etching, protecting the entire ridge with an insulating film,
In order to form an electrode, a ridge is caught by photolithography, and an electrode is formed by lift-off. However, in this case, it is difficult to control flattening (embedding of the ridge with a resist or the like) or cueing of the ridge by etchback. Further, in photolithography at the time of electrode formation, it is necessary to align the photomask and the ridge, and a positional shift eventually causes a leak current.

【0003】前述のように、リッジ側面の保護膜の形成
及びリッジ上の電極の形成には少なからずとも問題があ
った。例えば、特開平8−316579号公報において
は、この問題を解決するために、スピンオングラスの溶
質と溶媒の比を制御することで平坦性に優れた埋め込み
が可能となっているが、リッジの高さは一定の値で規定
されてしまう問題がある。また、補助半導体層を導入し
てリッジ高さを稼ぎ、リッジの埋め込みを行う際に完全
に埋め込まれないようにする方法が開示されている。し
かし、機能層として必要ではない補助半導体層を導入す
ると、プロセスが煩雑となり、またコストの観点からも
問題がある。
As described above, formation of the protective film on the side surface of the ridge and formation of the electrode on the ridge have at least some problems. For example, in Japanese Patent Application Laid-Open No. 8-316579, in order to solve this problem, embedding with excellent flatness can be achieved by controlling the ratio of solute and solvent in spin-on-glass. There is a problem that the length is defined by a constant value. In addition, a method is disclosed in which an auxiliary semiconductor layer is introduced to increase the height of the ridge so that the ridge is not completely buried when the ridge is buried. However, introduction of an auxiliary semiconductor layer that is not necessary as a functional layer complicates the process and causes problems from the viewpoint of cost.

【0004】[0004]

【発明が解決しようとする課題】本発明は、容易かつプ
ロセスの煩雑化をまねくことのない、リッジ形状を有す
る半導体素子のリッジ側面保護膜の形成方法及びリッジ
上電極の形成方法を提供することを課題としている。
SUMMARY OF THE INVENTION It is an object of the present invention to provide a method for forming a ridge side face protective film of a ridge-shaped semiconductor device and a method for forming an electrode on a ridge, which can be performed easily and without complicating the process. Is an issue.

【0005】[0005]

【課題を解決するための手段】上記の課題を解決するた
めの本発明のリッジ形状を有する半導体素子の作製方法
は、半導体基板上に該リッジを形成するドライエッチン
グ工程と、該ドライエッチング工程で用いたレジストマ
スクを含めた該リッジを保護膜で覆う工程と、該レジス
トマスクを用いて該保護膜のリフトオフを行い該リッジ
の頭部を露出させる工程と、該リッジ頭部が露出した状
態で全面に電極を形成する工程を含んでいる。すなわ
ち、本発明においては、ドライエッチング工程で用いた
レジストマスクを保護膜のリフトオフに用いることによ
り、従来行われる平坦化やエッチバックによるリッジの
頭出し工程を必要とせずにリッジ上電極を形成でき、プ
ロセスが簡素化される。
According to the present invention, there is provided a method for fabricating a semiconductor device having a ridge shape, comprising the steps of: forming a ridge on a semiconductor substrate; A step of covering the ridge including the used resist mask with a protective film, a step of exposing the head of the ridge by lifting off the protective film using the resist mask, and a step of exposing the head of the ridge. The method includes a step of forming an electrode on the entire surface. That is, in the present invention, by using the resist mask used in the dry etching step for lift-off of the protective film, the electrode on the ridge can be formed without the need for the step of locating the ridge by the conventional flattening or etch-back. , The process is simplified.

【0006】又、本発明のリッジ形状を有する半導体素
子の作製方法は、半導体基板上に電極材を全面に形成す
る工程と、該電極材付き半導体基板上に該リッジを形成
するドライエッチング工程と、該ドライエッチング工程
で用いたレジストマスクを含めた該リッジを保護膜で覆
う工程と、該レジストマスクを用いて該保護膜のリフト
オフを行い該リッジの頭部を露出させる工程を含んでい
る。すなわち、本発明においては、プロセスの簡素化に
加え、電極材料を工程の最初で形成するため、半導体層
との清浄な界面でのコンタクトが実現でき、さらにリッ
ジとの接触面積を最大限にとることができるためコンタ
クト抵抗率が低減されている。
Further, the method of manufacturing a semiconductor device having a ridge shape according to the present invention includes a step of forming an electrode material on the entire surface of a semiconductor substrate and a dry etching step of forming the ridge on the semiconductor substrate with the electrode material. A step of covering the ridge including the resist mask used in the dry etching step with a protective film, and a step of exposing the head of the ridge by lifting off the protective film using the resist mask. That is, in the present invention, in addition to the simplification of the process, since the electrode material is formed at the beginning of the process, a contact at a clean interface with the semiconductor layer can be realized, and the contact area with the ridge is maximized. Therefore, the contact resistivity is reduced.

【0007】[0007]

【発明の実施の形態】以下、図面を参照して本発明の実
施形態について説明する。
Embodiments of the present invention will be described below with reference to the drawings.

【0008】まず図1(a)に示すように、基板100
の上にクラッド層102、光ガイド層104、多重量子
井戸層106、光ガイド層108、クラッド層110、
キャップ層112を順次成長する。
First, as shown in FIG.
, A light guide layer 104, a multiple quantum well layer 106, a light guide layer 108, a clad layer 110,
The cap layer 112 is sequentially grown.

【0009】次に図1(b)に示すように、キャップ層
112の上にレジストマスク114を形成する。
Next, as shown in FIG. 1B, a resist mask 114 is formed on the cap layer 112.

【0010】続いて図1(c)に示すように、ドライエ
ッチング装置を用いてリッジを形成する。
Subsequently, as shown in FIG. 1C, a ridge is formed using a dry etching apparatus.

【0011】この状態で、図1(d)に示すように、C
VD装置を用いて窒化シリコン(SiN)保護膜116
を形成する。
In this state, as shown in FIG.
Silicon nitride (SiN) protective film 116 using a VD device
To form

【0012】続いて、図1(e)に示すように、リムー
バーを用いてリフトオフを行い、リッジの頭部を露出さ
せる。
Subsequently, as shown in FIG. 1E, lift-off is performed using a remover to expose the head of the ridge.

【0013】次に図1(f)に示すように、アノード1
18及びカソード120を形成する。
Next, as shown in FIG.
18 and the cathode 120 are formed.

【0014】次に図2を参照して、上記半導体素子の作
製方法を用いたジャイロについて説明する。
Next, a gyro using the method for manufacturing a semiconductor device will be described with reference to FIG.

【0015】上記ドライエッチング方法を用いてリング
共振器形状20を有する半導体レーザを作製する。該半
導体レーザが発振すると互いに逆方向に周回する時計回
りのレーザ光(CW光)22及び反時計回りのレーザ光
(CCW光)24が共存する。26はミラーである。
A semiconductor laser having a ring resonator shape 20 is manufactured by using the above dry etching method. When the semiconductor laser oscillates, a clockwise laser light (CW light) 22 and a counterclockwise laser light (CCW light) 24 circling in opposite directions coexist. 26 is a mirror.

【0016】例えば、該半導体レーザを定電流駆動させ
る場合を考える。該半導体レーザが回転運動を受ける
と、CW光22とCCW光24の発振周波数に差が生
じ、2つのレーザ光は干渉しビートが生じる。該ビート
は該半導体レーザにかかる電圧の周波数変化として検出
されるので、該ビートを用いて物体の角速度を検出でき
るジャイロとして用いることができる。さらに、ジャイ
ロの静止時においてもビート信号が得られるようにして
おけば、静止時と回転時のビート信号を比較する事で回
転方向まで検知が可能である。具体的には、欧州公開特
許第1020706号に記載されているように、リング
状リッジ形状の導波路の一部に非対称なテーパ形状を設
けることで、静止時であってもCW光、CCW光の損失
差に起因したビート信号が得られる。
For example, consider the case where the semiconductor laser is driven at a constant current. When the semiconductor laser undergoes rotational movement, a difference occurs between the oscillation frequencies of the CW light 22 and the CCW light 24, and the two laser lights interfere with each other to generate a beat. Since the beat is detected as a frequency change of a voltage applied to the semiconductor laser, the beat can be used as a gyro that can detect an angular velocity of an object using the beat. Furthermore, if a beat signal is obtained even when the gyro is stationary, it is possible to detect the rotation direction by comparing the beat signals when the gyro is stationary and when the gyro is rotating. Specifically, as described in European Patent Publication No. 1020706, by providing an asymmetric tapered shape in a part of a ring-shaped ridge-shaped waveguide, CW light and CCW light can be obtained even at rest. The beat signal resulting from the difference in loss is obtained.

【0017】[0017]

【実施例】[第1の実施例]図3は、リング状リッジ型
構造のリングレーザジャイロの作製方法を説明する模式
図である。同図において300は基板、302はクラッ
ド層、304は光ガイド層、306は多重量子井戸層、
308は光ガイド層、310はクラッド層、312はキ
ャップ層、314はレジストマスク、316は保護膜、
318はアノード及び320はカソード、322は出力
端子及び324は駆動端子である。なお、図2における
A−A'での断面図が図3における断面図に対応してい
る。
FIG. 3 is a schematic view for explaining a method of manufacturing a ring laser gyro having a ring-shaped ridge structure. In the figure, 300 is a substrate, 302 is a cladding layer, 304 is a light guide layer, 306 is a multiple quantum well layer,
308 is a light guide layer, 310 is a cladding layer, 312 is a cap layer, 314 is a resist mask, 316 is a protective film,
318 is an anode, 320 is a cathode, 322 is an output terminal, and 324 is a drive terminal. The cross-sectional view taken along the line AA ′ in FIG. 2 corresponds to the cross-sectional view in FIG.

【0018】まず、図3(a)に示すように、有機金属
気相成長(MOCVD)装置を用いて、n−GaAs基
板300(厚さ350 μm)上に半導体レーザを構成
する半導体層を積層成長する。すなわち、n−AlGa
Asクラッド層302(厚み1.5 μm)、アンドー
プAlGaAs光ガイド層304(厚み0.1 μ
m)、0.85 μm組成のGaAs / AlGaA
s多重量子井戸層306(井戸層厚み0.01 μm×
3層、障壁層厚み0.01 μm×2層)、アンドープ
AlGaAs光ガイド層308(厚み0.1 μm)、
p−AlGaAsクラッド層310(厚み1.5 μ
m)、p−GaAsキャップ層312(厚み0.5 μ
m)を成長する。
First, as shown in FIG. 3A, a semiconductor layer constituting a semiconductor laser is laminated on an n-GaAs substrate 300 (thickness: 350 μm) using a metal organic chemical vapor deposition (MOCVD) apparatus. grow up. That is, n-AlGa
As clad layer 302 (1.5 μm thick), undoped AlGaAs optical guide layer 304 (0.1 μm thick)
m), GaAs / AlGaAs having a composition of 0.85 μm
s multiple quantum well layer 306 (well layer thickness 0.01 μm ×
3 layers, barrier layer thickness 0.01 μm × 2 layers), undoped AlGaAs optical guide layer 308 (0.1 μm thickness),
p-AlGaAs cladding layer 310 (1.5 μm thick)
m), p-GaAs cap layer 312 (0.5 μm thick)
m) grow.

【0019】次に図3(b)スピンコーターを用いてフ
ォトレジストを塗布し、露光・現像過程を経た後、図3
(b)に示すように、レジストマスク314を形成す
る。
Next, a photoresist is applied by using a spin coater in FIG.
As shown in (b), a resist mask 314 is formed.

【0020】続いて、図3(c)に示すように、基板を
反応性イオンビームエッチング(RIBE)装置に導入
し、塩素ガスを用いて、リッジを形成する。このときの
エッチング条件は、マイクロ波パワー:120 W、圧
力:0.106 Pa(0.8 mTorr)、塩素ガ
ス流量:0.02 Pa・m3/sec(12 scc
m)、イオン引き出し電圧:300 V、基板温度:室
温、とした。その結果、垂直かつ平滑な(走査型電子顕
微鏡観察において約10 nmの荒れ)リッジが形成さ
れる。このリッジ状半導体側面を透過型電子顕微鏡で観
察すると、格子像の乱れが観測されていないことより、
側面にダメージを誘発することなくエッチングが達成さ
れていることが確認された。また、各半導体層の構成元
素の違いによるエッチング速度の違いは現れないため、
積層構造に起因した凹凸は観測されていない。
Subsequently, as shown in FIG. 3C, the substrate is introduced into a reactive ion beam etching (RIBE) apparatus, and a ridge is formed using chlorine gas. The etching conditions at this time are: microwave power: 120 W, pressure: 0.106 Pa (0.8 mTorr), chlorine gas flow rate: 0.02 Pa · m 3 / sec (12 scc)
m), ion extraction voltage: 300 V, substrate temperature: room temperature. As a result, a vertical and smooth ridge (roughness of about 10 nm in scanning electron microscope observation) is formed. When observing the ridge-shaped semiconductor side with a transmission electron microscope, no lattice image disorder was observed.
It was confirmed that etching was achieved without inducing side damage. Also, since there is no difference in the etching rate due to the difference in the constituent elements of each semiconductor layer,
No unevenness due to the laminated structure was observed.

【0021】次に図3(d)に示すように、基板をプラ
ズマ化学気相成長(PECVD)装置に導入し、窒化シ
リコン(SiN)保護膜(厚さ:200 nm)316
を形成する。
Next, as shown in FIG. 3D, the substrate is introduced into a plasma enhanced chemical vapor deposition (PECVD) apparatus, and a silicon nitride (SiN) protective film (thickness: 200 nm) 316 is formed.
To form

【0022】続いて、図3(e)に示すように、基板を
80 ℃に加熱したリムーバー液に浸して超音波洗浄機
にかけリッジ上面の保護膜のリフトオフを行い、その結
果、リッジ上面のキャップ層312が露出する。
Subsequently, as shown in FIG. 3 (e), the substrate is immersed in a remover solution heated to 80 ° C. and subjected to an ultrasonic cleaner to lift off the protective film on the upper surface of the ridge. As a result, the cap on the upper surface of the ridge is removed. Layer 312 is exposed.

【0023】次に、図3(f)に示すように、基板をス
パッタ装置に導入して、Ti/Au(Tiの厚さ:50
nm、Auの厚さ:500 nm)アノード318を
成膜し、さらに基板を電子ビーム蒸着装置に導入してA
uGe/Au(AuGeの厚さ:0.2 μm、Auの
厚さ:0.2 μm)カソード320を蒸着する。その
後、窒素雰囲気中375 ℃で急速熱処理(RTA)
し、オーミック接触をとった。
Next, as shown in FIG. 3 (f), the substrate is introduced into a sputtering apparatus, and Ti / Au (Ti thickness: 50
nm, thickness of Au: 500 nm) An anode 318 is formed, and the substrate is introduced into an electron beam evaporation apparatus to form an anode.
A uGe / Au (thickness of AuGe: 0.2 μm, thickness of Au: 0.2 μm) cathode 320 is deposited. Thereafter, rapid heat treatment (RTA) at 375 ° C. in a nitrogen atmosphere
And made ohmic contact.

【0024】その後、図3(g)に示すように、アノー
ド318上に、半導体レーザに生じるビート信号を電
流、電圧、あるいはインピーダンスの変化として検出す
るために、端子322をもうける。該端子から出力され
たビート信号は、検出回路(図示せず)により電流、電
圧、あるいはインピーダンスの変化として検出される。
なお、324は駆動用の端子である。
Thereafter, as shown in FIG. 3 (g), a terminal 322 is provided on the anode 318 in order to detect a beat signal generated in the semiconductor laser as a change in current, voltage or impedance. The beat signal output from the terminal is detected as a change in current, voltage, or impedance by a detection circuit (not shown).
324 is a drive terminal.

【0025】このようにして図4に示すリング共振型半
導体レーザを有するジャイロが作製される。なお、図4
においては、活性層306のみを示し、他の層は省略し
てある。
Thus, a gyro having the ring-resonant semiconductor laser shown in FIG. 4 is manufactured. FIG.
1 shows only the active layer 306, and the other layers are omitted.

【0026】図3(c)に示すように、垂直かつ平滑な
リッジをドライエッチングにより作製することができる
ため、反射率の高いミラーを作製することができた。
As shown in FIG. 3C, vertical and smooth ridges can be formed by dry etching, so that a mirror having a high reflectance can be manufactured.

【0027】また、リング共振器全体にわたり全反射面
とすることができた。また、保護膜が絶縁体としての機
能を果たし、リークのない素子が再現性よく作製でき
た。この結果、発振しきい値電流の小さいジャイロが実
現し、また安定してビート信号を得ることができ、角速
度の検出ができた。
Further, a total reflection surface could be formed over the entire ring resonator. In addition, the protective film served as an insulator, and an element having no leak was produced with good reproducibility. As a result, a gyro having a small oscillation threshold current was realized, a beat signal could be obtained stably, and an angular velocity could be detected.

【0028】なお、ここではリング共振器の形状として
四角の場合を示したが、円形でも三角形でも多角形であ
ってもよい。
Although the shape of the ring resonator is a square here, it may be circular, triangular or polygonal.

【0029】また、ここではドライエッチング装置とし
てRIBEを示したが、これに限定されるものではなく
ICP−RIE、CAIBE等であってもよい。
Although RIBE is shown here as a dry etching apparatus, the present invention is not limited to this, and ICP-RIE, CAIBE or the like may be used.

【0030】また、エッチングガスとして塩素ガスを示
したが、これに限定されるものではなくBCl3、Si
Cl4等であってもよい。
Further, although the chlorine gas as an etching gas, BCl 3 is not limited to this, Si
It may be Cl 4 or the like.

【0031】また、ここでは保護膜としてSiNを示し
たが、これに限定されるものではなく二酸化シリコン
(SiO2)等であってもよい。
Although SiN is shown here as the protective film, the present invention is not limited to this, and silicon dioxide (SiO 2 ) may be used.

【0032】また、ここでは保護膜の形成装置としてP
ECVDを示したが、これに限定されるものではなくス
パッタ等であってもよい。
In this case, P is used as a protective film forming apparatus.
Although ECVD has been described, the present invention is not limited to this, and sputtering may be used.

【0033】また、ここでは半導体素子の例としてリン
グ状リッジ型構造のリングレーザジャイロを示したが、
半導体レーザや発光ダイオードなどの発光素子、フォト
ダイオードなどの受光素子等どのような半導体素子でも
よい。
Also, here, a ring laser gyro having a ring-shaped ridge structure is shown as an example of a semiconductor element.
Any semiconductor element such as a light emitting element such as a semiconductor laser or a light emitting diode, or a light receiving element such as a photodiode may be used.

【0034】[第2の実施例]図5は、リング状リッジ
型構造のリングレーザジャイロのもう一つの作製方法を
説明する模式図である。400は基板、402はクラッ
ド層、404は光ガイド層、406は多重量子井戸層、
408は光ガイド層、410はクラッド層、412はキ
ャップ層、414はアノード、416は保護膜、420
はカソード、422は出力端子及び424は駆動端子で
ある。なお、図2におけるA−A'での断面図が図5に
おける断面図に対応している。
[Second Embodiment] FIG. 5 is a schematic view for explaining another method of manufacturing a ring laser gyro having a ring-shaped ridge structure. 400 is a substrate, 402 is a cladding layer, 404 is a light guide layer, 406 is a multiple quantum well layer,
408 is a light guide layer, 410 is a cladding layer, 412 is a cap layer, 414 is an anode, 416 is a protective film, 420
Is a cathode, 422 is an output terminal, and 424 is a drive terminal. The cross-sectional view taken along the line AA ′ in FIG. 2 corresponds to the cross-sectional view in FIG.

【0035】まず、図5(a)に示すように、有機金属
気相成長(MOCVD)装置を用いて、n−GaAs基
板400(厚さ350 μm)上に半導体レーザを構成
する半導体層を積層成長する。すなわち、n−AlGa
Asクラッド層402(厚み1.5 μm)、アンドー
プAlGaAs光ガイド層404(厚み0.1 μ
m)、0.85 μm組成のGaAs / AlGaA
s多重量子井戸層406(井戸層厚み0.01 μm×
3層、障壁層厚み0.01 μm×2層)、アンドープ
AlGaAs光ガイド層408(厚み0.1 μm)、
p−AlGaAsクラッド層410(厚み1.5 μ
m)、p−GaAsキャップ層412(厚み0.5 μ
m)を成長する。続いて、基板を塩酸:リン酸:水の混
合溶液に浸し前処理を行い、スパッタ装置に導入してT
i/Au(Tiの厚さ:50 nm、Auの厚さ:50
0 nm)アノード414を成膜する。
First, as shown in FIG. 5A, a semiconductor layer constituting a semiconductor laser is laminated on an n-GaAs substrate 400 (thickness: 350 μm) using a metal organic chemical vapor deposition (MOCVD) apparatus. grow up. That is, n-AlGa
As clad layer 402 (1.5 μm thick), undoped AlGaAs optical guide layer 404 (0.1 μm thick)
m), GaAs / AlGaAs having a composition of 0.85 μm
s multiple quantum well layer 406 (well layer thickness 0.01 μm ×
3 layers, barrier layer thickness 0.01 μm × 2 layers), undoped AlGaAs optical guide layer 408 (0.1 μm thickness),
p-AlGaAs cladding layer 410 (1.5 μm thick)
m), p-GaAs cap layer 412 (0.5 μm thick)
m) grow. Subsequently, the substrate is immersed in a mixed solution of hydrochloric acid: phosphoric acid: water to perform a pretreatment, and introduced into a sputtering apparatus for T
i / Au (Ti thickness: 50 nm, Au thickness: 50
0 nm) Anode 414 is deposited.

【0036】次に図5(b)に示すように、スピンコー
ターを用いてフォトレジストを塗布し、露光・現像過程
を経た後、レジストマスク416を形成する。この状態
で、基板を反応性イオンエッチング(RIE)装置に導
入し、Ti/Auアノード414のエッチングを行う。
このときのエッチング条件は、RFパワー:500W
(Ti及びAuエッチング共に)、圧力:0.5 Pa
(3.7 mTorr)、ガス流量:BCl3…0.1
5 Pa・m3/sec(90 sccm、Auエッチ
ング時)、SF6…0.05 Pa・m3/sec(30
sccm、Tiエッチング時)、とした。その結果、
垂直かつ平滑なTi/Auアノード414リッジが形成
された。
Next, as shown in FIG. 5B, a photoresist is applied using a spin coater, and after exposure and development processes, a resist mask 416 is formed. In this state, the substrate is introduced into a reactive ion etching (RIE) apparatus, and the Ti / Au anode 414 is etched.
The etching condition at this time is RF power: 500 W
(Both Ti and Au etching), pressure: 0.5 Pa
(3.7 mTorr), gas flow rate: BCl 3 ... 0.1
5 Pa · m 3 / sec (90 sccm, at the time of Au etching), SF 6 ... 0.05 Pa · m 3 / sec (30
sccm, Ti etching). as a result,
A vertical and smooth Ti / Au anode 414 ridge was formed.

【0037】さらに、図5(c)に示すように、この状
態の基板を反応性イオンビームエッチング(RIBE)
装置に導入し、塩素ガスを用いて半導体積層構造をエッ
チングし、リッジを形成する。このときのエッチング条
件は、マイクロ波パワー:120 W、圧力:0.10
6 Pa(0.8 mTorr)、塩素ガス流量:0.
02 Pa・m3/sec(12 sccm)、イオン
引き出し電圧:300V、基板温度:室温、とした。そ
の結果、垂直かつ平滑な(走査型電子顕微鏡観察におい
て約10 nmの荒れ)リッジが形成された。このリッ
ジ状半導体側面を透過型電子顕微鏡で観察すると、格子
像の乱れが観測されていないことより、側面にダメージ
を誘発することなくエッチングが達成されていることが
確認された。また、各半導体層の構成元素の違いによる
エッチング速度の違いは現れないため、積層構造に起因
した凹凸は観測されていない。
Further, as shown in FIG. 5C, the substrate in this state is subjected to reactive ion beam etching (RIBE).
The semiconductor device is introduced into the apparatus, and the semiconductor multilayer structure is etched using chlorine gas to form a ridge. The etching conditions at this time were as follows: microwave power: 120 W, pressure: 0.10
6 Pa (0.8 mTorr), chlorine gas flow rate: 0.
02 Pa · m 3 / sec (12 sccm), ion extraction voltage: 300 V, substrate temperature: room temperature. As a result, a vertical and smooth ridge (roughness of about 10 nm in scanning electron microscope observation) was formed. Observation of the side surface of the ridge-shaped semiconductor with a transmission electron microscope confirmed that etching was achieved without inducing damage to the side surface since no disturbance of the lattice image was observed. Further, no difference in etching rate due to a difference in constituent elements of each semiconductor layer appears, and thus no unevenness due to the stacked structure is observed.

【0038】次に、図5(d)に示すように、基板をプ
ラズマ化学気相成長(PECVD)装置に導入し、窒化
シリコン(SiN)保護膜(厚さ:200 nm)41
8を形成する。
Next, as shown in FIG. 5D, the substrate is introduced into a plasma enhanced chemical vapor deposition (PECVD) apparatus, and a silicon nitride (SiN) protective film (thickness: 200 nm) 41 is formed.
8 is formed.

【0039】続いて、図5(e)に示すように、基板を
80 ℃に加熱したリムーバー液に浸して超音波洗浄機
にかけリッジ上面の保護膜のリフトオフを行い、その結
果、リッジ上面のTi/Auアノード414が露出す
る。さらに、基板を電子ビーム蒸着装置に導入してAu
Ge/Au(AuGeの厚さ:0.2 μm、Auの厚
さ:0.2 μm)カソード420を蒸着する。その
後、窒素雰囲気中375℃で急速熱処理(RTA)し、
オーミック接触をとった。
Subsequently, as shown in FIG. 5 (e), the substrate is immersed in a remover solution heated to 80 ° C. and subjected to an ultrasonic cleaner to lift off the protective film on the ridge upper surface. As a result, the Ti on the ridge upper surface is lifted off. / Au anode 414 is exposed. Further, the substrate is introduced into an electron beam evaporation apparatus and Au is introduced.
A Ge / Au (AuGe thickness: 0.2 μm, Au thickness: 0.2 μm) cathode 420 is deposited. Thereafter, rapid heat treatment (RTA) is performed at 375 ° C. in a nitrogen atmosphere,
Ohmic contact was made.

【0040】その後、図5(f)に示すように、アノー
ド414上に、半導体レーザに生じるビート信号を電
流、電圧、あるいはインピーダンスの変化として検出す
るために、端子422をもうける。該端子から出力され
たビート信号は、検出回路(図示せず)により電流、電
圧、あるいはインピーダンスの変化として検出される。
なお、424は駆動用の端子である。
Thereafter, as shown in FIG. 5F, a terminal 422 is provided on the anode 414 in order to detect a beat signal generated in the semiconductor laser as a change in current, voltage or impedance. The beat signal output from the terminal is detected as a change in current, voltage, or impedance by a detection circuit (not shown).
424 is a drive terminal.

【0041】このようにして図6に示すリング共振型半
導体レーザを有するジャイロが作製される。なお、図6
においては、活性層406のみを示し、他の層は省略し
てある。
Thus, a gyro having the ring-resonant semiconductor laser shown in FIG. 6 is manufactured. FIG.
In FIG. 7, only the active layer 406 is shown, and other layers are omitted.

【0042】図5(c)に示すように、垂直かつ平滑な
リッジをドライエッチングにより作製することができる
ため、反射率の高いミラーを作製することができた。ま
た、リング共振器全体にわたり全反射面とすることがで
きた。また、保護膜が絶縁体としての機能を果たし、リ
ークのない素子が再現性よく作製できた。この結果、発
振しきい値電流の小さいジャイロが実現し、また安定し
てビート信号を得ることができ、角速度の検出ができ
た。さらにアノードを工程の初期で形成したため、清浄
な半導体界面とコンタクトが取れたことにより、コンタ
クト抵抗率の低減がなされた。
As shown in FIG. 5C, vertical and smooth ridges can be formed by dry etching, so that a mirror having high reflectivity could be manufactured. Further, a total reflection surface could be formed over the entire ring resonator. In addition, the protective film served as an insulator, and an element having no leak was produced with good reproducibility. As a result, a gyro having a small oscillation threshold current was realized, a beat signal could be obtained stably, and an angular velocity could be detected. Further, since the anode was formed at an early stage of the process, a contact with a clean semiconductor interface was obtained, so that the contact resistivity was reduced.

【0043】なお、ここではリング共振器の形状として
四角の場合を示したが、円形でも三角形でも多角形であ
ってもよい。
Although the shape of the ring resonator is square here, it may be circular, triangular or polygonal.

【0044】また、ここではドライエッチング装置とし
てRIBEを示したが、これに限定されるものではなく
ICP−RIE、CAIBE等であってもよい。
Although RIBE is shown here as a dry etching apparatus, the present invention is not limited to this and may be ICP-RIE, CAIBE, or the like.

【0045】また、エッチングガスとして塩素ガスを示
したが、これに限定されるものではなくBCl3、Si
Cl4等であってもよい。
Further, although the chlorine gas as an etching gas, BCl 3 is not limited to this, Si
It may be Cl 4 or the like.

【0046】また、ここでは保護膜としてSiNを示し
たが、これに限定されるものではなく二酸化シリコン
(SiO2)等であってもよい。
Although SiN is shown here as the protective film, the present invention is not limited to this, and may be silicon dioxide (SiO 2 ).

【0047】また、ここでは保護膜の形成装置としてP
ECVDを示したが、これに限定されるものではなくス
パッタ等であってもよい。
In this case, the protective film forming apparatus is P
Although ECVD has been described, the present invention is not limited to this, and sputtering may be used.

【0048】また、ここでは半導体素子の例としてリン
グ状リッジ型構造のリングレーザジャイロを示したが、
半導体レーザや発光ダイオードなどの発光素子、フォト
ダイオードなどの受光素子等どのような半導体素子でも
よい。
Although a ring laser gyro having a ring-shaped ridge structure is shown here as an example of a semiconductor device,
Any semiconductor element such as a light emitting element such as a semiconductor laser or a light emitting diode, or a light receiving element such as a photodiode may be used.

【0049】[0049]

【発明の効果】以上説明した本発明によれば、容易かつ
プロセスの煩雑化をまねくことなく、リッジ形状を有す
る半導体素子のリッジ側面保護膜びリッジ上電極を形成
することができる。
According to the present invention described above, the ridge side surface protective film and the ridge upper electrode of the semiconductor element having the ridge shape can be formed easily and without complicating the process.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の実施の形態を説明する図である。FIG. 1 is a diagram illustrating an embodiment of the present invention.

【図2】本発明に係る作製方法を用いて作製されたリン
グ共振器形状を説明する模式的図面である。
FIG. 2 is a schematic diagram illustrating a ring resonator shape manufactured by using the manufacturing method according to the present invention.

【図3】発明の第1の実施例におけるリッジ形状を有す
る半導体素子の作製方法を説明する為の模式的断面図で
ある。
FIG. 3 is a schematic cross-sectional view for explaining a method for manufacturing a semiconductor device having a ridge shape according to the first embodiment of the present invention.

【図4】本発明の第1の実施例に係るリッジ形状を有す
るリング共振器型半導体レーザを有したジャイロを説明
する図である。
FIG. 4 is a diagram illustrating a gyro having a ring resonator type semiconductor laser having a ridge shape according to the first embodiment of the present invention.

【図5】発明の第2の実施例におけるリッジ形状を有す
る半導体素子の作製方法を説明する為の模式的断面図で
ある。
FIG. 5 is a schematic cross-sectional view for explaining a method for manufacturing a semiconductor device having a ridge shape according to a second embodiment of the present invention.

【図6】本発明の第2の実施例に係るリッジ形状を有す
るリング共振器型半導体レーザを有したジャイロを説明
する図である。
FIG. 6 is a diagram illustrating a gyro having a ring resonator type semiconductor laser having a ridge shape according to a second embodiment of the present invention.

【符号の説明】[Explanation of symbols]

20 リング共振器 22 時計回りのレーザ光(CW光) 24 反時計回りのレーザ光(CW光) 26 ミラー 100、300、400 基板 102、302、402 クラッド層 104、304、404 光ガイド層 106、306、406 多重量子井戸活性層 108、308、408 光ガイド層 110、310、410 クラッド層 112、312、412 キャップ層 114、314、416 レジストマスク 116、316、418 保護膜 118、318、414 アノード 120、320、420 カソード 322、422 出力端子 324、424 駆動端子 Reference Signs List 20 ring resonator 22 clockwise laser light (CW light) 24 counterclockwise laser light (CW light) 26 mirror 100, 300, 400 substrate 102, 302, 402 clad layer 104, 304, 404 light guide layer 106, 306, 406 Multiple quantum well active layer 108, 308, 408 Light guide layer 110, 310, 410 Cladding layer 112, 312, 412 Cap layer 114, 314, 416 Resist mask 116, 316, 418 Protective film 118, 318, 414 Anode 120, 320, 420 Cathode 322, 422 Output terminal 324, 424 Drive terminal

Claims (4)

【特許請求の範囲】[Claims] 【請求項1】 リッジ形状を有する半導体素子の作製方
法において、 半導体基板上に該リッジを形成するドライエッチング工
程と、 該ドライエッチング工程で用いたレジストマスクを含め
た該リッジを保護膜で覆う工程と、 該レジストマスクを用いて該保護膜のリフトオフを行い
該リッジの頭部を露出させる工程と、 該リッジ頭部が露出した状態で全面に電極を形成する工
程を含むことを特徴とするリッジ型半導体素子の作製方
法。
1. A method for manufacturing a semiconductor device having a ridge shape, comprising: a dry etching step of forming the ridge on a semiconductor substrate; and a step of covering the ridge including a resist mask used in the dry etching step with a protective film. A step of exposing the head of the ridge by lifting off the protective film using the resist mask; and forming an electrode over the entire surface with the head of the ridge exposed. Method of manufacturing a semiconductor device.
【請求項2】 リッジ形状を有する半導体素子の作製方
法において、 半導体基板上に電極材を全面に形成する工程と、 該電極付き半導体基板上に該リッジを形成するドライエ
ッチング工程と、 該ドライエッチング工程で用いたレジストマスクを含め
た該リッジを保護膜で覆う工程と、 該レジストマスクを用いて該保護膜のリフトオフを行い
該リッジの頭部を露出させる工程を含むことを特徴とす
るリッジ型半導体素子の作製方法。
2. A method for manufacturing a semiconductor device having a ridge shape, comprising: forming an electrode material on the entire surface of a semiconductor substrate; dry etching forming the ridge on the semiconductor substrate with electrodes; A step of covering the ridge including the resist mask used in the step with a protective film, and a step of exposing the head of the ridge by lifting off the protective film using the resist mask. A method for manufacturing a semiconductor element.
【請求項3】 該半導体基板は、異種半導体層の積層構
造よりなる化合物半導体基板であることを特徴とする請
求項1又は2に記載されたリッジ型半導体素子の作製方
法。
3. The method for manufacturing a ridge-type semiconductor device according to claim 1, wherein the semiconductor substrate is a compound semiconductor substrate having a laminated structure of heterogeneous semiconductor layers.
【請求項4】 請求項1又は2に記載されたリッジ型半
導体素子の作製方法を用いて形成されたリング状リッジ
型構造のリングレーザジャイロ。
4. A ring laser gyro having a ring-shaped ridge type structure formed by using the method for manufacturing a ridge type semiconductor device according to claim 1.
JP2001137541A 2001-05-08 2001-05-08 Ridge semiconductor element manufacturing method Pending JP2002335043A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001137541A JP2002335043A (en) 2001-05-08 2001-05-08 Ridge semiconductor element manufacturing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001137541A JP2002335043A (en) 2001-05-08 2001-05-08 Ridge semiconductor element manufacturing method

Publications (1)

Publication Number Publication Date
JP2002335043A true JP2002335043A (en) 2002-11-22

Family

ID=18984635

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001137541A Pending JP2002335043A (en) 2001-05-08 2001-05-08 Ridge semiconductor element manufacturing method

Country Status (1)

Country Link
JP (1) JP2002335043A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009103647A (en) * 2007-10-25 2009-05-14 Advanced Telecommunication Research Institute International Semiconductor laser gyro
JP2009103646A (en) * 2007-10-25 2009-05-14 Advanced Telecommunication Research Institute International Semiconductor laser gyro
US7611916B2 (en) 2008-03-05 2009-11-03 Mitsubishi Electric Corporation Method of manufacturing semiconductor optical element

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009103647A (en) * 2007-10-25 2009-05-14 Advanced Telecommunication Research Institute International Semiconductor laser gyro
JP2009103646A (en) * 2007-10-25 2009-05-14 Advanced Telecommunication Research Institute International Semiconductor laser gyro
US7611916B2 (en) 2008-03-05 2009-11-03 Mitsubishi Electric Corporation Method of manufacturing semiconductor optical element

Similar Documents

Publication Publication Date Title
US7344904B2 (en) Method of fabricating laser diode
US6289030B1 (en) Fabrication of semiconductor devices
JP2004119772A (en) Method for manufacturing gallium nitride-based compound semiconductor element and method for processing gallium nitride-based compound semiconductor layer
US6862309B2 (en) Passivation scheme for oxide vertical cavity surface-emitting laser
US6548319B2 (en) Method for manufacturing semiconductor laser diode
JP3605040B2 (en) Semiconductor light emitting device and method of manufacturing the same
JP2001156398A (en) Method for fabricating semiconductor element, semiconductor element, and gyro
US20100244074A1 (en) Semiconductor light-emitting device and method of manufacturing the same
US20200412094A1 (en) Surface-emitting laser and method of manufacturing the same
JPH1065268A (en) Manufacture of surface-emitting laser
JP2002335043A (en) Ridge semiconductor element manufacturing method
GB2412011A (en) Single photon optoelectronic device
JP3928695B2 (en) Surface emitting semiconductor light emitting device and method of manufacturing the same
JP5211728B2 (en) Method for fabricating a semiconductor optical device
JP2003031556A (en) Method for manufacturing semiconductor element and gyro unit
JP2004327981A (en) Semiconductor laser diode utilizing self-alignment and method for manufacturing the same
JP7159750B2 (en) OPTO-SEMICONDUCTOR DEVICE AND MANUFACTURING METHOD THEREOF
JP2010147117A (en) Manufacturing method of nitride semiconductor device
JP6716040B2 (en) Method for manufacturing optical semiconductor element and optical semiconductor element
JP2020017650A (en) Method of manufacturing optical semiconductor element
KR102297658B1 (en) Method for manufacturing semiconductor laser diode
JP2002313783A (en) Method for forming polygon semiconductor ring laser, polygon semiconductor ring laser and polygon semiconductor ring laser gyroscope
JP2002198359A (en) Dry etching method and manufacturing method of semiconductor device
KR100263933B1 (en) Selectively buried ridge semiconductor laser diode and its manufacturing method
JP2002344086A (en) Semiconductor laser and manufacturing method therefor