KR102297658B1 - Method for manufacturing semiconductor laser diode - Google Patents

Method for manufacturing semiconductor laser diode Download PDF

Info

Publication number
KR102297658B1
KR102297658B1 KR1020190137428A KR20190137428A KR102297658B1 KR 102297658 B1 KR102297658 B1 KR 102297658B1 KR 1020190137428 A KR1020190137428 A KR 1020190137428A KR 20190137428 A KR20190137428 A KR 20190137428A KR 102297658 B1 KR102297658 B1 KR 102297658B1
Authority
KR
South Korea
Prior art keywords
ridge
metal
mask
photoresist
etching
Prior art date
Application number
KR1020190137428A
Other languages
Korean (ko)
Other versions
KR20210052762A (en
Inventor
심민준
신형호
김민우
정대철
Original Assignee
주식회사 오이솔루션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 오이솔루션 filed Critical 주식회사 오이솔루션
Priority to KR1020190137428A priority Critical patent/KR102297658B1/en
Publication of KR20210052762A publication Critical patent/KR20210052762A/en
Application granted granted Critical
Publication of KR102297658B1 publication Critical patent/KR102297658B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02277—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition the reactions being activated by other means than plasma or thermal, e.g. photo-CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H01L21/0231—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment treatment by exposure to electromagnetic radiation, e.g. UV light
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0331—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers for lift-off processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28194—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation by deposition, e.g. evaporation, ALD, CVD, sputtering, laser deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66015—Multistep manufacturing processes of devices having a semiconductor body comprising semiconducting carbon, e.g. diamond, diamond-like carbon, graphene
    • H01L29/66022—Multistep manufacturing processes of devices having a semiconductor body comprising semiconducting carbon, e.g. diamond, diamond-like carbon, graphene the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/6603—Diodes

Abstract

실시예에 의한 반도체 레이저 다이오드를 제조하기 위한 방법이 개시된다. 상기 반도체 레이저 다이오드 제조 방법은 상부에 메사 에칭용 마스크가 형성되어 있는 메사 구조의 리지를 준비하는 단계; 상기 리지의 상부에 포토레지스트를 이용하여 소정의 폭을 갖는 윈도우를 형성하는 단계; 상기 메사 에칭용 마스크의 일부를 제거하고 금속을 증착하는 단계; 리프트오프 방법을 이용하여 상기 금속이 증착된 포토레지스트를 제거하는 단계; 및 상기 리지의 상부에 남아 있는 상기 메사 에칭용 마스크를 제거하여 상기 리지의 상부에 p-금속을 형성하는 단계를 포함한다.A method for manufacturing a semiconductor laser diode according to an embodiment is disclosed. The semiconductor laser diode manufacturing method includes: preparing a ridge of a mesa structure having a mesa etching mask formed thereon; forming a window having a predetermined width on the upper portion of the ridge using photoresist; removing a portion of the mesa etching mask and depositing a metal; removing the metal-deposited photoresist using a lift-off method; and removing the mask for the mesa etching remaining on the ridge to form a p-metal on the ridge.

Description

반도체 레이저 다이오드를 제조하기 위한 방법{METHOD FOR MANUFACTURING SEMICONDUCTOR LASER DIODE}METHOD FOR MANUFACTURING SEMICONDUCTOR LASER DIODE

실시예는 반도체 레이저 다이오드에 관한 것으로, 보다 상세하게는 반도체 레이저 다이오드를 제조하기 위한 방법에 관한 것이다.The embodiments relate to semiconductor laser diodes, and more particularly to methods for manufacturing semiconductor laser diodes.

RWG(ridge waveguide) 레이저 다이오드는 광의 주파수 폭이 좁고 지향성이 좋다는 이유로 광 통신, 다중 통신, 우주 통신과 같은 곳에서 실용화되어 가고 있다.RWG (ridge waveguide) laser diodes are being put to practical use in places such as optical communication, multiplex communication, and space communication because the frequency width of light is narrow and directivity is good.

도 1은 종래 기술에 따른 반도체 레이저 다이오드 제조 과정을 나타내는 도면이다.1 is a view showing a semiconductor laser diode manufacturing process according to the prior art.

도 1을 참조하면, 메사 구조의 리지(mesa ridge)(10)에 벤조시클로부텐(Bendzo Cyclo Butene, BCB)(20)을 코팅하고, 그 상부에 포토레지스트(photoresist, PR)(30)를 코팅시킨다.Referring to FIG. 1 , a benzocyclobutene (BCB) 20 is coated on a mesa ridge 10 of a mesa structure, and a photoresist (PR) 30 is coated thereon. make it

다음으로, 코팅된 포토레지스트를 이용하여 소정의 폭을 갖는 윈도우(window)(31)를 형성하고 윈도우 내 벤조시클로부텐(20)을 제거한다.Next, a window 31 having a predetermined width is formed using the coated photoresist, and the benzocyclobutene 20 in the window is removed.

다음으로, 전자빔 증착법(E-beam evaporation)을 통해 금속(40)을 증착할 수 있다.Next, the metal 40 may be deposited through E-beam evaporation.

다음으로, 리프트오프 방법으로 필요없는 부분의 금속(41)을 제거함으로써 메사 구조의 리지 위에 p-금속(42)을 형성할 수 있다.Next, the p-metal 42 may be formed on the ridge of the mesa structure by removing the metal 41 in an unnecessary portion by a lift-off method.

이러한 공정에서 몇 가지 문제점으로 실제 공정은 깔끔하게 이루어지지 않는다.Due to some problems in this process, the actual process is not done neatly.

도 2는 종래의 제조 공정에서 발생되는 포토레지스트 문제를 설명하기 위한 도면이고, 도 3은 종래 제조 공정에서 발생되는 마스크 얼라인 문제를 설명하기 위한 도면이다.FIG. 2 is a view for explaining a photoresist problem occurring in a conventional manufacturing process, and FIG. 3 is a view for explaining a mask alignment problem occurring in a conventional manufacturing process.

도 2를 참조하면, 포토레지스트 패턴 문제가 발생될 수 있는데, (a)에서는 리프트오프 공정이 정상적으로 이루어질 수 있지만 포토레지스트(30)를 역메사 구조로 위쪽보다 아래쪽이 더 깊게 만들어져야 하는데 이러한 구조의 구현에는 어려움이 있다.Referring to FIG. 2 , a photoresist pattern problem may occur. In (a), the lift-off process can be performed normally, but the photoresist 30 has a reverse mesa structure, and the lower side must be made deeper than the upper side. Implementation is difficult.

(b)에서는 수직형 구조로 형성되고, (c)에서는 메사 구조로 형성되지만 이러한 구조에서는 금속이 이어지도록 증착될 수 있어 리프트오프가 불가능하게 된다.In (b), it is formed in a vertical structure, and in (c), it is formed in a mesa structure.

도 3을 참조하면, 마스크 얼라인(align) 문제가 발생될 수 있는데, 리지(10)의 위쪽 너비가 5㎛ 정도 되고 그 위에 3.5㎛의 마스크를 올리는 공정에 대한 어려움이 있다.Referring to FIG. 3 , a mask alignment problem may occur. The upper width of the ridge 10 is about 5 μm, and there is a difficulty in the process of placing a 3.5 μm mask thereon.

즉, (a)에서는 얼라인이 정확히 잘 맞는 경우를 보여주고 있는데, 리지의 위쪽 5㎛ 영역에 정확히 정렬된다. 이때, 마스크의 폭은 3.5㎛로 리지의 위쪽 폭 5㎛ 대비 좌우 0.75㎛ 여유 영역이 있으나 실제 0.5㎛ 이하로 컨트롤되어야만 리지에서 벗어나는 것을 막을 수 있다.That is, (a) shows a case where the alignment is exactly right, and it is precisely aligned in the 5㎛ area above the ridge. At this time, the width of the mask is 3.5 μm, and there is a margin of 0.75 μm on the left and right compared to the width of 5 μm above the ridge.

(b)에서는 얼라인이 1㎛ 벗어나는 경우를 보여주고 있는데, 이 경우 다음 공정에서 절연층이 에칭되거나 금속이 올라가면서 리지 외 바닥에 집적 닿는 등의 문제를 야기한다.(b) shows a case where the alignment is out of 1㎛. In this case, the insulating layer is etched or the metal rises in the next process, causing problems such as contacting the floor other than the ridge.

따라서 얼라인을 좀 더 용이하도록 BCB 공정을 먼저 진행하는 방법이 있으나, 포트레지스를 이용하여 윈도우를 형성하는 공정에서 BCB로 인한 열전도 차이로 포트레지스트 모양 구현이 어렵고 윈도우 형성이 어렵다.Therefore, there is a method of performing the BCB process first to facilitate alignment. However, in the process of forming a window using a photoresist, it is difficult to implement a photoresist shape and to form a window due to a difference in heat conduction due to the BCB.

또한 마스크 얼라인먼트 공정에서 웨이퍼와 마스크의 접촉(contact) 정도에 따라 공정 해상도 영향을 많이 받는데 메사 구조의 리지 형성 이후 BCB 공정을 거치면서 포트레지스트를 이용하여 형성된 윈도우 영역의 접촉 정도 차이로 인해 공정 재현이 어렵다.Also, in the mask alignment process, the process resolution is greatly affected by the degree of contact between the wafer and the mask. difficult.

등록특허공보 제10-1078956호Registered Patent Publication No. 10-1078956 등록특허공보 제10-0110883호Registered Patent Publication No. 10-0110883

실시예는, 반도체 레이저 다이오드를 제조하기 위한 방법을 제공할 수 있다.Embodiments may provide a method for manufacturing a semiconductor laser diode.

실시예에 따른 반도체 레이저 다이오드 제조 방법은 상부에 메사 에칭용 마스크가 형성되어 있는 메사 구조의 리지를 준비하는 단계; 상기 리지의 상부에 포토레지스트를 이용하여 소정의 폭을 갖는 윈도우를 형성하는 단계; 상기 메사 에칭용 마스크의 일부를 제거하고 금속을 증착하는 단계; 리프트오프 방법을 이용하여 상기 금속이 증착된 포토레지스트를 제거하는 단계; 및 상기 리지의 상부에 남아 있는 상기 메사 에칭용 마스크를 제거하여 상기 리지의 상부에 p-금속을 형성하는 단계를 포함할 수 있다.A method of manufacturing a semiconductor laser diode according to an embodiment includes: preparing a ridge of a mesa structure on which a mask for mesa etching is formed; forming a window having a predetermined width on the upper portion of the ridge using photoresist; removing a portion of the mesa etching mask and depositing a metal; removing the metal-deposited photoresist using a lift-off method; and removing the mesa etching mask remaining on the ridge to form a p-metal on the ridge.

상기 윈도우를 형성하는 단계에서는 상기 리지의 상부와 양쪽 측면을 둘러싸도록 상기 포토레지스트를 코팅하고, 상기 리지의 상부에 코팅된 상기 포토레지스트에 포토 공정용 마스크를 이용하여 상기 소정의 폭을 갖는 윈도우를 형성할 수 있다.In the step of forming the window, the photoresist is coated to surround the upper portion and both sides of the ridge, and the window having the predetermined width is formed on the photoresist coated on the upper portion of the ridge by using a photo-processing mask. can be formed

상기 금속을 증착하는 단계에서는 습식 식각을 이용하여 상기 메사 에칭용 마스크의 전체 영역 중 상기 윈도우의 내부에 위치하는 제1 영역과 상기 제1 영역에서 연장되어 상기 윈도우의 외부에 위치하는 제2 영역의 일부를 제거하고, 상기 리지의 상부에 상기 금속을 증착할 수 있다.In the step of depositing the metal, a first region positioned inside the window and a second region extending from the first region and positioned outside the window among the entire region of the mesa etching mask are formed by wet etching. A portion may be removed and the metal may be deposited on top of the ridge.

상기 금속을 증착하는 단계에서는 등방성 식각을 이용하여 상기 메사 에칭용 마스크를 식각할 수 있다.In the step of depositing the metal, the mask for the mesa etching may be etched using isotropic etching.

상기 금속을 증착하는 단계에서는 상기 습식 식각을 통해 상기 윈도우를 형성하는 상기 포트레지스트의 내주면과 상기 메사 에칭용 마스크의 일면이 연결되지 않을 수 있다.In the step of depositing the metal, the inner peripheral surface of the photoresist forming the window through the wet etching and one surface of the mesa etching mask may not be connected.

상기 금속을 증착하는 단계에서는 전자빔 증착 방법을 이용하여 상기 리지의 상부와 상기 리지의 양쪽 측면을 둘러싸고 있는 포토레지스트의 상부에 상기 금속을 증착할 수 있다.In the step of depositing the metal, the metal may be deposited on the upper portion of the ridge and on the photoresist surrounding both sides of the ridge using an electron beam deposition method.

상기 증착된 금속의 크기는 윈도우의 폭보다 클 수 있다.A size of the deposited metal may be greater than a width of the window.

상기 메사 에칭용 마스크는 SiO2 마스크일 수 있다.The mask for the mesa etching may be a SiO 2 mask.

실시예에 따른 반도체 레이저 다이오드 제조 방법은 상부에 메사 에칭용 마스크가 형성되어 있는 메사 구조의 리지를 준비하는 단계; 상기 리지의 상부에 포토레지스트를 이용하여 소정의 폭을 갖는 윈도우를 형성하는 단계; 상기 메사 에칭용 마스크를 전부 제거하고 금속을 증착하는 단계; 리프트오프 방법을 이용하여 상기 금속이 증착된 포토레지스트를 제거하는 단계; 및 상기 리지의 상부에 p-금속을 형성하는 단계를 포함할 수 있다.A method of manufacturing a semiconductor laser diode according to an embodiment includes: preparing a ridge of a mesa structure on which a mask for mesa etching is formed; forming a window having a predetermined width on the upper portion of the ridge using photoresist; removing all of the mesa etching mask and depositing a metal; removing the metal-deposited photoresist using a lift-off method; and forming a p-metal on the ridge.

실시예에 따르면, 메사 에칭용 마스크를 제거하지 않은 메사 구조의 리지에 포토레지스트를 코팅시켜 포토레지스트에 소정 폭의 윈도우를 형성하고 윈도우 내 포토레지스트의 하부에 위치하는 메사 에칭용 마스크의 전부 또는 일부를 제거한 후 금속을 증착시키도록 함으로써, 리지 위 금속 증착을 위한 윈도우 형성 공정이 용이해질 수 있다.According to an embodiment, a photoresist is coated on the ridge of the mesa structure in which the mesa etching mask is not removed to form a window of a predetermined width in the photoresist, and all or part of the mesa etching mask located under the photoresist in the window By allowing the metal to be deposited after removing the , a window forming process for metal deposition on the ridge can be facilitated.

실시예에 따르면, 기존의 포트레지스트만을 이용한 윈도우 형성 공정 대비 마스크의 얼라인먼크가 벗어날 가능성이 낮아져 공정 실패 가능성이 낮아질 수 있다.According to the embodiment, compared to the conventional window forming process using only the photoresist, the possibility that the alignment of the mask is deviated is lowered, and thus the possibility of the process failure may be lowered.

도 1은 종래 기술에 따른 반도체 레이저 다이오드 제조 과정을 나타내는 도면이다.
도 2는 종래의 제조 공정에서 발생되는 포토레지스트 문제를 설명하기 위한 도면이다.
도 3은 종래 제조 공정에서 발생되는 마스크 얼라인 문제를 설명하기 위한 도면이다.
도 4는 본 발명의 일 실시예에 따른 반도체 레이저 다이오드 제조 방법을 나타내는 도면이다.
도 5a 내지 도 5j는 도 4에 도시된 제조 방법을 설명하기 위한 도면이다.
도 6a 내지 도 6b는 실시예에 따라 리지 위에 금속이 증착된 이미지를 보여주고 있다.1 is a view showing a semiconductor laser diode manufacturing process according to the prior art.
2 is a view for explaining a photoresist problem occurring in a conventional manufacturing process.
3 is a view for explaining a mask alignment problem that occurs in a conventional manufacturing process.
4 is a diagram illustrating a method of manufacturing a semiconductor laser diode according to an embodiment of the present invention.
5A to 5J are diagrams for explaining the manufacturing method illustrated in FIG. 4 .
6A to 6B show images of metal deposited on a ridge according to an embodiment.

이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명한다.Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings.

다만, 본 발명의 기술 사상은 설명되는 일부 실시예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있고, 본 발명의 기술 사상 범위 내에서라면, 실시예들간 그 구성 요소들 중 하나 이상을 선택적으로 결합, 치환하여 사용할 수 있다.However, the technical spirit of the present invention is not limited to some described embodiments, but may be implemented in various different forms, and within the scope of the technical spirit of the present invention, one or more of the components may be selected between embodiments. It can be combined and substituted for use.

또한, 본 발명의 실시예에서 사용되는 용어(기술 및 과학적 용어를 포함)는, 명백하게 특별히 정의되어 기술되지 않는 한, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 일반적으로 이해될 수 있는 의미로 해석될 수 있으며, 사전에 정의된 용어와 같이 일반적으로 사용되는 용어들은 관련 기술의 문맥상의 의미를 고려하여 그 의미를 해석할 수 있을 것이다.In addition, terms (including technical and scientific terms) used in the embodiments of the present invention may be generally understood by those of ordinary skill in the art to which the present invention pertains, unless specifically defined and described explicitly. It may be interpreted as a meaning, and generally used terms such as terms defined in advance may be interpreted in consideration of the contextual meaning of the related art.

또한, 본 발명의 실시예에서 사용된 용어는 실시예들을 설명하기 위한 것이며 본 발명을 제한하고자 하는 것은 아니다.In addition, the terms used in the embodiments of the present invention are for describing the embodiments and are not intended to limit the present invention.

본 명세서에서, 단수형은 문구에서 특별히 언급하지 않는 한 복수형도 포함할 수 있고, “A 및(와) B, C 중 적어도 하나(또는 한 개 이상)”로 기재되는 경우 A, B, C로 조합할 수 있는 모든 조합 중 하나 이상을 포함할 수 있다.In this specification, the singular form may also include the plural form unless otherwise specified in the phrase, and when it is described as “at least one (or more than one) of A and (and) B, C”, it is combined with A, B, and C It may include one or more of all possible combinations.

또한, 본 발명의 실시예의 구성 요소를 설명하는 데 있어서, 제1, 제2, A, B, (a), (b) 등의 용어를 사용할 수 있다.In addition, in describing the components of the embodiment of the present invention, terms such as first, second, A, B, (a), (b), etc. may be used.

이러한 용어는 그 구성 요소를 다른 구성 요소와 구별하기 위한 것일 뿐, 그 용어에 의해 해당 구성 요소의 본질이나 차례 또는 순서 등으로 한정되지 않는다.These terms are only used to distinguish the component from other components, and are not limited to the essence, order, or order of the component by the term.

그리고, 어떤 구성 요소가 다른 구성요소에 ‘연결’, ‘결합’ 또는 ‘접속’된다고 기재된 경우, 그 구성 요소는 그 다른 구성 요소에 직접적으로 연결, 결합 또는 접속되는 경우뿐만 아니라, 그 구성 요소와 그 다른 구성 요소 사이에 있는 또 다른 구성 요소로 인해 ‘연결’, ‘결합’ 또는 ‘접속’ 되는 경우도 포함할 수 있다.And, when it is described that a component is 'connected', 'coupled' or 'connected' to another component, the component is not only directly connected, coupled or connected to the other component, but also with the component It may also include a case of 'connected', 'coupled' or 'connected' due to another element between the other elements.

또한, 각 구성 요소의 “상(위) 또는 하(아래)”에 형성 또는 배치되는 것으로 기재되는 경우, 상(위) 또는 하(아래)는 두 개의 구성 요소들이 서로 직접 접촉되는 경우뿐만 아니라 하나 이상의 또 다른 구성 요소가 두 개의 구성 요소들 사이에 형성 또는 배치되는 경우도 포함한다. 또한, “상(위) 또는 하(아래)”으로 표현되는 경우 하나의 구성 요소를 기준으로 위쪽 방향뿐만 아니라 아래쪽 방향의 의미도 포함할 수 있다.In addition, when it is described as being formed or disposed on “above (above) or under (below)” of each component, the top (above) or bottom (below) is one as well as when two components are in direct contact with each other. Also includes a case in which another component as described above is formed or disposed between two components. In addition, when expressed as “upper (upper) or lower (lower)”, the meaning of not only an upward direction but also a downward direction based on one component may be included.

실시예에서는, 메사 에칭용 마스크를 제거하지 않은 메사 구조의 리지에 포토레지스트를 코팅시켜 포토레지스트에 소정 폭의 윈도우를 형성하고 윈도우 내 포토레지스트의 하부에 위치하는 메사 에칭용 마스크의 전부 또는 일부를 제거한 후 금속을 증착시키도록 한 새로운 제조 방법을 제안한다.In the embodiment, a photoresist is coated on the ridge of the mesa structure in which the mesa etching mask is not removed to form a window of a predetermined width in the photoresist, and all or part of the mesa etching mask located under the photoresist in the window is removed. We propose a new manufacturing method in which metal is deposited after removal.

도 4는 본 발명의 일 실시예에 따른 반도체 레이저 다이오드 제조 방법을 나타내는 도면이고, 도 5a 내지 도 5j는 도 4에 도시된 제조 방법을 설명하기 위한 도면이다.4 is a diagram illustrating a method for manufacturing a semiconductor laser diode according to an embodiment of the present invention, and FIGS. 5A to 5J are diagrams for explaining the manufacturing method illustrated in FIG. 4 .

도 4를 참조하면, 먼저 상부에 메사 에칭용 마스크(mask)가 형성되어 있는 메사 구조의 리지를 준비할 수 있다. 도 5a와 같이 메사 에칭용 마스크를 이용하여 메사 구조의 리지를 형성하고, 메사 에칭용 마스크를 제거하지 않는다(S410). 여기서 메사 에칭용 마스크는 SiO2 마스크일 수 있다.Referring to FIG. 4 , first, a ridge having a mesa structure having a mesa etching mask formed thereon may be prepared. As shown in FIG. 5A , a ridge of a mesa structure is formed using a mesa etching mask, and the mesa etching mask is not removed ( S410 ). Here, the mask for the mesa etching may be a SiO 2 mask.

다음으로, 도 5b와 같이 메사 구조의 리지를 둘러싸도록 포토레지스트(photoresist, PR)를 코팅할 수 있다.Next, a photoresist (PR) may be coated to surround the ridges of the mesa structure as shown in FIG. 5B .

다음으로, 도 5c와 도 5d와 같이 노광용 마스크를 이용하여 포토레지스트에 소정의 폭을 갖는 윈도우를 형성할 수 있다. 리지의 위쪽 너비가 5㎛ 정도 되고 그 위에 3.5㎛의 마스크를 올려 마스크를 이용하여 포토레지스트에 소정의 폭을 갖는 윈도우를 형성한다.Next, as shown in FIGS. 5C and 5D , a window having a predetermined width may be formed in the photoresist using an exposure mask. The upper width of the ridge is about 5 μm, and a 3.5 μm mask is placed on it to form a window having a predetermined width in the photoresist using the mask.

구체적으로, 리지의 상부에 코팅된 포토레지스트 상에 포토 공정용 마스크를 위치시키고, 포토 공정용 마스크에 빛을 통과시켜 포토레지스트에 윈도우를 형성하기 위한 패턴 즉, 노광 영역을 형성하고, 노광되지 않은 영역을 제거하여 윈도우를 형성한다.Specifically, a photo-processing mask is placed on the photoresist coated on the upper part of the ridge, and light is passed through the photo-processing mask to form a pattern for forming a window in the photoresist, that is, an exposure area, and Remove the area to form a window.

이때, 실시예에서는 메사 에칭용 마스크의 사용으로 인해 기존 방법에서의 BCB(Bendzo Cyclo Butene, BCB) 공정을 수행하지 않는다. BCB 공정을 수행하지 않기 때문에 BCB 공정으로 인한 표면 접촉(contact) 차이를 줄일 수 있어 해상도(resolution) 확보로 포트레지스트를 이용한 윈도우 공정 재현의 어려움을 줄일 수 있다.In this case, in the embodiment, the Bendzo Cyclo Butene (BCB) process in the conventional method is not performed due to the use of the mesa etching mask. Since the BCB process is not performed, the difference in surface contact due to the BCB process can be reduced, thereby reducing the difficulty in reproducing the window process using the photoresist by securing resolution.

다음으로, 도 5e 또는 도 5f와 같이 식각을 이용하여 윈도우 내 메사 에칭용 마스크를 제거할 수 있다. 이때, 도 5e와 같이 메사 에칭용 마스크를 일부 제거하거나, 또는 도 5f와 같이 메사 에칭용 마스크를 전부 제거할 수 있다. 메사 에칭용 마스크의 전체 영역 중 상기 윈도우의 내부에 위치하는 제1 영역과 상기 제1 영역에서 연장되어 상기 윈도우의 외부에 위치하는 제2 영역의 일부를 제거하고 메사 에칭용 마스크의 양 끝단 일부가 남도록 식각하여 제거할 수 있다. 이하에서는 메사 에칭용 마스크의 일부가 남는 경우를 일 예로 설명하기로 한다.Next, as shown in FIG. 5E or FIG. 5F , the mask for mesa etching in the window may be removed by etching. In this case, as shown in FIG. 5E , the mask for mesa etching may be partially removed, or as shown in FIG. 5F , the mask for mesa etching may be completely removed. Among the entire area of the mask for mesa etching, a portion of a first area located inside the window and a second area extending from the first area and located outside the window are removed, and both ends of the mask for mesa etching are partially removed. It can be removed by etching so that it remains. Hereinafter, a case in which a part of the mesa etching mask remains will be described as an example.

이러한 식각 과정을 통해 윈도우를 형성하는 포토레지스트의 내측면과 메사 에칭용 마스크의 일면이 연결되지 않기 때문에 금속이 증착될 영역이 형성되지 않는다.Through this etching process, since the inner surface of the photoresist forming the window and the one surface of the mesa etching mask are not connected, a region where the metal is to be deposited is not formed.

도 5g를 참조하면, 에칭(etch)은 식각 공정으로 습식 화학 반응이나 건식 화학 반응을 통해 특정 구역의 물질을 제거하는 공정을 말한다. 에칭은 식각 반응을 일으키는 물질의 상태에 따라 습식 식각(wet etch)과 건식 식각(dry etch)으로 나뉘는데, 습식 식각은 미세한 경우 사용이 어려우나 목표로 하는 특정 물질만 식각하는 선택성이 탁월하다. 건식 식각은 가스의 반응을 일으키기 위해 전기적인 에너지를 가하여 플라즈마 상태로 전환한 후, 이때 생성되는 이온을 이용해서 식각 반응을 일으키는 방법이다. 이 경우 패턴이 미세한 경우에는 용이하나 대상 물질 이에도 식각이 이루어질 수 있어 선택성이 떨어진다. 따라서 실시예에서는 습식 식각을 이용하여 메사 에칭용 마스크의 일부를 제거한다.Referring to FIG. 5G , etching is an etching process and refers to a process of removing a material in a specific region through a wet chemical reaction or a dry chemical reaction. Etching is divided into wet etching and dry etching depending on the state of the material causing the etching reaction. Although wet etching is difficult to use when it is microscopic, it has excellent selectivity to etch only a specific target material. Dry etching is a method in which electrical energy is applied to cause a gas reaction to be converted into a plasma state, and then an etching reaction is performed using ions generated at this time. In this case, if the pattern is fine, it is easy, but etching can be performed on the target material as well, so the selectivity is poor. Therefore, in the embodiment, a part of the mask for mesa etching is removed using wet etching.

습식 식각은 식각률(etch rate)와 선택성(selectivity)이 좋지만 동방성(isotropic etch)의 성질을 띄고 있어서 정밀도가 떨어지고 건식 식각은 식각률과 선택성이 떨어지지만 이방성(anisotropic) 성질을 띄고 있어서 정밀도가 좋다.Although wet etching has good etch rate and selectivity, it has isotropic etch properties, so precision is low, and dry etching has poor etch rate and selectivity, but has good anisotropic properties and thus has good precision.

본 발명의 실시예에서는 등방성 식각(isotropic etch)을 이용하여 메사 에칭용 마스크를 식각하기 때문에 메사 에칭용 마스크의 양 끝단부가 일부 남을 수 있다. 이러한 등방성 식각은 아래쪽과 좌우 방향의 모든 방향으로 식각률이 동일하다.In the embodiment of the present invention, since the mask for mesa etching is etched using isotropic etching, both ends of the mask for mesa etching may partially remain. In this isotropic etching, the etch rate is the same in all directions in the downward and left and right directions.

메사 에칭용 마스크를 식각하여 리프트오프 공정에서 사용하는 역메사 구조의 포토레지스터가 구현하는 각도보다 더 리프트오프가 용이한 모양을 얻을 수 있다. 메사 에칭용 마스크를 충분히 식각하여 마스크의 대부분이 제거가 된 모양을 유지한 체 포토레지스트는 모양을 그대로 유지하기 때문에 self-limit 효과가 생기면서 기존의 방식보다 패턴의 과다 식각(over etching) 없이 공정을 진행할 수 있다.By etching the mask for the mesa etching, it is possible to obtain a shape that is easier to lift-off than the angle realized by the photoresist of the reverse mesa structure used in the lift-off process. The sieve photoresist that maintains the shape of which most of the mask has been removed by etching the mask for mesa etching sufficiently maintains the shape, so a self-limit effect occurs and the process is processed without over-etching the pattern compared to the conventional method. can proceed.

다음으로, 도 5h와 같이 메사 구조의 리지의 상부에 전자빔 증착 방법으로 금속을 증착할 수 있다. 이때, 금속은 메사 구조의 리지의 상부와 메사 구조의 리지의 양 측면에 위치하는 포토레지스트의 상부에 증착될 수 있다.Next, as shown in FIG. 5H , a metal may be deposited on the ridge of the mesa structure by an electron beam deposition method. In this case, the metal may be deposited on the upper portion of the ridge of the mesa structure and the photoresist positioned on both sides of the ridge of the mesa structure.

이때, 메사 구조의 리지의 상부에 증착되는 금속은 윈도우의 폭보다 크기가 클 수 있다.In this case, the metal deposited on the ridge of the mesa structure may have a size larger than the width of the window.

여기서 증착 방법은 크게 물리적 기상증착 방법(Physical Vapor Deposition, PVD)과 화학적 기상증착 방법(Chemical Vapor Deposition, CVD)으로 나뉘고, 물리적 기상증착 방법에는 스퍼터링(sputtering), 전자빔 증착(E-beam evaporation), 열증착(thermal evaporation), 레이저분자빔 증착(Laser Molecular Beam Epitaxy, L-MBE), 펄스레이저 증착(Pulsed Laser Deposition, PLD) 등을 포함하고, 화학적 기상증착 방법에는 MOCVD(Metal Organic Chemical Vapor Depostion), HVPE(Hydride Vapor Phase Epitaxy)등을 포함한다. 실시예에서는 전자빔 증착 방법을 이용하여 금속을 증착하는 경우를 일 예로 설명하고 있지만 반드시 이에 한정되지 않고 앞서 설명한 다양한 증착 방법으로 금속을 증착할 수 있다.Here, the deposition method is largely divided into a physical vapor deposition method (PVD) and a chemical vapor deposition method (CVD), and the physical vapor deposition method includes sputtering, E-beam evaporation, Thermal evaporation, Laser Molecular Beam Epitaxy (L-MBE), Pulsed Laser Deposition (PLD), etc. are included, and the chemical vapor deposition method includes Metal Organic Chemical Vapor Deposition (MOCVD). , HVPE (Hydride Vapor Phase Epitaxy), and the like. In the embodiment, the case of depositing the metal using the electron beam deposition method is described as an example, but the present invention is not limited thereto, and the metal may be deposited by the various deposition methods described above.

다음으로, 도 5i와 같이 리프트오프(lift off) 방법을 이용하여 포토레지스트를 제거할 수 있다. 이때, 포토레지스트의 상부에 증착된 금속도 함께 제거될 수 있다.Next, the photoresist may be removed using a lift-off method as shown in FIG. 5I . At this time, the metal deposited on the photoresist may also be removed.

다음으로, 도 5j와 같이 식각을 이용하여 메사 구조의 리지의 상부에 남아 있는 메사 에칭용 마스크를 제거함으로써, 메사 구조의 리지의 상부에 p-금속이 형성될 수 있다.Next, a p-metal may be formed on the ridges of the mesa structure by removing the mask for mesa etching remaining on the ridges of the mesa structure using etching as shown in FIG. 5J .

도 6a 내지 도 6b는 실시예에 따라 리지 위에 금속이 증착된 이미지를 보여주고 있다.6A to 6B show images of metal deposited on a ridge according to an embodiment.

도 6a 내지 도 6b를 참조하면, 리프트오프 공정에 유리한 포토레지스트 모양으로 메사 구조의 리지 위에 p-금속이 정상적으로 증착되는 것을 확인할 수 있다. 실제 공정 적용 시에 self-limit 효과로 패턴의 과다 식각에 대한 부담이 적다.Referring to FIGS. 6A to 6B , it can be seen that the p-metal is normally deposited on the ridge of the mesa structure in a photoresist shape advantageous for the lift-off process. When applying the actual process, the burden on excessive etching of the pattern is low due to the self-limit effect.

상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.Although the above has been described with reference to preferred embodiments of the present invention, those skilled in the art can variously modify and change the present invention within the scope without departing from the spirit and scope of the present invention as set forth in the claims below. You will understand that it can be done.

10: 리지
20: BCB
30: PR
40: 금속10: Lizzie
20: BCB
30: PR
40: metal

Claims (9)

상부에 메사 에칭용 마스크가 형성되어 있는 메사 구조의 리지를 준비하는 단계;
상기 리지의 상부에 포토레지스트를 이용하여 소정의 폭을 갖는 윈도우를 형성하는 단계;
상기 메사 에칭용 마스크의 일부를 제거하고 금속을 증착하는 단계;
리프트오프 방법을 이용하여 상기 금속이 증착된 포토레지스트를 제거하는 단계; 및
상기 리지의 상부에 남아 있는 상기 메사 에칭용 마스크를 제거하여 상기 리지의 상부에 p-금속을 형성하는 단계를 포함하는, 반도체 레이저 다이오드 제조 방법.preparing a ridge of a mesa structure having a mesa etching mask formed thereon;
forming a window having a predetermined width on the upper portion of the ridge using photoresist;
removing a portion of the mesa etching mask and depositing a metal;
removing the metal-deposited photoresist using a lift-off method; and
and removing the mesa etching mask remaining on the ridge to form a p-metal on the ridge. 제1항에 있어서,
상기 윈도우를 형성하는 단계에서는,
상기 리지의 상부와 양쪽 측면을 둘러싸도록 상기 포토레지스트를 코팅하고,
상기 리지의 상부에 코팅된 상기 포토레지스트에 포토 공정용 마스크를 이용하여 상기 소정의 폭을 갖는 윈도우를 형성하는, 반도체 레이저 다이오드 제조 방법.According to claim 1,
In the step of forming the window,
Coating the photoresist to surround the top and both sides of the ridge,
A method of manufacturing a semiconductor laser diode, forming a window having the predetermined width on the photoresist coated on the ridge by using a photo process mask. 제1항에 있어서,
상기 금속을 증착하는 단계에서는,
습식 식각을 이용하여 상기 메사 에칭용 마스크의 전체 영역 중 상기 윈도우의 내부에 위치하는 제1 영역과 상기 제1 영역에서 연장되어 상기 윈도우의 외부에 위치하는 제2 영역의 일부를 제거하고,
상기 리지의 상부에 상기 금속을 증착하는, 반도체 레이저 다이오드 제조 방법.According to claim 1,
In the step of depositing the metal,
removing a portion of a first region located inside the window and a second region extending from the first region and positioned outside the window among the entire region of the mask for mesa etching using wet etching;
depositing the metal on top of the ridge. 제3항에 있어서,
상기 금속을 증착하는 단계에서는,
등방성 식각을 이용하여 상기 메사 에칭용 마스크를 식각하는, 반도체 레이저 다이오드 제조 방법.4. The method of claim 3,
In the step of depositing the metal,
A method of manufacturing a semiconductor laser diode by etching the mask for the mesa etching using isotropic etching. 제3항에 있어서,
상기 금속을 증착하는 단계에서는,
상기 습식 식각을 통해 상기 윈도우를 형성하는 상기 포토레지스트의 내주면과 상기 메사 에칭용 마스크의 일면이 연결되지 않는, 반도체 레이저 다이오드 제조 방법.4. The method of claim 3,
In the step of depositing the metal,
The method for manufacturing a semiconductor laser diode, wherein the inner peripheral surface of the photoresist forming the window through the wet etching and one surface of the mesa etching mask are not connected. 제3항에 있어서,
상기 금속을 증착하는 단계에서는,
전자빔 증착 방법을 이용하여 상기 리지의 상부와 상기 리지의 양쪽 측면을 둘러싸고 있는 포토레지스트의 상부에 상기 금속을 증착하는, 반도체 레이저 다이오드 제조 방법.4. The method of claim 3,
In the step of depositing the metal,
depositing the metal on top of the ridge and on top of photoresist surrounding both sides of the ridge using an electron beam deposition method. 제3항에 있어서,
상기 증착된 금속의 크기는 윈도우의 폭보다 큰, 반도체 레이저 다이오드 제조 방법.4. The method of claim 3,
wherein the size of the deposited metal is greater than the width of the window. 제1항에 있어서,
상기 메사 에칭용 마스크는 SiO2 마스크인, 반도체 레이저 다이오드 제조 방법.According to claim 1,
The mask for the mesa etching is a SiO 2 mask, a semiconductor laser diode manufacturing method. 삭제delete
KR1020190137428A 2019-10-31 2019-10-31 Method for manufacturing semiconductor laser diode KR102297658B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020190137428A KR102297658B1 (en) 2019-10-31 2019-10-31 Method for manufacturing semiconductor laser diode

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020190137428A KR102297658B1 (en) 2019-10-31 2019-10-31 Method for manufacturing semiconductor laser diode

Publications (2)

Publication Number Publication Date
KR20210052762A KR20210052762A (en) 2021-05-11
KR102297658B1 true KR102297658B1 (en) 2021-09-07

Family

ID=75915155

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190137428A KR102297658B1 (en) 2019-10-31 2019-10-31 Method for manufacturing semiconductor laser diode

Country Status (1)

Country Link
KR (1) KR102297658B1 (en)

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101078956B1 (en) 2005-02-01 2011-11-01 엘지전자 주식회사 Semiconductor laser diode and fabricating method thereof
KR100909139B1 (en) * 2007-10-22 2009-07-23 주식회사 동부하이텍 Metal pattern formation method of semiconductor device

Also Published As

Publication number Publication date
KR20210052762A (en) 2021-05-11

Similar Documents

Publication Publication Date Title
US6289030B1 (en) Fabrication of semiconductor devices
US10756507B2 (en) Process of forming epitaxial substrate and semiconductor optical device
JP2005333144A (en) Photonic integrated device using reverse-mesa structure and method for fabricating same
KR102297658B1 (en) Method for manufacturing semiconductor laser diode
JP4664742B2 (en) Semiconductor optical device and manufacturing method thereof
US8597966B2 (en) Method for producing semiconductor optical device
US20080200004A1 (en) Method of fabricating semiconductor optical device
JP6716040B2 (en) Method for manufacturing optical semiconductor element and optical semiconductor element
CN111370995B (en) Surface grating semiconductor laser and manufacturing method thereof
US5789275A (en) Method for fabricating a laser diode
US6613679B2 (en) Method for fabricating a semiconductor device
US20220244460A1 (en) Manufacturing a semiconductor structure
US7498613B2 (en) Method of providing electrical separation in integrated devices and related device
JPH0824208B2 (en) Manufacturing method of semiconductor laser
KR100637391B1 (en) Method for fabricating gain-coupled distributed feedback semiconductor laser diode
JPH05102607A (en) Manufacture of buried structure semiconductor laser
CN112467518A (en) Semiconductor laser and preparation method thereof
JP2002335043A (en) Ridge semiconductor element manufacturing method
JP2005520328A (en) Method for manufacturing optical communication device and optical communication device
JP2002318117A (en) Semiconductor ring laser gyro and its manufacturing method
JP2002313783A (en) Method for forming polygon semiconductor ring laser, polygon semiconductor ring laser and polygon semiconductor ring laser gyroscope
JP2006186275A (en) Manufacturing method of semiconductor device
KR19980015853A (en) How to make laser diode
JP2011151075A (en) Method of fabricating semiconductor optical integrated element
JP2010283126A (en) Method of manufacturing ridge type semiconductor element, and ridge type semiconductor element

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right
GRNT Written decision to grant