JP2002334946A - Semiconductor package and semiconductor device - Google Patents

Semiconductor package and semiconductor device

Info

Publication number
JP2002334946A
JP2002334946A JP2001139712A JP2001139712A JP2002334946A JP 2002334946 A JP2002334946 A JP 2002334946A JP 2001139712 A JP2001139712 A JP 2001139712A JP 2001139712 A JP2001139712 A JP 2001139712A JP 2002334946 A JP2002334946 A JP 2002334946A
Authority
JP
Japan
Prior art keywords
semiconductor
substrate
package
connection member
wire
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2001139712A
Other languages
Japanese (ja)
Inventor
Mitsuru Sato
満 佐藤
Yasumi Kamigai
康己 上貝
Shuichi Tani
周一 谷
Masato Iwaoka
誠人 岩岡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2001139712A priority Critical patent/JP2002334946A/en
Publication of JP2002334946A publication Critical patent/JP2002334946A/en
Withdrawn legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/153Connection portion
    • H01L2924/1531Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Abstract

PROBLEM TO BE SOLVED: To provide a semiconductor package, whose durability with reference to a temperature change is superior and reliability is high, and to provide a semiconductor device. SOLUTION: The semiconductor package 12 is provided with a substrate 2, a semiconductor element 1 which is arranged on the substrate 2 and a connecting member 10 which is arranged between the substrate 2 and the semiconductor element 1. The connecting member 10 comprises a flexible substrate 5 and conductors 7 which are embedded in the substrate 5 and which electrically connect the substrate 2 to the semiconductor element 1.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】この発明は、半導体パッケー
ジおよび半導体装置に関し、より特定的には、半導体チ
ップがパッケージ基板にフリップチップ接続された半導
体パッケージおよびその半導体パッケージを用いた半導
体装置に関する。
The present invention relates to a semiconductor package and a semiconductor device, and more particularly, to a semiconductor package in which a semiconductor chip is flip-chip connected to a package substrate and a semiconductor device using the semiconductor package.

【0002】[0002]

【従来の技術】従来、半導体チップがパッケージ基板に
フリップチップ接続された半導体パッケージが知られて
いる。図5は、従来の半導体パッケージを示す断面模式
図である。図5を参照して、従来の半導体パッケージを
説明する。
2. Description of the Related Art Conventionally, there has been known a semiconductor package in which a semiconductor chip is flip-chip connected to a package substrate. FIG. 5 is a schematic sectional view showing a conventional semiconductor package. A conventional semiconductor package will be described with reference to FIG.

【0003】図5を参照して、半導体パッケージは、パ
ッケージ基板102と、パッケージ基板102上に配置
される半導体チップ101と、この半導体チップ101
をパッケージ基板102に接続するはんだバンプ103
と、半導体チップ101とパッケージ基板102との間
の空隙を充填するように配置されたアンダフィル樹脂1
04とからなる。半導体パッケージは、パッケージ基板
102の下面に配置されたはんだボール(図示せず)に
よりプリント基板(図示せず)などに接続・固定され
る。
[0005] Referring to FIG. 5, a semiconductor package includes a package substrate 102, a semiconductor chip 101 disposed on the package substrate 102, and a semiconductor chip 101.
Bumps 103 for connecting the
And an underfill resin 1 arranged to fill a gap between the semiconductor chip 101 and the package substrate 102
04. The semiconductor package is connected and fixed to a printed board (not shown) or the like by solder balls (not shown) arranged on the lower surface of the package board 102.

【0004】半導体パッケージにおいては、半導体チッ
プ101の下面に複数のはんだバンプ103が形成され
ている。一方、パッケージ基板102の上部表面にはは
んだバンプ103を接続するための電極である接続パタ
ーン端子(図示せず)が形成されている。そして、半導
体チップ101のはんだバンプ103がパッケージ基板
102の接続パターン端子に溶融接続されることによ
り、半導体チップ101がパッケージ基板102に接続
されている。すなわち、半導体チップ101はパッケー
ジ基板102にいわゆるフリップチップ方式により接続
されている。
In a semiconductor package, a plurality of solder bumps 103 are formed on a lower surface of a semiconductor chip 101. On the other hand, connection pattern terminals (not shown) which are electrodes for connecting the solder bumps 103 are formed on the upper surface of the package substrate 102. The semiconductor chip 101 is connected to the package substrate 102 by melting and connecting the solder bumps 103 of the semiconductor chip 101 to the connection pattern terminals of the package substrate 102. That is, the semiconductor chip 101 is connected to the package substrate 102 by a so-called flip chip method.

【0005】パッケージ基板102の材料としては、た
とえばガラス繊維入りエポキシ樹脂を用いることができ
る。また、アンダフィル樹脂104の材料としては、熱
硬化性のプラスチック、たとえばエポキシ樹脂を用いる
ことができる。アンダフィル樹脂104は、はんだバン
プ103をパッケージ基板102の接続パターン端子に
溶融接続した後、半導体チップ101とパッケージ基板
102との間の空隙に上述のような熱硬化性のプラスチ
ックを充填して、このプラスチックを熱処理することに
より硬化させることにより得ることができる。
[0005] As a material of the package substrate 102, for example, an epoxy resin containing glass fiber can be used. As a material of the underfill resin 104, a thermosetting plastic, for example, an epoxy resin can be used. The underfill resin 104 melts and connects the solder bumps 103 to the connection pattern terminals of the package substrate 102, and then fills the gap between the semiconductor chip 101 and the package substrate 102 with the above-described thermosetting plastic, It can be obtained by curing this plastic by heat treatment.

【0006】従来の半導体パッケージでは、このような
アンダフィル樹脂104を配置することにより、半導体
パッケージの温度が変化した際の、半導体チップ101
とパッケージ基板102との線膨張係数の差に起因する
応力を緩和できるとしている。すなわち、半導体パッケ
ージの温度が変化すると、半導体チップ101やパッケ
ージ基板102などは熱膨張あるいは収縮する。このと
き、半導体チップ101を構成するシリコンなどの材料
とパッケージ基板102を構成するエポキシ樹脂などと
ではその線膨張係数が異なるため、温度変化に伴う変位
量も異なる。そして、アンダフィル樹脂104が存在し
ない場合、半導体チップ101の温度変化による変位量
とパッケージ基板102の温度変化による変位量との差
により、はんだバンプ103にせん断応力などの応力が
加えられることになる。この応力によりはんだバンプ1
03と半導体チップ101またはパッケージ基板102
との接合部が外れるなど、半導体パッケージに損傷が発
生する場合があった。しかし、上記のようなアンダフィ
ル樹脂104を配置することにより、アンダフィル樹脂
104とはんだバンプ103との全体で上記応力を負担
できる。この結果、はんだバンプ103のみに応力が集
中することを防止できるので、半導体パッケージに損傷
が発生することを防止できるとされている。
In a conventional semiconductor package, by disposing such an underfill resin 104, the semiconductor chip 101 when the temperature of the semiconductor package changes is changed.
It is stated that the stress caused by the difference between the linear expansion coefficients of the package and the package substrate 102 can be reduced. That is, when the temperature of the semiconductor package changes, the semiconductor chip 101 and the package substrate 102 expand or contract thermally. At this time, since the material such as silicon forming the semiconductor chip 101 and the epoxy resin forming the package substrate 102 have different linear expansion coefficients, the amount of displacement due to a temperature change also differs. When the underfill resin 104 does not exist, a stress such as a shear stress is applied to the solder bump 103 due to a difference between a displacement amount due to a temperature change of the semiconductor chip 101 and a displacement amount due to a temperature change of the package substrate 102. . This stress causes solder bump 1
03 and the semiconductor chip 101 or the package substrate 102
In some cases, the semiconductor package may be damaged, for example, the junction with the semiconductor package may come off. However, by disposing the underfill resin 104 as described above, the entire stress of the underfill resin 104 and the solder bump 103 can bear the stress. As a result, stress can be prevented from being concentrated only on the solder bumps 103, so that damage to the semiconductor package can be prevented.

【0007】[0007]

【発明が解決しようとする課題】しかし、上記のような
従来の半導体パッケージでは、以下のような問題があっ
た。すなわち、半導体パッケージの温度が変化する場
合、たとえば温度が上昇する場合を考える。このとき、
アンダフィル樹脂104も温度上昇に伴って熱膨張する
が、熱膨張による変位は水平方向(パッケージ基板10
2の上部表面に対してほぼ平行な方向)のみではなく、
垂直方向(パッケージ基板102の上部表面に対してほ
ぼ垂直な方向)においても発生する。この結果、半導体
チップ101とパッケージ基板102との間の距離が広
がる方向(垂直方向)の応力が、半導体チップ101の
下面とパッケージ基板102の上面とに加えられること
になる。この結果、はんだバンプ103には、垂直方向
の引張応力が加えられることになる。このような引張応
力により、はんだバンプ103と半導体チップ101ま
たはパッケージ基板102との接合部が損傷を受ける場
合があった。このため、半導体パッケージの温度変化
(熱サイクル)に対する耐久性(疲労寿命)が低下する
ことにより、信頼性の低下を招いていた。
However, the conventional semiconductor package as described above has the following problems. That is, consider a case where the temperature of the semiconductor package changes, for example, a case where the temperature rises. At this time,
The underfill resin 104 also thermally expands as the temperature rises, but the displacement due to the thermal expansion is horizontal (the package substrate 10).
Not only in the direction substantially parallel to the upper surface of 2)
It also occurs in the vertical direction (direction substantially perpendicular to the upper surface of the package substrate 102). As a result, stress in the direction in which the distance between the semiconductor chip 101 and the package substrate 102 increases (vertical direction) is applied to the lower surface of the semiconductor chip 101 and the upper surface of the package substrate 102. As a result, a vertical tensile stress is applied to the solder bump 103. Such a tensile stress may damage the joint between the solder bump 103 and the semiconductor chip 101 or the package substrate 102. For this reason, the durability (fatigue life) of the semiconductor package with respect to a temperature change (thermal cycle) is reduced, resulting in a reduction in reliability.

【0008】また、パッケージ基板102の剛性が低い
場合、パッケージ基板102全体の反りを低減するため
には弾性係数の小さいアンダフィル樹脂を用いる必要が
ある。しかし、一般に弾性係数が小さい樹脂は線膨張係
数が大きいため、温度変化にともなる変位量が大きくな
る。このため、上記したはんだバンプ103に加えられ
る垂直方向の引張応力が大きくなる。この結果、半導体
パッケージの温度変化に対する耐久性がさらに低下して
いた。
Further, when the rigidity of the package substrate 102 is low, it is necessary to use an underfill resin having a small elastic coefficient in order to reduce the warpage of the entire package substrate 102. However, in general, a resin having a small elastic coefficient has a large coefficient of linear expansion, so that a displacement amount accompanying a temperature change is large. For this reason, the tensile stress in the vertical direction applied to the solder bump 103 increases. As a result, the durability of the semiconductor package against a temperature change has been further reduced.

【0009】この発明は、上記のような課題を解決する
ために成されたものであり、この発明の目的は、温度変
化に対する耐久性に優れるとともに、信頼性の高い半導
体パッケージおよび半導体装置を提供することである。
SUMMARY OF THE INVENTION The present invention has been made to solve the above problems, and an object of the present invention is to provide a semiconductor package and a semiconductor device which are excellent in durability against a temperature change and have high reliability. It is to be.

【0010】[0010]

【課題を解決するための手段】この発明1の局面におけ
る半導体パッケージは、基板と、基板上に配置された半
導体素子と、基板と半導体素子との間に配置された接続
部材とを備える。接続部材は、可撓性の基体と、基体に
埋設され、基板と半導体素子とを電気的に接続するため
の導電線とを含む。
According to one aspect of the present invention, a semiconductor package includes a substrate, a semiconductor element disposed on the substrate, and a connection member disposed between the substrate and the semiconductor element. The connection member includes a flexible base, and a conductive line embedded in the base and electrically connecting the substrate and the semiconductor element.

【0011】このようにすれば、半導体パッケージの温
度が変化する際、基板と半導体素子との間に配置された
可撓性の基体を有する接続部材により、基板と半導体素
子との線膨張係数の差に起因する水平方向(基板の半導
体素子に対向する面に平行な方向)の応力を吸収するこ
とができる。すなわち、基板と半導体素子との変形に合
せて可撓性の基体が変形するとともに、基板と半導体素
子とを電気的に接続する導電線も基体の変形に合せて屈
曲・変形することにより、基板と半導体素子との線膨張
係数の差による水平方向の応力が基板および半導体素子
と導電線との接続部に集中することを防止できる。この
結果、温度変化に起因して基板と半導体素子との接続部
がせん断応力を受けることにより損傷を受けることを防
止できる。
With this configuration, when the temperature of the semiconductor package changes, the connecting member having a flexible base disposed between the substrate and the semiconductor element allows the linear expansion coefficient of the substrate and the semiconductor element to be reduced. The stress in the horizontal direction (the direction parallel to the surface of the substrate facing the semiconductor element) caused by the difference can be absorbed. That is, the flexible base is deformed in accordance with the deformation of the substrate and the semiconductor element, and the conductive wire for electrically connecting the substrate and the semiconductor element is bent and deformed in accordance with the deformation of the base. Horizontal stress due to the difference in linear expansion coefficient between the semiconductor element and the semiconductor element can be prevented from being concentrated on the substrate and the connection between the semiconductor element and the conductive wire. As a result, it is possible to prevent the connection between the substrate and the semiconductor element from being damaged by the shear stress due to the temperature change.

【0012】また、従来は基板と半導体素子との間の接
続をはんだバンプにより行ない、このはんだバンプの間
を低弾性係数のアンダフィル樹脂で充填することで、基
板と半導体素子との間の接続部全体の剛性を高めてい
た。この場合、すでに述べたように基板の表面に対して
垂直な方向(垂直方向)でのアンダフィル樹脂の熱膨張
に起因する引張応力によって基板と半導体素子との接続
部が損傷を受けることを防止することは難しい。一方、
本発明による半導体パッケージでは、可撓性の基体から
なる接続部材が基板と半導体素子との間に配置されてい
るので、基板と半導体素子との接続部の剛性は従来より
低くなっている。このため、温度変化があった場合に接
続部材が垂直方向に熱膨張しても、基板と半導体素子と
に加えられる垂直方向の応力は従来より小さい。また、
接続部材に含まれる導電線は、その一部を屈曲させてお
けば、基体が垂直方向にある程度熱膨張した場合に、そ
の熱膨張に沿って導電線を変形させることが可能であ
る。したがって、このような垂直方向の応力により基板
と半導体素子とが断線するといった不良の発生を抑制で
きる。この結果、温度変化に対する耐久性に優れ、高い
信頼性を有する半導体パッケージを得ることができる。
Conventionally, the connection between the substrate and the semiconductor element is made by solder bumps, and the space between the solder bumps is filled with an underfill resin having a low elasticity coefficient, whereby the connection between the substrate and the semiconductor element is formed. The rigidity of the entire part was increased. In this case, as described above, the connection between the substrate and the semiconductor element is prevented from being damaged by the tensile stress caused by the thermal expansion of the underfill resin in a direction perpendicular to the surface of the substrate (vertical direction). Difficult to do. on the other hand,
In the semiconductor package according to the present invention, since the connection member made of the flexible base is disposed between the substrate and the semiconductor element, the rigidity of the connection between the substrate and the semiconductor element is lower than before. For this reason, even if the connecting member thermally expands in the vertical direction when there is a temperature change, the vertical stress applied to the substrate and the semiconductor element is smaller than in the conventional case. Also,
If a part of the conductive wire included in the connecting member is bent, when the base thermally expands to some extent in the vertical direction, the conductive wire can be deformed along the thermal expansion. Therefore, it is possible to suppress the occurrence of a defect such as disconnection between the substrate and the semiconductor element due to the vertical stress. As a result, it is possible to obtain a semiconductor package having excellent durability against temperature changes and high reliability.

【0013】上記1の局面における半導体パッケージで
は、導電線が接続部材において基板と対向する一方表面
から半導体素子と対向する他方表面まで延在し、屈曲部
を有することが好ましい。
In the semiconductor package according to the first aspect, it is preferable that the conductive wire extends from one surface of the connecting member facing the substrate to the other surface facing the semiconductor element and has a bent portion.

【0014】この場合、半導体パッケージの温度変化に
伴って接続部材の基体が垂直方向に熱膨張する際、その
基体の変形に合せて導電線を容易に変形させることがで
きる。したがって、基体が垂直方向に熱膨張する際、導
電線と基板および半導体素子との接続部に過剰な応力が
加えられることを防止できる。この結果、基板と半導体
素子とが断線するといった不良の発生を確実に抑制でき
る。
In this case, when the base of the connection member thermally expands in the vertical direction due to a change in the temperature of the semiconductor package, the conductive wire can be easily deformed in accordance with the deformation of the base. Therefore, when the base thermally expands in the vertical direction, it is possible to prevent excessive stress from being applied to the connection between the conductive wire and the substrate or the semiconductor element. As a result, it is possible to reliably suppress occurrence of a defect such as disconnection between the substrate and the semiconductor element.

【0015】また、基板と半導体素子との線膨張係数の
差に起因して基体が水平方向に変形する場合、導電線が
屈曲部を有することで、基体の変形に沿うように導電線
を容易に変形させることが可能になる。このため、上記
のように基体が水平方向に変形する場合においても、導
電線と基板および半導体素子との接続部に過剰な応力が
加えられることを防止できる。
When the base is deformed in the horizontal direction due to a difference in linear expansion coefficient between the substrate and the semiconductor element, the conductive line has a bent portion, so that the conductive line can be easily formed along the deformation of the base. Can be transformed into For this reason, even when the base is deformed in the horizontal direction as described above, it is possible to prevent an excessive stress from being applied to the connection between the conductive wire and the substrate or the semiconductor element.

【0016】上記1の局面における半導体パッケージ
は、半導体素子と接続部材との間に配置された一方封止
樹脂をさらに備えることが好ましい。
The semiconductor package according to the first aspect preferably further includes a one-side sealing resin disposed between the semiconductor element and the connection member.

【0017】この場合、半導体素子において接続部材と
対向する面と、接続部材において半導体素子と対向する
面とを、一方封止樹脂により確実に接続できる。このた
め、半導体素子の熱膨張などによる変位を、一方封止部
材としての一方封止樹脂により接続部材の基体へ伝える
ことができる。したがって、接続部材の導電線と半導体
素子との接続部(たとえば、導電線において半導体素子
と対向する端部と半導体素子において接続部材と対向す
る面上に形成されたはんだバンプとの接続部)に、半導
体素子の熱膨張などによる変位に起因する応力が集中す
ることを防止できる。この結果、接続部材の導電線と半
導体素子との接続部がこの応力により損傷を受けること
を防止できる。
In this case, the surface of the semiconductor element facing the connection member and the surface of the connection member facing the semiconductor element can be reliably connected with one sealing resin. Therefore, displacement due to thermal expansion of the semiconductor element can be transmitted to the base of the connection member by the one sealing resin as the one sealing member. Therefore, the connecting portion between the conductive wire of the connecting member and the semiconductor element (for example, the connecting portion between the end of the conductive wire facing the semiconductor element and the solder bump formed on the surface of the semiconductor element facing the connecting member). In addition, it is possible to prevent stress caused by displacement due to thermal expansion or the like of the semiconductor element from being concentrated. As a result, it is possible to prevent the connection between the conductive wire of the connection member and the semiconductor element from being damaged by the stress.

【0018】上記1の局面における半導体パッケージ
は、基板と接続部材との間に配置された他方封止樹脂を
さらに備えることが好ましい。
It is preferable that the semiconductor package according to the first aspect further includes another sealing resin disposed between the substrate and the connection member.

【0019】この場合、基板において接続部材と対向す
る面と、接続部材において基板と対向する面とを、他方
封止樹脂により確実に接続できる。このため、基板の熱
膨張などによる変位を、他方封止部材としての一方封止
樹脂により接続部材の基体へ伝えることができる。した
がって、接続部材の導電線と基板との接続部(たとえ
ば、導電線において基板と対向する端部と基板において
接続部材と対向する面上に形成されたはんだバンプとの
接続部)に、基板の熱膨張などによる変位に起因する応
力が集中することを防止できる。この結果、接続部材の
導電線と基板との接続部がこの応力により損傷を受ける
ことを防止できる。
In this case, the surface of the substrate facing the connection member and the surface of the connection member facing the substrate can be reliably connected by the other sealing resin. Therefore, displacement due to thermal expansion of the substrate can be transmitted to the base of the connection member by the one sealing resin as the other sealing member. Therefore, the connection portion between the conductive wire of the connection member and the substrate (for example, the connection portion between the end of the conductive wire facing the substrate and the solder bump formed on the surface of the substrate facing the connection member) is attached to the substrate. Concentration of stress due to displacement due to thermal expansion or the like can be prevented. As a result, it is possible to prevent the connection between the conductive wire of the connection member and the substrate from being damaged by the stress.

【0020】なお、上記1の局面における半導体パッケ
ージでは、上記一方封止樹脂および他方封止樹脂を配置
しない構成としてもよい。この場合、半導体パッケージ
の製造工程において、一方封止樹脂および他方封止樹脂
の封止工程を実施しないため、半導体パッケージの製造
工程数を削減できる。
In the semiconductor package according to the first aspect, the one sealing resin and the other sealing resin may not be provided. In this case, in the manufacturing process of the semiconductor package, since the sealing process of the one sealing resin and the other sealing resin is not performed, the number of manufacturing processes of the semiconductor package can be reduced.

【0021】上記1の局面における半導体パッケージ
は、半導体素子と接続部材の導電線とを電気的に接続す
る一方バンプと、基板と接続部材の導電線とを電気的に
接続する他方バンプとを備えることが好ましい。
The semiconductor package according to the first aspect includes a bump for electrically connecting the semiconductor element and the conductive line of the connecting member, and a bump for electrically connecting the substrate and the conductive line of the connecting member. Is preferred.

【0022】この場合、半導体素子および基板と接続部
材とを、いわゆるフリップチップ接合法を用いて接続で
きる。この結果、半導体素子および基板と接続部材とを
ワイヤボンディングにより接続する場合より半導体パッ
ケージを小型化できる。
In this case, the semiconductor element and the substrate can be connected to the connection member by using a so-called flip chip bonding method. As a result, the size of the semiconductor package can be reduced as compared with the case where the semiconductor element and the substrate are connected to the connection member by wire bonding.

【0023】この発明の他の局面における半導体装置
は、上記1の局面における半導体パッケージを備える。
A semiconductor device according to another aspect of the present invention includes the semiconductor package according to the first aspect.

【0024】この場合、本発明による半導体パッケージ
を用いることにより、温度変化に対する耐久性に優れる
とともに高い信頼性を有する半導体装置を実現できる。
In this case, by using the semiconductor package according to the present invention, it is possible to realize a semiconductor device having excellent durability against temperature changes and high reliability.

【0025】[0025]

【発明の実施の形態】以下、図面に基づいて本発明の実
施の形態を説明する。なお、以下の図面において同一ま
たは相当する部分には同一の参照番号を付しその説明は
繰返さない。
Embodiments of the present invention will be described below with reference to the drawings. Incidentally, the description thereof will not be repeated denoted by the same reference numerals to the same or corresponding parts in the following drawings.

【0026】(実施の形態1)図1は、本発明による半
導体装置を示す断面模式図である。また、図2は、図1
に示した半導体装置における接続部材を示す断面模式図
である。図1および2を参照して、本発明による半導体
装置を説明する。
(Embodiment 1) FIG. 1 is a schematic sectional view showing a semiconductor device according to the present invention. FIG. 2 is similar to FIG.
FIG. 4 is a schematic cross-sectional view showing a connection member in the semiconductor device shown in FIG. A semiconductor device according to the present invention will be described with reference to FIGS.

【0027】図1および2を参照して、半導体装置9は
プリント基板8と、このプリント基板8上に実装される
半導体パッケージ12とを備える。半導体パッケージ1
2は、パッケージ基板2と、半導体チップ1と、この半
導体チップ1とパッケージ基板2との間に位置する接続
部材10とを備える。
Referring to FIGS. 1 and 2, the semiconductor device 9 includes a printed board 8 and a semiconductor package 12 mounted on the printed board 8. Semiconductor package 1
2 includes a package substrate 2, a semiconductor chip 1, and a connection member 10 located between the semiconductor chip 1 and the package substrate 2.

【0028】パッケージ基板2の下部表面には複数のは
んだボール6が配置されている。このはんだボール6
は、プリント基板8の表面上に形成された電極(図示せ
ず)と電気的に接続されている。また、パッケージ基板
2の上部表面上にははんだバンプ3bがマトリックス状
に複数個配置されている。はんだバンプ3b上には基層
(マトリックス層)としての可撓性の樹脂5と金からな
るワイヤ7とからなる接続部材10が配置されている。
ワイヤ7は、基体としての樹脂5中にマトリックス状に
埋設されている。接続部材10においては、ワイヤ7の
ほぼ中央部に屈曲部11が形成されている。また、ワイ
ヤ7のそれぞれの一方端部(下端)は、はんだバンプ3
b上に位置するように配置されている。ワイヤ7におい
てパッケージ基板2と対向する領域に位置する一方端部
ははんだバンプ3bと電気的に接続されている。
A plurality of solder balls 6 are arranged on the lower surface of the package substrate 2. This solder ball 6
Are electrically connected to electrodes (not shown) formed on the surface of the printed circuit board 8. A plurality of solder bumps 3b are arranged on the upper surface of the package substrate 2 in a matrix. A connection member 10 including a flexible resin 5 as a base layer (matrix layer) and a wire 7 made of gold is arranged on the solder bump 3b.
The wires 7 are embedded in a matrix in the resin 5 as a base. In the connection member 10, a bent portion 11 is formed substantially at the center of the wire 7. One end (lower end) of each wire 7 is connected to solder bump 3
b. One end of the wire 7 located in a region facing the package substrate 2 is electrically connected to the solder bump 3b.

【0029】また、接続部材10の上部表面上には半導
体チップ1が配置されている。半導体チップ1の下面に
ははんだバンプ3aがマトリックス状に複数個配置され
ている。はんだバンプ3aは、ワイヤ7において半導体
チップ1と対向する端部である他方端部上に位置する領
域に配置されている。はんだバンプ3aは半導体チップ
1に形成された回路と電気的に接続されるとともに、接
続部材10におけるワイヤ7の他方端部(上端部)と接
続されている。
The semiconductor chip 1 is arranged on the upper surface of the connecting member 10. On the lower surface of the semiconductor chip 1, a plurality of solder bumps 3a are arranged in a matrix. The solder bump 3a is arranged in a region located on the other end of the wire 7 which is the end facing the semiconductor chip 1. The solder bump 3a is electrically connected to a circuit formed on the semiconductor chip 1 and is connected to the other end (upper end) of the wire 7 in the connection member 10.

【0030】半導体チップ1は、はんだバンプ3a、接
続部材10のワイヤ7、はんだバンプ3b、パッケージ
基板2およびはんだボール6を介してプリント基板8上
に形成された回路(図示せず)と電気的に接続されてい
る。
The semiconductor chip 1 is electrically connected to a circuit (not shown) formed on the printed board 8 via the solder bumps 3a, the wires 7 of the connecting member 10, the solder bumps 3b, the package board 2 and the solder balls 6. It is connected to the.

【0031】このようにすれば、半導体パッケージ12
の温度が変化する際、基板としてのパッケージ基板2と
半導体素子としての半導体チップ1との間に配置された
可撓性の樹脂5を有する接続部材10により、パッケー
ジ基板2と半導体チップ1との線膨張係数の差に起因す
る水平方向(パッケージ基板2の半導体チップ1に対向
する面に平行な方向)の応力を吸収することができる。
すなわち、パッケージ基板2と半導体チップ1との変形
に合せて可撓性の樹脂5が変形するとともに、パッケー
ジ基板2と半導体チップ1とを電気的に接続する導電線
としてのワイヤ7も樹脂5の変形に合せて屈曲・変形す
ることにより、パッケージ基板2と半導体チップ1との
線膨張係数の差による水平方向の応力がはんだバンプ3
a、3bとワイヤ7との接続部に集中することを防止で
きる。この結果、温度変化に起因してはんだバンプ3
a、3bとワイヤ7との接続部がせん断応力を受けるこ
とにより損傷することを防止できる。
By doing so, the semiconductor package 12
When the temperature of the semiconductor chip 1 changes, the connection member 10 having the flexible resin 5 disposed between the package substrate 2 as the substrate and the semiconductor chip 1 as the semiconductor element connects the package substrate 2 to the semiconductor chip 1. The stress in the horizontal direction (the direction parallel to the surface of the package substrate 2 facing the semiconductor chip 1) caused by the difference in the linear expansion coefficients can be absorbed.
That is, the flexible resin 5 is deformed in accordance with the deformation of the package substrate 2 and the semiconductor chip 1, and the wires 7 as conductive lines for electrically connecting the package substrate 2 and the semiconductor chip 1 are also formed of the resin 5. By bending and deforming according to the deformation, the horizontal stress due to the difference in linear expansion coefficient between the package substrate 2 and the semiconductor chip 1 is reduced.
It is possible to prevent concentration on the connection portion between the wires a and 3b and the wire 7. As a result, the solder bump 3
It can be prevented that the connection portion between a and 3b and the wire 7 is damaged by receiving the shear stress.

【0032】また、可撓性の樹脂5からなる接続部材1
0がパッケージ基板2と半導体チップ1との間に配置さ
れているので、従来のようにパッケージ基板2と半導体
チップ1とをはんだバンプで直接接合する場合より、パ
ッケージ基板2と半導体チップ1との接続部の剛性を低
くできる。このため、温度変化があった場合に接続部材
10が垂直方向に熱膨張しても、パッケージ基板2と半
導体チップ1とに加えられる垂直方向の応力を従来より
小さくできる。
The connecting member 1 made of a flexible resin 5
0 is arranged between the package substrate 2 and the semiconductor chip 1, the connection between the package substrate 2 and the semiconductor chip 1 is smaller than in the conventional case where the package substrate 2 and the semiconductor chip 1 are directly joined by solder bumps. The rigidity of the connection can be reduced. For this reason, even if the connecting member 10 thermally expands in the vertical direction when there is a temperature change, the vertical stress applied to the package substrate 2 and the semiconductor chip 1 can be made smaller than before.

【0033】また、ワイヤ7には屈曲部11が形成され
ているので、半導体パッケージ12の温度変化に伴って
接続部材10の樹脂5が垂直方向に熱膨張する際、樹脂
5の変形に合せてワイヤ7を容易に変形させることがで
きる。したがって、樹脂5が垂直方向に熱膨張する際、
ワイヤ7とはんだバンプ3a、3bとの接続部に過剰な
応力が加えられることを防止できる。この結果、ワイヤ
7とはんだバンプ3a、3bとが断線するといった不良
の発生を確実に抑制できる。なお、図1および2に示し
た接続部材10のワイヤ7においては、樹脂5の変形に
追従してワイヤ7が変形するための変形余裕を持たせる
ためのバッファー部として屈曲部11を形成している
が、バッファー部の形状は図1および2に示したような
屈曲部に限られず、ワイヤ7に変形余裕を持たせること
ができる形状であればよい。たとえば、バッファー部と
してワイヤ7の一部を螺旋状に配置してもよいし、ワイ
ヤ7の一部をS字状に成形してもよい。
Further, since the wire 7 has the bent portion 11, when the resin 5 of the connecting member 10 thermally expands in the vertical direction with the temperature change of the semiconductor package 12, the deformation is caused by the deformation of the resin 5. The wire 7 can be easily deformed. Therefore, when the resin 5 thermally expands in the vertical direction,
Excessive stress can be prevented from being applied to the connection between the wire 7 and the solder bumps 3a, 3b. As a result, it is possible to reliably suppress the occurrence of defects such as disconnection between the wire 7 and the solder bumps 3a and 3b. In the wire 7 of the connecting member 10 shown in FIGS. 1 and 2, a bent portion 11 is formed as a buffer portion for providing a deformation allowance for the wire 7 to deform following the deformation of the resin 5. However, the shape of the buffer portion is not limited to the bent portion as shown in FIGS. 1 and 2 and may be any shape that allows the wire 7 to have a deformation allowance. For example, a part of the wire 7 may be spirally arranged as a buffer part, or a part of the wire 7 may be formed in an S shape.

【0034】また、パッケージ基板2と半導体チップ1
との線膨張係数の差に起因して接続部材10が水平方向
に変形する場合、ワイヤ7が屈曲部11を有するため、
樹脂5の変形に沿うようにワイヤ7を容易に変形させる
ことが可能になる。このため、上記のように接続部材1
0が水平方向に変形する場合においても、ワイヤ7とは
んだバンプ3a、3bとの接続部およびはんだバンプ3
a、3bとパッケージ基板2または半導体チップ1との
接続部に過剰な応力が加えられることを防止できる。こ
の結果、温度変化に対する耐久性に優れ、高い信頼性を
有する半導体パッケージ12および半導体装置9を実現
できる。
The package substrate 2 and the semiconductor chip 1
When the connecting member 10 is deformed in the horizontal direction due to the difference between the linear expansion coefficient and the wire 7, the wire 7 has the bent portion 11,
The wire 7 can be easily deformed so as to follow the deformation of the resin 5. Therefore, as described above, the connecting member 1
0 is deformed in the horizontal direction, the connection between the wire 7 and the solder bumps 3a and 3b and the solder bump 3
Excessive stress can be prevented from being applied to the connection portions between a and 3b and the package substrate 2 or the semiconductor chip 1. As a result, it is possible to realize the semiconductor package 12 and the semiconductor device 9 which are excellent in durability against a temperature change and have high reliability.

【0035】また、半導体チップ1およびパッケージ基
板2と接続部材10とを、はんだバンプ3a、3bを用
いて(いわゆるフリップチップ接合法を用いて)接続し
ているので、半導体チップ1およびパッケージ基板2と
接続部材10とをワイヤボンディングにより接続する場
合より半導体パッケージ12を小型化できる。
Further, since the semiconductor chip 1 and the package substrate 2 are connected to the connecting member 10 by using the solder bumps 3a and 3b (using a so-called flip chip bonding method), the semiconductor chip 1 and the package substrate 2 are connected. The size of the semiconductor package 12 can be reduced as compared with the case where the semiconductor package 12 is connected to the connection member 10 by wire bonding.

【0036】また、図1に示すように、接続部材10と
パッケージ基板2との間には、空隙を充填するようにア
ンダフィル樹脂4が配置されている。このアンダフィル
樹脂4は熱可塑性の樹脂からなる。
As shown in FIG. 1, an underfill resin 4 is arranged between the connection member 10 and the package substrate 2 so as to fill a gap. The underfill resin 4 is made of a thermoplastic resin.

【0037】このようにすれば、パッケージ基板2にお
いて接続部材10と対向する面と、接続部材10におい
てパッケージ基板2と対向する面とを、他方封止樹脂と
してのアンダフィル樹脂4により確実に接続できる。こ
のため、パッケージ基板2の熱膨張などによる変位を、
アンダフィル樹脂4により接続部材10の樹脂5へ伝え
ることができる。したがって、接続部材10のワイヤ7
とパッケージ基板2との接続部(はんだバンプ3bとワ
イヤ7との接続部)に、パッケージ基板2の熱膨張など
による変位に起因する応力が集中することを防止でき
る。
In this way, the surface of the package substrate 2 facing the connection member 10 and the surface of the connection member 10 facing the package substrate 2 are reliably connected by the underfill resin 4 as the other sealing resin. it can. Therefore, displacement due to thermal expansion of the package substrate 2 is
The underfill resin 4 can be transmitted to the resin 5 of the connection member 10. Therefore, the wire 7 of the connecting member 10
Stress caused by displacement due to thermal expansion or the like of the package substrate 2 can be prevented from being concentrated on the connection portion between the package substrate 2 and the connection portion (the connection portion between the solder bump 3b and the wire 7).

【0038】ここで、接続部材10の製造方法として
は、たとえば以下のような方法を用いることができる。
Here, as a method of manufacturing the connecting member 10, for example, the following method can be used.

【0039】まず、可撓性の樹脂5の内部に直線状のワ
イヤ7をマトリックス状に複数埋設したベース部材を準
備する。次に、可撓性の樹脂5とワイヤ7とからなるベ
ース部材を高温雰囲気下に配置することにより、ベース
部材の可撓性の樹脂5を軟化させる。次に、図2に示し
た矢印13の方向からベース部材に応力を加えるととも
に、矢印14に示す方向に力を加える。その結果、ベー
ス部材が局所的に塑性変形することにより、図2に示す
ようにワイヤ7において屈曲部11を形成できる。その
後、接続部材10としての所定の形状となるようにベー
ス部材に対して機械加工などを施すことにより、図2に
示したような接続部材10を得ることができる。
First, a base member having a plurality of linear wires 7 embedded in a matrix in a flexible resin 5 is prepared. Next, the flexible resin 5 of the base member is softened by disposing the base member including the flexible resin 5 and the wire 7 in a high-temperature atmosphere. Next, a stress is applied to the base member in the direction of arrow 13 shown in FIG. As a result, the base member is locally plastically deformed, so that the bent portion 11 can be formed in the wire 7 as shown in FIG. Thereafter, the base member is subjected to machining or the like so as to have a predetermined shape as the connection member 10, whereby the connection member 10 as shown in FIG. 2 can be obtained.

【0040】なお、ここではワイヤ7の材料として金を
用いているが、ワイヤ7の材料としては他の導電性の材
料、たとえばアルミニウムなどのその他の金属を用いる
ことができる。
Although gold is used as the material of the wire 7 here, other conductive materials, for example, other metals such as aluminum can be used as the material of the wire 7.

【0041】また、図2に示した接続部材10は、金属
製のワイヤ7をマトリックス状に複数埋込んだ可撓性の
樹脂からなる板状部材、あるいは金属製のワイヤを複数
まとめて可撓性樹脂で固めた棒状体を、ワイヤの延びる
方向は垂直方向に所定の厚さでスライスすることによっ
ても得ることができる。
The connection member 10 shown in FIG. 2 is a plate-like member made of a flexible resin in which a plurality of metal wires 7 are embedded in a matrix, or a plurality of metal wires 7 The rod-like body solidified with a conductive resin can also be obtained by slicing the rod at a predetermined thickness in the direction in which the wire extends.

【0042】また、ワイヤ7の屈曲部11は、上述のよ
うに基体としての樹脂5にワイヤ7を埋設した後形成し
てもよいが、予めワイヤ7において屈曲部11を形成し
たあと、その屈曲部11が形成されたワイヤ7を樹脂5
に埋設してもよい。
The bent portion 11 of the wire 7 may be formed after the wire 7 is buried in the resin 5 as a base as described above. However, after the bent portion 11 is formed in the wire 7 in advance, the bent portion 11 is formed. The wire 7 on which the portion 11 is formed is
May be buried.

【0043】(実施の形態2)図3は、本発明による半
導体装置の実施の形態2を示す断面模式図である。図3
を参照して、本発明による半導体装置の実施の形態2を
説明する。
(Embodiment 2) FIG. 3 is a schematic sectional view showing Embodiment 2 of a semiconductor device according to the present invention. FIG.
Embodiment 2 of a semiconductor device according to the present invention will be described with reference to FIG.

【0044】図3を参照して、半導体装置9は基本的に
図1および2に示した半導体装置と同様の構造を備え
る。ただし、図3に示した半導体装置9においては、接
続部材10とパッケージ基板2との間にアンダフィル樹
脂4(図1参照)が配置されていない。このようにして
も、図1および2に示した半導体装置と同様の効果を得
ることができる。
Referring to FIG. 3, semiconductor device 9 has basically the same structure as the semiconductor device shown in FIGS. However, in the semiconductor device 9 shown in FIG. 3, the underfill resin 4 (see FIG. 1) is not arranged between the connection member 10 and the package substrate 2. Even in this case, the same effects as those of the semiconductor device shown in FIGS. 1 and 2 can be obtained.

【0045】また、図3に示した半導体装置では、上述
のようにアンダフィル樹脂4を配置しないので、半導体
パッケージ12の製造工程において、アンダフィル樹脂
4の封止工程を実施する必要がない。このため、半導体
パッケージ12の製造工程数を削減できる。
Further, in the semiconductor device shown in FIG. 3, since the underfill resin 4 is not disposed as described above, it is not necessary to perform the step of sealing the underfill resin 4 in the manufacturing process of the semiconductor package 12. For this reason, the number of manufacturing steps of the semiconductor package 12 can be reduced.

【0046】(実施の形態3)図4は、本発明による半
導体装置の実施の形態3を示す断面模式図である。図4
を参照して、本発明による半導体装置の実施の形態3を
説明する。
(Embodiment 3) FIG. 4 is a schematic sectional view showing Embodiment 3 of a semiconductor device according to the present invention. FIG.
Third Embodiment A semiconductor device according to a third embodiment of the present invention will be described with reference to FIG.

【0047】図4を参照して、半導体装置9は基本的に
は図1および2に示した半導体装置と同様の構造を備え
る。ただし、図4に示した半導体装置においては、パッ
ケージ基板2と接続部材10との間にアンダフィル樹脂
4bが配置されると同時に、半導体チップ1と接続部材
10との間にもアンダフィル樹脂4aが配置されてい
る。このようにしても、図1および2に示した半導体装
置と同様の効果を得ることができる。
Referring to FIG. 4, semiconductor device 9 has basically the same structure as the semiconductor device shown in FIGS. However, in the semiconductor device shown in FIG. 4, the underfill resin 4b is disposed between the package substrate 2 and the connection member 10, and the underfill resin 4a is also provided between the semiconductor chip 1 and the connection member 10. Is arranged. Even in this case, the same effects as those of the semiconductor device shown in FIGS. 1 and 2 can be obtained.

【0048】また、接続部材10とパッケージ基板2と
の間に配置されたアンダフィル樹脂4bに加えて、半導
体チップ1と接続部材10との間にアンダフィル樹脂4
aを配置しているので、半導体チップ1において接続部
材10と対向する面と、接続部材10において半導体チ
ップ1と対向する面とを、一方封止樹脂としてのアンダ
フィル樹脂4aにより確実に接続できる。このため、半
導体チップ1の熱膨張などによる変位を、アンダフィル
樹脂4aにより接続部材10の樹脂5へ伝えることがで
きる。したがって、接続部材10のワイヤ7と半導体チ
ップ1との接続部(ワイヤ7とはんだバンプ3aとの接
続部)に、半導体チップ1の熱膨張などによる変位に起
因する応力が集中することを防止できる。この結果、接
続部材10のワイヤ7と半導体チップ1との接続部がこ
の応力により損傷を受けることを防止できる。
In addition to the underfill resin 4b disposed between the connection member 10 and the package substrate 2, the underfill resin 4b is disposed between the semiconductor chip 1 and the connection member 10.
Since a is disposed, the surface of the semiconductor chip 1 facing the connecting member 10 and the surface of the connecting member 10 facing the semiconductor chip 1 can be reliably connected by the underfill resin 4a as one sealing resin. . Therefore, displacement due to thermal expansion of the semiconductor chip 1 can be transmitted to the resin 5 of the connection member 10 by the underfill resin 4a. Therefore, it is possible to prevent stress caused by displacement due to thermal expansion or the like of the semiconductor chip 1 from being concentrated on a connection portion between the wire 7 of the connection member 10 and the semiconductor chip 1 (a connection portion between the wire 7 and the solder bump 3a). . As a result, it is possible to prevent the connection portion between the wire 7 of the connection member 10 and the semiconductor chip 1 from being damaged by the stress.

【0049】今回開示された実施の形態はすべての点で
例示であって制限的なものではないと考えられるべきで
ある。本発明の範囲は上記した実施の形態ではなくて特
許請求の範囲によって示され、特許請求の範囲と均等の
意味および範囲内でのすべての変更が含まれることが意
図される。
The embodiments disclosed this time are to be considered in all respects as illustrative and not restrictive. The scope of the present invention is defined by the terms of the claims, rather than the embodiments described above, and is intended to include any modifications within the scope and meaning equivalent to the terms of the claims.

【0050】[0050]

【発明の効果】このように、半導体パッケージにおい
て、半導体素子と基板との間に可撓性の基体を含む接続
部材を配置するので、半導体素子と基板との接続部に対
して加えられる水平方向および垂直方向の応力をこの接
続部材により緩和できる。この結果、温度変化に対する
耐久性に優れ、信頼性の高い半導体パッケージおよびこ
の半導体パッケージを用いた半導体装置を得ることがで
きる。
As described above, in the semiconductor package, since the connection member including the flexible base is arranged between the semiconductor element and the substrate, the horizontal direction applied to the connection portion between the semiconductor element and the substrate is increased. And the stress in the vertical direction can be reduced by this connecting member. As a result, it is possible to obtain a highly reliable semiconductor package having excellent durability against temperature change and a semiconductor device using this semiconductor package.

【図面の簡単な説明】[Brief description of the drawings]

【図1】 本発明による半導体装置を示す断面模式図で
ある。
FIG. 1 is a schematic sectional view showing a semiconductor device according to the present invention.

【図2】 図1に示した半導体装置における接続部材を
示す断面模式図である。
FIG. 2 is a schematic cross-sectional view showing a connecting member in the semiconductor device shown in FIG.

【図3】 本発明による半導体装置の実施の形態2を示
す断面模式図である。
FIG. 3 is a schematic sectional view showing a second embodiment of a semiconductor device according to the present invention.

【図4】 本発明による半導体装置の実施の形態3を示
す断面模式図である。
FIG. 4 is a schematic sectional view showing a third embodiment of the semiconductor device according to the present invention.

【図5】 従来の半導体パッケージを示す断面模式図で
ある。
FIG. 5 is a schematic sectional view showing a conventional semiconductor package.

【符号の説明】[Explanation of symbols]

1 半導体チップ、2 パッケージ基板、3a,3b
はんだバンプ、4,4a,4b アンダフィル樹脂、5
樹脂、6 はんだボール、7 ワイヤ、8プリント基
板、9 半導体装置、10 接続部材、11 屈曲部、
12 半導体パッケージ、13,14 矢印。
1 semiconductor chip, 2 package substrate, 3a, 3b
Solder bump, 4,4a, 4b underfill resin, 5
Resin, 6 solder balls, 7 wires, 8 printed circuit boards, 9 semiconductor devices, 10 connecting members, 11 bent parts,
12 Semiconductor package, 13, 14 Arrow.

───────────────────────────────────────────────────── フロントページの続き (72)発明者 谷 周一 東京都千代田区丸の内二丁目2番3号 三 菱電機株式会社内 (72)発明者 岩岡 誠人 東京都千代田区大手町二丁目6番2号 三 菱電機エンジニアリング株式会社内 Fターム(参考) 5F044 LL11 LL17 RR18 RR19  ──────────────────────────────────────────────────続 き Continuing on the front page (72) Shuichi Tani, 2-3-2 Marunouchi, Chiyoda-ku, Tokyo Mitsui Electric Co., Ltd. (72) Masato Iwaoka 2-6-1, Otemachi, Chiyoda-ku, Tokyo F term (reference) in Mitsubishi Electric Engineering Co., Ltd. 5F044 LL11 LL17 RR18 RR19

Claims (6)

【特許請求の範囲】[Claims] 【請求項1】 基板と、 前記基板上に配置された半導体素子と、 前記基板と前記半導体素子との間に配置された接続部材
とを備え、 前記接続部材は、 可撓性の基体と、 前記基体に埋設され、前記基板と前記半導体素子とを電
気的に接続するための導電線とを含む、半導体パッケー
ジ。
1. A substrate, comprising: a semiconductor element disposed on the substrate; and a connection member disposed between the substrate and the semiconductor element, wherein the connection member includes: a flexible base; A semiconductor package including a conductive line embedded in the base and electrically connecting the substrate and the semiconductor element.
【請求項2】 前記導電線は、前記接続部材において前
記基板と対向する一方表面から前記半導体素子と対向す
る他方表面まで延在し、屈曲部を有する、請求項1に記
載の半導体パッケージ。
2. The semiconductor package according to claim 1, wherein the conductive line extends from one surface of the connection member facing the substrate to the other surface facing the semiconductor element, and has a bent portion.
【請求項3】 前記半導体素子と前記接続部材との間に
配置された一方封止樹脂をさらに備える、請求項1また
は2に記載の半導体パッケージ。
3. The semiconductor package according to claim 1, further comprising one sealing resin disposed between said semiconductor element and said connection member.
【請求項4】 前記基板と前記接続部材との間に配置さ
れた他方封止樹脂をさらに備える、請求項1〜3のいず
れか1項に記載の半導体パッケージ。
4. The semiconductor package according to claim 1, further comprising a second sealing resin disposed between said substrate and said connection member.
【請求項5】 前記半導体素子と前記接続部材の導電線
とを電気的に接続する一方バンプと、 前記基板と前記接続部材の導電線とを電気的に接続する
他方バンプとを備える、請求項1〜4のいずれか1項に
記載の半導体パッケージ。
5. The semiconductor device according to claim 1, further comprising: a first bump for electrically connecting the semiconductor element to the conductive line of the connection member; and a second bump for electrically connecting the substrate to the conductive line of the connection member. The semiconductor package according to any one of claims 1 to 4.
【請求項6】 請求項1〜5のいずれか1項に記載の半
導体パッケージを備える半導体装置。
6. A semiconductor device comprising the semiconductor package according to claim 1.
JP2001139712A 2001-05-10 2001-05-10 Semiconductor package and semiconductor device Withdrawn JP2002334946A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001139712A JP2002334946A (en) 2001-05-10 2001-05-10 Semiconductor package and semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001139712A JP2002334946A (en) 2001-05-10 2001-05-10 Semiconductor package and semiconductor device

Publications (1)

Publication Number Publication Date
JP2002334946A true JP2002334946A (en) 2002-11-22

Family

ID=18986443

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001139712A Withdrawn JP2002334946A (en) 2001-05-10 2001-05-10 Semiconductor package and semiconductor device

Country Status (1)

Country Link
JP (1) JP2002334946A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020105693A1 (en) * 2018-11-21 2020-05-28 三井化学株式会社 Anisotropic conductive sheet, anisotropic conductive composite sheet, anisotropic conductive sheet set, electric inspection device and electric inspection method

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020105693A1 (en) * 2018-11-21 2020-05-28 三井化学株式会社 Anisotropic conductive sheet, anisotropic conductive composite sheet, anisotropic conductive sheet set, electric inspection device and electric inspection method
KR20210076129A (en) * 2018-11-21 2021-06-23 미쓰이 가가쿠 가부시키가이샤 Anisotropically conductive sheet, anisotropically conductive composite sheet, anisotropically conductive sheet set, electrical inspection device and electrical inspection method
JPWO2020105693A1 (en) * 2018-11-21 2021-09-27 三井化学株式会社 Gross conductive sheet, anisotropic composite sheet, anisotropic conductive sheet set, electrical inspection equipment and electrical inspection method
JP7257415B2 (en) 2018-11-21 2023-04-13 三井化学株式会社 Anisotropic conductive sheet, anisotropic conductive composite sheet, anisotropic conductive sheet set, electrical inspection device and electrical inspection method
KR102587764B1 (en) 2018-11-21 2023-10-10 미쓰이 가가쿠 가부시키가이샤 Anisotropic conductive sheet, anisotropic conductive composite sheet, anisotropic conductive sheet set, electrical inspection device and electrical inspection method

Similar Documents

Publication Publication Date Title
TWI540693B (en) Microelectronic element with bond elements to encapsulation surface
US5349495A (en) System for securing and electrically connecting a semiconductor chip to a substrate
US5616520A (en) Semiconductor integrated circuit device and fabrication method thereof
US6713844B2 (en) Semiconductor-chip mounting substrate having at least one projection thereon and a pressure holding means
TWI419287B (en) Methods and apparatus for a quad flat no-lead (qfn) package
KR100743342B1 (en) A method of manufacturing a semiconductor device
US20020011657A1 (en) Semiconductor device, an interposer for the semiconductor device, and a method of manufacturing the same
KR0172203B1 (en) Semiconductor package and its manufacturing method
KR20080030897A (en) Semiconductor device and semiconductor package and fabricating method thereof
JP3070579B2 (en) Semiconductor device mounting structure and mounting method
JPH09260428A (en) Semiconductor device an mounting method thereof
JPH11145336A (en) Method and structure for mounting of electronic component with bump
US20020089836A1 (en) Injection molded underfill package and method of assembly
JP3243956B2 (en) Semiconductor device and manufacturing method thereof
JP2008016469A (en) Semiconductor device
JP2001351946A (en) Semiconductor device
JP2002368159A (en) Semiconductor device and manufacturing method therefor
JP2002334946A (en) Semiconductor package and semiconductor device
JP2751427B2 (en) Method for manufacturing semiconductor device
US6797530B2 (en) Semiconductor device-manufacturing method for manufacturing semiconductor devices with improved heat radiating efficiency and similar in size to semiconductor elements
KR101247138B1 (en) Flip-chip module and method of producing a flip-chip module
JP4894159B2 (en) Semiconductor device and manufacturing method thereof
JP5065657B2 (en) Electronic device and manufacturing method thereof
JP3405136B2 (en) Electronic component, method of manufacturing electronic component, and mounting structure of electronic component
JPH10335386A (en) Semiconductor mounting method

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20080805