JP2002328653A - Adjustable bias gamma correction circuit having center- symmetry voltage - Google Patents
Adjustable bias gamma correction circuit having center- symmetry voltageInfo
- Publication number
- JP2002328653A JP2002328653A JP2001124538A JP2001124538A JP2002328653A JP 2002328653 A JP2002328653 A JP 2002328653A JP 2001124538 A JP2001124538 A JP 2001124538A JP 2001124538 A JP2001124538 A JP 2001124538A JP 2002328653 A JP2002328653 A JP 2002328653A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- correction circuit
- gamma correction
- symmetric
- center
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
- Picture Signal Circuits (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Abstract
Description
【０００１】本発明は、ガンマ訂正回路に関する。より
詳しくは、本発明は中心対称電圧を有する調整可能バイ
アスガンマ訂正回路を得るために、ガンマ訂正回路にバ
リスタ、トランジスタ、またはオペアンプを用いること
に関する。[0001] The present invention relates to a gamma correction circuit. More particularly, the present invention relates to using a varistor, transistor, or operational amplifier in a gamma correction circuit to obtain an adjustable bias gamma correction circuit having a center symmetric voltage.
【０００２】アクティブマトリクス液晶ディスプレイ
（ＡＭ−ＬＣＤ）システムにおいては、液晶の透過率と
印加した電圧との関係を表す特性曲線は、図１に示され
るように、非線形曲線である。図２に示されるような、
人間の目に最適な視覚効果を与えるような、液晶の透過
率とコード番号との間の線形特性、すなわち特殊関係曲
線を得るためには、駆動電圧とコード番号との間の関係
を定めなければならない。図３に示されるような、すべ
てのコード番号が特定の駆動電圧にマップ化された曲線
は、ガンマ曲線と呼ばれる。In an active matrix liquid crystal display (AM-LCD) system, a characteristic curve representing the relationship between the transmittance of liquid crystal and an applied voltage is a non-linear curve as shown in FIG. As shown in FIG.
In order to obtain a linear characteristic between the transmittance of the liquid crystal and the code number, that is, a special relationship curve, which gives an optimal visual effect to the human eye, the relationship between the drive voltage and the code number must be determined. Must. A curve in which all code numbers are mapped to a specific drive voltage, as shown in FIG. 3, is called a gamma curve.
【０００３】ＡＭ−ＬＣＤシステムにおいては、ガンマ
訂正回路の主な機能は、コード番号を対応する駆動電圧
に変換ためにガンマ曲線を参照することであり、それに
より駆動電圧をＡＭ−ＬＣＤシステムの液晶に印加する
ことができる。ガンマ曲線を用いることにより、ＬＣＤ
の輝度、階調、コントラスト、カラーパフォーマンスを
調整することができる。故に、ガンマ訂正回路によって
定められるガンマ曲線は、ＬＣＤのカラー品質にとって
極めて重要である。In an AM-LCD system, the main function of a gamma correction circuit is to refer to a gamma curve to convert a code number into a corresponding drive voltage, thereby driving the drive voltage to the liquid crystal of the AM-LCD system. Can be applied. By using gamma curve, LCD
Brightness, gradation, contrast and color performance can be adjusted. Therefore, the gamma curve defined by the gamma correction circuit is very important for the color quality of the LCD.
【０００４】一般に、ガンマ訂正回路から印加される基
準駆動電圧の数が多いほど、ガンマ曲線の近似を取ると
きの誤差は少なくなる。ディスプレイのハイカラー品質
を満たすためには８ビットデータのコード番号が２５６
必要である。２５６のコード番号、とは、ディスプレイ
が２５６階調を表示できるという意味である。調整回路
によって２５６の基準電圧源が与えられるのが最も望ま
しいが、それは不可能である。さらに、ネマチック液晶
はＡＣ駆動特性を持つため、プラスの２５６基準電圧と
マイナスの２５６基準電圧との、５１２駆動電圧がガン
マ訂正回路に与えられる必要がある。図４は、従来のガ
ンマ訂正回路を示す。直列に接続された複数の抵抗（Ｒ
１〜Ｒｍ）に、２種類（Ｖｎ，Ｖｎ−１）の電圧が印加
されている。抵抗値を調整することにより、各ノードで
は２つの電圧（Ｖｎ，Ｖｎ−１）の間の駆動電圧（Ｖ
ｒ１〜ＶＲｍ−１）がそれぞれ得られる。図１に示され
るように、各ノードはバッファに接続され、故にバッフ
ァの出力が駆動電圧である。このように、直列接続され
た抵抗の分割電圧を用いることにより、入力電圧を減少
することができる。In general, as the number of reference drive voltages applied from the gamma correction circuit increases, the error in approximating the gamma curve decreases. In order to satisfy the high color quality of the display, the code number of the 8-bit data is 256.
is necessary. A code number of 256 means that the display can display 256 gradations. Most preferably, 256 reference voltage sources are provided by the conditioning circuit, but this is not possible. Further, since the nematic liquid crystal has an AC driving characteristic, it is necessary to supply a 512 driving voltage of a plus 256 reference voltage and a minus 256 reference voltage to the gamma correction circuit. FIG. 4 shows a conventional gamma correction circuit. A plurality of resistors (R
1 to R m ), two types of voltages (V n , V n-1 ) are applied. By adjusting the resistance value, the driving voltage (V.sub.V) between the two voltages ( V.sub.n , V.sub.n-1 ) at each node.
r1 to VRm -1 ) are obtained. As shown in FIG. 1, each node is connected to a buffer, so the output of the buffer is the drive voltage. As described above, the input voltage can be reduced by using the divided voltage of the series-connected resistors.
【０００５】図５に示されるように、ＡＣ駆動回路で
は、２つの入力基準電圧端子（Ｖｃｃ，ＶＧｎｄ）に、
複数の直列に接続された対称的な抵抗（Ｒ１〜Ｒｍ）が
接続され、２つの抵抗（Ｒｍ）の開放端は互いに結合さ
れて、中心電圧ノードを構成している。このように、ガ
ンマ訂正回路は中心電圧（（Ｖｃｃ＋ＶＧｎｄ）／２）
および中心電圧を基準にして対称的な駆動電圧（＋
Ｖ１，−Ｖ１，＋Ｖ２，−Ｖ ２〜＋Ｖｍ−１，−Ｖ
ｍ−１）を有する。従来のガンマ訂正回路でも、駆動電
圧を得ることはかなり容易に行える。しかし、直列に接
続される抵抗の１つに変化があると、すべての駆動電圧
が影響を受けるため、調整を要するような対称駆動電圧
および中心電圧を得るのはかなり難しい。さらに、非対
称な駆動電圧は画像のちらつき現象を起こし、画像品質
を劣化させる。[0005] As shown in FIG.
Are two input reference voltage terminals (Vcc, VGnd)
A plurality of symmetrical resistors connected in series (R1~ Rm)But
Connected and two resistors (Rm) Open ends are joined together
Thus, a central voltage node is formed. In this way,
The comma correction circuit uses the center voltage ((Vcc+ VGnd) / 2)
And a symmetrical drive voltage (+
V1, -V1, + V2, -V 2Up to + Vm-1, -V
m-1). Even with the conventional gamma correction circuit, the drive power
Obtaining pressure is fairly easy. However, connecting in series
If one of the connected resistors changes, all drive voltages
Symmetrical drive voltage that requires adjustment because
And it is quite difficult to get the center voltage. In addition,
Nominal drive voltage causes the image flicker phenomenon and the image quality
Deteriorates.
【０００６】ディスプレイのハイカラー品質の要件を満
たすためには、正確なガンマ曲線を得る必要がある。ガ
ンマ曲線の近似をとるためには、駆動基準電圧の数を増
やす必要がある。故に、最低数の電圧源を用いながら最
大限に調整可能な駆動基準電圧を発生することができる
ガンマ訂正回路が求められる。In order to meet the high color quality requirements of a display, it is necessary to obtain an accurate gamma curve. In order to approximate the gamma curve, it is necessary to increase the number of drive reference voltages. Therefore, there is a need for a gamma correction circuit that can generate a drive reference voltage that can be adjusted to the maximum while using a minimum number of voltage sources.
【０００７】よって、本発明の目的は、中心対称電圧を
有する調整可能バイアスガンマ訂正回路を提供すること
である。本発明では、ガンマ訂正回路にバリスタ、トラ
ンジスタ、またはオペアンプを用いることにより、中心
電圧を基準とする、複数のプラス及びマイナスの対称的
な駆動電圧を得る。Accordingly, it is an object of the present invention to provide an adjustable bias gamma correction circuit having a center symmetric voltage. In the present invention, by using a varistor, a transistor, or an operational amplifier in the gamma correction circuit, a plurality of positive and negative symmetric drive voltages with respect to the center voltage are obtained.
【０００８】本発明の他の目的は、中心対称電圧を有す
る調整可能バイアスガンマ訂正回路を提供することであ
る。本発明を利用することにより、ガンマ訂正回路は最
低数の電圧源で、最大限に調整可能な駆動電圧を発生す
ることができる。It is another object of the present invention to provide an adjustable bias gamma correction circuit having a center symmetric voltage. By utilizing the present invention, the gamma correction circuit can generate a maximum adjustable drive voltage with a minimum number of voltage sources.
【０００９】本発明のすべてのアスペクトにおいて、本
発明は、複数の対称分割電圧ユニットを備え、各対称分
割電圧ユニットにおいては、第１の抵抗、抵抗値制御回
路、第２の抵抗が第１の入力端子と第２の入力端子との
間に直列に接続され、抵抗値制御回路の第１端は第１の
バッファの入力端に接続され、抵抗値制御回路の第２端
は第２のバッファの入力端に接続され、第１のバッファ
の出力端と第２のバッファの出力端とはそれぞれプラス
の駆動電圧とマイナスの駆動電圧とを対で発生し、各対
称分割電圧ユニットの第１のバッファの出力と第２のバ
ッファの出力とは、それぞれ第１の電圧と第２の電圧に
接続される次段の対称分割電圧ユニットの第１の入力端
子と第２の入力端子に接続されることを特徴とする、調
整可能バイアスガンマ訂正回路を提供する。In all aspects of the invention, the invention comprises a plurality of symmetric divided voltage units, wherein in each symmetric divided voltage unit, a first resistor, a resistance control circuit, and a second resistor are connected to the first resistor. A first end of the resistance value control circuit is connected to an input end of the first buffer, and a second end of the resistance value control circuit is connected to the second buffer between the input terminal and the second input terminal; And the output terminal of the first buffer and the output terminal of the second buffer generate a positive drive voltage and a negative drive voltage, respectively, as a pair. The output of the buffer and the output of the second buffer are connected to a first input terminal and a second input terminal of a next-stage symmetric voltage division unit connected to the first voltage and the second voltage, respectively. Adjustable bias gauge, characterized in that To provide between correction circuit.
【００１０】また本発明のすべてのアスペクトにおい
て、本発明は、複数の対称分割電圧ユニットを備え、各
対称分割電圧ユニットにおいては、入力端子と第１の電
圧との間に接続されるドローイング端子を有するバリス
タと 自己のプラス入力端に接続されるドローイング端
子と自己の出力端に接続されるマイナス入力端とを有す
る第１の増幅器と、第１の増幅器のマイナス入力端と自
己のマイナス入力端との間に接続される第１の抵抗と自
己のマイナス入力端と出力端との間に接続される第２の
抵抗とを有する第２の増幅器と、第１および第２の増幅
器の各出力からそれぞれ一対のプラスの駆動電圧とマイ
ナスの駆動電圧を生成するために第２の増幅器のプラス
入力端に接続される中心電圧と、を備えている。各対称
分割電圧ユニットの第１の増幅器の出力は、次段の入力
端子に接続され、第１の入力端子は第２の電圧に接続さ
れることを特徴とする、調整可能バイアスガンマ訂正回
路を提供する。Further, in all aspects of the present invention, the present invention comprises a plurality of symmetric divided voltage units, wherein each symmetric divided voltage unit has a drawing terminal connected between an input terminal and a first voltage. A first amplifier having a varistor having a drawing terminal connected to its own positive input terminal and a negative input terminal connected to its own output terminal; a negative input terminal of the first amplifier and its own negative input terminal; A second resistor having a first resistor connected between the first and second amplifiers and a second resistor connected between its own negative input terminal and its output terminal; A central voltage connected to the positive input of the second amplifier to generate a pair of positive drive voltages and a negative drive voltage, respectively. An adjustable bias gamma correction circuit, characterized in that the output of the first amplifier of each symmetric divided voltage unit is connected to the input terminal of the next stage, the first input terminal being connected to the second voltage. provide.
【００１１】上に述べた本発明のアスペクトと、それに
伴う効果は、添付の図面と併せて以下の詳細な説明を参
照することにより、より理解が深まり、より容易に認識
できるようになる。The above aspects of the invention and the attendant advantages thereof will be better understood and more readily appreciated by reference to the following detailed description, taken in conjunction with the accompanying drawings.
【００１２】図６は、本発明の第１の実施例によるガン
マ訂正回路を概略的に示す図である。このガンマ訂正回
路の接続関係を以下に説明する。FIG. 6 is a diagram schematically showing a gamma correction circuit according to a first embodiment of the present invention. The connection relationship of the gamma correction circuit will be described below.
【００１３】ガンマ訂正回路は、複数の対称分割電圧ユ
ニット１０から成る。第１の対称分割電圧ユニット１０
では、抵抗（Ｒ１）、バリスタ（ＶＲ１）、および抵抗
（Ｒ １）が、それぞれ電圧源（Ｖｃｃ，ＶＧｎｄ）に接
続される２つの入力端子間に直列に接続されている。バ
リスタ（ＶＲ１）の両端には、それぞれ２つのバッファ
２０、３０が接続され、電圧をバリスタ（ＶＲ１）の両
端から出力している。さらに、次段の対称分割電圧ユニ
ットの入力端子は、前段のバッファの２つの出力端子に
接続されている。このように、本発明の第１の実施例の
ガンマ訂正回路は、第１の対称分割電圧ユニット１０，
第２の対称分割電圧ユニット、・・・、第Ｎの対称分割
電圧ユニットを備えて完成される。The gamma correction circuit includes a plurality of symmetrical divided voltage units.
It consists of a knit 10. First symmetric divided voltage unit 10
Then, the resistance (R1), Varistor (VR1), And resistance
(R 1) Is the voltage source (Vcc, VGnd)
It is connected in series between two consecutive input terminals. Ba
Lister (VR1) Has two buffers at each end
20 and 30 are connected, and a voltage is applied to a varistor (VR1) Both
Output from the end. Furthermore, the next stage of the symmetrical split voltage unit
Input terminals are connected to the two output terminals of the previous buffer.
It is connected. Thus, according to the first embodiment of the present invention,
The gamma correction circuit includes a first symmetric divided voltage unit 10,
2nd symmetric division voltage unit,..., Nth symmetric division
Completed with a voltage unit.
【００１４】図６に示されるとおり、このガンマ訂正回
路の中心電圧は（Ｖｃｃ＋ＶＧｎｄ）／２であるのは明
らかである。第１の対称分割電圧ユニット１０では、２
つの抵抗が同じ抵抗値を有するため、＋Ｖ１（プラスの
駆動電圧）および−Ｖ１（マイナスの駆動電圧）で表さ
れる２つのバッファ２０および３０の出力は、バリスタ
（ＶＲ１）がどのように調整されようとも、中心電圧を
基準にして対称となる。同様に、前述したとおり、他の
対称分割電圧ユニットは、対称的な順次減少プラス駆動
電圧（＋Ｖ２〜＋ＶＮ）および順次増加マイナス駆動電
圧（−Ｖ２〜−ＶＮ）を発生することができる。それぞ
れの対称分割電圧ユニットのバリスタの抵抗値を調整す
ることにより、すべてのプラス駆動電圧（＋Ｖ２〜＋Ｖ
Ｎ）およびマイナス駆動電圧（−Ｖ２〜−ＶＮ）を較正
して得ることができ、またプラス及びマイナスの駆動電
圧の対は、中心電圧を基準に対称となる。さらに、バリ
スタを調整しても、中心電圧がシフトすることがない。
またさらに、対称分割電圧ユニットの数を増やすことに
より、ガンマ訂正回路の駆動電圧をガンマ曲線に近づけ
ることができる。As shown in FIG. 6, it is clear that the center voltage of this gamma correction circuit is (V cc + V Gnd ) / 2. In the first symmetric divided voltage unit 10, 2
Because the two resistors have the same resistance value, the outputs of the two buffers 20 and 30, represented by + V 1 (positive drive voltage) and −V 1 (negative drive voltage), show how the varistor (VR 1 ) Is symmetrical with respect to the center voltage. Similarly, as described above, other symmetrical voltage division unit, is possible to generate a symmetric sequential decrease positive drive voltage (+ V 2 ~ + V N ) and successively increase the negative driving voltage (-V 2 ~-V N) it can. By adjusting the resistance value of the varistor of each symmetric division voltage unit, all the positive drive voltages (+ V 2 to + V
N) and can be negative driving voltage (obtained by calibrating the -V 2 ~-V N), also the pair of positive and negative drive voltages, the symmetrical center voltage reference. Further, even if the varistor is adjusted, the center voltage does not shift.
Further, the drive voltage of the gamma correction circuit can be made closer to a gamma curve by increasing the number of symmetric division voltage units.
【００１５】図７は、本発明の第２の実施例のガンマ訂
正回路を概略的に示す図である。このガンマ訂正回路の
接続関係を以下に説明する。FIG. 7 is a diagram schematically showing a gamma correction circuit according to a second embodiment of the present invention. The connection relationship of the gamma correction circuit will be described below.
【００１６】ガンマ訂正回路は、複数の対称分割電圧ユ
ニット４０から成る。第１の対称分割電圧ユニット４０
では、抵抗（Ｒ１）と、電界効果トランジスタ（ＦＥ
Ｔ）（Ｔ１）のソース及びドレインと、抵抗（Ｒ１）と
が、それぞれが電圧源（Ｖｃｃ，ＶＧｎｄ）に接続され
る２つの入力端子間に直列に接続される。ＦＥＴ
（Ｔ１）のソース及びドレインにはそれぞれ２つのバッ
ファ５０、６０が接続され、ソース端子及びドレイン端
子から電圧を出力させている。さらに、次段の対称分割
電圧ユニットの２つの入力端子は、前段のバッファの２
つの出力端に接続されている。このように、本発明の第
２の実施例のガンマ訂正回路は、第１の対称分割電圧ユ
ニット４０，第２の対称分割電圧ユニット、・・・、第
Ｎの対称分割電圧ユニットを有し、完成する。The gamma correction circuit includes a plurality of symmetric division voltage units 40. First symmetric division voltage unit 40
Now, the resistance (R 1 ) and the field effect transistor (FE)
T) The source and drain of (T 1 ) and the resistor (R 1 ) are connected in series between two input terminals, each connected to a voltage source (V cc , V Gnd ). FET
Two buffers 50 and 60 are connected to the source and the drain of (T 1 ), respectively, to output a voltage from the source terminal and the drain terminal. Further, the two input terminals of the symmetric voltage division unit of the next stage are connected to the 2
Connected to two output terminals. As described above, the gamma correction circuit according to the second embodiment of the present invention includes the first symmetric divided voltage unit 40, the second symmetric divided voltage unit,... Complete.
【００１７】図７に示すように、それぞれの対称分割電
圧ユニットのＦＥＴは、ソース端子とドレイン端子との
間に内部抵抗を有するものとして扱うことができ、内部
抵抗の抵抗値はＦＥＴのゲート電圧を調整することによ
って制御できる。第１の実施例と同様に、すべて対称分
割電圧ユニットは、対称的な順次減少プラス駆動電圧
（＋Ｖ１〜＋ＶＮ）および順次増加マイナス駆動電圧
（−Ｖ１〜−ＶＮ）を発生することができる。ゲート電
圧を調整し、調整された内部抵抗を得ることにより、す
べてのプラス駆動電圧（＋Ｖ１〜＋ＶＮ）およびマイナ
ス駆動電圧（−Ｖ１〜−ＶＮ）を較正して得ることがで
き、またプラス及びマイナスの駆動電圧の対は、中心電
圧を基準に対称となる。As shown in FIG. 7, the FET of each symmetrical divided voltage unit can be treated as having an internal resistance between the source terminal and the drain terminal, and the resistance value of the internal resistance is the gate voltage of the FET. Can be controlled by adjusting. Like the first embodiment, all symmetrical voltage division unit, symmetrical sequential decrease positive drive voltage (+ V 1 ~ + V N ) and successively increase the negative driving voltage (-V 1 ~-V N) to generate Can be. Adjust the gate voltage, by obtaining the internal resistance is adjusted, it is possible that all of the positive drive voltage (+ V 1 ~ + V N ) and a negative driving voltage (-V 1 ~-V N) obtained by calibration, The pair of the positive and negative drive voltages is symmetric with respect to the center voltage.
【００１８】図８は、本発明の第３の実施例のガンマ訂
正回路を概略的に示す図である。このガンマ訂正回路の
接続関係を以下に説明する。FIG. 8 is a diagram schematically showing a gamma correction circuit according to a third embodiment of the present invention. The connection relationship of the gamma correction circuit will be described below.
【００１９】ガンマ訂正回路は、複数の対称分割電圧ユ
ニット７０から成る。各対称分割電圧ユニット７０は同
じ接続構成であり、ドローイング端子を有するバリス
タ、同じ抵抗値を有する２つの抵抗、および２つのオペ
アンプを備える。第１の対称分割電圧ユニット７０のバ
リスタ（ＶＲ１）は、電圧源（Ｖｃｃ，ＶＧｎｄ）に接
続される入力端子の間に接続されている。第１のオペア
ンプ８０のプラス入力端はバリスタ（ＶＲ１）のドロー
イング端子に接続され、マイナス入力端は第１のオペア
ンプ８０の出力端に接続される。中心電圧（Ｖｃｏｍ）
は第２のオペアンプ９０のプラス入力端に接続され、抵
抗（Ｒ１）が第１のオペアンプ８０と、第２のオペアン
プ９０の２つのマイナス入力端の間に接続され、他の抵
抗（Ｒ１）が第２のオペアンプ９０のマイナス入力端と
出力端との間に接続される。さらに、次段の対称分割電
圧ユニットの入力端子は前段の第１のオペアンプの出力
端に接続される。このように、本発明の第３の実施例の
ガンマ訂正回路は第１の対称分割電圧ユニット７０、第
２の対称分割電圧ユニット、・・・、および第Ｎの対称
分割電圧ユニットを有し、完成する。The gamma correction circuit comprises a plurality of symmetrical divided voltage units 70. Each symmetric division voltage unit 70 has the same connection configuration, and includes a varistor having a drawing terminal, two resistors having the same resistance value, and two operational amplifiers. The varistor (VR 1 ) of the first symmetric divided voltage unit 70 is connected between input terminals connected to voltage sources (V cc , V Gnd ). The positive input terminal of the first operational amplifier 80 is connected to the drawing terminal of the varistor (VR 1 ), and the negative input terminal is connected to the output terminal of the first operational amplifier 80. Center voltage ( Vcom )
It is connected to the positive input terminal of the second operational amplifier 90, resistor (R 1) and the first operational amplifier 80 is connected between the two negative input terminals of the second operational amplifier 90, the other resistor (R 1 ) Is connected between the minus input terminal and the output terminal of the second operational amplifier 90. Further, the input terminal of the next-stage symmetric divided voltage unit is connected to the output terminal of the first operational amplifier of the preceding stage. Thus, the gamma correction circuit according to the third embodiment of the present invention has the first symmetric divided voltage unit 70, the second symmetric divided voltage unit,..., And the Nth symmetric divided voltage unit, Complete.
【００２０】図８に示されるとおり、このガンマ訂正回
路の中心電圧がＶｃｏｍであるのは明らかである。第１
の対称分割電圧ユニット７０では、２つの抵抗が同じ抵
抗値を有するため、＋Ｖ１（プラスの駆動電圧）および
−Ｖ１（マイナスの駆動電圧）で表される２つのオペア
ンプ８０および９０の出力は、バリスタ（ＶＲ１）がど
のように調整されようとも、中心電圧を基準として対称
となる。同様に、前述したとおり、他の対称分割電圧ユ
ニットは、対称的な順次減少プラス駆動電圧（＋Ｖ２〜
＋ＶＮ）および順次増加マイナス駆動電圧（−Ｖ２〜−
ＶＮ）を発生することができる。それぞれの対称分割電
圧ユニットのバリスタのドローイング端子の位置を調整
することにより、すべてのプラス駆動電圧（＋Ｖ２〜＋
ＶＮ）およびマイナス駆動電圧（−Ｖ２〜−ＶＮ）を較
正して得ることができ、またプラス及びマイナスの駆動
電圧の対は、中心電圧（Ｖｃｏｍ）を基準に対称とな
る。さらに、バリスタを調整しても、中心電圧（Ｖ
ｃｏｍ）がシフトすることがない。またさらに、対称分
割電圧ユニットの数を増やすことにより、ガンマ訂正回
路の駆動電圧をガンマ曲線に近づけることができる。As shown in FIG. 8, it is clear that the center voltage of this gamma correction circuit is Vcom . First
In symmetrical voltage division unit 70, because it has two resistors have the same resistance value, + V 1 output (positive drive voltage) and -V 1 two operational amplifiers 80 and 90 represented by (negative drive voltage) is No matter how the varistor (VR 1 ) is adjusted, it will be symmetric with respect to the center voltage. Similarly, as described above, the other symmetric divided voltage units have symmetrical sequentially decreasing plus driving voltages (+ V 2 to + V 2 ).
+ V N ) and the sequentially increasing negative drive voltage (−V 2 to −V
V N ) can be generated. By adjusting the position of the drawing terminal of the varistor of each symmetrical divided voltage unit, all the positive drive voltages (+ V 2 to + V 2 +
V N ) and the minus drive voltage (−V 2 to −V N ) can be obtained by calibration, and the pair of plus and minus drive voltages is symmetric with respect to the center voltage (V com ). Furthermore, even if the varistor is adjusted, the center voltage (V
com ) does not shift. Further, the drive voltage of the gamma correction circuit can be made closer to a gamma curve by increasing the number of symmetric division voltage units.
【００２１】図９は、本発明の第４の実施例のガンマ訂
正回路を概略的に示す図である。このガンマ訂正回路の
接続関係を以下に説明する。FIG. 9 is a diagram schematically showing a gamma correction circuit according to a fourth embodiment of the present invention. The connection relationship of the gamma correction circuit will be described below.
【００２２】第４の実施例と第３の実施例との違いは、
各対称分割電圧ユニット１００のバリスタが入力端子と
電圧源（Ｖｃｃ）の間に接続されていることである。第
１の対称分割電圧ユニット１００では、入力端子は接地
されている。第４の実施例では、＋Ｖ１（プラスの駆動
電圧）および−Ｖ１（マイナスの駆動電圧）で表される
２つの増幅器１１０および１２０の出力端は、中心電圧
(Ｖｃｏｍ）を基準にして対称である。同様に、他の対
称分割電圧ユニットは、対称的な順次増加プラス駆動電
圧（＋Ｖ２〜＋ＶＮ）および順次減少マイナス駆動電圧
（−Ｖ２〜−Ｖ Ｎ）を発生することができる。さらに、
第４の実施例と第３の実施例の出力の違いは、第３の実
施例では対称分割電圧ユニットのプラスの駆動電圧が次
段の対称分割電圧ユニットのものより高いのに対して、
第４の実施例では対称分割電圧ユニットのプラスの駆動
電圧が次段の対称分割電圧ユニットのものより低い、と
いうことである。The difference between the fourth embodiment and the third embodiment is that
The varistor of each symmetric divided voltage unit 100 is
Voltage source (Vcc). No.
1, the input terminal is grounded.
Have been. In the fourth embodiment, + V1(Plus drive
Voltage) and -V1(Negative drive voltage)
The outputs of the two amplifiers 110 and 120 are connected to the center voltage
(Vcom) Is symmetric. Similarly, other pairs
The nominally divided voltage unit is a
Pressure (+ V2Up to + VN) And gradually decreasing minus driving voltage
(-V2~ -V N) Can occur. further,
The difference between the outputs of the fourth embodiment and the third embodiment is the third embodiment.
In the embodiment, the positive drive voltage of the symmetrical divided voltage unit is
Higher than that of the symmetrical split voltage unit of the stage,
In the fourth embodiment, the positive drive of the symmetric divided voltage unit
The voltage is lower than that of the next symmetrical split voltage unit
That is to say.
【００２３】このように、本発明は、中心対称電圧を有
する調整可能バイアスガンマ訂正回路と提供できるとい
う効果がある。本発明では、バリスタ、トランジスタ、
またはオペアンプをガンマ訂正回路に備えることによ
り、中心電圧を基準にして順次変化する複数のプラスお
よびマイナスの対称分割電圧を得ることができる。As described above, the present invention has an effect that an adjustable bias gamma correction circuit having a centrally symmetric voltage can be provided. In the present invention, a varistor, a transistor,
Alternatively, by providing an operational amplifier in the gamma correction circuit, it is possible to obtain a plurality of positive and negative symmetric divided voltages that sequentially change with reference to the center voltage.
【００２４】さらに本発明は、中心対称電圧を有する調
整可能バイアスガンマ訂正回路を提供できるという効果
がある。本発明を用いることにより、ガンマ訂正回路は
最低数の電圧源を用いながら最大限に調整可能な駆動電
圧を発生することができる。Further, the present invention has an effect that an adjustable bias gamma correction circuit having a center symmetric voltage can be provided. By using the present invention, a gamma correction circuit can generate a drive voltage that can be adjusted to the maximum while using a minimum number of voltage sources.
【００２５】前述した本発明の好適な実施例は、発明を
限定するものではなく、発明を説明するためのものであ
ることは、当業者には理解できよう。添付の請求項の範
囲内で様々な変更や同様の構成を成すことが可能であ
り、このような修正を加えたり、同様の構成を成すため
に、添付の請求項は、最も広い範囲で解釈されるものと
する。It will be understood by those skilled in the art that the above-described preferred embodiments of the present invention are not intended to limit the invention but to illustrate the invention. Various changes and similar configurations can be made within the scope of the appended claims, and the appended claims should be interpreted in the broadest scope so as to make such modifications or achieve similar configurations. Shall be performed.
【図１】液晶の透過率と、印加した駆動電圧とを示す
図。FIG. 1 is a diagram showing the transmittance of a liquid crystal and an applied driving voltage.
【図２】液晶の透過率とコード番号が直線的な関係にあ
る場合を示す図。FIG. 2 is a diagram showing a case where the transmittance of a liquid crystal and a code number have a linear relationship.
【図３】液晶の透過率とコード番号のガンマ曲線を示す
図。FIG. 3 is a diagram illustrating a transmittance of a liquid crystal and a gamma curve of a code number.
【図４】固定比率抵抗を有する従来のガンマ訂正回路を
概略的に示す図。FIG. 4 is a diagram schematically showing a conventional gamma correction circuit having a fixed ratio resistance.
【図５】ＡＣ駆動システムで用いられる従来のガンマ訂
正回路を概略的に示す図。FIG. 5 is a diagram schematically showing a conventional gamma correction circuit used in an AC drive system.
【図６】ガンマ訂正回路の第１の実施例を概略的に示す
図。FIG. 6 is a diagram schematically showing a first embodiment of a gamma correction circuit.
【図７】ガンマ訂正回路の第２の実施例を概略的に示す
図。FIG. 7 is a diagram schematically showing a second embodiment of the gamma correction circuit.
【図８】ガンマ訂正回路の第３の実施例を概略的に示す
図。FIG. 8 is a diagram schematically showing a third embodiment of the gamma correction circuit.
【図９】ガンマ訂正回路の第４の実施例を概略的に示す
図。FIG. 9 is a diagram schematically showing a fourth embodiment of the gamma correction circuit.
───────────────────────────────────────────────────── フロントページの続き (72)発明者 廖 明 俊 台湾新竹縣竹東鎮二重里明星路239巷50號 Ｆターム(参考） 2H093 NC03 ND04 ND06 5C006 AF46 BB15 BF25 BF34 BF43 BF49 5C021 PA02 PA93 PA95 PA99 XA08 XA34 XA35 5C080 AA10 BB05 CC03 DD30 EE28 FF11 JJ03 JJ05 ────────────────────────────────────────────────── ─── Continuing on the front page (72) Inventor Liao Ming Shun, No. 50, 239 Street, 239 Street, Double Township, Double Township, Zhudong Township, Hsinchu County, Taiwan 2H093 NC03 ND04 ND06 5C006 AF46 BB15 BF25 BF34 BF43 BF49 5C021 PA02 PA93 PA95 PA99 XA08 XA34 XA35 5C080 AA10 BB05 CC03 DD30 EE28 FF11 JJ03 JJ05
Claims (1)
マイナスの駆動電圧を発生するための調整可能バイアス
ガンマ訂正回路であって、 複数の対称分割電圧ユニットを備え、各対称分割電圧ユ
ニットにおいては、ある抵抗値を有する第１の抵抗、バ
リスタ、前記抵抗値を有する第２の抵抗が第１の入力端
子と第２の入力端子との間に直列に接続され、前記バリ
スタの第１端は第１のバッファの入力端に接続され、前
記バリスタの第２端は第２のバッファの入力端に接続さ
れ、前記第１のバッファの出力端と前記第２のバッファ
の出力端とはそれぞれ前記プラスの駆動電圧と前記マイ
ナスの駆動電圧とを対で発生し、各対称分割電圧ユニッ
トの前記第１のバッファの出力と前記第２のバッファの
出力とは、それぞれ次段の対称分割電圧ユニットの第１
の入力端子と第２の入力端子に接続され、前記第１の対
称分割電圧ユニットの前記第１の入力端子と前記第２の
入力端子とはそれぞれ第１の電圧源と第２の電圧源とに
接続されることを特徴とする、調整可能バイアスガンマ
訂正回路。1. An adjustable bias gamma correction circuit for generating a plurality of positive and negative drive voltages with respect to a center voltage, comprising: a plurality of symmetric divided voltage units, wherein each symmetric divided voltage unit includes: A first resistor having a certain resistance value, a varistor, a second resistor having the resistance value are connected in series between a first input terminal and a second input terminal, and a first end of the varistor is The varistor is connected to the input terminal of the first buffer, the second terminal of the varistor is connected to the input terminal of the second buffer, and the output terminal of the first buffer and the output terminal of the second buffer are respectively A positive drive voltage and a negative drive voltage are generated as a pair, and the output of the first buffer and the output of the second buffer of each symmetric divided voltage unit are respectively connected to the symmetric divided voltage unit of the next stage. First
And the first and second input terminals of the first symmetric divided voltage unit are respectively connected to a first voltage source and a second voltage source. An adjustable bias gamma correction circuit, wherein the adjustable bias gamma correction circuit is connected to
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001124538A JP3664989B2 (en) | 2001-04-23 | 2001-04-23 | Adjustable bias gamma correction circuit with centrally symmetric voltage |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001124538A JP3664989B2 (en) | 2001-04-23 | 2001-04-23 | Adjustable bias gamma correction circuit with centrally symmetric voltage |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002328653A true JP2002328653A (en) | 2002-11-15 |
| JP3664989B2 JP3664989B2 (en) | 2005-06-29 |
Family
ID=18973904
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001124538A Expired - Fee Related JP3664989B2 (en) | 2001-04-23 | 2001-04-23 | Adjustable bias gamma correction circuit with centrally symmetric voltage |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3664989B2 (en) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2005007480A1 (en) | 2003-07-16 | 2005-01-27 | Yoshihiro Suda | Self-steering flatcar and railroad vehicle using having this self-steering flatcar applied thereto |
| JP2005508507A (en) * | 2001-03-12 | 2005-03-31 | トムソン ライセンシング ソシエテ アノニム | Reduction of sparkle artifacts by limiting slew rate after gamma correction |
| CN100409303C (en) * | 2004-07-27 | 2008-08-06 | 精工爱普生株式会社 | Grayscale voltage generation circuit, driver circuit, and electro-optical device |
| US8217870B2 (en) | 2007-10-12 | 2012-07-10 | Samsung Electronics Co., Ltd. | Method and apparatus for generating gradation voltage for X-axis symmetric gamma inversion |
-
2001
- 2001-04-23 JP JP2001124538A patent/JP3664989B2/en not_active Expired - Fee Related
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005508507A (en) * | 2001-03-12 | 2005-03-31 | トムソン ライセンシング ソシエテ アノニム | Reduction of sparkle artifacts by limiting slew rate after gamma correction |
| US7495640B2 (en) | 2001-03-12 | 2009-02-24 | Thomson Licensing | Reducing sparkle artifacts with post gamma correction slew rate limiting |
| WO2005007480A1 (en) | 2003-07-16 | 2005-01-27 | Yoshihiro Suda | Self-steering flatcar and railroad vehicle using having this self-steering flatcar applied thereto |
| CN100409303C (en) * | 2004-07-27 | 2008-08-06 | 精工爱普生株式会社 | Grayscale voltage generation circuit, driver circuit, and electro-optical device |
| US8217870B2 (en) | 2007-10-12 | 2012-07-10 | Samsung Electronics Co., Ltd. | Method and apparatus for generating gradation voltage for X-axis symmetric gamma inversion |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3664989B2 (en) | 2005-06-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6750839B1 (en) | Grayscale reference generator | |
| JP4278510B2 (en) | Liquid crystal display device and driving method | |
| US7023458B2 (en) | Display apparatus and driving device for displaying | |
| US9378689B2 (en) | Liquid crystal display and method of driving the same | |
| US8854294B2 (en) | Circuitry for independent gamma adjustment points | |
| US8520032B2 (en) | Liquid crystal display and method of driving the same | |
| US7012591B2 (en) | Apparatus for converting a digital signal to an analog signal for a pixel in a liquid crystal display and method therefor | |
| JP2912480B2 (en) | Display device drive circuit | |
| US5796384A (en) | Gamma correction circuit of a liquid crystal display using a memory device | |
| US20140225942A1 (en) | Method for adjusting gamma curve and gamma voltage generator and display control system therof | |
| US20080211758A1 (en) | Liquid crystal display having gray voltages and driving apparatus and method thereof | |
| JP2002244618A (en) | Circuit for driving active matrix electroluminescent device | |
| US7375854B2 (en) | Method for color correction | |
| US6778161B2 (en) | Central symmetric gamma voltage correction circuit | |
| US6424281B1 (en) | DAC with adjusting digital codes corresponded to reference voltages | |
| US6211866B1 (en) | Grayscale voltage generating circuit | |
| KR100495934B1 (en) | Display driving apparatus and driving control method | |
| CN100356257C (en) | Liquid crystal display device | |
| JPH05203918A (en) | Active matrix liquid crystal display device | |
| US6680755B2 (en) | Adjustable biased gamma-correction circuit with central-symmetry voltage | |
| JP2008145496A (en) | Liquid crystal display device, and common electrode driving circuit therefor | |
| JP2002328653A (en) | Adjustable bias gamma correction circuit having center- symmetry voltage | |
| JP2002250908A (en) | Liquid crystal display device and image display applied instrument | |
| US6956554B2 (en) | Apparatus for switching output voltage signals | |
| CN107978284B (en) | Method and system for adapting channel operational amplifier without line buffer |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20041015 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050117 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050304 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050330 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080408 Year of fee payment: 3 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080408 Year of fee payment: 3 |
|
| R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080408 Year of fee payment: 3 |
|
| R370 | Written measure of declining of transfer procedure |
Free format text: JAPANESE INTERMEDIATE CODE: R370 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080408 Year of fee payment: 3 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080408 Year of fee payment: 3 |
|
| R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080408 Year of fee payment: 3 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090408 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090408 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100408 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110408 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120408 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120408 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130408 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130408 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140408 Year of fee payment: 9 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |